DE102017216757A1

DE102017216757A1 - Mehrfachpegel-Abwärtswandler mit mehreren Regelkreisen und "fliegender Kondensator"-Regelung

Info

Publication number: DE102017216757A1
Application number: DE102017216757.2A
Authority: DE
Inventors: Mark Mercer; Aravind Mangudi; Holger Petersen
Original assignee: Dialog Semiconductor UK Ltd
Current assignee: Dialog Semiconductor UK Ltd
Priority date: 2017-06-19
Filing date: 2017-09-21
Publication date: 2018-12-20
Also published as: US9929653B1

Abstract

Ein Mehrfachpegel-Abwärtswandler ist mit mehreren Regelkreisen vorgesehen, um die Ausgangsspannung über einen weiten Arbeitszyklusbereich zu regeln, während auch die „fliegender Kondensator“-Spannung geregelt wird.

Description

Technischer Bereich
Die vorliegende Erfindung betrifft einen Mehrfachpegel-Abwärtswandler und insbesondere einen Mehrfachpegel-Abwärtswandler mit mehreren Regelkreisen zum Regeln der Ausgangsspannung, während auch die „fliegender Kondensator“-Spannung geregelt wird.
Hintergrund
Im Vergleich zu einem herkömmlichen Abwärtswandler hat ein Mehrfachpegel-Abwärtswandler mehrere Vorteile, wie eine höhere Effizienz bei Zuständen mit hoher Last. Zusätzlich verringern die zusätzlichen Schalter in Mehrfachpegel-Abwärtswandlern in Kombination damit, dass die „fliegender Kondensator“-Spannung die Hälfte der Eingangsspannung ist, die Schaltbelastungen im Vergleich zu herkömmlichen Abwärtswandlern. Darüber hinaus wird die Welligkeit reduziert, da die vier Schalter in Mehrfachpegel-Abwärtswandlern die doppelte Welligkeitsfrequenz im Vergleich zu der Welligkeitsfrequenz bei der gleichen Schaltgeschwindigkeit für einen herkömmlichen (einphasigen) Abwärtswandler erzeugen, so dass die Schaltfrequenz für einen Mehrfachpegel-Abwärtswandler effektiv verdoppelt wird. Diese Erhöhung der Ausgangswelligkeitsfrequenz ermöglicht vorteilhaft einem Mehrfachpegel-Abwärtswandler, einen kleineren Induktor im Vergleich zu einem herkömmlichen Abwärtswandler zu verwenden.
Obwohl Mehrfachpegel-Abwärtswandler somit gegenüber herkömmtichen Abwärtswandlern vorteilhafte Eigenschaften bieten, ist die Steuerung der mehreren Schalter für einen Mehrfachpegel-Abwärtswandler problematisch. Im Allgemeinen gibt es vier Schaltzustände für einen Mehrfachpegel-Abwärtswandler mit vier Schaltern, wie in 1 gezeigt. In jedem Schaltzustand sind nur zwei Schalttransistoren aus einem Satz von vier Schalttransistoren eingeschaltet: ein Schalttransistor A, ein Schalttransistor B, ein Schalttransistor C und ein Schalttransistor D. In einem Schaltzustand D1 sind die Schalttransistoren A und C eingeschaltet, so dass die „fliegender Kondensator“-Spannung V_CF durch die Eingangsspannung geladen wird und die Schaltknotenspannung Vsw an dem Eingang des Induktors treibt. Der resultierende Induktorstrom I_SW lädt einen Ausgangskondensator mit der Ausgangsspannung V_OUT . In einem Schaltzustand DV sind die Schalttransistoren C und D eingeschaltet, so dass der Induktor freiläuft und in den Ausgangskondensator entlädt. Der fliegende Kondensator schwimmt (floats bzw. wird in den hochohmigen Zustand versetzt) während des Schaltzustands DV. In einem Schaltzustand D2 sind die Schalttransistoren D und B eingeschaltet, so dass der fliegende Kondensator in den Schaltknoten entlädt. Schließlich sind die Schalttransistoren A und B in einem Schaltzustand DP eingeschaltet, so dass der Schaltknoten auf die Eingangsspannung V_IN geladen wird. Der fliegende Kondensator schwimmt während des Schaltzustands DP.
Im Vergleich zu einem herkömmlichen Abwärtswandler wird die Effektiv(RMS - root-mean-square)-Schaltknoten-Spannung Vsw an dem Eingangsknoten zu dem Induktor um 50% reduziert. Insbesondere kann gezeigt werden, dass Vsw zwischen der Eingangsspannung V_IN und der Hälfte der Eingangsspannung schaltet, wenn die Ausgangsspannung größer als die Hälfte der Eingangsspannung ist. Umgekehrt schaltet Vsw zwischen V_IN /2 und Masse, wenn V_IN /2 größer als V_OUT ist. Diese Reduzierung des Schaltknotenspannungsschwingens reduziert auch die Schaltspannungsbeanspruchungen der Schalttransistoren. Angesichts der reduzierten Spannungsbelastung können die Durchschlagspannungswerte für die Schalttransistoren im Vergleich zu herkömmlichen Abwärtswandler-Schalttransistoren reduziert werden. Mehrfachpegel-Abwärtswandler bieten somit reduzierte Leitungsverluste für ihre Schalttransistoren.
Diese Vorteile gehen jedoch auf Kosten einer höheren Regelungskomplexität, wie durch die vier Schaltzustände gezeigt ist, die oben in Bezug auf 1 diskutiert werden. Trotz dieser höheren Komplexität setzen bekannte Mehrfachpegel-Abwärtswandler typischerweise herkömmliche Abwärtswandler-Steuertechniken ein, wie Tal(valley)-Modus- oder Spitzen(peak)-Modus(Spitzen-Strom)-Steuerung. Der Übergang zwischen der Tal-Modus- und der Spitzen-Modus-Steuerung in einem Mehrfachpegel-Abwärtswandler erzeugt jedoch eine Reihe von Problemen mit der Steuerstabilität, die bei Standard-Abwärtswandlern nicht vorhanden sind. Insbesondere ist anzumerken, dass ein Übergang von einer Spitzezu einer Tal-Modus-Steuerung in einem herkömmlichen Abwärtswandler über einen weiten Bereich von Betriebsbedingungen typischerweise unnötig ist. Aber herkömmliche Mehrfachpegel-Abwärtswandler, die eine Strom-Modus-Steuerung verwenden, um eine Ampere-Sekunde-Balance auf dem „fliegender Kondensator“-Übergang zwischen Tal-Modus und Spitzen-Stromsteuerung beizubehalten, wenn der Arbeitszyklus von weniger als 50% bis mehr als 50% reicht (der Arbeitszyklus ist definiert als das Verhältnis der Ausgangsspannung zu der Eingangsspannung). Es ist daher üblich, eine Mehrfachpegel-Abwärtswandler-Steuerung auf nur einen der Tal-Modus- und Spitzenstrom-Steuermodi zu begrenzen. Eine solche Steuerbegrenzung begrenzt jedoch wiederum den Arbeitszyklusbereich. Es besteht daher in der Technik ein Bedarf für einen verbesserten Mehrfachpegel-Abwärtswandler mit einer Regelung über einen weiten Eingangsspannungsbereich.
Die Beschränkung des Betriebsbereichs ist nicht das einzige Problem, das bei herkömmlichen Mehrfachpegel-Abwärtswandlern auftritt. Darüber hinaus leiden Mehrfachpegel-Abwärtswandler unter nicht-idealen „fliegender Kondensator“-Spannungspegeln. Aufgrund der Topologie wird die „fliegender Kondensator“-Spannung idealerweise auf V_IN /2 gemittelt. In ähnlicher Weise wird die Schaltknotenspannung auf V_IN /2 gemittelt für die Schaltzustände D1 und D2. Im Gegensatz dazu wird die Schaltknotenspannung in dem Schaltzustand DV mit Masse verbunden und ist in dem Schaltzustand DP gleich V_IN . Bei diesen drei möglichen Spannungswerten kann ein Mehrfachpegel-Abwärtswandler, wie in 1 dargestellt, auch als Dreipegel-Abwärtswandler bezeichnet werden. Die Summe der Schaltzustandsperioden D1 und D2 mal der (idealen) „fliegender Kondensator“-Spannung V_IN /2 ist gleich der Ausgangsspannung. Wie oben erwähnt, kann das Verhältnis der Ausgangsspannung zu der Eingangsspannung für einen Mehrfachpegel-Abwärtswandler angesehen werden als ein Arbeitszyklusverhältnis D zu definierend, so dass D = V_OUT / V_IN . Unter der Annahme, dass die „fliegender Kondensator“-Spannung V_CF die Hälfte der Eingangsspannung ist, entspricht der Arbeitszyklus D somit einer Hälfte der Summe der D1- und D2-Schaltperioden. Unter idealen Bedingungen regelt sich die „fliegender Kondensator“-Spannung selbst auf V_IN /2, aber Ungleichgewichte aufgrund von Unterschieden in parasitären Elementen, wie der Schaltkapazität, bewirken, dass die „fliegender Kondensator“-Spannung in Richtung Masse oder in Richtung V_IN driftet. Jedes Ergebnis beeinträchtigt die Mehrfachpegel-Abwärts-Steuervorrichtung signifikant bei einer Regelung der Ausgangsspannung. Darüber hinaus verkomplizieren bestehende Schemen zur Regelung der „fliegender Kondensator“-Spannung die Regelung der Ausgangsspannung. Dementsprechend besteht in der Technik ein Bedarf für verbesserte Mehrfachpegel-Abwärtswandler, die über ein breites V_IN -zu-V_OUT -Verhältnis (ein weiter Arbeitszyklusbereich) geregelt werden können, während auch die „fliegender Kondensator“-Spannung geregelt wird.
Zusammenfassung
Ein Mehrfachpegel-Abwärtswandler ist mit zwei Rampensignalgeneratoren versehen. Ein erster Fehlerverstärker liefert ein erstes Fehlersignal in Reaktion auf eine Differenz zwischen einer Ausgangsspannung und einer ersten Referenzspannung. Ein zweiter Fehlerverstärker liefert ein zweites Fehlersignal in Reaktion auf eine Differenz zwischen einer „fliegender Kondensator“-Spannung und einer zweiten Referenzspannung. Eine Steuervorrichtung steuert die Schaltzustände für den Mehrfachpegel-Abwärtswandler in Reaktion auf einen Vergleich der ersten und zweiten Rampensignale mit dem ersten Fehlersignal und in Reaktion auf das zweite Fehlersignal, um eine Ausgangsspannung für den Mehrfachpegel-Abwärtswandler während einer Regelung der „fliegender Kondensator“-Spannung zu regeln.
Diese und zusätzliche vorteilhafte Merkmale für die offenbarten Mehrfachpegel-Abwärtswandler können besser durch Berücksichtigung der folgenden detaillierten Beschreibung erkannt werden.
Figurenliste

1 zeigt die vier Schaltzustände für einen herkömmlichen Mehrfachpegel-Abwärtswandler mit vier Schaltern.
2 ist ein Diagramm eines Mehrfachpegel-Abwärtswandlers gemäß einem Aspekt der Offenbarung.
3 zeigt zusätzliche Details für die Zeitsteuerschaltung in dem Mehrfachpegel-Abwärtswandler von 2.
4 zeigt die Rampensignalwellenformen und die resultierenden Schaltzustände für den Mehrfachpegel-Abwärtswandler von 2 in Reaktion darauf, dass das Fehlersignal geringer ist als ein mittlerer Pegel für die Rampensignale.
5 zeigt die Rampensignalwellenformen und die resultierenden Schaltzustände für den Mehrfachpegel-Abwärtswandler von 2 in Reaktion darauf, dass das Fehlersignal größer ist als ein mittlerer Pegel für die Rampensignale.
6 zeigt einen Mehrfachpegel-Abwärtswandler, der konfiguriert ist zum Regeln seiner Ausgangsspannung und seiner „fliegender Kondensator“-Spannung gemäß einem Aspekt der Offenbarung.
7 zeigt weitere Details für die Steuervorrichtung in dem Mehrfachpegel-Abwärtswandler von 6.

Detaillierte Beschreibung
Ein verbesserter Mehrfachpegel-Abwärtswandler wird vorgesehen, der eine Ausgangsleistung nahtlos über einen weiten Bereich von Arbeitszyklen regelt. Ein beispielhafter Mehrfachpegel-Abwärtswandler 200 für eine solche nahtlose Regelung ist in 2 gezeigt, der Schalttransistoren A, B, C und D umfasst, die auf herkömmliche Weise angeordnet sind. Insbesondere hat der Schalttransistor A einen ersten Anschluss, der mit einem Knoten für die Eingangsspannung V_IN verbunden ist, und einen zweiten Anschluss, der mit einem ersten Anschluss für einen fliegenden Kondensator CF verbunden ist. Zusätzlich ist der zweite Anschluss für den Schalttransistor A mit einem ersten Anschluss für den Schalttransistor B verbunden. Wie hier verwendet, bezieht sich ein Transistor-„Anschluss“ zum Beispiel auf einen Drain- oder Source-Anschluss für einen MOS-Feldeffekttransistor. Ein zweiter Anschluss für den Schalttransistor B ist mit einem Schalt(SW)-Anschluss für einen Induktor L1 verbunden, der mit einem Ausgangskondensator C1 verbunden ist, zum Glätten der Ausgangsspannung V_OUT. Der Schalttransistor C hat einen ersten Anschluss, der mit dem SW-Knoten (der Eingangsknoten für den Induktor L1) verbunden ist, und einen zweiten Anschluss, der mit einem verbleibenden Anschluss für den fliegenden Kondensator CF verbunden ist. Außerdem ist der zweite Anschluss für den Schalttransistor C mit einem ersten Anschluss des Schalttransistors D verbunden, der wiederum einen zweiten Anschluss hat, der mit Masse verbunden ist.
Ein Fehlerverstärker 205 erzeugt eine Fehlerspannung (ER V_OUT) in Reaktion auf eine Differenz zwischen der Ausgangsspannung und einer Referenzspannung (REF_{V_OUT} ). Die Fehlerspannung wird mit zwei Rampensignalen verglichen, die zueinander um 180° phasenverschoben sind (es ist anzumerken, dass andere Phasenbeziehungen in alternativen Ausführungsbeispielen verwendet werden können). Ein erster Rampengenerator 210 erzeugt ein erstes Rampensignal in Reaktion auf einen Takt von einer Taktquelle 215. Ein zweiter Rampengenerator 220 erzeugt ein zweites Rampensignal in Reaktion auf ein invertiertes Taktsignal von der Taktquelle 215. Das zweite Rampensignal ist somit 180° phasenverschoben zu dem ersten Rampensignal. Ein erster Komparator 225 vergleicht das erste Rampensignal mit dem Fehlersignal, um ein erstes Steuersignal 230 zu erzeugen. Ähnlich vergleicht ein zweiter Komparator 235 das zweite Rampensignal mit dem Fehlersignal, um ein zweites Steuersignal 240 zu erzeugen. Eine Zeitsteuerlogikschaltung 245 bestimmt die Zeitpunkte für die D1-, D2-, DV- und DP-Schaltzustände (in Bezug auf 1 diskutiert) in Reaktion auf das erste Steuersignal 230 und das zweite Steuersignal 240, wie hier weiter diskutiert wird. Eine Schaltsteuer- und Treiberschaltung 250 treibt die Gates der Schalttransistoren A, B, C und D, um den von der Zeitsteuerlogikschaltung 245 ausgewählten Schaltzustand zu bewirken. Wenn zum Beispiel die Zeitsteuerlogikschaltung 245 angibt, dass der Schaltzustand D1 gelten soll, schaltet die Schaltsteuer- und Treiberschaltung 250 die Schalttransistoren A und C ein durch Treiben ihrer Gates mit den geeigneten Spannungen. Wenn die Schalttransistoren A und C NMOS-Transistoren sind, lädt die Schaltsteuer- und Treiberschaltung 250 ihre Gates, um diese Transistoren einzuschalten. Zur gleichen Zeit würden die Gates der Schalttransistoren B und D entladen. Das Laden und Entladen würde in einem Ausführungsbeispiel mit PMOS-Schalttransistoren umgekehrt sein.
Ein Beispiel der Zeitsteuerlogikschaltung 245 ist detaillierter in 3 gezeigt. Ein erstes Flip-Flop 300 setzt (aktiviert) ein erstes Signal, das als D1_pulse bezeichnet wird, in Reaktion auf eine ansteigende Flanke für das Taktsignal (bezeichnet als CLK) von der Taktquelle 215 (2). Das Flip-Flop 300 setzt das D1_pulse-Signal zurück in Reaktion auf die Aktivierung des ersten Steuersignals 230 von dem ersten Komparator 225 (2). Das D1_pulse-Signal wird somit zu Beginn der Rampenperiode für das erste Rampensignal aktiviert und deaktiviert, wenn das erste Rampensignal größer als das Fehlersignal von dem Differenzverstärker 205 ist (2). Ein zweites Flip-Flop 305 setzt ein zweites Signal, das als D2_pulse bezeichnet wird, in Reaktion auf eine ansteigende Flanke für das invertierte Taktsignal (bezeichnet als CLK_B) von der Taktquelle 215. Das Flip-Flop 305 setzt das D2_pulse-Signal zurück in Reaktion auf die Aktivierung des zweiten Steuersignals 240 von dem zweiten Komparator 235 (2). Das D2_pulse-Signal wird somit zu Beginn jeder Periode für das zweite Rampensignal aktiviert und deaktiviert, wenn das zweite Rampensignal größer als das Fehlersignal ist.
Wie hier verwendet, wird ein Signal, wie die Signale D1_pulse und D2_pulse, als aktiviert oder gesetzt angesehen, wenn es einen logischen wahren Wert hat, unabhängig davon, ob die Logikkonvention logisch hoch oder logisch niedrig ist. In ähnlicher Weise gilt ein Signal hier als deaktiviert oder zurückgesetzt, wenn es einen logisch falschen Wert hat. Wie hier verwendet, wird angenommen, dass ein Signal, das „ein“ ist, aktiviert ist, wohingegen ein Signal, das „aus“ ist, als deaktiviert angesehen wird. Es gibt somit vier mögliche Ein- und Aus-Kombinationen für die logischen Zustände für die D1_pulse- und D2_pulse-Signale. Diese vier logischen Zustände können in einer Nachschlagetabelle (LUT - look-up table) 310 wie folgt den Schaltzuständen D1, D2, DP und DV zugeordnet werden. Sollte das D1_pulse-Signal eingeschaltet sein und das D2_pulse-Signal ausgeschaltet sein, aktiviert die LUT 310 einen Befehl zur Auswahl des D1-Schaltzustands. Umgekehrt, sollte das D2_pulse-Signal eingeschaltet sein, während das D1_pulse-Signal ausgeschaltet ist, aktiviert die LUT 310 einen Befehl zur Auswahl des D2-Schaltzustands. Wenn beide Signale ausgeschaltet sind, aktiviert die LUT 310 einen Befehl zur Auswahl des DV-Schaltzustands. Wenn schließlich beide Signale eingeschaltet sind, aktiviert die LUT 310 einen Befehl zur Auswahl des DP-Schaltzustands. Die resultierenden Betriebsregeln, die in der LUT 310 codiert sind, sind in der folgenden Tabelle zusammengefasst:

Schaltzustand D1_pulse D2_pulse

D1 EIN AUS I

D2 AUS EIN

DV AUS AUS

DP EIN EIN
Die resultierende Steuerung hängt von dem Arbeitszyklus ab, der wiederum bestimmt, ob das Fehlersignal weniger als 50% oder mehr als 50% eines Mittelpunkts der Spitzenspannung für die zwei Rampensignale ist (die Hälfte der Spitzenspannung). Ein Beispiel der Rampenwellenformen für ein Fehlersignal, das weniger als 50% der mittleren Spannungen der Rampensignale ist, wird in 4 gezeigt. Das erste Rampensignal beginnt eine Periode an einem Zeitpunkt t0, ab diesem Punkt steigt das erste Rampensignal weiter, bis es an einem Zeitpunkt t1 größer als das Fehlersignal ist. Das zweite Rampensignal beginnt seine Periode erst an einem Zeitpunkt t2. Das unter Bezugnahme auf 3 diskutierte D1_pulse-Signal ist somit von dem Zeitpunkt t0 bis zu dem Zeitpunkt t1 eingeschaltet, während das D2_pulse-Signal ausgeschaltet ist. Der D1-Schaltzustand ist daher von dem Zeitpunkt t0 bis t1 aktiviert. Zwischen den Zeitpunkten t1 und t2 sind beide Signale D1_pulse und D2_pulse ausgeschaltet, so dass der DV-Schaltzustand von dem Zeitpunkt t1 bis zu dem Zeitpunkt t2 aktiviert ist. An dem Zeitpunkt t2 wird das D2_pulse-Signal aktiviert, bis es deaktiviert wird, wenn das zweite Rampensignal größer als das Fehlersignal ist an einem Zeitpunkt t3. Das erste Rampensignal beginnt keine weitere Periode bis zu einem Zeitpunkt t4. Somit ist das D2_pulse-Signal eingeschaltet und das D1_pulse-Signal ist ausgeschaltet von den Zeitpunkten t2 bis t3, so dass der D2-Schaltzustand während dieser Periode aktiviert ist. Es ist somit zu sehen, dass die Schaltzustände weiter in diesem Muster von D1 zu DV zu D2 fortfahren, solange das Fehlersignal unter dem Mittelpunkt der zwei Rampensignale ist. Ein weiterer solcher Zyklus beginnt an dem Zeitpunkt t4 mit dem Schaltzustand D1. Der Strom in den Schaltknoten I(SW) steigt während des Schaltzustands D1 an, da die Eingangsspannung den fliegenden Kondensator lädt. Während des Schaltzustands DV nimmt der Strom I(SW) ab, da der Induktor freiläuft. Während des Schaltzustands D2 steigt der Strom I(SW) wieder an, da der fliegende Kondensator in den Schaltknoten SW entlädt.
Wenn das Fehlersignal über den Mittelpunkt für die Rampensignale hinaus ansteigt, erzeugt die hier offenbarte Steuerung die in 5 gezeigten Wellenformen. Da die Rampenwellenformen um 180° zueinander phasenverschoben sind und das Fehlersignal über ihren Mittelpunkten ist, kann ein Rampensignal, das von dem Beginn einer Rampenperiode beginnt, nicht über das Fehlersignal ansteigen, bevor das verbleibende Rampensignal eine andere Periode startet. Zum Beispiel beginnt das erste Rampensignal eine Periode an einem Zeitpunkt t0. Bei gegebener Phasenbeziehung zu dem zweiten Rampensignal erreicht das erste Rampensignal seinen Mittelpunkt an dem Zeitpunkt t1, wenn das zweite Rampensignal seine Periode beginnt. Aber das Fehlersignal liegt über dem Mittelpunkt, so dass von dem Zeitpunkt t1 bis zu einem Zeitpunkt t2, an dem das erste Rampensignal das Fehlersignal übersteigt, sowohl die D1_pulseals auch die D2_pulse-Signale eingeschaltet sind. Von dem Zeitpunkt t0 bis zu dem Zeitpunkt t1 ist nur das D1_pulse-Signal eingeschaltet, so dass die D1-Schaltperiode zwischen dem Zeitpunkt t0 und dem Zeitpunkt t1 aktiviert ist. Von dem Zeitpunkt t1 zu dem Zeitpunkt t2 ist der DP-Schaltzustand aktiviert. Da das D1_pulse-Signal nach dem Zeitpunkt t2 bis zu dem Beginn seiner nächsten Periode an einem Zeitpunkt t3 ausgeschaltet ist, wird der D2-Schaltzustand von dem Zeitpunkt t2 bis zu dem Zeitpunkt t3 aktiviert. Von dem Zeitpunkt t3 bis zu einem Zeitpunkt t4 sind sowohl die D1- als auch die D2-Phase eingeschaltet, so dass der DP-Schaltzustand ausgewählt ist. Der Zyklus von D1 zu DP zu D2 zu DP würde sich dann wiederholen, so dass der D1-Schaltzustand zu dem Zeitpunkt t4 aktiviert wird. Angesichts des Anstiegs des Fehlersignals entmagnetisieren sich sowohl die D1- als auch die D2-Schaltzustände derart, dass der Schaltstrom I(SW) während dieser Schaltzustände abnimmt. Im Gegensatz dazu ist der DP-Schaltzustand ein Magnetisierungszustand, so dass der Schaltstrom I(SW) während des DP-Schaltzustands ansteigt.
Sollte das Fehlersignal über den Mittelpunkt gehen, ist zu sehen, dass die Schaltzustände D1 und D2 im Wesentlichen einen Arbeitszyklus von 50% haben. Wenn das Fehlersignal etwas unter den Mittelpunkt der Rampensignale fällt, treten kleine Perioden des DV-Schaltzustands auf, während kleine Perioden der DP-Schaltzustände auftreten, wenn das Fehlersignal etwas über den Mittelpunkt ansteigt. Eine geeignete Ausgangsspannungsregelung wird somit vorteilhafterweise über den Bereich von Fehlersignalamplituden und auch über einen weiten Arbeitszyklusbereich für den offenbarten Mehrfachpegel-Abwärtswandler vorgesehen.
Die resultierende Steuerung der Schaltzustände zur Regelung der Ausgangsleistung wird vorteilhafterweise modifiziert, um auch die „fliegender Kondensator“-Spannung auf dem gewünschten Pegel von V_IN/2 zu regeln. Ein beispielhafter Mehrfachpegel-Abwärtswandler 600 ist in 6 gezeigt. Die Schalttransistoren A, B, C und D, der fliegende Kondensator CF, der Induktor L1 und der Ausgangskondensator C1 sind angeordnet, wie in Bezug auf den Mehrfachpegel-Abwärtswandler 200 beschrieben. Zusätzlich wird die Last durch einen Widerstand RL repräsentiert. Die Ausgangsspannung wird durch einen Spannungsteiler abgetastet, der durch die Widerstände R1 und R2 gebildet wird, so dass die abgetastete Ausgangsspannung mit der Referenzspannung Vref in dem Fehlerverstärker 205 verglichen werden kann. Die Fehlersignalspannung (Vea) von dem Fehlerverstärker 205 wird durch einen Schleifenfilter kompensiert, der durch die Kondensatoren C2, C3 und den Widerstand RC gebildet wird. Es ist offensichtlich, dass ein analoger Schleifenfilter verwendet werden kann, um das Fehlersignal in dem Mehrfachpegel-Abwärtswandler 200 von 2 zu kompensieren. Die Fehlersignalspannung wird an den Komparatoren 225 und 235 verglichen, um Steuersignale 230 bzw. 240 zu bilden, wie auch unter Bezugnahme auf 2 diskutiert. Der erste Rampensignalgenerator 210 umfasst eine Stromquelle IR2, die einen Kondensator CR2 treibt. Das erste Rampensignal wird somit an Spannung zunehmen, wenn die Stromquelle IR2 den Kondensator CR2 lädt. Jede Rampensignalperiode für das erste Rampensignal beginnt, indem ein Schalter S2 die Spannung an dem Kondensator CR2 zurücksetzt. In ähnlicher Weise umfasst der zweite Rampensignalgenerator 220 eine Stromquelle IR1, die einen Kondensator CR1 treibt, der durch einen Schalter S1 zurückgesetzt wird.
Ein Verstärker 605 überwacht die „fliegender Kondensator“-Spannung V_CF , so dass sie mit einer „fliegender Kondensator“-Referenzspannung (Vcapref) an einem Transkonduktanzverstärker 610 verglichen werden kann. Der Ausgang des Transkonduktanzverstärkers 610 ist somit ein Fehlerstrom Ierr, der den Fehler (Differenz) zwischen der „fliegender Kondensator“-Spannung und der „fliegender Kondensator“-Referenzspannung repräsentiert. Es ist offensichtlich, dass ein solches Fehlersignal in alternativen Ausführungsbeispielen ein Spannungsfehlersignal sein kann. Unter Bezugnahme erneut auf die 4 und 5 ist anzumerken, dass die Schaltzustände D1 und D2 entweder beide magnetisierend oder beide entmagnetisierend sind, abhängig von der Fehlersignalamplitude. Wenn die Summe von D1 und D2 konstant gehalten wird, wird somit die gewünschte Ausgangsleistungsregelung erreicht. Aus 1 ist ersichtlich, dass der Schaltzustand D1 die „fliegender Kondensator“-Spannung erhöht, während der Schaltzustand D2 diese reduziert. Sollte die „fliegender Kondensator“-Spannung zu hoch sein, erhöht die hier offenbarte „fliegender Kondensator“-Regelung somit die Länge des Schaltzustands D2. Der Schaltzustand D1 muss dann jedoch verringert werden, so dass die Summe von D1 und D2 konstant gehalten wird. Um die „fliegender Kondensator“-Spannung zu regeln, umfasst der Mehrfachpegel-Abwärtswandler 600 somit eine Schaltsteuerschaltung 615, die die Perioden für die Schaltzustände D1 und D2 in Reaktion auf den Fehlerstrom lerr modifiziert, während die Summe der Schaltzustandsperioden von D1 und D2 unverändert bleibt. Um diese Regelung zu bewirken, können entgegengesetzte Flanken der Signale D1_pulse und D2_pulse abhängig von dem Vorzeichen des Fehlerstroms lerr entweder verzögert oder vorgeeilt werden, wie dies weiter unten erläutert wird.
Anstatt die Signale D1_pulse und D2_pulse in der Schaltsteuerschaltung 615 anzupassen, kann die Rampensignalerzeugung selbst angepasst werden, wie in 6 gezeigt. Zum Beispiel können die zwei Stromquellen IR1 und IR2 in den Rampensignalgeneratoren 210 und 215 konfiguriert sein, auf komplementäre Weise auf den Fehlerstrom Ierr zu reagieren. Die Rampensteigung für die zwei Rampensignale wird somit derart angepasst, dass eine Anstiegsrate für ein Rampensignal erhöht wird, während die verbleibende Rampensignalanstiegsrate verringert wird.
Die folgende Diskussion betrifft die Anpassung der Signale D1_pulse und D2_pulse in der Schaltsteuerschaltung 615, da gezeigt werden kann, dass die resultierende „fliegender Kondensator“-Spannungsregelung vorteilhafterweise von der Ausgangsleistungsregelung entkoppelt ist. Ein beispielhaftes Ausführungsbeispiel für die Schaltsteuerschaltung 615 ist in 7 gezeigt. Das D1_pulse-Signal wird durch eine „feste Verzögerung“-Schaltung 715 verzögert (zum Beispiel eine Verzögerung von ¼ der Periode für das erste Rampensignal), um ein verzögertes Ausgangssignal zu bilden, das ein Flip-Flop 720 taktet. Ein Q-Ausgang des Flip-Flops 720 (als RisingEdgeD1 bezeichnet) wird somit ansteigen nach der Verzögerung von ¼ Periode von der ansteigenden Flanke des D1_pulse-Signals. Der Q-Ausgang des Flip-Flops 720 setzt einen RS-Latch 740. Der Q-Ausgang des Latches 740 ist die verzögerte Version des D1_pulse-Signals, als D1_pulse_delay bezeichnet. Der Fehlerstrom lerr (der mit einem +/- Vorzeichen versehen ist, da er positiv oder negativ in Abhängigkeit von dem Fehler der „fliegender Kondensator“-Spannung sein kann) treibt eine „stromgesteuerte Verzögerung“-Schaltung 700, die dieselbe nominale Verzögerung wie die „feste Verzögerung“-Schaltung 715 hat. Wenn zum Beispiel die feste Verzögerung ¼ der Rampenperiode ist, dann ist die nominale Verzögerung für die „stromgesteuerte Verzögerung“-Schaltung 700 ¼ der Rampenperiode. Diese nominale Verzögerung wird jedoch um einen Faktor (als Delta T bezeichnet) in Reaktion auf den Fehlerstrom Ierr erhöht oder verringert, um ein Ausgangssignal zu erzeugen, dessen fallende Flanke ein Flip-Flop 725 taktet. Wie das Flip-Flop 720 ist der Dateneingang D des Flip-Flops 725 an die Leistungsversorgungsspannung VDD gebunden, so dass der Q-Ausgang des Flip-Flops 725 ansteigt, wenn das Flip-Flop 725 getaktet wird. Der Q-Ausgang des Flip-Flops 725 (als FallingEdgeD1 bezeichnet) setzt den Latch 740 zurück, der dominant zurückgesetzt wird, um Konflikte zwischen seinen Setzen- und Zurücksetzen-Befehlen zu lösen. Die fallende Flanke des D1_pulse_delay-Signals wird somit relativ zu seiner nominalen ¼ Periodenverzögerung entweder voreilend oder verzögert durch die Anpassung in der „stromgesteuerte Verzögerung“-Schaltung 700. Die Ein-Zeit für das D1_pulse_delay-Signal kann somit entweder verlängert oder reduziert werden in Bezug auf seine ansteigende Flanke, um die gewünschte Anpassung an den Schaltzustand D1 vorzusehen. Der Latch 740 aktiviert ein Q-Bar(Q-Komplement)-Signal bei einem Zurücksetzen, das von einer durch eine ansteigende Flanke ausgelösten monostabilen Schaltung 745 empfangen wird. Der resultierende monostabile Puls von der monostabilen Schaltung 745 wird an dem Lösch(CLR)-Anschluss für Flips-Flops 720 und 725 empfangen, um sie zurückzusetzen.
Das Signal D2_pulse wird angepasst, um eine verzögerte Version (als ein Signal D2_pulse_delay bezeichnet) auf komplementäre Weise zu bilden. Da es sich um die fallende Flanke handelt, die für das D1_pulse_delay-Signal angepasst wurde, ist es die ansteigende Flanke für das D2_pulse_delay-Signal, das in Bezug auf seinen nominalen Verzögerungswert entweder voreilt oder verzögert wird. Das D2_pulse-Signal wird somit sowohl an einer „feste Verzögerung“-Schaltung 710 als auch an einer „stromgesteuerte Verzögerung“-Schaltung 705 empfangen, die eine passende nominale Verzögerung von ¼ der Rampenperiode hat. Abhängig von dem Fehlerstromvorzeichen und der Amplitude passt die „stromgesteuerte Verzögerung“-Schaltung 705 die nominale Verzögerung um den Faktor Delta T an, wie in Bezug auf die „stromgesteuerte Verzögerung“-Schaltung 700 diskutiert wird. Es ist offensichtlich, dass die feste Verzögerung von ¼ der Rampenperiode und die passende nominale Verzögerung in alternativen Ausführungsbeispielen von ¼ der Rampenperiode entweder erhöht oder verringert werden kann. Das Ausgangssignal der „stromgesteuerte Verzögerung“-Schaltung 705 wird an dem Takteingang eines Flip-Flops 730 empfangen, der ein Q-Ausgangssignal (als RisingEdgeD2 bezeichnet) in Reaktion auf die ansteigende Flanke für das Ausgangssignal von der „stromgesteuerte Verzögerung“-Schaltung 705 aktiviert. Das RisingEdgeD2-Signal setzt einen SR-Latch 750, um das D2_plus_delay-Signal zu aktivieren. Die fallende Flanke für das Ausgangssignal von der „feste Verzögerung“-Schaltung 710 taktet ein Flip-Flop 735, um ein FallingEdgeD2-Ausgangssignal zu aktivieren, das den Latch 750 zurücksetzt. In Reaktion auf das Zurücksetzen wird der Q-Komplement-Ausgang von dem Latch 750 hoch, um einen monostabilen Puls von einer von einer ansteigenden Flanke ausgelösten monostabilen Schaltung 755 auszulösen, der die Flip-Flops 730 und 735 durch ihre Lösch-Eingänge zurücksetzt. Die Steuer- und Gate-Treiber-Schaltung 760 umfasst eine Logikschaltung, wie die LUT 310 von 3. Die resultierende Steuerung der D1-, D2-, DV- und DP-Schaltzustände ist wie diskutiert in Bezug auf die obige Tabelle mit dem Ersetzen der D1_pulse- und D2_pulse-Signale durch die Signale D1_pulse_delay bzw. D2_pulse_delay.
Wie für Fachleute auf diesem Gebiet nun offensichtlich ist und in Abhängigkeit von der jeweiligen vorliegenden Anwendung können viele Modifikationen, Substitutionen und Variationen in und an den Materialien, der Vorrichtung, den Konfigurationen und den Verfahren zur Verwendung der Vorrichtungen der vorliegenden Offenbarung vorgenommen werden, ohne von deren Umfang abzuweichen. Angesichts dessen soll der Umfang der vorliegenden Offenbarung nicht auf den der hier dargestellten und beschriebenen bestimmten Ausführungsbeispiele beschränkt sein, da sie lediglich einige Beispiele dafür darstellen, sondern vielmehr vollständig mit dem der Ansprüche übereinstimmen, die nachstehend angefügt sind, und ihrer funktionalen Äquivalente.

Claims

Beansprucht wird:
Ein Mehrfachpegel-Abwärtswandler, der aufweist: eine Vielzahl von Schaltern mit vier Schaltzuständen in Bezug auf einen Induktor und einen fliegenden Kondensator; und einen ersten Fehlerverstärker, der konfiguriert ist zum Erzeugen eines ersten Fehlersignals in Reaktion auf eine Differenz zwischen einer Ausgangsspannung und einer ersten Referenzspannung; einen zweiten Fehlerverstärker, der konfiguriert ist zum Erzeugen eines zweiten Fehlersignals in Reaktion auf eine Differenz zwischen einer Spannung über dem fliegenden Kondensator und einer zweiten Referenzspannung; und eine Steuervorrichtung, die konfiguriert ist zum Erzeugen eines ersten Steuersignals, das zu Beginn jeder Periode für ein erstes Rampensignal aktiviert wird und zurückgesetzt wird, wenn das erste Rampensignal das erste Fehlersignal übersteigt, und konfiguriert ist zum Erzeugen eines zweiten Steuersignals, das zu Beginn jeder Periode für ein zweites Rampensignal aktiviert wird und zurückgesetzt wird, wenn das zweite Rampensignal das erste Fehlersignal übersteigt, wobei die Steuervorrichtung weiter konfiguriert ist zum Anpassen der Aktivierung des ersten Steuersignals und des zweiten Steuersignals in Reaktion auf das zweite Fehlersignal, um ein angepasstes erstes Steuersignal und ein angepasstes zweites Steuersignal zu erzeugen, und wobei die Steuervorrichtung eine Logikschaltung umfasst, die konfiguriert ist zur Auswahl von jeweiligen der vier Schaltzustände in Reaktion auf einen Binärwert für das angepasste erste Steuersignal und für das angepasste zweite Steuersignal, um eine Regelung für die Ausgangsspannung und für die Spannung über dem fliegenden Kondensator beizubehalten.
Der Mehrfachpegel-Abwärtswandler gemäß Anspruch 1, der weiter aufweist: einen ersten Rampengenerator zum Erzeugen des ersten Rampensignals in Reaktion auf ein erstes Taktsignal; und einen zweiten Rampengenerator zum Erzeugen des zweiten Rampensignals in Reaktion auf ein zweites Taktsignal, wobei das erste Rampensignal um 180° phasenverschoben zu dem zweiten Rampensignal ist.
Der Mehrfachpegel-Abwärtswandler gemäß einem vorhergehenden Anspruch, wobei der erste Rampengenerator eine erste Stromquelle aufweist, die konfiguriert ist zum Laden eines ersten Kondensators, und wobei der zweite Rampengenerator eine zweite Stromquelle aufweist, die konfiguriert ist zum Laden eines zweiten Kondensators.
Der Mehrfachpegel-Abwärtswandler gemäß einem vorhergehenden Anspruch, der weiter aufweist: einen ersten Latch, der konfiguriert ist, gesetzt zu werden in Reaktion auf den Beginn jeder Periode für das erste Rampensignal und zurückgesetzt zu werden in Reaktion darauf, dass das erste Rampensignal das erste Fehlersignal übersteigt, wobei der erste Latch weiter konfiguriert ist zum Erzeugen des ersten Steuersignals an einem Q Ausgang; und einen zweiten Latch, der konfiguriert ist, gesetzt zu werden in Reaktion auf den Beginn jeder Periode für das zweite Rampensignal und zurückgesetzt zu werden in Reaktion darauf, dass das zweite Rampensignal das erste Fehlersignal übersteigt, wobei der zweite Latch weiter konfiguriert ist zum Erzeugen des zweiten Steuersignals an einem Q Ausgang.
Der Mehrfachpegel-Abwärtswandler gemäß Anspruch 4, der weiter aufweist: einen ersten Komparator, der konfiguriert ist zum Vergleichen des ersten Rampensignals mit dem ersten Fehlersignal, um ein erstes Komparatorausgangssignal zum Zurücksetzen des ersten Latches zu erzeugen; und einen zweiten Komparator, der konfiguriert ist zum Vergleichen des zweiten Rampensignals mit dem ersten Fehlersignal, um ein zweites Komparatorausgangssignal zum Zurücksetzen des zweiten Latches zu erzeugen.
Der Mehrfachpegel-Abwärtswandler gemäß Anspruch 4, der weiter aufweist: eine „feste Verzögerung“-Schaltung zum Verzögern des ersten Steuersignals um eine feste Verzögerung, um ein erstes verzögertes Signal zu erzeugen; eine „variable Verzögerung“-Schaltung zum Verzögern des ersten Steuersignals um eine variable Verzögerung, die der festen Verzögerung plus einer variablen Zeit entspricht, die auf das zweite Fehlersignal reagierend ist, um ein zweites verzögertes Signal zu erzeugen; ein erstes Flip-Flop, das konfiguriert ist zum Setzen eines ersten Q-Ausgangssignals in Reaktion auf eine ansteigende Flanke für das erste verzögerte Signal; ein zweites Flip-Flop, das konfiguriert ist zum Setzen eines zweiten Q-Ausgangssignals in Reaktion auf eine fallende Flanke für das zweite verzögerte Signal; und einen Latch, der konfiguriert ist zum Setzen des angepassten ersten Steuersignals in Reaktion auf das Setzen des ersten Q-Ausgangssignals und zum Zurücksetzen des angepassten ersten Steuersignals in Reaktion auf das Setzen des zweiten Q-Ausgangssignals.
Der Mehrfachpegel-Abwärtswandler gemäß Anspruch 6, der weiter aufweist: eine durch eine ansteigende Flanke ausgelöste monostabile Schaltung, die konfiguriert ist zum Aktivieren eines monostabilen Pulssignals in Reaktion auf das Zurücksetzen des angepassten ersten Steuersignals, wobei das erste Flip-Flop und das zweite Flip-Flop jeweils konfiguriert sind, in Reaktion auf das monostabile Pulssignal zurückgesetzt zu werden.
Der Mehrfachpegel-Abwärtswandler gemäß Anspruch 6, wobei der zweite Fehlerverstärker ein Transkonduktanzfehlerverstärker ist derart, dass das zweite Fehlersignal ein Stromfehlersignal ist, und wobei die „variable Verzögerung“-Schaltung eine stromgesteuerte „variable Verzögerung“-Schaltung ist, die konfiguriert ist zum Variieren der variablen Zeit in Reaktion auf das Stromfehlersignal.
Der Mehrfachpegel-Abwärtswandler gemäß Anspruch 4, der weiter aufweist: eine „feste Verzögerung“-Schaltung zum Verzögern des zweiten Steuersignals um eine feste Verzögerung, um ein erstes verzögertes Signal zu erzeugen; eine „variable Verzögerung“-Schaltung zum Verzögern des zweiten Steuersignals um eine variable Verzögerung, die gleich der festen Verzögerung plus einem Betrag ist, der in Reaktion auf das zweite Fehlersignal ist, um ein zweites verzögertes Signal zu erzeugen; ein erstes Flip-Flop, das konfiguriert ist zum Setzen eines ersten Q-Ausgangssignals in Reaktion auf eine ansteigende Flanke für das zweite verzögerte Signal; ein zweites Flip-Flop, das konfiguriert ist zum Setzen eines zweiten Q-Ausgangssignals in Reaktion auf eine fallende Flanke für das erste verzögerte Signal; und einen Latch, der konfiguriert ist zum Setzen des angepassten zweiten Steuersignals in Reaktion auf das Setzen des ersten Q-Ausgangssignals und zum Zurücksetzen des angepassten zweiten Steuersignals in Reaktion auf das Setzen des zweiten Q-Ausgangssignals.
Der Mehrfachpegel-Abwärtswandler gemäß Anspruch 9, der weiter aufweist: eine durch eine ansteigende Flanke ausgelöste monostabile Schaltung, die konfiguriert ist zum Aktivieren eines monostabilen Pulssignals in Reaktion auf das Zurücksetzen des angepassten zweiten Steuersignals, wobei das erste Flip-Flop und das zweite Flip-Flop jeweils konfiguriert sind, in Reaktion auf das monostabile Pulssignal zurückgesetzt zu werden.
Der Mehrfachpegel-Abwärtswandler gemäß einem vorhergehenden Anspruch, wobei die vier Schaltzustände einen ersten Schaltzustand aufweisen, in dem die Vielzahl von Schaltern konfiguriert sind derart, dass eine Eingangsspannung den fliegenden Kondensator lädt und einen Eingangsknoten für den Induktor lädt, einen zweiten Schaltzustand, in dem die Vielzahl von Schaltern konfiguriert sind derart, dass der fliegende Kondensator schwimmend ist und der Induktor freilaufend ist, einen dritten Schaltzustand, in dem die Vielzahl von Schaltern konfiguriert sind derart, dass der fliegende Kondensator entlädt, um den Eingangsknoten für den Induktor zu laden, und einen vierten Schaltzustand, in dem die Vielzahl von Schaltern konfiguriert sind derart, dass die Eingangsspannung den Eingangsknoten für den Induktor lädt, während der fliegende Kondensator schwimmend ist.
Der Mehrfachpegel-Abwärtswandler gemäß Anspruch 11, wobei die Logikschaltung konfiguriert ist zum: Auswählen des ersten Schaltzustands, wenn das angepasste erste Steuersignal einen binären hohen Wert hat, während das angepasste zweite Steuersignal einen binären niedrigen Wert hat; Auswählen des zweiten Schaltzustands, wenn das angepasste erste Steuersignal und das angepasste zweite Steuersignal beide einen binären niedrigen Wert haben; Auswählen des dritten Schaltzustands, wenn das angepasste erste Steuersignal einen binären niedrigen Wert hat, während das angepasste zweite Steuersignal einen binären hohen Wert hat; Auswählen des vierten Schaltzustands, wenn das angepasste erste Steuersignal und das angepasste zweite Steuersignal beide einen binären hohen Wert haben.
Der Mehrfachpegel-Abwärtswandler gemäß Anspruch 12, wobei die Logikschaltung eine Nachschlagetabelle aufweist.
Ein Verfahren, das aufweist: Erzeugen eines ersten Fehlersignals in Reaktion auf eine Differenz zwischen einer Ausgangsspannung für einen Mehrfachpegel-Abwärtswandler und einer ersten Referenzspannung; Erzeugen eines zweiten Fehlersignals in Reaktion auf eine Differenz zwischen einer „fliegender Kondensator“-Spannung für den Mehrfachpegel-Abwärtswandler und einer zweiten Referenzspannung; Aktivieren eines ersten Steuersignals zu Beginn jeder Periode für ein erstes Rampensignal und Zurücksetzen des ersten Steuersignals in Reaktion darauf, dass das erste Rampensignal das erste Fehlersignal übersteigt, wobei das erste Steuersignal eine Ein-Zeit hat, wenn aktiviert; Aktivieren eines zweiten Steuersignals zu Beginn jeder Periode für ein zweites Rampensignal und Zurücksetzen des zweiten Steuersignals in Reaktion darauf, dass das zweite Rampensignal das erste Fehlersignal übersteigt, wobei das zweite Steuersignal eine Ein-Zeit hat, wenn aktiviert, und wobei eine gesamte Ein-Zeit gleich einer Summe der Ein-Zeit für das erste Steuersignal und der Ein-Zeit für das zweite Steuersignal ist; in Reaktion auf das zweite Fehlersignal, Anpassen der Ein-Zeit für das erste Steuersignal, um ein angepasstes erstes Steuersignal zu erzeugen, das für eine erste Ein-Zeit periodisch aktiviert wird und dann zurückgesetzt, und Anpassen der Ein-Zeit für das zweite Steuersignal, um ein angepasstes zweites Steuersignal zu erzeugen, das für eine zweite Ein-Zeit periodisch aktiviert wird und dann zurückgesetzt wird, derart, dass eine Summe der ersten Ein-Zeit und der zweiten Ein-Zeit gleich der gesamten Ein-Zeit ist; und Auswählen aus einer Vielzahl von vier Schaltkonfigurationen für eine Vielzahl von Schaltern für den Mehrfachpegel-Abwärtswandler in Abhängigkeit davon, ob das angepasste erste Steuersignal und das angepasste zweite Steuersignal aktiviert oder zurückgesetzt sind, um die Ausgangsspannung und die „fliegender Kondensator“-Spannung zu regeln.
Das Verfahren gemäß Anspruch 14, wobei die Regelung der „fliegender Kondensator“-Spannung einen Durchschnittswert für die „fliegender Kondensator“-Spannung beibehält, der gleich der Hälfte einer Eingangsspannung für den Mehrfachpegel-Abwärtswandler ist.
Das Verfahren gemäß Anspruch 14, wobei das Anpassen der Ein-Zeit des ersten Steuersignals entweder ein Voreilen oder ein Verzögern einer fallenden Flanke für das angepasste erste Steuersignal in Abhängigkeit von einem Vorzeichen des Fehlersignals aufweist.
Das Verfahren gemäß Anspruch 16, wobei das Anpassen der Ein-Zeit des zweiten Steuersignals entweder ein Voreilen oder ein Verzögern einer ansteigenden Flanke für das angepasste zweite Steuersignal in Abhängigkeit von dem Vorzeichen des Fehlersignals aufweist.
Das Verfahren gemäß Anspruch 14, das weiter aufweist: Erzeugen des ersten Rampensignals in Reaktion auf ein erstes Taktsignal; und Erzeugen des zweiten Rampensignals in Reaktion auf ein zweites Taktsignal derart, dass das zweite Rampensignal um 180° phasenverschoben zu dem ersten Rampensignal ist.
Das Verfahren gemäß Anspruch 14, wobei das Auswählen aus der Vielzahl von vier Schaltkonfigurationen ein Einschalten eines ersten Schalters und eines dritten Schalters während eines Ausschaltens eines zweiten Schalters und eines vierten Schalters umfasst zum Laden der „fliegender Kondensator“-Spannung und eines Eingangsknotens für einen Induktor in Reaktion darauf, dass das angepasste erste Steuersignal aktiviert ist, während das angepasste zweite Steuersignal zurückgesetzt ist.
Das Verfahren gemäß Anspruch 19, wobei das Auswählen aus der Vielzahl von vier Schaltkonfigurationen weiter ein Ausschalten des ersten Schalters und des dritten Schalters während eines Einschaltens des zweiten Schalters und des vierten Schalters umfasst zum Entladen der „fliegender Kondensator“-Spannung in den Eingangsknoten für den Induktor in Reaktion darauf, dass das angepasste erste Steuersignal zurückgesetzt ist, während das angepasste zweite Steuersignal aktiviert ist.