DE102017211851A1 - Adaptives Steuerverfahren zum Erzeugen von Nichtüberlappungszeit in Ausgabevorrichtungen - Google Patents

Adaptives Steuerverfahren zum Erzeugen von Nichtüberlappungszeit in Ausgabevorrichtungen Download PDF

Info

Publication number
DE102017211851A1
DE102017211851A1 DE102017211851.2A DE102017211851A DE102017211851A1 DE 102017211851 A1 DE102017211851 A1 DE 102017211851A1 DE 102017211851 A DE102017211851 A DE 102017211851A DE 102017211851 A1 DE102017211851 A1 DE 102017211851A1
Authority
DE
Germany
Prior art keywords
switching device
switching
dead time
common output
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017211851.2A
Other languages
English (en)
Inventor
Turev Acar
Emre Topcu
Kemal Ozanoglu
Marinus Wilhelmus Kruiskamp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dialog Semiconductor UK Ltd
Original Assignee
Dialog Semiconductor UK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dialog Semiconductor UK Ltd filed Critical Dialog Semiconductor UK Ltd
Publication of DE102017211851A1 publication Critical patent/DE102017211851A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Die Offenbarung beschreibt eine adaptive Technik zum Erzeugen einer minimalen Totzeit in einem Gleichstrom-Gleichstrom-Schaltumsetzer, während sichergestellt wird, dass keine Kurzschlussverluste auftreten, was zu einer Verbesserung des Wirkungsgrads des Schaltumsetzers führt. Darüber hinaus stellt dieses adaptive Schema sicher, dass trotz der Umgebungsbedingungen des Schaltumsetzers bei den EIN/AUS-Zeitvorgaben der Schalter die beste Entscheidung getroffen wird. Eine Rückkopplung der Body-Diodenleitung wird mit verringerter Prozessempfindlichkeit detektiert und es wird ein Algorithmus offenbart, der die minimale Totzeit für gegebene Laststrom, Temperatur- und Prozessbedingungen findet.

Description

  • Gebiet der Erfindung
  • Die Offenbarung bezieht sich im Allgemeinen auf einen Gleichstrom-Gleichstrom-Schaltleistungsumsetzer, der eine Totzeit in den EIN/AUS-Zeitvorgaben von hochseitigen und niederseitigen Vorrichtungen an dem Ausgang des Umsetzers verwendet.
  • Beschreibung des Standes der Technik
  • Synchronschaltumsetzer verwenden hochseitige und niederseitige Schalter. Eine Vorsichtsmaßnahme in diesem Entwurf besteht darin, dass diese Schalter niemals gleichzeitig EIN sein sollten, sonst kann ein Kurzschlusszustand auftreten. Auch wenn es keinen Kurzschlusszustand gibt, kann es einen Fall von Durchschussstrom geben, der eine Ineffizienz in dem Schaltumsetzer verursacht. Wenn also Schaltzustände geändert werden, verwenden Schaltumsetzer eine Unterbrechen-vor-Schließen-Bedingung, bei der sowohl der hochseitige als auch der niederseitige Schalter aus sind, was üblicherweise als Totzeit bezeichnet wird. Dies geschieht zwischen dem Ausschalten des hochseitigen Schalters und dem Einschalten des niederseitigen Schalters, wenn die Body-Diode des niederseitigen Schalters den Ausgangsstrom leitet und beide Schalter gleichzeitig eingeschaltet werden. Dies kann auch zwischen dem Ausschalten des niederseitigen Schalters und dem Einschalten des hochseitigen Schalters auftreten, wenn die Body-Diode des hochseitigen Schalters den Ausgangsstrom leitet und beide Schalter gleichzeitig eingeschaltet werden. Während der Totzeit fließt Spulenstrom durch die Body-Diode der Schalter, was zu einem Wirkungsgradverlust von bis zu 5 bis 7 % führt.
  • Eine Technik des Standes der Technik verwendet Durchlassvorrichtungs-Gatespannungen als Rückkopplungsinformationen zur Nichtüberlappungszeit und zielt darauf ab, Durchlassvorrichtungs-Gatespannungstransienten abzustimmen. Dieses Schema ist nicht sehr effektiv, da es nicht garantiert, dass kein Kurzschluss auftritt. Die Technik ist gegenüber einer Verzögerungsfehlanpassung über Prozess, Temperatur, Spannung und parasitäre Kapazitäten in dem Entwurf empfindlich und sie garantiert keine minimale Totzeit.
  • Eine andere Technik des Standes der Technik macht Gebrauch von einem auf einem Operationstranskonduktanzverstärker basierenden Komparator, um eine Body-Diodenleitung zu detektieren, und einer Logikschaltung, um die Totzeit nach der Detektion zu beenden. Diese Technik ist nicht effizient, da die Verzögerungen, die mit dem Komparator, den Logikzellen und den Treibern in Zusammenhang stehen, zu einer signifikanten Verzögerungszeit beitragen, was zu einer langsamen Reaktion der Schaltung und einem Wirkungsgradverlust führt.
  • Zusammenfassung der Erfindung
  • Eine Aufgabe der Erfindung besteht darin, die Totzeit für den hochseitigen und niederseitigen Schalter an dem Ausgang von Gleichstrom-Gleichstrom-Schaltumsetzern und Klasse-D-Verstärkern zu minimieren.
  • Eine weitere Aufgabe besteht darin, den Wirkungsgrad von Gleichstrom-Gleichstrom-Schaltumsetzern und Klasse-D-Verstärkern zu verbessern.
  • Eine nochmals weitere Aufgabe besteht darin, die Totzeit von Ausgangsschaltern bei Toleranz gegenüber Variabilität in Prozess und Temperatur adaptiv zu minimieren.
  • Eine weitere Aufgabe der Offenbarung besteht darin, einen Gleichstrom-Gleichstrom-Schaltleistungsumsetzer bereitzustellen, der eine Nichtüberlappungszeit zwischen der hochseitigen und der niederseitigen Ausgabevorrichtung adaptiv erzeugt.
  • Ferner ist eine weitere Aufgabe ein Durchschuss („shoot-through“)-Detektionsschema mit schneller Reaktion, Prozessintoleranz und geringem Energieverbrauch.
  • Eine weitere Aufgabe ist ein Algorithmus zum adaptiven und kontinuierlichen Bestimmen der minimalen Totzeit, wenn sowohl die hochseitige als auch die niederseitige Vorrichtung des Schaltumsetzers ausgeschaltet sind, und zwar für vorgegebene Laststrom-, Temperatur-, Versorgungs- und Prozessbedingungen.
  • Um die obigen und andere Aufgaben zu lösen, wird eine Schaltvorrichtung offenbart, die adaptiv minimierte Totzeiten beim Ändern von Ausgangsschaltzuständen aufweist. Die Schaltvorrichtung umfasst einen hochseitigen und einen niederseitigen Schalter, einen Durchschussdetektor und eine adaptive Schaltungsanordnung, die mit dem Durchschussdetektor verbunden ist und dazu ausgelegt ist, die Totzeit adaptiv zu minimieren. Der Durchschussdetektor umfasst ferner einen Eingang, der der gemeinsame Ausgang der Schaltvorrichtung ist, eine bipolare Vorrichtung, die dazu ausgelegt ist, eine steigende oder fallende Flanke des gemeinsamen Ausgangs zu erfassen, und einen Latch, der dazu ausgelegt ist, einen Zustand auf der Basis der steigenden oder fallenden Flanke zu ändern und um einen Totzeitpuls („dead-time-on pulse“) mit einer Dauer einer aktuellen Totzeit auszugeben. Die Schaltvorrichtung umfasst ferner eine programmierbare Verzögerungszelle, die mit der adaptiven Schaltungsanordnung verbunden ist, und eine Ansteuerlogik, die mit der programmierbaren Verzögerungszelle verbunden ist.
  • Die obigen und weitere Aufgaben werden ferner durch ein Verfahren zum adaptiven Minimieren von Totzeiten beim Ändern von Ausgangsschaltzuständen einer Schaltvorrichtung erreicht. Die Schritte umfassen ein Bereitstellen eines hochseitigen und eines niederseitigen Schalters, die an einem gemeinsamen Ausgang der Schaltvorrichtung miteinander verbunden sind. Eine Body-Diode an einem der Schalter leitet während der Totzeit Strom, wenn beide Schalter ausgeschaltet sind. Der Strom wird von der Body-Diode mit einem Durchschussdetektor detektiert. Die Totzeit wird adaptiv minimiert, wobei eine adaptive Schaltanordnung, die mit dem Durchschussdetektor verbunden ist, verwendet wird.
  • In verschiedenen Ausführungsformen kann die Funktion mit einem für die fallende Flanke der gemeinsamen Ausgabe der Schaltvorrichtung ausgelegten Durchschussdetektor mit einem NPN-Transistor und einem N-Kanal-MOSFET erreicht werden.
  • In verschiedenen Ausführungsformen kann die Funktion mit einem für die steigende Flanke der gemeinsamen Ausgabe der Schaltvorrichtung ausgelegten Durchschussdetektor mit einem PNP-Transistor und einem P-Kanal-MOSFET erreicht werden.
  • In verschiedenen Ausführungsformen kann die Funktion mit einer programmierbaren Verzögerungszelle, die einen Strom-DAC, einen Schaltstromspiegel und einen Kondensator umfasst, erreicht werden.
  • In verschiedenen Ausführungsformen kann die Funktion mit einer programmierbaren Verzögerungszelle, die einen Verzögerungsmechanismus aufweist, der von einem Strom-DAC verschieden ist, erreicht werden.
  • In verschiedenen Ausführungsformen kann die Funktion mit einem Synchronschaltumsetzer erreicht werden.
  • In verschiedenen Ausführungsformen kann die Funktion mit einem Klasse-D-Verstärker erreicht werden.
  • Figurenliste
    • 1a zeigt eine Darstellung eines Gleichstrom-Gleichstrom-Schaltumsetzers zur Totzeitdetektion für eine hochseitige und eine niederseitige Vorrichtung, die die Prinzipien der Offenbarung verkörpert.
    • 1b zeigt eine Darstellung der Ansteuerlogik für den Gleichstrom-Gleichstrom-Schaltumsetzer von Fig. 1a, die die Prinzipien der Offenbarung verkörpert.
    • 2a zeigt eine Darstellung eines Durchschussdetektors für einen Gleichstrom-Gleichstrom-Umschaltumsetzer zur Totzeitdetektion für eine hochseitige Vorrichtung, die die Prinzipien der Offenbarung verkörpert.
    • 2b zeigt eine Darstellung eines alternativen Durchschussdetektors für einen Gleichstrom-Gleichstrom-Schaltumsetzer zur Totzeitdetektion für eine niederseitige Vorrichtung, die die Prinzipien der Offenbarung verkörpert.
    • 3 zeigt Simulationsergebnisse für die Totzeitdetektion für eine hochseitige Vorrichtung von 1a beim Ausschalten im Vergleich zu der Spannung an dem LX-Knoten, worin die Prinzipien der Offenbarung verkörpert sind.
    • 4 ist ein Ablaufdiagramm des adaptiven Totzeitalgorithmus von Fig. 1a, das die Prinzipien der Offenbarung verkörpert.
    • 5 zeigt einen Satz von Wellenformen für den Betriebsbereich, der durch den adaptiven Totzeitalgorithmus von 4 gegeben ist, wenn DEAD_TIME_ON einschaltet wird, worin die Prinzipien der Offenbarung verkörpert sind.
    • 6 zeigt Wellenformen für den Betriebsbereich, die durch den adaptiven Totzeitalgorithmus von 4 gegeben sind, wenn DEAD_TIME_ON aus bleibt, worin die Prinzipien der Offenbarung verkörpert sind.
    • 7 zeigt die Implementierung der programmierbaren Verzögerungszelle, die die programmierbare Zeitdauer erzeugt, für einen Nichtüberlappungsbetrieb des adaptiven Totzeitalgorithmus, worin die Prinzipien der Offenbarung verkörpert sind.
    • 8 zeigt Simulationsergebnisse für die programmierbare Verzögerungszelle von Fig. 7 für den Nichtüberlappungsbetrieb des adaptiven Totzeitalgorithmus, worin die Prinzipien der Offenbarung verkörpert sind.
    • 9 zeigt eine alternative Version der Durchschussdetektor von Fig. 2a, wobei der Nebenschlusskondensator, die Verstärkungsstufe und der Schalter entfernt sind und worin die Prinzipien der Offenbarung verkörpert sind.
    • 10 ist ein Ablaufdiagramm eines alternativen adaptiven Steuerverfahrens zum Erzeugen einer Nichtüberlappungszeit zwischen der hochseitigen und der niederseitigen Vorrichtung in einem Gleichstrom-Gleichstrom-Umrichter, das die Prinzipien der Offenbarung verkörpert.
  • Genaue Beschreibung der Erfindung
  • Die Offenbarung beschreibt eine adaptive Technik zum Erzeugen einer minimalen Totzeit, während sichergestellt wird, dass keine Kurzschlussverluste auftreten, für Ausgabevorrichtungen für Schaltumsetzer oder Klasse-D-Verstärker. Darüber hinaus sorgt dieses adaptive Schema dafür, dass trotz der Umgebungsbedingungen des Schaltumsetzers bei den EIN/AUS-Zeitvorgaben der Schalter die beste Entscheidung getroffen wird. Die Rückkopplung der Body-Diodenleitung wird mit verringerter Prozessempfindlichkeit detektiert und es wird ein Algorithmus offenbart, der die minimale Totzeit für gegebene Laststrom-, Temperatur- und Prozessbedingungen findet.
  • 1a zeigt die Darstellung 100 eines Gleichstrom-Gleichstrom-Schaltumsetzers zur Totzeitdetektion, für eine hochseitige und eine niederseitige Vorrichtung, die die Prinzipien der Offenbarung verkörpert. Ein adaptiver Totzeitalgorithmus 175 empfängt DEAD_TIME_ON2 aus einem Durchschussdetektor 150 für LX_fallend und DEAD_TIME_ON1 aus einem Durchschussdetektor 200 für LX_steigend, wobei LX die Drainknotenspannung der hochseitigen und der niederseitigen Vorrichtungen ist. Der adaptive Totzeitalgorithmus erzeugt DSEL2, um die hochseitige Vorrichtung 125 beim Schalten zu verzögern, und DSEL1, um die niederseitige Vorrichtung 130 beim Schalten zu verzögern. Sowohl DSEL2 als auch DSEL1 werden in eine programmierbare Verzögerungszelle 180 eingegeben. Die programmierbare Verzögerungszelle liefert DELAY2 an die Steuerung der hochseitigen Vorrichtung und DELAY1 an die Steuerung der niederseitigen Vorrichtung in der Ansteuerlogik 165. Ausgaben der Ansteuerlogik umfassen PGATE, das Ansteuersignal für die Vorrichtung 125 und NGATE, das Ansteuersignal für die Vorrichtung 130. Während der Totzeit wird die Body-Diodenleitung in der niederseitigen Vorrichtung beobachtet und Strom fließt durch einen Induktor LO 135. Eine Ausgangsspannung VOUT wird über dem Kondensator 140 beobachtet.
  • Die adaptiven Totzeit-Verzögerungssignale werden durch die programmierbare Verzögerungszelle erzeugt. In dem Beispiel von 1a kann ein 6-Bit-DAC verwendet werden, um die Verzögerung anzupassen, und die gleiche Verzögerung kann durch einen beliebigen anderen Verzögerungsmechanismus erreicht werden. Die vorgeschlagene Offenbarung stellt sicher, dass die beiden Durchlassvorrichtungen, die hochseitige Vorrichtung 125 und die niederseitige Vorrichtung 130 nicht gleichzeitig leiten. Das Ansteuersignal in dem Schaltumsetzer, das normalerweise verwendet wird, um jede Durchlassvorrichtung einzuschalten, wird durch eine adaptive Verzögerung in der Ansteuerlogik 165 verzögert. Der Totzeitalgorithmus 175 bestimmt die adaptive Verzögerung mittels der programmierbaren Verzögerungszelle 180, so dass die Durchlassvorrichtung sich zum gewünschten Zeitpunkt einschaltet.
  • 1b zeigt die Darstellung 165 der Ansteuerlogik für den Gleichstrom-Gleichstrom-Schaltumsetzer von 1a. Die Ansteuerlogik kann eine derjenigen sein, die in einer Schaltleistungsversorgung (SMPS) implementiert ist. HS_DRV_IN ist ein Spannungsversorgungseingang, der beim Festlegen des Zustands der hochseitigen Vorrichtung verwendet wird, und LS_DRV_IN ist ein Spannungsversorgungseingang, der beim Festlegen des Zustands der niederseitigen Vorrichtung verwendet wird. Die programmierbare Verzögerungszelle liefert DELAY2, um das Schalten der hochseitigen Vorrichtung zu verzögern, und DELAY1, um das Schalten der niederseitigen Vorrichtung zu verzögern, an die Ansteuerlogik. Ausgaben der Ansteuerlogik sind PGATE, das Steuersignal für die hochseitige Vorrichtung, und NGATE, das Steuersignal für die niederseitige Vorrichtung.
  • 2a zeigt die Darstellung 150 eines Durchschussdetektors für einen Gleichstrom-Gleichstrom-Schaltumsetzer zur Totzeitdetektion für eine hochseitige Vorrichtung. Der Durchschussdetektor für LX_fallend ist mit einem Basisschaltungs-NPN-Transistor („common base NPN transistor“) 110 ausgebildet, dessen Kollektor über den Widerstand 105 mit VDD verbunden ist und dessen Emitter über die Kapazität 115 mit dem LX-Knoten verbunden ist und mit dem Drain der NMOS-Vorrichtung 120 verbunden ist. Wenn Body-Diodenleitung in der niederseitigen Vorrichtung während der Nichtüberlappungszeit der hochseitigen Vorrichtung 125 und der niederseitigen Vorrichtung 130 auftritt, wird die Nebenschlusskapazität („shunt capacitance“) den Emitter des NPN-Transistors auf einen verstärkten niedrigeren Wert herunterziehen. Die Kapazität wird auf VDD aufgeladen, wenn der LX-Knoten ansteigt, und wird eine Änderung der Spannung, die größer als VDD ist, nach der steigenden LX-Knoten-Flankentransiente sehen. Die Ausgabe des Detektors wird bei Verstärkung 155 verstärkt, in 160 gelatchet und als DEAD_TIME_ON2 an den Totzeitalgorithmus 175 gesendet.
  • 2b zeigt die Darstellung 200 eines alternativen Durchschussdetektors für einen Gleichstrom-Gleichstrom-Schaltumsetzer zur Totzeitdetektion für den niederseitigen Schalter. Der Durchschussdetektor für LX_steigend ist mit dem PNP-Transistor 210 ausgebildet, dessen Kollektor über den Widerstand 205 mit Masse verbunden ist, dessen Emitter mit dem LX-Knoten über die Kapazität 215 und mit dem Drain des PMOS-Bauelements 220 verbunden ist und dessen Source mit VDD verbunden ist. Wenn eine Body-Diodenleitung in der hochseitigen Vorrichtung während der Nichtüberlappungszeit der hochseitigen Vorrichtung 125 und der niederseitigen Vorrichtung 130 auftritt, wird die Kapazität den Emitter des PNP-Transistors auf einen verstärkten höheren Wert hochziehen. Die Kapazität wird auf VDD aufgeladen, wenn der LX-Knoten fällt und wird eine Änderung der Spannung, die kleiner als VDD ist, nach der fallenden LX-Knoten-Flankentransiente sehen. Die Ausgabe des Detektors wird bei Verstärkung 255 verstärkt, in 260 gelatchet und als DEAD_TlME_ON1 an den adaptiven Totzeitalgorithmus 175 gesendet.
  • Der NPN- und der PNP-Transistor in den Durchschussdetektoren der hochseitigen bzw. niederseitigen Vorrichtung haben den Vorteil von Geschwindigkeit und Prozessintoleranz während der Body-Diodenleitungs-Zeitspanne. Der LX-Knoten sieht einen Diodenspannungsabfall, der mit einem bipolaren Übergang genauer detektiert wird.
  • 3 zeigt Simulationsergebnisse 300 für die Totzeitdetektion für die hochseitige Vorrichtung beim Ausschalten in 1a im Vergleich zu der Spannung an dem LX-Knoten. Eine Signalwellenform 310 repräsentiert eine hochseitige Steuerspannung VTPGATE, eine Signalwellenform 320 eine Knotenspannung LX und eine Signalwellenform 330 eine hochseitige Totzeit-Ein-Spannung VTDEAD_TIME_ON2. Eine Ausbreitungsverzögerung 340 von 0,45 ns wird zwischen dem Ausschalten der hochseitigen Vorrichtung, wenn VTPGATE ansteigt, und dem Fallen der Ausgabe LX gemessen. VTDEAD_TIME_ON2 repräsentiert die Ausgabe des Durchschussdetektors 200 für die hochseitige Vorrichtung.
  • 4 ist ein Ablaufdiagramm des adaptiven Totzeitalgorithmus 175 von 1a. Ähnlich wie in 3 ist eine Detektion innerhalb von weniger als einer halben Nanosekunde zwischen dem Ansteuersignal und der LX-Knotenspannung möglich. Der adaptive Totzeitalgorithmus prüft die Ausgabe des Durchschussdetektors 150 für LX_steigend und die Ausgabe des Durchschussdetektors 200 für LX_fallend. Der Algorithmus erzeugt ein nichtüberlappendes Ansteuergatesignal in der Ansteuerlogik 165 mit einer praktisch minimalen Totzeit zwischen der hochseitigen und niederseitigen Vorrichtung. Der Algorithmus setzt den Parameter DSEL2 von DEAD_TlME_ON2 für die hochseitige Vorrichtung und DSEL1 von DEAD_TIME_ON1 für die niederseitige Vorrichtung und erzeugt eine Nichtüberlappungszeitdauer.
  • In 410 wird zu Beginn des Schaltumsetzerbetriebs DSEL auf ein Maximum gesetzt. In 420 wird dann, wenn bei einem anfänglichen Schaltzyklus die Ausgabe des Durchschussdetektors DEAD_TIME_ON logisch 1 ist und genügend Totzeit vorhanden ist, die Totzeit reduziert. In 430 wird DSEL um t3 verringert, wobei t3 eine vom Anwender programmierbare Zeit für einen Zeitsenkungsschritt ist. In nachfolgenden Schaltzyklen wird eine Prüfung 420 vorgenommen, um zu bestimmen, ob die Nichtüberlappungszeit minimiert ist, und falls nicht, wird DSEL wieder um die Zeitspanne t3 gesenkt. Sobald die Nichtüberlappungszeit minimiert ist, mit DEAD_TIME_ON auf null, schreitet der Algorithmuszu Block 440 voran.
  • In 440 ist die Ausgabe des Durchschussdetektors DEAD_TIME_ON logisch 0. Der adaptive Totzeitalgorithmus erhöht DSEL um die Zeit t1, wobei t1 eine vom Anwender programmierbare Zeit für zusätzliche Sicherheit zwischen dem Schalten der hochseitigen und der niederseitigen Vorrichtung ist. In Entscheidungsblock 450 wird diese Totzeit weiterhin für eine Nichtüberlappungsdauer verwendet, bis eine vordefinierte Zeitdauer timer_expired auf logisch 1 gesetzt wird. In 460 wird dann, wenn eine unzulässige Totzeit, DEAD_TIME_ON=0, detektiert wird, DSEL um t2 erhöht, wobei t2 eine vom Anwender programmierbare Zeit für einen Zeiterhöhungsschritt ist, wobei DEAD_TIME_ON=1 gesetzt wird.
  • Es ist zu beachten, dass DEAD_TIME_ON logisch 1 ist, wenn genügend Totzeit vorliegt, in einem Abschnitt jedes Schaltzyklus. Nachdem DSEL ausreichend verringert worden ist, wird die Ausgabe des Durchschussdetektors schließlich logisch 0 sein. Zu diesem Zeitpunkt hat der adaptive Totzeitalgorithmus die minimale Nichtüberlappungszeit für die gegebenen Last-, Prozess-, Versorgungs- und Temperaturbedingungen eingestellt. Für diese Einstellung von DSEL tritt kein Kurzschlussstrom auf und es gibt keinen Wirkungsgradverlust, der mit der Body-Diodenleitung in Zusammenhang steht.
  • Die erforderliche Totzeit kann sich mit der Zeit ändern, und wenn eine unzulässige Totzeit in 450 detektiert wird, wird die Totzeitdauer in 460 erhöht, bis die richtige Totzeitdauer gefunden ist. Wenn sich die erforderliche Totzeit aufgrund von Last-, Prozess-, Versorgungs- und Temperaturbedingungen ändert, wird durch den adaptiven Totzeitalgorithmus 175 eine ausreichende Totzeitdauer gefunden. Wenn in 460 DEAD_TIME_ON=1, ist die Totzeitdauer lang genug und keine Änderungen sind erforderlich. DEAD_TIME_ON wird weiterhin geprüft, bis DEAD_TIME_ON=0. Der adaptive Totzeitalgorithmus kann mit einer einfachen Zustandsmaschine oder irgendeinem Typ von Prozessor implementiert werden.
  • 5 zeigt Wellenformen 500 für den Betriebsbereich, der durch den adaptiven Totzeitalgorithmus von 4 gegeben ist, wenn DEAD_TIME_ON2 eingeschaltet wird. 5 entspricht dem Durchschussdetektor von Fig. 2A für die fallende Flanke von LX. Das Spannungssignal VTPGATE 510 ist die Nichtüberlappungs-Ansteuergatesignalausgabe der Ansteuerlogik 165 für die hochseitige Vorrichtung des Schaltumsetzers. Das Spannungssignal VTNGATE 520 ist die Nichtüberlappungs-Ansteuergatesignalausgabe der Ansteuerlogik 165 für die niederseitige Vorrichtung des Schaltumsetzers. 5 zeigt, dass, wenn die hochseitige Vorrichtung ausgeschaltet wird und VTPGATE steigt, eine LX-Spannung VTLX 530 fällt, und zwar mit einer Ausbreitungsverzögerung von weniger als einer halben Nanosekunde. Dies ist der Fall, in dem die Spannung VTLX 530 fällt und eine PNP-Transistor-Ausgangsspannung VX 550 auslöst, dass VT_DEAD_TIME_ON2 560 eingeschaltet wird. VT_DEAD_TIME_ON2, die Ausgabe des Durchschussdetektors 150, bleibt bis zum Ausschalten durch den adaptiven Totzeitalgorithmus eingeschaltet.
  • 6 zeigt Wellenformen 600 für den Betriebsbereich, der durch den adaptiven Totzeitalgorithmus von 4 gegeben ist, wenn DEAD_TlME_ON2 ausgeschaltet bleibt. Ein Spannungssignal VTPGATE 610 ist die Nichtüberlappungs-Ansteuergatesignalausgabe der Ansteuerlogik 165 für die hochseitige Vorrichtung des Schaltumsetzers. Ein Spannungssignal VTNGATE 620 ist die Nichtüberlappungs-Ansteuergatesignalausgabe der Ansteuerlogik 165 für die niederseitige Vorrichtung des Schaltumsetzers. 6 zeigt, dann, wenn die hochseitige Vorrichtung ausgeschaltet wird und VTPGATE steigt, eine LX-Spannung VTLX 630 fällt. Dies ist der Fall, in dem eine PNP-Transistor-Ausgabe VX 640 niemals auslöst, dass VT_DEAD_TIME_ON2 650 eingeschaltet wird. Der Durchschussdetektor setzt logisch 1 nicht und der adaptive Totzeitalgorithmus hat die minimale Nichtüberlappungszeit für die gegebenen Last-, Prozess-, Versorgungs- und Temperaturbedingungen bestimmt. Wenn DSEL minimiert worden ist, bleibt VT_DEAD_TIME_ON2 null.
  • 7 zeigt eine Implementierung der programmierbaren Verzögerungszellenschaltung 180, die die programmierbare Zeitdauer erzeugt, für einen Nichtüberlappungsbetrieb des adaptiven Totzeitalgorithmus. In dieser Schaltung wird die programmierbare Verzögerung durch den Strom-Digital/Analog-Umsetzer (DAC) 740 erzeugt, der das/die DRV_IN-Signal(e) als Eingabe aufweist, wobei die Ausgabe durch die Schaltstromspiegel 705, 710, 715, 720, 725 und 730 von VDD zu einem Kondensator 750 geleitet wird. Die Idee besteht darin, den Strom durch die digitale Einstellung des Strom-DAC zu steuern, so dass die Verzögerung von einem Versorgungseingang DRV_IN über den Schalter 745 zu einem Ausgang DELAY gesteuert wird. Die Schaltstromspiegel sind mit dem Strom-DAC über den Widerstand 735 verbunden und der Drain der hochseitigen Vorrichtung 755 ist mit dem Drain der niederseitigen Vorrichtung 750 bei DELAY verbunden. Es ist zu beachten, dass DRV_IN von 7 HS_DRV_IN der Ansteuerlogik 165 in Fig. 1b für die hochseitige Steuerung PGATE entspricht und LS_DRV_IN der Ansteuerlogik 165 in Fig. 1b für die niederseitige Steuerung NGATE entspricht. DELAY von 7 entspricht DELAY2 für die hochseitige Vorrichtung und DELAY1 für die niederseitige Vorrichtung in 1a.
  • Da die Detektion der fallenden und steigenden Flanken von LX zu unterschiedlichen Zeiten erfolgt, kann eine einzelne programmierbare Verzögerungszelle verwendet werden, um sowohl DELAY1 als auch DELAY2 zu erzeugen. Alternativ können zwei programmierbare Verzögerungszellen verwendet werden, jeweils eine für die fallende bzw. steigende LX-Flanke.
  • Eine Stromquelle 740 ist als Antwort auf DSEL von 4 programmierbar und wird auf die Stromstärke eingestellt, die benötigt wird, um den Kondensator 750 aufzuladen. Die programmierbare Verzögerungszellenschaltung ist eine einfache Pufferzelle mit irgendeiner zusätzlichen Verzögerung. (Stromquelle 740) * (Ladung Kondensator 750) definiert die Verzögerung von DRV_IN zu DELAY.
  • 8 zeigt die Simulationsergebnisse 800 für die programmierbare Verzögerungszelle von Fig. 7 für den Nichtüberlappungsbetrieb des adaptiven Totzeitalgorithmus. Die programmierbare Verzögerungszellenzeit wird für Verzögerungen von 1 ns in 820, 8,85 ns in 830, 16,24 ns in 840 und 40,5 ns in 850 beobachtet, während DRV_IN und DELAY von 3,3 V bis 0 V variieren. Der Strom-DAC von 7 kann eine 6-Bit-Auflösung für den definierten Bereich der programmierbaren Verzögerung aufweisen.
  • 9 zeigt alternative Versionen der Durchschussdetektorschaltung. Der Durchschussdetektor 950 weist einen Basisschaltungs-NPN-Transistor 910 auf, dessen Kollektor mit VDD über den Widerstand 905 verbunden ist und dessen Emitter der LX-Knoten ist. Die Ausgabe des Detektors wird in 915 gelatchet und über das Signal DEAD_TIME_ON2 für LX_fallend an den adaptiven Totzeitalgorithmus 175 gesendet.
  • Der Durchschussdetektor 920 umfasst einen Basisschaltungs-PNP-Transistor 930, dessen Emitter mit dem LX-Knoten verbunden ist und dessen Kollektor über den Widerstand 925 mit Masse verbunden ist. Die Ausgabe des Detektors wird in 935 gelatchet und über das Signal DEAD_TIME_ON1 für LX_steigend an den adaptiven Totzeitalgorithmus 175gesendet.
  • Der adaptive Totzeitalgorithmus erzeugt DSEL2, um die hochseitige- - Vorrichtung beim Schalten zu verzögern, und DSEL1, um die niederseitige Vorrichtung beim Schalten zu verzögern. Sowohl DSEL2 als auch DSEL1 werden in die programmierbare Verzögerungszelle 180 eingegeben. Die programmierbare Verzögerungszelle liefert DELAY2 an die hochseitigen Gate-Steuerungen und DELAY1 an die niederseitigen Gate-Steuerungen der Ansteuerlogik 165. Die Gate-Steuerausgaben der Ansteuerlogik werden in 990, was die Endstufe eines Synchronschaltumsetzers oder eines Klasse-D-Typ-Verstärkers repräsentiert, eingegeben.
  • 10 ist ein Ablaufdiagramm 1000 für ein Verfahren zum adaptiven Minimieren von Totzeiten beim Ändern von Ausgangsschaltzuständen einer Schaltvorrichtung. Die Schritte umfassen 1010: Bereitstellen eines hochseitigen und eines niederseitigen Schalters, die an einem gemeinsamen Ausgang der Schaltvorrichtung miteinander verbunden sind. In Schritt 1020 leitet eine Body-Diode an einem der Schalter während der Totzeit Strom, wenn beide Schalter ausgeschaltet sind. In Schritt 1030 wird der Strom von der Body-Diode mit einem Durchschussdetektor detektiert. In Schritt 1040 wird die Totzeit adaptiv minimiert, wobei eine adaptive Schaltungsanordnung verwendet wird, die mit dem Durchschussdetektor verbunden ist.
  • Die Vorteile einer oder mehrerer Ausführungsformen der vorliegenden Offenbarung umfassen die Konstruktion eines Gleichstrom-Gleichstrom-Schaltumsetzers mit außergewöhnlich gutem Nichtüberlappungsverhalten der hochseitigen und der niederseitigen Vorrichtung. Der Vorschlag ermöglicht, dass ein Gleichstrom-Gleichstrom-Schaltumsetzer eine reduzierte Prozessempfindlichkeit für die gegebenen Laststrom-, Temperatur-, Versorgungs- und Prozessbedingungen aufweist.
  • Obwohl diese Erfindung insbesondere unter Bezugnahme auf ihre bevorzugten Ausführungsformen gezeigt und beschrieben worden ist, werden Fachleute verstehen, dass verschiedene Änderungen an Form und Einzelheiten vorgenommen werden können, ohne vom Gedanken und Umfang der Erfindung abzuweichen.

Claims (25)

  1. Schaltvorrichtung, die adaptiv minimierte Totzeiten beim Ändern von Ausgangsschaltzuständen besitzt und Folgendes umfasst: einen hochseitigen und einen niederseitigen Schalter, die an einem gemeinsamen Ausgang der Schaltvorrichtung miteinander verbunden sind; wobei eine Body-Diode an einem der Schalter während der Totzeit Strom leitet, wenn beide Schalter ausgeschaltet sind; einen Durchschussdetektor, der dazu ausgelegt ist, den Strom aus der Body-Diode zu detektieren; und eine adaptive Schaltungsanordnung, die mit dem Durchschussdetektor verbunden ist und dazu ausgelegt ist, die Totzeit adaptiv zu minimieren.
  2. Schaltvorrichtung nach Anspruch 1, wobei der Durchschussdetektor umfasst: eine Eingabe, die die gemeinsame Ausgabe der Schaltvorrichtung ist; eine bipolare Vorrichtung, die dazu ausgelegt ist, eine steigende oder fallende Flanke der gemeinsamen Ausgabe zu detektieren; einen Latch, der dazu ausgelegt ist, einen Zustand auf der Basis der steigenden oder fallenden Flanke zu ändern und einen Totzeitpuls mit einer Dauer einer aktuellen Totzeit auszugeben.
  3. Schaltvorrichtung nach Anspruch 2, wobei die Eingabe die fallende Flanke der gemeinsamen Ausgabe der Schaltvorrichtung ist.
  4. Schaltvorrichtung nach Anspruch 3, wobei die bipolare Vorrichtung einen NPN-Transistor umfasst.
  5. Schaltvorrichtung nach Anspruch 3, wobei der Kollektor der bipolaren Vorrichtung mit einem Widerstand und einem Verstärker verbunden ist und der Emitter mit einem Kondensator und dem Drain eines N-Kanal-MOSFET verbunden ist.
  6. Schaltvorrichtung nach Anspruch 3, wobei der Latch mit dem Verstärker verbunden ist und der Kondensator mit der gemeinsamen Ausgabe der Schaltvorrichtung verbunden ist.
  7. Schaltvorrichtung nach Anspruch 2, wobei die Eingabe die steigende Flanke der gemeinsamen Ausgabe der Schaltvorrichtung ist.
  8. Schaltvorrichtung nach Anspruch 7, wobei die bipolare Vorrichtung einen PNP-Transistor umfasst.
  9. Schaltvorrichtung nach Anspruch 7, wobei der Kollektor der bipolaren Vorrichtung mit einem Widerstand und einem Verstärker verbunden ist und der Emitter mit einem Kondensator und dem Drain eines P-Kanal-MOSFET verbunden ist.
  10. Schaltvorrichtung nach Anspruch 7, wobei der Latch mit dem Verstärker verbunden ist und der Kondensator mit der gemeinsamen Ausgabe der Schaltvorrichtung verbunden ist.
  11. Schaltvorrichtung nach einem der vorhergehenden Ansprüche, die ferner eine programmierbare Verzögerungszelle umfasst, die mit der adaptiven Schaltungsanordnung verbunden ist.
  12. Schaltvorrichtung nach Anspruch 11, wobei die programmierbare Verzögerungszelle dazu ausgelegt ist, die minimierte Totzeit für die steigende oder die fallende Flanke der gemeinsamen Ausgabe zu verzögern.
  13. Schaltvorrichtung nach Anspruch 11, wobei die programmierbare Verzögerungszelle einen Strom-DAC, Schaltstromspiegel und einen Kondensator umfasst.
  14. Schaltvorrichtung nach Anspruch 11, wobei die programmierbare Verzögerungszelle einen Verzögerungsmechanismus aufweist, der kein Strom-DAC ist.
  15. Schaltvorrichtung nach einem der vorhergehenden Ansprüche, die ferner eine Ansteuerlogik umfasst, die mit der programmierbaren Verzögerungszelle verbunden ist.
  16. Schaltvorrichtung nach Anspruch 15, wobei die Ansteuerlogik dazu ausgelegt ist, Steuersignale für den hochseitigen und den niederseitigen Schalter für die gemeinsame Ausgabe der Schaltvorrichtung zu erzeugen.
  17. Schaltvorrichtung nach Anspruch 15, wobei das' Ansteuerlogik-UND-Gatter Eingaben an einem Steuersignal und einem von der programmierbaren Verzögerungszelle ausgegebenen Verzögerungssteuersignal aufweist.
  18. Schaltvorrichtung nach einem der vorhergehenden Ansprüche, wobei die Schaltvorrichtung einen Synchronschaltumsetzer umfasst.
  19. Schaltvorrichtung nach einem der vorhergehenden Ansprüche, wobei die Schaltvorrichtung einen Klasse-D-Verstärker umfasst.
  20. Verfahren zum adaptiven Minimieren von Totzeiten beim Ändern von Ausgangsschaltzuständen einer Schaltvorrichtung, das die folgenden Schritte umfasst: Bereitstellen eines hochseitigen und eines niederseitigen Schalters, die an einem gemeinsamen Ausgang der Schaltvorrichtung miteinander verbunden sind; wobei eine Body-Diode an einem der Schalter während der Totzeit Strom leitet, wenn beide Schalter ausgeschaltet sind; Detektieren des Stroms aus der Body-Diode mit einem Durchschussdetektor; und adaptives Minimieren der Totzeit unter Verwendung einer adaptiven Schaltungsanordnung, die mit dem Durchschussdetektor verbunden ist.
  21. Verfahren nach einem der Ansprüche 20 bis 21, wobei der Durchschussdetektor die gemeinsame Ausgabe der Schaltvorrichtung empfängt.
  22. Verfahren nach Anspruch 20 oder 21, wobei der Durchschussdetektor eine steigende oder fallende Flanke der gemeinsamen Ausgabe detektiert.
  23. Verfahren nach einem der Ansprüche 20 bis 22, wobei der Durchschussdetektor einen Zustand auf der Basis der steigenden oder fallenden Flanke ändert, wobei ein Totzeitpuls mit einer Dauer einer aktuellen Totzeit ausgegeben wird.
  24. Verfahren nach einem der Ansprüche 20 bis 23, wobei eine programmierbare Verzögerungszelle die minimierte Totzeit für den hochseitigen und den niederseitigen Schalter verzögert.
  25. Verfahren nach einem der Ansprüche 20 bis 24, wobei die Ansteuerlogik Steuersignale für den hochseitigen und den niederseitigen Schalter für die gemeinsame Ausgabe der Schaltvorrichtung erzeugt.
DE102017211851.2A 2017-02-15 2017-07-11 Adaptives Steuerverfahren zum Erzeugen von Nichtüberlappungszeit in Ausgabevorrichtungen Pending DE102017211851A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/432,953 2017-02-15
US15/432,953 US10164531B2 (en) 2017-02-15 2017-02-15 Adaptive control method for generating non overlapping time in output devices

Publications (1)

Publication Number Publication Date
DE102017211851A1 true DE102017211851A1 (de) 2018-08-16

Family

ID=62982456

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017211851.2A Pending DE102017211851A1 (de) 2017-02-15 2017-07-11 Adaptives Steuerverfahren zum Erzeugen von Nichtüberlappungszeit in Ausgabevorrichtungen

Country Status (2)

Country Link
US (1) US10164531B2 (de)
DE (1) DE102017211851A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11050338B2 (en) * 2018-11-30 2021-06-29 Schneider Electric It Corporation Detection of shoot-through in power converters
DE102019207959A1 (de) * 2019-05-29 2020-12-03 Dialog Semiconductor (Uk) Limited Schaltung und verfahren zur erzeugung einer linearen verzögerung
KR102182886B1 (ko) * 2019-11-11 2020-11-25 주식회사 솔루엠 컨버터의 데드타임 가변 시스템 및 데드타임 가변 방법
CN111313677B (zh) * 2020-04-01 2021-08-27 南通大学 一种同步工作型SiC MOSFET Boost直流-直流变换器死区设置方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7568117B1 (en) 2005-10-03 2009-07-28 Zilker Labs, Inc. Adaptive thresholding technique for power supplies during margining events
US7880454B2 (en) * 2007-12-21 2011-02-01 L&L Engineering Llc Methods and systems for control of switches in power regulators/power amplifiers
US8648583B2 (en) 2010-10-29 2014-02-11 R2 Semiconductor, Inc. Delay block for controlling a dead time of a switching voltage regulator
JP5806481B2 (ja) * 2011-02-23 2015-11-10 スパンション エルエルシー 制御回路、電子機器及び電源の制御方法
US8933679B2 (en) * 2011-12-07 2015-01-13 Maxim Integrated Products, Inc. Adaptive dead-time control
US9276470B2 (en) 2012-08-31 2016-03-01 Maxim Integrated Products, Inc. Multiphase switching converters operating over wide load ranges
EP3185414B1 (de) * 2015-12-21 2018-10-31 Intel IP Corporation Vorrichtung und verfahren zur erzeugung einer vielzahl von stromversorgungssignalen für eine vielzahl von leistungsverstärkern mit konfiguration zur verstärkung von funkfrequenzsendesignalen

Also Published As

Publication number Publication date
US10164531B2 (en) 2018-12-25
US20180234016A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
DE102015204021B4 (de) Dynamische Strombegrenzungsschaltung
DE60129649T2 (de) Stromversorgung mit Pulsbreitenmodulationsteuerungssystem
DE102017211851A1 (de) Adaptives Steuerverfahren zum Erzeugen von Nichtüberlappungszeit in Ausgabevorrichtungen
DE102012108489A1 (de) Totzeitoptimierung von DC-DC-Konvertern
DE69731501T2 (de) Lastbetätigungsschaltung
DE102015116777B4 (de) Hochgeschwindigkeits-Tracking-Zweirichtungs-Stromerfassungssystem
EP1732223B1 (de) Integrieter Schaltkreis
DE102013213639B4 (de) LED-Controller mit Stromwelligkeitssteuerung sowie Verfahren zum Steuern einer LED-Vorrichtung
DE102012111905A1 (de) Adaptive Totzeitsteuerung
DE102013219475B4 (de) Elektronischer schaltkreis mit einem elektronischenschalter und einem überwachungsschaltkreis
DE102009027347A1 (de) Steuerung für einen Synchron-Schaltwandler im Lückbetrieb
DE102015112462A1 (de) Schaltwandlersteuerung
DE102015211966A1 (de) Steuerschema für Hysterese-Abwärts-Controller mit Induktionsspulen-Stromschätzung
DE102017113530B4 (de) Eine Treiberschaltung, entsprechendes Bauelement, Vorrichtung und Verfahren
DE102015226526B4 (de) Hocheffizienz-DC-zu-DC-Wandler mit adaptiver Ausgangsstufe
DE202019001889U1 (de) Steuerung einer Anstiegsrate mit S-Kurve-Formung für Schaltregler
DE102012200490A1 (de) System und Verfahren zum Ansteuern eines Schalttransistors
DE102015114373A1 (de) System und verfahren für einen schalter mit einem selbstleitenden transistor und einem selbstsperrenden transistor
DE102014115494B4 (de) Ansteuern eines mos-transistors mit konstantem vorladen
DE102015226525A1 (de) Schaltung und Verfahren für eine maximale Arbeitszyklus-Begrenzung in Schaltwandlern
DE102015221414A1 (de) Schaltung und Verfahren zur Begrenzung des maximalen Tastverhältnisses in Aufwärtsumsetzern
DE102015104946B4 (de) Elektronische Treiberschaltung und Verfahren
DE112018005857T5 (de) Gate-treiberschaltung
DE102016112814A1 (de) System und Verfahren für einen Schalttransistor
DE102015002501B3 (de) Anstiegsraten- und Einschaltstrom-Controller

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication