DE202019001889U1 - Steuerung einer Anstiegsrate mit S-Kurve-Formung für Schaltregler - Google Patents

Steuerung einer Anstiegsrate mit S-Kurve-Formung für Schaltregler Download PDF

Info

Publication number
DE202019001889U1
DE202019001889U1 DE202019001889.1U DE202019001889U DE202019001889U1 DE 202019001889 U1 DE202019001889 U1 DE 202019001889U1 DE 202019001889 U DE202019001889 U DE 202019001889U DE 202019001889 U1 DE202019001889 U1 DE 202019001889U1
Authority
DE
Germany
Prior art keywords
gate
fet
transistor
coupled
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE202019001889.1U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dialog Semiconductor UK Ltd
Original Assignee
Dialog Semiconductor UK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dialog Semiconductor UK Ltd filed Critical Dialog Semiconductor UK Ltd
Publication of DE202019001889U1 publication Critical patent/DE202019001889U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Conversion In General (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Treiberschaltung zum Ansteuern eines Leistungs-Feldeffekttransistors (FET - field effect transistor) in einem DC-DC-Wandler, wobei die Treiberschaltung aufweist:
eine Bias-Strom-Erzeugungsschaltung zum Erzeugen eines Bias-Stroms in Reaktion auf ein Enable-Signal zum Einschalten des Leistungs-FETs;
einen Ausgangstransistor zum Ausgeben, an seiner Source, eines Gate-Ansteuersignals für den Leistungs-FET;
einen Replik-FET des Leistungs-FETs,
wobei der Replik-FET und die Bias-Strom-Erzeugungsschaltung zwischen einem Versorgungsspannungspegel und einer Source des Leistungs-FETs in Serie gekoppelt sind;
wobei ein Drain des Ausgangstransistors mit dem Versorgungsspannungspegel gekoppelt ist und ein Gate des Ausgangstransistors mit einem Zwischenknoten zwischen der Bias-Strom-Erzeugungsschaltung und dem Replik-FET gekoppelt ist; und
wobei ein Gate des Replik-FETs mit einem Drain des Replik-FETs über einen Kondensator gekoppelt ist und mit der Source des Leistungs-FETs über einen Widerstand gekoppelt ist.

Description

  • Technisches Gebiet
  • Diese Offenbarung betrifft Treiberschaltungen zum Ansteuern von Leistungs-Feldeffekttransistoren (FETs - field effect transistors) und Verfahren zum Ansteuern von Leistungs-FETs. Diese Offenbarung betrifft insbesondere Treiberschaltungen und Verfahren zum Ansteuern von Leistungs-FETs zur Hochfahren-Flankenanstieg-Ein-Steuerung und/oder Herunterfahren-Flankenabfall-Aus-Steuerung der Leistungs-FETs. Diese Offenbarung ist insbesondere auf Leistungs-FETs in DC-DC-Wandlern anwendbar.
  • Hintergrund
  • Eine Leistungseffizienz von Schaltwandlern (als Beispiele für DC-DC-Wandler) kann verbessert werden, indem die Übergangszeit der Gate-Ansteuersignale auf die Durchlasstransistoren verkürzt wird. Andererseits verursachen schnelle Übergangsflanken der Gate-Ansteuersignale möglicherweise Spannungs-/Stromspitzen und zeigen wiederum ein hohes Schaltrauschen und elektromagnetische Interferenz (EMI - electromagnetic interference).
  • Zusammenfassung
  • Es besteht ein Bedarf an Treiberschaltungen für Leistungs-FETs von DC-DC-Wandlern und Verfahren zum Ansteuern von Leistungs-FETs von DC-DC-Wandlern, die ermöglichen, die Übergangszeiten für Gate-Ansteuersignale auf akzeptable Niveaus von Spannungs-/Stromspitzen und EMI zu steuern.
  • In Anbetracht einiger oder aller dieser Erfordernisse schlägt die vorliegende Offenbarung Treiberschaltungen zum Ansteuern eines Leistungs-FETs in einem DC-DC-Wandler und entsprechende Verfahren zum Ansteuern eines Leistungs-FETs in einem DC-DC-Wandler vor.
  • Ein Aspekt der Offenbarung betrifft eine Treiberschaltung zum Ansteuern eines Leistungs-FETs in einem DC-DC-Wandler. Die Treiberschaltung kann eine Treiberschaltung (Hochfahren- bzw. Ramp-up-Treiber) zum Hochfahren einer Gate-Spannung des Leistungs-FETs sein (z.B. zur Hochfahren-Flankenanstieg-Ein-Steuerung). Die Treiberschaltung kann eine Bias-Strom-Erzeugungsschaltung zum Erzeugen eines Bias-Stroms in Reaktion auf ein Enable- bzw. Freigabesignal zum Einschalten des Leistungs-FETs umfassen. Die Bias-Strom-Erzeugungsschaltung kann zum Beispiel eine geschaltete Stromquelle sein. Die Treiberschaltung kann weiter einen Ausgangstransistor zum Ausgeben eines Gate-Treibersignals für den Leistungs-FET an seiner Source umfassen. Die Treiberschaltung kann weiter einen Replik-FET des Leistungs-FETs umfassen. Der Replik-FET und die Bias-Strom-Erzeugungsschaltung können zwischen einem Versorgungsspannungspegel und einer Source des Leistungs-FETs in Serie gekoppelt sein. Ein Drain des Ausgangstransistors kann mit dem Versorgungsspannungspegel gekoppelt sein. Ein Gate des Ausgangstransistors kann mit einem Zwischenknoten zwischen der Bias-Strom-Erzeugungsschaltung und dem Replik-FET gekoppelt sein. Ein Gate des Replik-FETs kann über einen Kondensator mit einem Drain des Replik-FETs gekoppelt sein und kann über einen Widerstandswert mit der Source des Leistungs-FETs gekoppelt sein. Man kann sagen, dass der Kondensator ein Miller-verbundener Kondensator über den Replik-FET ist. Der Kondensator kann Zyklus-für-Zyklus als eine Diodenverbindung über den Replik-FET initialisiert werden. Der Widerstandswert kann zum Beispiel ein Widerstandselement sein.
  • Konfiguriert wie oben beschrieben, ermöglicht die vorgeschlagene Treiberschaltung die Implementierung einer S-förmigen Kurve (oder Z-förmigen Kurve) für das Gate-Ansteuersignal zum Hochfahren (Einschalten) des Leistungs-FETs. Die S-förmige Kurve bringt die Gate-Spannung des Leistungs-FETs schnell auf ihren Schwellenwert. Dieses Hochfahren, das teilweise durch den Replik-FET vorgesehen ist, ist selbstabschließend. Anschließend wird die Gate-Spannung des Leistungs-FETs gemäß einer Zeitkonstante, die durch die Dimensionen des Kondensators und des Widerstands gegeben ist, durch eine Sättigung gebracht. Nach einer vorgegebenen Zeit (die von der Zeitkonstante abhängt) wird das Gate des Leistungs-FETs angesteuert, um sich dem Versorgungsspannungspegel zu nähern. Eine solche S-förmige Kurve für das Gate-Ansteuersignal ermöglicht, die Übergangszeiten für das Gate-Ansteuersignal auf akzeptable Pegel von Spannungs-/Stromspitzen und EMI zu steuern.
  • In einigen Ausführungsbeispielen kann die Treiberschaltung weiter einen Komparator zum Vergleichen des Gate-Ansteuersignals (oder der Gate-Source-Spannung) für den Leistungs-FET mit einem Referenzwert umfassen. Der Referenzwert kann die Schwellenspannung des Leistungs-FETs sein oder kann ein vorgegebener Betrag (z.B. 0,5 V) über der Schwellenspannung des Leistungs-FETs sein. Die Treiberschaltung kann weiter einen Schalter zum Koppeln eines Gates des Leistungs-FETs mit dem Versorgungsspannungspegel in Abhängigkeit von einem Ergebnis des Vergleichs umfassen. Dies ermöglicht, das Gate-Ansteuersignal mittels eines harten Schaltens schnell auf seinen Maximalwert (z.B. den Versorgungsspannungspegel) anzuheben, sobald die Gate-Source-Spannung des Leistungs-FETs über die Schwellenspannung gestiegen ist.
  • In einigen Ausführungsbeispielen kann der Widerstand ein erster Widerstand sein. Die Treiberschaltung kann weiter eine Serienverbindung eines zweiten Widerstands und eines Transistorschalters umfassen. Die Serienverbindung kann parallel zu dem ersten Widerstand zwischen dem Gate des Replik-FETs und der Source des Replik-FETs gekoppelt sein. Dadurch kann die Anstiegsrate des Gate-Ansteuersignals angepasst (z.B. erhöht) werden, sobald der Leistungs-FET in dem Triode-Bereich ist.
  • In einigen Ausführungsbeispielen kann die Treiberschaltung weiter einen Transistor umfassen, der zwischen dem Zwischenknoten und dem Replik-FET gekoppelt ist. Ein Gate des Transistors kann mit einem Drain des Transistors gekoppelt sein. Somit kann der Transistor zum Beispiel ein diodenverbundener FET sein. Der Transistor kann eine Replik des Ausgangstransistors sein. Dieser Transistor dient dazu, den Spannungspegel des Gate-Ansteuersignals um seine Gate-Source-Spannung (z.B. seine Schwellenspannung) zu erhöhen, wenn vorgespannt bzw. mit Bias versehen. Dadurch kann ein entsprechender Abfall des Spannungspegels des Gate-Ansteuersignals an dem Ausgangstransistor kompensiert werden.
  • In einigen Ausführungsbeispielen kann die Bias-Strom-Erzeugungsschaltung einen Schalter umfassen, der in Reaktion auf das Enable-Signal geschaltet wird. Der Schalter kann zum Beispiel ein Transistorschalter sein. Die Bias-Strom-Erzeugungsschaltung kann weiter eine Gate-Source-Spannung-Multipliziererschaltung umfassen. Die Gate-Source-Spannung-Multipliziererschaltung kann einen ersten Transistor und einen Widerstandsteiler (z.B. Spannungsteiler) umfassen. Der Widerstandsteiler kann zwischen einem Drain und einer Source des ersten Transistors gekoppelt sein. Weiter kann ein Zwischenabgriffsknoten des Widerstandsteilers mit einem Gate des ersten Transistors gekoppelt sein. Die Bias-Strom-Erzeugungsschaltung kann weiter einen Kondensator umfassen, der zwischen dem Gate des ersten Transistors und der Source des ersten Transistors gekoppelt ist. Die Bias-Strom-Erzeugungsschaltung kann weiter einen ersten Widerstand zum Anlegen eines Bias an die Gate-Source-Spannung-Multipliziererschaltung umfassen. Die Bias-Strom-Erzeugungsschaltung kann weiter einen zweiten Widerstand und einen zweiten Transistor umfassen, die zwischen dem Versorgungsspannungspegel und dem Zwischenknoten in Serie gekoppelt sind. Der erste und der zweite Transistor können zum Beispiel PMOS-Transistoren sein. Die Gate-Source-Spannung-Multipliziererschaltung, der erste Widerstand und der Schalter können zwischen dem Versorgungsspannungspegel und Masse in Serie gekoppelt sein. Ein Gate des zweiten Transistors kann mit einem zweiten Zwischenknoten zwischen der Gate-Source-Spannung-Multipliziererschaltung und dem ersten Widerstand gekoppelt sein. Die Gate-Source-Spannung-Multipliziererschaltung kann den zweiten Widerstand mit dem Bias-Strom versehen. Dabei kann der Bias-Strom von einer multiplizierten (z.B. skalierten) Gate-Source-Spannung des ersten Transistors abhängen.
  • Die Treiberschaltung kann weiter einen ersten Rücksetzschalter zum Koppeln des Zwischenknotens mit Masse in Abhängigkeit von dem Enable-Signal umfassen, z.B. Zyklus-für-Zyklus. Zum Beispiel kann der erste Rücksetzschalter durch eine invertierte Version (enable_not) des Enable-Signals aktiviert werden. Zusätzlich oder alternativ kann die Treiberschaltung weiter einen zweiten Rücksetzschalter zum Koppeln des Drains des Replik-FETs mit der Source des Leistungs-FETs in Abhängigkeit von dem Enable-Signal umfassen, z.B. Zyklus-für-Zyklus. Zum Beispiel kann der zweite Rücksetzschalter durch eine invertierte Version (enable_not) des Enable-Signals aktiviert werden. Die Rücksetzschalter können zum Beispiel Transistorschalter sein. Hierbei kann „in Abhängigkeit von dem Enable-Signal“ zum Beispiel „in Reaktion auf das Fehlen des Enable-Signals“ oder „in Reaktion auf eine invertierte Version des Enable-Signals“ gemeint sein, wie oben angegeben. Mittels dieser Rücksetzschalter kann die Treiberschaltung auf einer Zyklus-für-Zyklus-Basis zurückgesetzt werden, um einheitliche Startbedingungen und ein einheitliches Schaltverhalten zwischen Zyklen zu gewährleisten.
  • Ein weiterer Aspekt der Offenbarung betrifft eine weitere Treiberschaltung zum Ansteuern eines Leistungs-FETs in einem DC-DC-Wandler. Die Treiberschaltung kann eine Treiberschaltung (Herunterfahren-Treiber) zum Herunterfahren einer Gate-Spannung des Leistungs-FETs sein (z.B. für eine Herunterfahren-Flankenabfall-Aus-Steuerung). Die Treiberschaltung kann einen Transistorschalter umfassen, der in Reaktion auf ein Enable-Signal zum Ausschalten des Leistungs-FETs geschaltet wird. Die Treiberschaltung kann weiter einen Replik-FET des Leistungs-FETs umfassen. Der Replik-FET und der Transistorschalter können zwischen einem Drain des Leistungs-FETs und einem Gate des Leistungs-FETs in Serie gekoppelt sein. Ein Gate des Replik-FETs kann mit einer Source des Replik-FETs über den Transistorschalter gekoppelt sein.
  • Konfiguriert wie oben beschrieben, ermöglicht die vorgeschlagene Treiberschaltung die Implementierung einer S-förmigen Kurve (oder Z-förmigen Kurve) für das Gate-Ansteuersignal zum Herunterfahren (Ausschalten). Die S-förmige Kurve senkt die Gate-Spannung des Leistungs-FETs schnell auf seine Schwellenspannung. Dieses Herunterfahren, das zum Teil durch den Replik-FET vorgesehen ist, ist selbstabschließend. Eine solche S-förmige Kurve für das Gate-Ansteuersignal ermöglicht, die Übergangszeiten für das Gate-Ansteuersignal auf akzeptable Pegel von Spannungs-/Stromspitzen und EMI zu steuern.
  • In einigen Ausführungsbeispielen kann die Treiberschaltung weiter eine Bias-Strom-Erzeugungsschaltung zum Erzeugen eines Bias-Stroms in Reaktion auf das Enable-Signal umfassen. Die Bias-Strom-Erzeugungsschaltung kann zum Beispiel eine geschaltete Stromquelle sein. Die Bias-Strom-Erzeugungsschaltung kann zwischen dem Gate des Leistungs-FETs und einer Source des Leistungs-FETs gekoppelt sein. Ein Vorsehen der Bias-Strom-Erzeugungsschaltung ermöglicht das Durchfahren bzw. Slewing der Gate-Spannung des Leistungs-FETs durch den Sättigungsbereich des Leistungs-FETs, potenziell bis zu dem Maximalwert der Gate-Spannung.
  • In einigen Ausführungsbeispielen kann die Treiberschaltung weiter einen Komparator zum Vergleichen des Gate-Ansteuersignals (oder der Gate-Source-Spannung) für den Leistungs-FET mit einem Referenzwert umfassen. Der Referenzwert kann die Schwellenspannung des Leistungs-FETs sein oder kann ein vorgegebener Betrag (z.B. 0,5 V) unter der Schwellenspannung des Leistungs-FETs sein. Die Treiberschaltung kann weiter einen Schalter zum Koppeln des Gates des Leistungs-FETs mit der Source des Leistungs-FETs in Abhängigkeit von einem Ergebnis des Vergleichs umfassen. Dies ermöglicht, das Gate-Ansteuersignal mittels eines harten Schaltens schneller auf seinen Minimalwert abzusenken (z.B. bis zu einem Punkt, an dem die Gate-Source-Spannung Null ist), sobald die Gate-Source-Spannung des Leistungs-FETs unter die Schwellenspannung gefallen ist.
  • In einigen Ausführungsbeispielen kann die Bias-Strom-Erzeugungsschaltung einen Schalter umfassen, der in Reaktion auf das Enable-Signal geschaltet wird. Die Bias-Strom-Erzeugungsschaltung kann weiter eine RC-Schaltung mit einer Parallelverbindung eines ersten Widerstands und eines Kondensators umfassen. Die Bias-Strom-Erzeugungsschaltung kann weiter eine Gate-Source-Spannung-Multipliziererschaltung umfassen. Die Gate-Source-Spannung-Multipliziererschaltung kann einen ersten Transistor und einen Widerstandsteiler (z.B. Spannungsteiler) umfassen. Der Widerstandsteiler kann zwischen einem Drain und einer Source des ersten Transistors gekoppelt sein. Weiter kann ein Zwischenabgriffsknoten des Widerstandsteilers mit einem Gate des ersten Transistors gekoppelt sein. Die Bias-Strom-Erzeugungsschaltung kann weiter einen zweiten Transistor und einen zweiten Widerstand umfassen, die zwischen dem Gate des Leistungs-FETs und der Source des Leistungs-FETs in Serie gekoppelt sind. Der Schalter, die RC-Schaltung und die Gate-Source-Spannung-Multipliziererschaltung können zwischen dem Versorgungsspannungspegel und der Source des Leistungs-FETs in Serie gekoppelt sein. Ein Gate des zweiten Transistors kann mit einem Zwischenknoten zwischen der RC-Schaltung und der Gate-Source-Spannung-Multipliziererschaltung gekoppelt sein, so dass eine Spannung, die von einer multiplizierten (z.B. skalierten) Gate-Source-Spannung des ersten Transistors abhängt, an das Gate des zweiten Transistors vorgesehen wird. Das heißt, das Gate des zweiten Transistors kann mit dem Drain des ersten Transistors gekoppelt sein.
  • Diese Bias-Strom-Erzeugungsschaltung ermöglicht das Durchfahren der Gate-Spannung des Leistungs-FETs durch Sättigung gemäß einem Multiplikationsfaktor der Gate-Source-Spannung-Multipliziererschaltung. Die Bias-Strom-Erzeugungsschaltung ermöglicht weiter, die Gate-Source-Spannung des Leistungs-FETs auf Null zu bringen.
  • In einigen Ausführungsbeispielen kann die Treiberschaltung weiter eine Serienverbindung eines dritten Widerstands und eines Transistorschalters umfassen. Die Serienverbindung kann zwischen einem Gate des ersten Transistors und der Source des Leistungs-FETs gekoppelt sein, so dass ein Multiplikationsverhältnis der Gate-Source-Spannung-Multipliziererschaltung modifiziert wird, wenn der Transistorschalter eingeschaltet wird (aktiviert). Dadurch kann die Anstiegsrate des Gate-Ansteuersignals durch Sättigung angepasst (z.B. erhöht) werden, sobald der Leistungs-FET in dem Sättigungsbereich ist. Der Transistorschalter kann zum Beispiel in Übereinstimmung mit einem dedizierten Steuersignal zum Modifizieren der Anstiegsrate des Gate-Ansteuersignals geschaltet werden.
  • In einigen Ausführungsbeispielen kann die Treiberschaltung weiter einen Rücksetzschalter zum Koppeln des Zwischenknotens mit der Source des Leistungs-FETs in Abhängigkeit von dem Enable-Signal umfassen, z.B. Zyklus-für-Zyklus. Zum Beispiel kann der Rücksetzschalter durch eine invertierte Version (enable_not) des Enable-Signals aktiviert werden. Mit diesem Rücksetzschalter kann die Treiberschaltung auf einer Zyklus-für-Zyklus-Basis zurückgesetzt werden, um einheitliche Startbedingungen und ein einheitliches Schaltverhalten zwischen den Zyklen zu gewährleisten.
  • Ein weiterer Aspekt der Offenbarung betrifft eine weitere Treiberschaltung zum Ansteuern eines Leistungs-FETs in einem DC-DC-Wandler. Die Treiberschaltung kann eine Treiberschaltung (Herunterfahren-Treiber) zum Herunterfahren einer Gate-Spannung des Leistungs-FETs sein (z.B. zur Herunterfahren-Flankenabfall-Aus-Steuerung). Die Treiberschaltung kann einen Transistorschalter umfassen, der in Reaktion auf ein Enable-Signal zum Ausschalten des Leistungs-FETs geschaltet wird. Die Treiberschaltung kann weiter einen Replik-FET des Leistungs-FETs umfassen. Die Treiberschaltung kann weiter ein Spannungsdehnungselement (z.B. eine Impedanz) umfassen. Der Replik-FET, das Spannungsdehnungselement und der Transistorschalter können zwischen einem Gate des Leistungs-FETs und einer Source des Leistungs-FETs in Serie gekoppelt sein. Das Spannungsdehnungselement kann zwischen einer Source des Replik-FETs und einem Drain des Transistorschalters gekoppelt sein. Ein Gate des Replik-FETs kann mit einem Drain des Replik-FETs gekoppelt sein.
  • Ein weiterer Aspekt der Offenbarung betrifft einen DC-DC-Wandler, der eine, einige oder alle der Treiberschaltungen gemäß den obigen Aspekten und Ausführungsbeispielen umfassen kann.
  • Ein weiterer Aspekt der Offenbarung betrifft ein Verfahren zum Ansteuern eines Leistungs-FETs in einem DC-DC-Wandler. Das Verfahren kann ein Verfahren (Hochfahren-Verfahren) zum Hochfahren einer Gate-Spannung des Leistungs-FETs sein (z.B. zur Hochfahren-Flankenanstieg-Ein-Steuerung). Das Verfahren kann ein Vorsehen eines Replik-FETs des Leistungs-FETs umfassen. Ein Gate des Replik-FETs kann über einen Kondensator mit einem Drain des Replik-FETs gekoppelt sein und kann über einen Widerstand mit einer Source des Leistungs-FETs gekoppelt sein. Das Verfahren kann weiter ein Vorsehen einer Bias-Strom-Erzeugungsschaltung umfassen. Der Replik-FET und die Bias-Strom-Erzeugungsschaltung können zwischen einem Versorgungsspannungspegel und der Source des Leistungs-FETs in Serie gekoppelt sein. Das Verfahren kann weiter ein Vorsehen eines Ausgangstransistors umfassen. Ein Drain des Ausgangstransistors kann mit dem Versorgungsspannungspegel gekoppelt sein. Ein Gate des Ausgangstransistors kann mit einem Zwischenknoten zwischen der Bias-Strom-Erzeugungsschaltung und dem Replik-FET gekoppelt sein. Das Verfahren kann weiter ein Erzeugen, durch die Bias-Strom-Erzeugungsschaltung, eines Bias-Stroms in Reaktion auf ein Enable-Signal zum Einschalten des Leistungs-FETs umfassen. Das Verfahren kann weiter ein Anlegen des Bias-Stroms an den Replik-FET umfassen. Das Verfahren kann weiter ein Ausgeben, an einer Source des Ausgangstransistors, eines Gate-Ansteuersignals für den Leistungs-FET umfassen.
  • In einigen Ausführungsbeispielen kann das Verfahren weiter ein Vergleichen des Gate-Ansteuersignals (oder der Gate-Source-Spannung) für den Leistungs-FET mit einem Referenzwert umfassen. Das Verfahren kann weiter ein Koppeln, durch einen Schalter, eines Gates des Leistungs-FETs mit dem Versorgungsspannungspegel in Abhängigkeit von einem Ergebnis des Vergleichs umfassen.
  • In einigen Ausführungsbeispielen kann der Widerstand ein erster Widerstand sein. Das Verfahren kann weiter ein Vorsehen einer Serienverbindung eines zweiten Widerstands und eines Transistorschalters umfassen, der parallel zu dem ersten Widerstand zwischen dem Gate des Replik-FETs und der Source des Replik-FETs gekoppelt ist. Das Verfahren kann weiter ein Betreiben des Schalters umfassen, um eine Spannungsanstiegsrate an einem Gate des Leistungs-FETs zu erhöhen.
  • In einigen Ausführungsbeispielen kann das Verfahren weiter ein Vorsehen eines Transistors umfassen, der zwischen dem Zwischenknoten und dem Replik-FET gekoppelt ist. Ein Gate des Transistors kann mit einem Drain des Transistors gekoppelt sein.
  • In einigen Ausführungsbeispielen kann die Bias-Strom-Erzeugungsschaltung einen Schalter umfassen, der in Reaktion auf das Enable-Signal geschaltet wird. Die Bias-Strom-Erzeugungsschaltung kann weiter eine Gate-Source-Spannung-Multipliziererschaltung umfassen. Die Gate-Source-Spannung-Multipliziererschaltung kann einen ersten Transistor und einen Widerstandsteiler (z.B. Spannungsteiler) umfassen. Der Widerstandsteiler kann zwischen einem Drain und einer Source des ersten Transistors gekoppelt sein. Weiter kann ein Zwischenabgriffsknoten des Widerstandsteilers mit einem Gate des ersten Transistors gekoppelt sein. Die Bias-Strom-Erzeugungsschaltung kann weiter einen Kondensator umfassen, der zwischen dem Gate des ersten Transistors und der Source des ersten Transistors gekoppelt ist. Die Bias-Strom-Erzeugungsschaltung kann weiter einen ersten Widerstand zum Anlegen eines Bias an die Gate-Source-Spannung-Multipliziererschaltung umfassen. Die Bias-Strom-Erzeugungsschaltung kann weiter einen zweiten Widerstand und einen zweiten Transistor umfassen, die zwischen dem Versorgungsspannungspegel und dem Zwischenknoten in Serie gekoppelt sind. Die Gate-Source-Spannung-Multipliziererschaltung, der erste Widerstand und der Schalter können zwischen dem Versorgungsspannungspegel und Masse in Serie gekoppelt sein. Die Gate-Source-Spannung-Multipliziererschaltung kann den zweiten Widerstand mit dem Bias-Strom versehen. Dabei kann der Bias-Strom von einer multiplizierten (z.B. skalierten) Gate-Source-Spannung des ersten Transistors abhängen.
  • In einigen Ausführungsbeispielen kann das Verfahren weiter ein Koppeln, durch einen ersten Rücksetzschalter, des Zwischenknotens mit Masse in Abhängigkeit von dem Enable-Signal umfassen, z.B. Zyklus-für-Zyklus. Zusätzlich oder alternativ kann das Verfahren weiter ein Koppeln, durch einen zweiten Rücksetzschalter, des Drains des Replik-FETs mit der Source des Leistungs-FETs in Abhängigkeit von dem Enable-Signal umfassen, z.B. Zyklus-für-Zyklus. Zum Beispiel können die Rücksetzschalter durch eine invertierte Version (enable_not) des Enable-Signals aktiviert werden.
  • Ein weiterer Aspekt der Offenbarung betrifft ein weiteres Verfahren zum Ansteuern eines Leistungs-FETs in einem DC-DC-Wandler. Das Verfahren kann ein Verfahren (Herunterfahren-Verfahren) zum Herunterfahren einer Gate-Spannung des Leistungs-FETs sein (z.B. zur Herunterfahren-Flankenabfall-Aus-Steuerung). Das Verfahren kann ein Vorsehen eines Replik-FETs des Leistungs-FETs umfassen. Das Verfahren kann weiter ein Vorsehen eines Transistorschalters umfassen. Ein Gate des Replik-FETs kann über den Transistorschalter mit einer Source des Replik-FETs gekoppelt sein. Der Replik-FET und der Transistorschalter können zwischen einem Drain des Leistungs-FETs und einem Gate des Leistungs-FETs in Serie gekoppelt sein. Das Verfahren kann weiter ein Schalten des Transistorschalters in Reaktion auf ein Enable-Signal zum Ausschalten des Leistungs-FETs umfassen.
  • In einigen Ausführungsbeispielen kann das Verfahren weiter ein Vorsehen einer Bias-Strom-Erzeugungsschaltung zum Erzeugen eines Bias-Stroms in Reaktion auf das Enable-Signal umfassen. Die Bias-Strom-Erzeugungsschaltung kann zwischen dem Gate des Leistungs-FETs und einer Source des Leistungs-FETs gekoppelt sein. Das Verfahren kann weiter ein Erzeugen eines Bias-Stroms in Reaktion auf das Enable-Signal umfassen. Das Verfahren kann weiter ein Anlegen des Bias-Stroms an den Replik-FET umfassen.
  • In einigen Ausführungsbeispielen kann das Verfahren weiter ein Vergleichen des Gate-Ansteuersignals (oder der Gate-Source-Spannung) für den Leistungs-FET mit einem Referenzwert umfassen. Das Verfahren kann weiter ein Koppeln, durch einen Schalter, des Gates des Leistungs-FETs mit der Source des Leistungs-FETs in Abhängigkeit von einem Ergebnis des Vergleichs umfassen.
  • In einigen Ausführungsbeispielen kann die Bias-Strom-Erzeugungsschaltung einen Schalter umfassen, der in Reaktion auf das Enable-Signal geschaltet wird. Die Bias-Strom-Erzeugungsschaltung kann weiter eine RC-Schaltung mit einer Parallelverbindung eines ersten Widerstands und eines Kondensators umfassen. Die Bias-Strom-Erzeugungsschaltung kann weiter eine Gate-Source-Spannung-Multipliziererschaltung umfassen. Die Gate-Source-Spannung-Multipliziererschaltung kann einen ersten Transistor und einen Widerstandsteiler (z.B. Spannungsteiler) umfassen. Der Widerstandsteiler kann zwischen einem Drain und einer Source des ersten Transistors gekoppelt sein. Weiter kann ein Zwischenabgriffsknoten des Widerstandsteilers mit einem Gate des ersten Transistors gekoppelt sein. Die Bias-Strom-Erzeugungsschaltung kann weiter einen zweiten Transistor und einen zweiten Widerstand umfassen, die zwischen dem Gate des Leistungs-FETs und der Source des Leistungs-FETs in Serie gekoppelt sind. Der Schalter, die RC-Schaltung und die Gate-Source-Spannung-Multipliziererschaltung können zwischen dem Versorgungsspannungspegel und der Source des Leistungs-FETs in Serie gekoppelt sein. Ein Gate des zweiten Transistors kann mit einem Zwischenknoten zwischen der RC-Schaltung und der Gate-Source-Spannung-Multipliziererschaltung gekoppelt sein, so dass eine Spannung, die von einer multiplizierten (z.B. skalierten) Gate-Source-Spannung des ersten Transistors abhängt, an das Gate des zweiten Transistors vorgesehen wird.
  • In einigen Ausführungsbeispielen kann das Verfahren weiter ein Vorsehen einer Serienverbindung eines dritten Widerstands und eines Transistorschalters umfassen, der zwischen einem Gate des ersten Transistors und der Source des Leistungs-FETs gekoppelt ist. Das Verfahren kann weiter ein Betreiben des Transistorschalters umfassen, um ein Multiplikationsverhältnis der Gate-Source-Spannung-Multipliziererschaltung zu modifizieren.
  • In einigen Ausführungsbeispielen kann das Verfahren weiter ein Koppeln, durch einen Rücksetzschalter, des Zwischenknotens mit der Source des Leistungs-FETs in Abhängigkeit von dem Enable-Signal umfassen, zum Beispiel Zyklus-für-Zyklus.
  • Ein weiterer Aspekt betrifft ein weiteres Verfahren zum Ansteuern eines Leistungs-FETs in einem DC-DC-Wandler. Das Verfahren kann ein Verfahren (Herunterfahren-Verfahren) zum Herunterfahren einer Gate-Spannung des Leistungs-FETs sein (z.B. zur Herunterfahren-Flankenabfall-Aus-Steuerung). Das Verfahren kann ein Vorsehen eines Replik-FETs des Leistungs-FETs umfassen. Ein Gate des Replik-FETs kann mit einem Drain des Replik-FETs gekoppelt sein. Das Verfahren kann weiter ein Vorsehen eines Spannungsdehnungselements (z.B. Impedanz) umfassen. Das Verfahren kann weiter ein Vorsehen eines Transistorschalters umfassen. Der Replik-FET, das Spannungsdehnungselement und der Transistorschalter können zwischen einem Gate des Leistungs-FETs und einer Source des Leistungs-FETs in Serie gekoppelt sein. Das Spannungsdehnungselement kann zwischen einer Source des Replik-FETs und einem Drain des Transistorschalters gekoppelt sein. Das Verfahren kann weiter ein Schalten des Transistorschalters in Reaktion auf ein Enable-Signal zum Ausschalten des Leistungs-FETs umfassen.
  • Ein weiterer Aspekt der Offenbarung betrifft ein Verfahren zum Betreiben eines DC-DC-Wandlers, der einen Leistungs-FET umfasst. Das Verfahren kann die Verfahren gemäß einem, einigen oder allen der drei obigen Aspekte und ihrer Ausführungsbeispiele zum Ansteuern des Leistungs-FETs umfassen, wenn eine Gate-Spannung des Leistungs-FETs hochgefahren wird und/oder wenn die Gate-Spannung des Leistungs-FETs heruntergefahren wird.
  • Insbesondere kann das Verfahren auf jede der oben beschriebenen Schaltungen angewendet werden, zum Beispiel als ein Verfahren zum Betreiben dieser Schaltungen. Zusätzlich zu Schritten für einen Betrieb dieser Schaltungen kann das Verfahren weiter Schritte zum Vorsehen oder Anordnen eines, einiger oder aller der Elemente dieser Schaltungen und/oder Schritte zum Koppeln oder Verbinden jeweiliger Elemente dieser Schaltungen umfassen.
  • Weiter ist offensichtlich, dass Verfahrensschritte und Vorrichtungsmerkmale auf viele Arten ausgetauscht werden können. Insbesondere können die Details des offenbarten Verfahrens als eine Vorrichtung implementiert werden, die ausgebildet ist zum Ausführen einiger oder aller oder der Schritte des Verfahrens, und umgekehrt, wie für Fachleute offensichtlich ist. Insbesondere ist offensichtlich, dass sich Verfahren gemäß der Offenbarung auf Verfahren zum Betreiben der Schaltungen gemäß den obigen Ausführungsbeispielen und deren Variationen beziehen, und dass jeweilige Aussagen in Bezug auf die Schaltungen ebenfalls für die entsprechenden Verfahren gelten.
  • Es ist sollte auch angemerkt werden, dass sich in dem vorliegenden Dokument der Begriff „koppeln“ oder „gekoppelt“ auf Elemente bezieht, die in elektrischer Kommunikation miteinander sind, entweder direkt verbunden, zum Beispiel über Drähte, oder auf andere Weise (zum Beispiel indirekt). Ein Beispiel für ein Koppeln ist ein Verbinden.
  • Figurenliste
  • Beispielhafte Ausführungsbeispiele der Offenbarung werden nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen erläutert, wobei gleiche Bezugszeichen gleiche oder ähnliche Elemente bezeichnen, und wobei
    • 1 schematisch ein allgemeines Blockdiagramm eines Beispiels eines Spannungsreglers gemäß Ausführungsbeispielen der Offenbarung darstellt,
    • 2 schematisch ein Beispiel eines Treiberschaltungsblocks in dem Spannungsregler von 1 gemäß Ausführungsbeispielen der Offenbarung darstellt,
    • 3 schematisch ein Beispiel einer Treiberschaltung darstellt, die als Hochfahren-Treiber gemäß Ausführungsbeispielen der Offenbarung wirkt,
    • 4 schematisch ein Beispiel einer Implementierung der Treiberschaltung von 3 gemäß Ausführungsbeispielen der Offenbarung darstellt,
    • 5A und 5B schematisch Beispiele von Treiberschaltungen darstellen, die als Ramp-Down- bzw. Herunterfahren-Treiber gemäß Ausführungsbeispielen der Offenbarung wirken,
    • 6 schematisch ein Beispiel einer Implementierung der Treiberschaltung von 5A gemäß Ausführungsbeispielen der Offenbarung darstellt,
    • 7 schematisch ein Beispiel eines Gate-Source-Spannungsprofils eines Leistungs-FETs gemäß Ausführungsbeispielen der Offenbarung darstellt, und
    • 8, 9 und 10 Ablaufdiagramme sind, die schematisch Verfahren zum Ansteuern von Leistungs-FETs gemäß Ausführungsbeispielen der Offenbarung darstellen.
  • Beschreibung
  • Wie oben angegeben, bezeichnen identische oder ähnliche Bezugszeichen in der Offenbarung identische oder ähnliche Elemente, und deren wiederholte Beschreibung kann aus Gründen der Kürze weggelassen werden.
  • Wie oben angeführt, verursachen Gate-Treiberschaltungen mit schnellen Übergangsflanken potenziell Spannungs-/Stromspitzen und zeigen wiederum hohes Schaltrauschen und EMI-Probleme. Andererseits erzeugt eine träge Gate-Treiberschaltung einen höheren Leistungsverlust und reduziert somit eine Leistungseffizienz des Leistungswandlers.
  • Es sind mehrere Ansätze zum Steuern der Übergangsflanken von Gate-Ansteuersignalen eines Leistungs-FETs in einem DC-DC-Wandler denkbar.
  • Zum Beispiel könnten Schemen mit höherem Gate-Widerstand zur Steuerung der Übergangsflanken der Gate-Ansteuersignale verfolgt werden. Diese Ansätze zeigen jedoch keine signifikante Verbesserung im Vergleich zu dem ursprünglichen Verfahren ohne jegliche Kompensation.
  • Alternativ könnten aktive Gate-Signalisierungsverfahren eingesetzt werden, bei denen die Gate-Ansteuersignale mit einer zweistufigen Gate-Steuerspannung oder einer dreistufigen Gate-Steuerspannung während der ansteigenden oder abfallenden Übergänge erzeugt werden. Da in den meisten tragbaren Kommunikationsvorrichtungen mit niedriger Leistung die gesamte Übergangszeit sehr begrenzt ist (z.B. einige Nanosekunden), werden die Verzögerungszeit und die Schaltungsreaktionszeit mit dem gesamten verfügbaren Zeitrahmen während der gesteuerten Übergangsintervalle vergleichbar. Dann kann die Zeitsteuerung durch die Rückkopplungsschleife einer vorherigen zweistufigen/dreistufigen Gate-Signalisierung keine realistischen Implementierungen sein.
  • Weiter können alternativ komplexe Steuerschleifen für eine Erzeugung eines Gaußschen Gate-Ansteuersignals verwendet werden. Dies kann jedoch zu hohen Implementierungskosten führen und ist bei der Produktentwicklung möglicherweise nicht realistisch.
  • Zusammenfassend können mögliche Schemen zum Steuern der Übergangsflanken von Gate-Ansteuersignalen eines Leistungs-FETs in einem DC-DC-Wandler ein Strom-Laden, ein resistives Gate-Laden oder eine reduzierte Treibergröße umfassen, was ein übermäßiges Taktperiodenbudget in den Vorladungs- und Triode-Overdrive-Bereichen verbraucht, was die Anwendungstaktfrequenz begrenzt. Weitere Ansätze erfordern möglicherweise eine aktive Rückkopplung der Drain-Source-Spannung Vds des Leistungs-FETs, um den Gate-Treiber zu steuern. Solche Verfahren erfordern Hochgeschwindigkeitsverstärker, die nicht gesättigt sind, wenn der Eingang in der Nähe einer Versorgung ist. Diese Verstärker mit geschlossener Schleife müssen in Nanosekunden ansprechen, was ihre Implementierung erheblich einschränkt.
  • Diese Offenbarung schlägt eine neue Technik vor, die auf einer offene-Schleife-Treiber-Sequenzierung basiert, die unerwünschtes Schaltrauschen und EMI-Probleme wirksam verhindern und auch den Leistungsverlust während der Schaltvorgänge steuern kann. Diese neue Technik kann als leistungseffizientes Verfahren bezeichnet werden, um ein übergangsgesteuertes Öffnen und Schließen des Leistungsschalters zu erzeugen, um EMI zu reduzieren und eine Treiber-Überschwingen-Verzerrung in Schaltreglern zu reduzieren. Insbesondere kann die neue Technik allgemein auf DC-DC-Wandler angewendet werden und ist insbesondere für Regler geeignet, die mit einer hohen Schaltfrequenz arbeiten.
  • Allgemein gesagt erreicht die vorgeschlagene Technik eine Unterdrückung von EMI-Emissionen mittels eines S-förmigen Leistungs-FET-Gate-Ansteuersignals. Die vorgeschlagene Technik erzielt weiter eine Leistungs-FET-Gate-Steuerung, die gegenüber Prozess-, Spannungs- und Temperaturschwankungen immun ist.
  • Die vorgeschlagene Technik implementiert S-förmige Gate-Treibereigenschaften, wie im Folgenden detaillierter beschrieben wird. Die gewünschte S-förmige Gate-Treibercharakteristik kann aus stückweisen Sequenzen von schnellen offene-Schleife-Treibermerkmalen konstruiert sein, die in diodenverbundenen FET-Lasten enden, die an die Leistungs-FETs angepasst sind. Dieses offene-Schleife-Verfahren ermöglicht trimmbare, präzise und temperaturkompensierte Schaltraten in dem Nanosekundenbereich ohne Rückkopplungsverstärker. Die vorgeschlagenen Treiberschaltungen sind in der Lage, die Leistungs-FET-Gate-Source-Spannung Vgs durch den Unterschwellen-Vorladebereich und einen abfallende-Triode-Bereich des Gate-Treibers zu beschleunigen, z.B. in weniger als 2 ns pro Übergang. Die Treiberschaltung forciert auch das Leistungs-FET-Gate, in dem Sättigungsbereich zu bleiben, indem RC-Schaltungen sowohl bei den Schließ- als auch Öffnungsübergängen verwendet werden.
  • In einigen Implementierungen der vorgeschlagenen Technik weist ein Gate-Treiber (Treiberschaltung) für eine Steuerung eines Anstiegsprofils einer Gate-zu-Source-Spannung des Leistungs-FETs Schaltvorrichtungen auf (z.B. besteht aus), um dreistufige Spannungsschritte bei den Leistungs-FET-Gates zu erzielen, die in verschiedenen MOS-Betriebsbereichen Übergänge und optimale Steigungen für steigende und fallende Flanken bieten. Der Gate-Treiber kann ein RC-Zeit-basiertes Steuervorrichtungs- und Erfassungsverstärker-Erfassungsschema für eine robuste Selbstanpassungsfunktion verwenden, um dadurch etwaige EMI-Probleme zu reduzieren.
  • Allgemein gesagt verwendet in einigen Implementierungen eine Treiberschaltung gemäß der vorgeschlagenen Technik eine Vorrichtung des gleichen Typs wie eine Ausgangsvorrichtung (z.B. Durchlassvorrichtung, Leistungs-FET) des Leistungswandlers, um die Ausgangsvorrichtung einzuschalten, um einen Referenzpegel zu erzeugen, der knapp unter der Schwelle der Ausgangsvorrichtung ist. Die Treiberschaltung legt dann diese Spannung an das Gate der Ausgangsvorrichtung an, um eine Einschaltverzögerung zu minimieren. Die Treiberschaltung erhöht dann diese Referenzspannung auf kontrollierte Weise, um die gewünschte Anstiegsrate der Ausgangsvorrichtung zu erzeugen. Um die Ausgangsvorrichtung auszuschalten, erzeugt die Treiberschaltung dann einen Gate-Drain-Kurzschluss, der selbstabschließend ist, wenn die Gate-Spannung der Ausgangsvorrichtung von dem linearen Bereich in den Sättigungsbereich geht. Von diesem Punkt an wird die Treiberschaltung das Gate der Ausgangsvorrichtung in einer Weise ansteigen lassen, die erforderlich ist, um die gewünschte Anstiegsrate der Ausgangsvorrichtung zu erzeugen. Dies kann erreicht werden, indem ein Stromspiegel unter Verwendung des gleichen Typs von Vorrichtungen wie die Ausgangsvorrichtung erzeugt wird, so dass Prozess und Temperatur verfolgt werden, und das Gate der Ausgangsvorrichtung mit diesem Strom heruntergezogen wird.
  • Ein allgemeines Blockdiagramm eines Beispiels eines Spannungsreglers (in diesem nicht-einschränkenden Beispiel ein Abwärtswandler) ist in 1 gezeigt. Der Spannungsregler (als Beispiel eines DC-DC-Wandlers) weist Leistungs-FETs 20 (z.B. ein oberer (hochseitiger) Leistungs-FET und ein unterer (niedrigseitiger) Leistungs-FET), eine Induktivität 32, die zwischen einem Ausgangsknoten des Spannungsreglers und den Leistungs-FETs 20 gekoppelt ist (z.B. zwischen dem Ausgangsknoten und einem Zwischenknoten zwischen dem oberen und unteren Leistungs-FET) und eine RC-Schaltung auf, die mit dem Ausgangsknoten gekoppelt ist. Die RC-Schaltung weist eine Kapazität 34 und einen Widerstand 36 auf. Der Spannungswandler weist weiter einen Treiberschaltungsblock 10 auf, der Treiberschaltungen zum Ansteuern der Leistungs-FETs 20 umfasst (z.B. zum Vorsehen von Gate-Ansteuersignalen für die Leistungs-FETs 20). Der Treiberschaltungsblock 10 empfängt Steuersignale von einem PWM-Block 60. Für jeden Leistungs-FET können die Steuersignale ein Enable-Signal zum Einschalten des jeweiligen Leistungs-FETs und ein Enable-Signal zum Ausschalten des jeweiligen Leistungs-FETs aufweisen oder angeben. Der Spannungsregler weist weiter einen Fehlerverstärker 54 auf zum Vergleichen einer Angabe der Ausgangsspannung des Spannungsreglers mit einem Referenzwert 52 (z.B. von einem VDAC geliefert) und zum Steuern des PWM-Blocks 60. Der Eingangsanschluss des Fehlerverstärkers 54, an den die Angabe der Ausgangsspannung vorgesehen wird, kann mit dem Ausgang des Fehlerverstärkers 54 über eine erste Impedanz 42 gekoppelt sein. Die Ausgangsspannung des Spannungsreglers 54 kann an den Fehlerverstärker 54 über eine zweite Impedanz 44 vorgesehen werden. In diesem Fall würde die Spannung an dem Ausgang der zweiten Impedanz 44 als Angabe der Ausgangsspannung dienen. Ein Ausgangssignal (VEA_out) des Fehlerverstärkers 54 wird an den PWM-Block 60 vorgesehen.
  • Während das Beispiel von 1 einen Buck- bzw. Abwärtsschaltwandler darstellt, sind die Ausführungsbeispiele der vorliegenden Offenbarung ebenfalls auf einen Boost- bzw. Aufwärtswandler oder einen Buck-Boost-bzw. Abwärts-AufwärtsWandler anwendbar. Tatsächlich sind die Ausführungsbeispiele der vorliegenden Offenbarung allgemein auf DC-DC-Wandler anwendbar.
  • 2 zeigt ein Beispiel des Treiberschaltungsblocks 10. Der Treiberschaltungsblock 10 empfängt ein Enable-Signal (z.B. das Steuersignal von dem PWM-Block 60 oder ein darauf basierendes Enable-Signal). Das Enable-Signal wird einem nichtüberlappenden Logikblock 11 zugeführt, der entsprechende Enable-Signale zum Ein- und Ausschalten des Leistungs-FETs 20 erzeugt (der entweder der obere Leistungs-FET oder der untere Leistungs-FET sein kann; eine entsprechende Struktur kann für den jeweils anderen Leistungs-FET vorgesehen sein). Die Enable-Signale werden jeweiligen Fanout-Puffern 12, 13 zugeführt. Die Ausgänge der Fanout-Puffer 12, 13 werden einer ersten Treiberschaltung 100 (einer Treiberschaltung für eine Hochfahren-Flankenanstieg-Ein-Steuerung) und einer zweiten Treiberschaltung 200 (einer Treiberschaltung für eine Herunterfahren-Flankenabfall-Aus-Steuerung) zugeführt. Das Enable-Signal zum Einschalten des Leistungs-FETs 20 wird an die erste Treiberschaltung 100 vorgesehen und das Enable-Signal zum Ausschalten des Leistungs-FETs 20 wird an die zweite Treiberschaltung 200 vorgesehen. Beide Treiberschaltungen sind mit einem Gate des Leistungs-FETs 20 zum Ansteuern des Leistungs-FETs 20 gekoppelt. Die erste Treiberschaltung 100 steuert den Leistungs-FET 20 an, wenn der Leistungs-FET 20 eingeschaltet wird, und die zweite Treiberschaltung 200 steuert den Leistungs-FET 20 an, wenn der Leistungs-FET 20 ausgeschaltet wird. Die erste und die zweite Treiberschaltung 100, 200 können als S-förmige Gate-Treiber bezeichnet werden.
  • Eine Gate-Source-Spannung des Leistungs-FETs 20 kann einem Erfassungsverstärker (z.B. einem Komparator) 18 zugeführt werden, der die Gate-Source-Spannung des Leistungs-FETs 20 mit einer Referenz, wie der Schwellenspannung des Leistungs-FETs 20, vergleicht. Allgemein kann gesagt werden, dass der Erfassungsverstärker 18 das Gate-Ansteuersignal des Leistungs-FETs 20 mit einem Referenzwert vergleicht. Der Treiberschaltungsblock 10 weist weiter ein erstes logisches UND-Gatter 14 auf zum Empfangen des Vergleichsergebnisses von dem Erfassungsverstärker 18 zusammen mit dem Enable-Signal zum Einschalten des Leistungs-FETs 20 und ein zweites logisches UND-Gatter 15 zum Empfangen des invertierten Vergleichsergebnisses von dem Erfassungsverstärker 18 zusammen mit dem Enable-Signal zum Ausschalten des Leistungs-FETs 20. Das erste logische UND-Gatter 14 steuert einen ersten Schalter 16, um das Gate des Leistungs-FETs 20 mit einer Versorgungsspannung zu koppeln, wenn das Enable-Signal zum Einschalten des Leistungs-FETs 20 aktiv ist und wenn die Gate-Source-Spannung des Leistungs-FETs 20 über der Referenz ist (z.B. die Schwellenspannung des Leistungs-FETs 20). Somit koppelt der erste Schalter 16 das Gate des Leistungs-FETs 20 mit dem Versorgungsspannungspegel in Abhängigkeit von einem Ergebnis des Vergleichs durch den Erfassungsverstärker 18. Das zweite logische UND-Gatter 15 steuert einen zweiten Schalter 17, um das Gate des Leistungs-FETs 20 mit einer Source des Leistungs-FETs 20 zu koppeln, wenn das Enable-Signal zum Ausschalten des Leistungs-FETs 20 aktiv ist und wenn die Gate-Source-Spannung des Leistungs-FETs 20 unter der Referenz ist (z.B. die Schwellenspannung des Leistungs-FETs 20). Somit koppelt der zweite Schalter 17 das Gate des Leistungs-FETs 20 mit der Source des Leistungs-FETs 20 in Abhängigkeit von einem Ergebnis des Vergleichs durch den Erfassungsverstärker 18.
  • In einigen Implementierungen kann ein Erfassungsverstärker für jede der Treiberschaltungen vorgesehen sein. Im Allgemeinen kann auch gesagt werden, dass die Treiberschaltungen den Erfassungsverstärker und entsprechende „harte“ Schalter aufweisen.
  • Zusammenfassend erfasst der Erfassungsverstärker (Erfassungsverstärker-Komparator) 18, wenn der Gate-Anstieg über der Schwellenspannung Vthr des Leistungs-FETs und ähnlich unter der Schwellenspannung Vthr des Leistungs-FETs ist. Der Erfassungsverstärker 18 wird verwendet, um zu bestimmen, wann die („harten“) Schalter 16, 17 zu aktivieren/deaktivieren sind. Die („harten“) Schalter 16, 17 reduzieren die Last der S-förmigen Gate-Treiber 100, 200 und werden aktiviert, nachdem die S-förmigen Gate-Treiber 100, 200 den Leistungs-FET 20 geschlossen/geöffnet haben. Hartes Schalten ist für S-förmige Gate-Übergänge nicht obligatorisch, beschleunigt jedoch die dritte Phase 713 und die sechste Phase 716, in 7 dargestellt und im Folgenden beschrieben. Weiter ermöglicht ein hartes Schalten, dass die S-förmigen Gate-Treiber 100, 200 zwischen Zyklen deaktiviert werden, wodurch ein Energieverbrauch in den S-förmigen Gate-Treibern 100, 200 reduziert wird.
  • Wie oben angeführt, können der Erfassungsverstärker 18, die logischen UND-Gatter 14, 15 und die Schalter 16, 17 optional sein.
  • Die erste und die zweite Treiberschaltung 100, 200 sind so aufgebaut, um ein S-förmiges Gate-Spannungsprofil zu implementieren. Ein Beispiel eines solchen Profils ist in 7 gezeigt. Die Kurve 710 gibt das Gate-Ansteuersignal für den Leistungs-FET (oder die Gate-Source-Spannung Vgs) an und die Kurve 720 gibt die Drain-Source-Spannung Vds des Leistungs-FETs an. Wie aus diesen Kurven ersichtlich ist, steuern die Treiberschaltungen gemäß der vorliegenden Offenbarung die Gate-Source-Spannung Vgs des Leistungs-FETs über diskrete Phasen. Das Hochfahren der Gate-Source-Spannung Vgs des Leistungs-FETs, z.B. durch die erste Treiberschaltung 100, umfasst eine erste bis dritte Phase 711, 712, 713. Das Herunterfahren der Gate-Source-Spannung Vgs des Leistungs-FETs, z.B. durch die zweite Treiberschaltung 200, umfasst die vierte bis sechste Phase 714, 715, 716. Vor dem Hochfahren wird der „harte“ Schalter zum Herunterziehen (z.B. der zweite Schalter 17 in 2) deaktiviert. Die ansteigende Flanke des Leistungs-FETs wird wie folgt hochgefahren. In der ersten Phase 711, Unterschwellenbeschleunigung, wird das Gate des Leistungs-FETs schnell durch den Leistungs-FET-Unterschwellenbereich gebracht. In der zweiten Phase 712, Sättigungsübergang, wird das Gate des Leistungs-FETs durch den Sättigungsbereich unter RC-Zeit-basierter Steuerung hochgefahren. In der dritten Phase 713, Triodenanstieg und optionales hartes Schalten, kann optional ein Erfassungsverstärker verwendet werden, um eine Sättigung zu erfassen und ein Hochziehen durch hartes Schalten zum Schließen des Triodenschalters zu aktivieren. Nach dem Durchlaufen der ersten drei Phasen ist die Gate-Source-Spannung des Leistungs-FETs maximal und der Leistungs-FET ist vollständig eingeschaltet. Dies wird durch das Plateau 717 angegeben.
  • Die vierte bis sechste Phase werden durchlaufen, wenn entschieden wird, den Leistungs-FET auszuschalten. Vor einem Herunterfahren wird der „harte“ Schalter zum Hochziehen (z.B. der erste Schalter 16 in 2) deaktiviert. Die abfallende Flanke des Leistungs-FETs wird wie folgt vorgesehen. In der vierten Phase 714, diodenverbunden geklemmt abwärts, wird ein Leistungs-FET-Gate-Drain-Shunt aktiviert, um das Gate des Leistungs-FETs durch den Triode-Bereich und in den Sättigungsbereich nach unten zu ziehen und die Leistungs-FET-Drain-Source-Spannung Vds bis zu der Schwellenspannung Vthr anzusteuern. In der fünften Phase 715, Sättigungs-Gate-Herunterfahren, forciert ein Herunterfahren-Treiber die Gate-Source-Spannung Vgs durch den Sättigungsbereich nach unten. In der sechsten Phase 716, Herunterziehen, kann optional ein Erfassungsverstärker verwendet werden, um zu erfassen, ob die Gate-Source-Spannung Vgs unter der Schwellenspannung Vthr ist, und ein Herunterziehen durch ein hartes Schalten zu aktivieren.
  • 3 zeigt schematisch ein Beispiel einer (ersten) Treiberschaltung 100 (Hochfahren-Treiber) zum Ansteuern eines Leistungs-FETs in einem DC-DC-Wandler. Insbesondere ist die Treiberschaltung 100 von 3 eine Treiberschaltung für die ansteigende Flanke der Gate-Spannung, d.h. zum Hochfahren der Gate-Spannung des Leistungs-FETs. Dementsprechend kann die Treiberschaltung 100 als eine Hochfahren-Flankenanstieg-Ein-Treiberschaltung oder eine Hochfahren-Flankenanstieg-Ein-Steuerschaltung bezeichnet werden.
  • Die Treiberschaltung 100 weist eine Bias-Strom-Erzeugungsschaltung 130 zum Erzeugen eines Bias-Stroms in Reaktion auf ein Enable-Signal zum Einschalten des Leistungs-FETs auf. Das Enable-Signal kann ein Enable-Signal zum Hochfahren der Gate-Spannung des Leistungs-FETs sein. Die Bias-Strom-Erzeugungsschaltung 130 kann zum Beispiel eine geschaltete Stromquelle sein, d.h. sie kann eine Stromquelle 135 und einen Schalter 136 umfassen, der in Reaktion auf das Enable-Signal geschaltet wird (z.B. in Übereinstimmung mit dem Enable-Signal oder in Abhängigkeit davon). Der Schalter 136 kann zum Beispiel ein Transistorschalter sein.
  • Die Treiberschaltung 100 weist weiter einen Ausgangstransistor 120 auf zum Ausgeben, an dessen Source (Source-Anschluss), eines Gate-Ansteuersignals für den Leistungs-FET. Das heißt, ein Gate (Gate-Anschluss) des Leistungs-FETs kann mit der Source des Ausgangstransistors 120 gekoppelt sein. Der Ausgangstransistor 120 kann als Source-Folger-Puffer bezeichnet werden, der den Strom zum Laden des Gates des Leistungs-FETs vorsieht.
  • Die Treiberschaltung 100 weist weiter einen Replik-FET 110 des Leistungs-FETs auf. Die Tatsache, dass dieser FET ein Replik-FET des Leistungs-FETs ist, stellt einen Selbstabschluss eines schnellen Anstiegs der Gate-Spannung des Leistungs-FETs in dem Unterschwellenbereich sicher (erste Phase 711 in 7). Der Replik-FET 110 und die Bias-Strom-Erzeugungsschaltung 130 sind zwischen einem Versorgungsspannungspegel (VSUPPLY) und einer Source (Source-Anschluss) des Leistungs-FETs in Serie gekoppelt.
  • Ein Drain (Drain-Anschluss) des Ausgangstransistors 120 ist mit dem Versorgungsspannungspegel gekoppelt. Ein Gate (Gate-Anschluss) des Ausgangstransistors 120 ist mit einem Zwischenknoten 125 zwischen der Bias-Strom-Erzeugungsschaltung 130 und dem Replik-FET 110 gekoppelt. Somit kann gesagt werden, dass die Bias-Strom-Erzeugungsschaltung 130 zwischen dem Versorgungsspannungspegel und dem Gate des Ausgangstransistors 120 gekoppelt ist.
  • Ein Gate (Gate-Anschluss) des Replik-FETs 110 ist über einen Kondensator 112 mit einem Drain (Drain-Anschluss) des Replik-FETs 110 gekoppelt (z.B. kurzgeschlossen). Weiter ist das Gate des Replik-FETs 110 mit der Source des Leistungs-FETs über einen Widerstand 114 (z.B. ein Widerstandselement) gekoppelt. Der Kondensator 112 kann als Miller-verbundener Kondensator über den Replik-FET 110 bezeichnet werden. Der Kondensator 112 kann Zyklus-für-Zyklus als Diodenverbindung über den Replik-FET 110 initialisiert (z.B. zurückgesetzt) werden. Dies kann mittels eines Rücksetzschalters erreicht werden, wie im Folgenden beschrieben wird.
  • Die Treiberschaltung 100 kann weiter einen Transistor 180 aufweisen, der zwischen dem Zwischenknoten 125 und dem Replik-FET 110 gekoppelt ist. Ein Gate des Transistors 180 kann mit dem Drain des Transistors 180 gekoppelt sein. Dieser Transistor 180 ist ein Diode-verbundener FET, der, wenn mit Bias versehen, das Gate des Ausgangstransistors 120 um seine Schwellenspannung Vthr im Pegel verschiebt. Wenn der Transistor 180 eine Replik des Ausgangstransistors 120 ist, kann er einen Spannungsabfall des Gate-Ansteuersignals durch die Schwellenspannung Vthr des Ausgangstransistors 120 kompensieren.
  • Sobald das Enable-Signal aktiv ist, erzeugt die Bias-Strom-Erzeugungsschaltung 130 einen Bias-Strom für den Replik-FET 110. Anfangs dient der Kondensator 112 als Kurzschluss zwischen dem Gate und dem Drain des Replik-FETs 110. Wenn der Replik-FET 110 mit Bias versehen ist, ist eine Spannung über den Replik-FET 110 gleich der Schwellenspannung Vthr des Replik-FETs 110. Zusammen mit dem Transistor 180 legt der Replik-FET 110 somit eine Spannung, die das Doppelte der Schwellenspannung ist, an das Gate des Ausgangstransistors 120 an, um den Ausgangstransistor 120 anzusteuern. Dies beschleunigt den Anstieg der Gate-Source-Spannung Vgs des Leistungs-FETs von 0 V auf die Schwellenspannung Vthr. Insbesondere ist dieser Prozess selbstabschließend.
  • Der Widerstand 114 sieht in Kombination mit dem Kondensator 112 eine allmähliche Entladung des Gates des Replik-FETs 110 vor. Eine Zeitkonstante für diese Entladung ist durch den (eine Funktion des) Widerstand R und den Kapazitätswert C gegeben. Diese Entladung beendet allmählich ein Leiten des Replik-FETs 110, wodurch der Drain des Replik-FETs und ebenso das Gate des Ausgangstransistors 120 allmählich ansteigen können. Dies erhöht allmählich das Gate-Ansteuersignal, wodurch das Gate des Leistungs-FETs von seiner Schwelle durch Sättigung angesteuert wird (zweite Phase 712 in 7). Wenn der Replik-FET 110 in einen „offenen“ Zustand übergeht, driftet der Ausgangstransistor 120 in Richtung des Versorgungsspannungspegels VSUPPLY, wodurch das Gate des Leistungs-FETs auf innerhalb 1*Vgs des Versorgungsspannungspegels VSUPPLY gesteuert wird (dritte Phase 713 in 7).
  • In einigen Implementierungen kann die Treiberschaltung 100 weiter eine Serienverbindung eines zweiten Widerstands 154 und eines Transistorschalters 152 aufweisen. Diese Serienverbindung kann parallel zu dem (ersten) Widerstand 114 zwischen dem Gate des Replik-FETs 110 und der Source des Replik-FETs 110 gekoppelt sein. Durch Aktivieren des Transistorschalters 152 kann die Zeitkonstante zum allmählichen Entladen des Gates des Replik-FETs angepasst werden. Insbesondere ermöglicht das Aktivieren des Transistorschalters 152 das beschleunigte Entladen des Gates des Replik-FETs 110, wodurch das „Slewing“ des Gates des Leistungs-FETs durch Sättigung beschleunigt wird. Es kann gesagt werden, dass der zweite Widerstand 154 und der Transistorschalter 152 eine Schaltung 150 für eine optionale Anstiegsratenbeschleunigung bilden.
  • Wie oben unter Bezugnahme auf 2 beschrieben, kann das Gate des Leistungs-FETs optional durch einen „harten“ Schalter mit dem Versorgungsspannungspegel gekoppelt werden, sobald die Gate-Source-Spannung Vgs des Leistungs-FETs eine bestimmte Schwelle übersteigt. Dies ist jedoch nicht zwingend erforderlich, um den Leistungs-FET durch den Triode-Bereich anzusteuern (dritte Phase 713 in 7).
  • Die Treiberschaltung 100 kann weiter einen oder beide eines ersten Rücksetzschalters 190 zum Koppeln des Zwischenknotens 125 mit Masse in Abhängigkeit von dem Enable-Signal, z.B. Zyklus-für-Zyklus, und eines zweiten Rücksetzschalters 195 zum Koppeln des Drains des Replik-FETs 110 mit der Source des Leistungs-FETs in Abhängigkeit von dem Enable-Signal, z.B. Zyklus-für-Zyklus, aufweisen. Dies stellt konsistente Anfangsbedingungen (Startbedingungen) zu Beginn jedes Hochfahren-Vorgangs sicher. Die Rücksetzschalter 190, 195 können zum Beispiel durch eine invertierte Version (enable_not) des Enable-Signals aktiviert werden.
  • Die Treiberschaltung 100 kann auch einen Inverter 170 zum Invertieren des Enable-Signals nach Bedarf für einen geeigneten Schaltvorgang der (Transistor)-Schalter der Treiberschaltung 100 aufweisen.
  • 4 zeigt schematisch ein anderes Beispiel einer (ersten) Treiberschaltung 100' (Hochfahren-Treiber) zum Ansteuern eines Leistungs-FETs in einem DC-DC-Wandler. Insbesondere ist die Treiberschaltung 100' von 4 eine Treiberschaltung für die ansteigende Flanke der Gate-Spannung, d.h. für ein Hochfahren der Gate-Spannung des Leistungs-FETs. Dementsprechend kann die Treiberschaltung 100' als eine Hochfahren-Flankenanstieg-Ein-Treiberschaltung oder eine Hochfahren-Flankenanstieg-Ein-Steuerschaltung bezeichnet werden.
  • Die Treiberschaltung 100' von 4 unterscheidet sich von der Treiberschaltung 100 in 3 in der Implementierung der Bias-Strom-Erzeugungsschaltung 130. Ansonsten sind die Treiberschaltungen gleich und eine wiederholte Beschreibung von identischen Elementen kann aus Gründen der Kürze weggelassen werden.
  • In dem Beispiel von 4 weist die Bias-Strom-Erzeugungsschaltung 130 einen Schalter 132 (z.B. einen Transistorschalter) auf, der in Reaktion auf das Enable-Signal geschaltet wird. Die Bias-Strom-Erzeugungsschaltung 130 weist weiter eine Gate-Source-Spannung-Multipliziererschaltung 140 auf mit einem ersten Transistor 142 und einem Widerstandsteiler (Spannungsteiler), der zwischen einem Drain (Drain-Anschluss) und einer Source (Source-Anschluss) des ersten Transistors 142 gekoppelt ist. Ein Zwischenabgriffsknoten des Widerstandsteilers ist mit einem Gate (Gate-Anschluss) des ersten Transistors 142 gekoppelt. Die Bias-Strom-Erzeugungsschaltung weist weiter einen Kondensator 144 auf, der zwischen dem Gate des ersten Transistors 142 und der Source des ersten Transistors 142 gekoppelt ist. Weiter weist die Bias-Strom-Erzeugungsschaltung 130 einen ersten Widerstand 134 auf zum Anlegen eines Bias an die Gate-Source-Spannung-Multipliziererschaltung 140. Die Gate-Source-Spannung-Multipliziererschaltung 140, der erste Widerstand 134 und der Schalter 132 sind zwischen dem Versorgungsspannungspegel und Masse in Serie gekoppelt. Schließlich weist die Bias-Strom-Erzeugungsschaltung 130 einen zweiten Widerstand 138 und einen zweiten Transistor 136 auf, die zwischen dem Versorgungsspannungspegel und dem Zwischenknoten 125 in Serie gekoppelt sind.
  • In dieser Konfiguration sehen der Schalter 132 und das erste Widerstandselement 134 den Bias-Strom für die Treiberschaltung 100' vor. Die Gate-Source-Spannung-Multipliziererschaltung 140 versieht den zweiten Widerstand 138 mit einem Bias-Strom Ibias = (k*Vgs1 - Vgs2)/R2, wobei kein Teilerverhältnis des Widerstandsteilers ist, R2 der Widerstandswert des zweiten Widerstands 138 ist, Vgs1 die Gate-Source-Spannung des ersten Transistors 142 ist und Vgs2 die Gate-Source-Spannung des zweiten Transistors 136 ist. Allgemein versieht die Gate-Source-Spannung-Multipliziererschaltung 140 den zweiten Widerstand 138 mit einem Bias-Strom, der von einer multiplizierten (z.B. skalierten) Gate-Source-Spannung des ersten Transistors 142 abhängt. Der Kondensator 144 bewirkt einen sehr schnellen Anstieg des Stroms durch den zweiten Widerstand 138 und den zweiten Transistor 136 an der Vorderflanke des Enable-Signals, z.B. innerhalb einer Nanosekunde.
  • 5A zeigt schematisch ein Beispiel einer (zweiten) Treiberschaltung 200 (Herunterfahren-Treiber) zum Ansteuern eines Leistungs-FETs in einem DC-DC-Wandler. Insbesondere ist die Treiberschaltung 200 von 5A eine Treiberschaltung für die abfallende Flanke der Gate-Spannung, d.h. für ein Herunterfahren der Gate-Spannung des Leistungs-FETs. Dementsprechend kann die Treiberschaltung 200 als eine Herunterfahren-Flankenabfall-Aus-Treiberschaltung oder eine Herunterfahren-Flankenabfall-Aus-Steuerschaltung bezeichnet werden.
  • Die Treiberschaltung 200 weist einen Transistorschalter 220 auf, der in Reaktion auf (z.B. in Übereinstimmung mit oder in Abhängigkeit davon) ein Enable-Signal zum Ausschalten des Leistungs-FETs geschaltet wird. Das Enable-Signal kann ein Enable-Signal zum Herunterfahren der Gate-Spannung des Leistungs-FETs sein. Die Treiberschaltung 200 weist weiter einen Replik-FET 210 des Leistungs-FETs auf. Der Replik-FET 210 und der Transistorschalter 220 sind zwischen einem Drain (Drain-Anschluss) des Leistungs-FETs und einem Gate (Gate-Anschluss) des Leistungs-FETs in Serie gekoppelt. Eine Source (Source-Anschluss) des Replik-FETs 210 ist mit einer Source (Source-Anschluss) des Transistorschalters 220 gekoppelt. Weiter ist ein Gate (Gate-Anschluss) des Replik-FETs 210 mit der Source des Replik-FETs 210 durch den Transistorschalter 220 gekoppelt. Dadurch ist das Gate des Replik-FETs 210 mit dem Gate des Leistungs-FETs gekoppelt.
  • Die Startbedingung zum Herunterfahren der Gate-Spannung des Leistungs-FETs ist die Folgende. Die Gate-Spannung des Leistungs-FETs ist gleich der Versorgungsspannung. Die Source-Spannung des Leistungs-FETs ist gleich der Drain-Spannung des Leistungs-FETs. Die Source-Spannung und die Drain-Spannung können gleich der LX-Spannung des Leistungswandlers sein, wenn der Leistungs-FET der hochseitige Schalter (oberer Schalter) ist, oder gleich Masse, wenn der Leistungs-FET der niedrigseitige Schalter (untere Schalter) ist. Der Transistorschalter 222 ist ein Schalter, der den Replik-FET 210 als einen Diode-verbundenen FET aktiviert, der das Gate des Leistungs-FETs von der Versorgungsspannung VSUPPLY auf eine Gate-Source-Spannung Vgs herunterzieht, die gleich der Schwellenspannung Vthr ist. Gleichzeitig wird die Drain-Source-Spannung Vds des Leistungs-FETs von 0 V angehoben (vierte Phase 714 in 7). Da der Replik-FET 210 eine Replik des Leistungs-FETs ist, endet dieser Prozess von selbst mit dem Replik-FET 210 in einem Zustand hoher Impedanz, sobald die Gate-Source-Spannung Vgs des Leistungs-FETs die Schwellenspannung Vthr erreicht. Das heißt, der Prozess endet von selbst, sobald die Drain-Source-Spannung Vds des Leistungs-FETs größer als Null ist.
  • Die Treiberschaltung 200 weist weiter eine Bias-Strom-Erzeugungsschaltung 230 zum Erzeugen eines Bias-Stroms in Reaktion auf das Enable-Signal auf. Die Bias-Strom-Erzeugungsschaltung 230 kann zum Beispiel eine geschaltete Stromquelle sein. Das heißt, sie kann eine Stromquelle 235 und einen Schalter 236 umfassen, der in Reaktion auf das Enable-Signal geschaltet wird (z.B. in Übereinstimmung mit dem Enable-Signal oder in Abhängigkeit davon). Der Schalter 236 kann zum Beispiel ein Transistorschalter sein. Die Bias-Strom-Erzeugungsschaltung 230 ist zwischen dem Gate des Leistungs-FETs und einer Source (Source-Anschluss) des Leistungs-FETs gekoppelt. Die Bias-Strom-Erzeugungsschaltung 230 dient dazu, die Gate-Spannung des Leistungs-FETs nach Erreichen der Schwellenspannung Vthr allmählich abzusenken, wodurch das Gate durch Sättigung gebracht wird. Die Bias-Strom-Erzeugungsschaltung 230 kann weiter dazu dienen, die Gate-Source-Spannung Vgs des Leistungs-FETs in dem Unterschwellenbereich auf Null zu reduzieren (sechste Phase 716 in 7).
  • Wie oben unter Bezugnahme auf 2 beschrieben, kann das Gate des Leistungs-FETs optional mit der Source des Leistungs-FETs durch ein hartes Schalten gekoppelt werden, sobald die Gate-Source-Spannung Vgs des Leistungs-FETs unter eine bestimmte Schwelle fällt. Dies ist jedoch nicht zwingend erforderlich, um den Leistungs-FET durch den Unterschwellenbereich anzusteuern (sechste Phase 716 in 7).
  • 5B zeigt schematisch ein anderes Beispiel einer (zweiten) Treiberschaltung 200' (Herunterfahren-Treiber) zum Ansteuern eines Leistungs-FETs in einem DC-DC-Wandler. Insbesondere ist die Treiberschaltung 200' von 5B eine Treiberschaltung für die abfallende Flanke der Gate-Spannung, d.h. für ein Herunterfahren der Gate-Spannung des Leistungs-FETs. Dementsprechend kann die Treiberschaltung 200' als eine Herunterfahren-Flankenabfall-Aus-Treiberschaltung oder eine Herunterfahren-Flankenabfall-Aus-Steuerschaltung bezeichnet werden.
  • Die Treiberschaltung 200' von 5B unterscheidet sich von der Treiberschaltung 200 von 5A darin, dass die Treiberschaltung 200' ein zusätzliches Spannungsdehnungselement 222 (z.B. eine Impedanz) aufweist und eine alternative Kopplung des Replik-FETs 210 und des Transistorschalters 220 aufweist. Ansonsten sind die Treiberschaltungen gleich und eine wiederholte Beschreibung identischer Elemente kann aus Gründen der Kürze weggelassen werden.
  • In der Treiberschaltung 200' von 5B sind der Replik-FET 210, das Spannungsdehnungselement 222 und der Transistorschalter 220 zwischen einem Gate des Leistungs-FETs und einer Source des Leistungs-FETs in Serie gekoppelt. Insbesondere ist das Spannungsdehnungselement 222 zwischen der Source des Replik-FETs 210 und dem Drain des Transistorschalters 220 gekoppelt. Weiter ist das Gate des Replik-FETs 210 mit dem Drain des Replik-FETs 210 gekoppelt. Dadurch ist das Gate des Replik-FETs 210 mit dem Gate des Leistungs-FETs gekoppelt.
  • 6 zeigt schematisch ein anderes Beispiel einer (zweiten) Treiberschaltung 200" (Herunterfahren-Treiber) zum Ansteuern eines Leistungs-FETs in einem DC-DC-Wandler. Insbesondere ist die Treiberschaltung 200" von 6 eine Treiberschaltung für die abfallende Flanke der Gate-Spannung, d.h. für ein Herunterfahren der Gate-Spannung des Leistungs-FETs. Dementsprechend kann die Treiberschaltung 200" als eine Herunterfahren-Flankenabfall-Aus-Treiberschaltung oder eine Herunterfahren-Flankenabfall-Aus-Steuerschaltung bezeichnet werden.
  • Die Treiberschaltung 200" von 6 unterscheidet sich von der Treiberschaltung 200 in 5A in der Implementierung der Bias-Strom-Erzeugungsschaltung 230. Ansonsten sind die Treiberschaltungen gleich und eine wiederholte Beschreibung identischer Elemente kann aus Gründen der Kürze weggelassen werden.
  • Die Bias-Strom-Erzeugungsschaltung 230 der Treiberschaltung 200" weist einen Schalter 232 (z.B. einen Transistorschalter) auf, der in Reaktion auf das Enable-Signal geschaltet wird. Die Bias-Strom-Erzeugungsschaltung 230 weist weiter eine RC-Schaltung 260 auf, die eine Parallelverbindung eines ersten Widerstands 262 und eines Kondensators 264 umfasst. Die Bias-Strom-Erzeugungsschaltung 230 weist weiter eine Gate-Source-Spannung-Multipliziererschaltung 240 auf. Die Gate-Source-Spannung-Multipliziererschaltung 240 umfasst einen ersten Transistor 242 und einen Widerstandsteiler (Spannungsteiler), der zwischen einem Drain (Drain-Anschluss) und einer Source (Source-Anschluss) des ersten Transistors 242 gekoppelt ist. Ein Zwischenabgriffsknoten des Widerstandsteilers ist mit einem Gate (Gate-Anschluss) des ersten Transistors 242 gekoppelt. Die Bias-Strom-Erzeugungsschaltung 230 weist weiter einen zweiten Transistor 236 und einen zweiten Widerstand 238 auf, die zwischen dem Gate des Leistungs-FETs und der Source des Leistungs-FETs in Serie gekoppelt sind. Der Schalter 232, die RC-Schaltung 260 und die Gate-Source-Spannung-Multipliziererschaltung 240 sind zwischen dem Versorgungsspannungspegel und der Source des Leistungs-FETs in Serie gekoppelt. Ein Gate (Gate-Anschluss) des zweiten Transistors 236 ist mit einem Zwischenknoten 226 zwischen der RC-Schaltung 260 und der Gate-Source-Spannung-Multipliziererschaltung 240 gekoppelt, so dass eine Spannung, die von einer multiplizierten (z.B. skalierten) Gate-Source-Spannung des ersten Transistors 242 abhängt, an das Gate des zweiten Transistors 236 vorgesehen wird.
  • In dieser Konfiguration sieht der Schalter 232 den Bias-Strom für den Herunterfahren-Treiber über den ersten Widerstand 262 vor. Die Widerstände des Widerstandsteilers und der erste Transistor 242 bilden eine Gate-Source-Spannung-Multipliziererschaltung (d.h. einen (NMOS)-Schwellenspannungsmultiplizierer), der den zweiten Widerstand 238 mit einem Bias-Strom Ibias = (k*Vgs1 - Vgs2)/R2 versieht, wobei kein Teilerverhältnis des Widerstandsteilers ist, R2 der Widerstandswert des zweiten Widerstands 238 ist, Vgs1 die Gate-Source-Spannung des ersten Transistors 242 ist und Vgs2 die Gate-Source-Spannung des zweiten Transistors 236 ist. Allgemein versieht die Gate-Source-Spannung-Multipliziererschaltung 240 den zweiten Widerstand 238 mit einem Bias-Strom, der von einer multiplizierten (z.B. skalierten) Gate-Source-Spannung des ersten Transistors 242 abhängt. Der Kondensator 264 bewirkt ein sehr schnelles Ansteigen des Stroms durch den zweiten Widerstand 238 und den zweiten Transistor 236 an der Vorderflanke des Enable-Signals, zum Beispiel innerhalb einer Nanosekunde.
  • Das zweite Widerstandselement 238 und der zweite Transistor 236 bilden eine Entladeschaltung zum Entladen des Gates des Leistungs-FETs in der fünften Phase 715 in 7. Diese Entladeschaltung kann auch das Gate des Leistungs-FETs durch die sechste Phase 716 in 7 herunterfahren, obwohl ein hartes Schalten das Herunterfahren der Gate-Spannung des Leistungs-FETs in der sechsten Phase 716 beschleunigen kann.
  • In einigen Implementierungen kann die Treiberschaltung 200" weiter eine Serienverbindung eines dritten Widerstands 254 und eines dritten Transistorschalters 252 umfassen. Diese Serienverbindung kann zwischen einem Gate des ersten Transistors 242 und der Source des Leistungs-FETs gekoppelt sein. Durch Aktivieren des dritten Transistorschalters 252 kann ein Multiplikationsverhältnis der Gate-Source-Spannung-Multipliziererschaltung 240 modifiziert werden. Dadurch können der dritte Widerstand 254 und der dritte Transistorschalter 252 den Entladestrom von dem Gate des Leistungs-FETs anpassen. Dies ermöglicht, die Anstiegsrate des Gates des Leistungs-FETs durch Sättigung zu modifizieren (z.B. zu erhöhen). Es kann gesagt werden, dass der dritte Widerstand 254 und der dritte Transistorschalter 252 eine Schaltung 250 für eine optionale Anstiegsratenbeschleunigung bilden.
  • Die Treiberschaltung 200" kann weiter einen Rücksetzschalter 290 zum Koppeln des Zwischenknotens 226 mit Masse in Abhängigkeit von dem Enable-Signal aufweisen, z.B. Zyklus-für-Zyklus. Zum Beispiel kann der Rücksetzschalter 290 durch eine invertierte Version (enable_not) des Enable-Signals aktiviert werden. Dies stellt konsistente Anfangsbedingungen (Startbedingungen) zu Beginn jedes Herunterfahren-Vorgangs sicher.
  • 8 ist ein Ablaufdiagramm, das schematisch ein Verfahren 800 zum Ansteuern (Hochfahren) eines Leistungs-FETs eines DC-DC-Wandlers darstellt, z.B. durch die Treiberschaltung 100 von 3.
  • In Schritt S810 wird ein Replik-FET des Leistungs-FETs vorgesehen. Ein Gate des Replik-FETs ist über einen Kondensator mit einem Drain des Replik-FETs gekoppelt. Das Gate des Replik-FETs ist weiter mit einer Source des Leistungs-FETs über einen Widerstand gekoppelt.
  • In Schritt S820 wird eine Bias-Strom-Erzeugungsschaltung vorgesehen. Der Replik-FET und die Bias-Strom-Erzeugungsschaltung sind zwischen einem Versorgungsspannungspegel und der Source des Leistungs-FETs in Serie gekoppelt.
  • In Schritt S830 wird ein Ausgangstransistor vorgesehen. Ein Drain des Ausgangstransistors ist mit dem Versorgungsspannungspegel gekoppelt. Weiter ist ein Gate des Ausgangstransistors mit einem Zwischenknoten zwischen der Bias-Strom-Erzeugungsschaltung und dem Replik-FET gekoppelt.
  • In Schritt S840 wird ein Bias-Strom durch die Bias-Strom-Erzeugungsschaltung in Reaktion auf ein Enable-Signal zum Einschalten des Leistungs-FETs erzeugt.
  • In Schritt S850 wird der Bias-Strom an den Replik-FET angelegt.
  • In Schritt S860 wird ein Gate-Ansteuersignal für den Leistungs-FET an einer Source des Ausgangstransistors ausgegeben.
  • 9 ist ein Ablaufdiagramm, das schematisch ein Verfahren 900 zum Ansteuern (Herunterfahren) eines Leistungs-FETs eines DC-DC-Wandlers darstellt, zum Beispiel durch die Treiberschaltung 200 von 5A.
  • In Schritt S910 wird ein Replik-FET des Leistungs-FETs vorgesehen.
  • In Schritt S920 wird ein Transistorschalter vorgesehen. Ein Gate des Replik-FETs ist mit einer Source des Replik-FETs über den Transistorschalter gekoppelt. Der Replik-FET und der Transistorschalter sind zwischen einem Drain des Leistungs-FETs und einem Gate des Leistungs-FETs in Serie gekoppelt.
  • In Schritt S930 wird der Transistorschalter in Reaktion auf ein Enable-Signal zum Ausschalten des Leistungs-FETs geschaltet.
  • In Schritt S940 wird eine Bias-Strom-Erzeugungsschaltung zum Erzeugen eines Bias-Stroms in Reaktion auf das Enable-Signal vorgesehen. Die Bias-Strom-Erzeugungsschaltung ist zwischen dem Gate des Leistungs-FETs und einer Source des Leistungs-FETs gekoppelt.
  • In Schritt S950 wird ein Bias-Strom durch die Bias-Strom-Erzeugungsschaltung in Reaktion auf das Enable-Signal erzeugt.
  • In Schritt S960 wird der Bias-Strom an den Leistungs-FET angelegt.
  • In den obigen Schritten können die Schritte S940, S950 und S960 optional sein.
  • 10 ist ein Ablaufdiagramm, das schematisch ein Verfahren 1000 zum Ansteuern (Herunterfahren) eines Leistungs-FETs eines DC-DC-Wandlers darstellt, zum Beispiel durch die Treiberschaltung 200' von 5B.
  • In Schritt S1010 wird ein Replik-FET des Leistungs-FETs vorgesehen. Ein Gate des Replik-FETs ist mit einem Drain des Replik-FETs gekoppelt.
  • In Schritt S1020 wird ein Spannungsdehnungselement (z.B. Impedanz) vorgesehen.
  • In Schritt S1030 wird ein Transistorschalter vorgesehen. Der Replik-FET, das Spannungsdehnungselement und der Transistorschalter sind zwischen einem Gate des Leistungs-FETs und einer Source des Leistungs-FETs in Serie gekoppelt. Weiter ist das Spannungsdehnungselement zwischen einer Source des Replik-FETs und einem Drain des Transistorschalters gekoppelt.
  • In Schritt S1040 wird der Transistorschalter in Reaktion auf ein Enable-Signal zum Ausschalten des Leistungs-FETs geschaltet.
  • In Schritt S1050 wird eine Bias-Strom-Erzeugungsschaltung zum Erzeugen eines Bias-Stroms in Reaktion auf das Enable-Signal vorgesehen. Die Bias-Strom-Erzeugungsschaltung ist zwischen dem Gate des Leistungs-FETs und einer Source des Leistungs-FETs gekoppelt.
  • In Schritt S1060 wird ein Bias-Strom durch die Bias-Strom-Erzeugungsschaltung in Reaktion auf das Enable-Signal erzeugt; und
  • In Schritt S1070 wird der Bias-Strom an den Replik-FET angelegt.
  • In den obigen Schritten können die Schritte S1050, S1060 und S1070 optional sein.
  • Die vorliegende Offenbarung betrifft weiter DC-DC-Wandler, die eine der oben beschriebenen Treiberschaltungen aufweisen.
  • Es ist anzumerken, dass die oben beschriebenen Vorrichtungsmerkmale jeweiligen Verfahrensmerkmalen entsprechen, die jedoch aus Gründen der Kürze nicht explizit beschrieben werden. Die Offenbarung des vorliegenden Dokuments soll sich auch auf solche Verfahrensmerkmale erstrecken. Insbesondere betrifft die vorliegende Offenbarung Verfahren zum Betreiben der oben beschriebenen Schaltungen und/oder zum Vorsehen und/oder zum Anordnen entsprechender Elemente dieser Schaltungen.
  • Während die Treiberschaltungen und -verfahren, die in der Offenbarung beschrieben sind, auf einen Regler mit einem oberen NMOS-Schalter und einem unteren NMOS-Schalter angewendet werden, sind sie gleichermaßen auf einen Regler mit einem oberen PMOS-Schalter anwendbar, z.B. durch geeignetes Spiegeln.
  • Es sollte weiter angemerkt werden, dass die Beschreibung und die Zeichnungen lediglich die Prinzipien der vorgeschlagenen Schaltungen und Verfahren darstellen. Fachleute auf dem Gebiet werden in der Lage sein, verschiedene Anordnungen zu implementieren, die, obwohl hier nicht explizit beschrieben oder gezeigt, die Prinzipien der Erfindung verkörpern und in ihrem Sinn und Umfang enthalten sind. Darüber hinaus sollen alle in diesem Dokument dargelegten Beispiele und Ausführungsbeispiele ausdrücklich nur zu Erklärungszwecken dienen, um den Leser bei einem Verständnis der Prinzipien des vorgeschlagenen Verfahrens zu unterstützen. Darüber hinaus sollen alle hierin enthaltenen Aussagen, die Prinzipien, Aspekte und Ausführungsbeispiele der Erfindung vorsehen, sowie spezifische Beispiele davon, Äquivalente davon umfassen.

Claims (14)

  1. Treiberschaltung zum Ansteuern eines Leistungs-Feldeffekttransistors (FET - field effect transistor) in einem DC-DC-Wandler, wobei die Treiberschaltung aufweist: eine Bias-Strom-Erzeugungsschaltung zum Erzeugen eines Bias-Stroms in Reaktion auf ein Enable-Signal zum Einschalten des Leistungs-FETs; einen Ausgangstransistor zum Ausgeben, an seiner Source, eines Gate-Ansteuersignals für den Leistungs-FET; einen Replik-FET des Leistungs-FETs, wobei der Replik-FET und die Bias-Strom-Erzeugungsschaltung zwischen einem Versorgungsspannungspegel und einer Source des Leistungs-FETs in Serie gekoppelt sind; wobei ein Drain des Ausgangstransistors mit dem Versorgungsspannungspegel gekoppelt ist und ein Gate des Ausgangstransistors mit einem Zwischenknoten zwischen der Bias-Strom-Erzeugungsschaltung und dem Replik-FET gekoppelt ist; und wobei ein Gate des Replik-FETs mit einem Drain des Replik-FETs über einen Kondensator gekoppelt ist und mit der Source des Leistungs-FETs über einen Widerstand gekoppelt ist.
  2. Die Treiberschaltung gemäß Anspruch 1, die weiter aufweist: einen Komparator zum Vergleichen des Gate-Ansteuersignals für den Leistungs-FET mit einem Referenzwert; und einen Schalter zum Koppeln eines Gates des Leistungs-FETs mit dem Versorgungsspannungspegel in Abhängigkeit von einem Ergebnis des Vergleichs.
  3. Die Treiberschaltung gemäß Anspruch 1 oder 2, wobei der Widerstand ein erster Widerstand ist; und die Treiberschaltung weiter eine Serienverbindung eines zweiten Widerstands und eines Transistorschalters aufweist, wobei die Serienverbindung parallel zu dem ersten Widerstand zwischen dem Gate des Replik-FETs und der Source des Replik-FETs gekoppelt ist.
  4. Die Treiberschaltung gemäß einem der Ansprüche 1 bis 3, die weiter einen Transistor aufweist, der zwischen dem Zwischenknoten und dem Replik-FET gekoppelt ist, wobei ein Gate des Transistors mit einem Drain des Transistors gekoppelt ist.
  5. Die Treiberschaltung gemäß einem der Ansprüche 1 bis 4, wobei die Bias-Strom-Erzeugungsschaltung aufweist: einen Schalter, der in Reaktion auf das Enable-Signal geschaltet wird; eine Gate-Source-Spannung-Multipliziererschaltung mit einem ersten Transistor und einem Widerstandsteiler, der zwischen einem Drain und einer Source des ersten Transistors gekoppelt ist, wobei ein Zwischenabgriffsknoten des Widerstandsteilers mit einem Gate des ersten Transistors gekoppelt ist; einen Kondensator, der zwischen dem Gate des ersten Transistors und der Source des ersten Transistors gekoppelt ist; einen ersten Widerstand zum Anlegen eines Bias an die Gate-Source-Spannung-Multipliziererschaltung; und einen zweiten Widerstand und einen zweiten Transistor, die zwischen dem Versorgungsspannungspegel und dem Zwischenknoten in Serie gekoppelt sind, wobei die Gate-Source-Spannung-Multipliziererschaltung, der erste Widerstand und der Schalter zwischen dem Versorgungsspannungspegel und Masse in Serie gekoppelt sind; und wobei die Gate-Source-Spannung-Multipliziererschaltung den zweiten Widerstand mit dem Bias-Strom versieht, wobei der Bias-Strom von einer multiplizierten Gate-Source-Spannung des ersten Transistors abhängt.
  6. Die Treiberschaltung gemäß einem der Ansprüche 1 bis 5, die weiter aufweist: einen ersten Rücksetzschalter zum Koppeln des Zwischenknotens mit Masse in Abhängigkeit von dem Enable-Signal; und/oder einen zweiten Rücksetzschalter zum Koppeln des Drains des Replik-FETs mit der Source des Leistungs-FETs in Abhängigkeit von dem Enable-Signal.
  7. Eine Treiberschaltung zum Ansteuern eines Leistungs-Feldeffekttransistors (FET - field effect transistor) in einem DC-DC-Wandler, wobei die Treiberschaltung aufweist: einen Transistorschalter, der in Reaktion auf ein Enable-Signal zum Ausschalten des Leistungs-FETs geschaltet wird; und einen Replik-FET des Leistungs-FETs, wobei der Replik-FET und der Transistorschalter zwischen einem Drain des Leistungs-FETs und einem Gate des Leistungs-FETs in Serie gekoppelt sind; und wobei ein Gate des Replik-FETs mit einer Source des Replik-FETs über den Transistorschalter gekoppelt ist.
  8. Die Treiberschaltung gemäß Anspruch 7, die weiter aufweist: eine Bias-Strom-Erzeugungsschaltung zum Erzeugen eines Bias-Stroms in Reaktion auf das Enable-Signal, wobei die Bias-Strom-Erzeugungsschaltung zwischen dem Gate des Leistungs-FETs und einer Source des Leistungs-FETs gekoppelt ist.
  9. Die Treiberschaltung gemäß Anspruch 7 oder 8, die weiter aufweist: einen Komparator zum Vergleichen des Gate-Ansteuersignals für den Leistungs-FET mit einem Referenzwert; und einen Schalter zum Koppeln des Gates des Leistungs-FETs mit der Source des Leistungs-FETs in Abhängigkeit von einem Ergebnis des Vergleichs.
  10. Die Treiberschaltung gemäß Anspruch 8, wobei die Bias-Strom-Erzeugungsschaltung aufweist: einen Schalter, der in Reaktion auf das Enable-Signal geschaltet wird; eine RC-Schaltung mit einer Parallelverbindung eines ersten Widerstands und eines Kondensators; eine Gate-Source-Spannung-Multipliziererschaltung mit einem ersten Transistor und einem Widerstandsteiler, der zwischen einem Drain und einer Source des ersten Transistors gekoppelt ist, wobei ein Zwischenabgriffsknoten des Widerstandsteilers mit einem Gate des ersten Transistors gekoppelt ist; und einen zweiten Transistor und einen zweiten Widerstand, die zwischen dem Gate des Leistungs-FETs und der Source des Leistungs-FETs in Serie gekoppelt sind, wobei der Schalter, die RC-Schaltung und die Gate-Source-Spannung-Multipliziererschaltung zwischen dem Versorgungsspannungspegel und der Source des Leistungs-FETs in Serie gekoppelt sind; und wobei ein Gate des zweiten Transistors mit einem Zwischenknoten zwischen der RC-Schaltung und der Gate-Source-Spannung-Multipliziererschaltung gekoppelt ist, so dass eine Spannung, die von einer multiplizierten Gate-Source-Spannung des ersten Transistors abhängt, an das Gate des zweiten Transistors vorgesehen wird.
  11. Die Treiberschaltung gemäß Anspruch 10, die weiter aufweist: eine Serienverbindung eines dritten Widerstands und eines Transistorschalters, wobei die Serienverbindung zwischen einem Gate des ersten Transistors und der Source des Leistungs-FETs gekoppelt ist, so dass ein Multiplikationsverhältnis der Gate-Source-Spannung-Multipliziererschaltung modifiziert wird, wenn der Transistorschalter eingeschaltet wird.
  12. Die Treiberschaltung gemäß Anspruch 10 oder 11, die weiter aufweist: einen Rücksetzschalter zum Koppeln des Zwischenknotens mit der Source des Leistungs-FETs in Abhängigkeit von dem Enable-Signal.
  13. Eine Treiberschaltung zum Ansteuern eines Leistungs-Feldeffekttransistors (FET -field effect transistor) in einem DC-DC-Wandler, wobei die Treiberschaltung aufweist: einen Transistorschalter, der in Reaktion auf ein Enable-Signal zum Ausschalten des Leistungs-FETs geschaltet wird; einen Replik-FET des Leistungs-FETs; und ein Spannungsdehnungselement, wobei der Replik-FET, das Spannungsdehnungselement und der Transistorschalter zwischen einem Gate des Leistungs-FETs und einer Source des Leistungs-FETs in Serie gekoppelt sind; wobei das Spannungsdehnungselement zwischen einer Source des Replik-FETs und einem Drain des Transistorschalters gekoppelt ist; und wobei ein Gate des Replik-FETs mit einem Drain des Replik-FETs gekoppelt ist.
  14. Ein DC-DC-Wandler, der die Treiberschaltung gemäß einem der Ansprüche 1 bis 6 und/oder die Treiberschaltung gemäß einem der Ansprüche 7 bis 12 aufweist.
DE202019001889.1U 2018-04-30 2019-04-30 Steuerung einer Anstiegsrate mit S-Kurve-Formung für Schaltregler Active DE202019001889U1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/966,265 US10425075B1 (en) 2018-04-30 2018-04-30 Switching regulator slew rate control with S-curve shaping
US15/966,265 2018-04-30

Publications (1)

Publication Number Publication Date
DE202019001889U1 true DE202019001889U1 (de) 2019-08-27

Family

ID=67910374

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202019001889.1U Active DE202019001889U1 (de) 2018-04-30 2019-04-30 Steuerung einer Anstiegsrate mit S-Kurve-Formung für Schaltregler

Country Status (2)

Country Link
US (1) US10425075B1 (de)
DE (1) DE202019001889U1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11451161B2 (en) * 2019-10-25 2022-09-20 Kabushiki Kaisha Toshiba Power switcher, power rectifier, and power converter including cascode-connected transistors

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11658236B2 (en) * 2019-05-07 2023-05-23 Cambridge Gan Devices Limited III-V semiconductor device with integrated power transistor and start-up circuit
IT201900015306A1 (it) * 2019-08-30 2021-03-02 St Microelectronics Srl Circuito di pilotaggio ad uscita digitale e procedimento
US11588480B2 (en) * 2019-12-11 2023-02-21 Texas Instruments Incorporated Switch mode regulator with slew rate control
US20230095105A1 (en) * 2021-09-30 2023-03-30 Texas Instruments Incorporated High-side fet two-stage adaptive turn-off
US11831251B2 (en) 2021-12-03 2023-11-28 Abb Schweiz Ag Voltage rate-of-change control for wide-bandgap-based inverter circuits for driving electric motors
CN117353723B (zh) * 2023-12-04 2024-03-12 上海安其威微电子科技有限公司 高压电源开关

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697205B2 (en) * 2001-05-25 2004-02-24 Infineon Technologies Ag Write output driver with internal programmable pull-up resistors
US7327130B1 (en) * 2006-06-21 2008-02-05 Zilker Labs, Inc. Current sense method
US8159204B2 (en) * 2008-09-29 2012-04-17 Active-Semi, Inc. Regulating current output from a buck converter without external current sensing
US9515617B2 (en) * 2010-10-27 2016-12-06 Merus Audio Aps Audio amplifier using multi-level pulse width modulation
US9054578B2 (en) * 2012-06-20 2015-06-09 Mosys, Inc. Hybrid driver including a turbo mode
US9929652B1 (en) * 2015-12-08 2018-03-27 Navitas Semiconductor, Inc. GaN FET with integrated driver and slew rate control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11451161B2 (en) * 2019-10-25 2022-09-20 Kabushiki Kaisha Toshiba Power switcher, power rectifier, and power converter including cascode-connected transistors

Also Published As

Publication number Publication date
US10425075B1 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
DE202019001889U1 (de) Steuerung einer Anstiegsrate mit S-Kurve-Formung für Schaltregler
DE102015116777B4 (de) Hochgeschwindigkeits-Tracking-Zweirichtungs-Stromerfassungssystem
DE102015112462B4 (de) Schaltwandlersteuerung
DE102018007097A1 (de) Durchgangsregelung eines buck-boost-reglers
DE102017113530B4 (de) Eine Treiberschaltung, entsprechendes Bauelement, Vorrichtung und Verfahren
DE102017212354B4 (de) Niederohmiger Lastschalter mit Ausgangsstromstärkesteuerung
DE112012003708T5 (de) Vierquadranten-Schaltung mit Bootstrap-Ansteuerung
DE102015114371A1 (de) System und verfahren für einen schalter mit einem selbstleitenden transistor und einem selbstsperrenden transistor
DE102015204021A1 (de) Dynamische Strombegrenzungsschaltung
DE102015205359B4 (de) Ruhestrombegrenzung für einen low-dropout-regler bei einer dropout-bedingung
DE102017113718A1 (de) Linearer Spannungsregler
DE102014106417A1 (de) Systeme und Verfahren zum Eliminieren von Übergangsverlusten in DC-DC-Wandlern
DE102017223805B4 (de) Zwei Steigungsverbesserungsschaltungen für geschaltete, geregelte Stromspiegel und entsprechendes Verfahren
DE102019200697A1 (de) Steuerung der Pulsfrequenzmodulation eines Leistungswandlers
DE102016204571B4 (de) Ladungsinjektion zur ultraschnellen spannungssteuerung in spannungsregler
DE102017211851A1 (de) Adaptives Steuerverfahren zum Erzeugen von Nichtüberlappungszeit in Ausgabevorrichtungen
DE102008061129B4 (de) Vorrichtungen und Verfahren zum Steuern eines Transistors
CN107508468A (zh) 隔离式开关电源的控制电路和方法及隔离式开关电源
DE102017219010A1 (de) Direktes Laden mit wechselseitiger aktiver Klemmung
DE69838598T2 (de) Treibergerät für induktive Last
DE4033950C2 (de)
DE202019000788U1 (de) Schnelle Reaktion für Stromverdopplungs-DC-DC-Wandler
DE60224991T2 (de) Anordnung und system zum erreichen von schnellem schalten von analogen spannungen an einer grossen kapazitiven ladung
DE102015213971A1 (de) Kombinierte hochseitige und tiefseitige Stromerfassung
DE102016122191A1 (de) Stromschwellenwerterkennung bei Synchronregelung

Legal Events

Date Code Title Description
R207 Utility model specification
R150 Utility model maintained after payment of first maintenance fee after three years