DE102017202234A1

DE102017202234A1 - System und Verfahren zum Signalauslesen unter Verwendung einer Source-Folger-Rückkopplung

Info

Publication number: DE102017202234A1
Application number: DE102017202234.5A
Authority: DE
Inventors: Richard Gaggl; Francesco Polo
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2016-02-23
Filing date: 2017-02-13
Publication date: 2017-08-24
Anticipated expiration: 2037-02-14
Also published as: DE102017202234B4; US20170245034A1; US20180132024A1; US10313773B2; US9866939B2

Abstract

Eine Verstärkerschaltung gemäß einer Ausführungsform weist ein Paar von Unterschaltungen auf, welches eine erste Unterschaltung und eine zweite Unterschaltung einschließt, die jeweils einen Pufferverstärker und eine Rückkopplungsschaltung, die einen Rückkopplungskondensator aufweist, aufweisen. Die Verstärkerschaltung weist auch ein Paar von Ausgangsanschlüssen auf. Die erste Unterschaltung und die zweite Unterschaltung erzeugen jeweils ein anderes Ausgangssignal eines Paars von Ausgangssignalen, das ein erstes Ausgangssignal und ein zweites Ausgangssignal einschließt. Die Verstärkerschaltung ist dafür ausgelegt, ein positives differenzielles Eingangssignal an der ersten Unterschaltung zu empfangen, ein negatives differenzielles Eingangssignal an der zweiten Unterschaltung zu empfangen und das Paar von Ausgangssignalen am Paar von Ausgangsanschlüssen zu empfangen. Die Verstärkerschaltung ist auch dafür ausgelegt, das erste Ausgangssignal zur Rückkopplungsschaltung der ersten Unterschaltung zu senden und das zweite Ausgangssignal zur Rückkopplungsschaltung der zweiten Unterschaltung zu senden.

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft allgemein ein System und ein Verfahren zum Signalauslesen und gemäß speziellen Ausführungsformen ein System und ein Verfahren zum Signalauslesen unter Verwendung einer Source-Folger-Rückkopplung.
HINTERGRUND
Kleine Sensoren werden in einer breiten Vielfalt von Anwendungen eingesetzt, wobei einige Beispiele von ihnen Mikrofonsysteme, Blutdruck-Überwachungssysteme und Beschleunigungsmessersysteme, beispielsweise zur Entfaltung eines Airbags, einschließen. Um zu ermöglichen, dass die Verwendung von Sensoren sogar noch weiter verbreitet wird, nimmt die Größe von Endprodukten, welche Signale von diesen Sensoren auslesen, kontinuierlich ab.
Zusätzlich können Sensoren zum Unterstützen der verringerten Größe dieser Endprodukte unter Verwendung von mikro-elektro-mechanischen Systemen (MEMS) implementiert werden. Beispielsweise können Mobiltelefonprodukte, die immer kompakter werden, insbesondere in der Dicke, MEMS-Mikrofonimplementationen verwenden.
Überdies schrumpfen die MEMS-Sensoren selbst zum weiteren Verringern der Endproduktgröße weiter. Wenn die Baugruppengröße von MEMS-Sensoren abnimmt, kann jedoch auch die Empfindlichkeit dieser Sensoren abnehmen.
KURZFASSUNG
Gemäß einer ersten als Beispiel dienenden Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Signalauslesen vorgesehen. Das Verfahren weist Folgendes auf: Empfangen, durch eine Verstärkerschaltung, eines positiven differenziellen Eingangssignals an einer ersten Unterschaltung der Verstärkerschaltung, wobei die erste Unterschaltung einen Source-Folger-Transistor aufweist. Das Verfahren weist auch Folgendes auf: Empfangen, durch die Verstärkerschaltung, eines negativen differenziellen Eingangssignals an einer zweiten Unterschaltung der Verstärkerschaltung, wobei die zweite Unterschaltung einen Source-Folger-Transistor aufweist. Das Verfahren weist auch Folgendes auf: Empfangen eines Paars von Ausgangssignalen an einem Paar von Ausgangsanschlüssen der Verstärkerschaltung, wobei das Paar von Ausgangssignalen ein Ausgangssignal der ersten Unterschaltung und ein Ausgangssignal der zweiten Unterschaltung aufweist. Das Verfahren weist auch Folgendes auf: Senden eines von dem Paar von Ausgangssignalen als ein erstes Rückkopplungssignal zu einer kapazitiven Rückkopplungsschaltung der ersten Unterschaltung und Senden eines von dem Paar von Ausgangssignalen als ein zweites Rückkopplungssignal zu einer kapazitiven Rückkopplungsschaltung der zweiten Unterschaltung. Das erste Rückkopplungssignal ist vom zweiten Rückkopplungssignal verschieden.
Gemäß einer zweiten als Beispiel dienenden Ausführungsform der vorliegenden Erfindung wird eine Verstärkerschaltung bereitgestellt. Die Verstärkerschaltung weist ein Paar von Unterschaltungen auf, das eine erste Unterschaltung und eine zweite Unterschaltung aufweist, die jeweils einen Pufferverstärker und eine Rückkopplungsschaltung, die einen Rückkopplungskondensator aufweist, aufweisen. Die Verstärkerschaltung weist auch ein Paar von Ausgangsanschlüssen auf. Die erste Unterschaltung und die zweite Unterschaltung erzeugen jeweils ein anderes Ausgangssignal von einem Paar von Ausgangssignalen. Das Paar von Ausgangssignalen weist ein erstes Ausgangssignal und ein zweites Ausgangssignal auf. Die Verstärkerschaltung ist dafür ausgelegt, ein positives differenzielles Eingangssignal an der ersten Unterschaltung zu empfangen, ein negatives differenzielles Eingangssignal an der zweiten Unterschaltung zu empfangen und das Paar von Ausgangssignalen zu empfangen. Die Verstärkerschaltung ist auch dafür ausgelegt, das erste Ausgangssignal zur Rückkopplungsschaltung der ersten Unterschaltung zu senden und das zweite Ausgangssignal zur Rückkopplungsschaltung der zweiten Unterschaltung zu senden.
Gemäß einer dritten als Beispiel dienenden Ausführungsform der vorliegenden Erfindung ist ein Verstärkersystem vorgesehen. Das Verstärkersystem weist ein Paar von Unterschaltungen auf, die jeweils einen Pufferverstärker, eine Rückkopplungsschaltung, die einen Rückkopplungskondensator aufweist, und eine Strom-Bias-Schaltung (Bias = Vorspannung), die in Reihe mit dem Pufferverstärker geschaltet ist, aufweisen. Die Strom-Bias-Schaltung weist einen Strom-Bias-Transistor auf, dessen Gate mit einem Ausgang der Rückkopplungsschaltung gekoppelt ist. Das Verstärkersystem weist ferner einen Eingangsknoten, der mit einem Gate des Pufferverstärkers gekoppelt ist, einen Ausgangsknoten und einen Rückkopplungsknoten, der mit einem Eingang der Rückkopplungsschaltung gekoppelt ist, auf. Die Verstärkerschaltung weist auch einen positiven differenziellen Eingangsanschluss, der mit dem Eingangsknoten einer ersten Unterschaltung des Paars von Unterschaltungen gekoppelt ist, einen negativen differenziellen Eingangsanschluss, der mit dem Eingangsknoten einer zweiten Unterschaltung des Paars von Unterschaltungen gekoppelt ist, und ein Paar von Ausgangsanschlüssen auf. Das Paar von Ausgangsanschlüssen schließt einen ersten Ausgangsanschluss und einen zweiten Ausgangsanschluss ein. Der Rückkopplungsknoten von jeder von dem Paar von Unterschaltungen ist mit einem anderen von dem Paar von Ausgangsanschlüssen gekoppelt. Der erste Ausgangsanschluss ist mit dem Ausgangsknoten der ersten Unterschaltung gekoppelt, und der zweite Ausgangsanschluss ist mit dem Ausgangsknoten der zweiten Unterschaltung gekoppelt.
KURZBESCHREIBUNG DER ZEICHNUNG
Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit den beigefügten Zeichnungen Bezug genommen. Es zeigen:
1A ein Blockdiagramm eines Verstärkungssystems mit einer Verstärkerschaltung, die eine kapazitive Rückkopplung verwendet, gemäß einer von einer Anzahl von Ausführungsformen,
1B ein Blockdiagramm eines alternativen Verstärkungssystems mit einer Verstärkerschaltung, die eine kapazitive Rückkopplung verwendet, gemäß einer von einer Anzahl von Ausführungsformen,
1C ein Blockdiagramm eines Verstärkungssystems, das keine kapazitive Rückkopplung aufweist, gemäß einer von einer Anzahl von Ausführungsformen,
2 ein Blockdiagramm einer Verstärkerschaltung, die zweckgebundene Verstärkungsstufen verwendet, die keine kapazitive Rückkopplung aufweisen, gemäß einer von einer Anzahl von Ausführungsformen,
3 ein Blockdiagramm eines MEMS-Mikrofons, das als Eingabevorrichtung der Verstärkungssysteme aus den 1A und 1B verwendet werden kann, gemäß einer von einer Anzahl von Ausführungsformen,
4 ein Blockdiagramm einer Verstärkerschaltung, die einstellbare Rückkopplungsschleifen aufweist, gemäß einer von einer Anzahl von Ausführungsformen,
5A ein Blockdiagramm einer Super-Source-Folger(SSF)-Stufe, die in der Verstärkerschaltung aus 4 verwendet werden kann, gemäß einer von einer Anzahl von Ausführungsformen,
5B ein Blockdiagramm einer alternativen SSF-Stufe, die in der Verstärkerschaltung aus 4 verwendet werden kann, gemäß einer von einer Anzahl von Ausführungsformen,
5C ein Blockdiagramm einer SSF-Stufe, die keine kapazitive Rückkopplung aufweist, gemäß einer von einer Anzahl von Ausführungsformen,
5D ein Blockdiagramm einer zweiten SSF-Stufe, die keine kapazitive Rückkopplung aufweist, gemäß einer von einer Anzahl von Ausführungsformen,
6 ein Blockdiagramm einer Steuerstufe für eine Klasse-AB-Ausgabeschleife, die in der SSF-Stufe aus 5A oder 5B verwendet werden kann, gemäß einer von einer Anzahl von Ausführungsformen,
7 ein Blockdiagramm einer SSF-Schleifen-Stabilitätskompensationsstufenschleife, die in der SSF-Stufe aus 5A oder 5B verwendet werden kann, gemäß einer von einer Anzahl von Ausführungsformen,
8 ein Blockdiagramm einer Spannungsgeneratorschaltung, die als Referenzspannungsgenerator aus 4 verwendet werden kann, gemäß einer von einer Anzahl von Ausführungsformen,
9 ein Flussdiagramm eines Verfahrens zum Bereitstellen einer kapazitiven Rückkopplung gemäß einer von einer Anzahl von Ausführungsformen,
10 ein Diagramm, das mehrere differenzielle Übertragungskurven für die SSF-Stufe aus 5A bei verschiedenen Rückkopplungskapazitäten zeigt, gemäß einer von einer Anzahl von Ausführungsformen,
11 ein Diagramm, das das Signal-Rausch-Verhältnis (SNR) einer Implementation der Verstärkerschaltung aus 4 zeigt, gemäß einer von einer Anzahl von Ausführungsformen, und
12 ein Diagramm, das die simulierte gesamte harmonische Verzerrung (THD) für verschiedene Verstärkungskonfigurationen der Verstärkerschaltung aus 4 zeigt, gemäß einer von einer Anzahl von Ausführungsformen.
Entsprechende Zahlen und Symbole in den verschiedenen Figuren betreffen im Allgemeinen entsprechende Teile, es sei denn, dass etwas anderes angegeben wird. Die Figuren sind gezeichnet, um die relevanten Aspekte der Ausführungsformen klar zu veranschaulichen, und sind nicht notwendigerweise maßstabsgerecht.
DETAILLIERTE BESCHREIBUNG DER ERLÄUTERUNG DIENENDER AUSFÜHRUNGSFORMEN
Die Herstellung und Verwendung von Ausführungsformen dieser Offenbarung werden nachstehend detailliert erörtert. Es ist jedoch zu verstehen, dass die hier offenbarten Konzepte in einer breiten Vielfalt spezifischer Zusammenhänge verwirklicht werden können und dass die spezifischen hier erörterten Ausführungsformen lediglich der Erläuterung dienen und den Schutzumfang der Ansprüche nicht einschränken sollen. Ferner ist zu verstehen, dass verschiedene Änderungen, Substitutionen und Modifikationen vorgenommen werden können, ohne vom durch die anliegenden Ansprüche definierten Gedanken und Schutzumfang dieser Offenbarung abzuweichen.
Die vorliegende Erfindung wird mit Bezug auf Ausführungsformen in einem spezifischen Zusammenhang, einem System und einem Verfahren zum Sensorauslesen für einen kapazitiven Mikrofonsensor, beschrieben. Weitere Ausführungsformen können verwendet werden, um eine Vielzahl von Signaltypen unter Verwendung einer konfigurierbaren Verstärkung oder Abschwächung durch eine Stufe mit einer hohen Eingangsimpedanz auszulesen.
Gemäß verschiedenen Ausführungsformen wird eine Verstärkerschaltung mit einem differenziellen oder pseudodifferenziellen Ausgang und beispielsweise einer Source-Folger-Topologie oder einer Super-Source-Folger(SSF)-Topologie durch eine kapazitive Rückkopplung erweitert, um eine konfigurierbare Verstärkung zu haben. In Bezug auf eine Source-Folger-Schaltung ohne eine kapazitive Rückkopplung kann die Verstärkung dieses Differenzverstärkers entweder eine Positive-Dezibel(dB)-Verstärkung von größer als null dB oder eine Negative-dB-Verstärkung von weniger als null dB (d. h. eine Abschwächung) sein. Gemäß verschiedenen Ausführungsformen wird die Verstärkerschaltung verwendet, um ein Signal beispielsweise von einer Doppelrückplatten-MEMS-Vorrichtung (beispielsweise einem Mikrofon) zu verstärken, wobei die Ausgänge der MEMS-Vorrichtung in einer Konstante-Ladung-Konfiguration vorgespannt sind, indem sie mit Hochimpedanzknoten verbunden sind. Gemäß verschiedenen Ausführungsformen sind Hochimpedanzknoten der Verstärkerschaltung durch Pufferverstärker bereitgestellt, die eine hohe Eingangsimpedanz und eine niedrige Ausgangsimpedanz aufweisen.
Gemäß verschiedenen Ausführungsformen weist der Differenzverstärker eine erste Unterschaltung und eine zweite Unterschaltung auf, die jeweils einen Source-Folger-Transistor aufweisen, welcher die positiven bzw. negativen Ausgangssignale des differenziellen Ausgangs des Verstärkers bereitstellt. Skalierte Versionen von jedem dieser positiven und negativen Ausgangssignale werden zu den Gates jeweiliger Strom-Bias-Transistoren rückgekoppelt, die in jeder Unterschaltung enthalten sind. Diese skalierten Ausgangssignale steuern dadurch die Strommenge, die durch die Transistoren der Unterschaltung fließt. Gemäß einigen Ausführungsformen wird die Rückkopplung so ausgelegt, dass das Stromsignal im Strom-Bias-Transistor die gleiche Phase hat wie das Eingangsspannungssignal derselben Unterschaltung, wodurch eine Ausgangsspannungsverstärkung bereitgestellt wird. Gemäß anderen Ausführungsformen wird die Rückkopplung so ausgelegt, dass das Stromsignal im Strom-Bias-Transistor eine entgegengesetzte Phase zum Eingangsspannungssignal derselben Unterschaltung hat, wodurch eine Ausgangsspannungsabschwächung bereitgestellt wird.
Gemäß verschiedenen Ausführungsformen variiert die auslegbare Verstärkung oder Abschwächung entsprechend der Amplitude der Änderung des durch den Strom-Bias-Transistor fließenden Stroms und seiner Phase im Vergleich mit dem Eingangsspannungssignal. Gemäß einigen Ausführungsformen wird die auslegbare Verstärkung auf das differenzielle Signal angewendet, das durch eine Eingabevorrichtung mit einer Ausgangsempfindlichkeit S_a bereitgestellt wird, so dass eine Ziel-Gesamtausgangsempfindlichkeit S_ttl des Gesamtsystems erreicht werden kann. Die Eingabevorrichtung kann beispielsweise ein MEMS-Mikrofon sein, das in einer Konstante-Ladung-Konfiguration oder einer Konstante-Spannung-Konfiguration vorgespannt ist und eine differenzielle Ausgabe bereitstellt.
1A zeigt ein Verstärkungssystem 100A, das eine Verstärkerschaltung 101A aufweist, welche eine kapazitive Rückkopplung verwendet, um eine auslegbare Spannungsverstärkung bereitzustellen. Die Verstärkerschaltung 101A weist Eingangsstufen 102 und 104 auf, die hohe Eingangsimpedanzen aufweisen und das Ausgangssignal von einer Eingabevorrichtung 124, die im Verstärkungssystem 100A enthalten ist, auslesen. Die Verstärkerschaltung 101A weist auch jeweilige Ausgangsanschlüsse 113 und 115 für jede dieser Eingangsstufen 102 und 104 auf. Der Ausgangsanschluss 113 stellt ein erstes Ausgangssignal mit einer Spannung V_aus,p und einem Strom I_aus,p bereit, und der Ausgangsanschluss 115 stellt ein zweites Ausgangssignal mit einer Spannung V_aus,n, welche der negative Wert von V_aus,p ist, und einem Strom I_aus,n, welcher der negative Wert von I_aus,p ist, bereit.
Ein jeweiliger Rückkopplungskondensator 108 ist in jeder der Eingangsstufen 102 und 104 enthalten und hat eine Kapazität C_f. Im Verstärkungssystem 100A ist der Ausgangsanschluss 113 über Kreuz zum Rückkopplungskondensator 108 der Eingangsstufe 104 geschaltet und ist der Ausgangsanschluss 115 ähnlich über Kreuz zum Rückkopplungskondensator 108 der Eingangsstufe 102 geschaltet. Diese über Kreuz geschalteten Rückkopplungswege ermöglichen es, dass die Verstärkerschaltung 101A eine gegenüber der Verstärkerschaltung 101C aus 1C, die keine Rückkopplung aufweist, erhöhte Verstärkung, d. h. eine Positive-dB-Verstärkung, bereitstellt.
Gemäß anderen Ausführungsformen ist der Ausgangsanschluss 113 mit der Eingangsstufe 102 verbunden und ist der Ausgangsanschluss 115 mit der Eingangsstufe 104 verbunden, so dass die Rückkopplungswege ermöglichen, dass die Verstärkerschaltung 101A eine gegenüber der Verstärkerschaltung 101C verringerte Verstärkung oder mit anderen Worten eine Negative-dB-Verstärkung oder eine erhöhte Abschwächung bereitstellt.
Wiederum mit Bezug auf 1A sei bemerkt, dass die Eingabevorrichtung 124 eine Ausgangsempfindlichkeit S_AUS = S_a aufweist. Durch Konfigurieren der Verstärkerschaltung 101A für eine positive Verstärkung kann das Verstärkungssystem 100A eine Ziel-Ausgangsempfindlichkeit S_ttl erreichen, selbst wenn S_a kleiner als S_ttl ist.
Die Verstärkerschaltung 101A weist auch Eingangsanschlüsse 116 und 118 auf, die mit den differenziellen Ausgangsanschlüssen 126 und 128 der Eingabevorrichtung 124 verbunden sind. Gemäß einer Ausführungsform ist die Verstärkerschaltung 101A auf einem integrierten Schaltkreis (IC) implementiert, der beispielsweise ein anwendungsspezifischer IC (ASIC) sein kann. Gemäß einer solchen IC-Ausführungsform können die Eingangsanschlüsse 116 und 118 und die Ausgangsanschlüsse 113 und 115 beispielsweise Kontaktstellen des ICs sein. Gemäß einigen Ausführungsformen ist die Eingabevorrichtung 124 eine Doppelrückplatten-MEMS-Mikrofonvorrichtung in der Art beispielsweise eines Mikrofons, wobei die Ausgänge der MEMS-Vorrichtung in einer Konstante-Ladung-Konfiguration verschoben werden, indem sie mit Hochimpedanzknoten verbunden werden. Gemäß anderen Ausführungsformen ist die Eingabevorrichtung 124 eine Schaltung mit einer differenziellen Ausgabe, die durch einen Verstärker mit einer hohen Eingangsimpedanz und einer auslegbaren Verstärkung zu verstärken ist.
Wiederum mit Bezug auf 1A sei bemerkt, dass jede der Eingangsstufen 102 und 104 einen jeweiligen Strom-Bias-Transistor 110 aufweist, der als eine gesteuerte Stromquelle für einen jeweiligen Source-Folger-Transistor 112 wirkt. Gemäß einer Ausführungsform können die Strom-Bias-Transistoren 110 und die Source-Folger-Transistoren 112 als Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFET) und insbesondere als p-Kanal-Metall-Oxid-Halbleiter(PMOS)-Transistoren implementiert sein. Zur Bereitstellung eines Gate-Spannungs-Bias und zum Ermöglichen einer Signalschwingung an den Gates von jedem der Strom-Bias-Transistoren 110 sind diese Gates jeweils über eine jeweilige hochohmige Widerstandsstufe 122A mit einer Spannung V_REF1 verbunden. Die Spannung V_REF1 wird durch Tiefpasskondensatoren 107 gefiltert, die jeweils eine jeweilige Kapazität C_p aufweisen. In jeder der Eingangsstufen 102 und 104 ist einer dieser Tiefpasskondensatoren 107 jeweils zwischen das Gate des Strom-Bias-Transistors 110 und eine niederseitige Schienenspannung V_SS geschaltet. Die jeweilige Source von jedem der Strom-Bias-Transistoren 110 ist mit einer hochseitigen Schienenspannung V_DD verbunden.
Der Eingangsanschluss 116 ist mit dem Gate des Source-Folger-Transistors 112 der Eingangsstufe 102 verbunden und stellt ihm ein erstes differenzielles Eingangssignal mit einer Spannung V_ein,p bereit. Der Eingangsanschluss 118 ist ähnlich mit dem Gate des Source-Folger-Transistors 112 der Eingangsstufe 104 verbunden und stellt ihm ein zweites differenzielles Eingangssignal mit einer Spannung V_ein,n, welches das Negative von V_ein,p ist, bereit.
Die Eingangsanschlüsse 116 und 118 sind auch jeweils mit einer jeweiligen hochohmigen Widerstandsstufe 122B verbunden, die mit einer Source-Folger-Bias-Spannung V_REF2 verbunden ist. Gemäß einigen Ausführungsformen kann jede der Widerstandsstufen 122A und 122B einen Widerstand in der Größenordnung von beispielsweise einigen hundert Gigaohm aufweisen und schaltbare Dioden und/oder Transistoren aufweisen, um nur dann das Leiten von Strom zu ermöglichen, wenn die Spannungsdifferenz zwischen den beiden Anschlüssen der Widerstandsstufe eine vorgegebene Schwelle übersteigt.
Wiederum mit Bezug auf 1A sei bemerkt, dass der Drain von jedem der Source-Folger-Transistoren 112 mit der Spannung V_SS verbunden ist und dass ihr Body mit ihrer Source verbunden ist. Auch verbindet in jeder der Eingangsstufen 102 und 104 ein gemeinsamer Ausgangsknoten jeweils die Source des Source-Folger-Transistors 112 mit dem Drain des Strom-Bias-Transistors 110. Diese gemeinsamen Ausgangsknoten der Eingangsstufen 102 und 104 stellen jeweils ein differenzielles Paar von Ausgangssignalen an den Ausgangsanschlüssen 113 und 115 der Verstärkerschaltung 101A bereit. Ein kapazitiver Rückkopplungskoeffizient K_c kann anhand der Kapazität C_f von jedem der Rückkopplungskondensatoren 108 und der Kapazität C_p von jedem der Tiefpasskondensatoren 107 gemäß der nachstehenden Gleichung 1 berechnet werden: K_c = C_f/(C_f + C_p) (Gl. 1)
Wenn die Ausgangsanschlüsse 113 und 115 eine Leerlaufbedingung aufweisen, sind die Spannungsverstärkung V_aus,p/V_ein,p und die Spannungsverstärkung V_aus,n/V_ein,n beide gleich der Positive-dB-Spannungsverstärkung A_v. Die Leerlaufverstärkung hängt von der Amplitude der Änderung des durch die Strom-Bias-Transistoren 110 fließenden Stroms ab, welche für beide Eingangsstufen 102 und 104 die gleiche Änderung ist. Weil jedes der durch die Rückkopplungskondensatoren 108 und die Tiefpasskondensatoren 107 gebildeten kapazitiven Netze den jeweiligen Strom durch die Strom-Bias-Transistoren 110 steuert, hängt die Leerlaufverstärkung demgemäß auch vom kapazitiven Rückkopplungskoeffizienten K_c der vorstehenden Gleichung 1 ab. Die nachstehende Gleichung 2 zeigt eine Näherung für diese Leerlaufspannungsverstärkung A_v der differenziellen Schaltung 101A, wobei gm_sf die Transkonduktanz von jedem der Source-Folger-Transistoren 112 ist und gm_s die Transkonduktanz von jedem der Strom-Bias-Transistoren 110 ist:
1B zeigt ein Verstärkungssystem 100B, bei dem eine kapazitive Rückkopplung verwendet wird, um eine auslegbare Negative-dB-Spannungsverstärkung für die Verstärkerschaltung 101B bereitzustellen. Diese Negative-dB-Verstärkung kann beispielsweise verwendet werden, wenn S_a größer als S_ttl ist, um die gewünschte Systemempfindlichkeit zu erhalten.
Der einzige Unterschied gegenüber der Verstärkerschaltung 101A aus 1A besteht darin, dass der Ausgangsanschluss 113 der Verstärkerschaltung 101B aus 1B mit der Eingangsstufe 102 verbunden ist, statt über Kreuz zur Eingangsstufe 104 geschaltet zu sein, und dass der Ausgangsanschluss 115 mit der Eingangsstufe 104 verbunden ist, statt über Kreuz zur Eingangsstufe 102 geschaltet zu sein. Der kapazitive Rückkopplungskoeffizient K_c hat demgemäß ein umgekehrtes Vorzeichen, wie in der nachstehenden Gleichung 3 gezeigt ist: K_c = –C_f/(C_f + C_p) (Gl. 3)
Die Verstärkerschaltung 101B stellt daher eine Negative-dB-Leerlaufspannungsverstärkung A_v bereit, die auch durch die vorstehende Gleichung 2 angenähert wird.
2 zeigt eine Verstärkerschaltung 201, bei der keine kapazitive Rückkopplung verwendet wird, sondern welche stattdessen ein zweckgebundenes Paar von Positive-dB-Verstärkungsstufen 206 und 208 aufweist. Verglichen mit der Verstärkerschaltung 101A aus 1A wurden die Positive-dB-Verstärkungsstufen 206 und 208 zur Verstärkerschaltung 201 hinzugefügt. Auch wurde jede der Eingangsstufen 102 und 104 aus 1A in 2 durch Eingangsstufen 202 und 204 ersetzt, die keine kapazitive Rückkopplung empfangen und eine feste Verstärkung zwischen ihrem Ausgang und ihrem Eingang, die nicht größer als 0 dB ist, aufweisen. Jede der Eingangsstufen 202 und 204 weist jeweils die gleiche hohe Eingangsimpedanz der Eingangsstufen 102 und 104 aus 1A auf, abgesehen davon, dass das Gate jedes jeweiligen Strom-Bias-Transistors 110 direkt mit V_REF1 verbunden ist, jedoch nicht mit einem kapazitiven Rückkopplungsweg, dass die Tiefpasskondensatoren 107 entfernt worden sind und dass die durch den Rückkopplungskondensator 108 bereitgestellten kapazitiven Rückkopplungswege auch entfernt worden sind.
Wiederum mit Bezug auf 2 sei bemerkt, dass die Positive-dB-Verstärkungsstufen 206 und 208 jeweils die Ausgaben der Eingangsstufen 202 und 204 empfangen und die Spannungen V_aus,p und V_aus,n bereitstellen. Jede der Eingangsstufen 202 und 204 und der Positive-dB-Verstärkungsstufen 206 und 208 tragen Rauschen zu den beiden Ausgangssignalen bei und verbrauchen Strom und Platz in der Verstärkerschaltung 201, wodurch die Leistungsfähigkeit der Verstärkerschaltung 201 in Bezug auf die Verstärkerschaltung 101A aus 1A verringert wird. Zusätzlich unterstützt die Verstärkerschaltung 201 keine auslegbare Negative-dB-Verstärkung, wenn mit einer Eingabevorrichtung gearbeitet wird, die eine Ausgangsempfindlichkeit S_a aufweist, welche größer ist als die Ziel-Gesamtsystemempfindlichkeit S_ttl (in 1A dargestellt).
3 zeigt ein MEMS-Mikrofon 324, das als Eingabevorrichtung 124 aus 1A und 1B verwendet werden kann. Das MEMS-Mikrofon 324 ist mit einem IC 302 verbunden, der die Eingangsstufen 102 und 104, die Eingangsanschlüsse 116 und 118, den Ausgangsanschluss 332 und die MEMS-Bias-Schaltung 334 aufweist. Die Ausgangsanschlüsse 326 und 328 des MEMS-Mikrofons 324 stellen den Eingangsstufen 102 und 104 das differenzielle MEMS-Auslesesignal bereit. Gemäß einer Ausführungsform ermöglichen die hohen Eingangsimpedanzen der Eingangsstufen 102 und 104, dass die Ausgangsanschlüsse 326 und 328 des MEMS-Mikrofons 324 in einer Konstante-Ladung-Konfiguration vorgespannt werden, so dass eine feste Ladung am MEMS-Mikrofon 324 gespeichert wird.
Wiederum mit Bezug auf 3 sei bemerkt, dass das MEMS-Mikrofon 324, das eine Doppelrückplatten-MEMS-Vorrichtung ist, eine Membran 338 aufweist, die mit einer ersten Rückplatte 340 kapazitiv gekoppelt ist, welche mit dem Ausgangsanschluss 326 des MEMS-Mikrofons 324 verbunden ist. Die Membran 338 ist auch mit einer zweiten Rückplatte 342 kapazitiv gekoppelt, die mit dem Ausgangsanschluss 328 des MEMS-Mikrofons 324 verbunden ist.
Das MEMS-Mikrofon 324 weist auch einen Eingangsanschluss 330 auf, der mit einer MEMS-Bias-Spannung V_mic verbunden ist. Die Spannung V_mic wird durch den Ausgangsanschluss 332 des ICs 302 bereitgestellt, welcher mit einer hochohmigen Widerstandsstufe 336 der MEMS-Bias-Schaltung 334 verbunden ist. Die hochohmige Widerstandsstufe 336 ist mit einer Ladungspumpe 337 verbunden, die auch in der MEMS-Bias-Schaltung 334 enthalten ist. Die Spannung V_mic wird durch einen Kondensator 339 tiefpassgefiltert, der auch in der MEMS-Ladeschaltung 334 enthalten ist. Der Kondensator 339 ist mit dem Ausgangsanschluss 332 und mit der Spannung V_SS verbunden.
4 zeigt eine Ausführungsform einer Verstärkerschaltung 401, die eine Spannungs-Bias-Schaltung 406 und einstellbare Rückkopplungsschleifen, welche eine Rückkopplung von den Ausgangsanschlüssen 413 und 415 bereitstellen, aufweist. Diese einstellbaren Rückkopplungsschleifen stellen jeder der Eingangsstufen 402 und 404, die in der Verstärkerschaltung 401 enthalten sind, eine Rückkopplung bereit.
Die Spannung V_aus,p die entsprechend der am Eingangsanschluss 426 empfangenen Spannung V_ein,p durch die Eingangsstufe 402 bestimmt ist, wird dem Ausgangsanschluss 413 bereitgestellt und auch zu einem Schalter 412, der mit der Eingangsstufe 402 verbunden ist, und einem Schalter 418, der mit der Eingangsstufe 404 verbunden ist, rückgekoppelt. Ähnlich wird die Spannung V_aus,n, die auf der Grundlage der am Eingangsanschluss 428 empfangenen Spannung V_ein,n durch die Eingangsstufe 404 bestimmt ist, dem Ausgangsanschluss 415 bereitgestellt und auch zu einem Schalter 416, der mit der Eingangsstufe 402 verbunden ist, und einem Schalter 414, der mit der Eingangsstufe 404 verbunden ist, rückgekoppelt.
Die Spannungen V_ein,p und V_ein,n werden der Verstärkerschaltung 401 durch eine Eingabevorrichtung mit einem differenziellen Ausgang bereitgestellt. Diese Eingabevorrichtung kann beispielsweise das MEMS-Mikrofon 324 aus 3 sein. Die Ausgänge der Schalter 412 und 416 sind mit einem gemeinsamen Knoten verbunden, der mit der Eingangsstufe 402 verbunden ist, welche eine Spannung V_fb,p aufweist, und die Ausgänge der Schalter 414 und 418 sind mit einem gemeinsamen Knoten verbunden, der mit der Eingangsstufe 404 verbunden ist, welche eine Spannung V_fb,n aufweist. Die Schalter 412 und 416 der Verstärkerschaltung 401 müssen alternativ geschlossen werden, um einen Kurzschluss zwischen den Ausgangsanschlüssen 413 und 415 zu verhindern, und die Schalter 414 und 418 der Verstärkerschaltung 401 müssen auch alternativ geschlossen werden, um einen Kurzschluss zwischen den Ausgangsanschlüssen 413 und 415 zu verhindern. Demgemäß gleicht der offene/geschlossene Zustand des Schalters 412 jenem des Schalters 414 und gleicht der offene/geschlossene Zustand des Schalters 416 jenem des Schalters 418 und ist entgegengesetzt zu jenem der Schalter 412 und 414.
Gemäß einigen Ausführungsformen sind die Eingangsstufen 402 und 404 so ausgelegt, dass, wenn die Schalter 412 und 414 geschlossen sind und die Schalter 416 und 418 offen sind, die Verstärkung der Verstärkerschaltung 401 eine Positive-dB-Verstärkung ist, und wenn die Schalter 416 und 418 geschlossen sind und die Schalter 412 und 414 offen sind, die Verstärkung der Verstärkerschaltung 401 eine Negative-dB-Verstärkung ist. Gemäß anderen Ausführungsformen ist die Situation umgekehrt, so dass, wenn die Schalter 412 und 414 geschlossen sind und die Schalter 416 und 418 offen sind, die Verstärkung der Verstärkerschaltung 401 eine Negative-dB-Verstärkung ist und, wenn die Schalter 416 und 418 geschlossen sind und die Schalter 412 und 414 offen sind, die Verstärkung der Verstärkerschaltung 401 eine Positive-dB-Verstärkung ist.
Wiederum mit Bezug auf 4 sei bemerkt, dass die Spannung V_fb,p vom gemeinsamen Ausgangsknoten der Schalter 412 und 416 einer Rückkopplungskapazitätsbank 440 bereitgestellt wird, die in der Eingangsstufe 402 enthalten ist, und die Spannung V_fb,n vom gemeinsamen Ausgangsknoten der Schalter 414 und 418 einer anderen Rückkopplungskapazitätsbank 440 bereitgestellt wird, die in der Eingangsstufe 404 enthalten ist. Die jeweilige Kapazität C_f der Rückkopplungskapazitätsbänke 440 ist auslegbar, was zu einer auslegbaren Verstärkung führt, die sowohl die Positive-dB-Verstärkung als auch die Negative-dB-Verstärkung für die Verstärkerschaltung 401 unterstützt. Für eine Konfiguration mit einer Positive-dB-Verstärkung würde durch Einstellen der Kapazität C_f die Verstärkung gemäß den vorstehenden Gleichungen 1 und 2 eingestellt werden, und für eine Konfiguration mit einer Negative-dB-Verstärkung würde durch Einstellen der Kapazität C_f die Abschwächung gemäß den vorstehenden Gleichungen 2 und 3 eingestellt werden.
Die Spannungs-Bias-Schaltung 406 stellt einen Satz mehrerer Referenzspannungen bereit, die verwendet werden, um beide Eingangsstufen 402 und 404 vorzuspannen. Die Spannungs-Bias-Schaltung 406 bestimmt diesen Satz von Referenzspannungen auf der Grundlage von Eingaben, welche einstellbare Bias-Ströme I_bias,1 und I_bias,2 einschließen, einer Spannung V_REF (die als eine einstellbare Spannung in der Verstärkerschaltung 401 implementiert ist) und hoher und niedriger Gleichspannungsschienenspannungen V_DD und V_SS. Diese hohen und niedrigen Gleichspannungsschienenspannungen V_DD und V_SS werden auch den Eingangsstufen 402 und 404 bereitgestellt. Die Eingangsanschüsse 426 und 428 sind auch jeweils mit einer jeweiligen hochohmigen Widerstandsstufe 422 verbunden, die mit der Spannung V_{REF_AUS} verbunden ist, welche durch die Spannungs-Bias-Schaltung 406 gemäß der Spannung V_REF bereitgestellt wird.
5A zeigt eine SSF-Stufe 502A gemäß einer Ausführungsform, die als eine der Eingangsstufen 402 oder 404 aus 4 verwendet werden kann. Die SSF-Stufe 502A empfängt eine Eingangsspannung V_ein,Hälfte und stellt ein Ausgangssignal mit einer V_aus,Hälfte und einem Strom I_ein,Hälfte bereit. Gemäß einer Ausführungsform wird eine erste SSF-Stufe 502A als die Eingangsstufe 402 (in 4 dargestellt) verwendet, wobei die Spannungen V_ein,Hälfte, V_aus,Hälfte und V_fb,Hälfte dieser ersten SSF-Stufe 502A die Spannungen V_ein,p, V_aus,p bzw. V_fb,p sind, und wird eine zweite identische SSF-Stufe 502A als die Eingangsstufe 404 verwendet (auch in 4 dargestellt), wobei die Spannungen V_ein,Hälfte, V_aus,Hälfte und V_fb,Hälfte dieser zweiten SSF-Stufe 502A die Spannungen V_ein,n, V_aus,n bzw. V_fb,n sind. Gemäß einer solchen Ausführungsform ist die Verstärkerschaltung 401 aus 4, wenn die Schalter 412 und 414 aus 4 geschlossen sind, in der Lage, eine Positive-dB-Verstärkung in Bezug auf eine Verstärkerschaltung bereitzustellen, welche die Eingangsstufe 502C aus 5C verwendet, welcher die kapazitive Rückkopplung fehlt. Zusätzlich ist die Verstärkerschaltung 401 gemäß einer solchen Ausführungsform, wenn die Schalter 416 und 418 aus 4 geschlossen sind, in der Lage, eine Negative-dB-Verstärkung in Bezug auf eine Verstärkerschaltung bereitzustellen, welche die Eingangsstufe 502C aus 5C verwendet, welcher die kapazitive Rückkopplung fehlt.
Die SSF-Stufe 502A hat eine Leerlaufspannungsverstärkung, welche durch die vorstehende Gleichung 2 genähert wird, wobei gm_sf die Transkonduktanz des Source-Folger-Transistors 504 der SSF-Stufe 502A ist und gm_s die Transkonduktanz des Strom-Bias-Transistors 526N der SSF-Stufe 502A ist. Wenn sie für eine Positive-dB-Verstärkung ausgelegt ist, hat die SSF-Stufe 502A einen kapazitiven Rückkopplungskoeffizienten, der gemäß der vorstehenden Gleichung 1 ein positives Vorzeichen aufweist. Wenn sie für eine Negative-dB-Verstärkung ausgelegt ist, hat die SSF-Stufe 502A einen kapazitiven Rückkopplungskoeffizienten, der gemäß der vorstehenden Gleichung 3 ein negatives Vorzeichen hat.
Die SSF-Stufe 502A weist eine SSF-Rückkopplungsschleife 509A und eine AB-Modus-Rückkopplungsschleife 511 auf. Die SSF-Rückkopplungsschleife 509A weist den Source-Folger-Transistor 504 auf, der gemäß der Ausführungsform aus 5A ein PMOS-Transistor ist, der an seiner Source mit einer Last gekoppelt ist. Die SSF-Stufe 502A stellt der Last einen Ausgangsstrom I_aus,Hälfte und eine Ausgangsspannung V_aus,Hälfte bereit. Das Gate des Source-Folger-Transistors 504 ist mit dem Eingang der SSF-Stufe 502A verbunden, um die Eingangsspannung V_ein,Hälfte zu empfangen.
Die AB-Modus-Rückkopplungsschleife 511 weist einen Transistor 533 auf, der es ermöglicht, dass die SSF-Stufe 502A im Klasse-AB-Modus arbeitet, um die Laststromabfuhr zu unterstützen. Gemäß der Ausführungsform aus 5A ist dieser Transistor 533 ein NMOS-Transistor, dessen Drain mit der Source des Source-Folger-Transistors 504 und mit dem Ausgang der SSF-Stufe 502A gekoppelt ist. Die Source des Transistors 533 ist mit der niederseitigen Schienenspannung V_SS gekoppelt. Der Transistor 533 wird durch eine AB-Modus-Rückkopplungsschleife gesteuert, welche die Ausgangsspannung V_aus,Hälfte vom Ausgang der SSF-Stufe 502A zum Eingang einer AB-Schleifensteuerstufe 536 rückkoppelt. Diese AB-Schleifensteuerstufe 536 ist auch mit der niederseitigen Schienenspannung V_SS verbunden und empfängt AB-Schleifen-Bias-Spannungen V_ab1, V_ab2 und V_ab3 von der Spannungs-Bias-Schaltung 406 (in 4 dargestellt). Die AB-Schleifensteuerstufe stellt dem Gate des Transistors 533 eine Steuerspannung für das Steuern des Stroms durch den Transistor 533 und demgemäß zum Steuern des Lastabfuhrstroms –I_aus,Hälfte der SSF-Stufe 502A bereit. Dieser Lastabfuhrstrom –I_aus,Hälfte würde andernfalls durch die Summe der Bias-Ströme des Transistors 526N und des Transistors 528 begrenzt werden, die AB-Schleife kann den Transistor 533 jedoch zwingen, diesen Lastabfuhrstrom zu erhöhen, ohne den statischen Stromverbrauch der SSF-Stufe 502A zu erhöhen.
Die Drains der Transistoren 528 und 526N sind an einem gemeinsamen Drain-Knoten, der auch mit dem Drain des Source-Folger-Transistors 504 verbunden ist, miteinander verbunden. Die Sources der Transistoren 528 und 526N sind beide mit der niederseitigen Schienenspannung V_SS verbunden. Die Gates der Transistoren 528 und 526N sind über eine hochohmige Widerstandsstufe 532 miteinander gekoppelt. Gemäß einigen Ausführungsformen kann die Widerstandsstufe 532 einen Widerstandswert in der Größenordnung von beispielsweise einigen hundert Gigaohm aufweisen und schaltbare Dioden und/oder Transistoren aufweisen, um zu ermöglichen, dass Strom nur dann geleitet wird, wenn die Spannungsdifferenz über die hochohmige Widerstandsstufe 532 eine vorgegebene Schwelle überschreitet.
Mit Bezug auf 5A sei bemerkt, dass der Transistor 528, der an seinem Gate eine Bias-Spannung V_gn3 von der Spannungs-Bias-Schaltung 406 empfängt, dem Source-Folger-Transistor 504 einen zusätzlichen Bias-Strom bereitstellt, der trotz veränderlicher Pegel des durch den Transistor 526N fließenden rückkopplungsgesteuerten Stroms im Wesentlichen konstant ist. Dieser Bias-Strom wird durch den Transistor 528 bereitgestellt, um den Zustand zu verhindern, dass der Source-Folger-Transistor 504 keinen Bias-Strom aufweist.
Die Rückkopplungsspannung V_fb,Hälfte wird durch die Rückkopplungskapazitätsbank 440 zum Gate des Transistors 526N rückgekoppelt, um den Strom durch den Transistor 526N zu ändern. Die SSF-Rückkopplungsschleife 509A weist auch eine Schleife um den Source-Folger-Transistor 504 auf, welche durch die n-Kanal-Metall-Oxid-Halbleiter(NMOS)-Transistoren 524 und 510 gebildet ist, die zwischen dem Gate des Transistors 508 und dem gemeinsamen Drain-Knoten der Transistoren 528 und 526N in Reihe geschaltet sind. Die Gates des Transistors 524 und des Kaskodentransistors 510 sind mit der Spannungs-Bias-Schaltung 406 gekoppelt, um jeweils Bias-Spannungen V_gn2 und V_gn1 zu empfangen. Das Gate des Transistors 508 ist auch mit dem Drain des PMOS-Kaskodentransistors 506 verbunden, dessen Source mit dem Drain des PMOS-Transistors 505 verbunden ist, dessen Source wiederum mit der hochseitigen Schienenspannung V_DD verbunden ist. Die Source des Transistors 508 ist auch mit der Spannung V_DD verbunden, und der Drain des Transistors 508 ist mit der Source des Source-Folger-Transistors 504, mit dem Body des Source-Folger-Transistors 504 und mit dem Ausgang der SSF-Stufe 502A verbunden. Das Gate des Transistors 506 ist mit einer Bias-Spannung V_gp1 verbunden, und das Gate des Transistors 505 ist mit einer Bias-Spannung V_gp2 verbunden. Das Gate des Transistors 508 ist auch mit einem Ausgang einer SSF-Stabilitätskompensationsstufe 538 verbunden. Die Ausgangsspannung V_aus,Hälfte wird als ein Eingang zur SSF-Stabilitätskompensationsstufe 538 rückgekoppelt.
Die Transistoren 505, 506, 510, 524, 526N und 528 und die SSF-Stabilitätskompensationsstufe 538 stellen gemeinsam eine Steuerspannung am Gate des Transistors 508 bereit. Diese Gate-Spannung steuert den Transistor 508, um den Strom durch den Source-Folger-Transistor 504 trotz des der Last bereitgestellten sich ändernden Stroms I_aus,Hälfte im Wesentlichen konstant zu halten, so dass sich eine niedrige Ausgangsimpedanz für die SSF-Stufe 502A ergibt.
In Bezug auf die Eingangsstufen 102 und 104 aus den 1A und 1B, die eine einfache Source-Folger-Topologie aufweisen, kann die komplexere SSF-Stufe 502A eine verringerte Ausgangsimpedanz und eine verbesserte Netzunterdrückungsfaktor- und Ansteuerfähigkeit ermöglichen, während sie eine Erhöhung des Stromverbrauchs und des Rauschbeitrags minimiert. Wenn durch das kapazitive Netz 440 beispielsweise kein Signal rückgekoppelt wird, d. h. C_f = 0 ist, wirkt der Transistor 526N als eine Konstantstromquelle und treibt die SSF-Rückkopplungsschleife 509A das Gate des Transistors 508, um trotz des von der Last benötigten Stroms einen konstanten Strom durch die Source-Folger-Vorrichtung 504 aufrechtzuerhalten. Unter diesen Bedingungen kann, wenn V_ein,Hälfte am Gate des Source-Folger-Transistors 504 ansteigt bzw. abnimmt, der Strom des Source-Folger-Transistors 504 nicht ansteigen oder abnehmen, so dass die Ausgangsspannung V_aus,Hälfte an der Source des Source-Folger-Transistors 504 ansteigt oder abnimmt, so dass die vorhergehende Source-Gate-Spannung des Source-Folger-Transistors 504 beibehalten wird. Bei einem anderen Beispiel ändert sich, wenn C_f ≠ 0 ist, der Strom des Transistors 526N proportional zu V_fb,Hälfte, so dass der Strom der Source-Folger-Vorrichtung 504 gezwungen wird, dem sich ändernden Bias-Strom des Transistors 526N zu folgen. Unter diesen Bedingungen bleibt die Gate-Source-Spannung des Source-Folger-Transistors 504 nicht konstant, sondern folgt stattdessen dem Stromverhalten. Abhängig von der Phase von V_fb,Hälfte, die mit einem der beiden differenziellen Ausgänge gekoppelt ist, kann diese Stromänderung die gleiche oder entgegengesetzte Phase wie das Signal V_ein,Hälfte haben. Im Fall, in dem die Stromänderung durch den Transistor 526N die gleiche Phase wie das Eingangssignal V_ein,Hälfte hat, wird eine Spannungsverstärkung an der Source des Source-Folger-Transistors 504 in Bezug auf sein Gate erhalten, wobei sie ein Ausgang bzw. ein Eingang der SSF-Stufe 502A sind. Im entgegengesetzten Fall, in dem die Stromänderung durch den Transistor 526N die entgegengesetzte Phase zum Eingangssignal V_ein,Hälfte hat, wird eine Spannungsabschwächung erhalten. Die Verstärkung oder Abschwächung durch die SSF-Stufe 502A ist demgemäß proportional zur Amplitude der Stromänderung der Stromquelle 526N.
Die Rückkopplungskapazitätsbank 440, die eine Gesamtkapazität C_f hat, weist eine Kapazität 522 in Reihe mit einem Schalter 516, eine Kapazität 518 in Reihe mit einem Schalter 512 und eine Kapazität 520 in Reihe mit einem Schalter 514 auf. Jedes dieser Kapazität-Schalter-Paare ist zwischen die Rückkopplungsspannung V_fb,Hälfte und das Gate des Transistors 526N geschaltet. Das Gate des Transistors 526N ist auch mit einer Kapazitätsbank 530 mit einer Kapazität C_p verbunden. Diese Kapazitätsbank 530 ist zwischen das Gate des Transistors 526N und die Spannung V_SS geschaltet. Durch selektives Schließen eines oder mehrerer der Schalter 516, 512 und 514 kann die Kapazität C_f der Rückkopplungskapazitätsbank 440 eingestellt werden, um eine auslegbare Verstärkung oder Abschwächung für die Verstärkerschaltung 401 (in 4 dargestellt), abhängig vom offenen/geschlossenen Zustand der Schalter 412, 414, 416 und 418 aus 4, bereitzustellen.
Die Rückkopplungskapazitätsbank 440 weist auch Schalter 534, 535 und 537 auf, die jeweils zwischen die Spannung V_SS und die jeweiligen Verbindungen der Kapazität-Schalter-Paare 522–516, 518–512 und 520–514 geschaltet sind. Durch Öffnen aller Schalter 516, 512 und 514 und Schließen aller Schalter 534, 535 und 537 wird eine Nichtrückkopplungskonfiguration für die Verstärkerschaltung 401 (in 4 dargestellt) bereitgestellt. Der gemeinsame Knoten zwischen den Schaltern 516 und 534 muss entweder mit V_fb,Hälfte oder V_SS verbunden werden, weshalb die Schalter alternativ geschlossen werden müssen. Das Gleiche gilt für die gemeinsamen Knoten zwischen 512 und 535, 514 und 537.
5B zeigt eine SSF-Stufe 502B gemäß einer alternativen Ausführungsform, die als eine der Eingangsstufen 402 oder 404 aus 4 verwendet werden kann. Die SSF-Stufe 502B aus 5B unterscheidet sich von der SSF-Stufe 502A aus 5A in der Hinsicht, dass der rückkopplungsgesteuerte NMOS-Strom-Bias-Transistor 526N durch einen rückkopplungsgesteuerten PMOS-Strom-Bias-Transistor 526P ersetzt wurde, der in den PMOS-Abschnitt der SSF-Stufe 502B im oberen Teil der SSF-Rückkopplungsschleife 509B versetzt wurde, dessen Gate jedoch noch mit der Verbindung zwischen der Rückkopplungskapazitätsbank 440 und der Kapazitätsbank 530 verbunden ist.
In der SSF-Rückkopplungsschleife 509B aus 5B ist die Source des Strom-Bias-Transistors 526P auch mit der Spannung V_DD statt mit dem Transistor 528 verbunden und ist der Drain des Strom-Bias-Transistors 526P mit dem Drain des Transistors 505 und dem Gate des Stromquellentransistors 508 statt mit der Spannung V_SS verbunden. Der Transistor 506 wurde auch entfernt, und das Drain des Transistors 505 wurde direkt mit dem Gate des Transistors 508 verbunden. Die hochohmige Widerstandsstufe 532 wurde auch in den oberen PMOS-Abschnitt der SSF-Stufe 502B versetzt, wo sie zwischen die Gates des Strom-Bias-Transistors 526P und des Transistors 505 geschaltet ist.
In der SSF-Rückkopplungsschleife 509B hängt der Strom durch den Strom-Bias-Transistor 526P von der auslegbaren Kapazität der Rückkopplungskapazitätsbank 440 ab, so dass die Verstärkung oder Abschwächung von der Rückkopplungskapazität abhängt. Gemäß einer Ausführungsform wird eine erste SSF-Stufe 502B als die Eingangsstufe 402 (in 4 dargestellt) verwendet, wobei die Spannungen V_ein,Hälfte, V_aus,Hälfte und V_fb,Hälfte dieser ersten SSF-Stufe 502B jeweils die Spannungen V_ein,p, V_aus,p und V_fb,p sind, und wird eine zweite identische SSF-Stufe 502B als die Eingangsstufe 404 (auch in 4 dargestellt) verwendet, wobei die Spannungen V_ein,Hälfte, V_aus,Hälfte und V_fb,Hälfte dieser zweiten SSF-Stufe 502B jeweils die Spannungen V_ein,n, V_aus,n und V_fb,n sind. Gemäß einer solchen Ausführungsform kann die Verstärkerschaltung 401 aus 4, wenn die Schalter 412 und 414 aus 4 geschlossen werden, eine Negative-dB-Verstärkung in Bezug auf eine Verstärkerschaltung, welche die Eingangsstufe 502D aus 5D verwendet, die keine kapazitive Rückkopplung aufweist, bereitstellen. Zusätzlich kann die Verstärkerschaltung 401 gemäß einer solchen Ausführungsform, wenn die Schalter 416 und 418 aus 4 geschlossen werden, eine Positive-dB-Verstärkung in Bezug auf eine Verstärkerschaltung, welche die Eingangsstufe 502D aus 5D verwendet, die keine kapazitive Rückkopplung aufweist, bereitstellen.
Die SSF-Stufe 502B hat eine durch die vorstehende Gleichung 2 genäherte Leerlaufspannungsverstärkung, wobei gm_sf die Transkonduktanz des Source-Folger-Transistors 504 ist und gm_s die Transkonduktanz des Strom-Bias-Transistors 526P der SSF-Stufe 502B ist. Wenn sie für eine Positive-dB-Verstärkung ausgelegt ist, hat die SSF-Stufe 502B gemäß der vorstehenden Gleichung 1 einen kapazitiven Rückkopplungskoeffizienten mit einem positiven Vorzeichen. Wenn sie für eine Negative-dB-Verstärkung ausgelegt ist, hat die SSF-Stufe 502B gemäß der vorstehenden Gleichung 3 einen kapazitiven Rückkopplungskoeffizienten mit einem negativen Vorzeichen.
6 zeigt eine Ausführungsform der AB-Schleifensteuerstufe 536 aus 5A und 5B. Die AB-Schleifensteuerstufe 536, die eine Stabilitätskompensationsstufe 602, einen PMOS-Transistor 621 und NMOS-Transistoren 624 und 628 aufweist, steuert das Gate des AB-Schleifentransistors 533.
Die AB-Schleifensteuerstufe 536 empfängt die Spannungen V_ab1, V_ab2 und V_ab3 von der Spannungs-Bias-Schaltung 406. Die Spannung V_ab1 wird am Gate des Transistors 628 empfangen, die Spannung V_ab2 wird am Gate des Transistors 624 empfangen, und die Spannung V_ab3 wird am Gate des Transistors 621 empfangen.
Das Drain des Transistors 628 ist mit dem Drain des Transistors 621, mit der Stabilitätskompensationsstufe 602 und dem Gate des Transistors 533 aus 5A und 5B gekoppelt. Die Source des Transistors 628 ist mit der Spannung V_SS verbunden. Die Spannung V_gp3 aus 5A und 5B wird an der Source des Transistors 621 bereitgestellt, und das Drain des Transistors 624 ist mit der Spannung V_DD verbunden.
Die Stabilitätskompensationsstufe 602 weist Anschlüsse 617 und 618, Widerstände 640 und 642, eine Kapazität 620 und einen Nebenschlussschalter 616 auf. Die Stabilitätskompensationsstufe 602 ist eine Miller-Kompensationsstufe, die eine Rückkopplung von der Ausgangsspannung V_aus,Hälfte bereitstellt, um eine ausreichende Phasenreserve für die AB-Schleife zu gewährleisten.
Die Spannung V_aus,Hälfte wird am Anschluss 618 der Stabilitätskompensationsstufe 602 empfangen, die mit einem Eingang des Kondensators 620 verbunden ist. Der Kondensator 620 und die Widerstände 640 und 642 sind vom Anschluss 618 zum Anschluss 617 der Stabilitätskompensationsstufe 602, die mit der Source des Transistors 624 verbunden ist, in Reihe geschaltet. Ein Nebenschlussschalter 616, der parallel zum Widerstand 640 geschaltet ist, kann dafür ausgelegt werden, den Widerstand 640 zu umgehen, wenn sich die Verstärkerschaltung 401 (in 4 dargestellt) im Niederleistungsmodus befindet.
7 zeigt eine Ausführungsform der SSF-Schleifen-Stabilitätskompensationsstufe 538 aus 5A und 5B. Die SSF-Schleifen-Stabilitätskompensationsstufe 538 weist die Stabilitätskompensationsstufe 602 aus 6 auf, die als zwei getrennte Stabilitätskompensationsstufen 602A und 602B implementiert wurde, die beide mit der Schienenspannung V_SS verbunden sind. Die SSF-Schleifen-Stabilitätskompensationsstufe 538 koppelt ein Stabilitätskompensationssignal zum Stabilisieren der SSF-Rückkopplungsschleife 509A aus 5A und 5B zurück.
Die SSF-Schleifen-Stabilitätskompensationsstufe 538 empfängt die Ausgangsspannung V_aus,Hälfte am Anschluss 618 der Stabilitätskompensationsstufe 602B. Der Anschluss 617 der Stabilitätskompensationsstufe 602B ist an einem gemeinsamen Knoten mit dem Anschluss 617 der Stabilitätskompensationsstufe 602A gekoppelt. Der Anschluss 618 der Stabilitätskompensationsstufe 602A ist mit der Spannung V_DD gekoppelt. Der gemeinsame Knoten der Stabilitätskompensationsstufe 602A weist die Spannung V_gp3 auf.
8 zeigt eine Spannungs-Bias-Schaltung 800, die als die Spannungs-Bias-Schaltung 406 aus 4 verwendet werden kann. Die Spannungs-Bias-Schaltung 800 stellt die Ausgangsspannungen V_ab1, V_ab2, V_ab3, V_gn3, V_gn2, V_gn1, V_gp1 und V_gp2, bereit. Die Spannungs-Bias-Schaltung 800 empfängt die Spannung V_REF an der Source eines als Diode geschalteten PMOS-Transistors 866, der eine Gate-Drain-Verbindung und auch eine Bulk-Source-Verbindung aufweist. Der PMOS-Transistor 866 ist mit einer durch die Transistoren 860 und den Kaskodentransistor 844 gebildeten Stromquelle vorgespannt. Der Gleichspannungspegel an der Gate-Drain-Verbindung des Transistors 866 ist daher V_REF – V_fh,866, wobei V_th,866 die Schwellenspannung des Transistors 866 ist. Das Gate und der Drain des Transistors 866 werden dann mit einer der hochohmigen Widerstandsstufen 422 aus 4 verbunden. Gemäß Ausführungsformen, bei denen jede der Eingangsstufen 402 und 404 aus 4 unter Verwendung einer Source-Folger-Vorrichtung (beispielsweise dem Transistor 504 aus den 5A–5D) implementiert ist, beträgt der Gleichspannungs-Ausgangspegel der Eingangsstufen 402 und 404 V_REF – V_th,866 + V_th,SF, wobei V_th,SF die Schwellenspannung der Source-Folger-Vorrichtung ist. Gemäß einer Ausführungsform sind die beiden Schwellenspannungen V_th,866 und V_th,SF gleich ausgelegt, weshalb der Gleichspannungs-Ausgangspegel der Eingangsstufen 402 und 404 gleich der kompensierten Referenzspannung V_REF ist.
Die Source des Transistors 844 ist mit dem Drain eines NMOS-Transistors 860 gekoppelt. Das Gate des Transistors 844 ist mit dem Drain und dem Gate eines NMOS-Transistors 834 und mit dem jeweiligen Gate von jedem der zusätzlichen NMOS-Transistoren 852, 826, 846, 836 und 838 gekoppelt. Das Gate des Transistors 860 ist mit dem Drain des Transistors 826 und mit dem jeweiligen Gate jedes der NMOS-Transistoren 854, 862, 856 und 858 gekoppelt. Die Sources der Transistoren 834, 826, 844, 846, 836 und 838 sind jeweils mit den Drains der Transistoren 852, 854, 860, 862, 856 und 858 gekoppelt. Die Sources der Transistoren 852, 854, 860, 862, 856 und 858 sind mit der Spannung V_SS gekoppelt. Der Strom I_bias,1 wird der Verbindung zwischen dem Drain des Transistors 826 und dem Gate des Transistors 854 bereitgestellt. Der Strom I_bias,2 wird der Verbindung zwischen dem Drain und dem Gate des Transistors 834 bereitgestellt.
Der Drain des Transistors 846 ist mit dem Drain und dem Gate eines PMOS-Transistors 822 gekoppelt. Der Drain des Transistors 836 ist mit dem Drain und dem Gate eines PMOS-Transistors 812 und mit dem jeweiligen Gate jedes der zusätzlichen PMOS-Transistoren 802, 818, 820, 814 und 816 gekoppelt. Der Drain des Transistors 838 ist mit dem Drain des Transistors 818 und mit den jeweiligen Gates von jedem der zusätzlichen PMOS-Transistoren 804, 806, 808 und 810 gekoppelt. Die Source des Transistors 822 ist mit dem Drain und dem Gate des PMOS-Transistors 864 verbunden. Die Sources der Transistoren 812, 818, 820, 814 und 816 sind jeweils mit den Drains der Transistoren 802, 804, 806, 808 und 810 gekoppelt. Die Sources der Transistoren 802, 804, 806, 808, 810 und 884 sind mit der Spannung V_DD gekoppelt. Der Drain des Transistors 820 ist mit dem Drain und dem Gate des NMOS-Transistors 828 gekoppelt. Die Source des Transistors 828 ist mit dem Drain und dem Gate des NMOS-Transistors 840 gekoppelt.
Der Drain des Transistors 814 ist mit dem Drain und dem Gate des NMOS-Transistors 824 gekoppelt. Die Source des Transistors 824 ist mit dem Drain und dem Gate des NMOS-Transistors 830, dem Gate des NMOS-Transistors 842 und dem Gate des NMOS-Transistors 850 gekoppelt. Die Source des Transistors 830 ist mit dem Drain des Transistors 842 gekoppelt, und die Source des Transistors 842 ist mit dem Drain des Transistors 850 gekoppelt. Der Drain des Transistors 816 ist mit dem Drain des NMOS-Transistors 833 und mit dem Gate des NMOS-Transistors 848 gekoppelt. Die Source des Transistors 833 ist mit dem Drain des Transistors 848 gekoppelt. Die Sources der Transistoren 840, 850 und 848 sind mit der Spannung V_SS gekoppelt.
Die Spannung V_gp2 wird an dem Drain des Transistors 818 bereitgestellt, und die Spannung V_gp1 wird an dem Drain des Transistors 812 bereitgestellt. Die Spannung V_gn1 wird an dem Drain des Transistors 824 bereitgestellt, die Spannung V_gn2 wird an dem Drain des Transistors 830 bereitgestellt, und die Spannung V_gn3 wird an dem Drain des Transistors 833 bereitgestellt. Die Spannung V_ab3 wird an dem Drain des Transistors 822 bereitgestellt, die Spannung V_ab2 wird an dem Drain des Transistors 828 bereitgestellt, und die Spannung V_ab1 wird an dem Drain des Transistors 826 bereitgestellt.
9 ist ein Flussdiagramm, das ein Verfahren 900 zum Bereitstellen einer kapazitiven Rückkopplung zeigt. Im Verfahren 900 ist eine Verstärkerschaltung mit einer Source-Folger- oder SSF-Topologie durch eine kapazitive Rückkopplung erweitert, um eine auslegbare Verstärkung zu haben, die in Bezug auf einen Verstärker ohne die kapazitive Rückkopplung entweder eine Positive-dB-Verstärkung oder eine Negative-dB-Verstärkung sein kann.
Das Verfahren 900 beginnt in Schritt 902. In Schritt 904 wird ein gewünschter Verstärkungspegel auf der Grundlage einer Ausgangsempfindlichkeit S_a einer Eingabevorrichtung berechnet, die mit der Verstärkerschaltung verbunden ist, so dass eine spezifizierte Ausgangsempfindlichkeit S_AUS des Ausgangssignals des Gesamtsystems mit einer minimalen zusätzlichen Verstärkung erreicht werden kann. In Schritt 906 werden die erste und die zweite Rückkopplungskapazitätsbank beide mit einer Kapazität ausgelegt, welche den gewünschten Verstärkungspegel bereitstellt. Die erste Rückkopplungskapazitätsbank ist in eine erste Unterschaltung der Verstärkerschaltung aufgenommen, und die zweite Rückkopplungskapazitätsbank ist in eine zweite Unterschaltung der Verstärkerschaltung aufgenommen. In Schritt 908 wird ein erstes der differenziellen Ausgangssignale der Verstärkerschaltung zur ersten Rückkopplungskapazitätsbank rückgekoppelt und wird das andere differenzielle Ausgangssignal zur zweiten Rückkopplungskapazitätsbank rückgekoppelt. Die Auswahl, welches vom positiven und vom negativen differenziellen Ausgangssignal zu jeder Rückkopplungskapazitätsbank rückgekoppelt wird, beruht darauf, ob der gewünschte Verstärkungspegel eine Positive-dB-Verstärkung oder eine Abschwächung in Bezug auf einen Verstärkungspegel ohne Rückkopplung eines Verstärkers, der keine kapazitive Rückkopplung aufweist, ist. In Schritt 910 wird eine skalierte Version des ersten differenziellen Ausgangssignals von der ersten Rückkopplungskapazitätsbank dem Gate eines ersten Strom-Bias-Transistors bereitgestellt, der in der ersten Unterschaltung enthalten ist, und wird eine skalierte Version der zweiten differenziellen Ausgabe von der zweiten Rückkopplungskapazitätsbank zum Gate eines zweiten Strom-Bias-Transistors rückgekoppelt, der in der zweiten Unterschaltung enthalten ist. Jeder dieser Strom-Bias-Transistoren steuert den Strom, der durch Transistoren der jeweiligen Unterschaltung fließt, wobei diese Transistoren einen jeweiligen Source-Folger-Transistor einschließen. Die auslegbare Verstärkung oder Abschwächung hängt von der Amplitude der Änderung des Stroms durch den Strom-Bias-Transistor ab. Das Verfahren 900 endet in Schritt 912.

10 zeigt mehrere differenzielle Wechselspannungs-Übertragungskurven für die SSF-Stufe 502A bei verschiedenen Konfigurationen der Rückkopplungskapazitätsbank 440, wenn die SSF-Stufe 502A im normalen Leistungsmodus wie die Eingangsstufen 402 und 404 der Verstärkerschaltung 401 verwendet wird. Die differenzielle Verstärkung ist gegen die Eingangssignalfrequenz für jede von acht verschiedenen Konfigurationen der Tiefpasskapazität C_p und der Rückkopplungskapazität C_f aufgetragen, die beide in der Größenordnung von Pikofarad (pF) liegen. Der Wert der differenziellen Verstärkung für jede dieser Konfigurationen ist auch in der nachstehenden Tabelle I bereitgestellt: Tabelle I. Differenzielle Verstärkung bei 1 kHz für acht verschiedene Konfigurationen

Konfigurationsnummer	C_p	C_f	Verstärkung bei 1 kHz (normale Leistung)
0	7 pF	0 pF	–0,12 dB
1	5,5 pF	1,5 pF	–0,51 dB
2	4 pF	3 pF	–0,98 dB
3	2,5 pF	4,5 pF	–1,42 dB
4	5,5 pF	1,5 pF	0,51 dB
5	4 pF	3 pF	1,07 dB
6	2,5 pF	4,5 pF	1,67 dB
7	1 pF	6 pF	2,32 dB

Die gestrichelte Kurve in 10 ist die Konfiguration ohne Rückkopplung (C_f = 0 pF), die erhalten wird, wenn alle Schalter 516, 512 und 514 (in 5A dargestellt) offen sind und alle Schalter 534, 535 und 537 geschlossen sind. Die vier durchgezogenen Kurven overhalb der gestrichelten Kurve werden erhalten, wenn die Schalter 412 und 414 geschlossen sind. Die drei gepunkteten Kurven unterhalb der gestrichelten Kurve wurden erhalten, als die Schalter 416 und 418 geschlossen waren.
11 zeigt das Signal-Rausch-Verhältnis (SNR) als Funktion der Verstärkungskonfiguration eines ASICs, der die Verstärkerschaltung 401 unter Verwendung der SSF-Stufe 502A als Eingangsstufen 402 und 404 implementiert. Die Auftragung aus 11 zeigt, dass das SNR des ASICs nicht von der ausgewählten Verstärkung abhängt. Dementsprechend kann gemäß Ausführungsformen, bei denen die Verstärkerschaltung 401 in einem Verstärkungssystem mit einer spezifizierten Ausgangsempfindlichkeit verwendet wird und die Eingabevorrichtung beispielsweise ein MEMS-Mikrofon ist, die geeignete Verstärkungskonfiguration entsprechend der MEMS-Empfindlichkeit gewählt werden.
12 zeigt die simulierte gesamte harmonische Verzerrung (THD) des ASICs über den Schalldruckpegel (SPL) für verschiedene Verstärkungskonfigurationen für einen ASIC gemäß einer Ausführungsform, welcher die Verstärkerschaltung 401 in einem Verstärkungssystem für das MEMS-Mikrofon 324 implementiert, wobei die SSF-Stufe 502A als die Eingangsstufen 402 und 404 verwendet wird. Die THD wird an den differenziellen Ausgangsanschlüssen 413 und 415 der Verstärkerschaltung 401 gemessen, und der SPL wird am differenziellen Eingang des Verstärkers 401 gemessen. Die differenzielle Ausgangsempfindlichkeit wird für eine Eingabe von 94 dB-SPL (entsprechend 1 Pascal-rms (Pa-rms)) durch Ändern der differenziellen Amplitude am Eingang des Verstärkers 401 auf –38 dBV-rms gesetzt. Die Konfiguration niedrigster Verstärkung ist durch die gestrichelte Linie in 12 angegeben, und die Konfiguration höchster Verstärkung ist durch die gepunktete Linie angegeben. Auch wenn diese Konfigurationen niedrigster und höchster Verstärkung die schlechteste Linearität aufweisen, hat die Konfiguration höchster Verstärkung noch eine akzeptable THD von etwa 0,6% THD bei 130 dB-SPL und hat die Konfiguration niedrigster Verstärkung eine sogar noch niedriegere THD von etwa 0,45% THD bei 130 dB-SPL.
Der Erläuterung dienende Ausführungsformen der vorliegenden Erfindung haben den Vorteil, dass sie nicht nur eine Positive-dB-Verstärkung, sondern auch eine Abschwächung bereitstellen. Gemäß einigen Ausführungsformen ist ein Rückkopplungsweg mit einer einstellbaren Kapazität von einem Verstärkerausgang zu einer Source-Folger- oder SSF-Stufe bereitgestellt, um eine auslegbare Verstärkung oder Abschwächung bereitzustellen. Gemäß einigen Ausführungsformen wird eine auslegbare Verstärkung bereitgestellt, um eine reduzierte Mikrofonempfindlichkeit durch Beschränkungen einer geringeren Baugruppengröße für ein MEMS-Mikrofon zu überwinden. Gemäß einigen Ausführungsformen ermöglicht es ein Verstärker mit einer auslegbaren Verstärkung oder Abschwächung, dass Sensoren in einem Sensorauslesesystem bei niedrigen Versorgungsspannungen mit einem niedrigen Rauschen und einem niedrigen Leistungsverbrauch arbeiten, während sie auch selbst dann, wenn hohe Eingangssignale angelegt werden, eine gute Linearität zeigen.
Es werden auch die folgenden zusätzlichen als Beispiel dienenden Ausführungsformen der vorliegenden Erfindung bereitgestellt. Gemäß einer ersten als Beispiel dienenden Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Signalauslesen bereitgestellt. Das Verfahren weist Folgendes auf: Empfangen, durch eine Verstärkerschaltung, eines positiven differenziellen Eingangssignals an einer ersten Unterschaltung der Verstärkerschaltung, wobei die erste Unterschaltung einen Source-Folger-Transistor aufweist. Das Verfahren weist auch Folgendes auf: Empfangen, durch die Verstärkerschaltung, eines negativen differenziellen Eingangssignals an einer zweiten Unterschaltung der Verstärkerschaltung, wobei die zweite Unterschaltung einen Source-Folger-Transistor aufweist. Das Verfahren weist auch Folgendes auf: Empfangen eines Paars von Ausgangssignalen an einem Paar von Ausgangsanschlüssen der Verstärkerschaltung, wobei das Paar von Ausgangssignalen ein Ausgangssignal der ersten Unterschaltung und ein Ausgangssignal der zweiten Unterschaltung aufweist. Das Verfahren weist auch Folgendes auf: Senden eines von dem Paar von Ausgangssignalen als ein erstes Rückkopplungssignal zu einer kapazitiven Rückkopplungsschaltung der ersten Unterschaltung und Senden eines von dem Paar von Ausgangssignalen als ein zweites Rückkopplungssignal zu einer kapazitiven Rückkopplungsschaltung der zweiten Unterschaltung. Das erste Rückkopplungssignal ist vom zweiten Rückkopplungssignal verschieden.
Auch kann die vorstehende erste als Beispiel dienende Ausführungsform so implementiert werden, dass sie eines oder mehrere der folgenden zusätzlichen Merkmale aufweist. Das Verfahren kann auch so implementiert werden, dass es ferner Folgendes aufweist: Bestimmen eines Ziel-Spannungsübertragungsverhältnisses der Verstärkerschaltung entsprechend einer Empfindlichkeit einer externen Eingabevorrichtung und entsprechend einer Ziel-Ausgangsempfindlichkeit eines Signalauslesens für die externe Eingabevorrichtung. Das Verfahren kann auch Folgendes aufweisen: Einstellen einer Kapazität der kapazitiven Rückkopplungsschaltung der ersten Unterschaltung entsprechend dem Ziel-Spannungsübertragungsverhältnis und Einstellen einer Kapazität einer kapazitiven Rückkopplungsschaltung der zweiten Unterschaltung entsprechend dem Ziel-Spannungsübertragungsverhältnis. Das Verfahren kann auch Folgendes aufweisen: Auswählen des ersten Rückkopplungssignals aus dem Paar von Ausgangssignalen entsprechend dem Ziel-Spannungsübertragungsverhältnis und Auswählen des zweiten Rückkopplungssignals aus dem Paar von Ausgangssignalen entsprechend dem Ziel-Spannungsübertragungsverhältnis.
Das Verfahren kann auch so implementiert werden, dass das Senden des ersten Rückkopplungssignals Folgendes aufweist: Bestimmen eines Nicht-Rückkopplungs-Spannungsübertragungsverhältnisses, Vergleichen des Ziel-Spannungsübertragungsverhältnisses mit dem Nicht-Rückkopplungs-Spannungsübertragungsverhältnis und Auswählen des Ausgangssignals der ersten Unterschaltung als das erste Rückkopplungssignal, wenn das Ziel-Spannungsübertragungsverhältnis größer ist als das Nicht-Rückkopplungs-Spannungsübertragungsverhältnis.
Das Verfahren kann auch so implementiert werden, dass jede von der ersten Unterschaltung und der zweiten Unterschaltung ferner eine Super-Source-Folger(SSF)-Stufe aufweist, welche den Source-Folger-Transistor aufweist. Das Verfahren kann auch so implementiert werden, dass jede von der ersten Unterschaltung und der zweiten Unterschaltung ferner einen Strom-Bias-Transistor mit einem Gate, das mit einem Ausgang der kapazitiven Rückkopplungsschaltung gekoppelt ist, und einen Rückkopplungsknoten, der mit einem Eingang der kapazitiven Rückkopplungsschaltung gekoppelt ist, aufweist. Das Verfahren kann auch so implementiert werden, dass ein auslegbares Spannungsübertragungsverhältnis von jeder von der ersten Unterschaltung und der zweiten Unterschaltung von einer Amplitude einer Stromänderung durch den Strom-Bias-Transistor abhängt.
Das Verfahren kann auch so implementiert werden, dass das positive differenzielle Eingangssignal und das negative differenzielle Eingangssignal als differenzielle Ausgaben einer externen Mikro-elektro-mechanisches-System(MEMS)-Vorrichtung erzeugt werden. Das Verfahren kann auch so implementiert werden, dass die externe MEMS-Vorrichtung ein externes Mikrofon aufweist, wobei das externe Mikrofon eine Membran aufweist, die kapazitiv mit einem Paar von Rückplatten gekoppelt ist, und die differenziellen Ausgaben der externen MEMS-Vorrichtung am Paar von Rückplatten erzeugt werden.
Gemäß einer zweiten als Beispiel dienenden Ausführungsform der vorliegenden Erfindung wird eine Verstärkerschaltung bereitgestellt. Die Verstärkerschaltung weist ein Paar von Unterschaltungen auf, das eine erste Unterschaltung und eine zweite Unterschaltung aufweist, die jeweils einen Pufferverstärker und eine Rückkopplungsschaltung, die einen Rückkopplungskondensator aufweist, aufweisen. Die Verstärkerschaltung weist auch ein Paar von Ausgangsanschlüssen auf. Die erste Unterschaltung und die zweite Unterschaltung erzeugen jeweils ein anderes Ausgangssignal von einem Paar von Ausgangssignalen. Das Paar von Ausgangssignalen weist ein erstes Ausgangssignal und ein zweites Ausgangssignal auf. Die Verstärkerschaltung ist dafür ausgelegt, ein positives differenzielles Eingangssignal an der ersten Unterschaltung zu empfangen, ein negatives differenzielles Eingangssignal an der zweiten Unterschaltung zu empfangen und das Paar von Ausgangssignalen zu empfangen. Die Verstärkerschaltung ist auch dafür ausgelegt, das erste Ausgangssignal zur Rückkopplungsschaltung der ersten Unterschaltung zu senden und das zweite Ausgangssignal zur Rückkopplungsschaltung der zweiten Unterschaltung zu senden.
Auch kann die vorstehende zweite als Beispiel dienende Ausführungsform so implementiert werden, dass sie eines oder mehrere der folgenden zusätzlichen Merkmale aufweist. Die Verstärkerschaltung kann auch so implementiert sein, dass sie ferner dafür ausgelegt ist, entsprechend einem Ziel-Spannungsübertragungsverhältnis eine Kapazität der Rückkopplungsschaltung von jeder von der ersten Unterschaltung und der zweiten Unterschaltung einzustellen und entsprechend dem Ziel-Spannungsübertragungsverhältnis das erste Ausgangssignal aus einem Paar von Ausgangssignalen, das einen Ausgang der ersten Unterschaltung und einen Ausgang der zweiten Unterschaltung aufweist, auszuwählen. Die Verstärkerschaltung kann auch dafür ausgelegt sein, entsprechend dem Ziel-Spannungsübertragungsverhältnis das zweite Ausgangssignal aus dem Paar von Ausgangssignalen auszuwählen, so dass das zweite Ausgangssignal vom ersten Ausgangssignal verschieden ist.
Die Verstärkerschaltung kann auch so implementiert werden, dass das positive differenzielle Eingangssignal und das negative differenzielle Eingangssignal als differenzielle Ausgaben einer externen Mikro-elektro-mechanisches-System(MEMS)-Vorrichtung erzeugt werden. Die Verstärkerschaltung kann auch so implementiert sein, dass die externe MEMS-Vorrichtung ein externes Mikrofon aufweist, wobei das externe Mikrofon eine Membran aufweist, die kapazitiv mit einem Paar von Rückplatten gekoppelt ist, und die differenziellen Ausgaben der externen MEMS-Vorrichtung am Paar von Rückplatten erzeugt werden.
Die Verstärkerschaltung kann auch so implementiert werden, dass jede von der ersten Unterschaltung und der zweiten Unterschaltung ferner eine Super-Source-Folger(SSF)-Stufe aufweist. Die SSF-Stufe kann auch den Pufferverstärker aufweisen.
Die Verstärkerschaltung kann auch so implementiert sein, dass jede von dem Paar von Unterschaltungen ferner eine Strom-Bias-Schaltung aufweist, die in Reihe mit dem Pufferverstärker geschaltet ist, wobei die Strom-Bias-Schaltung einen Strom-Bias-Transistor mit einem Gate aufweist, das mit einem Ausgang der Rückkopplungsschaltung gekoppelt ist. Das Verfahren kann auch so implementiert werden, dass jede von dem Paar von Unterschaltungen ferner einen Unterschaltungs-Eingangsknoten, der mit einem Gate des Pufferverstärkers gekoppelt ist, einen Unterschaltungs-Ausgangsknoten und einen Rückkopplungsknoten, der mit einem Eingang der Rückkopplungsschaltung gekoppelt ist, aufweist. Die Verstärkerschaltung kann auch so implementiert werden, dass ein positiver Eingangsanschluss der Verstärkerschaltung mit dem Unterschaltungs-Eingangsknoten der ersten Unterschaltung gekoppelt ist, ein negativer Eingangsanschluss der Verstärkerschaltung mit dem Unterschaltungs-Eingangsknoten der zweiten Unterschaltung gekoppelt ist, ein erster Ausgangsanschluss mit dem Unterschaltungs-Ausgangsknoten der ersten Unterschaltung gekoppelt ist und ein zweiter Ausgangsanschluss mit dem Unterschaltungs-Ausgangsknoten der zweiten Unterschaltung gekoppelt ist.
Die Verstärkerschaltung kann auch so implementiert sein, dass ein auslegbares Spannungsübertragungsverhältnis von jeder von dem Paar von Unterschaltungen von einer Amplitude einer Stromänderung durch den Strom-Bias-Transistor abhängt. Die Verstärkerschaltung kann auch so implementiert sein, dass die Strom-Bias-Schaltung ferner einen Stromquellentransistor aufweist, der in Reihe mit dem Pufferverstärker geschaltet ist, wobei der Stromquellentransistor ein Gate aufweist, das mit einem Eingang der Strom-Bias-Schaltung gekoppelt ist. Die Strom-Bias-Schaltung kann ferner auch mehrere Kaskodentransistoren aufweisen, die mit dem Gate des Stromquellentransistors gekoppelt und in Reihe mit dem Strom-Bias-Transistor geschaltet sind.
Die Verstärkerschaltung kann auch eine Spannungs-Bias-Schaltung aufweisen, die dafür ausgelegt ist, mehrere Bias-Spannungen bereitzustellen, welche eine erste Bias-Spannung, eine zweite Bias-Spannung und eine dritte Bias-Spannung einschließen. Die Verstärkerschaltung kann auch so implementiert sein, dass die erste Bias-Spannung mit dem positiven Eingangsanschluss und dem negativen Eingangsanschluss gekoppelt ist. Die Verstärkerschaltung kann auch so implementiert sein, dass die mehreren Kaskodentransistoren einen p-Kanal-Kaskodentransistor, der in Reihe mit dem Gate des Stromquellentransistors geschaltet ist, einschließen, wobei der p-Kanal-Kaskodentransistor ein Gate aufweist, das mit der zweiten Bias-Spannung gekoppelt ist. Die mehreren Kaskodentransistoren können auch einen n-Kanal-Kaskodentransistor einschließen, der in Reihe mit dem p-Kanal-Kaskodentransistor und mit dem Gate des Stromquellentransistors geschaltet ist, wobei der n-Kanal-Kaskodentransistor ein Gate aufweist, das mit der dritten Bias-Spannung gekoppelt ist.
Die Verstärkerschaltung kann auch so implementiert sein, dass die Rückkopplungsschaltung von jeder von dem Paar von Unterschaltungen mehrere Rückkopplungskondensatoren und mehrere Schalter, die mit dem Rückkopplungsknoten und den mehreren Rückkopplungskondensatoren gekoppelt sind, aufweist. Die Verstärkerschaltung kann auch so implementiert sein, dass der Strom-Bias-Transistor von jeder von dem Paar von Unterschaltungen einen p-Kanal-Transistor einschließt.
Gemäß einer dritten als Beispiel dienenden Ausführungsform der vorliegenden Erfindung ist ein Verstärkersystem vorgesehen. Das Verstärkersystem weist ein Paar von Unterschaltungen auf, die jeweils einen Pufferverstärker, eine Rückkopplungsschaltung, die einen Rückkopplungskondensator aufweist, und eine Strom-Bias-Schaltung, die in Reihe mit dem Pufferverstärker geschaltet ist, aufweisen. Die Strom-Bias-Schaltung weist einen Strom-Bias-Transistor auf, dessen Gate mit einem Ausgang der Rückkopplungsschaltung gekoppelt ist. Das Verstärkersystem weist ferner einen Eingangsknoten, der mit einem Gate des Pufferverstärkers gekoppelt ist, einen Ausgangsknoten und einen Rückkopplungsknoten, der mit einem Eingang der Rückkopplungsschaltung gekoppelt ist, auf. Die Verstärkerschaltung weist auch einen positiven differenziellen Eingangsanschluss, der mit dem Eingangsknoten einer ersten Unterschaltung des Paars von Unterschaltungen gekoppelt ist, einen negativen differenziellen Eingangsanschluss, der mit dem Eingangsknoten einer zweiten Unterschaltung des Paars von Unterschaltungen gekoppelt ist, und ein Paar von Ausgangsanschlüssen auf. Das Paar von Ausgangsanschlüssen schließt einen ersten Ausgangsanschluss und einen zweiten Ausgangsanschluss ein. Der Rückkopplungsknoten von jeder von dem Paar von Unterschaltungen ist mit einem anderen von dem Paar von Ausgangsanschlüssen gekoppelt. Der erste Ausgangsanschluss ist mit dem Ausgangsknoten der ersten Unterschaltung gekoppelt, und der zweite Ausgangsanschluss ist mit dem Ausgangsknoten der zweiten Unterschaltung gekoppelt.
Auch kann die vorstehende dritte als Beispiel dienende Ausführungsform so implementiert sein, dass sie eines oder mehrere der folgenden zusätzlichen Merkmale aufweist. Das Verstärkersystem kann auch so implementiert sein, dass der positive differenzielle Eingangsanschluss und der negative differenzielle Eingangsanschluss mit differenziellen Ausgangsanschlüssen einer externen Mikro-elektro-mechanisches-System(MEMS)-Vorrichtung gekoppelt sind. Das Verstärkersystem kann auch so implementiert sein, dass die externe MEMS-Vorrichtung ein externes Mikrofon aufweist, wobei das externe Mikrofon eine Membran aufweist, die kapazitiv mit einem Paar von Rückplatten gekoppelt ist, und die differenziellen Ausgangsanschlüsse der externen MEMS-Vorrichtung mit dem Paar von Rückplatten gekoppelt sind.
Das Verstärkersystem kann auch so implementiert sein, dass die Strom-Bias-Schaltung ferner einen Stromquellentransistor aufweist, der in Reihe mit dem Pufferverstärker geschaltet ist, wobei der Stromquellentransistor ein Gate aufweist, das mit dem Eingang der Strom-Bias-Schaltung gekoppelt ist. Die Strom-Bias-Schaltung kann auch mehrere Kaskodentransistoren aufweisen, die mit dem Gate des Stromquellentransistors gekoppelt sind und in Reihe mit dem Strom-Bias-Transistor geschaltet sind. Das Verstärkersystem kann auch eine Spannungs-Bias-Schaltung aufweisen, die dafür ausgelegt ist, mehrere Bias-Spannungen bereitzustellen, welche eine erste Bias-Spannung, eine zweite Bias-Spannung und eine dritte Bias-Spannung einschließen.
Das Verstärkersystem kann auch so implementiert sein, dass die erste Bias-Spannung mit dem positiven differenziellen Eingangsanschluss und mit dem negativen differenziellen Eingangsanschluss gekoppelt ist und die mehreren Kaskodentransistoren einen p-Kanal-Kaskodentransistor, der in Reihe mit dem Gate des Stromquellentransistors geschaltet ist, einschließen. Der p-Kanal-Kaskodentransistor kann auch ein Gate aufweisen, das mit der zweiten Bias-Spannung gekoppelt ist. Die mehreren Kaskodentransistoren können auch einen n-Kanal-Kaskodentransistor einschließen, der in Reihe mit dem p-Kanal-Kaskodentransistor und mit dem Gate des Stromquellentransistors geschaltet ist, wobei der n-Kanal-Kaskodentransistor ein Gate aufweist, das mit der dritten Bias-Spannung gekoppelt ist. Das Verstärkersystem kann auch so implementiert sein, dass die Kapazität der Rückkopplungsschaltung von jeder von dem Paar von Unterschaltungen einstellbar ist, und der Rückkopplungskondensator von jeder von dem Paar von Unterschaltungen mehrere Rückkopplungskondensatoren einschließt.
Das Verstärkersystem kann auch so implementiert sein, dass die Rückkopplungsschaltung von jeder von dem Paar von Unterschaltungen ferner mehrere Schalter aufweist, die mit dem Rückkopplungsknoten und mit den mehreren Rückkopplungskondensatoren gekoppelt sind. Das Verstärkersystem kann auch so implementiert sein, dass das auslegbare Spannungsübertragungsverhältnis von jeder von dem Paar von Unterschaltungen von einer Amplitude einer Stromänderung durch den Strom-Bias-Transistor abhängt. Das Verstärkersystem kann auch so implementiert sein, dass der Strom-Bias-Transistor von jeder von dem Paar von Unterschaltungen einen p-Kanal-Transistor einschließt.
Wenngleich diese Erfindung mit Bezug auf der Erläuterung dienende Ausführungsformen beschrieben wurde, sollte diese Beschreibung nicht in einschränkendem Sinne ausgelegt werden. Verschiedene Modifikationen und Kombinationen der der Erläuterung dienenden Ausführungsformen sowie andere Ausführungsformen der Erfindung werden Fachleuten auf dem Gebiet beim Lesen der Beschreibung einfallen. Es ist daher vorgesehen, dass die anliegenden Ansprüche beliebige solcher Modifikationen oder Ausführungsformen einschließen.

Claims

Verfahren zum Signalauslesen, welches Folgendes umfasst: Empfangen, durch eine Verstärkerschaltung, eines positiven differenziellen Eingangssignals an einer ersten Unterschaltung der Verstärkerschaltung, wobei die erste Unterschaltung einen Source-Folger-Transistor umfasst; Empfangen, durch die Verstärkerschaltung, eines negativen differenziellen Eingangssignals an einer zweiten Unterschaltung der Verstärkerschaltung, wobei die zweite Unterschaltung einen Source-Folger-Transistor umfasst; Empfangen eines Paars von Ausgangssignalen an einem Paar von Ausgangsanschlüssen der Verstärkerschaltung, wobei das Paar von Ausgangssignalen ein Ausgangssignal der ersten Unterschaltung und ein Ausgangssignal der zweiten Unterschaltung umfasst; Senden eines von dem Paar von Ausgangssignalen als ein erstes Rückkopplungssignal zu einer kapazitiven Rückkopplungsschaltung der ersten Unterschaltung; und Senden eines von dem Paar von Ausgangssignalen als ein zweites Rückkopplungssignal zu einer kapazitiven Rückkopplungsschaltung der zweiten Unterschaltung, wobei das erste Rückkopplungssignal vom zweiten Rückkopplungssignal verschieden ist.
Verfahren nach Anspruch 1, welches ferner Folgendes umfasst: Bestimmen eines Ziel-Spannungsübertragungsverhältnisses der Verstärkerschaltung entsprechend einer Empfindlichkeit einer externen Eingabevorrichtung und entsprechend einer Ziel-Ausgangsempfindlichkeit eines Signalauslesens für die externe Eingabevorrichtung; Einstellen einer Kapazität der kapazitiven Rückkopplungsschaltung der ersten Unterschaltung entsprechend dem Ziel-Spannungsübertragungsverhältnis; und Einstellen einer Kapazität einer kapazitiven Rückkopplungsschaltung der zweiten Unterschaltung entsprechend dem Ziel-Spannungsübertragungsverhältnis.
Verfahren nach Anspruch 2, welches ferner Folgendes umfasst: Auswählen des ersten Rückkopplungssignals aus dem Paar von Ausgangssignalen entsprechend dem Ziel-Spannungsübertragungsverhältnis; und Auswählen des zweiten Rückkopplungssignals aus dem Paar von Ausgangssignalen entsprechend dem Ziel-Spannungsübertragungsverhältnis.
Verfahren nach Anspruch 3, wobei: das Senden des ersten Rückkopplungssignals Folgendes umfasst: Bestimmen eines Nicht-Rückkopplungs-Spannungsübertragungsverhältnisses; Vergleichen des Ziel-Spannungsübertragungsverhältnisses mit dem Nicht-Rückkopplungs-Spannungsübertragungsverhältnis; und Auswählen des Ausgangssignals der ersten Unterschaltung als das erste Rückkopplungssignal, wenn das Ziel-Spannungsübertragungsverhältnis größer ist als das Nicht-Rückkopplungs-Spannungsübertragungsverhältnis.
Verfahren nach einem der Ansprüche 1 bis 4, wobei jede von der ersten Unterschaltung und der zweiten Unterschaltung ferner eine Super-Source-Folger(SSF)-Stufe umfasst, welche den Source-Folger-Transistor umfasst.
Verfahren nach einem der Ansprüche 1 bis 5, wobei jede von der ersten Unterschaltung und der zweiten Unterschaltung ferner Folgendes umfasst: einen Strom-Bias-Transistor, der ein Gate umfasst, das mit einem Ausgang der kapazitiven Rückkopplungsschaltung gekoppelt ist; und einen Rückkopplungsknoten, der mit einem Eingang der kapazitiven Rückkopplungsschaltung gekoppelt ist.
Verfahren nach Anspruch 6, wobei ein auslegbares Spannungsübertragungsverhältnis von jeder von der ersten Unterschaltung und der zweiten Unterschaltung von einer Amplitude einer Stromänderung durch den Strom-Bias-Transistor abhängt.
Verfahren nach einem der Ansprüche 1 bis 7, wobei das positive differenzielle Eingangssignal und das negative differenzielle Eingangssignal als differenzielle Ausgaben einer externen Mikro-elektro-mechanisches-System(MEMS)-Vorrichtung erzeugt werden.
Verfahren nach Anspruch 8, wobei: die externe MEMS-Vorrichtung ein externes Mikrofon umfasst, wobei das externe Mikrofon eine Membran umfasst, die kapazitiv mit einem Paar von Rückplatten gekoppelt ist; und die differenziellen Ausgaben der externen MEMS-Vorrichtung am Paar von Rückplatten erzeugt werden.
Verstärkerschaltung, welche Folgendes umfasst: ein Paar von Unterschaltungen, das eine erste Unterschaltung und eine zweite Unterschaltung umfasst, welche jeweils Folgendes umfassen: einen Pufferverstärker; und eine Rückkopplungsschaltung, die einen Rückkopplungskondensator umfasst; und ein Paar von Ausgangsanschlüssen, wobei: die erste Unterschaltung und die zweite Unterschaltung jeweils ein anderes Ausgangssignal von einem Paar von Ausgangssignalen erzeugen; das Paar von Ausgangssignalen ein erstes Ausgangssignal und ein zweites Ausgangssignal umfasst; und die Verstärkerschaltung dafür ausgelegt ist, Folgendes auszuführen: Empfangen eines positiven differenziellen Eingangssignals an der ersten Unterschaltung, Empfangen eines negativen differenziellen Eingangssignals an der zweiten Unterschaltung, Empfangen des Paars von Ausgangssignalen am Paar von Ausgangsanschlüssen, Senden des ersten Ausgangssignals zur Rückkopplungsschaltung der ersten Unterschaltung und Senden des zweiten Ausgangssignals zur Rückkopplungsschaltung der zweiten Unterschaltung.
Verstärkerschaltung nach Anspruch 10, wobei die Verstärkerschaltung ferner dafür ausgelegt ist, Folgendes auszuführen: Einstellen einer Kapazität der Rückkopplungsschaltung von jeder von der ersten Unterschaltung und der zweiten Unterschaltung entsprechend einem Ziel-Spannungsübertragungsverhältnis; Auswählen des ersten Ausgangssignals aus einem Paar von Ausgangssignalen, das einen Ausgang der ersten Unterschaltung und einen Ausgang der zweiten Unterschaltung umfasst, entsprechend dem Ziel-Spannungsübertragungsverhältnis; und Auswählen des zweiten Ausgangssignals aus dem Paar von Ausgangssignalen, wobei das zweite Ausgangssignal vom ersten Ausgangssignal verschieden ist, entsprechend dem Ziel-Spannungsübertragungsverhältnis.
Verstärkerschaltung nach einem der Ansprüche 10 oder 11, wobei das positive differenzielle Eingangssignal und das negative differenzielle Eingangssignal als differenzielle Ausgaben einer externen Mikro-elektro-mechanisches-System(MEMS)-Vorrichtung erzeugt werden.
Verstärkerschaltung nach Anspruch 12, wobei: die externe MEMS-Vorrichtung ein externes Mikrofon umfasst, wobei das externe Mikrofon eine Membran umfasst, die kapazitiv mit einem Paar von Rückplatten gekoppelt ist; und die differenziellen Ausgaben der externen MEMS-Vorrichtung am Paar von Rückplatten erzeugt werden.
Verstärkerschaltung nach einem der Ansprüche 10 bis 13, wobei jede von der ersten Unterschaltung und der zweiten Unterschaltung ferner eine Super-Source-Folger(SSF)-Stufe umfasst, welche den Pufferverstärker umfasst.
Verstärkerschaltung nach einem der Ansprüche 10 bis 14, wobei: jede von dem Paar von Unterschaltungen ferner Folgendes umfasst: eine Strom-Bias-Schaltung, die in Reihe mit dem Pufferverstärker geschaltet ist, wobei die Strom-Bias-Schaltung einen Strom-Bias-Transistor umfasst, der ein Gate umfasst, das mit einem Ausgang der Rückkopplungsschaltung gekoppelt ist; einen Unterschaltungs-Eingangsknoten, der mit einem Gate des Pufferverstärkers gekoppelt ist; einen Unterschaltungs-Ausgangsknoten; und einen Rückkopplungsknoten, der mit einem Eingang der Rückkopplungsschaltung gekoppelt ist; ein positiver Eingangsanschluss der Verstärkerschaltung mit dem Unterschaltungs-Eingangsknoten der ersten Unterschaltung gekoppelt ist; ein negativer Eingangsanschluss der Verstärkerschaltung mit dem Unterschaltungs-Eingangsknoten der zweiten Unterschaltung gekoppelt ist; ein erster Ausgangsanschluss mit dem Unterschaltungs-Ausgangsknoten der ersten Unterschaltung gekoppelt ist; und ein zweiter Ausgangsanschluss mit dem Unterschaltungs-Ausgangsknoten der zweiten Unterschaltung gekoppelt ist.
Verstärkerschaltung nach Anspruch 15, wobei das auslegbare Spannungsübertragungsverhältnis von jeder von dem Paar von Unterschaltungen von einer Amplitude einer Stromänderung durch den Strom-Bias-Transistor abhängt.
Verstärkerschaltung nach Anspruch 16, wobei die Strom-Bias-Schaltung ferner Folgendes umfasst: einen Stromquellentransistor, der in Reihe mit dem Pufferverstärker geschaltet ist, wobei der Stromquellentransistor ein Gate umfasst, das mit einem Eingang der Strom-Bias-Schaltung gekoppelt ist; und mehrere Kaskodentransistoren, die mit dem Gate des Stromquellentransistors gekoppelt sind und in Reihe mit dem Strom-Bias-Transistor geschaltet sind.
Verstärkerschaltung nach Anspruch 17, welche ferner Folgendes umfasst: eine Spannungs-Bias-Schaltung, die dafür ausgelegt ist, mehrere Bias-Spannungen bereitzustellen, welche eine erste Bias-Spannung, eine zweite Bias-Spannung und eine dritte Bias-Spannung umfassen, wobei: die erste Bias-Spannung mit dem positiven Eingangsanschluss und dem negativen Eingangsanschluss gekoppelt ist; und die mehreren Kaskodentransistoren Folgendes umfassen: einen p-Kanal-Kaskodentransistor, der in Reihe mit dem Gate des Stromquellentransistors geschaltet ist, wobei der p-Kanal-Kaskodentransistor ein Gate umfasst, das mit der zweiten Bias-Spannung gekoppelt ist; und einen n-Kanal-Kaskodentransistor, der in Reihe mit dem p-Kanal-Kaskodentransistor und mit dem Gate des Stromquellentransistors geschaltet ist, wobei der n-Kanal-Kaskodentransistor ein Gate umfasst, das mit der dritten Bias-Spannung gekoppelt ist.
Verstärkerschaltung nach Anspruch 18, wobei die Rückkopplungsschaltung von jeder von dem Paar von Unterschaltungen Folgendes umfasst: mehrere Rückkopplungskondensatoren; und mehrere Schalter, die mit dem Rückkopplungsknoten und mit den mehreren Rückkopplungskondensatoren gekoppelt sind.
Verstärkerschaltung nach einem der Ansprüche 15 bis 19, wobei der Strom-Bias-Transistor von jeder von dem Paar von Unterschaltungen einen p-Kanal-Transistor umfasst.
Verstärkersystem, welches Folgendes umfasst: ein Paar von Unterschaltungen, welche jeweils Folgendes umfassen: einen Pufferverstärker; eine Rückkopplungsschaltung, die einen Rückkopplungskondensator umfasst; und eine Strom-Bias-Schaltung, die in Reihe mit dem Pufferverstärker geschaltet ist, wobei die Strom-Bias-Schaltung einen Strom-Bias-Transistor umfasst, der ein mit einem Ausgang der Rückkopplungsschaltung gekoppeltes Gate umfasst; einen Eingangsknoten, der mit einem Gate des Pufferverstärkers gekoppelt ist; einen Ausgangsknoten; einen Rückkopplungsknoten, der mit einem Eingang der Rückkopplungsschaltung gekoppelt ist; einen positiven differenziellen Eingangsanschluss, der mit dem Eingangsknoten einer ersten Unterschaltung von dem Paar von Unterschaltungen gekoppelt ist; einen negativen differenziellen Eingangsanschluss, der mit dem Eingangsknoten einer zweiten Unterschaltung des Paars von Unterschaltungen gekoppelt ist; und ein Paar von Ausgangsanschlüssen, welches einen ersten Ausgangsanschluss und einen zweiten Ausgangsanschluss umfasst, wobei der Rückkopplungsknoten von jeder von dem Paar von Unterschaltungen mit einem anderen von dem Paar von Ausgangsanschlüssen gekoppelt ist, der erste Ausgangsanschluss mit dem Ausgangsknoten der ersten Unterschaltung gekoppelt ist und der zweite Ausgangsanschluss mit dem Ausgangsknoten der zweiten Unterschaltung gekoppelt ist.
Verstärkersystem nach Anspruch 21, wobei der positive differenzielle Eingangsanschluss und der negative differenzielle Eingangsanschluss mit differenziellen Ausgangsanschlüssen einer externen Mikro-elektro-mechanisches-System(MEMS)-Vorrichtung gekoppelt sind.
Verstärkersystem nach Anspruch 22, wobei: die externe MEMS-Vorrichtung ein externes Mikrofon umfasst, wobei das externe Mikrofon eine Membran umfasst, die kapazitiv mit einem Paar von Rückplatten gekoppelt ist; und die differenziellen Ausgangsanschlüsse der externen MEMS-Vorrichtung mit dem Paar von Rückplatten gekoppelt sind.
Verstärkersystem nach einem der Ansprüche 21 bis 23, wobei die Strom-Bias-Schaltung ferner Folgendes umfasst: einen Stromquellentransistor, der in Reihe mit dem Pufferverstärker geschaltet ist, wobei der Stromquellentransistor ein Gate, das mit dem Eingang der Strom-Bias-Schaltung gekoppelt ist, umfasst; und mehrere Kaskodentransistoren, die mit dem Gate des Stromquellentransistors gekoppelt und in Reihe mit dem Strom-Bias-Transistor geschaltet sind.
Verstärkersystem nach Anspruch 24, welches ferner Folgendes umfasst: eine Spannungs-Bias-Schaltung, die dafür ausgelegt ist, mehrere Bias-Spannungen bereitzustellen, welche eine erste Bias-Spannung, eine zweite Bias-Spannung und eine dritte Bias-Spannung umfassen, wobei: die erste Bias-Spannung mit dem positiven differenziellen Eingangsanschluss und dem negativen differenziellen Eingangsanschluss gekoppelt ist; und die mehreren Kaskodentransistoren Folgendes umfassen: einen p-Kanal-Kaskodentransistor, der in Reihe mit dem Gate des Stromquellentransistors geschaltet ist, wobei der p-Kanal-Kaskodentransistor ein Gate umfasst, das mit der zweiten Bias-Spannung gekoppelt ist, und einen n-Kanal-Kaskodentransistor, der in Reihe mit dem p-Kanal-Kaskodentransistor und mit dem Gate des Stromquellentransistors geschaltet ist, wobei der n-Kanal-Kaskodentransistor ein Gate umfasst, das mit der dritten Bias-Spannung gekoppelt ist.
Verstärkersystem nach Anspruch 25, wobei: die Kapazität der Rückkopplungsschaltung von jeder von dem Paar von Unterschaltungen einstellbar ist; und der Rückkopplungskondensator von jeder von dem Paar von Unterschaltungen mehrere Rückkopplungskondensatoren umfasst.
Verstärkersystem nach Anspruch 26, wobei die Rückkopplungsschaltung von jeder von dem Paar von Unterschaltungen ferner mehrere Schalter umfasst, die mit dem Rückkopplungsknoten und den mehreren Rückkopplungskondensatoren gekoppelt sind.
Verstärkersystem nach Anspruch 27, wobei das auslegbare Spannungsübertragungsverhältnis von jeder von dem Paar von Unterschaltungen von einer Amplitude einer Stromänderung durch den Strom-Bias-Transistor abhängt.
Verstärkersystem nach Anspruch 28, wobei der Strom-Bias-Transistor von jeder von dem Paar von Unterschaltungen einen p-Kanal-Transistor umfasst.