-
Die Erfindung bezieht sich auf elektrische Anordnungen zum Speichern von Messdaten und ein Verfahren zum Speichern von Messdaten.
-
Die Erfindung bezieht sich auf eine elektrische Anordnung mit zumindest einem Messwertaufbereitungsmodul, zumindest einem Messwertschnittstellenmodul, das über einen ersten Datenbus mit dem zumindest einen Messwertaufbereitungsmodul in Verbindung steht und von dem Messwertaufbereitungsmodul über den ersten Datenbus Messdaten erhalten kann, und einem Hauptprozessor, der im Betrieb die Messdaten von dem Messwertschnittstellenmodul über einen zweiten Datenbus empfangen und diese während seines Betriebs in einem mit dem Hauptprozessor in Verbindung stehenden Datenspeicher abspeichern kann. Messwertschnittstellenmodule, Hauptprozessoren und Datenspeicher für derartige Anordnungen werden von der imc Meßsysteme GmbH zur Verarbeitung von Messsignalen unter dem Produktnamen imc BUSDAQ vertrieben.
-
Der Erfindung liegt die Aufgabe zugrunde, eine elektrische Anordnung anzugeben, die zum Empfangen von Messsignalen und Speichern von Messdaten geeignet ist und ein besonders schnelles Speichern in dem Datenspeicher ermöglicht.
-
Diese Aufgabe wird erfindungsgemäß durch eine elektrische Anordnung mit den Merkmalen gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen der erfindungsgemäßen Anordnung sind in Unteransprüchen angegeben.
-
Danach ist erfindungsgemäß vorgesehen, dass an den zweiten Datenbus eine Speicherdirektzugriffskontrolleinheit angeschlossen ist, die dem Messwertschnittstellenmodul einen Speicherdirektzugriff auf den Datenspeicher ermöglicht und dem Messwertschnittstellenmodul erlaubt, die Messdaten ohne Mitwirkung des Betriebssystems des Hauptprozessors in dem Datenspeicher abzuspeichern, und das Messwertschnittstellenmodul derart ausgestaltet ist, dass es bei nicht empfangsbereitem Betriebssystem des Hauptprozessors die Messdaten unter Mitwirkung der Speicherdirektzugriffskontrolleinheit in dem Datenspeicher abspeichert.
-
Ein wesentlicher Vorteil der erfindungsgemäßen Anordnung ist darin zu sehen, dass ein Abspeichern von Messdaten zügig erfolgen kann, und zwar noch bevor das Betriebssystem des Hauptprozessors betriebsbereit ist. Liegen keine zu verarbeitenden oder abzuspeichernden Messdaten vor, so wird der Hauptprozessor vorzugsweise in einen Energiesparmodus geschaltet oder abgeschaltet und das Betriebssystem wird heruntergefahren. Liegen nun plötzlich wieder zu verarbeitende Messdaten vor, so muss zunächst das Betriebssystem des Hauptprozessors gestartet werden, bevor es mit der Verarbeitung oder dem Speichern der Messdaten in dem Datenspeicher beginnen kann. An dieser Stelle setzt die Erfindung an, indem erfindungsgemäß vorgeschlagen wird, in Phasen, in denen das das Betriebssystem des Hauptprozessors nicht empfangsbereit ist, das Abspeichern der Messdaten in dem Datenspeicher unter Heranziehung der Speicherdirektzugriffskontrolleinheit, also ohne das Betriebssystem, durchzuführen.
-
Ein weiterer wesentlicher Vorteil der erfindungsgemäßen Anordnung besteht darin, dass das Messwertschnittstellenmodul mit einem vergleichsweise nur kleinen Speicher (Zwischenspeicher) ausgestattet werden muss, um eine Zwischenspeicherung der Messdaten vor einer Abspeicherung in dem Datenspeicher gewährleisten zu können, da eine Weiterleitung der Messdaten zu dem Datenspeicher aufgrund der Mitwirkung der Speicherdirektzugriffskontrolleinheit auch möglich ist, wenn das Betriebssystem des Hauptprozessors noch nicht arbeitsfähig ist. Mit anderen Worten können nach einem Neustart oder einem Wecken des Hauptprozessors aus einem Energiesparmodus die Messdaten schneller in dem Datenspeicher abgespeichert werden als dies ohne Mithilfe der Speicherdirektzugriffskontrolleinheit möglich wäre.
-
Der Datenspeicher ist vorzugsweise ein Halbleiterspeicher in Form eines Random-Access Memory (RAM) bzw. ein Speicher mit wahlfreiem Zugriff, wie er bei Computern als Arbeitsspeicher eingesetzt wird.
-
Die Speicherkapazität des Messwertschnittstellenmoduls ist aus Kostengründen vorzugsweise kleiner, bevorzugt mindestens 10-mal kleiner, als die Speicherkapazität des Datenspeichers.
-
Die Speicherdirektzugriffskontrolleinheit ist vorzugsweise eine selbständige prozessorunabhängige Einheit, die bei ausgeschaltetem Hauptprozessor betriebsfähig ist oder zumindest sein kann. In diesem Falle kann ein Abspeichern der Messdaten in dem Datenspeicher auch bei ausgeschaltetem Hauptprozessor erfolgen. Die Speicherdirektzugriffskontrolleinheit wird bei dieser Variante vorzugsweise durch einen externen DMA-Controller (DMA: direct memory access) gebildet.
-
Vorteilhaft ist es alternativ auch, wenn die Speicherdirektzugriffskontrolleinheit eine prozessoreigene Einheit ist, die nach einem Einschalten des Hauptprozessors zeitlich vor dem Betriebssystem in Betrieb genommen und betriebsbereit wird. In diesem Falle kann ein Abspeichern der Messdaten in dem Datenspeicher erfolgen, sobald die Speicherdirektzugriffskontrolleinheit bzw. die Speicherdirektzugriffskontrollfunktionalität des Hauptprozessors nach einem Einschalten des Hauptprozessors oder einem Wecken des Hauptprozessors aus einem Energiesparmodus gegeben ist. Ist die Speicherdirektzugriffskontrolleinheit eine prozessoreigene Einheit, so wird diese vorzugsweise durch einen prozessoreigenen DMA-Controller gebildet, wie er bei vielen Prozessortypen heutzutage vorgesehen ist.
-
Der Hauptprozessor ist vorzugsweise derart ausgebildet, dass er sich bei fehlendem Messdateneingang über den zweiten Datenbus selbsttätig ausschaltet.
-
Alternativ ist es vorteilhaft, wenn die Anordnung eine Schalteinrichtung aufweist, die bei fehlender Messdatenübertragung über den zweiten Datenbus in Richtung des Hauptprozessors den Hauptprozessor ausschaltet, vorzugsweise selbsttätig oder getriggert durch das zumindest eine Messwertschnittstellenmodul.
-
Das zumindest eine Messwertschnittstellenmodul ist vorzugsweise derart ausgebildet, dass es im Falle einer gewünschten Messdatenübertragung zum Hauptprozessor über den zweiten Datenbus eine Schalteinrichtung aktiviert, die den Hauptprozessor einschaltet, wenn dieser ausgeschaltet ist.
-
Auch ist es vorteilhaft, wenn das Messwertschnittstellenmodul derart ausgebildet ist, dass es sich bei fehlendem Messdateneingang in einen Schlafmodus schaltet, in dem das Messwertschnittstellenmodul ausschließlich den Datenverkehr auf dem ersten Datenbus überwacht. Das Messwertschnittstellenmodul ist bevorzugt außerdem derart ausgebildet, dass es sich von dem Schlafmodus in einen Normalbetriebsmodus schaltet, sobald es einen an das Messwertschnittstellenmodul gerichteten Messdateneingang auf dem ersten Datenbus feststellt.
-
Der Hauptprozessor und der Datenspeicher sind vorzugsweise in einem bzw. in demselben Gehäuse angeordnet.
-
Vorteilhaft ist es im Übrigen auch, wenn das Gehäuse ein quaderförmiges Gehäuse ist mit mindestens einem Verrastungshaken an einer Mantelfläche des Gehäuses im Bereich einer Stirnfläche des Gehäuses und mit einer Verrastungshaken-Aufnahmeeinrichtung in einer der einen Mantelfläche des Gehäuses gegenüberliegenden weiteren Mantelfläche im Bereich der einen Stirnfläche des Gehäuses, einer federnd an einer der einen Stirnfläche des Gehäuses gegenüber liegenden weiteren Stirnfläche gelagerten Arretierungswippe mit einer aus der einen Mantelfläche hervorstehenden Arretierungsnase und mit einer Ausnehmung in der Flucht der Arretierungswippe an der weiteren Mantelfläche des Gehäuses.
-
Die eine und die weitere Mantelfläche weisen vorzugsweise miteinander fluchtende Ausnehmungen zur Aufnahme elektrischer Durchführungen (zum Beispiel in Form von Steckern und Steckerbuchsen) auf.
-
Vorteilhaft ist es insbesondere, wenn die elektrische Durchführung in der einen Mantelfläche von einer aus dieser Mantelfläche hervorstehenden Schutzumrandung umgeben ist und die elektrische Durchführung in der weiteren Mantelfläche in einer der Schutzumrandung entsprechend gestalteten Ausnehmung untergebracht ist.
-
Die elektrischen Durchführungen sind vorzugsweise an den zweiten Datenbus angeschlossen bzw. bilden Datenbusanschlüsse für den zweiten Datenbus.
-
Auch ist es von Vorteil, wenn das zumindest eine Messwertschnittstellenmodul in dem Gehäuse angeordnet ist oder in einem baugleichen oder zumindest schnittstellengleichen zweiten Gehäuse, dessen elektrische Durchführungen mit den elektrischen Durchführungen des den Hauptprozessor und den Datenspeicher beinhaltenden Gehäuses über den zweiten Datenbus verbunden sind.
-
Die Gehäuse weisen vorzugsweise jeweils eine elektrische Durchführung, insbesondere in Form eines Steckers, auf einer Gehäuseseite und eine elektrische Durchführung, insbesondere in Form einer Steckerbuchse, auf der gegenüberliegenden Gehäuseseite auf. Die Durchführungen ermöglichen aufgrund der gegenüberliegenden Anordnung ein kaskadiertes Verbinden mehrerer Gehäuse nebeneinander oder übereinander. Die Durchführungen bilden vorzugsweise die Datenbusschnittstellen für den Anschluss an den zweiten Datenbus.
-
Die Erfindung bezieht sich außerdem auf ein Verfahren zum Betreiben einer Anordnung mit zumindest einem Messwertaufbereitungsmodul, zumindest einem Messwertschnittstellenmodul, das über einen ersten Datenbus mit dem zumindest einen Messwertaufbereitungsmodul in Verbindung steht und von dem Messwertaufbereitungsmodul über den ersten Datenbus Messdaten erhalten kann, und einem Hauptprozessor, der im Betrieb die Messdaten von dem Messwertschnittstellenmodul über einen zweiten Datenbus empfangen und diese während seines Betriebs in einem mit dem Hauptprozessor in Verbindung stehenden Datenspeicher abspeichern kann.
-
Bezüglich eines solchen Verfahrens ist erfindungsgemäß vorgesehen, dass an den zweiten Datenbus eine Speicherdirektzugriffskontrolleinheit angeschlossen ist, die dem Messwertschnittstellenmodul einen Speicherdirektzugriff auf den Datenspeicher ermöglicht und dem Messwertschnittstellenmodul erlaubt, die Messdaten ohne Mitwirkung des Betriebssystems des Hauptprozessors in dem Datenspeicher abzuspeichern, und das Messwertschnittstellenmodul bei nicht empfangsbereitem Betriebssystem des Hauptprozessors die Messdaten unter Mitwirkung der Speicherdirektzugriffskontrolleinheit in dem Datenspeicher abspeichert.
-
Bezüglich der Vorteile des erfindungsgemäßen Verfahrens sei auf die obigen Ausführungen im Zusammenhang mit der erfindungsgemäßen Anordnung verwiesen.
-
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen näher erläutert; dabei zeigen beispielhaft
- 1 ein Ausführungsbeispiel für eine elektrische Anordnung, bei der ein Messwertschnittstellenmodul und ein Hauptprozessor in zwei separaten, miteinander verbundenen Gehäusen untergebracht sind, wobei eine Speicherdirektzugriffskontrolleinheit durch eine vom Hauptprozessor separate Komponente gebildet ist,
- 2 ein Gehäuse des Messwertschnittstellenmoduls und/oder des den Hauptprozessor enthaltenden Gehäuses gemäß 1 in einer dreidimensionalen Darstellung mit Blick auf eine Mantelfläche des Gehäuses,
- 3 das Gehäuse gemäß 2 ebenfalls in einer dreidimensionalen Darstellung, jedoch mit Blick auf die gegenüberliegende Mantelfläche des Gehäuses,
- 4 das Gehäuse gemäß den 2 bis 3 in einer Explosionsdarstellung,
- 5 ein Ausführungsbeispiel für eine elektrische Anordnung, bei der ein Messwertschnittstellenmodul und ein Hauptprozessor in zwei separaten, miteinander verbundenen Gehäusen untergebracht sind, wobei eine Speicherdirektzugriffskontrolleinheit durch eine prozessoreigene Einheit gebildet ist,
- 6 ein Ausführungsbeispiel für eine elektrische Anordnung, bei der sich der Hauptprozessor bei fehlenden Messdaten selbst abschaltet,
- 7 ein Ausführungsbeispiel für eine elektrische Anordnung, bei der in demjenigen Gehäuse, in dem sich der Hauptprozessor befindet, auch das Messwertschnittstellenmodul angeordnet ist, und
- 8 ein Ausführungsbeispiel für eine elektrische Anordnung, bei der in dem Gehäuse, in dem sich der Hauptprozessor befindet, zumindest ein Messwertschnittstellenmodul angeordnet ist, und zumindest ein Messwertschnittstellenmodul in einem separaten Gehäuse angeordnet ist.
-
In den Figuren werden der Übersicht halber für identische oder vergleichbare Komponenten stets dieselben Bezugszeichen verwendet.
-
Die 1 zeigt ein Messwertaufbereitungsmodul 110, das mittels Submodulen 111 und 112 eingangsseitig Messsignale MS aufbereitet, insbesondere filtert, verstärkt und/oder analog-digital wandelt und ausgangsseitig korrespondierende Messdaten M ausgibt. Die Aufbereitung der Messsignale MS kann durch Verstärker, Filter und/oder Analog-Digital-Wandler erfolgen, die in den Submodulen 111 und 112 angeordnet, jedoch aus Gründen der Übersicht in der 1 nicht gezeigt sind.
-
Bei dem Ausführungsbeispiel gemäß 1 ist das Messwertaufbereitungsmodul 110 an einen ersten Datenbus DB1 angeschlossen, der das Messwertaufbereitungsmodul 110 mit einem Messwertschnittstellenmodul 120 verbindet. Das Messwertschnittstellenmodul 120 erhält über den ersten Datenbus DB1 von dem Messwertaufbereitungsmodul 110 die Messdaten M.
-
Das Messwertschnittstellenmodul 120 weist eine Recheneinrichtung in Form eines Prozessors 121 und einen Speicher 122 auf. Der Speicher 122 ist vorzugsweise ein Halbleiterspeicher in Form eines Random-Access Memory (RAM) bzw. ein Speicher mit wahlfreiem Zugriff, wie er bei Computern als Arbeitsspeicher eingesetzt wird.
-
In der 1 ist außerdem ein Hauptprozessor 130 dargestellt, der im Betrieb die Messdaten M von dem Messwertschnittstellenmodul 120 über einen zweiten Datenbus DB2 empfängt und diese während seines normalen Betriebs in einem mit dem Hauptprozessor 130 in Verbindung stehenden Datenspeicher 140 abspeichert. Der Datenspeicher 140 ist vorzugsweise ein Halbleiterspeicher in Form eines Random-Access Memory (RAM) bzw. ein Speicher mit wahlfreiem Zugriff, wie er bei Computern als Arbeitsspeicher eingesetzt wird.
-
Die Speicherkapazität des Speichers 122 des Messwertschnittstellenmoduls 120 ist aus Kostengründen vorzugsweise kleiner, bevorzugt mindestens 10-mal kleiner, als die Speicherkapazität des Datenspeichers 140. Der Speicher 122 des Messwertschnittstellenmoduls 120 dient - bezüglich der Speicherung der Messdaten M - lediglich als Zwischenspeicher, bevor diese an den Hauptprozessor 130 und den Datenspeicher 140 weitergeleitet werden können.
-
Vorteilhaft ist es mit Blick auf die Vermeidung von Datenverlusten, wenn der Prozessor 121 von einem Schlafmodus möglichst schnell in seinen Normalbetriebsmodus versetzbar ist; vorzugsweise ist der der Prozessor 121 bzw. dessen Firmware derart ausgebildet, dass seine Startzeit vom Schlafmodus in den Normalbetriebsmodus deutlich, mindestens 10-mal, kürzer ist als die Start- bzw. Hochlaufzeit, die der Hauptprozessor 130 nach einem Anschalten oder von einem Energiesparzustand aus bis zum Normalbetrieb, also bis zur Erlangung der Betriebsfähigkeit des Betriebssystems und der Betriebsfähigkeit des das Betriebssystem nutzenden Betriebsprogramms (Applikation) benötigt. In der Phase nach Erreichen des Normalbetriebs des Prozessors 121 und vor Erreichen des Normalbetriebs des Hauptprozessors 130 wird der Prozessor 121 Messdaten M in dem Speicher 122 zwischenspeichern oder selbst in dem Datenspeicher 140 abspeichern, wie weiter unten noch erläutert wird.
-
Bei dem Ausführungsbeispiel gemäß 1 ist an den zweiten Datenbus DB2 eine Speicherdirektzugriffskontrolleinheit 150 in Form eines externen DMA-Controllers angeschlossen, der dem Messwertschnittstellenmodul 120 einen Speicherdirektzugriff auf den Datenspeicher 140 ermöglicht und dem Messwertschnittstellenmodul 120 erlaubt, die Messdaten M ohne Mitwirkung des Betriebssystems des Hauptprozessors 130 in dem Datenspeicher 140 abzuspeichern. Konkret ist das Messwertschnittstellenmodul 120 derart ausgestaltet, dass es bei nicht empfangsbereitem Hauptprozessor 130 - insbesondere bei ausgeschaltetem Hauptprozessor 130 oder nicht betriebsbereitem Betriebssystem des Hauptprozessors 130 - die Messdaten M unter Mitwirkung der Speicherdirektzugriffskontrolleinheit 150 selbsttätig und selbstständig in dem Datenspeicher 140 abspeichert.
-
Bei dem Ausführungsbeispiel gemäß 1 ist die Speicherdirektzugriffskontrolleinheit 150 eine selbstständige prozessorunabhängige Einheit, die bei ausgeschaltetem Hauptprozessor 130 betriebsfähig ist oder zumindest sein kann.
-
Die 1 ist zeigt außerdem eine Schalteinrichtung 160, die bei fehlender Messdatenübertragung über den zweiten Datenbus DB2 in Richtung des Hauptprozessors 130 den Hauptprozessor 130 ausschaltet. Die 1 zeigt in schematischer Darstellung den ausgeschalteten Zustand durch einen geöffneten Schalter.
-
Da die Schalteinrichtung 160 bei dem Ausführungsbeispiel gemäß 1 an den zweiten Datenbus DB2 angeschlossen ist, kann sie den Hauptprozessor 130 selbsttätig abschalten, wenn bzw. sobald keine Messdatenübertragung über den zweiten Datenbus DB2 stattfindet. Alternativ oder zusätzlich kann vorgesehen sein, dass das Messwertschnittstellenmodul 120 mittels eines Steuersignals ST über den zweiten Datenbus DB2 - wie in 1 dargestellt - das Ausschalten des Hauptprozessors 130 durch die Schalteinrichtung 160 triggert oder auslöst, wenn es keine Messdatenübertragung über den zweiten Datenbus DB2 gibt.
-
In entsprechender Weise kann die Schalteinrichtung 160 den Hauptprozessor 130 wieder selbsttätig einschalten, wenn sie eine Messdatenübertragung über den zweiten Datenbus DB2 feststellt. Alternativ oder zusätzlich kann vorgesehen sein, dass das Messwertschnittstellenmodul 120 mittels des Steuersignals ST über den zweiten Datenbus DB2 - wie in 1 dargestellt - das Einschalten des Hauptprozessors 130 durch die Schalteinrichtung 160 triggert oder auslöst, wenn bzw. sobald sie Messdaten über den zweiten Datenbus DB2 an den Hauptprozessor 130 senden und über diesen in dem Datenspeicher 140 abspeichern will.
-
Bei dem Ausführungsbeispiel gemäß 1 ist der Hauptprozessor 130 in einem ersten Gehäuse 200 und das Messwertschnittstellenmodul 120 in einem separaten zweiten Gehäuse 210 untergebracht.
-
Jedes der zwei Gehäuse 200 und 210 weist jeweils zwei Datenbusschnittstellen auf, nämlich eine erste Datenbusschnittstelle DS1 und eine zweite Datenbusschnittstelle DS2, die jeweils an gegenüberliegenden Gehäuseseiten GS1 und GS2 des jeweiligen Gehäuses 200 bzw. 210 angeordnet sind.
-
Die Gehäuse 200 und 210 sind vorzugsweise zumindest hinsichtlich der Anordnung der Datenbusschnittstellen DS1 und DS2 baugleich, so dass die Gehäuse 200 und 210 - wie in der 1 gezeigt - verbunden sowie kaskadiert nebeneinander (oder übereinander) mit weiteren schnittstellengleichen weiteren Gehäusen verbunden werden können, indem jeweils paarweise erste Datenbusschnittstellen DS1 und zweite Datenbusschnittstellen DS2 verbunden, insbesondere ineinander gesteckt, werden.
-
Die Anordnung gemäß 1 wird vorzugsweise wie folgt betrieben:
-
Werden - während des Normalbetriebs der Messwertschnittstellenmoduls 120 und des Hauptprozessors 130 - Messsignale MS verarbeitet und Messdaten M zu dem Messwertschnittstellenmodul 120 übertragen, so wird das Messwertschnittstellenmodul 120 die Messdaten M über den zweiten Datenbus DB2 und die beiden Datenbusschnittstellen DS1 und DS2 (und damit vorzugsweise über den Stecker 19 und die Steckerbuchse 20 gemäß den 2 bis 4) zu dem Hauptprozessor 130 weiterleiten, der wiederum die Messdaten M in dem Datenspeicher 140 abspeichert.
-
Werden über den ersten Datenbus DB1 hingegen keine Messdaten M zu dem Messwertschnittstellenmodul 120 übertragen, so wird das Messwertschnittstellenmodul 120 auch keine Messdaten M über den zweiten Datenbus DB2 zu dem Hauptprozessor 130 weiterleiten. In diesem Falle wird sich das Messwertschnittstellenmodul 120 in einen Schlafmodus schalten, um seinen Energieverbrauch zu reduzieren.
-
Der Hauptprozessor 130 wird sich bei fehlender Datenübertragung zum Zwecke der Energieersparnis selbst in einen Energiesparmodus schalten bzw. abschalten, beispielsweise indem er die Schalteinrichtung 160 mittels eines eigenen Steuersignals ST2 abschaltet (siehe Ausführungsform gemäß 6); alternativ kann er extern abgeschaltet werden, sei es allein durch die Schalteinrichtung 160, falls diese die Messdatenübertragung über den zweiten Datenbus DB2 überwacht und bei fehlender Messdatenübertragung den Hauptprozessor 130 ausschaltet, oder durch das Messwertschnittstellenmodul 120 mittels des Steuersignals ST, das über die beiden Datenbusschnittstellen DS1 und DS2 (und damit vorzugsweise über den Stecker 19 und die Steckerbuchse 20 gemäß den 2 bis 4) zur Schalteinrichtung 160 übertragen wird.
-
Ob das Ausschalten des Hauptprozessors 130 selbsttätig, durch die Schalteinrichtung 160 oder durch das Messwertschnittstellenmodul 120 erfolgen soll, ist prinzipiell beliebig. Bei der Darstellung gemäß 1 wird beispielhaft davon ausgegangen, dass das Ausschalten mittels des Steuersignals ST durch das Messwertschnittstellenmodul 120 ausgelöst wird.
-
Im Falle, dass zusätzlich zu dem Messwertschnittstellenmodul 120 noch weitere Messwertschnittstellenmodule 120a und 120b (siehe 8) an den zweiten Datenbus DB2 angeschlossen sind und jeweils individuell Messdaten M an den Hauptprozessor 130 übertragen, wird es als vorteilhaft angesehen, wenn sich der Hauptprozessor 130 selbsttätig abschaltet oder zentral durch die Schalteinrichtung 160 abgeschaltet wird.
-
Befindet sich das Messwertschnittstellenmodul 120 im Schlafmodus und der Hauptprozessor 130 im ausgeschalteten Zustand und liegen an dem ersten Datenbus DB1 wieder Messdaten M zum Abspeichern in dem Datenspeicher 160 an, so wird dies von dem im Schlafmodus befindlichen Messwertschnittstellenmodul 120 erkannt, da das Messwertschnittstellenmodul 120 auch im Schlafmodus den ersten Datenbus DB1 auf eine Datenübertragung hin überwacht. Das Messwertschnittstellenmodul 120 aktiviert sich und die Firmware des Messwertschnittstellenmoduls 120 wird geladen. Der Normalbetrieb des Messwertschnittstellenmoduls 120 wird im Allgemeinen beispielsweise nach ca. 800 ms erreicht.
-
Anschließend wird das Messwertschnittstellenmodul 120 das Starten des Hauptprozessors 130 auslösen, indem es das Steuersignal ST zum Einschalten des Hauptprozessor 130 an die Schalteinrichtung 160 über die beiden Datenbusschnittstellen DS1 und DS2 (und damit vorzugsweise über den Stecker 19 und die Steckerbuchse 20 gemäß den 2 bis 4) übermittelt. Der Normalbetrieb des Hauptprozessors 130 wird im Allgemeinen nach ca. 4 bis 5 Sekunden erreicht, nachdem das Betriebssystem des Hauptprozessors 130 vollständig in Betrieb gegangen ist.
-
Bis zum Erreichen des Normalbetriebs des Hauptprozessors 130 wird das Messwertschnittstellenmodul 120 die Messdaten M unter Mitwirkung der Speicherdirektzugriffskontrolleinheit 150 unmittelbar in dem Datenspeicher 140 speichern, und zwar über die beiden Datenbusschnittstellen DS1 und DS2 (und damit vorzugsweise über den Stecker 19 und die Steckerbuchse 20 gemäß den 2 bis 4).
-
Sobald sich der Hauptprozessor 130 im Normalbetriebsmodus befindet, erfolgt das Speichern der Messdaten M unter Mitwirkung des Hauptprozessors 130 in dem Datenspeicher 140, wie oben bereits beschrieben.
-
Durch das Mitwirken der Speicherdirektzugriffskontrolleinheit 150 können die Messdaten M also bereits nach Inbetriebnahme des Messwertschnittstellenmoduls 120, also nach ca. 800 ms, in dem Datenspeicher 140 abgespeichert werden, obwohl der Hauptprozessor 130 bzw. dessen Betriebssystems selbst noch nicht betriebsbereit ist.
-
Im Zusammenhang mit den 2 bis 4 wird ein Ausführungsbeispiel für ein Gehäuse 1 näher erläutert, das als das erste Gehäuse 200 und/oder das zweite Gehäuse 210 bei der Anordnung gemäß 1 eingesetzt werden kann.
-
Die Gehäuseseite GS1 der Gehäuse 200 und 210 gemäß 1 wird bei dem Gehäuse 1 gemäß den 2 bis 4 dabei durch eine Mantelfläche 2 (vgl. 2 bis 4) des Gehäuses 1 und die gegenüberliegende Gehäuseseite GS2 gemäß 1 durch eine gegenüberliegende Mantelfläche 13 (vgl. 2 bis 4) des Gehäuses 1 gebildet.
-
Das in den 2 bis 4 dargestellte Gehäuse 1 ist quaderförmig und weist - wie insbesondere 2 zeigt - eine Mantelfläche 2 auf, die im Bereich einer Stirnfläche 3 des Gehäuses 1 Verrastungshaken 4 und 5 umfasst. Die Verrastungshaken 4 und 5 stehen etwas aus der Oberfläche 6 der einen Mantelfläche 2 hervor und sind zur Stirnfläche 3 hin mit einer Hinterschneidung 7 versehen.
-
An der der einen Stirnfläche 3 gegenüber liegenden weiteren Stirnfläche 8 des Gehäuses 1 (vgl. auch 3) ist auf einer Drehachse 9 eine Arretierungswippe 10 gelagert, die unter der Wirkung einer der besseren Übersicht halber nicht gezeigten Feder mit einer an ihr vorgesehenen Arretierungsnase 12 gegen eine Ausnehmung 11 an der weiteren Stirnseite 8 gedrückt wird. Die Arretierungsnase 12 liegt also an der einen Mantelfläche 2 den beiden Rasthaken 4 und 5 gegenüber.
-
Das Gehäuse 1 weist auf einer weiteren, der einen Mantelfläche 2 gegenüber liegenden Mantelfläche 13 eine Verrastungshaken-Aufnahmeeinrichtung 14 auf, die aus zwei rechteckförmigen Löchern besteht. Die rechteckförmigen Löcher passen in ihrer Ausgestaltung und Position auf der weiteren Mantelfläche 13 zu den Verrastungshaken 4 und 5 auf der einen Mantelfläche 2. Die rechteckförmigen Löcher weisen somit auch Hinterschneidungen auf, in die die Verrastungshaken 4 und 5 eingreifen, wenn zwei Gehäuse 1 in der dargestellten Ausführung mit ihrer einen Mantelfläche 2 und der weiteren Mantelfläche 13 unter einem spitzen Winkel zusammen gebracht und dann gegeneinander gedrückt werden, wobei die Arretierungsnase 12 der Arretierungswippe 10 des einen Gehäuses hinter einen Arretierungsvorsprung 15 schnappt, der im Zuge der Arretierungswippe 10 an der Stirnseite 8 im Bereich der weiteren Mantelfläche 13 vorgesehen ist.
-
Wie den 2 und 3 ferner zu entnehmen ist, befindet sich in der einen Mantelfläche 2 eine Ausnehmung 16 , die mit einer Schutzumrandung 17 versehen ist. Fluchtend mit der einen Ausnehmung liegt in der weiteren Mantelfläche 13 eine weitere Ausnehmung 18. In der einen Ausnehmung 16 befindet sich eine elektrische Durchführung in Form eines elektrischen Steckers 19 und in der weiteren Ausnehmung 18 eine weitere elektrische Durchführung in Form einer Steckerbuchse 20.
-
Der Stecker 19 weist einen Steckerabschnitt auf und bildet vorzugsweise die erste Datenbusschnittstelle DS1 gemäß 1; und die Steckerbuchse 20 weist einen Buchsenabschnitt auf und bildet vorzugsweise die zweite Datenbusschnittstelle DS2 gemäß 1. Alternativ kann der Stecker 19 als zweite Datenbusschnittstelle DS2 und die Steckerbuchse 19 als erste Datenbusschnittstelle DS1 eingesetzt werden.
-
Wie 4 erkennen lässt, befindet sich innerhalb des Gehäuses 1 vorzugsweise eine Leiterplatte 21 , die beim Zusammenbau des Gehäuses 1 zwischen einem in dieser Figur oberen Gehäuseteil 22 mit der weiteren Mantelfläche 13 und einem unteren Gehäuseteil 23 eingespannt gehalten wird. Die Leiterplatte 21 trägt an ihrer der einen Mantelfläche 2 zugewandten Kante 25 den Stecker 19 und an ihrer der weiteren Mantelfläche 13 zugewandten Kante 26 die Steckerbuchse 20.
-
Beim Zusammenbau des Gehäuses 1 wird vorzugsweise auch eine Gehäuse-Seitenwand 27 miteinbezogen, die ebenso wie die übrigen Gehäuseteile unter Zwischenlegen von nicht gezeigten Dichtungen zu einem nach außen abgedichteten Gehäuse zusammengefügt werden. Die Abdichtung wird im Bereich der Durchführungen dadurch vervollständigt, dass in die Schutzumrandung 17 auch eine nicht gezeigte Dichtung eingelegt ist.
-
Ergänzend ist noch anzumerken, dass sich mindestens zwischen einem Fleck 28 oder einem anderen Fleck 29 ein Gummielement befindet, um ein Klappern des Gehäuses 1 gegen ein weiteres Gehäuse zu verhindern.
-
Das Übertragen der Messdaten M und des Steuersignals ST von dem Messwertschnittstellenmodul 120 zu dem ersten Gehäuse 200 erfolgt über den Stecker 19 und die Steckerbuchse 20, die die beiden Datenbusschnittstellen DS1 und DS2 gemäß 1 bilden.
-
Die 5 zeigt ein Ausführungsbeispiel für eine elektrische Anordnung, die vom Aufbau im Wesentlichen der Anordnung gemäß 1 entspricht.
-
Im Unterschied zu dem Ausführungsbeispiel gemäß 1 ist bei dem Ausführungsbeispiel gemäß 5 vorgesehen, dass die Speicherdirektzugriffskontrolleinheit 150 durch eine prozessoreigene Einheit des Hauptprozessors 130 gebildet ist.
-
Die Speicherdirektzugriffskontrolleinheit 150 ist derart ausgebildet, dass sie nach einem Einschalten des Hauptprozessors 130 zeitlich vor dem Betriebssystem 131 in Betrieb genommen und betriebsbereit wird. Die Speicherdirektzugriffskontrolleinheit 150 kann somit ein Weiterleiten und Abspeichern der Messdaten M im Datenspeicher 140 veranlassen und vornehmen, bevor das Betriebssystem 131 des Hauptprozessors 130 betriebsbereit wird.
-
Integrierte Speicherdirektzugriffskontrolleinheiten wie die Speicherdirektzugriffskontrolleinheit 150 gemäß 5 sind bei vielen Prozessoren heutzutage vorgesehen und werden üblicherweise als prozessoreigene DMA-Controller (DMA: direct memory access) bezeichnet.
-
Die Anordnung gemäß 5 wird vorzugsweise wie folgt betrieben:
-
Wird der Hauptprozessor 130 nach einem Ausschalten wegen fehlender Datenübertragung neu gestartet (z. B. von der Schalteinrichtung 160), so wird das Messwertschnittstellenmodul 120 die Messdaten M zunächst in dem Speicher 122 zwischenspeichern, bis die integrierte Speicherdirektzugriffskontrolleinheit 150 des Hauptprozessors 130 betriebsbereit ist und ein unmittelbares Speichern im Direktzugriffsmodus in dem Datenspeicher 140 erlaubt.
-
Anschließend wird das Messwertschnittstellenmodul 120 bis zum Erreichen der Betriebsbereitschaft des Betriebssystems 131 und dem Erreichen des Normalbetriebs des Hauptprozessors 130 die Messdaten M unter Mitwirkung der Speicherdirektzugriffskontrolleinheit 150 unmittelbar in dem Datenspeicher 140 speichern, und zwar über den zweiten Datenbus DB2 und die beiden Datenbusschnittstellen DS1 und DS2 und damit vorzugsweise über den Stecker 19 und die Steckerbuchse 20 gemäß den 2 bis 4.
-
Sobald das Betriebssystem 131 betriebsbereit ist und sich der Hauptprozessor 130 im Normalbetriebsmodus befindet, erfolgt das Speichern der Messdaten M mittelbar unter Mitwirkung des Betriebssystems 131 in dem Datenspeicher 140.
-
Durch das Mitwirken der integrierten Speicherdirektzugriffskontrolleinheit 150 können die Messdaten M also abgespeichert werden, sobald die integrierte Speicherdirektzugriffskontrolleinheit 150 in Betrieb ist, obwohl das Betriebssystem 131 des Hauptprozessors 130 insgesamt noch nicht betriebsbereit ist.
-
Im Übrigen gelten die Erläuterungen im Zusammenhang mit den 1 bis 4 entsprechend.
-
Die 6 zeigt ein Ausführungsbeispiel für eine elektrische Anordnung, die vom Aufbau im Wesentlichen der Anordnung gemäß 1 entspricht.
-
Im Unterschied zu dem Ausführungsbeispiel gemäß 1 ist bei dem Ausführungsbeispiel gemäß 6 vorgesehen, dass der Hauptprozessor 130 derart ausgebildet bzw. durch ein Betriebsprogramm derart programmiert ist, dass er sich bei fehlendem Messdateneingang über den zweiten Datenbus DB2 mittels eines Steuersignals ST2, das er an die Schalteinrichtung 160 sendet, selbsttätig ausschaltet. Das Wiedereinschalten der Schalteinrichtung 160 und damit des Hauptprozessors 130 erfolgt vorzugsweise durch das Messwertschnittstellenmodul 120 mittels des Steuersignals ST über den zweiten Datenbus DB2 - wie bei dem Ausführungsbeispiel gemäß 1 -, sobald das Messwertschnittstellenmodul 120 Messdaten M über den zweiten Datenbus DB2 an den Hauptprozessor 130 senden und über diesen in dem Datenspeicher 140 abspeichern will. Alternativ kann das Wiedereinschalten durch die Schalteinrichtung 160 veranlasst werden, wenn dieses eine Datenübertragung auf dem zweiten Datenbus DB2 feststellt.
-
Im Übrigen gelten die Erläuterungen im Zusammenhang mit den 1 bis 5 entsprechend.
-
Die 7 zeigt ein Ausführungsbeispiel für eine elektrische Anordnung, bei der in dem Gehäuse 200, in dem sich der Hauptprozessor 130 befindet, auch das Messwertschnittstellenmodul 120 angeordnet ist. Im Übrigen gelten die Erläuterungen im Zusammenhang mit den 1 bis 6 entsprechend.
-
Die 8 zeigt ein Ausführungsbeispiel für eine elektrische Anordnung, die vom Aufbau im Wesentlichen der Anordnung gemäß 1 entspricht. Im Unterschied zu dem Ausführungsbeispiel gemäß 1 ist bei dem Ausführungsbeispiel gemäß 8 vorgesehen, dass in dem ersten Gehäuse 200, in dem sich der Hauptprozessor 130 befindet, zwei Messwertschnittstellenmodule 120a angeordnet sind. In dem zweiten Gehäuse 210, in dem sich das Messwertschnittstellenmodul 120 befindet, ist darüber hinaus ein zweites Messwertschnittstellenmodul 120b angeordnet.
-
Die Messwertschnittstellenmodule 120a und 120b empfangen jeweils Messdaten M' über individuell zugeordnete Datenbusse DB' und übertragen diese über den zweiten Datenbus DB2 zu dem Hauptprozessor 130 bzw. über die Speicherdirektzugriffskontrolleinheit 150 zum Datenspeicher 140, wie dies im Zusammenhang mit der 1 oben erläutert worden ist.
-
Wie bereits oben erwähnt, ist es im Falle weiterer Messwertschnittstellenmodule 120a und 120b vorteilhaft, wenn sich der Hauptprozessor 130 selbsttätig abschaltet oder zentral durch die Schalteinrichtung 160 abgeschaltet wird, falls keine Messdaten M über den zweiten Datenbus DB2 übertragen werden.
-
Obwohl die Erfindung im Detail durch bevorzugte Ausführungsbeispiele näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen.
-
Bezugszeichenliste
-
- 1
- Gehäuse
- 2
- Mantelfläche
- 3
- Stirnfläche
- 4
- Verrastungshaken
- 5
- Verrastungshaken
- 6
- Oberfläche
- 7
- Hinterschneidung
- 8
- Stirnfläche
- 9
- Drehachse
- 10
- Arretierungswippe
- 11
- Ausnehmung
- 12
- Arretierungsnase
- 13
- Mantelfläche
- 14
- Verrastungshaken-Aufnahmeeinrichtung
- 15
- Arretierungsvorsprung
- 16
- Ausnehmung
- 17
- Schutzumrandung
- 18
- Ausnehmung
- 19
- Stecker
- 20
- Steckerbuchse
- 21
- Leiterplatte
- 22
- Gehäuseteil
- 23
- Gehäuseteil
- 25
- Kante
- 26
- Kante
- 27
- Gehäuse-Seitenwand
- 28
- Fleck
- 29
- Fleck
- 110
- Messwertaufbereitungsmodul
- 111
- Submodul
- 112
- Submodul
- 120
- Messwertschnittstellenmodul
- 130
- Hauptprozessor
- 120a
- Messwertschnittstellenmodul
- 120b
- Messwertschnittstellenmodul
- 121
- Prozessor
- 122
- Speicher
- 131
- Betriebssystem
- 140
- Datenspeicher
- 150
- Speicherdirektzugriffskontrolleinheit
- 160
- Schalteinrichtung
- 200
- Gehäuse
- 210
- Gehäuse
- DB1
- erster Datenbus
- DB2
- zweiter Datenbus
- DB'
- Datenbus
- DS1
- erste Datenbusschnittstelle
- DS2
- zweite Datenbusschnittstelle
- GS1
- Gehäuseseite
- GS1
- Gehäuseseite
- M
- Messdaten
- M'
- Messdaten
- MS
- Messsignale
- ST
- Steuersignal
- ST2
- Steuersignal
