DE29619855U1 - Vorrichtung zum Schalten der Taktfrequenz einer Computer-Hauptplatine (Motherboard) - Google Patents
Vorrichtung zum Schalten der Taktfrequenz einer Computer-Hauptplatine (Motherboard)Info
- Publication number
- DE29619855U1 DE29619855U1 DE29619855U DE29619855U DE29619855U1 DE 29619855 U1 DE29619855 U1 DE 29619855U1 DE 29619855 U DE29619855 U DE 29619855U DE 29619855 U DE29619855 U DE 29619855U DE 29619855 U1 DE29619855 U1 DE 29619855U1
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- clock frequency
- signal
- computer
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000012790 confirmation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Executing Machine-Instructions (AREA)
- Transceivers (AREA)
- Circuits Of Receivers In General (AREA)
Description
Vorrichtung zum Schalten der Taktfrequenz einer Computer-Hauptpla
tine (Motherboard)
Die Erfindung betrifft eine Vorrichtung zum Schalten einer Taktfrequenz
einer Computer-Hauptplatine (Motherboard), und insbesondere eine Vorrichtung zum Schalten der Taktfrequenz einer Computer-Hauptplatine
einfach durch direktes Bestimmen auf dem BiIdschirm des Computers, anstelle einer Veränderung oder Einstellung
von Steckbrücken (Jumper) nach Zerlegen des Computers.
In jüngster Zeit ist das Spektrum der Taktfrequenzen der zentralen
Recheneinheit (CPU) von verschiedenen Computern vergrößert worden, um mit stärkeren Computertypen Schritt zu halten, z.B.
75/90/100/110/120/133/150/166/180/200 MHz, usw., während verschiedene Prozessoren mit verschiedenen Taktfrequenzen verschiedene
Frequenz-VervieIfachungsfaktoren verwenden. Für einen PENTIUM-Prozessor
ist der Frequenz-Vervielfachungsfaktor 1,5 für Taktfrequenzen von 75/90/100 MHz, 2,0 für Taktfrequenzen von 120/133 MHz und
3,0 für Taktfrequenzen von 180/200 MHz. Der PENTIUM-Prozessor hat darüber hinaus verschiedene äußere Taktfrequenzen, wie beispielsweise
50, 60 und 66 MHz. Für die CYRIX-Prozessoren verschiedener Leistungsstärken ist der Frequenz-Vervielfachungsfaktor ebenfalls
Antwort bitte nach / please reply to:
Braunschweig:
Theodor-Heuss-Straße 1 D-38122 Braunschweig Bundesrepublik Deutschland
Telefon 0531 / 28 14 0-0 Telefax 0531 / 28 140 28
Hannover:
Koblenzer Straße 21 D-30173 Hannover Bundesrepublik Deutschland
Telefon 0511 / 988 75 Telefax 0511 / 988 75
2,0, aber die äußeren Betriebsfrequenzen sind unterschiedlich, wie
50, 55, 60, 66, 75 MHz. Die AMD-Prozessoren verschiedener Leistungsstarken,
die einen gleichen Takt haben wie die PENTIUM-Prozessoren, weisen äußere Betriebsfrequenzen von 50 bis 60 MHz auf
und die Frequenz-Vervielfachungsfaktoren bewegen sich nur zwischen 1,5 und 2,0. Um die oben erwähnten Prozessoren unterstützen zu
können, haben die Hersteller demgemäß eine Vielzahl von Steckbrücken (Jumper) und Schaltern auf der Hauptplatine des Computers
vorzusehen, damit die Benutzer die Frequenz-Vervielfachungsfaktoren und das Frequenz-Wahlsignal einstellen können. Figur 2 zeigt
ein Blockschaltbild der herkömmlichen Vorrichtung zum Schalten
P einer Taktfrequenz einer Computer-Hauptplatine. Die herkömmliche
Vorrichtung verwendet einen Schalter oder eine Steckbrückenanordung 12 zur Ausgabe eines Satzes von Frequenz-Vervielfachungssignalen
101 auf die Eingangs-Kontaktstifte BFO, BFl der Prozessoren
und des Systemchips, und ein Frequenz-Wahlsignal 102 auf die Eingangs-Kontaktstifte
(Pins) SO bis S2 des Frequenzgenerators 11. Das Frequenz-Wahlsignal 102 wird dazu verwendet, die Taktfrequenz
103 für den Prozessor und Systemchip festzulegen und den Ausgang des Frequenzgenerators 11. Die CPU (der Prozessor) und Systemchip
führen eine Frequenz-Vervielfachung der eingehenden Taktfrequenz
103 in Übereinstimmung mit dem Frequenz-Vervielfachungs-Faktor-Signal
101 durch. Daher müssen beim Montieren der CPU (des Prozessors) die Steckbrücken (Jumper) für die Frequenz-Vervielfachungs-
W5 faktoren, die von 1,5 bis 3 variieren, und für die äußere Taktfrequenz,
die von 50 bis 66 MHz variiert, eingestellt werden.
Es ist klar, daß diese Vorrichtung verschiedene Nachteile aufweist.
Einer ist, daß eine Reihe von Schritten notwendig ist, wie Demontage des Computers, Vergleich mit dem Handbuch und Einstellen
der Steckbrücken, wenn die gewünschte Taktfrequenz eingestellt werden muß. Ein zweiter Nachteil ist, daß die Verwendung einer
Steckbrücke zum Auswählen einer Verbindung einen Fehler leicht zuläßt. Ein dritter Nachteil ist, daß die aus Metall bestehenden
Jumper (Steckbrücken) altern und oxydieren können, was einen schlechten Kontakt nach sich zieht. Es besteht daher ein Bedürfnis,
die obige Vorrichtung zu verbessern.
Die Erfindung stellt eine verbesserte Vorrichtung zum Schalten der
Taktfrequenz einer Computer-Hauptplatine zur Verfügung, um die oben genannten Probleme zu verringern oder vollständig zu vermeiden.
5
5
Es ist eine Aufgabe der vorliegenden Erfindung, eine Vorrichtung zu schaffen, die es erlaubt, die Taktfrequenz einer Computer-Hauptplatine
einzustellen, indem auf dem Bildschirm des Computers Einstellungen vorgenommen werden, anstatt die Jumper (Steckbrükken)
zu verändern oder umzustecken.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Vorrichtung
zu schaffen, mit der sich die Taktfrequenz einer CPU wahlfrei einstellen läßt. Wenn die eingestellte Frequenz zu hoch
ist, so daß der Computer nicht hochgefahren werden kann, kann eine Neueinstellungsprozedur auf dem Bildschirm gestartet werden, indem
der Computer einfach abgeschaltet und neu gestartet wird, ohne daß der Computer auseinandergenommen werden muß und die vorherige Einstellung
geklärt werden müßte.
In Übereinstimmung mit einem Aspekt der Erfindung, verwendet eine Vorrichtung zum Einstellen einer Taktfrequenz einer Computer-Hauptplatine
einen Frequenz-Wahlcontroller anstelle eines Schalters oder einer Steckbrückenanordnung. Der Frequenz-Wahlcontroller
W5 weist eine Speichereinheit zum Speichern und Verriegeln der zu
verändernden, von dem Bus übertragenen Frequenzdaten auf, wobei die Speichereinheit einen ersten mit dem Prozessor (der CPU) und
einem Chipsatz verbundenen Ausgang aufweist, um einen Frequenz-Vervielfachungsfaktor
auszugeben und einen zweiten, mit einem Frequenzgenerator verbundenen Ausgang, um ein Frequenz-Wahlsignal
auszugeben, wodurch der Frequenz-Vervielfachungsfaktor und die Betriebsfrequenz (Taktfrequenz) der Computerplatine in Übereinstimmung
mit den gesicherten Frequenzdaten verändert werden kann, und eine Dekodiereinheit zum Empfangen eines Adress-Signals der
geänderten Frequenz vom Bus und zum Dekodieren und Bestätigen des Adress-Signals zur Ausgabe eines Sequenzsignals zum Aktivieren der
Speichereinheit.
Gemäß einem weiteren Aspekt der Erfindung kann die Vorrichtung zum
Schalten einer Taktfrequenz einer Computer-Hauptplatine weiter eine Initial-Steuereinheit aufweisen, die zwischen der Speichereinheit
und dem Dekoder angeordnet ist und durch ein "SPANNUNG AN"-Signal aktiviert wird. Die Initial-Steuereinheit ermöglicht es
der Speichereinheit, einen niedrigen Frequenz-Vervielfachungsfaktor
und ein niedriges Frequenz-Wahlsignal auszugeben, so daß das
System bei niedriger Geschwindigkeit hochgefahren werden kann.
In Übereinstimmung mit einem weiteren Aspekt der Erfindung kann die Vorrichtung weiterhin eine Rücksetzeinheit aufweisen, die
durch das von dem Dekoder ausgegebene Sequenzsignal aktiviert wird. Die Rücksetzeinheit generiert ein Signal, um die Hardware
auf der Hauptplatine zurückzusetzen.
Andere Aufgaben, Vorteile und neue Merkmale der Erfindung werden aus der folgenden Beschreibung in Zusammenhang mit der Zeichnung
deutlich. In der Zeichnung zeigen:
Figur 1 - eine schematische Ansicht der Struktur der erfindungsgemäßen
Vorrichtung;
Figur 2 - ein Blockschaltbild einer herkömmlichen Vorrichtung
zum Schalten einer Taktfrequenz einer Computer- W5 Hauptplatine;
Figur 3 - ein Blockdiagramm einer erfindungsgemäßen Vorrichtung
zum Schalten der Taktfrequenz einer Computer-Hauptplatine ;
30
30
Figur 4 - ein Schaltplan einer bevorzugten Ausführungsform
der erfindungsgemäßen Vorrichtung; und
Figur 5 - ein Diagramm der Schaltsignale der erfindungsgemäßen
Vorrichtung.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFUHRUNGSFORM
Wie Figur 1 zeigt, wird erfindungsgemäß ein Frequenz-Wahlcontroller
20 anstelle eines Schalters oder anstelle von Steckbrücken verwandt, um einen Frequenz-Vervielfachungsfaktor 101 zu steuern,
der für die CPU (den Prozessor) und den Chipsatz 10 benötigt wird, und um ein Frequenz-Wahlsignal 102 an den Frequenzgenerator 11 zu
senden. Der Frequenz-Wahlcontroller 20 steuert den numerischen Zustand des Frequenz-Vervielfachungsfaktors 101 und des Frequenz-Wahlsignals
102 gemäß einem Geschwindigkeitssteuersignal, das von der CPU und dem Chipsatz 10 herrührt. Es ist demgemäß einfach und
schnell, den Frequenz-Vervielfachungsfaktor und die Taktfrequenz des Motherboards (Computer-Hauptplatine) einzustellen, nachdem
verschiedene Geschwindigkeitssignale 201 dem Frequenz-Wahlcontroller
20 unter Steuerung eines Programms zugeführt worden sind. Bei einer bevorzugten Ausführungsform wird dies bewerkstelligt, indem
der CPU-Frequenz-Vervielfachungsfaktor und die äußere Taktfrequenz
auf einem Bildschirm des Computers eingestellt wird, wie es ähnlich auch beim Hochfahren des Computers mittels des sogenannten
BIOS (grundlegendes Eingabe- und Ausgabesystem) geschieht. Auf diese Weise läßt es sich vermeiden, den Computer zu zerlegen bzw.
das Gehäuse zu öffnen, mit dem Handbuch zu vergleichen und die Jumper (Steckbrücken) einzustellen usw.
Hinsichtlich des Aufbaus des Frequenz-Wahlcontrollers 20 zeigen
die Figuren 3 und 4, daß eine Speichereinheit 33, eine Rücksetzeinheit
34, eine AnfangsSteuereinheit 35 und eine Dekodereinheit
36 vorgesehen sind. Mit diesem Aufbau kann der Controller 20 die Geschwindigkeitssignale 201 der CPU und des Chipsatzes dekodieren
und lesen, und den Frequenz-Vervielfachungsfaktor und die äußere
Taktfrequenz zurücksetzen. Wie Figur 4 zeigt, kann die Speichereinheit 33 ein D-Typ-Flip-Flop sein, die Rücksetzeinheit 34 und
die Initial-Steuereinheit 35 können ebenfalls D-Typ-Flip-Flop sein, während der Dekoder 36 ein einfacher Dekoder ist. Wenn die
CPU und der Systemchipsatz 10 die Frequenz nach dem Hochfahren umsetzen, wird der Daten/Adressen-Bus ein Datensignal 305 und ein
Schaltfrequenz-Adress-Signal 307 an die Speichereinheit 33 und den
Dekoder 36 senden. Die Initial-Steuereinheit 35 erhält ein "SPANNUNG
ÄN"-Signal von dem Netzteil des Computers. Die Dekodereinheit 36 erzeugt ein Triggersignal 308, das auf die Speichereinheit 33,
die Initial-Steuereinheit 35 und die Ruckset&zgr;einheit 34 gegeben
wird. Die Speichereinheit gibt den oben erwähnten Frequenz-Vervielfachungsfaktor
101 auf die CPU und den Chipsatz 10 und das oben erwähnte Frequenz-Wahlsignal 102 auf den Frequenzgenerator
11. Zusätzlich erzeugt die Rücksetzeinheit 34 ein Rücksetzsignal
303 zum Rücksetzen der CPU und des Chipsatzes 10, während die CPU und Systemchipsatz 10 dann ein Rücksetz-Rückkopplungssignal 304
zurück an die Rücksetzeinheit 34 leiten.
Figur 5 zeigt, daß im Betrieb beim Hochfahren des Computers die Initial-Steuereinheit 35 ein Ein/Aus-Signal 309 mit hoher Spannung
(turn off) an die Speichereinheit 33 sendet, nachdem das "SPANNUNG
AN"-Signal 306 (ebenfalls auf hohem Spannungsniveau) empfangen worden ist, so daß die Speichereinheit 33 dann einen niedrigen
Frequenz-Vervielfachungsfaktor 101 an die CPU und den Chipsatz
leitet und ein Wahlsignal 102 für eine niedrige Frequenz an den Frequenzgenerator 11, um die Hauptplatine bei niedriger Frequenz
bzw. Geschwindigkeit hochzufahren. So kann eine unnormale Inbetriebnahme
wegen einer zu hoch eingestellten Frequenz verhindert werden. Nachdem der Frequenz-Vervielfachungsfaktor und die Taktfrequenz
der Hauptplatine im BIOS verändert worden ist, erzeugt Wb die CPU das Datensignal 305 und das geschaltete Frequenz-Adress-Signal
307. Das Adress-Signal der geschalteten Frequenz 307 wird in die Dekodereinheit 36 gesandt, um dekodiert und gelesen zu werden.
Wenn das Signal 307 korrekt ist, erzeugt die Dekodereinheit 36 ein Trägersignal 308 (von niedriger Spannung), das als Sequenzsignal
zum Aktivieren der Speichereinheit 33, der Rücksetzeinheit 34 und der Initial-Steuereinheit 35 dient. Nachdem sie durch das
Triggersignal 38 aktiviert worden ist, erzeugt die Initial-Steuereinheit 35 ein Ein/Aus-Signal 309, das auf "low level" (niedrige
Spannung) (ON) gesetzt ist und sendet dies an die Speichereinheit 33, um die Frequenzdaten 305 dort einzuschreiben und zu sichern,
so daß die Taktfrequenz bei einem Eingang von der Speichereinheit 33 gleichzeitig geändert wird, so daß die Speichereinheit 33 den
Frequenz-Vervielfachungsfaktor 101 und das Frequenz-Wahlsignal
in Übereinstimmung mit dem Frequenzdatensignal 305 modifizieren kann. Weiterhin aktiviert das Triggersignal 308 die Rücksetzeinheit
34 gemäß Figur 3 und Figur 4, um die Rücksetzeinheit 34 dazu in die Lage zu versetzen, ein Hardware-Rücksetzsignal 303 von
niedrigen Spannungsniveau (low level) wie in Figur 5 gezeigt, zu erzeugen. Auf diese Weise setzt die CPU und der Chipsatz 10 die
Hardware zurück und erzeugt dann ein Rücksetz-Rückkopplungs-Signal 304, das von einem hohen Spannungsniveau auf ein niedriges Spannungsniveau
geschaltet worden ist, um so den Rücksetzstatus zu löschen und seinen ursprünglichen Status wieder herzustellen. Nach
der Rücksetzoperation arbeitet die CPU und der Systemchip (der Chipsatz) mit dem gewählten Frequenz-Vervielfachungsfaktor und der
gewählten äußeren Taktfrequenz.
Die oben geschilderte Betriebsweise der erfindungsgemäßen Vorrichtung
wird automatisch bei einem Reset(Rücksetz)-Befehl der gesamten Hardware durchgeführt, um Fehler zu vermeiden, wenn die willkürlich
ausgewählte Taktfrequenz sofort verwendet würde. Der Vorgang eines "Resets" (Rücksetzen, Neustart) der Hardware stellt
daher die Gültigkeit und Stabilität der Taktfrequenzwahl sicher.
Die vorliegende Erfindung schafft daher eine Vorrichtung zum Wählen
und Abändern des Frequenz-Vervielfachungsfaktors einer CPU
W5 (eines Prozessors) und der Systemtaktfrequenz, wobei die Frequenz
auf dem Bildschirm des Computers eingestellt werden kann, anstatt Steckbrücken zu verändern. Die vorliegende Erfindung läßt sich
daher programmgesteuert verwirklichen und der Kontrollschaltkreis ist ein voll elektronisches Design, so daß Oxydationsproblerne und
daraus resultierende Kontaktschwierigkeiten verhindert werden. Die vorliegende Schaltung wird beim Einschalten mit einer niedrigen
Frequenzeinstellung hochgefahren, so daß Probleme, bei denen der Computer nicht normal hochgefahren werden kann, weil eine zu hohe
Frequenz eingestellt ist, vermieden werden.
Fu/ro
Claims (8)
- Vorrichtung zum Einstellen einer Taktfrequenz einer Computer-Hauptplatine mit einem Frequenz-Wahlcontroller (20) mit:einer Speichereinheit (33) zum Speichern und Sichern von über einen Bus übertragenen Frequenzdaten, wobei ein erster Ausgang der Speichereinheit (33) mit dem Prozessor (der CPU) und dem Chipsatz (10) des Computers verbunden ist, um einen Frequenz-Vervielfachungsfaktor auszugeben, und eine zweiter Ausgang mit dem Frequenzgenerator (11) verbunden ist, um ein Frequenz-Wahlsignal auszugeben, wobei der Frequenz-Vervielfachungsfaktor und die Taktfrequenz der Hauptplatine gemäß den gesicherten Frequenzdaten gewählt werden kann; undeinem Dekoder (36) zum Empfangen eines Adress-Signals der eingestellten Frequenz von dem Bus und zum Dekodieren und Bestätigen des Adress-Signals, um ein Sequenzsignal zum Aktivieren der Speichereinheit (33) zu erzeugen.Antwort bitte nach / please reply to:Braunschweig:Theodor-Heuss-Straße 1 D-38122 Braunschweig Bundesrepublik Deutschland Telefon 0531 / 28 14 0-0 Telefax 0531 / 28 140 28Hannover:Koblenzer Straße 21 D-30173 Hannover Bundesrepublik Deutschland Telefon 0511 / 988 75 Telefax 0511 / 988 75Φ* ·I
- 2. Vorrichtung zum Wählen einer Taktfrequenz einer Computer-Hauptplatine nach Anspmch 1, wobei das Speichermittel (33) ein D-Typ-Flip-Flop ist.
- 3. Vorrichtung zum Wählen einer Taktfrequenz einer Computer-Hauptplatine nach Anspruch 1, gekennzeichnet durch eine Initial-Steuereinheit (35), die zwischen der Speichereinheit (33) und dem Dekoder (36) angeordnet ist und durch ein "SPANNUNG EIN"-Signal aktiviert wird, und die Speichereinheit (33) dazu in die Lage versetzt, einen voreingestellten niedrigen Frequenz-Vervielfachungsfaktor und ein niedriges Frequenz-Wahlsignal auszugeben, so daß der Computer mit niedriger Geschwindigkeit (Taktfrequenz) hochgefahren werden kann.
- 4. Vorrichtung zum Wählen einer Taktfrequenz einer Computer-Hauptplatine nach Anspruch 3, wobei die Initial-Steuereinheit (35) ein D-Typ-Flip-Flop ist.
- 5. Vorrichtung zum Wählen einer Taktfrequenz einer Computer-Hauptplatine nach Anspruch 3, dadurch gekennzeichnet, daß die Speichereinheit (33) die eingegebenen Frequenzdaten sichert, um die Computer-Hauptplatine dazu in die Lage zu versetzen, gemäß dem gesetzten Frequenz-Vervielfachungsfaktor und der gewählten Taktfrequenz zu arbeiten, wenn der Dekoder (36) ein Adress-Bestätigungssignal an die Initial-Steuereinheit (35) sendet.
- 6. Vorrichtung zum Wählen einer Taktfrequenz einer Computer-Hauptplatine nach Anspruch 1, gekennzeichnet durch eine zusätzliche Rücksetzeinheit (34), die von dem Sequenzsignal des Dekoders (36) aktiviert wird, wobei die Rücksetzeinheit (34) ein Signal zum Rücksetzen der gesamten Hardware auf der Computer-Hauptplatine generiert.
- 7. Vorrichtung zum Wählen einer Taktfrequenz einer Computer-Hauptplatine nach Anspruch 6, dadurch gekennzeichnet, daß die Rücksetzeinheit (34) ein D-Typ-Flip-Flop ist.
- 8. Vorrichtung zum Wählen einer Taktfrequenz einer Computer-Hauptplatine nach Anspruch 6, dadurch gekennzeichnet, daß die Rücksetzeinheit (34) ein Rücksetz-Rückkopplungs-Signal von der CPU und dem Chipsatz (10) erhält, um es der Rücksetzeinheit (34) zu ermöglichen, ihren Ursprungsstatus wiederherzustellen.Fu/ro
10
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/742,629 US5845111A (en) | 1996-11-01 | 1996-11-01 | Apparatus and method for switching an operating frequency of a computer motherboard |
| FR9613755A FR2755773B3 (fr) | 1996-11-01 | 1996-11-12 | Appareil et procede pour commuter une frequence de fonctionnement d'une carte hote d'ordinateur |
| DE29619855U DE29619855U1 (de) | 1996-11-01 | 1996-11-15 | Vorrichtung zum Schalten der Taktfrequenz einer Computer-Hauptplatine (Motherboard) |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/742,629 US5845111A (en) | 1996-11-01 | 1996-11-01 | Apparatus and method for switching an operating frequency of a computer motherboard |
| FR9613755A FR2755773B3 (fr) | 1996-11-01 | 1996-11-12 | Appareil et procede pour commuter une frequence de fonctionnement d'une carte hote d'ordinateur |
| DE29619855U DE29619855U1 (de) | 1996-11-01 | 1996-11-15 | Vorrichtung zum Schalten der Taktfrequenz einer Computer-Hauptplatine (Motherboard) |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE29619855U1 true DE29619855U1 (de) | 1997-01-16 |
Family
ID=27219874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE29619855U Expired - Lifetime DE29619855U1 (de) | 1996-11-01 | 1996-11-15 | Vorrichtung zum Schalten der Taktfrequenz einer Computer-Hauptplatine (Motherboard) |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5845111A (de) |
| DE (1) | DE29619855U1 (de) |
| FR (1) | FR2755773B3 (de) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6148397A (en) * | 1998-05-06 | 2000-11-14 | Micro-Star International Co., Ltd. | CPU plug-and-play method and device |
| US6681336B1 (en) * | 1999-06-18 | 2004-01-20 | Kabushiki Kaisha Toshiba | System and method for implementing a user specified processing speed in a computer system and for overriding the user specified processing speed during a startup and shutdown process |
| TW511027B (en) * | 2000-04-28 | 2002-11-21 | Micro Star Int Co Ltd | Method for instantly elevating or lowering CPU frequency under Microsoft Windows environment |
| US6691242B1 (en) * | 2000-06-01 | 2004-02-10 | Intel Corporation | System test and method for checking processor over-clocking by retrieving an assigned speed from an register internal to the processor, comparing with running speed, and displaying caution message to user |
| DE10046620A1 (de) * | 2000-09-20 | 2002-03-28 | Bosch Gmbh Robert | Steuergerät zum Steuern/Regeln der Betriebsabläufe bei einem Kraftfahrzeug und ein Verfahren zur Inbetriebnahme eines solchen Steuergerätes |
| DE20302484U1 (de) * | 2003-01-23 | 2003-09-04 | Elitegroup Comp Systems Co | Bedienungsfeld zum Einstellen der Betriebsfrequenz eines Computers und zum Anzeigen von Systeminformationen |
| CN1955874A (zh) * | 2005-10-25 | 2007-05-02 | 鸿富锦精密工业（深圳）有限公司 | 中央处理器超频系统及方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2513948C3 (de) * | 1975-03-29 | 1981-12-17 | Wandel & Goltermann Gmbh & Co, 7412 Eningen | Stufig einstellbarer Frequenzgenerator mit einer phasengerasteten Regelschleife |
| JPH02256257A (ja) * | 1989-03-29 | 1990-10-17 | Mita Ind Co Ltd | 半導体集積回路 |
-
1996
- 1996-11-01 US US08/742,629 patent/US5845111A/en not_active Expired - Fee Related
- 1996-11-12 FR FR9613755A patent/FR2755773B3/fr not_active Expired - Lifetime
- 1996-11-15 DE DE29619855U patent/DE29619855U1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2755773A3 (fr) | 1998-05-15 |
| FR2755773B3 (fr) | 1998-10-23 |
| US5845111A (en) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60132817T2 (de) | Datenverarbeitungssystem und datenprozessor | |
| EP0952520B1 (de) | Vorrichtung zur fehlertoleranten Ausführung von Programmen | |
| DE3808168C2 (de) | Digitalrechner mit steckbarer erweiterungskarte | |
| EP0428774B1 (de) | Mikrocomputer mit einem intergrierten RC-Oszillator mit programmierbarer Frequenz | |
| DE60129373T2 (de) | Hochleistung-DMAsteuerung | |
| DE2744531C2 (de) | Anordnung zur Auswahl von Unterbrechnungsprogrammen in einer Datenverarbeitungsanlage | |
| DE69727355T2 (de) | Anordnung und Verfahren zur Taktsequenzierung in einem Datenverarbeitungssystem | |
| DE4221575C2 (de) | Integrierter CMOS-Halbleiterschaltkreis und Datenverarbeitungssystem mit integriertem CMOS-Halbleiterschaltkreis | |
| DE3439828C2 (de) | ||
| DE4027510A1 (de) | Ic mit testfunktion | |
| DE69817713T2 (de) | Verfahren und System zum Erzeugen eines Prozessortaktes mit schnellem Startvorgang | |
| DE102009041723A1 (de) | Prozessor-Leistungsverbrauchsteuerung und Spannungsabsenkung über eine Mikroarchitektur-Bandbreitenbegrenzung | |
| DE102016206170B4 (de) | Serielle draht-debug-brücke | |
| DE102010024154A1 (de) | Netzteil, Verarbeitungssystem und Steuerverfahren | |
| DE29619855U1 (de) | Vorrichtung zum Schalten der Taktfrequenz einer Computer-Hauptplatine (Motherboard) | |
| DE102009053528A1 (de) | Energiesparende triggerorientierte Steuervorrichtung zum echtzeitigen Variieren der Frequenz und Verfahren dafür | |
| DE3786973T2 (de) | Semaphorschaltung für gemeinsam genutzte Speicherzellen. | |
| DE102009019707B4 (de) | Speisevorrichtung zur Speisung eines Mikrofons | |
| DE19960574A1 (de) | PCI-Fehlerbehebungsvorrichtung,-Verfahren und -System | |
| DE69022304T2 (de) | Elektronisches Gerät mit Nur-Lese-Speichern. | |
| DE112011106017B4 (de) | Energiemanagement in einem diskreten Speicherabschnitt | |
| DE2917126A1 (de) | Verfahren zum pruefen einer integrierten schaltung | |
| DE3232513A1 (de) | Ueberwachungszeitgeberschaltung | |
| DE102007016603B4 (de) | Vorrichtung und darauf bezogenes Verfahren zum Steuern eines Switch-Moduls in einem Speicher durch Erfassen einer Betriebsfrequenz eines spezifischen Signals in einem Speicher | |
| DE102005008778B4 (de) | System und Verfahren zum Verändern einer Buskonfiguration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R207 | Utility model specification |
Effective date: 19970227 |
|
| R150 | Utility model maintained after payment of first maintenance fee after three years |
Effective date: 20000508 |
|
| R157 | Lapse of ip right after 6 years |
Effective date: 20030531 |