DE102017109019A1 - System und Verfahren für einen hochohmigen Widerstand - Google Patents

System und Verfahren für einen hochohmigen Widerstand Download PDF

Info

Publication number
DE102017109019A1
DE102017109019A1 DE102017109019.3A DE102017109019A DE102017109019A1 DE 102017109019 A1 DE102017109019 A1 DE 102017109019A1 DE 102017109019 A DE102017109019 A DE 102017109019A DE 102017109019 A1 DE102017109019 A1 DE 102017109019A1
Authority
DE
Germany
Prior art keywords
semiconductor junction
resistance
additional
coupled
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017109019.3A
Other languages
English (en)
Inventor
Luca Valli
Richard Gaggl
Benno Muehlbacher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102017109019A1 publication Critical patent/DE102017109019A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/04—Circuits for transducers, loudspeakers or microphones for correcting frequency response
    • H04R3/06—Circuits for transducers, loudspeakers or microphones for correcting frequency response of electrostatic transducers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2410/00—Microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2410/00—Microphones
    • H04R2410/03—Reduction of intrinsic noise in microphones

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Gemäß einer Ausführungsform umfasst eine Schaltung einen hochohmigen Widerstand, einschließlich einer Mehrzahl von Halbleiterübergangsvorrichtungen, welche in Reihe gekoppelt sind, und einer Mehrzahl von zusätzlichen Kapazitäten, welche parallel mit der Mehrzahl von Halbleiterübergangsvorrichtungen ausgebildet sind. Jede Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen umfasst eine parasitäre Kapazität einer dotierten Wanne, welche ausgelegt ist, um eine parasitäre Null in einer Rauschübertragungsfunktion des hochohmigen Widerstands einzufügen. Jede zusätzliche Kapazität der Mehrzahl von zusätzlichen Kapazitäten ist ausgelegt, um einen parasitären Pol in der Rauschübertragungsfunktion des hochohmigen Widerstands anzupassen, um für die parasitäre Null zu kompensieren.

Description

  • GEBIET DER TECHNIK
  • Die vorliegende Erfindung betrifft allgemein elektrische Schaltungen und in besonderen Ausführungsformen ein System und Verfahren für einen hochohmigen Vorspannungswiderstand.
  • HINTERGRUND
  • Wandler wandeln Signale von einer Domäne zu einer anderen um und werden oft in Sensoren verwendet. Ein verbreiteter Wandler, welcher als ein Sensor verwendet wird, der im Alltag gesehen wird, ist ein Mikrofon, ein Sensor für Audiosignale mit einem Wandler, der Schallwellen in elektrische Signale umwandelt.
  • Auf mikroelektromechanischen Systemen (MEMS) basierte Sensoren umfassen eine Familie von Wandlern, welche unter Verwendung von Mikrofabrikationstechniken hergestellt werden. MEMS, wie beispielsweise ein MEMS-Mikrofon, sammeln durch Messung physikalischer Phänomene Informationen aus der Umgebung, und eine Elektronik, welche an den MEMS angeschlossen ist, verarbeitet dann die von den Sensoren abgeleiteten Signalinformationen. MEMS-Vorrichtungen können unter Verwendung von Mikrobearbeitungsfabrikationstechniken hergestellt werden, ähnlich denen, welche für integrierte Schaltungen verwendet werden.
  • Audiomikrofone werden verbreitet in einer Vielzahl von Verbraucheranwendungen verwendet, wie beispielsweise in zellularen Telefonen, digitalen Audiorecordern, Personal Computern und Telekonferenzsystemen. Bei einem MEMS-Mikrofon wird beispielsweise eine druckempfindliche Membran direkt auf einem Halbleiter-Die angeordnet. Als solches wird das Mikrofon unter Verwendung von Mikrofabrikationstechniken als ein MEMS-Die ausgebildet, anstatt aus einzelnen diskreten Teilen gefertigt zu werden.
  • MEMS-Vorrichtungen können als Oszillatoren, Resonatoren, Beschleunigungsmesser, Gyroskope, Drucksensoren, Mikrofone, Mikrolautsprecher, Mikrospiegel und andere Vorrichtungen ausgebildet sein und verwenden häufig kapazitive Erfassungstechniken zur Messung des physikalischen Phänomens, welches gemessen wird. In derartigen Anwendungen wird die Kapazitätsänderung des kapazitiven Sensors unter Verwendung von Schnittstellenschaltungen in eine nutzbare Spannung oder einen nutzbaren Strom umgewandelt. Um solche kapazitiven Sensoren ordnungsgemäß zu betreiben, können die Schnittstellenschaltungen Vorspannungselemente, wie beispielsweise eine Ladungspumpe, und Sensorelemente, wie beispielsweise Widerstände, Kondensatoren und Verstärker, umfassen. Das Design und die Herstellung der Schnittstellenschaltung führt zahlreiche Eigenschaften im Verhalten des kapazitiven Sensors ein. Somit besteht eine Möglichkeit für neuartige oder verbesserte Schnittstellenschaltungselemente zur Anwendung auf Wandler oder andere kapazitive Schaltungen.
  • Für solche und andere Anwendungen werden hochohmige Widerstandselemente benötigt. Diese können parasitäre Kapazitäten aufweisen, die zu unerwünschten Übertragungsfunktionen führen.
  • KURZFASSUNG
  • Es werden eine Schaltung nach Anspruch 1 oder 13, eine Erfassungsschaltung nach Anspruch 21 sowie ein Verfahren nach Anspruch 31 bereitgestellt. Die Unteransprüche definieren weiter Ausführungsformen.
  • Gemäß einer Ausführungsform umfasst eine Schaltung einen hochohmigen Widerstand, einschließlich einer Mehrzahl von Halbleiterübergangsvorrichtungen, welche in Reihe gekoppelt sind, und einer Mehrzahl von zusätzlichen Kapazitäten, welche parallel mit der Mehrzahl von Halbleiterübergangsvorrichtungen ausgebildet sind. Jede Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen umfasst eine parasitäre Kapazität einer dotierten Wanne, welche ausgelegt ist, um eine parasitäre Null in einer Rauschübertragungsfunktion des hochohmigen Widerstands einzufügen. Jede zusätzliche Kapazität der Mehrzahl von zusätzlichen Kapazitäten ist ausgelegt, um einen parasitären Pol in der Rauschübertragungsfunktion des hochohmigen Widerstands anzupassen, um für die parasitäre Null zu kompensieren.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Für ein umfassenderes Verständnis der vorliegenden Erfindung und deren Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit den beigefügten Zeichnungen Bezug genommen, in denen:
  • 1 ein Systemblockschaltbild einer Ausführungsform eines MEMS-Sensorsystems veranschaulicht;
  • 2A und 2B schematische Blockschaltbilder von Ausführungsformen von MEMS-Sensorsystemen veranschaulichen;
  • 3 eine schematische Darstellung einer Ausführungsform eines hochohmigen Vorspannungswiderstands veranschaulicht;
  • 4A, 4B, 4C und 4D schematische Darstellungen von Vorrichtungen und ein Modell zur Implementierung in Ausführungsformen von hochohmigen Vorspannungswiderständen veranschaulichen;
  • 5A und 5B schematische Darstellungen weiterer Ausführungsformen von hochohmigen Vorspannungswiderständen veranschaulichen;
  • 6 ein Wellenformdiagramm von Widerstandswert-Plots für Ausführungsformen von hochohmigen Vorspannungswiderständen veranschaulicht;
  • 7A und 7B schematische Darstellungen von Ausführungsformen von modellierten MEMS-Sensorsystemen veranschaulichen;
  • 8 ein äquivalentes Modell einer Ausführungsform eines hochohmigen Vorspannungswiderstands veranschaulicht;
  • 9A und 9B Bode-Plots von Leistungsspektraldichte-Plots für das äquivalente Modell aus 8 veranschaulichen;
  • 10A und 10B schematische Darstellungen zusätzlicher Ausführungsformen von hochohmigen Vorspannungswiderständen veranschaulichen;
  • 11A und 11B ein Wellenformdiagramm von Eingangsrauschen- und Dämpfungs-Plots zusammen mit einem äquivalenten Modell für verschiedene Ausführungsformen veranschaulichen; und
  • 12 ein Flussdiagramm einer Ausführungsform eines Betriebsverfahrens veranschaulicht.
  • Entsprechende Zahlen und Symbole in den verschiedenen Figuren beziehen sich im Allgemeinen auf entsprechende Teile, sofern nicht anders angegeben. Die Figuren wurden gezeichnet, um die relevanten Aspekte der Ausführungsformen deutlich zu veranschaulichen, und sind nicht notwendigerweise maßstabsgetreu gezeichnet.
  • DETAILLIERTE BESCHREIBUNG VON VERANSCHAULICHENDEN AUSFÜHRUNGSFORMEN
  • Die Herstellung und Verwendung von verschiedenen Ausführungsformen werden unten detailliert erörtert. Es sollte jedoch beachtet werden, dass die verschiedenen hierin beschriebenen Ausführungsformen in einer großen Vielzahl spezieller Kontexte anwendbar sind. Die erörterten speziellen Ausführungsformen veranschaulichen lediglich spezielle Arten der Herstellung und Verwendung verschiedener Ausführungsformen und sollten nicht so ausgelegt werden, dass der Schutzbereich beschränkt ist.
  • Die Beschreibung erfolgt mit Bezug auf verschiedene Ausführungsformen in einem speziellen Kontext, nämlich Mikrofonwandler und insbesondere MEMS-Mikrofone. Einige der hierin beschriebenen verschiedenen Ausführungsformen umfassen MEMS-Wandlersysteme, MEMS-Mikrofonsysteme, Schnittstellenschaltungen für Wandler und MEMS-Wandlersysteme, Schnittstellenschaltungen mit Vorspannungselementen und hochohmigen Vorspannungswiderstände. In anderen Ausführungsformen können Aspekte auch auf andere Anwendungen angewendet werden, bei denen eine beliebige Art von Wandler oder Schnittstellenschaltungen gemäß einer beliebigen, in der Technik bekannten Weise beteiligt ist.
  • Schnittstellenschaltungen werden im Allgemeinen eingeschlossen, um Elemente einer Verarbeitungs- oder Erfassungsschaltung vorzuspannen und Auslesefunktionalität für Informationen von der Verarbeitungs- oder Erfassungsschaltung bereitzustellen. Insbesondere umfassen kapazitive Erfassungsschaltungen im Allgemeinen Schaltungen zum Vorspannen der kapazitiven Elemente und zum Auslesen von erfassten Werten. Gemäß verschiedenen Ausführungsformen umfassen kapazitive Sensoren und insbesondere kapazitive MEMS-Sensoren, einschließlich speziell kapazitiver MEMS-Mikrofone, Vorspannungsschaltungen mit Verstärker- oder Pufferschaltungen, Vorspannungsgeneratoren, wie beispielsweise Ladungspumpen, und hochohmige Widerstände. In verschiedenen derartigen Ausführungsformsystemen können die Elemente in einem integrierten Schaltungssystem hergestellt werden. Beispielsweise kann der kapazitive MEMS-Sensor, wie beispielsweise ein kapazitives MEMS-Mikrofon, auf einem ersten mikrogefertigten Die ausgebildet sein, und die Schnittstellenschaltungen, einschließlich des hochohmigen Widerstands und des Vorspannungsgenerators, können auf einem zweiten IC(Integrated Circuit, integrierte Schaltung)-Die ausgebildet sein. In einer anderen beispielhaften Ausführungsform sind der kapazitive MEMS-Sensor und die Schnittstellenschaltungen auf einer monolithischen IC ausgebildet. In beiden solchen Ausführungsformen ist der hochohmige Widerstand aus integrierten Elementen ausgebildet und ist kein diskreter Widerstand. Ferner kann der hochohmige Widerstand in einigen Situationen Widerstandswerte in der Größenordnung von Gigaohm (GΩ) oder sogar bis zu Teraohm (TΩ) aufweisen. In derartigen verschiedenen Ausführungsformen können integrierte Elemente, einschließlich Halbleiterübergänge, wie beispielsweise Dioden und Transistoren, verwendet werden, um den hochohmigen Widerstand zu implementieren.
  • Gemäß verschiedenen hierin beschriebenen Ausführungsformen umfasst ein hochohmiger Widerstand mehrere integrierte Vorrichtungen, wie beispielsweise Dioden oder Transistoren, welche in einem Halbleitersubstrat ausgebildet sind. Um größere Signalhübe bereitzustellen, sind die mehreren integrierten Vorrichtungen in Reihe zwischen einem ersten Widerstandsknoten und einem zweiten Widerstandsknoten geschaltet, und lokale Bulk-Verbindungen werden für die mehreren integrierten Vorrichtungen bereitgestellt. Ferner umfasst jede der mehreren integrierten Vorrichtungen eine erste parasitäre Kapazität, welche zwischen jeder der mehreren Vorrichtungen aufgrund der lokalen Bulk-Verbindung und einer festen Referenzspannung intrinsisch ausgebildet ist. Beispielsweise erzeugen dotierte Wannen, wie beispielsweise die n-Wanne oder p-Wanne, mit dem Substrat und dem Körperkontakt für einen Transistor, welche verwendet werden, um jede der mehreren integrierten Vorrichtungen zu implementieren, wenigstens einen Teil der ersten parasitären Kapazität. Gemäß verschiedenen Ausführungsformen umfasst der hochohmige Widerstand ferner eine Mehrzahl von zusätzlichen parasitären Kapazitäten, welche parallel mit den mehreren integrierten Vorrichtungen ausgebildet sind. Gemäß solchen verschiedenen hierin beschriebenen Ausführungsformen umfasst jede der mehreren integrierten Vorrichtungen eine zweite parasitäre Kapazität, welche parallel mit der jeweiligen Vorrichtung als eine zusätzliche Kapazität ausgebildet ist. Die Mehrzahl von zusätzlichen parasitären Kapazitäten werden implementiert, um die Übertragungsfunktion des Systems mit dem hochohmigen Widerstand anzupassen und das Signal-Rausch-Verhältnis (Signal-to-Noise Ratio, SNR) zu verbessern. Insbesondere sind die Mehrzahl von zusätzlichen parasitären Kapazitäten ausgelegt, um einen parasitären Pol in der Übertragungsfunktion anzuordnen, um für eine parasitäre Null zu kompensieren, welche durch die ersten parasitären Kapazitäten der mehreren integrierten Vorrichtungen eingeführt wird. Verschiedene Ausführungsformen, Systeme, Anwendungen, Implementierungen und Modelle werden im Folgenden weiter beschrieben, um einige der verschiedenen Ausführungsformen zu veranschaulichen.
  • 1 veranschaulicht ein Systemblockschaltbild einer Ausführungsform eines MEMS-Sensorsystems 100, einschließlich MEMS-Sensor 102, Schnittstellenschaltung 104 und Vorspannungsquelle 106. Gemäß verschiedenen Ausführungsformen wird der MEMS-Sensor 102 durch die Vorspannung VBIAS vorgespannt, empfängt das physikalische Signal 109 und erzeugt das erfasste Signal SENSE. Der MEMS-Sensor 102 kann ein kapazitiver MEMS-Sensor sein, wie beispielsweise ein kapazitives MEMS-Mikrofon. In alternativen Ausführungsformen ist der MEMS-Sensor 102 eine beliebige Art von kapazitiver Schaltung.
  • In verschiedenen Ausführungsformen empfängt die Schnittstellenschaltung 104 das erfasste Signal SENSE vom MEMS-Sensor 102 und erzeugt das Ausgangssignal 108. In derartigen Ausführungsformen kann das erfasste Signal SENSE ein analoges oder zeitkontinuierliches Signal sein, welches durch einen Transduktionsmechanismus im MEMS-Sensor 102 erzeugt wird. Insbesondere erzeugt das physikalische Signal 109, welches beispielsweise eine Druck- oder Schallwelle sein kann, eine entsprechende Variation der Kapazität im MEMS-Sensor 102, wie beispielsweise durch Ablenkung einer oder mehrerer kapazitiver Elektroden, die einen Strom- oder Spannungssignalausgang des MEMS-Sensors 102 als erfasstes Signal SENSE erzeugt. Die Schnittstellenschaltung 104 empfängt das erfasste Signal SENSE und puffert oder verstärkt das Signal, während die Vorspannung des MEMS-Sensors 102 aufrechterhalten wird. Somit kann, wie weiter oben kurz beschrieben, die Schnittstellenschaltung 104 einen hochohmigen Widerstand und einen Puffer oder Verstärker umfassen. Ferner erzeugt die Vorspannungsquelle 106, um den vorgespannten Betrieb des MEMS-Sensors 102 aufrechtzuerhalten, die Vorspannung VBIAS, um den MEMS-Sensor 102 zu versorgen.
  • Gemäß verschiedenen Ausführungsformen sind der MEMS-Sensor 102, die Schnittstellenschaltung 104 und die Vorspannungsquelle 106 auf zwei separaten Halbleiter-Dies ausgebildet. In bestimmten Ausführungsformen ist der MEMS-Sensor 102 auf einem ersten Die, z. B. einem MEMS-Die, ausgebildet, und die Vorspannungsquelle 106 und die Schnittstellenschaltung 104 sind auf einem zweiten Die, z. B. einem ASIC(Application Specific Integrated Circuit, anwendungsspezifische integrierte Schaltung)-Die, ausgebildet. In derartigen Ausführungsformen können der erste Die und der zweite Die miteinander gebondet sein, wie beispielsweise mittels Flip-Chip-Bonding. In einer anderen Ausführungsform sind der MEMS-Sensor 102, die Schnittstellenschaltung 104 und die Vorspannungsquelle 106 monolithisch in einem einzelnen Halbleiter-Die integriert. Somit umfassen der MEMS-Sensor 102, die Schnittstellenschaltung 104 und die Vorspannungsquelle 106 in verschiedenen Ausführungsformen Elemente, welche mit Halbleiterfertigungstechniken kompatibel sind.
  • 2A und 2B veranschaulichen schematische Blockschaltbilder von Ausführungsformen von MEMS-Sensorsystemen. 2A veranschaulicht das MEMS-Sensorsystem 110a, einschließlich kapazitivem MEMS-Sensor 112, hochohmigem Widerstand 114, Verstärker 116 und Ladungspumpe 118. Gemäß verschiedenen Ausführungsformen ist das MEMS-Sensorsystem 110a eine Ausführungsform einer Implementierung des MEMS-Sensorsystems 100, wie weiter oben unter Bezugnahme auf 1 beschrieben, und umfasst eine Konstantladungsschnittstelle. Die Ladungspumpe 118 spannt den kapazitiven MEMS-Sensor 112 durch Erzeugen und Zuführen einer Ladungspumpenspannung VCHP an den kapazitiven MEMS-Sensor 112 vor. Basierend auf physikalischen Eingangssignalen, wie weiter oben unter Bezugnahme auf das physikalische Signal 109 aus 1 beschrieben, erzeugt der kapazitive MEMS-Sensor 112 eine umgewandelte Spannung VCAP. Der hochohmige Widerstand 114 hält den Ladungspegel auf dem kapazitiven MEMS-Sensor 112 aufrecht, während der Verstärker 116 eine umgewandelte Spannung VCAP empfängt. In einigen Ausführungsformen arbeitet der Verstärker 116 als ein Puffer und stellt keine Verstärkung bereit, d. h. er hat eine Verstärkung von 1. In anderen Ausführungsformen stellt der Verstärker 116 eine Verstärkung bereit. Basierend auf einer umgewandelten Spannung VCHP steuert der Verstärker 116 ein Ausgangssignal 120 an. In verschiedenen Ausführungsformen stellt der hochohmige Widerstand 114 einen Pfad mit hohem Widerstandswert zur Referenzspannung REF bereit, um den Eingang des Verstärkers vorzuspannen. In verschiedenen Ausführungsformen ist der Verstärker 116 ein Einzeleingangs-, Einzelausgangsverstärker.
  • 2B veranschaulicht das MEMS-Sensorsystem 110b, einschließlich kapazitivem MEMS-Sensor 112, hochohmigem Widerstand 114, Verstärker 122, Ladungspumpe 118 und Kondensator 124. Gemäß verschiedenen Ausführungsformen ist das MEMS-Sensorsystem 110b eine weitere Ausführungsform einer Implementierung des MEMS-Sensorsystems 100, wie weiter oben unter Bezugnahme auf 1 beschrieben, und umfasst eine Konstantspannungsschnittstelle. Das MEMS-Sensorsystem 110b umfasst ähnliche Elemente, wie unter Bezugnahme auf das MEMS-Sensorsystem 110a beschrieben. Die Beschreibung der gleich nummerierten Elemente gilt für alle Instanzen der gleich nummerierten Elemente und wird im Interesse der Kürze nicht wiederholt.
  • In verschiedenen Ausführungsformen erzeugt der kapazitive MEMS-Sensor 112 den umgewandelten Strom ICAP basierend auf physikalischen Eingangssignalen, wie beispielsweise dem physikalischen Signal 109. Der Verstärker 122 empfängt den umgewandelten Strom ICAP vom kapazitiven MEMS-Sensor 112 und erzeugt das Ausgangssignal 120. Wie in Bezug auf den Verstärker 116 beschrieben, kann der Verstärker 122 als ein Puffer ohne Verstärkung arbeiten oder kann eine Verstärkung in verschiedenen unterschiedlichen Ausführungsformen bereitstellen. In verschiedenen Ausführungsformen halten der hochohmige Widerstand 114 und der Kondensator 124 den Spannungspegel auf dem kapazitiven MEMS-Sensor 112 aufrecht. In verschiedenen Ausführungsformen ist der Verstärker 122 ein Differentialeingangs-, Einzelausgangsverstärker. In derartigen Ausführungsformen kann der negative Polaritätseingang des Verstärkers 122 mit dem kapazitiven MEMS-Sensor 112 gekoppelt sein, und der positive Polaritätseingang des Verstärkers 122 kann mit der Referenzspannung REF gekoppelt sein.
  • Gemäß verschiedenen Ausführungsformen hält der hochohmige Widerstand 114 die Vorspannung des kapazitiven MEMS-Sensors 112, wie in Bezug auf das MEMS-Sensorsystem 110a und das MEMS-Sensorsystem 110b in 2A und 2B beschrieben, aufrecht. In derartigen Ausführungsformen kann der hochohmige Widerstand 114 einen Widerstandswert im GΩ- oder TΩ-Bereich aufweisen. Um einen derart hohen Widerstandswert in einem integrierten Halbleiter-Die zu implementieren, kann ein hochohmiger Widerstand 114 unter Verwendung von Halbleitervorrichtungsstrukturen, einschließlich Halbleiterübergänge, wie beispielsweise integrierte Diodenstrukturen oder Transistorstrukturen, implementiert werden.
  • 3 veranschaulicht eine schematische Darstellung einer Ausführungsform eines hochohmigen Vorspannungswiderstands 130, welcher eine Ausführungsform einer Implementierung des hochohmigen Widerstands 114 sein kann, wie weiter oben unter Bezugnahme auf 2A und 2B beschrieben. Gemäß verschiedenen Ausführungsformen umfasst der hochohmige Vorspannungswiderstand 130 Halbleiterwiderstandselemente 132a, 132b und 132c, zusätzliche parasitäre Kapazitäten 134a, 134b und 134c, Halbleiterwiderstandselemente 136a, 136b und 136c und zusätzliche parasitäre Kapazitäten 138a, 138b und 138c. In derartigen Ausführungsformen bilden die Halbleiterwiderstandselemente 132a, 132b und 132c einen Reihenwiderstand 142 zwischen dem Anschluss T1 und dem Anschluss T2 des hochohmigen Vorspannungswiderstands 130 aus. Ähnlich bilden die Halbleiterwiderstandselemente 136a, 136b und 136c einen Reihenwiderstand 144 zwischen dem Anschluss T1 und dem Anschluss T2 aus.
  • In verschiedenen Ausführungsformen sind die Halbleiterwiderstandselemente 132a, 132b und 132c und die Halbleiterwiderstandselemente 136a, 136b und 136c als Transistoren oder Dioden implementiert. Beispielsweise sind die Halbleiterwiderstandselemente 132a, 132b und 132c und die Halbleiterwiderstandselemente 136a, 136b und 136c in einigen Ausführungsformen unter Verwendung von MOSFET-Strukturen implementiert. In verschiedenen Ausführungsformen sind die Halbleiterwiderstandselemente 132a, 132b und 132c in Reihe geschaltet und die Halbleiterwiderstandselemente 136a, 136b und 136c in Reihe geschaltet, um eine große Signalantwort zu erzeugen, welche einem gewünschten Widerstandswert entspricht. In einigen Ausführungsformen ist die Antwort von jedem der Halbleiterwiderstandselemente aufgrund der Verbindungen der Transistorstruktur zur Implementierung eines Widerstandswerts asymmetrisch, wie im Folgenden unter Bezugnahme auf zusätzliche Ausführungsformen weiter beschrieben wird. Somit werden der Reihenwiderstand 142 und der Reihenwiderstand 144 antiparallel ausgebildet, um ein symmetrisches oder annähernd symmetrisches Verhalten des hochohmigen Vorspannungswiderstands 130 zwischen dem Anschluss T1 und dem Anschluss T2 zu erzeugen. Das heißt, der Reihenwiderstand 142 und der Reihenwiderstand 144 sind parallel zwischen dem Anschluss T1 und dem Anschluss T2 gekoppelt, aber einer der Reihenpfade, wie beispielsweise der Reihenwiderstand 142, stellt einen Widerstandswert bereit, welcher mit der Spannungsdifferenz zwischen dem Anschluss T2 und dem Anschluss T1 zunimmt, während der andere der Reihenpfade, wie beispielsweise der Reihenwiderstand 144, einen Widerstandswert bereitstellt, welcher mit der Spannungsdifferenz zwischen dem Anschluss T1 und dem Anschluss T2 zunimmt.
  • In verschiedenen Ausführungsformen umfassen die Halbleiterwiderstandselemente 132a, 132b und 132c und die Halbleiterwiderstandselemente 136a, 136b und 136c alle intrinsische parasitäre Kapazitäten. Die intrinsischen parasitären Kapazitäten, welche durch die Halbleiterwiderstandselemente 132a, 132b und 132c und die Halbleiterwiderstandselemente 136a, 136b und 136c eingeführt werden, können bei einigen Frequenzen einen Kurzschlusspfad um die entsprechenden Widerstandskomponenten der Halbleiterwiderstandselemente 132a, 132b und 132c und Halbleiterwiderstandselemente 136a, 136b und 136c bereitstellen und den beabsichtigten Widerstandswert des hochohmigen Vorspannungswiderstands 130 verringern. Wenn der beabsichtigte Widerstandswert des hochohmigen Vorspannungswiderstands 130 abnimmt, erhöht sich beispielsweise das Rauschen, welches in das kapazitive Erfassungssystem, wie beispielsweise das MEMS-Sensorsystem 100 aus 1, eingeführt wird. Insbesondere führen die intrinsischen parasitären Kapazitäten parasitäre Pole und Nullen in der Übertragungsfunktion des Rauschens des hochohmigen Vorspannungswiderstands 130 des kapazitiven Erfassungssystems ein, wobei die Leistungsspektraldichte der Rauschspannung am Eingang eines MEMS-Sensorsystems erhöht wird, wie beispielsweise des MEMS-Sensorsystems 110a, wie weiter oben unter Bezugnahme auf 2A beschrieben. Somit werden in verschiedenen Ausführungsformen, um die Rauschzunahme zu adressieren, zusätzliche parasitäre Kapazitäten 134a, 134b und 134c und zusätzliche parasitäre Kapazitäten 138a, 138b und 138c parallel eingeschlossen, um den Effekt einer parasitären Null mit einem parasitären Pol zu reduzieren, welcher durch die intrinsischen parasitären Kapazitäten eingeführt wird. In derartigen Ausführungsformen ist jede zusätzliche parasitäre Kapazität jeweils parallel mit einem Halbleiterwiderstandselement (wie gezeigt) verbunden. Eine weitere Beschreibung der Übertragungsfunktionen im Hinblick auf die intrinsischen parasitären Kapazitäten und die zusätzlichen parasitären Kapazitäten wird im Folgenden bereitgestellt, um ferner Aspekte verschiedener Ausführungsformen zu übermitteln. Ferner werden im Folgenden auch spezielle Ausführungsformen von Implementierungen verschiedener Vorrichtungen, einschließlich zusätzlicher parasitärer Kapazitäten, beschrieben.
  • Gemäß verschiedenen Ausführungsformen umfasst der hochohmige Vorspannungswiderstand 130 eine beliebige Anzahl von Widerstandszellen 140 in Reihe und parallel. Jede Widerstandszelle 140 umfasst ein Halbleiterwiderstandselement, wie beispielsweise das Halbleiterwiderstandselement 132a, und eine zusätzliche parasitäre Kapazität, wie beispielsweise die zusätzliche parasitäre Kapazität 134a, welche parallel gekoppelt sind. In derartigen Ausführungsformen ist die intrinsische parasitäre Kapazität des Halbleiterelements nicht veranschaulicht. Gemäß der in 3 veranschaulichten Ausführungsform umfasst der hochohmige Vorspannungswiderstand 130 zwei parallele (oder antiparallele, wie weiter oben in Bezug auf den Reihenwiderstand 142 und den Reihenwiderstand 144 beschrieben) Pfade von drei Widerstandszellen 140 für jeden Pfad. In anderen Ausführungsformen können 1, 2, 3, 4, 5 oder mehr Widerstandszellen in Reihe gekoppelt sein, und 1 oder mehrere derartige Reihenpfade der Widerstandszellen 140 können parallel gekoppelt sein. Gemäß einer speziellen Ausführungsform umfasst der hochohmige Vorspannungswiderstand 130 zwei parallel gekoppelte Reihenpfade, wobei jeder Reihenpfad vier in Reihe gekoppelte Widerstandszellen 140 aufweist.
  • 4A, 4B, 4C und 4D veranschaulichen schematische Darstellungen von Vorrichtungen und ein Modell zur Implementierung in Ausführungsformen von hochohmigen Vorspannungswiderständen. 4A veranschaulicht die Vorrichtung 200a, einschließlich der Diode 202. Gemäß verschiedenen Ausführungsformen können vorgespannte Dioden, wie beispielsweise die Diode 202, einen hochohmigen Widerstandswert für spezielle Spannungsbereiche erzeugen. Insbesondere stellt die Diode 202 einen Pfad vom Knoten TA zum Knoten TB bereit, welcher die Widerstandsspannung VR (VR = VTA – VTB) über der Diode 202 umfasst, die als das Widerstandselement wirkt. In derartigen Ausführungsformen kann, wenn die Widerstandsspannung VR klein ist, wie beispielsweise kleiner als die Durchlassspannung der Diode 202, der Äquivalenzwiderstand der Diode 202 groß sein, wie beispielsweise größer als 100 GΩ. Wenn die Widerstandsspannung VR groß ist, wie beispielsweise oberhalb der Durchlassspannung der Diode 202, kann der Äquivalenzwiderstand der Diode 202 schnell abnehmen und sich Null annähern. Wenn die Widerstandsspannung VR negativ ist, ist der Äquivalenzwiderstand der Diode 202 sehr groß (und nimmt zu, wenn die Widerstandsspannung VR bis zum Durchbruchbetrieb negativer wird). Somit ist der Äquivalenzwiderstand der Diode 202 asymmetrisch und kann für Spannungen oberhalb der Durchlassspannung der Diode 202 unzureichend sein. In solchen verschiedenen Ausführungsformen ist die parasitäre Diode 204 angezeigt, welche eine Rückwärtsdiodenverbindung vom Knoten TB zum Masseknoten GND ausbildet. Die parasitäre Diode 204 veranschaulicht die parasitäre Diode, welche zwischen dem Übergang der Region der dotierten Wanne, z. B. der n-Wanne, und des Substrat-Bulks ausgebildet ist. In verschiedenen Ausführungsformen kann die Diode 202 als eine physikalische Diode oder als ein als Diode geschalteter Transistor implementiert sein.
  • 4B veranschaulicht die Vorrichtung 200b, einschließlich des als Diode geschalteten Transistors 206. In derartigen Ausführungsformen arbeitet der als Diode geschaltete Transistor 206 wie weiter oben in Bezug auf die Diode 202 aus 4A ähnlich beschrieben. In verschiedenen Ausführungsformen ist der als Diode geschaltete Transistor 206 als ein Transistor, wie beispielsweise ein MOSFET, implementiert, welcher vom Knoten TA zum Knoten TB verbunden ist und bei dem das Gate, der Drain und die Körperkontakte miteinander gekoppelt sind.
  • 4C veranschaulicht die Vorrichtung 200c, einschließlich des als Diode geschalteten Transistors 208. In derartigen Ausführungsformen arbeitet der als Diode geschaltete Transistor 208 wie weiter oben in Bezug auf die Diode 202 aus 4A ähnlich beschrieben und ist verbunden, so dass er einen vorwärts gerichteten Diodenpfad vom Knoten TB zum Knoten TA bereitstellt. Ferner umfasst der als Diode geschaltete Transistor 208 einen Kurzschluss zwischen dem Körperkontakt und der Source, während der als Diode geschaltete Transistor 206 einen Kurzschluss zwischen dem Körperkontakt und dem Drain umfasst.
  • 4D veranschaulicht das Vorrichtungsmodell 200d, einschließlich Äquivalenzwiderstand 210, parasitärer Vorrichtungskapazität 212 und Wannenkapazität 214. In derartigen Ausführungsformen modelliert der Äquivalenzwiderstand 210 den Äquivalenzwiderstand der speziellen Vorrichtung, d. h. der Diode 202, des als Diode geschalteten Transistors 206 oder des als Diode geschalteten Transistors 208, und weist den Widerstandswert RH auf. Die parasitäre Vorrichtungskapazität 212 modelliert die äquivalente parasitäre Kapazität parallel mit der speziellen Vorrichtung, d. h. der Diode 202, dem als Diode geschalteten Transistor 206 oder dem als Diode geschalteten Transistor 208, und weist die Kapazität CH auf. Insbesondere kann die Kapazität CH als die Summe der Überlappungskapazität und der Gate-Bulk-Kapazität für die entsprechende MOSFET-Struktur für den als Diode geschalteten Transistor 208 angenähert werden. Im Falle des als Diode geschalteten Transistors 206 wird die Gate-Bulk-Kapazität durch die Bulk- und Gate-Verbindungen zum Knoten TB jedoch kurzgeschlossen. Somit kann die Kapazität CH für den als Diode geschalteten Transistor 206 nur als Überlappungskapazität für die entsprechende MOSFET-Struktur angenähert werden. Schließlich modelliert die Wannenkapazität 214 die äquivalente parasitäre Kapazität zwischen dem Übergang der Region der dotierten Wanne, z. B. der n-Wanne, und des Substrat-Bulks und weist die Kapazität CW auf, welche der parasitären Diode 204 entspricht.
  • Gemäß verschiedenen Ausführungsformen können die Diode 202, der als Diode geschaltete Transistor 206 oder der als Diode geschaltete Transistor 208 in Reihe oder parallel verbunden sein, wie weiter oben in Bezug auf den hochohmigen Vorspannungswiderstand 130 und die Widerstandszellen 140 aus 3 ähnlich beschrieben. In verschiedenen Anwendungen führt die Wannenkapazität 214 eine parasitäre Null in den Übertragungsfunktionen von hochohmigen Vorspannungswiderständen ein, welche mit Transistoren oder Dioden implementiert sind. Somit werden gemäß verschiedenen hierin beschriebenen Ausführungsformen zusätzliche parasitäre Kapazitäten zu den Elementen, wie beispielsweise der Diode 202, dem als Diode geschalteten Transistor 206 oder dem als Diode geschalteten Transistor 208 hinzugefügt, um einen parasitären Pol anzupassen, um für die parasitäre Null zu kompensieren, welche von der Wannenkapazität 214 eingeführt wird.
  • 5A und 5B veranschaulichen schematische Darstellungen weiterer Ausführungsformen von hochohmigen Vorspannungswiderständen. 5A veranschaulicht den hochohmigen Vorspannungswiderstand 220a, einschließlich des als Diode geschalteten Transistors 206 und des als Diode geschalteten Transistors 208, welche parallel gekoppelt sind. Genauer gesagt sind in derartigen Ausführungsformen der als Diode geschaltete Transistor 206 und der als Diode geschaltete Transistor 208 antiparallel mit dem als Diode geschalteten Transistor 206, wobei ein vorwärts gerichteter Diodenpfad vom Eingangsknoten IN zum Referenzknoten REF bereitgestellt wird, und dem als Diode geschalteten Transistor 208, wobei ein vorwärts gerichteter Diodenpfad vom Referenzknoten REF zum Eingangsknoten IN bereitgestellt wird, gekoppelt. Gemäß verschiedenen Ausführungsformen ist der Äquivalenzwiderstand zwischen dem Eingangsknoten IN und dem Referenzknoten REF symmetrisch oder annähernd symmetrisch, wenn der als Diode geschaltete Transistor 206 und der als Diode geschaltete Transistor 208 parallel verbunden sind.
  • 5B veranschaulicht den hochohmigen Vorspannungswiderstand 220b, einschließlich vier Instanzen des als Diode geschalteten Transistors 208, welche in Reihe gekoppelt sind, und vier Instanzen des als Diode geschalteten Transistors 209, welche in Reihe gekoppelt sind. In verschiedenen Ausführungsformen ist der als Diode geschaltete Transistor 209 mit dem als Diode geschalteten Transistor 208 identisch, ist aber mit der entgegengesetzten Polarität verbunden. Gemäß verschiedenen Ausführungsformen sind die vier Instanzen des als Diode geschalteten Transistors 208 in Reihe gekoppelt, um den Reihenpfad 222 auszubilden, wobei vorwärts gerichtete Diodenpfade vom Referenzknoten REF zum Eingangsknoten IN bereitgestellt werden. Die vier Instanzen des als Diode geschalteten Transistors 209 sind in Reihe gekoppelt, um den Reihenpfad 224 auszubilden, wobei vorwärts gerichtete Diodenpfade vom Eingangsknoten IN zum Referenzknoten REF bereitgestellt werden. In derartigen Ausführungsformen sind der Reihenpfad 222 und der Reihenpfad 224 antiparallel gekoppelt, um einen symmetrischen oder annähernd symmetrischen Betrieb des Äquivalenzwiderstands für den hochohmigen Vorspannungswiderstand 220b bereitzustellen.
  • Ferner wird durch die Kopplung von vier Instanzen des als Diode geschalteten Transistors 209 und vier Instanzen des als Diode geschalteten Transistors 208 in Reihe der Spannungsbereich für den hochohmigen Vorspannungswiderstand 220b im Vergleich zu einem einzelnen als Diode geschalteten Transistor erhöht. In derartigen Ausführungsformen kann der Äquivalenzwiderstand für Spannungsdifferenzen zwischen dem Eingangsknoten IN und dem Referenzknoten REF, welche größer als die Durchlassspannung des als Diode geschalteten Transistors 208 oder des als Diode geschalteten Transistors 209 sind, groß sein, da jede jeweilige Diode erst in Durchlassrichtung vorgespannt wird, wenn die Spannungsdifferenz zwischen dem Eingangsknoten IN und dem Referenzknoten REF das Vierfache der Durchlassspannung erreicht. Somit kann die Betriebsspannung zwischen dem Eingangsknoten IN und dem Referenzknoten REF für den hochohmigen Vorspannungswiderstand 220b in derartigen Ausführungsformen ansteigen, wobei größere Signalhübe im Vergleich zu Widerständen mit einem einzelnen als Diode geschalteten Transistor bereitgestellt werden, wobei ein Reihenpfad zwischen dem Eingangsknoten IN und dem Referenzknoten REF ausgebildet wird.
  • In verschiedenen anderen Ausführungsformen kann eine beliebige Anzahl von als Diode geschalteten Transistoren 208 oder als Diode geschalteten Transistoren 206 in Reihe mit verschiedenen unterschiedlichen Polaritäten gekoppelt sein. Während vier von jeder Art von Vorrichtung in Reihe gekoppelt gezeigt sind, um den Reihenpfad 222 und den Reihenpfad 224 auszubilden, kann die Anzahl von jeder Art von Vorrichtung für den Reihenpfad 222 oder den Reihenpfad 224 in verschiedenen unterschiedlichen Ausführungsformen im Bereich von 1 bis 10 oder mehr liegen. In einigen bestimmten Ausführungsformen umfassen der Reihenpfad 222 und der Reihenpfad 224 eine unterschiedliche Anzahl von Vorrichtungen, wie beispielsweise eine gerade Anzahl von als Diode geschalteten Transistoren 208 oder als Diode geschalteten Transistoren 206 im Reihenpfad 222 und eine ungerade Anzahl von beispielsweise als Diode geschalteten Transistoren 208 oder als Diode geschalteten Transistoren 206 im Reihenpfad 224.
  • 6 veranschaulicht ein Wellenformdiagramm von Widerstandswert-Plots 230, 232 und 234 für Ausführungsformen von hochohmigen Vorspannungswiderständen. Der Widerstandswert-Plot 230 veranschaulicht den Äquivalenzwiderstand der Vorrichtung 200b, wie weiter oben unter Bezugnahme auf 4B beschrieben. Der Widerstandswert-Plot 232 veranschaulicht den Äquivalenzwiderstand des hochohmigen Vorspannungswiderstands 220a, wie weiter oben unter Bezugnahme auf 5A beschrieben. Der Widerstandswert-Plot 234 veranschaulicht den Äquivalenzwiderstand des hochohmigen Vorspannungswiderstands 220b, wie weiter oben unter Bezugnahme auf 5B beschrieben. Wie weiter oben beschrieben, variiert die Symmetrie des Äquivalenzwiderstands und des Bereichs für die Widerstandsspannung VR für verschiedene unterschiedliche Ausführungsformen.
  • 7A und 7B veranschaulichen jeweils schematische Darstellungen einer modellierten Ausführungsform des MEMS-Sensorsystems 150a und des MEMS-Sensorsystems 150b, welche jeweils dem MEMS-Sensorsystem 110a und dem MEMS-Sensorsystem 110b aus 2A und 2B entsprechen. Der kapazitive MEMS-Sensor 112 kann durch die Sensorspannung VSEN, die Hauptkapazität C0, die parasitäre Kapazität CP und den Leckwiderstand Rleak modelliert werden, wie in 7A und 7B gezeigt. Somit ist die Hauptkapazität C0 die Kapazität des kapazitiven MEMS-Sensors und stellt das primäre Verhalten des Systems bereit. Ferner beeinflussen die Nicht-Idealitäten des hochohmigen Widerstands 114 oder das Vorhandensein des Leckwiderstands Rleak und der parasitären Kapazität CP das Verhalten des Systems.
  • 8 veranschaulicht ein äquivalentes Modell 160 des hochohmigen Widerstands 114, welcher mit der Kapazität C0 des kapazitiven MEMS-Sensors 112 gekoppelt ist. Gemäß verschiedenen Ausführungsformen ist das äquivalente Modell 160 ein vereinfachtes Modell für thermisches Rauschen, welches mit zwei in Reihe gekoppelten Vorrichtungen, wie beispielsweise als Diode geschalteten Transistoren, eines hochohmigen Vorspannungswiderstands in einem kapazitiven MEMS-Sensorsystem assoziiert ist, wie beispielsweise weiter oben unter Bezugnahme auf 3, 4A, 4B, 4C, 4D, 5A und 5B beschrieben. Somit umfasst das äquivalente Modell 160 für die Zwecke des vereinfachten Modells für thermisches Rauschen, welches mit der einzelnen Vorrichtung assoziiert ist, einen Hauptsensorkondensator 162, einen ersten hochohmigen Widerstand 164a, einen zweiten hochohmigen Widerstand 164b, eine Wannenkapazität 166, eine zusätzliche parasitäre Kapazität 168 und eine Rauschstromquelle 170.
  • Im veranschaulichten Modell repräsentiert die Rauschstromquelle 170 das thermische Rauschen eines einzelnen Widerstands, des ersten hochohmigen Widerstands 164a, während der zweite hochohmige Widerstand 164b zur Modellierung des Effekts von in Reihe geschalteten Widerständen und der Rolle parasitärer Kapazitäten in Reihe eingeschlossen ist. Die Wannenkapazität 166 modelliert die parasitäre Kapazität, welche zwischen der dotierten Wanne der Vorrichtung, z. B. der MOSFET-Struktur, und dem Substrat-Bulk ausgebildet wird. Die zusätzliche parasitäre Kapazität 168 modelliert die zusätzliche parasitäre Kapazität, welche parallel mit dem ersten hochohmigen Widerstand 164a ausgebildet wird. In verschiedenen Ausführungsformen kann die zusätzliche parasitäre Kapazität 168 die intrinsische Kapazität der MOSFET-Struktur umfassen, einschließlich der Überlappungskapazität oder der Gate-Bulk-Kapazität, und zusätzliche parasitäre Kapazitätsstrukturen, welche im Substrat mit jeder MOSFET-Struktur ausgebildet sind, wie im Folgenden beschrieben. Die Wannenkapazität 166 weist die Kapazität CW auf, die zusätzliche parasitäre Kapazität 168 weist die Kapazität CAP auf, der erste hochohmige Widerstand 164a und der zweite hochohmige Widerstand 164b weisen den Widerstand RH auf, und der Hauptsensorkondensator 162 weist die Kapazität C0 auf.
  • 9A und 9B veranschaulichen Bode-Plots von Leistungsspektraldichte-Plots des äquivalenten Modells 160. Die folgende Beschreibung nimmt zum weiteren Verständnis Bezug auf 8, 9A und 9B. Als erster Schritt beim Analysieren des äquivalenten Modells 160 werden die Kapazität CW und die Kapazität CAP auf Null gesetzt. In solchen Fällen kann die Eingangsspannung VIN gegeben sein durch den Ausdruck
    Figure DE102017109019A1_0002
  • In solchen Fällen erzeugt die Kapazität C0 einen Pol bei 1/(2π2·RH·C0) in der Leistungsspektraldichte des thermischen Rauschens. Der Pol wird mit einer niedrigeren Frequenz als die Signalbandbreite festgelegt; daher hat die Leistungsspektraldichte des thermischen Rauschens in der Signalbandbreite den Ausdruck
    Figure DE102017109019A1_0003
    wie durch den Plot 172 in 9A gezeigt.
  • Als zweiter Schritt beim Analysieren des äquivalenten Modells 160 wird die Kapazität CW der Wannenkapazität 166 auf ungleich Null gesetzt. In solchen Fällen kann der Ausdruck für die Eingangsspannung VIN unter Verwendung der folgenden Formel approximiert werden, unter der Annahme C0 >> CW
    Figure DE102017109019A1_0004
    wobei die Kapazität CW eine Null bei 1/(2π·RH·CW) und einen zweiten Pol bei 1/(2π·RH·CW·½) einführt, wie durch den Plot 174 in 9A gezeigt. Somit erweitert der hinzugefügte Pol als Ergebnis der Wannenkapazität 166 das Roll-off des thermischen Rauschens auf höhere Frequenzen und führt dazu, dass zusätzliches thermisches Rauschen enthalten ist, oder zu einer Abnahme des SNR.
  • Als dritter Schritt beim Analysieren des äquivalenten Modells 160 wird die Kapazität CAP der zusätzlichen parasitären Kapazität 168 auch auf ungleich Null gesetzt. In solchen Fällen wird der Ausdruck für die Eingangsspannung VIN wie folgt approximiert
    Figure DE102017109019A1_0005
    wobei die Kapazität CAP den zweiten Pol zu 1/(2π·RH·(CAP + CW)·½) verschoben hat, wie durch den Plot 176 in 9A gezeigt. In derartigen Ausführungsformen ist die Kapazität CAP, welche die Vorrichtungsstruktur, z. B. MOSFET-Struktur, parasitäre Kapazität und zusätzliche Kapazität, welche parallel mit der Vorrichtungsstruktur ausgebildet ist, umfasst, fähig, die Position des zweiten Pols anzupassen. Durch Anpassen der Position des zweiten Pols, dass sie näher an der Position der Null liegt, ist es möglich, für die Effekte der Wannenkapazität 166 (mit Kapazität CW) unter Verwendung von zusätzlicher parasitärer Kapazität 168 (mit Kapazität CAP) zu kompensieren oder diese zu reduzieren. Somit wird die Erweiterung des Roll-offs des thermischen Rauschens auf höhere Frequenzen aufgrund der Wannenkapazität 166 verhindert oder begrenzt und weniger thermisches Rauschen ist enthalten, wodurch ein erhöhtes SNR erzeugt werden kann.
  • Gemäß verschiedenen Ausführungsformen wird die Kapazität CAP für zusätzliche parasitäre Kapazität 168 ausgewählt, um die parasitären Effekte der Wannenkapazität 166 zu verschieben und dafür zu kompensieren. Dies wird in 9B veranschaulicht, wobei die Kapazität CAP von Null auf einen Kompensationswert gewobbelt wird. Insbesondere veranschaulicht der Plot 180 den Bode-Plot der Leistungsspektraldichte des thermischen Rauschens, wenn die Kapazität CW und die Kapazität CAP gleich Null sind, der Plot 182 veranschaulicht den Bode-Plot der Leistungsspektraldichte des thermischen Rauschens, wenn die Kapazität CW ungleich Null ist und die Kapazität CAP gleich Null ist, der Plot 184 veranschaulicht den Bode-Plot der Leistungsspektraldichte des thermischen Rauschens, wenn die Kapazität CW ungleich Null ist und die Kapazität CAP ein erster Wert ist, und der Plot 186 veranschaulicht den Bode-Plot der Leistungsspektraldichte des thermischen Rauschens, wenn die Kapazität CW ungleich Null ist und die Kapazität CAP ein zweiter Wert ist.
  • 10A und 10B veranschaulichen schematische Darstellungen von zusätzlichen Ausführungsformen des hochohmigen Vorspannungswiderstands 250 und hochohmigen Vorspannungswiderstands 251. Gemäß verschiedenen Ausführungsformen ist der hochohmige Vorspannungswiderstand 250 aus 10A eine Ausführungsform einer Implementierung des hochohmigen Vorspannungswiderstands 220b, wie weiter oben unter Bezugnahme auf 5B beschrieben, wobei Kapazitäten 254 parallel mit jedem als Diode geschalteten Transistor 252 hinzugefügt werden, um für den Effekt der durch die parasitären n-Wannen-Dioden hinzugefügten Null zu kompensieren und diesen zu reduzieren, wie weiter oben unter Bezugnahme auf die anderen Figuren erläutert.
  • Gemäß verschiedenen Ausführungsformen können die Kapazitäten 254 als verschiedene Vorrichtungen implementiert sein. In einigen bestimmten Ausführungsformen sind die Kapazitäten 254 als Metallkondensatoren, als Polysilizium-Polysilizium-Kondensator oder als MOS-Kondensatoren implementiert. In derartigen Ausführungsformen sind die Kapazitäten 254 von leitfähigen Materialien direkt im oder auf dem Substrat des hochohmigen Vorspannungswiderstands 250 ausgebildet. In bestimmten Ausführungsformen können Kondensatortypen mit hoher Dichte für die Kapazitäten 254 verwendet werden, um beispielsweise einen kleinen Bereich beizubehalten. In verschiedenen Ausführungsformen sind die Kapazitäten 254 derart implementiert, dass der Anstieg der parasitären Kapazität zwischen der n-Wanne des als Diode geschalteten Transistors 252 und dem Substrat klein gehalten wird.
  • Gemäß verschiedenen Ausführungsformen umfasst der hochohmige Vorspannungswiderstand 250 den Reihenpfad 260 und den Reihenpfad 262. In bestimmten Ausführungsformen umfasst der Reihenpfad 260 vier als Diode geschaltete Transistoren 252 zusammen mit vier Kapazitäten 254, und der Reihenpfad 262 umfasst vier als Diode geschaltete Transistoren 252 zusammen mit vier Kapazitäten 254, wobei der Reihenpfad 260 und der Reihenpfad 262 entgegengesetzte Polaritäten aufweisen, welche entgegengesetzte vorwärts gerichtete Strompfade zwischen dem Eingangsknoten IN und dem Referenzknoten REF bereitstellen. In anderen Ausführungsformen sind andere Anzahlen von als Diode geschalteten Transistoren 252 und Kapazitäten 254 im Reihenpfad 260 und Reihenpfad 262 enthalten. In weiteren Ausführungsformen umfassen nur einige als Diode geschalteten Transistoren 252 die Kapazitäten 254, welche parallel gekoppelt sind. In derartigen Ausführungsformen können als Diode geschaltete Transistoren 252, welche sich in der Nähe des Eingangsknotens IN befinden oder direkt mit dem Eingangsknoten IN verbunden sind, Kapazitäten 254 umfassen, und als Diode geschaltete Transistoren 252, welche sich in der Nähe des Referenzknotens REF befinden oder direkt mit dem Referenzknoten REF verbunden sind, können Kapazitäten 254 weglassen. Somit können verschiedene Ausführungsformen als Diode geschaltete Transistoren 252 mit Kapazitäten 254, welche parallel gekoppelt sind, und als Diode geschaltete Transistoren 252 ohne Kapazitäten 254, welche parallel gekoppelt sind, umfassen.
  • Gemäß verschiedenen Ausführungsformen ist der hochohmige Vorspannungswiderstand 251 aus 10B eine Ausführungsform einer Implementierung des hochohmigen Vorspannungswiderstands 250, wie weiter oben unter Bezugnahme auf 10A beschrieben, wobei die Kapazitäten 254 unter Verwendung der parasitären Kapazitäten der PMOS-Vorrichtungen implementiert sind. Insbesondere werden die Kapazitäten 254 durch PMOS-Kondensatoren 256 implementiert, welche Source-, Drain- und Körperanschlüsse aufweisen, die miteinander kurzgeschlossen sind, um erste Kondensatoranschlüsse und Gate-Anschlüsse als zweite Kondensatoranschlüsse auszubilden. In derartigen Ausführungsformen implementiert jeder als Diode geschaltete Transistor 252 einen Teil des hochohmigen Widerstands und ist parallel mit zwei PMOS-Kondensatoren 256 gekoppelt.
  • Gemäß verschiedenen Ausführungsformen ist jeder als Diode geschaltete Transistor 252 in einer separaten n-Wanne ausgebildet, wie beispielsweise als n-Wanne 258 veranschaulicht. Zwei entsprechende PMOS-Kondensatoren 256 sind auch in der gleichen n-Wanne 258 mit dem als Diode geschalteten Transistor 252 ausgebildet, separat von den anderen Instanzen und anderen entsprechenden n-Wannen 258 von als Diode geschalteten Transistoren 252. Wie gezeigt, ist die n-Wanne 258 als gestrichelte Linie repräsentiert, einschließlich der folgenden drei Vorrichtungen: zwei PMOS-Kondensatoren 256, welche parallel mit einem als Diode geschalteten Transistor 252 gekoppelt sind. In verschiedenen Ausführungsformen können die PMOS-Kondensatoren 256 nahe den Grenzen der n-Wanne 258 ausgebildet sein, um den als Diode geschalteten Transistor 252 vor Belastungen und Variation seines Schwellenwerts, wodurch sein Äquivalenzwiderstand geändert werden kann, zu schützen. In bestimmten Ausführungsformen kann die n-Wanne 258 so klein wie möglich gehalten werden, um unnötige Vergrößerungen der n-Wanne-Diode der Struktur zu vermeiden. In alternativen Ausführungsformen kann sich die n-Wanne 258 über mehrere Reihenelemente erstrecken, wie beispielsweise zwei, einschließlich zwei Instanzen von als Diode geschaltete Transistoren 252 und den zusätzlichen Parallelkapazitäten, wie beispielsweise zwei Instanzen der Kapazitäten 254 (10A) oder zwei Instanzen von einem oder zwei PMOS-Kondensatoren 256 (10B).
  • In verschiedenen Ausführungsformen sind die Gates der PMOS-Kondensatoren 256 mit dem Gate eines benachbarten als Diode geschalteten Transistors 252 für jedes Reihenelement gekoppelt (wie gezeigt). In alternativen Ausführungsformen kann die Ausrichtung der PMOS-Kondensatoren 256 gewechselt werden, so dass die Gates der PMOS-Kondensatoren 256 mit der Source oder dem Drain eines benachbarten als Diode geschalteten Transistors 252 für ein Reihenelement gekoppelt sind (nicht gezeigt).
  • Gemäß verschiedenen Ausführungsformen umfasst der hochohmige Vorspannungswiderstand 251 den Reihenpfad 260 und den Reihenpfad 262, wobei entgegengesetzte vorwärts gerichtete Strompfade zwischen dem Eingangsknoten IN und dem Referenzknoten REF bereitgestellt werden, wie weiter oben unter Bezugnahme auf 10A beschrieben.
  • Gemäß verschiedenen Ausführungsformen sind Neuanordnungen des als Diode geschalteten Transistors 252 in Bezug auf Größe, Layout und Polarität in unterschiedlichen Anwendungen zu erwarten, wie dies ohne Weiteres von Fachleuten auf dem Gebiet erkannt wird. Ferner können die Kapazitäten 254 in einigen Ausführungsformen implementiert sein, um zwei PMOS-Kondensatoren zu umfassen, welche parallel mit dem als Diode geschalteten Transistor 252 gekoppelt sind, oder die Kapazitäten 254 können nur einen PMOS-Kondensator umfassen, welcher parallel mit dem als Diode geschalteten Transistor 252 gekoppelt ist (nicht gezeigt). Ferner, obwohl die Beschreibung und Veranschaulichung von verschiedenen Ausführungsformen hierin in erster Linie im Zusammenhang mit p-Typ-MOSFET(PMOS)-Vorrichtungen präsentiert wird, werden Fachleute auf dem Gebiet ohne Weiteres erkennen, dass n-Typ-MOSFET(NMOS)-Vorrichtungen ohne Weiteres verwendet werden können, um die hierin beschriebenen verschiedenen Ausführungsformen zu implementieren.
  • Gemäß verschiedenen Ausführungsformen sind der hochohmige Vorspannungswiderstand 250 und der hochohmige Vorspannungswiderstand 251 Implementierungen der verschiedenen Halbleiterübergangsvorrichtungen, welche verwendet werden, um beliebige der hierin beschriebenen hochohmigen Widerstände zu implementieren. Somit können der hochohmige Vorspannungswiderstand 250 und der hochohmige Vorspannungswiderstand 251 verwendet werden in der Implementierung des hochohmigen Widerstands, wie weiter oben unter Bezugnahme auf 2A und 2B beschrieben; des hochohmigen Vorspannungswiderstands 130, wie weiter oben unter Bezugnahme auf 3 beschrieben; der Diode 202, des als Diode geschalteten Transistors 206, des als Diode geschalteten Transistors 208 oder des als Diode geschalteten Transistors 209, wie weiter oben unter Bezugnahme auf 4A, 4B, 4C, 5A und 5B beschrieben; und des ersten hochohmigen Widerstands 164a oder zweiten hochohmigen Widerstands 164b, wie weiter oben unter Bezugnahme auf 8 beschrieben. Ferner ist eine einzelne Instanz von dem als Diode geschalteten Transistor 252 und der Kapazität 254 in einigen Ausführungsformen eine Ausführungsform einer Implementierung einer einzelnen Instanz von Widerstandszellen 140, wie weiter oben unter Bezugnahme auf 3 beschrieben.
  • In verschiedenen Ausführungsformen können die verwendeten Materialien und Prozesse zum Ausbilden des als Diode geschalteten Transistors 252, der Kapazitäten 254 oder der PMOS-Kondensatoren 256 abhängig vom Fertigungsprozess variieren, welcher in verschiedenen Anwendungen und Umgebungen ausgewählt wird, wie ohne Weiteres von Fachleuten auf dem Gebiet erkannt wird. Somit können die Metall- und leitfähigen Schichten, wie beispielsweise für die Kapazitäten 254, aus verschiedenen Metallen oder anderen leitfähigen Materialien, wie in der Technik allgemein bekannt sind, ausgebildet sein. Beispielsweise können solche leitfähigen Materialien oder Metalle Polysilizium, dotiertes Polysilizium, dotiertes einkristallines Silizium, Aluminium, Kupfer, Gold, Platin und andere Halbleiter- oder dotierten Halbleitermaterialien umfassen. Ferner können die verschiedenen verwendeten Fertigungsschritte und -sequenzen, wie beispielsweise die Abscheidung und Strukturierung von Schichten zum Ausbilden der verschiedenen Schichten oder Vias, Fachleuten auf dem Gebiet bekannt sein und werden im Interesse der Kürze hierin nicht beschrieben.
  • 11A und 11B veranschaulichen ein Wellenformdiagramm von Eingangsrauschen und Dämpfungs-Plots für verschiedene Ausführungsformen, einschließlich Rausch-Plot 300 und Dämpfungs-Plots 302, 304 und 306, zusammen mit dem äquivalenten Modell 310. In verschiedenen Ausführungsformen, wie weiter oben unter Bezugnahme auf die anderen Figuren beschrieben, sind zusätzliche parasitäre Kapazitäten mit Kapazität CAP parallel mit Widerstandselementen für Ausführungsformen von hochohmigen Widerständen RH enthalten, um für parasitäre Einflüsse, z. B. parasitäre Nullen, zu kompensieren, welche durch die parasitären Wannenkapazitäten mit Kapazität CW eingeführt werden.
  • Das äquivalente Modell 310, welches ein Modell des hochohmigen Widerstands 114 im MEMS-Sensorsystem 110a oder MEMS-Sensorsystem 110b sein kann, wie weiter oben unter Bezugnahme auf die 2A und 2B beschrieben, veranschaulicht die Eingangsspannungsquelle 312 (welche die Signalspannung an einem kapazitiven MEMS-Sensor repräsentieren kann) und die Hauptkapazität C0, welche mit dem Eingangsknoten IN gekoppelt ist, in dem Rauschen auf das System übertragen wird. Wenn das äquivalente Modell 310 analysiert wird, wird das SNR, falls die hochohmigen Widerstände RH die dominante Rauschquelle sind, durch Erhöhen des Verhältnisses der Kapazitäten CAP/CW verbessert. Andererseits, wenn das Verhältnis der Kapazitäten CAP/CW über einen bestimmten Wert erhöht wird, wird sich die Signaldämpfung von der Spannungsquelle 312 zum Eingangsknoten IN erhöhen, und das Rauschen eines Verstärkers, welcher mit dem Eingangsknoten IN gekoppelt ist, wie beispielsweise Verstärker 116 aus 2A, kann beginnen zu dominieren. Unter Berücksichtigung beider Probleme kann das Verhältnis der Kapazitäten CAP/CW für ein verbessertes SNR ausgewählt werden. Dies wird durch den Rausch-Plot 300 und die Dämpfungs-Plots 302, 304 und 306 in 11A gezeigt.
  • Wie durch den Rausch-Plot 300 gezeigt, welcher wie gezeigt überlappende Plots für drei verschiedene Werte der Kapazität CW umfasst, nimmt das Eingangsrauschen, welches durch die Vorspannungswiderstände RH beigetragen und auf dem Eingangssignalgenerator 312 übertragen wird, schnell für ein zunehmendes Verhältnis der Kapazitäten CAP/CW (x-Achse des Plots) ab und pegelt sich dann um ein CAP/CW-Verhältnis von etwa 10 ein. Somit kann in verschiedenen Ausführungsformen die Abnahme des Eingangsrauschens für das Hinzufügen der Kapazität CAP (hinzugefügte Parallelkapazität) bis zu etwa 10-mal der Kapazität CW (Wannenkapazität) am signifikantesten sein. In derartigen Ausführungsformen nimmt die Dämpfung, wie durch Dämpfungs-Plots 302 (für die Kapazität CW von 10 fF), 304 (für die Kapazität CW von 20 fF) und 306 (für die Kapazität CW von 50 fF) gezeigt, weiterhin für ein zunehmendes Verhältnis von CAP/CW linear zu. Falls sowohl das Rauschen des Verstärkers, welcher mit dem Eingangsknoten IN verbunden ist, als auch der Widerstände RH betrachtet und auf dem Eingangssignalgenerator 312 übertragen werden, kann ein optimaler Wert für die Kapazität CAP gefunden werden, welcher das gesamte eingangsbezogene Rauschen minimiert.
  • 12 veranschaulicht ein Flussdiagramm einer Ausführungsform eines Betriebsverfahrens 400 mit Schritten 405, 410 und 415. Gemäß verschiedenen Ausführungsformen ist das Betriebsverfahren 400 ein Verfahren zum Betreiben einer Erfassungsschaltung. Schritt 405 umfasst das Erzeugen einer Signalausgangsspannung an einem kapazitiven Sensor. Beispielsweise ist der kapazitive Sensor ein kapazitives MEMS-Mikrofon. Schritt 410 umfasst das Empfangen der Signalausgangsspannung an einem Verstärker. Der Verstärker kann ein Puffer ohne Signalverstärkung sein oder kann Signalverstärkung umfassen.
  • In verschiedenen Ausführungsformen umfasst Schritt 415 das Vorspannen des kapazitiven Sensors mit einer Vorspannung und einem hochohmigen Vorspannungswiderstand. In derartigen Ausführungsformen umfasst der hochohmige Vorspannungswiderstand eine Mehrzahl von Widerstandszellen, welche in Reihe gekoppelt sind. Jede Widerstandszelle der Mehrzahl von Widerstandszellen kann eine Halbleiterübergangsvorrichtung mit einer parasitären Kapazität einer dotierten Wanne umfassen, welche ausgelegt ist, um eine parasitäre Null in einer Rauschübertragungsfunktion des hochohmigen Vorspannungswiderstands einzufügen. Ferner kann jede Widerstandszelle auch eine zusätzliche Kapazität umfassen, welche ausgelegt ist, um einen parasitären Pol in der Rauschübertragungsfunktion des hochohmigen Vorspannungswiderstands anzupassen, um für die parasitäre Null zu kompensieren. Der hochohmige Vorspannungswiderstand kann eine beliebige der Ausführungsformen umfassen, welche weiter oben unter Bezugnahme auf die anderen Figuren beschrieben sind. In einigen Ausführungsformen kann das Betriebsverfahren 400 zusätzliche Schritte umfassen und in unterschiedlichen Sequenzen für verschiedene Anwendungen neu angeordnet werden.
  • Gemäß einer Ausführungsform umfasst eine Schaltung einen hochohmigen Widerstand, einschließlich einer Mehrzahl von Halbleiterübergangsvorrichtungen, welche in Reihe gekoppelt sind, und einer Mehrzahl von zusätzlichen Kapazitäten, welche parallel mit der Mehrzahl von Halbleiterübergangsvorrichtungen ausgebildet sind. Jede Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen umfasst eine parasitäre Kapazität einer dotierten Wanne, welche ausgelegt ist, um eine parasitäre Null in einer Rauschübertragungsfunktion des hochohmigen Widerstands einzufügen. Jede zusätzliche Kapazität der Mehrzahl von zusätzlichen Kapazitäten ist ausgelegt, um einen parasitären Pol in der Rauschübertragungsfunktion des hochohmigen Widerstands anzupassen, um für die parasitäre Null zu kompensieren. Andere Ausführungsformen umfassen entsprechende Systeme und Geräte, welche jeweils ausgelegt sind, um verschiedene Ausführungsformen von Verfahren durchzuführen.
  • In verschiedenen Ausführungsformen umfasst die Schaltung ferner einen kapazitiven Sensor, welcher ausgelegt ist, um eine Signalausgangsspannung zu erzeugen, und einen Verstärker, welcher mit dem kapazitiven Sensor gekoppelt und ausgelegt ist, um die Signalausgangsspannung an einem Hochimpedanzeingang des Verstärkers zu empfangen, wobei der hochohmige Widerstand einen ersten Anschluss aufweist, welcher mit dem kapazitiven Sensor und dem Hochimpedanzeingang des Verstärkers gekoppelt ist. In einigen Ausführungsformen weist der hochohmige Widerstand einen zweiten Anschluss auf, welcher mit einem Signalausgang des Verstärkers gekoppelt ist. In anderen Ausführungsformen weist der hochohmige Widerstand einen zweiten Anschluss auf, welcher mit einem Referenzversorgungsanschluss gekoppelt ist. Die Schaltung kann auch eine Vorspannungsschaltung umfassen, welche mit dem kapazitiven Sensor gekoppelt und ausgelegt ist, um eine Vorspannung zu erzeugen und die Vorspannung an den kapazitiven Sensor bereitzustellen. In weiteren Ausführungsformen umfasst der kapazitive Sensor ein MEMS-Mikrofon.
  • In verschiedenen Ausführungsformen umfasst jede Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen einen als Diode geschalteten Transistor. In einigen Ausführungsformen umfasst der als Diode geschaltete Transistor jeder Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen einen p-Typ-MOSFET mit einem Gate, welches zu einem Source/Drain-Anschluss kurzgeschlossen ist, wobei die parasitäre Kapazität einer dotierten Wanne eine parasitäre Kapazität umfasst, welche zwischen einem Substrat-Bulk und einer n-Wanne des p-Typ-MOSFET für jede Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen ausgebildet ist.
  • In verschiedenen Ausführungsformen ist jede zusätzliche Kapazität der Mehrzahl von zusätzlichen Kapazitäten in einer jeweiligen dotierten Wanne einer jeweiligen einen Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen ausgebildet. In einigen Ausführungsformen umfasst jede zusätzliche Kapazität der Mehrzahl von zusätzlichen Kapazitäten einen ersten kondensatorgekoppelten FET, welcher in der jeweiligen dotierten Wanne der jeweiligen einen Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen ausgebildet ist, wobei die jeweilige eine Halbleiterübergangsvorrichtung und der erste kondensatorgekoppelte FET gemeinsam genutzte erste und zweite Leitungsanschlüsse aufweisen. Ein kondensatorgekoppelter FET (Feldeffekttransistor) kann dabei ein FET sein, welcher als Kondensator wirkt bzw. verschaltet ist und/oder mit einem Kondensator gekoppelt ist. In weiteren Ausführungsformen umfasst jede zusätzliche Kapazität der Mehrzahl von zusätzlichen Kapazitäten ferner einen zweiten kondensatorgekoppelten FET, welcher in der jeweiligen dotierten Wanne der jeweiligen einen Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen ausgebildet ist, und wobei die jeweilige eine Halbleiterübergangsvorrichtung, der erste kondensatorgekoppelte FET und der zweite kondensatorgekoppelte FET gemeinsam genutzte erste und zweite Leitungsanschlüsse aufweisen.
  • In verschiedenen Ausführungsformen umfasst jede zusätzliche Kapazität der Mehrzahl von zusätzlichen Kapazitäten kapazitive Platten, welche in einer jeweiligen dotierten Wanne einer jeweiligen einen Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen ausgebildet sind, und die jeweilige eine Halbleiterübergangsvorrichtung und die kapazitiven Platten weisen gemeinsam genutzte erste und zweite Leitungsanschlüsse auf.
  • Gemäß einer Ausführungsform umfasst eine integrierte Schaltung einen ersten Widerstandsanschluss, einen zweiten Widerstandsanschluss, eine erste Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen, welche in einem Substrat angeordnet sind und einen ersten Reihenpfad vom ersten Widerstandsanschluss zum zweiten Widerstandsanschluss ausbilden, eine erste Mehrzahl von zusätzlichen Kapazitäten, welche am Substrat angeordnet sind und parallel mit der ersten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen gekoppelt sind, eine zweite Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen, welche im Substrat angeordnet sind und einen zweiten Reihenpfad vom ersten Widerstandsanschluss zum zweiten Widerstandsanschluss ausbilden, eine zweite Mehrzahl von zusätzlichen Kapazitäten, welche am Substrat angeordnet sind und parallel mit der zweiten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen gekoppelt sind. Jede Halbleiterübergangsvorrichtung der ersten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen ist in einer separaten jeweiligen dotierten Wanne im Substrat angeordnet, und jede Halbleiterübergangsvorrichtung der zweiten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen ist in einer separaten jeweiligen dotierten Wanne im Substrat angeordnet. Andere Ausführungsformen umfassen entsprechende Systeme und Geräte, welche jeweils ausgelegt sind, um verschiedene Ausführungsformen von Verfahren durchzuführen.
  • In verschiedenen Ausführungsformen umfasst die integrierte Schaltung ferner einen kapazitiven Sensor mit einem Ausgang, welcher mit dem ersten Widerstandsanschluss gekoppelt ist, und einen Verstärker mit einem Hochimpedanzeingang, welcher mit dem Ausgang des kapazitiven Sensors und dem ersten Widerstandsanschluss gekoppelt ist. In einigen Ausführungsformen ist jede zusätzliche Kapazität der ersten Mehrzahl von zusätzlichen Kapazitäten parallel über eine jeweilige separate eine Halbleiterübergangsvorrichtung der ersten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen gekoppelt und in der separaten jeweiligen dotierten Wanne der jeweiligen separaten einen Halbleiterübergangsvorrichtung der ersten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen ausgebildet. In derartigen Ausführungsformen ist jede zusätzliche Kapazität der zweiten Mehrzahl von zusätzlichen Kapazitäten parallel über eine jeweilige separate eine Halbleiterübergangsvorrichtung der zweiten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen gekoppelt und in der separaten jeweiligen dotierten Wanne der jeweiligen separaten einen Halbleiterübergangsvorrichtung der zweiten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen ausgebildet.
  • In verschiedenen Ausführungsformen umfasst jede Halbleiterübergangsvorrichtung der ersten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen einen als Diode geschalteten Transistor, und jede Halbleiterübergangsvorrichtung der zweiten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen umfasst einen als Diode geschalteten Transistor. In einigen Ausführungsformen umfasst der als Diode geschaltete Transistor jeder Halbleiterübergangsvorrichtung der ersten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen einen p-Typ-MOSFET mit einem Gate, welches zu einem Source/Drain-Anschluss kurzgeschlossen ist, und einer parasitären Kapazität zwischen dem Substrat und einer n-Wanne, und der als Diode geschaltete Transistor jeder Halbleiterübergangsvorrichtung der zweiten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen umfasst einen p-Typ-MOSFET mit einem Gate, welches zu einem Source/Drain-Anschluss kurzgeschlossen ist, und einer parasitären Kapazität zwischen dem Substrat und einer n-Wanne.
  • In verschiedenen Ausführungsformen umfasst jede zusätzliche Kapazität der ersten Mehrzahl von zusätzlichen Kapazitäten einen ersten kondensatorgekoppelten FET, welcher in der n-Wanne des p-Typ-MOSFET eines jeweiligen als Diode geschalteten Transistors jeder Halbleiterübergangsvorrichtung der ersten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen ausgebildet ist, und jede zusätzliche Kapazität der zweiten Mehrzahl von zusätzlichen Kapazitäten umfasst einen ersten kondensatorgekoppelten FET, welcher in der n-Wanne des p-Typ-MOSFET eines jeweiligen als Diode geschalteten Transistors jeder Halbleiterübergangsvorrichtung der zweiten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen ausgebildet ist.
  • In verschiedenen Ausführungsformen umfasst jede zusätzliche Kapazität der ersten Mehrzahl von zusätzlichen Kapazitäten ferner einen zweiten kondensatorgekoppelten FET, welcher in der n-Wanne des p-Typ-MOSFET des jeweiligen als Diode geschalteten Transistors jeder Halbleiterübergangsvorrichtung der ersten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen ausgebildet ist, und jede zusätzliche Kapazität der zweiten Mehrzahl von zusätzlichen Kapazitäten umfasst ferner einen zweiten kondensatorgekoppelten FET, welcher in der n-Wanne des p-Typ-MOSFET des jeweiligen als Diode geschalteten Transistors jeder Halbleiterübergangsvorrichtung der zweiten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen ausgebildet ist.
  • In verschiedenen Ausführungsformen umfasst jede zusätzliche Kapazität der ersten Mehrzahl von zusätzlichen Kapazitäten kapazitive Platten, welche am Substrat angeordnet sind, und jede zusätzliche Kapazität der zweiten Mehrzahl von zusätzlichen Kapazitäten umfasst kapazitive Platten, welche am Substrat angeordnet sind.
  • Gemäß einer Ausführungsform umfasst eine Erfassungsschaltung einen kapazitiven Sensor, welcher ausgelegt ist, um eine Signalausgangsspannung an einem Signalausgangsanschluss zu erzeugen, einen Verstärker, welcher mit dem kapazitiven Sensor gekoppelt und ausgelegt ist, um die Signalausgangsspannung an einem Hochimpedanzeingangsanschluss zu empfangen, und einen integrierten hochohmigen Widerstand. Der integrierte hochohmigen Widerstand umfasst einen ersten Widerstandsanschluss, welcher mit dem Signalausgangsanschluss und dem Hochimpedanzanschluss gekoppelt ist, einen zweiten Widerstandsanschluss und eine erste Mehrzahl von Widerstandszellen, welche in einem Substrat angeordnet sind und einen ersten Reihenpfad vom ersten Widerstandsanschluss zum zweiten Widerstandsanschluss ausbilden. Jede Widerstandszelle der ersten Mehrzahl von Widerstandszellen umfasst eine Halbleiterübergangsvorrichtung, welche im Substrat angeordnet ist, und eine zusätzliche Kapazität, welche am Substrat angeordnet und parallel mit der Halbleiterübergangsvorrichtung gekoppelt ist. Andere Ausführungsformen umfassen entsprechende Systeme und Geräte, welche jeweils ausgelegt sind, um verschiedene Ausführungsformen von Verfahren durchzuführen.
  • In verschiedenen Ausführungsformen umfasst die Erfassungsschaltung ferner eine Vorspannungsschaltung, welche mit dem kapazitiven Sensor gekoppelt und ausgelegt ist, um eine Vorspannung zu erzeugen und die Vorspannung an den kapazitiven Sensor bereitzustellen. In einigen Ausführungsformen umfasst der kapazitive Sensor ein MEMS-Mikrofon. Der zweite Widerstandsanschluss kann mit einem Referenzknoten gekoppelt sein. In anderen Ausführungsformen ist der zweite Widerstandsanschluss in einer Rückkopplungskonfiguration mit einem Ausgang des Verstärkers gekoppelt.
  • In verschiedenen Ausführungsformen umfasst die Halbleiterübergangsvorrichtung für jede Widerstandszelle der ersten Mehrzahl von Widerstandszellen einen als Diode geschalteten Transistor. In einigen Ausführungsformen umfasst der als Diode geschaltete Transistor für jede Widerstandszelle der ersten Mehrzahl von Widerstandszellen einen p-Typ-MOSFET mit einem Gate, welches zu einem Source/Drain-Anschluss kurzgeschlossen ist, und einer parasitären Kapazität zwischen dem Substrat und einer n-Wanne. In weiteren Ausführungsformen umfasst die zusätzliche Kapazität für jede Widerstandszelle der ersten Mehrzahl von Widerstandszellen einen ersten kondensatorgekoppelten FET, welcher in der n-Wanne ausgebildet ist. In noch weiteren Ausführungsformen umfasst die zusätzliche Kapazität für jede Widerstandszelle der ersten Mehrzahl von Widerstandszellen einen zweiten kondensatorgekoppelten FET, welcher in der n-Wanne ausgebildet ist. In anderen Ausführungsformen umfasst die zusätzliche Kapazität für jede Widerstandszelle der ersten Mehrzahl von Widerstandszellen leitfähige kapazitive Platten, welche am Substrat angeordnet sind.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Betreiben einer Erfassungsschaltung Erzeugen einer Signalausgangsspannung an einem kapazitiven Sensor, Empfangen der Signalausgangsspannung an einem Verstärker und Vorspannen des kapazitiven Sensors unter Verwendung eines hochohmigen Vorspannungswiderstands, welcher eine Mehrzahl von Widerstandszellen umfasst, die in Reihe gekoppelt sind. Jede Widerstandszelle der Mehrzahl von Widerstandszellen umfasst eine Halbleiterübergangsvorrichtung mit einer parasitären Kapazität einer dotierten Wanne, welche ausgelegt ist, um eine parasitäre Null in einer Rauschübertragungsfunktion des hochohmigen Vorspannungswiderstands einzufügen, und eine zusätzliche Kapazität, welche ausgelegt ist, um einen parasitären Pol in der Rauschübertragungsfunktion des hochohmigen Vorspannungswiderstands anzupassen, um für die parasitäre Null zu kompensieren. Andere Ausführungsformen umfassen entsprechende Systeme und Geräte, welche jeweils ausgelegt sind, um verschiedene Ausführungsformen von Verfahren durchzuführen.
  • In verschiedenen Ausführungsformen ist die zusätzliche Kapazität für jede Widerstandszelle der Mehrzahl von Widerstandszellen in der dotierten Wanne der Halbleiterübergangsvorrichtung angeordnet.
  • Vorteile der verschiedenen hierin beschriebenen Ausführungsformen können hochohmige Widerstände für verschiedene kapazitive Systeme umfassen, welche weniger Rauschen erzeugen oder das SNR erhöhen.
  • Obgleich diese Erfindung unter Bezugnahme auf veranschaulichende Ausführungsformen beschrieben wurde, soll diese Beschreibung nicht in einem einschränkenden Sinne ausgelegt werden. Verschiedene Modifikationen und Kombinationen der veranschaulichenden Ausführungsformen sowie andere Ausführungsformen der Erfindung werden Fachleuten auf dem Gebiet unter Bezugnahme auf die Beschreibung offensichtlich sein. Es ist daher beabsichtigt, dass die beigefügten Ansprüche alle derartigen Modifikationen oder Ausführungsformen umfassen.

Claims (32)

  1. Schaltung, umfassend: einen hochohmigen Widerstand, umfassend: eine Mehrzahl von Halbleiterübergangsvorrichtungen, welche in Reihe gekoppelt sind, wobei jede Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen eine parasitäre Kapazität einer dotierten Wanne umfasst, welche ausgelegt ist, um eine parasitäre Null in einer Rauschübertragungsfunktion des hochohmigen Widerstands einzufügen, und eine Mehrzahl von zusätzlichen Kapazitäten, welche parallel mit der Mehrzahl von Halbleiterübergangsvorrichtungen ausgebildet sind, wobei jede zusätzliche Kapazität der Mehrzahl von zusätzlichen Kapazitäten ausgelegt ist, um einen parasitären Pol in der Rauschübertragungsfunktion des hochohmigen Widerstands anzupassen, um für die parasitäre Null zu kompensieren.
  2. Schaltung nach Anspruch 1, ferner umfassend: einen kapazitiven Sensor, welcher eingerichtet ist, eine Signalausgangsspannung zu erzeugen; und einen Verstärker, welcher mit dem kapazitiven Sensor gekoppelt und eingerichtet ist, um die Signalausgangsspannung an einem Hochimpedanzeingang des Verstärkers zu empfangen, wobei der hochohmige Widerstand einen ersten Anschluss aufweist, welcher mit dem kapazitiven Sensor und dem Hochimpedanzeingang des Verstärkers gekoppelt ist.
  3. Schaltung nach Anspruch 2, wobei der hochohmige Widerstand einen zweiten Anschluss aufweist, welcher mit einem Signalausgang des Verstärkers gekoppelt ist.
  4. Schaltung nach Anspruch 2, wobei der hochohmige Widerstand einen zweiten Anschluss aufweist, welcher mit einem Referenzversorgungsanschluss gekoppelt ist.
  5. Schaltung nach einem der Ansprüche 2–4, ferner umfassend eine Vorspannungsschaltung, welche mit dem kapazitiven Sensor gekoppelt und eingerichtet ist, eine Vorspannung zu erzeugen und die Vorspannung an den kapazitiven Sensor bereitzustellen.
  6. Schaltung nach einem der Ansprüche 2–5, wobei der kapazitive Sensor ein auf einem mikroelektromechanischen System basierendes Mikrofon umfasst.
  7. Schaltung nach einem der Ansprüche 1–6, wobei jede Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen einen als Diode geschalteten Transistor umfasst.
  8. Schaltung nach Anspruch 7, wobei der als Diode geschaltete Transistor jeder Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen einen p-Typ-MOSFET mit einem Gate umfasst, welches zu einem Source/Drain-Anschluss kurzgeschlossen ist, wobei die parasitäre Kapazität der dotierten Wanne eine parasitäre Kapazität umfasst, welche zwischen einem Substrat-Bulk und einer n-Wanne des p-Typ-MOSFET für jede Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen ausgebildet ist.
  9. Schaltung nach einem der Ansprüche 1–6, wobei jede zusätzliche Kapazität der Mehrzahl von zusätzlichen Kapazitäten in einer jeweiligen dotierten Wanne einer jeweiligen einen Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen ausgebildet ist.
  10. Schaltung nach Anspruch 9, wobei jede zusätzliche Kapazität der Mehrzahl von zusätzlichen Kapazitäten einen ersten kondensatorgekoppelten Feldeffekttransistor umfasst, welcher in der jeweiligen dotierten Wanne der jeweiligen einen Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen ausgebildet ist, wobei die jeweilige eine Halbleiterübergangsvorrichtung und der erste kondensatorgekoppelte Feldeffekttransistor gemeinsam genutzte erste und zweite Leitungsanschlüsse aufweisen.
  11. Schaltung nach Anspruch 10, wobei jede zusätzliche Kapazität der Mehrzahl von zusätzlichen Kapazitäten ferner einen zweiten kondensatorgekoppelten Feldeffekttransistor umfasst, welcher in der jeweiligen dotierten Wanne der jeweiligen einen Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen ausgebildet ist, und wobei die jeweilige eine Halbleiterübergangsvorrichtung, der erste kondensatorgekoppelte Feldeffekttransistor und der zweite kondensatorgekoppelte Feldeffekttransistor gemeinsam genutzte erste und zweite Leitungsanschlüsse aufweisen.
  12. Schaltung nach einem der Ansprüche 1–11, wobei jede zusätzliche Kapazität der Mehrzahl von zusätzlichen Kapazitäten kapazitive Platten umfasst, welche in einer jeweiligen dotierten Wanne einer jeweiligen einen Halbleiterübergangsvorrichtung der Mehrzahl von Halbleiterübergangsvorrichtungen ausgebildet sind, und wobei die jeweilige eine Halbleiterübergangsvorrichtung und die kapazitiven Platten gemeinsam genutzte erste und zweite Leitungsanschlüsse aufweisen.
  13. Integrierte Schaltung, umfassend: einen ersten Widerstandsanschluss; einen zweiten Widerstandsanschluss; eine erste Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen, welche in einem Substrat angeordnet sind und einen ersten Reihenpfad vom ersten Widerstandsanschluss zum zweiten Widerstandsanschluss ausbilden, wobei jede Halbleiterübergangsvorrichtung der ersten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen in einer separaten jeweiligen dotierten Wanne im Substrat angeordnet ist; eine erste Mehrzahl von zusätzlichen Kapazitäten, welche am Substrat angeordnet sind und parallel mit der ersten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen gekoppelt sind; eine zweite Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen, welche im Substrat angeordnet sind und einen zweiten Reihenpfad vom ersten Widerstandsanschluss zum zweiten Widerstandsanschluss ausbilden, wobei jede Halbleiterübergangsvorrichtung der zweiten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen in einer separaten jeweiligen dotierten Wanne im Substrat angeordnet ist; und eine zweite Mehrzahl von zusätzlichen Kapazitäten, welche am Substrat angeordnet sind und parallel mit der zweiten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen gekoppelt sind.
  14. Integrierte Schaltung nach Anspruch 13, ferner umfassend: einen kapazitiven Sensor mit einem Ausgang, welcher mit dem ersten Widerstandsanschluss gekoppelt ist; und einen Verstärker mit einem Hochimpedanzeingang, welcher mit dem Ausgang des kapazitiven Sensors und dem ersten Widerstandsanschluss gekoppelt ist.
  15. Integrierte Schaltung nach Anspruch 14, wobei: jede zusätzliche Kapazität der ersten Mehrzahl von zusätzlichen Kapazitäten parallel über eine jeweilige separate eine Halbleiterübergangsvorrichtung der ersten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen gekoppelt ist und in der separaten jeweiligen dotierten Wanne der jeweiligen separaten einen Halbleiterübergangsvorrichtung der ersten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen ausgebildet ist; und jede zusätzliche Kapazität der zweiten Mehrzahl von zusätzlichen Kapazitäten parallel über eine jeweilige separate eine Halbleiterübergangsvorrichtung der zweiten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen gekoppelt ist und in der separaten jeweiligen dotierten Wanne der jeweiligen separaten einen Halbleiterübergangsvorrichtung der zweiten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen ausgebildet ist.
  16. Integrierte Schaltung nach Anspruch 14 oder 15, wobei: jede Halbleiterübergangsvorrichtung der ersten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen einen als Diode geschalteten Transistor umfasst; und jede Halbleiterübergangsvorrichtung der zweiten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen einen als Diode geschalteten Transistor umfasst.
  17. Integrierte Schaltung nach Anspruch 16, wobei: der als Diode geschaltete Transistor jeder Halbleiterübergangsvorrichtung der ersten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen einen p-Typ-MOSFET mit einem Gate, welches zu einem Source/Drain-Anschluss kurzgeschlossen ist, und einer parasitären Kapazität zwischen dem Substrat und einer n-Wanne umfasst; und der als Diode geschaltete Transistor jeder Halbleiterübergangsvorrichtung der zweiten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen einen p-Typ-MOSFET mit einem Gate, welches zu einem Source/Drain-Anschluss kurzgeschlossen ist, und einer parasitären Kapazität zwischen dem Substrat und einer n-Wanne umfasst.
  18. Integrierte Schaltung nach Anspruch 17, wobei: jede zusätzliche Kapazität der ersten Mehrzahl von zusätzlichen Kapazitäten einen ersten kondensatorgekoppelten Feldeffekttransistor umfasst, welcher in der n-Wanne des p-Typ-MOSFET eines jeweiligen als Diode geschalteten Transistors jeder Halbleiterübergangsvorrichtung der ersten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen ausgebildet ist; und jede zusätzliche Kapazität der zweiten Mehrzahl von zusätzlichen Kapazitäten einen ersten kondensatorgekoppelten Feldeffekttransistor umfasst, welcher in der n-Wanne des p-Typ-MOSFET eines jeweiligen als Diode geschalteten Transistors jeder Halbleiterübergangsvorrichtung der zweiten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen ausgebildet ist.
  19. Integrierte Schaltung nach Anspruch 18, wobei: jede zusätzliche Kapazität der ersten Mehrzahl von zusätzlichen Kapazitäten ferner einen zweiten kondensatorgekoppelten Feldeffekttransistor umfasst, welcher in der n-Wanne des p-Typ-MOSFET des jeweiligen als Diode geschalteten Transistors jeder Halbleiterübergangsvorrichtung der ersten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen ausgebildet ist; und jede zusätzliche Kapazität der zweiten Mehrzahl von zusätzlichen Kapazitäten ferner einen zweiten kondensatorgekoppelten Feldeffekttransistor umfasst, welcher in der n-Wanne des p-Typ-MOSFET des jeweiligen als Diode geschalteten Transistors jeder Halbleiterübergangsvorrichtung der zweiten Mehrzahl von in Reihe geschalteten Halbleiterübergangsvorrichtungen ausgebildet ist.
  20. Integrierte Schaltung nach einem der Ansprüche 14–19, wobei: jede zusätzliche Kapazität der ersten Mehrzahl von zusätzlichen Kapazitäten kapazitive Platten umfasst, welche am Substrat angeordnet sind; und jede zusätzliche Kapazität der zweiten Mehrzahl von zusätzlichen Kapazitäten kapazitive Platten umfasst, welche am Substrat angeordnet sind.
  21. Erfassungsschaltung, umfassend: einen kapazitiven Sensor, welcher eingerichtet ist, um eine Signalausgangsspannung an einem Signalausgangsanschluss zu erzeugen; einen Verstärker, welcher mit dem kapazitiven Sensor gekoppelt und ausgelegt ist, um die Signalausgangsspannung an einem Hochimpedanzeingangsanschluss zu empfangen; und einen integrierten hochohmigen Widerstand, umfassend: einen ersten Widerstandsanschluss, welcher mit dem Signalausgangsanschluss und dem Hochimpedanzeingangsanschluss gekoppelt ist, einen zweiten Widerstandsanschluss, und eine erste Mehrzahl von Widerstandszellen, welche in einem Substrat angeordnet sind und einen ersten Reihenpfad vom ersten Widerstandsanschluss zum zweiten Widerstandsanschluss ausbilden, wobei jede Widerstandszelle der ersten Mehrzahl von Widerstandszellen eine Halbleiterübergangsvorrichtung, welche im Substrat angeordnet ist, und eine zusätzliche Kapazität, welche am Substrat angeordnet und parallel mit der Halbleiterübergangsvorrichtung gekoppelt ist, umfasst.
  22. Erfassungsschaltung nach Anspruch 21, ferner umfassend eine Vorspannungsschaltung, welche mit dem kapazitiven Sensor gekoppelt und eingerichtet ist, um eine Vorspannung zu erzeugen und die Vorspannung an den kapazitiven Sensor bereitzustellen.
  23. Erfassungsschaltung nach Anspruch 21 oder 22, wobei der kapazitive Sensor ein auf einem mikroelektromechanischen System basierendes Mikrofon umfasst.
  24. Erfassungsschaltung nach einem der Ansprüche 21–23, wobei der zweite Widerstandsanschluss mit einem Referenzknoten gekoppelt ist.
  25. Erfassungsschaltung nach einem der Ansprüche 21–23, wobei der zweite Widerstandsanschluss in einer Rückkopplungskonfiguration mit einem Ausgang des Verstärkers gekoppelt ist.
  26. Erfassungsschaltung nach einem der Ansprüche 21–25, wobei für jede Widerstandszelle der ersten Mehrzahl von Widerstandszellen die Halbleiterübergangsvorrichtung einen als Diode geschalteten Transistor umfasst.
  27. Erfassungsschaltung nach Anspruch 26, wobei für jede Widerstandszelle der ersten Mehrzahl von Widerstandszellen der als Diode geschaltete Transistor einen p-Typ-MOSFET mit einem Gate, welches zu einem Source/Drain-Anschluss kurzgeschlossen ist, und einer parasitären Kapazität zwischen dem Substrat und einer n-Wanne umfasst.
  28. Erfassungsschaltung nach Anspruch 27, wobei für jede Widerstandszelle der ersten Mehrzahl von Widerstandszellen die zusätzliche Kapazität einen ersten kondensatorgekoppelten Feldeffekttransistor umfasst, welcher in der n-Wanne ausgebildet ist.
  29. Erfassungsschaltung nach Anspruch 28, wobei für jede Widerstandszelle der ersten Mehrzahl von Widerstandszellen die zusätzliche Kapazität einen zweiten kondensatorgekoppelten Feldeffekttransistor umfasst, welcher in der n-Wanne ausgebildet ist.
  30. Erfassungsschaltung nach einem der Ansprüche 21–28, wobei für jede Widerstandszelle der ersten Mehrzahl von Widerstandszellen die zusätzliche Kapazität leitfähige kapazitive Platten umfasst, welche am Substrat angeordnet sind.
  31. Verfahren zum Betreiben einer Erfassungsschaltung, das Verfahren umfassend: Erzeugen einer Signalausgangsspannung an einem kapazitiven Sensor; Empfangen der Signalausgangsspannung an einem Verstärker; und Vorspannen des kapazitiven Sensors unter Verwendung eines hochohmigen Vorspannungswiderstands, wobei der hochohmige Vorspannungswiderstand eine Mehrzahl von Widerstandszellen umfasst, welche in Reihe gekoppelt sind, jede Widerstandszelle der Mehrzahl von Widerstandszellen umfassend eine Halbleiterübergangsvorrichtung, welche eine parasitäre Kapazität einer dotierten Wanne umfasst, die ausgelegt ist, um eine parasitäre Null in einer Rauschübertragungsfunktion des hochohmigen Vorspannungswiderstands einzufügen, und eine zusätzliche Kapazität, welche ausgelegt ist, um einen parasitären Pol in der Rauschübertragungsfunktion des hochohmigen Vorspannungswiderstands anzupassen, um für die parasitäre Null zu kompensieren.
  32. Verfahren nach Anspruch 31, wobei für jede Widerstandszelle der Mehrzahl von Widerstandszellen die zusätzliche Kapazität in der dotierten Wanne der Halbleiterübergangsvorrichtung angeordnet ist.
DE102017109019.3A 2016-04-29 2017-04-27 System und Verfahren für einen hochohmigen Widerstand Pending DE102017109019A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/142,682 US10171916B2 (en) 2016-04-29 2016-04-29 System and method for a high-ohmic resistor
US15/142,682 2016-04-29

Publications (1)

Publication Number Publication Date
DE102017109019A1 true DE102017109019A1 (de) 2017-11-02

Family

ID=60081899

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017109019.3A Pending DE102017109019A1 (de) 2016-04-29 2017-04-27 System und Verfahren für einen hochohmigen Widerstand

Country Status (3)

Country Link
US (1) US10171916B2 (de)
KR (1) KR101964516B1 (de)
DE (1) DE102017109019A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7410935B2 (ja) 2018-05-24 2024-01-10 ザ リサーチ ファウンデーション フォー ザ ステイト ユニバーシティー オブ ニューヨーク 容量性センサ
CN113420490A (zh) * 2021-07-20 2021-09-21 山东大学 一种传感器动态补偿方法及系统
KR102604141B1 (ko) * 2021-10-28 2023-11-20 한국기술교육대학교 산학협력단 신호대 잡음비 개선을 위한 회로 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638241B2 (ja) * 2000-01-21 2005-04-13 シャープ株式会社 集積増幅回路
WO2002073792A2 (en) * 2001-03-09 2002-09-19 Techtronic A/S An electret condensor microphone preamplifier that is insensitive to leakage currents at the input
KR101871811B1 (ko) * 2012-09-18 2018-06-28 한국전자통신연구원 잡음 필터를 사용한 ｍｅｍｓ 마이크로폰

Also Published As

Publication number Publication date
KR101964516B1 (ko) 2019-04-01
KR20170124092A (ko) 2017-11-09
US10171916B2 (en) 2019-01-01
US20170318393A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
DE112009000702B4 (de) Mikrofonbaugruppe mit integrierter Selbsttestschaltungsanordnung
DE112013006080T5 (de) Vorrichtung und Verfahren für einen Hochspannungs-E/A-Elektrostatikentladungsschutz
DE112012005578B4 (de) Differenzielles Mikrofon und Verfahren zum Ansteuern eines differenziellen Mikrofons
DE102014103445B4 (de) Vorrichtung und Verfahren zur Bestimmung der Empfindlichkeit einer kapazitiven Sensorvorrichtung
DE102017109019A1 (de) System und Verfahren für einen hochohmigen Widerstand
DE102017106249A1 (de) Testen eines kapazitiven Sensors
DE102017213277B4 (de) Mems-sensoren, verfahren zum bereitstellen derselben und verfahren zum betreiben eines mems-sensors
DE102017211494A1 (de) Signalübertragungsvorrichtung und Leistungsschaltelementsteuervorrichtung
DE112011105929T5 (de) MEMS-Mikrofon mit doppelter Rückplatte und einem unsymmetrischen Verstärker-Eingangsanschluss
DE102016109878A1 (de) Hall-Sensor und Messverfahren sowie entsprechende Vorrichtung
DE102005051742B4 (de) Switched-Capacitor-Filter
DE4135624A1 (de) Verfahren zur lagesteuerung eines sensorbauteils, sowie kraftbalanciertes sensorinstrument mit elektrostatischer ladungssteuerung
DE19940422A1 (de) Sensor mit kapazitivem Element zur Erfassung einer dynamischen Größe
DE3329820A1 (de) Schaltungsanordnung mit einem gegenwirkleitwertelement
DE102008057283A1 (de) Anti-Stoßverfahren für ein Verarbeiten kapazitiver Sensorsignale
DE102013112007A1 (de) System und Verfahren für einen kapazitiven Signalquellenverstärker
DE4307753A1 (en) Semiconducting stress or load sensing device - contains reference voltage source for compensating temp. coefficient of strain gauge bridge circuit connected to operational amplifier circuit
US20010008478A1 (en) Linear capacitance measurement circuit
CH659917A5 (de) Magnetfeldsensor.
DE102006058292A1 (de) Anordnung und Verfahren zur Ladungsintegration
DE102014115298A1 (de) System und Verfahren zur Wandlervorspannung und zum Schockschutz
DE102007013825B4 (de) Kapazitiver Sensor für eine physikalische Größe und Diagnoseverfahren
EP2721648B1 (de) Halbleiterdriftdetektor und entsprechendes betriebsverfahren
DE112018000864T5 (de) Ionenkonzentrationsverteilungsmessvorrichtung
DE10052196B4 (de) Mikrofoneinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication