DE102016200105B4

DE102016200105B4 - Kommunikationssystem und sub-master-knoten

Info

Publication number: DE102016200105B4
Application number: DE102016200105.1A
Authority: DE
Inventors: Kenji Fukuta
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2015-01-07
Filing date: 2016-01-07
Publication date: 2022-05-19
Anticipated expiration: 2036-01-08
Also published as: JP6332040B2; JP2016127523A; DE102016200105A1

Abstract

Kommunikationssystem (1) mit:- wenigstens drei Knoten (3), die über einen Bus (5) miteinander verbunden sind, wobei die wenigstens drei Knoten aufweisen:(i) einen Knoten, der als ein Master-Knoten (3a) dient, der ein Taktsignal und Header-Information, die einen Knoten bestimmt, an den Bus sendet, und(ii) wenigstens zwei Knoten, die jeweils als ein Slave-Knoten (3b, 3c) dienen, der sich von dem Master-Knoten unterscheidet, und einen Kommunikationsbetrieb in Synchronisation mit dem Taktsignal ausführen, das an den Bus gesendet wird, wobei- der Slave-Knoten die Header-Information empfängt, die den Slave-Knoten selbst bestimmt, und eine Antwort auf die Header-Information an den Bus sendet, wobei die Antwort dazu ausgelegt ist, zusammen mit der Header-Information einen Kommunikationsrahmen zu bilden, wobei das Kommunikationssystem dadurch gekennzeichnet ist, dass:- einer der Slave-Knoten als ein Sub-Master-Knoten (3c) dient, der aufweist:- eine Takt-Sendesubstitutionseinrichtung (41, S110 bis S130); und- eine Header-Sendesubstitutionseinrichtung (41, S140 bis S160), wobei- die Takt-Sendesubstitutionseinrichtung, anstelle des Master-Knotens, das Taktsignal an den Bus sendet, wenn bestimmt wird, dass das Taktsignal vom Master-Knoten verloren ist; und- die Header-Sendesubstitutionseinrichtung, anstelle des Master-Knotens, wichtige Rahmen-Header-Information an den Bus sendet, wenn bestimmt wird, dass die Header-Information vom Master-Knoten verloren ist, wobei- die wichtige Rahmen-Header-Information:- in der Header-Information enthalten ist, die von dem Master-Knoten in einem normalen Zustand gesendet wird, und- als Header-Information über einen Rahmen großer Wichtigkeit in einem Speicher (49) gespeichert ist.

Description

Die vorliegende Erfindung betrifft ein Kommunikationssystem mit mehreren Knoten.
Bekannt ist ein Kommunikationssystem, bei dem ein Master-Knoten ein Taktsignal und Header-Information, die einen Knoten bestimmt, an einen Bus sendet. Ein Slave-Knoten, als ein vom Master-Knoten verschiedener Knoten, führt einen Kommunikationsbetrieb in Synchronisation mit dem Taktsignal aus, das an den Bus gesendet wird. In dem Kommunikationssystem empfängt der Slave-Knoten die Header-Information, die den Slave-Knoten selbst bestimmt, und sendet der Slave-Knoten anschließend eine Antwort entsprechend der Header-Information an den Bus. Die Antwort ist eine Datenfolge, um zusammen mit der Header-Information einen Kommunikationsrahmen zu bilden (siehe beispielsweise JP 2013 - 030 932 A ).
Das Kommunikationssystem unterbindet die Kommunikation, wenn der Master-Knoten fehlerhaft arbeitet, und stoppt so das Senden des Taktsignals an den Bus. Um dieses Problem zu lösen, verwendet die Technologie in der JP 2013 - 030 932 A einen der Slave-Knoten als einen Sub-Master-Knoten, der den Master-Knoten ersetzt, wenn dieser fehlerhaft arbeitet. Der Sub-Master-Knoten sendet, anstelle des Master-Knotens, das Taktsignal und die Header-Information, um so ein Polling-Kommunikationssystem zu ermöglichen, das einem Slave-Knoten erlaubt, eine Antwort auf die Header-Information zu senden.
Der Sub-Master-Knoten gemäß der JP 2013 - 030 932 A sendet all die Header-Information, die vom Master-Knoten in einem normalen Zustand gesendet werden sollte. Der Sub-Master-Knoten muss folglich eine Verarbeitungskapazität von größer oder gleich dem Master-Knoten aufweisen. Dies erhöht die Größe und Kosten des Sub-Master-Knotens und ebenso die Kosten für das gesamte Kommunikationssystem. Das Ergebnis kommt einer öffentlichen Nachfrage folglich nicht nach, gemäß der Bedarf an einem Slave-Knoten besteht, der im Wesentlichen einen Signalprozessor verwendet, der eine geringere Verarbeitungskapazität aufweist und mit geringeren Kosten als der Master-Knoten verbunden ist.
Die DE 10 2004 018 316 A1 geht aus von einem System und einem Verfahren zur Übertragung und Bewertung von Daten und wenigstens zwei an der Bewertung beteiligte Teilnehmern sowie einem entsprechenden Teilnehmer, wobei die Daten in Datenrahmen übertragen werden und jedem an der Bewertung beteiligten Teilnehmer wenigstens eine Position in dem Datenrahmen zugeordnet ist, wobei die Daten in mehreren Übertragungswegen, die jeweils einen Ring bilden, übertragen werden und in jedem an der Bewertung beteiligten Teilnehmer eine Einkoppeleinheit pro Ring vorgesehen ist, um die Daten des jeweiligen an der Bewertung beteiligten Teilnehmers in die dafür jeweils vorgesehene wenigstens eine Position im Datenrahmen einzukoppeln, wobei die übrigen Daten in den Positionen des Datenrahmens, in die in diesem Teilnehmer keine Einkopplung erfolgt, unbearbeitet weitergeleitet werden. Eine Busteilnehmer-Einrichtung und ein Verfahren zum Betrieb eines seriellen Datenbusses sind ferner aus der EP 3 072 262 B1 bekannt.
Es ist Aufgabe der vorliegenden Erfindung, einen Effekt eines Master-Knoten-Ausfalls auf die Kommunikation zu minimieren und eine Verarbeitungskapazität, die von einem Sub-Master-Knoten als ein Ersatz für den Master-Knoten benötigt wird, zu verringern.
Die Aufgabe wird durch ein Kommunikationssystem nach dem Anspruch 1 sowie einen Sub-Master-Knoten für ein solches Kommunikationssystem nach dem Anspruch 4 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
Gemäß einem Beispiel für die vorliegende Erfindung wird ein Kommunikationssystem bereitgestellt, das wenigstens drei Knoten aufweist, die über einen Bus miteinander verbunden sind. Einer der Knoten dient als ein Master-Knoten, der ein Taktsignal und Header-Information, die einen Knoten bestimmt, an den Bus sendet- Andere Knoten verschieden von dem Master-Knoten unter den Knoten dienen jeweils als ein Slave-Knoten, der einen Kommunikationsbetrieb in Synchronisation mit dem Taktsignal ausführen, das an den Bus gesendet wird. Der Slave-Knoten empfängt die Header-Information, die den Slave-Knoten selbst bestimmt, und sendet eine Antwort auf die Header-Information an den Bus. Die Antwort und die Header-Information sind in einem Kommunikationsrahmen beinhaltet oder enthalten. Einer der Slave-Knoten dient als ein Sub-Master-Knoten und weist eine Takt-Sendesubstitutionseinrichtung und eine Header-Sendesubstitutionseinrichtung auf. Die Takt-Sendesubstitutionseinrichtung sendet, anstelle des Master-Knotens, das Taktsignal an den Bus, wenn bestimmt wird, dass das Taktsignal vom Master-Knoten verloren ist. Die Header-Sendesubstitutionseinrichtung sendet, anstelle des Master-Knotens, wichtige Rahmen-Header-Information an den Bus, wenn bestimmt wird, dass die Header-Information vom Master-Knoten verloren ist. Die wichtige Rahmen-Header-Information ist (i) in der Header-Information enthalten, die von dem Master-Knoten in einem normalen Zustand gesendet wird, und (ii) ist als Header-Information über einen Rahmen großer Wichtigkeit in einem Speicher gespeichert.
Das Kommunikationssystem ersetzt einen fehlerhaften Master-Knoten mit einem Sub-Master-Knoten und erlaubt dem Sub-Master-Knoten, ein Taktsignal und wichtige Rahmen-Header-Information zu senden. Das Kommunikationssystem kann einen Effekt auf die Kommunikation minimieren. Der Sub-Master-Knoten sendet einzig die wichtige Rahmen-Header-Information über einen Rahmen großer Wichtigkeit an den Bus, nicht jedoch die gesamte Header-Information, die zu senden ist, wenn der Master-Knoten normal arbeitet. Das Kommunikationssystem kann eine vom Sub-Master-Knoten benötigte Verarbeitungskapazität verringern.
Das Kommunikationssystem kann einen Effekt eines Master-Knoten-Fehlers auf die Kommunikation minimieren und eine von einem Sub-Master-Knoten als ein Ersatz für den Master-Knoten benötigte Verarbeitungskapazität verringern.
Die Aufgabe, Eigenschaften und Vorteile der vorliegenden Erfindung sind aus der nachfolgenden detaillierten Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen näher ersichtlich. In den Zeichnungen zeigt:

1 ein Konfigurationsdiagramm zur Veranschaulichung eines Kommunikationssystems gemäß einer Ausführungsform;
2 eine Abbildung zur Veranschaulichung einer Konfiguration eines für einen Bus verwendeten Übertragungscodes;
3 eine Abbildung zur Veranschaulichung einer Konfiguration eines über den Bus gesendeten und empfangenen Rahmens;
4 eine Abbildung zur Veranschaulichung von Inhalten und Größen von verschiedener Information, die im Rahmen enthalten ist;
5 ein Ablaufdiagramm zur Veranschaulichung eines von einem Signalprozessor eines Sub-Masters ausgeführten Substitutionssteuerprozesses;
6 ein Ablaufdiagramm zur Veranschaulichung eines vom Signalprozessor des Sub-Masters ausgeführten Lernprozesses;
7 eine Abbildung zur Veranschaulichung einer gespeicherten Header-Tabelle;
8 eine Abbildung zur Veranschaulichung einer Liste wichtiger Rahmen;
9 ein Ablaufdiagramm zur Veranschaulichung eines vom Signalprozessor des Sub-Masters ausgeführten Schlafsteuerprozesses; und
10 eine Abbildung zur Veranschaulichung eines Effekts der Ausführungsform.

Nachstehend ist das Kommunikationssystem gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben.
<Gesamtkonfiguration>
1 zeigt ein Kommunikationssystem 1 gemäß der Ausführungsform. Das Kommunikationssystem 1 ist an einem Fahrzeug befestigt und weist mehrere Knoten 3 als Kommunikationsvorrichtungen auf. Die Knoten 3 sind über einen Bus 5 als ein Kommunikationspfad miteinander verbunden. 1 zeigt vier Knoten 3. Die Anzahl von Knoten 3 kann bei drei oder fünf oder mehr als fünf liegen.
Der Knoten 3 beschreibt eine elektronische Steuereinheit (ECU), die eine mit einem Fahrzeugkörper verknüpfte Anwendung realisiert. Alternativ beschreibt der Knoten 3 eine zugehörige Einheit, wie beispielsweise einen Schalter oder einen Sensor, um Fahrzeugzustände zu erfassen oder zu steuern. Der Knoten 3 als die ECU umfasst eine Körper-ECU zur Steuerung eines elektrischen Fensterhebers oder einer Türverriegelung, eine Scheibenwischer-ECU zur Steuerung eines Scheibenwischers, eine Sitz-ECU zur Steuerung eines Sitzes und eine Beleuchtungs-ECU zur Steuerung einer Beleuchtung. Der Knoten als die zugehörige Einheit umfasst einen Beleuchtungsschalter, einen Beleuchtungssensor, einen Scheibenwischerschalter und einen Regensensor auf.
<Übertragungscode>
Die verschiedenen Knoten 3 können gleichzeitig ein Signal hohen Pegels (oder ein H-Signal) und ein Signal niedrigen Pegels (oder ein L-Signal) ausgeben. In solch einem Fall setzt der Bus 5 den Signalpegel gezielt auf den niedrigen Pegel.
2 zeigt einen Übertragungscode (oder Übertragungswegcode), der auf „0“ oder „1“ gesetzt wird und über den Bus 5 läuft. Der Übertragungscode ist als ein PWM-(Pulsbreitenmodulation)-Code verfügbar, dessen Signalpegel in der Mitte eines Bits von niedrig auf hoch wechselt. Der Übertragungscode beschreibt ein digitales Signal, das basierend auf zwei Arten von Tastverhältnissen dominant (0 in diesem Beispiel) und rezessiv (1 in diesem Beispiel) ist. Der dominante Zustand verwendet in diesem Beispiel einen höheren Anteil niedrigen Pegels als der rezessive Zustand. In diesem Beispiel verwendet der dominante Zustand 2/3 einer Periode von einem Bit. Der rezessive Zustand verwendet 1/3 einer Periode von einem Bit. Der dominante Zustand hat Vorrang gegenüber dem rezessiven Zustand, wenn beide Zustände auf dem Bus 5 kollidieren.
<Rahmen>
3 zeigt einen Rahmen, der für eine Kommunikation zwischen den Knoten 3 verwendet wird. Der Rahmen weist einen Header und einen Antwortteil (auch als Antwort bezeichnet) variabler Länge auf. Der Header spezifiziert Daten, die das Senden bzw. die Übertragung ermöglichen. Der Antwortteil sendet durch den Header bestimmte Daten.
Der Header zeigt eine ID (Kennung) von Daten, die die Übertragung zulässt. Der Header verwendet, wie in 4 gezeigt, acht Bits. Die durch den Header gezeigte ID kennzeichnet ebenso eine Rahmen-ID, die einen Rahmentyp anzeigt. Von den acht Bits im Header werden sieben Bits für die ID und ein Bit als ein Paritätsbit verwendet.
Der Antwortteil enthält, wie in den 3 und 4 gezeigt, vier Bits von „DLC“, zwei Bits von „NM“, zwei Bits von „CT“ und acht Bits von „CRC“ sowie „DATEN“ entsprechend den durch den Header bestimmten Daten. Das Feld „DATEN“ ist zwischen 0 und 12 Byte variabel.
„DLC“ stellt Information bereit, die die Länge von „DATEN“ im Antwortteil zeigt.
„NM“ stellt Information für das Netzwerkmanagement bereit und ist nachstehend als NM-Information bezeichnet. Die NM-Information enthält ein Bit von Weckanfrageinformation und ein Bit von Schlafverfügbarkeitsinformation. Die Weckanfrageinformation ist auf „1“ gesetzt, wenn der Knoten 3, der den Antwortteil sendet, dem Knoten 3 entspricht, der ein Wecksignal sendet, das nachstehend noch beschrieben ist. Die Schlafverfügbarkeitsinformation zeigt, ob oder nicht der Knoten 3, der den Antwortteil sendet, in einen Schlafmodus wechseln kann, der nachstehend noch beschrieben ist. In diesem Beispiel unterbindet die Schlafverfügbarkeitsinformation, die auf „0“ gesetzt ist, das Schlafen. Die Schlafverfügbarkeitsinformation, die auf „1“ gesetzt ist, ermöglicht das Schlafen.
„CT“ stellt Zählerinformation bereit, die die Rahmenkontinuität zeigt. Ein „CT“-Wert wird auf der Grundlage einer bestimmten Regel jedes Mal aktualisiert, wenn ein Antwortteil entsprechend dem Header gesendet wird. Es soll angenommen werden, dass der Antwortteil entsprechend dem Header wichtige „DATEN“ enthält und ein Verlust in den empfangenen Daten große Auswirkungen auf die bereitzustellende Steuerung hätte. In solch einem Fall aktualisiert der Knoten 3 zum Senden des Antwortteils den „CT“-Wert auf 0, 1, 2, 3 und 0 in dieser Reihenfolge, und zwar jedes Mal, wenn der Antwortteil gesendet wird. Hierdurch kann eine Antwortteilempfangsseite einen Datenverlust auf der Grundlage des „CT“-Wertes erfassen.
„CRC“ stellt einen CRC-(Cyclic Redundancy Check oder zyklische Redundanzprüfung)-Code bereit, um einen Rahmenfehler zu erkennen.
Bei jedem Knoten 3 ist vorbestimmt, welche Daten er zu senden hat. Der Header stellt ebenso Information bereit, um einen Knoten zum Senden des Antwortteils zu bestimmen. Der Wert des Headers (oder die durch den Header angezeigte ID) ist mit der Header-Information vergleichbar, die den Knoten bestimmt.
<Knoten>
Jeder Knoten 3 arbeitet mit einer Spannung, die von einer Batterie des Fahrzeugs bereitgestellt wird. Jeder Knoten 3 arbeitet in einem Weckmodus oder in einem Schlafmodus als Betriebsmodus. Der Weckmodus ist mit einem normalen Betriebsmodus vergleichbar, der eine Ausführung von allen vorbestimmten Funktionen ermöglicht. Der Schlafmodus unterbindet einen Teil der Funktionen, um den Energieverbrauch zu mindern. Jeder Knoten 3, der in dem Schlafmodus arbeitet, gibt kein Signal an den Bus 5. Wenn alle Knoten 3 in den Schlafmodus versetzt werden, kann das gesamte Kommunikationssystem 1 schlafen.
Ein Weckfaktor ist für jeden Knoten 3 vorbestimmt. Wenn der Weckfaktor auftritt, erwacht der Knoten 3 im Schlafmodus. Der Schlafmodus wechselt in den Weckmodus. Wenn der Knoten 3 durch den Weckfaktor geweckt wird, sendet er (mit Ausnahme eines Master-Knotens, der nachstehend noch beschrieben ist) ein Wecksignal an den Bus 5. Die anderen Knoten 3 erfassen das Wecksignal, um zu erwachen. Der Master-Knoten (nachstehend noch beschrieben) sendet ein Taktsignal (nachstehend noch beschrieben) auf der Grundlage eines Auftretens des Weckfaktors. Der Knoten 3, der zuerst durch den Weckfaktor geweckt wird, verwendet das Wecksignal, um die anderen Knoten 3 zu wecken. Das Wecksignal nimmt für eine vorbestimmte Zeitspanne einen niedrigen Pegel an.
Das Kommunikationssystem 1 definiert, wie in 1 gezeigt, einen der Knoten 3 (wie beispielsweise die Körper-ECU) als einen Master-Knoten (nachstehend einfach als Master bezeichnet) 3a und die anderen Knoten 3, die sich vom Master 3a unterscheiden, als Slave-Knoten (nachstehend einfach als Slaves bezeichnet) 3b und 3c.
Der Slave 3c (wie beispielsweise die Scheibenwischer-ECU), einer der Slaves 3b und 3c, wird als ein Sub-Master-Knoten (nachstehend einfach als Sub-Master bezeichnet) definiert. Für gewöhnlich arbeitet der Sub-Master 3c, gleich den anderen Slaves 3b, als ein Slave. Der Sub-Master 3c ersetzt jedoch den Master 3a, wenn dieser ausfällt bzw. fehlerhaft arbeitet. Nachstehend ist der Sub-Master 3c als der Slave 3c bezeichnet, wenn der Sub-Master 3c nicht von den anderen Slaves 3b unterschieden wird.
Der Master 3a im Weckmodus wechselt in den Schlafmodus, wenn eine vorbestimmte Bedingung erfüllt ist. Der Master 3a im Schlafmodus sendet kein Signal an den Bus 5. Der Master 3a im Schlafmodus kann auf der Grundlage seines eigenen Weckfaktors oder eines Wecksignals von den anderen Knoten 3 erwachen. In diesem Fall startet der Master 3a das Senden eines Taktsignals an den Bus 5 zu dem Zeitpunkt, an dem die erste vorbestimmte Zeit seit dem Wecken verstrichen ist. Gemäß der Ausführungsform entspricht das Taktsignal einer abfallenden Flanke als eine Bitgrenze im Übertragungscode der 2. Der Master 3a kann einzig das Taktsignal an den Bus 5 senden, ohne irgendwelche Information zu senden. In diesem Fall sendet der Master 3a wiederholt das rezessive Signal in der 2.
Der Master 3a startet ein Senden des Headers an den Bus 5 nach Verstreichen einer zweiten vorbestimmten Zeit seit dem Wecken. Die zweite vorbestimmte Zeit ist länger als die erste vorbestimmte Zeit. Der Master 3a sendet verschiedene Arten von Headern. Jeder Header wird periodisch nach einem vorbestimmten Ablaufplan gesendet. Wenn der Master 3a den Header sendet, enthält der gesendete Header eine abfallende Flanke als eine Grenze zwischen den Bits im Header. Die abfallende Flanke wird in den Slaves 3b und 3c als ein Taktsignal verwendet. In diesem Fall sendet der Master 3a das Taktsignal und die Header-Information (Header-Wert) an den Bus 5.
Die Slaves 3b und 3c wechseln ebenso in den Schlafmodus, wenn eine vorbestimmte Bedingung erfüllt ist.
Die Slaves 3b und 3c wechseln in den Schlafmodus, wenn sie einen Schlafrahmen empfangen, um einen Wechsel in den Schlafmodus zu bestimmen, oder wenn die Zeit, in der der Header nicht empfangen wird, für eine Fehlerbestimmungszeit oder länger andauert. Die Fehlerbestimmungszeit ist ausreichend länger als die zweite vorbestimmte Zeit.
Der Slave 3b oder 3c erwacht entsprechend seinem eigenen Weckfaktor oder einem Wecksignal von den anderen Knoten 3. Anschließend extrahiert der Slave 3b oder 3c ein Taktsignal, das mit einer abfallenden Flanke des Signals erkannt wird, das über den Bus 5 läuft, und führt der Slave 3b oder 3c einen Kommunikationsbetrieb in Synchronisation mit dem Taktsignal aus. Der Slave 3b oder 3c empfängt den Header, der den Slave 3b oder 3c selbst bestimmt. In diesem Beispiel bestimmt der Header Daten, die vom Slave 3b oder 3c zu senden sind. Anschließend sendet der Slave 3b oder 3c den Antwortteil bzw. die Antwort entsprechend dem Header an den Bus 5. Der Slave 3b oder 3c decodiert ferner die empfangenen Daten oder codiert die Sendedaten in einem PWM-Code, zu einem Timing, das mit dem vom Bus 5 extrahierten Taktsignal synchronisiert ist.
<Master-Konfiguration>
Der Master 3a weist, wie in 1 gezeigt, einen Signalprozessor 21 und eine Kommunikationsschaltung 23 auf. Der Signalprozessor 21 steuert die Betriebsabläufe des Masters 3a. In diesem Beispiel ist der Signalprozessor 21 als ein Mikrocomputer konfiguriert. Der Signalprozessor 21 weist eine CPU 25, ein ROM 26, ein RAM 27 und einen Schwingkreis 28 auf. Das ROM 26 speichert ein von der CPU 25 ausgeführtes Programm. Das RAM 27 speichert ein Rechenergebnis von der CPU 25. Der Schwingkreis 28 verwendet einen Quarzoszillator. Der Schwingkreis 28 kann außerhalb des Signalprozessors 21 vorgesehen sein.
Die Kommunikationsschaltung 23 sendet das Taktsignal an den Bus 5 und führt einen Kommunikationsbetrieb in Synchronisation mit einem internen Takt vom Schwingkreis 28 aus. Ein Taktsignalzyklus ist gleich einem internen Taktzyklus. Die Kommunikationsbetriebe der Kommunikationsschaltung 23 umfassen einen Sendebetrieb und einen Empfangsbetrieb. Der Sendebetrieb codiert die vom Signalprozessor 21 zugeführten Daten in einem PWM-Code und sendet sie an den Bus 5. Der Empfangsbetrieb empfängt die Daten auf dem Bus 5, decodiert die Daten in einen NRZ-(Non-Return-to-Zero)-Code und gibt die decodierten Daten an den Signalprozessor 21.
Die Kommunikationsschaltung 23 weist eine Funktion zur Erfassung des Wecksignals und Wecken der Kommunikationsschaltung 23 selbst und des Signalprozessors 21 (und folglich des Masters 3a) auf. Die Funktion der Kommunikationsschaltung 23 kann im Signalprozessor 21 enthalten sein.
<Slave-Konfiguration>
Der Slave 3b weist ferner, wie in 1 gezeigt, einen Signalprozessor 31 und eine Kommunikationsschaltung 33 auf. Der Signalprozessor 31 steuert die Betriebsabläufe des Slaves 3b. In diesem Beispiel ist der Signalprozessor 31 als ein Mikrocomputer konfiguriert. Der Signalprozessor 31 weist eine CPU 35, ein ROM 36 und ein RAM 37 auf. Das ROM 36 speichert ein von der CPU 35 ausgeführtes Programm. Das RAM 37 speichert ein Rechenergebnis von der CPU 35.
Die Kommunikationsschaltung 33 weist eine Funktion zum Extrahieren eines Taktsignals, das über eine abfallende Flanke eines über den Bus 5 laufenden Signals erkannt wird, auf. Die Kommunikationsschaltung 33 führt Kommunikationsbetriebe (Sendebetrieb und Empfangsbetrieb) gleich der Kommunikationsschaltung 23 des Masters 3a in Synchronisation mit dem vom Bus 5 extrahierten Taktsignal aus. Die Kommunikationsschaltung 33 führt Kommunikationsbetriebe in Synchronisation mit der Kommunikationsschaltung 23 des Masters 3a aus.
Die Kommunikationsschaltung 33 weist eine Funktion zur Erfassung des Wecksignals und Wecken der Kommunikationsschaltung 33 selbst und des Signalprozessors 31 (und folglich des Slaves 3b) auf. Die Funktion der Kommunikationsschaltung 33 kann im Signalprozessor 31 enthalten sein.
<Sub-Master-Konfiguration>
Der Sub-Master 3c weist ebenso, wie in 1 gezeigt, einen Signalprozessor 41 und eine Kommunikationsschaltung 43 auf. Der Signalprozessor 41 steuert Betriebsabläufe des Sub-Masters 3c. In diesem Beispiel ist der Signalprozessor 41 als ein Mikrocomputer konfiguriert. Der Signalprozessor 41 weist eine CPU 45, ein ROM 46 und ein RAM 47 und einen Schwingkreis 48 auf. Das ROM 46 speichert ein von der CPU 45 ausgeführtes Programm. Das RAM 47 speichert ein Rechenergebnis von der CPU 45. Der Schwingkreis 48 ist mit dem Schwingkreis 28 des Masters 3a vergleichbar und kann außerhalb des Signalprozessors 41 vorgesehen sein. Der Slave 3c weist ferner einen wiederbeschreibbaren, nicht-flüchtigen Speicher 49 auf.
Die Kommunikationsschaltung 43 arbeitet in einem normalen Modus oder in einem Fehlermodus als Betriebsmodus. Der normale Modus ermöglicht einen Betrieb gleich der Kommunikationsschaltung 33 des Slaves 3b. Der Fehlermodus ermöglicht einen Betrieb gleich der Kommunikationsschaltung 23 des Masters 3a.
Die Kommunikationsschaltung 43 arbeitet ab dem Zeitpunkt, an dem der Sub-Master 3c erwacht, in dem normalen Modus. In dem normalen Modus extrahiert die Kommunikationsschaltung 43 ein Taktsignal vom Bus 5 und führt die Kommunikationsschaltung 43 die Kommunikationsbetriebe (Sendebetrieb und Empfangsbetrieb) gleich den anderen Kommunikationsschaltungen 23 und 33 in Synchronisation mit dem extrahierten Taktsignal aus.
In dem normalen Modus meldet die Kommunikationsschaltung 43 dem Signalprozessor 41, ob oder nicht ein Taktsignal vom Bus 5 extrahiert werden kann, d.h., ob oder nicht der Master 3a ein Taktsignal sendet. Auf der Grundlage der Benachrichtigung bestimmt der Signalprozessor 41, ob oder nicht das Taktsignal vom Master 3a verloren ist.
Die Kommunikationsschaltung 43 arbeitet in dem Fehlermodus, wenn der Signalprozessor 41 bestimmt, dass ein Taktsignal vom Master 3a verloren ist. In dem Fehlermodus sendet die Kommunikationsschaltung 43 ein Taktsignal an den Bus 5 und führt die Kommunikationsschaltung 43 einen Kommunikationsbetrieb in Synchronisation mit einem internen Takt vom Schwingkreis 48 im Sub-Master 3c aus.
Die Kommunikationsschaltung 43 weist eine Funktion zur Erfassung des Wecksignals und Wecken der Kommunikationsschaltung 43 selbst und des Signalprozessors 41 (und folglich des Sub-Masters 3c) auf. Die Funktion der Kommunikationsschaltung 43 kann im Signalprozessor 41 enthalten sein.
<Substitutionssteuerprozess des Signalprozessors des Sub-Masters>
Nachstehend ist ein vom Signalprozessor 41 des Sub-Masters 3c ausgeführter Substitutionssteuerprozess unter Bezugnahme auf die 5 beschrieben.
Wenn der Sub-Master 3c erwacht, startet der Signalprozessor 41 den in der 5 gezeigten Substitutionssteuerprozess. Der erste geweckte Knoten 3 sendet, wie vorstehend beschrieben, ein Wecksignal, um die anderen Knoten 3 zu wecken. Für gewöhnlich erwacht der Sub-Master 3c, um den Master 3a zu wecken.
Der Signalprozessor 41 startet, wie in 5 gezeigt, den Substitutionssteuerprozess. In Schritt S110 bestimmt der Signalprozessor 41, ob oder nicht eine Taktsendungswartezeit Ta verstrichen ist, nachdem der Sub-Master 3c erwacht ist (vgl. 10). Die Taktsendungswartezeit Ta wird länger als die erste vorbestimmte Zeit und kürzer als die Fehlerbestimmungszeit eingestellt.
Der Signalprozessor 41 schreitet zu Schritt S120 voran, wenn bestimmt wird, dass die Taktsendungswartezeit Ta nicht verstrichen ist (S110=NEIN). In Schritt S120 bestimmt der Signalprozessor 41, ob oder nicht der Master 3a ein Taktsenden ausführt.
Der Signalprozessor 41 bestimmt, ob oder nicht der Master 3a ein Taktsignal an den Bus 5 sendet. Das Taktsenden beschreibt das Senden eines Taktsignals.
Der Signalprozessor 41 beendet den Substitutionssteuerprozess, wenn bestimmt wird, dass der Master 3a das Taktsenden ausführt (S120=JA). Der Signalprozessor 41 kehrt zu Schritt S110 zurück, wenn bestimmt wird, dass der Master 3a das Taktsenden nicht ausführt (S120=NEIN).
Der Signalprozessor 41 schreitet zu Schritt S130 voran, wenn in Schritt S110 bestimmt wird, dass die Taktsendungswartezeit Ta verstrichen ist, d.h. der Master 3a kein Taktsignal gesendet hat, nachdem die Taktsendungswartezeit Ta verstrichen ist, seitdem der Sub-Master 3c erwacht ist. In diesem Fall startet der Master 3a das Senden eines Taktsignals nicht, trotz Verstreichen der Zeit für den Master 3a, um das Taktsignal zu senden. Der Signalprozessor 41 schreitet zu Schritt S130 voran, in der Annahme, dass das Taktsignal vom Master 3a verloren ist.
In Schritt S130 startet der Signalprozessor 41 die Taktsendesubstitution. Die Taktsendesubstitution beschreibt das Senden eines Taktsignals an den Bus 5 anstelle des Masters 3a. Der Signalprozessor 41 ändert den Betriebsmodus der Kommunikationsschaltung 43 vom normalen Modus zum Fehlermodus.
Der Signalprozessor 41 bestimmt in Schritt S140, ob oder nicht eine Header-Sendewartezeit Tb verstrichen ist, seitdem die Taktsendesubstitution in Schritt S130 gestartet wurde (vgl. 10). Die Header-Sendewartezeit Tb ist derart ausgelegt, dass die Summe von Tb und der Taktsendungswartezeit Ta (= Ta+Tb) länger als die zweite vorbestimmte Zeit und kürzer als die Fehlerbestimmungszeit ist.
Der Signalprozessor 41 schreitet zu Schritt S150 voran, wenn bestimmt wird, dass die Header-Sendewartezeit Tb nicht verstrichen ist (S140=NEIN). In Schritt S150 bestimmt der Signalprozessor 41, ob oder nicht der Master 3a ein Header-Senden ausführt. Genauer gesagt, der Signalprozessor 41 bestimmt, ob oder nicht der Master 3a den Header an den Bus 5 gesendet hat. Das Header-Senden beschreibt ein Senden des Headers. Der Signalprozessor 41 bestimmt das Vorhandensein oder Fehlen des Header-Sendens auf der Grundlage eines Signals von der Kommunikationsschaltung 43.
Der Signalprozessor 41 beendet den Substitutionssteuerprozess, wenn bestimmt wird, dass der Master 3a das Header-Senden ausführt (S150=JA). Der Signalprozessor 41 kehrt zu Schritt S140 zurück, wenn bestimmt wird, dass der Master 3a das Header-Senden nicht ausführt (S150=NEIN).
Der Signalprozessor 41 schreitet zu Schritt S160 voran, wenn in Schritt S140 bestimmt wird, dass die Header-Sendewartezeit Tb verstrichen ist (S140=JA), d.h. der Master 3a das Senden des Headers nicht startet, obgleich die Header-Sendewartezeit Tb verstrichen ist, seitdem die Taktsendesubstitution gestartet wurde. In diesem Fall startet der Master 3a das Senden des Headers nicht, trotz Verstreichen des Timings für den Master 3a, um das Senden des Headers zu starten. Der Signalprozessor 41 schreitet, in der Annahme, dass der Header vom Master 3a verloren ist, zu Schritt S160 voran.
In Schritt S160 startet der Signalprozessor 41 die Header-Sendesubstitution und beendet der Signalprozessor 41 anschließend den Substitutionssteuerprozess. Die Header-Sendesubstitution beschreibt ein periodisches Senden des Headers anstelle des Masters 3a. In Schritt S160 sendet der Signalprozessor 41 den ersten Header, woraufhin er den Header periodisch sendet.
Der Signalprozessor 41 sendet, anstelle des Masters 3a, einzig einen Subjekt-Rahmen-Header bzw. wichtigen Rahmen-Header, nicht jedoch alle Header, die der Master in einem normalen Zustand sendet. Der wichtige Rahmen-Header wird für einen wichtigen Rahmen verwendet und im Speicher 49 gespeichert.
<Lernprozess des Signalprozessors des Sub-Masters>
Der wichtige Rahmen-Header kann im Voraus gewählt und im Speicher 49 oder ROM 46 gespeichert werden, wenn der Sub-Master den wichtigen Rahmen-Header anstelle des Masters 3a sendet. Der Signalprozessor 41 kann den wichtigen Rahmen-Header im Speicher 49 oder ROM 46 gemäß einem Ablaufplan gleich demjenigen des Masters 3a senden.
Gemäß der Ausführungsform überwacht der Signalprozessor 41 des Sub-Masters 3c einen Header, der vom Master 3a in einem normalen Zustand gesendet wird, um den wichtigen Rahmen-Header dynamisch zu wählen. Nachstehend ist ein Lernprozess beschrieben, der vom Signalprozessor 41 ausgeführt wird, um den wichtigen Rahmen-Header zu wählen.
Der Signalprozessor 41 führt den in der 6 gezeigten Lernprozess jedes Mal aus, wenn der Header und der entsprechende Antwortteil vom Master 3a empfangen werden, wenn der Signalprozessor 41 das Taktsenden oder die Header-Sendesubstitution nicht ausführt, d.h. wenn der Master 3a normal arbeitet.
Der Signalprozessor 41 startet den Lernprozess gemäß 6. In Schritt S210 bestimmt der Signalprozessor 41, ob oder nicht der empfangene Header in der gespeicherten Header-Tabelle gefunden wird.
Die gespeicherte Header-Tabelle speichert, wie in 7 gezeigt, einen entsprechenden Satz von jedem Header, der vom Master 3a gesendet wird, und Zählerinformation (CT) in einem Antwortteil, der entsprechend dem Header gesendet wird. Die gespeicherte Header-Tabelle wird in einem bestimmten Bereich im Speicher 49 gespeichert. In den 7 und 8 beschreibt eine zweistellige Zahl, der „0x“ vorangestellt ist, einen Header-Wert in einer hexadezimalen Darstellung.
Der Signalprozessor 41 kann in Schritt S210 bestimmen, dass der empfangene Header nicht in der gespeicherten Header-Tabelle gefunden wird. In diesem Fall schreitet der Signalprozessor 41 zu Schritt S220 voran, um den empfangenen Header und die Zählerinformation in der gespeicherten Header-Tabelle (7) zu speichern, woraufhin der Signalprozessor 41 den Lernprozess beendet. Die Zählerinformation ist in dem Antwortteil enthalten, der entsprechend dem empfangenen Header gesendet wird.
Der Signalprozessor 41 kann in Schritt S210 bestimmen, dass der empfangene Header in der gespeicherten Header-Tabelle gefunden wird. In diesem Fall schreitet der Signalprozessor 41 zu Schritt S230 voran, um zu bestimmen, ob oder nicht der empfangene Header in der Liste wichtiger Rahmen gefunden wird.
Die Liste wichtiger Rahmen speichert, wie in 8 gezeigt, den wichtigen Rahmen-Header, der im Lernprozess gewählt wird. Die Liste wichtiger Rahmen wird in einem bestimmten Bereich im Speicher 49 gespeichert.
Der Signalprozessor 41 beendet den Lernprozess, wenn in Schritt S230 bestimmt wird, dass der empfangene Header in der Liste wichtiger Rahmen gefunden wird (S230=JA). Der Signalprozessor 41 schreitet zu Schritt S240 voran, wenn bestimmt wird, dass der empfangene Header nicht in der Liste wichtiger Rahmen gefunden wird (S230=NEIN).
In Schritt S240 bestimmt der Signalprozessor 41, ob oder nicht die Zählerinformation für den empfangenen Header gleich der Zählerinformation für den gespeicherten Header ist.
Die Zählerinformation für den empfangenen Header entspricht derjenigen in dem Antwortteil, der entsprechend dem empfangenen Header gesendet wird. Die Zählerinformation für den gespeicherten Header gehört zu der Zählerinformation, die in der gespeicherten Header-Tabelle gespeichert wird, und entspricht dem gleichen Header wie der empfangene Header. In Schritt S240 bestimmt der Signalprozessor 41, ob oder nicht die Zählerinformation in dem Antwortteil, der entsprechend dem aktuell empfangenen Header gesendet wird, gleich der Zählerinformation in dem Antwortteil ist, der gesendet wurde, wenn der gleiche Header wie der aktuell empfangene Header zuletzt gesendet wurde.
Der Signalprozessor 41 beendet den Lernprozess, wenn in Schritt S240 bestimmt wird, dass die Zählerinformation für den empfangenen Header gleich der Zählerinformation für den gespeicherten Header ist (S240=JA).
Der Signalprozessor 41 nimmt die Zählerinformation als zu aktualisieren an, wenn in Schritt S240 bestimmt wird, dass sich die Zählerinformation für den empfangenen Header von der Zählerinformation für den gespeicherten Header unterscheidet (S240=NEIN). Anschließend schreitet der Signalprozessor 41 zu Schritt S250 voran. In Schritt S250 speichert der Signalprozessor 41 den empfangenen Header als den wichtigen Rahmen-Header in der Liste wichtiger Rahmen, woraufhin der Signalprozessor 41 den Lernprozess beendet.
Der Signalprozessor 41 überwacht den Header und den Antwortteil, die über den Bus 5 laufen, wenn der Master 3a normal arbeitet. Wenn die Zählerinformation in dem Antwortteil entsprechend dem gleichen Header aktualisiert wird, nimmt der Signalprozessor 41 den Header als den wichtigen Rahmen-Header an und speichert der Signalprozessor 41 diesen in der Liste wichtiger Rahmen im Speicher 49.
Wenn die Header-Sendesubstitution in Schritt S160 der 5 gestartet wird, sendet der Signalprozessor 41 periodisch den in der Liste wichtiger Rahmen im Speicher 49 gespeicherten Header (wichtiger Rahmen-Header). Der Signalprozessor 41 sendet den in der Liste wichtiger Rahmen gespeicherten Header auf der Grundlage des Ablaufplans gleich demjenigen, der vom Master 3a zum Senden verwendet wird. Der Signalprozessor 41 kann den Header unter Verwendung eines Ablaufplans senden, der sich von demjenigen unterscheidet, der vom Master 3a verwendet wird, derart, dass der andere Ablaufplan ein Sendeintervall verwendet, das länger als das für den Master 3a verwendete Sendeintervall ist.
<Schlafsteuerprozess des Signalprozessors des Sub-Masters>
Der Signalprozessor 41 des Sub-Masters 3c startet einen in der 9 gezeigten Substitutionssteuerprozess in einem bestimmten Zeitintervall, wenn der Signalprozessor 41 die Taktsendung und die Header-Sendesubstitution ausführt. In diesem Beispiel bestimmt jeder Header, der durch die Header-Sendesubstitution gesendet wird, jeden von allen der Slaves 3b als einen Knoten, an den eine Antwort (Antwortteil) zu senden ist.
Der Signalprozessor 41 startet den in der 9 gezeigten Substitutionssteuerprozess. In Schritt S310 empfängt der Signalprozessor 41 einen Rahmen. Ein Antwortteil für den empfangenen Rahmen entspricht dem vom Sub-Master 3c gesendeten Header und wird von einem der Slaves 3b gesendet.
In Schritt S320 bestimmt der Signalprozessor 41, ob oder nicht die Schlafverfügbarkeitsinformation auf einen Wert („1“ in diesem Beispiel) gesetzt ist, um das Schlafen zu ermöglichen. Die Schlafverfügbarkeitsinformation gehört zu der NM-Information, die in dem Antwortteil für den Rahmen (empfangener Rahmen) enthalten ist, der in Schritt S310 empfangen wird. Der Signalprozessor 41 schreitet zu Schritt S330 voran, wenn bestimmt wird, dass die Schlafverfügbarkeitsinformation auf „1“ gesetzt ist (S320=JA).
In Schritt S330 bestimmt der Signalprozessor 41, ob oder nicht die Bestimmung der Schlafverfügbarkeitsinformation in Schritt S320 für alle der Slaves 3b verschieden vom Sub-Master 3c abgeschlossen ist. Der Signalprozessor 41 kehrt zu Schritt S310 zurück und empfängt den nächsten Rahmen, wenn die Bestimmung in Schritt S330 negativ ist (S330=NEIN).
Der Signalprozessor 41 schreitet zu Schritt S340 voran, wenn die Bestimmung in Schritt S330 positiv ist (S330=JA). D.h., der Signalprozessor 41 schreitet zu Schritt S340 voran, wenn bestimmt wird, dass die Schlafverfügbarkeitsinformation auf „1“ gesetzt ist, um das Schlafen für alle der Slaves 3b zu ermöglichen, in Übereinstimmung mit der Bestimmung in Schritt S320.
In Schritt S340 sendet der Signalprozessor 41 einen Schlafrahmen an den Bus 5. Der Schlafrahmen erlaubt den anderen Knoten 3, in den Schlafmodus zu wechseln. Alle der Slaves 3b empfangen den Schlafrahmen, um in den Schlafmodus zu wechseln. In Schritt S350 erlaubt der Signalprozessor 41 dem Sub-Master 3c, in den Schlafmodus zu wechseln, woraufhin der Signalprozessor 41 den Substitutionssteuerprozess beendet.
Der Signalprozessor 41 beendet den Substitutionssteuerprozess, wenn in Schritt S320 bestimmt wird, dass die Schlafverfügbarkeitsinformation nicht auf „1“ gesetzt ist (S320=NEIN). Der Signalprozessor 41 sendet den Schlafrahmen nicht, da wenigstens ein Slave 3b nicht in den Schlafmodus wechseln kann.
Der Signalprozessor 41 führt den Substitutionssteuerprozess aus, um die Schlafverfügbarkeitsinformation in dem Antwortteil zu überwachen, der vom Slave 3b gesendet wird. Der Signalprozessor 41 sendet den Schlafrahmen (S340), wenn bestimmt wird, dass alle der Slaves 3b schlafen können (S330=JA).
Der Sub-Master 3c kann einen Header senden, der den Sub-Master 3c selbst bestimmt. Der Sub-Master 3c kann ebenso einen Antwortteil senden. In solch einem Fall kann der Signalprozessor 41 in Schritt S330 bestimmen, ob oder nicht die Bestimmung der Schlafverfügbarkeitsinformation in Schritt S320 ebenso für den Sub-Master 3c abgeschlossen ist.
<Betriebsabläufe der Ausführungsform>
Wenigstens einer der Slaves 3b erwacht, wie in 10 gezeigt, bedingt durch das Auftreten eines Weckfaktors am Zeitpunkt t1. Der aufgewachte Slave 3b sendet ein Wecksignal am Zeitpunkt t2.
Für gewöhnlich weckt das Wecksignal alle Knoten 3 einschließlich des Masters 3a. Der Master 3a startet das Senden des Taktsignals und anschließend periodisch das Senden des Headers.
Wenn der Master 3a ausfällt bzw. fehlerhaft arbeitet, kann der Master 3a das Taktsenden und das Header-Senden, wie durch den gestrichelten Rahmen in der 10 gezeigt, nicht ausführen.
In diesem Fall nimmt der Sub-Master 3c das Taktsignal am Zeitpunkt t3 nach Verstreichen einer Taktsendungswartezeit Ta seit dem Zeitpunkt, an dem der Sub-Master 3c erwacht ist, als vom Master 3a verloren an. Der Sub-Master 3c startet das Senden des Taktsignals anstelle des Masters 3a (S110=JA bis S130 in der 5). Der Sub-Master 3c nimmt ferner den Header als vom Master 3a verloren an, am Zeitpunkt t4 nach Verstreichen einer Header-Sendewartezeit Tb seit dem Zeitpunkt, an dem der Sub-Master 3c das Senden des Taktsignals gestartet hat. Der Sub-Master 3c startet periodisch das Senden des Headers anstelle des Masters 3a (S140=JA bis S160 in der 5).
Der Sub-Master 3c sendet den Header, und wenigstens einer der Knoten 3 sendet eine Antwort (Antwortteil) auf den Header, während einer Periode entsprechend einem Rahmen, der in der 10 als „periodisch“ gekennzeichnet ist. Selbiges Ergebnis wird erzielt, wenn der Sub-Master 3c zuerst aufgrund eines Weckfaktors erwacht und ein Wecksignal sendet.
Der Sub-Master 3c stoppt das Senden des Taktsignals und des Headers, wenn erfasst wird, dass der Master 3a das Senden eines Taktsignals startet. Der Sub-Master 3c kann einen Unterschied zwischen dem Signalpegel, der an den Bus gegeben wird, und dem Signalpegel, der vom Bus empfangen wird, verwenden, um zu erfassen, dass der Master 3a das Senden eines Taktsignals startet.
Es sollte beachtet werden, dass der Signalprozessor 41 des Sub-Masters 3c als eine Takt-Sendesubstitutionseinrichtung dienen kann, indem die Schritte S110 bis S130 in der 5 ausgeführt werden, und als eine Header-Sendesubstitutionseinrichtung dienen kann, indem die Schritte S140 bis S160 in der 5 ausgeführt werden. Ferner kann der Signalprozessor 41 des Sub-Masters 3c als eine Lerneinrichtung dienen, indem die Schritte S210 bis S250 in der 6 ausgeführt werden, und als eine Schlafsteuereinrichtung dienen, indem die Schritte S310 bis S350 in der 9 ausgeführt werden.
<Effekte der Ausführungsform>
Das Kommunikationssystem 1 weist den Sub-Master 3c auf. Auch wenn der Master 3a ausfällt bzw. fehlerhaft arbeitet, sendet der Sub-Master 3c, anstelle des Masters 3a, ein Taktsignal und die Header-Information (die wichtige Rahmen-Header-Information). Dies kann einen Effekt des fehlerhaften Masters 3a auf die Kommunikation minimieren und die Verarbeitungskapazität, die vom Sub-Master 3c als Ersatz für den Master 3a erforderlich ist, verringern.
Wenn der Master 3a normal arbeitet, führt der Signalprozessor 41 des Sub-Masters 3c den in der 6 gezeigten Lernprozess aus, um den Header und den Antwortteil, die über den Bus 5 laufen, zu überwachen. Die Antwort (Antwortteil) auf den gleichen Header kann die aktualisierte Zählerinformation enthalten. In diesem Fall speichert der Sub-Master 3c den Header als den wichtigen Rahmen-Header im Speicher 49. Ein Rahmen wird als sehr wichtig angenommen, wenn der Rahmen den Antwortteil enthält, dessen Zählerinformation aktualisiert ist. Dies liegt daran, dass der Rahmen die Steuerung erheblich beeinträchtigt, wenn die im Rahmen enthaltenen „DATEN“ nicht zu einer Empfangsseite gesendet werden.
Es ist nicht erforderlich, dass bei der Entwicklung des Kommunikationssystems 1 der wichtige Rahmen-Header, der vom Sub-Master 3c anstelle des Masters 3a zu senden ist, vorbestimmt wird. Dies liegt daran, dass der Sub-Master 3c den wichtigen Rahmen-Header dynamisch lernen und in geeigneter Weise wählen kann.
Der Signalprozessor 41 des Sub-Masters 3c führt den in der 9 gezeigten Substitutionssteuerprozess aus, wenn er die Taktsendung und die Header-Sendesubstitution ausführt. Der Slave 3b kann in den Schlafmodus treten, und der Sub-Master 3c selbst kann in den Schlafmodus wechseln, auch wenn der Master 3a fehlerhaft arbeitet bzw. ausfällt. Hierdurch kann ein Entleeren der Batterie verhindert werden.
Die Erfindung kann auf verschiedene Weise realisiert werden, wie beispielsweise als ein Programm, das einem Computer ermöglicht, als der Sub-Master 3c zu arbeiten, als ein Medium, das dieses Programm speichert, und als ein Kommunikationswiederherstellungsverfahren sowie als das Kommunikationssystem 1 und als der Sub-Master 3c.

Claims

Kommunikationssystem (1) mit: - wenigstens drei Knoten (3), die über einen Bus (5) miteinander verbunden sind, wobei die wenigstens drei Knoten aufweisen: (i) einen Knoten, der als ein Master-Knoten (3a) dient, der ein Taktsignal und Header-Information, die einen Knoten bestimmt, an den Bus sendet, und (ii) wenigstens zwei Knoten, die jeweils als ein Slave-Knoten (3b, 3c) dienen, der sich von dem Master-Knoten unterscheidet, und einen Kommunikationsbetrieb in Synchronisation mit dem Taktsignal ausführen, das an den Bus gesendet wird, wobei - der Slave-Knoten die Header-Information empfängt, die den Slave-Knoten selbst bestimmt, und eine Antwort auf die Header-Information an den Bus sendet, wobei die Antwort dazu ausgelegt ist, zusammen mit der Header-Information einen Kommunikationsrahmen zu bilden, wobei das Kommunikationssystem dadurch gekennzeichnet ist, dass: - einer der Slave-Knoten als ein Sub-Master-Knoten (3c) dient, der aufweist: - eine Takt-Sendesubstitutionseinrichtung (41, S110 bis S130); und - eine Header-Sendesubstitutionseinrichtung (41, S140 bis S160), wobei - die Takt-Sendesubstitutionseinrichtung, anstelle des Master-Knotens, das Taktsignal an den Bus sendet, wenn bestimmt wird, dass das Taktsignal vom Master-Knoten verloren ist; und - die Header-Sendesubstitutionseinrichtung, anstelle des Master-Knotens, wichtige Rahmen-Header-Information an den Bus sendet, wenn bestimmt wird, dass die Header-Information vom Master-Knoten verloren ist, wobei - die wichtige Rahmen-Header-Information: - in der Header-Information enthalten ist, die von dem Master-Knoten in einem normalen Zustand gesendet wird, und - als Header-Information über einen Rahmen großer Wichtigkeit in einem Speicher (49) gespeichert ist.
Kommunikationssystem nach Anspruch 1, wobei - der Sub-Master-Knoten eine Lerneinrichtung (41, S210 bis S250) aufweist, die die Header-Information und die Antwort, die in einem normalen Zustand des Master-Knotens über den Bus laufen, überwacht; und - die Lerneinrichtung, wenn die Antwort auf die überwachte Header-Information eine aktualisierte Version von Zählerinformation enthält, die eine Rahmenkontinuität anzeigt, die überwachte Header-Information als die Header-Information in dem Rahmen großer Wichtigkeit in dem Speicher speichert.
Kommunikationssystem nach Anspruch 1 oder 2, wobei - der Sub-Master-Knoten eine Schlafsteuereinrichtung (41, S310 bis S340) aufweist, die Schlafverfügbarkeitsinformation in der Antwort überwacht, die von den anderen Slave-Knoten gesendet wird, während der Sub-Master-Knoten, anstelle des Master-Knotens, das Taktsignal und die wichtige Rahmen-Header-Information sendet; und - die Schlafsteuereinrichtung, wenn bestimmt wird, dass alle anderen Slave-Knoten schlafen können, einen Schlafrahmen sendet, der alle anderen Knoten anweist, in einen Schlafmodus zu wechseln.
Sub-Master-Knoten (3c), der für das Kommunikationssystem nach einem der Ansprüche 1 bis 3 verwendet wird.