DE102016125776B4

DE102016125776B4 - Doppelkalibrierungsschleife für einen Zufallsspreizspektrumsmodulator

Info

Publication number: DE102016125776B4
Application number: DE102016125776.1A
Authority: DE
Inventors: Pedro Augusto Borrego Lambin Torres Amaral; Florin BULHAC
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2016-01-04
Filing date: 2016-12-28
Publication date: 2018-06-28
Anticipated expiration: 2036-12-29
Also published as: US9712174B1; US20170194969A1; CN106941351B; CN106941351A; DE102016125776A1

Abstract

Elektrische Schaltung, umfassend:eine erste Kalibrierungsschleife für eine Phasenregelschleifeneinrichtung, mit einem Kreuzkorrelator (116) zum Korrelieren einer Sequenz von in einem Signalweg der Phasenregelschleifeneinrichtung eingekoppelten Zufalls- oder Pseudozufallssignalen mit einem Phasenfehlersignal der Phasenregelschleifeneinrichtung; undeine zweite Kalibrierungsschleife für Phasenregelschleifeneinrichtung, umfassend einen Bandbreitentuner zum Abstimmen einer Bandbreite der Phasenregelschleifeneinrichtung und zum Reduzieren eines Jitters der Phasenregelschleifeneinrichtung,wobei die zweite Kalibrierungsschleife eingerichtet ist zum Detektieren einer Abweichung eines Verstärkungsfaktors einer oder mehrerer Komponenten der Phasenregelschleifeneinrichtung und zum Anwenden einer Korrektur auf die Abweichung durch Anwenden einer ersten Korrektur auf einen integralen Parameter eines Schleifenfilters (112) der Phasenregelschleife und/oder einer zweiten Korrektur auf einen proportionalen Parameter des Schleifenfilters (112) der Phasenregelschleife.

Description

HINTERGRUND
Typischerweise wird ein in einem digitalen Kern verwendetes Taktsignal durch eine On-Chip-Taktgenerierungseinheit oder Frequenzsynthetisierer geliefert. Die Taktgenerierungseinheit kann eine Phasenregelschleifeneinrichtung (PLL - Phase Locked Loop) sein, die auch in der Form einer digitalen PLL implementiert werden könnte. Derartige Taktsignale können jedoch die Quelle für elektromagnetische Störungen (EMI - Electromagnetic Interference) zu anderen Abschnitten eines den digitalen Kern verwendenden Systems sein. Unerwünschte elektromagnetische Energie kann sich durch das System oder zur externen Umgebung ausbreiten und abträgliche Effekte auf andere anfällige Einrichtungen bewirken.
Anforderungen hinsichtlich der elektromagnetischen Verträglichkeit (EMV) in verschiedenen Industriezweigen wie etwa der Kraftfahrzeug- und Verbraucherelektronikindustrie, als Beispiel, legen der Emission elektromagnetischer Strahlung von elektronischen Einrichtungen strenge Grenzen auf. Dementsprechend wurden Spreizspektrumstakte zur Verwendung in digitalen Kernen entwickelt, die die elektromagnetische Energie über ein breites Frequenzspektrum spreizen, wodurch die Größe der Energie bei oder nahe einer gegebenen Frequenz reduziert wird. Ein Spreizspektrumstakt kann beispielsweise durch Modulieren der Ausgangsfrequenz eines PLL mit einem niederfrequenten Muster erzeugt werden, das die Energie des Taktsignals über eine größere Bandbreite „spreizt“, wodurch die Spitzenspektrumsemission effektiv reduziert wird.
Bei einigen Mikrocontrollern wird typischerweise eine einzelne Quelle zum Erzeugen der Takte sowohl für den digitalen Kern als auch die langsamen Datenperipheriegeräte verwendet. In diesem Szenarium darf möglicherweise eine standardmäßige niederfrequente periodische Modulation nicht verwendet werden, da das durch die Modulation verursachte akkumulierte Jitter die spezifizierten Jittergrenzen der Datenperipheriegeräte übersteigen kann, was zu einem Versagen der Übertragung führen kann. Beispielsweise erzeugt eine 50 kHz-Dreieckmodulation mit einer Spitze-Spitze-Modulationsamplitude (MA) von 1,5% einen akkumulierten Jitter von 37,5 ns. Solche Ansätze können für Anwendungen mit engen größten Jittertoleranzen (z.B. 10 ns maximales Jitter) nicht verwendet werden. Es ist eine Aufgabe, auch für derartige Szenarien Möglichkeiten bereitzustellen.
N. Da Dalt, P. Pridnig und W. Grollitsch: An All-Digital PLL Using Random Modulation for SSC. In: 2013 IEEE International Solid-State Circuits Conference Digest of Technical Papers, 19. Februar 2013, S. 252-253 offenbaren eine elektrische Schaltung mit einer Phasenregelschleifeneinrichtung. Ein Kreuzkorrelator korreliert eine Sequenz von in einem Signalweg der Phasenregelschleifeneinrichtung eingekoppelten Zufalls- oder Pseudozufallssequenz mit einem Phasenfehlersignal der Phasenregelschleife. Ein Gain eines Oszillators der Phasenregelschleife wird dabei in Abhängigkeit von der Kreuzkorrelation eingestellt.
Aus der US 2010/0214031 A1 ist bekannt, dass durch Änderung eines Gains eines Oszillators einer Phasenregelschleife eine Bandbreite verändert werden kann.
KURZFASSUNG
Es werden eine elektrische Schaltung nach Anspruch 1 oder 23, eine Vorrichtung nach Anspruch 5 sowie ein Verfahren nach Anspruch 11 bereitgestellt. Die Unteransprüche definieren weitere Ausführungsformen.
Ein „Aufrechterhalten während Änderungen bei Prozess, Spannung oder Temperatur“ oder dergleichen kann dabei bedeuten, dass Prozess-, Spannungs- und/oder Temperatur (PVT)-Variationen kompensiert werden.
Figurenliste
Die detaillierte Beschreibung wird unter Bezugnahme auf die beiliegenden Figuren dargelegt. In den Figuren identifizieren die am weitesten links stehenden Ziffern eine Referenzzahl die Figur, in der die Referenzzahl zuerst erscheint. Die Verwendung der gleichen Referenzzahlen in verschiedenen Figuren zeigt ähnliche oder identische Elemente an.
Für diese Erörterung sind die in den Figuren dargestellten Einrichtungen und Systeme so gezeigt, dass sie eine Vielzahl an Komponenten besitzen. Verschiedene Implementierungen von Einrichtungen und/oder Systemen, wie hierin beschrieben, können weniger Komponenten enthalten und innerhalb des Schutzbereichs der Offenbarung bleiben. Alternativ können andere Implementierungen von Einrichtungen und/oder Systemen zusätzliche Komponenten oder verschiedene Kombinationen der beschriebenen Komponenten enthalten und innerhalb des Schutzbereichs der Offenbarung bleiben.

1 ist ein Blockdiagramm einer beispielhaften PLL-Einrichtung mit einem Zufalls- oder Pseudozufallsgenerator, gemäß einer Implementierung.
2 ist ein lineares Modell der beispielhaften PLL-Einrichtung von 1, gemäß einer Implementierung.
3 ist ein lineares Modell einer beispielhaften PLL-Einrichtung mit Doppelkalibrierungsschleifen, gemäß einer Implementierung.
4 ist ein Blockdiagramm eines Akkumulators, eines Phasendetektors und eines Schleifenfilters einer beispielhaften PLL-Einrichtung, gemäß einer Implementierung.
5 ist eine Tabelle, die beispielhafte Korrekturfaktoren für ein Schleifenfilter zeigen, gemäß einer Implementierung.
6 ist ein Flussdiagramm, das einen beispielhaften Prozess für das Kalibrieren einer Spreizspektrums-PLL-Einrichtung darstellt, gemäß einer Implementierung.

AUSFÜHRLICHE BESCHREIBUNG
Überblick
Repräsentative Implementierungen von Einrichtungen und Techniken liefern eine Kalibrierung für eine mit einem Spreizspektrum modulierte PLL-Einrichtung. Beispielsweise kann die Kalibrierung die elektromagnetische Störung (EMI) der PLL-Einrichtung reduzieren, während kurzfristiges und langfristiges Jitter minimiert werden, wodurch die PLL-Einrichtung in einem größeren Bereich von Anwendungen verwendet werden kann. Bei einem Frequenzsynthetisierer wie etwa einen Phasenregelschleifeneinrichtung (PLL-Einrichtung) wird ein Taktsignal auf der Basis eines Eingangssignals und/oder eines Steuerworts generiert. Eine Sequenz von Zufalls- oder Pseudozufallswerten kann generiert und zum Modulieren eines Ausgangssignals des Frequenzsynthetisierers verwendet werden, was zu einem Spreizspektrumstaktsignal führt.
Während das Spreizspektrumstaktsignal die EMI-Spitzenenergie bei relevanten Frequenzen reduziert, kann es in einigen Fällen zu einem kurzfristigen und langfristigen Jitter kommen. Eine Doppelkalibrierungsanordnung kann mit der PLL-Einrichtung verwendet werden, um kurzfristiges und langfristiges Jitter abzumildern und die elektromagnetische Verträglichkeit aufrechtzuerhalten. In einer Implementierung enthält eine erste Kalibrierungsschleife einen Kreuzkorrelator zum Korrelieren einer Sequenz von in einem Signalweg der PLL-Einrichtung eingekoppelten Zufalls- oder Pseudozufallssignalen mit einem Phasenfehlersignal der PLL-Einrichtung. Bei einer weiteren Implementierung enthält eine zweite Kalibrierungsschleife einen Bandbreitentuner zum Abstimmen einer Bandbreite der PLL-Einrichtung und zum Reduzieren des Jitters der PLL-Einrichtung.
Verschiedene Implementierungen und Techniken des Kalibrierens eines Spreizspektrumstaktgenerators (wie etwa beispielsweise einer modulierten PLL-Einrichtung) werden in dieser Offenbarung erörtert. Techniken und Einrichtungen werden unter Bezugnahme von auf in den Figuren dargestellten beispielhaften PLL-Einrichtungs-Blockdiagrammen erörtert. Die erörterten Techniken und Einrichtungen können jedoch auf beliebige von verschiedenen Frequenzensynthetisiererdesigns, Schaltungen und Einrichtungen angewendet werden und innerhalb des Schutzbereichs der Offenbarung bleiben. Weiterhin wird auf die hierin erörterten Techniken und Einrichtungen im Umfeld einer digitalen PLL-Einrichtung Bezug genommen, zur Erleichterung der Erörterung und zur Veranschaulichungszwecken. Die Techniken und/oder Einrichtungen können auch in anderen Implementierungen, Schaltungen, Systemen und dergleichen, einschließlich digitalen, analogen oder Mischsignal-PLL-Systemen, verwendet werden, um ein Spreizspektrumstaktsignal zu erzeugen und um bezüglich elektromagnetischer Verträglichkeit und reduziertem Jitter zu kalibrieren.
Vorteile der offenbarten Techniken und Einrichtungen sind vielfältig und beinhalten: 1) konstanten Phasenspielraum, wodurch die Interoperabilität von synchronen Schnittstellen mit externen Systemen verbessert wird; 2) bessere Spreizung des Emissiongsspektrums; 3) konsistente PLL-Einrichtungsbandbreite; 4) reduziertes kurzfristiges und langfristiges Jitter; 5) verbesserte elektromagnetische Verträglichkeit mit Einrichtungen, Systemen und Anwendungen, z.B. bessere EMI-Milderung; und 6) Leistungs- und Flächenvorteile im digitalen Kern. Es kann auch andere Vorteile der offenbarten Techniken geben.
Implementierungen werden unten unter Verwendung einer Mehrheit von Beispielen ausführlich erläutert. Wenngleich hier und unten verschiedene Implementierungen und Beispiele erörtert werden, sind weitere Implementierungen und Beispiele möglich durch Kombinieren der Merkmale und Elemente von individuellen Implementierungen und Beispielen.
Beispielhafte PLL-Einrichtungsanordnung
1 ist ein Blockdiagramm einer beispielhaften PLL-Einrichtung 100, gemäß einer Implementierung. 2 ist eine Darstellung eines linearen Modells der beispielhaften PLL-Einrichtung von 1, gemäß einer Implementierung. Es versteht sich, dass PLL-Einrichtungen 100 (einschließlich ähnlichen Frequenzensynthetisiereranordnungen) als unabhängige Schaltungen, Vorrichtungen oder Einrichtungen oder als Teil eines anderen Systems (z.B. mit anderen Komponenten, Prozessoren usw. integriert) implementiert werden können.
Die Darstellungen der 1-6 und die beschriebenen Techniken und Einrichtungen dienen der Erleichterung der Erörterung und sollen nicht beschränkend sein und können auf andere Arten von Frequenzsynthetisierern (z.B. direkte analoge Synthetisierer, direkte digitale Synthetisierer, Integer-N-, Fractional-N-, Digiphase- Synthetisierer usw.) oder andere PLL-Designs angewendet werden, ohne von dem Schutzbereich der Offenbarung abzuweichen. Bei verschiedenen Implementierungen werden eine oder mehrere Komponenten der PLL-Einrichtung 100 zumindest teilweise in Hardware implementiert. Beispielsweise können einige Komponenten der PLL-Einrichtung 100 mindestens teilweise unter Verwendung von Akkumulatoren, Addierern, Flipflops, Invertern und dergleichen implementiert werden. In einigen Fällen können zusätzliche oder alternative Komponenten verwendet werden, um die hierin beschriebenen Techniken zu implementieren.
Wie in 1 und 2 gezeigt, generiert (d.h. synthetisiert) eine PLL-Einrichtung 100 ein Ausgangssignal (z.B. Taktsignal) F_OUT auf der Basis eines Steuerworts 102 und/oder eines Eingangssignals 104. Ein digital gesteuerter Oszillator (DCO) 106 generiert das Ausgangssignal F_OUT, das bei einigen Ausführungsformen ein Mehrphasensignal sein kann. Das Ausgangssignal F_OUT wird durch einen Phasenquantisierer 108 verarbeitet, um Phaseninformationen zu erzeugen, die von dem akkumulierten Frequenzsteuerwort (FCW) 102 (über einen Akkumulator 110) subtrahiert werden. Mit dem resultierenden Phasenfehler (Ne) wird die Frequenz des DCO 106 über ein digitales Schleifenfilter (DLF) 112 abgestimmt.
Bei einer Implementierung, wie in den 1 und 2 gezeigt, wird eine Zufalls- oder Pseudozufallssequenz über einen Zufallsgenerator 114 (wie etwa beispielsweise einen PRBS-Generator (Pseudo-Random Binary Sequence)) generiert und zum Ausgang des DLF 112 addiert, um den Spreizspektrumsausgang auszubilden. Beispielsweise moduliert die Zufalls- oder Pseudozufallssequenz die Ausgangsfrequenz F_OUT der PLL-Einrichtung 100, wodurch der Spreizspektrumseffekt auf die Energie des Taktsignals erzeugt wird. Das Modulieren der Ausgangsfrequenz spreizt die Energie über eine größere Bandbreite und reduziert effektiv die elektromagnetische Spitzenspektrumsemission. Da die Zufalls- oder Pseudozufallsmodulation (RM) schnell sein muss (größer als die Bandbreite der PLL-Einrichtung 100), kann die Zufalls- oder Pseudozufallssequenz nicht an dem Rückkopplungsweg oder an dem FCW 102 eingekoppelt werden, da die Transferfunktion zu dem Eingang des PLL 100 eine Tiefpassfunktion ist.
Bei einer Implementierung, wie in den 1 und 2 gezeigt, wird die Zufalls- oder Pseudozufallssequenz in den Signalweg eingekoppelt, der den Ausgang des DLF 112 und den Eingang zum DCO 106 umfasst. Die Transferfunktion zum Ausgang des PLL 100 ist eine Hochpassfunktion, so dass die Zufalls- oder Pseudozufallsmodulation fast unverzerrt übertragen wird. Ohne die Effekte von niederfrequentem Jitter, was sich im Laufe der Zeit akkumulieren kann, ist die mittlere Ausgangsfrequenz des PLL 100 gleich der Nennfrequenz.
Bei einer Implementierung kann der Zufallsgenerator 114 unter Verwendung eines linear rückgekoppelten Schieberegisters (LFSR - Linear-Feedback Shift Register) 202 implementiert werden (wie beispielsweise in 2 gezeigt) und kann durch den Referenztakt F_REF getaktet werden. Die Wahl einer Bitlänge für das LFSR 202 kann Sache eines Kompromisses sein. Beispielsweise kann ein LFSR 202 mit zu wenigen Bits sich schnell wiederholende Sequenzen erzeugen und kann unerwünschte Spektraltöne einführen, die die EMI-Reduktion begrenzen können. Ein LFSR 202 mit vielen Bits kann jedoch die Fläche, die Leistung und (potentiell) akkumuliertes Jitter erhöhen. Bei einer Implementierung kann ein LFSR 202 mit 10 Bits als ein guter Kompromiss verwendet werden (wie in 2 gezeigt). Bei anderen Ausführungsformen kann ein LFSR 202 mit mehr oder weniger Bits gemäß der gewünschten Kennlinie verwendet werden.
Unter Bezugnahme auf 2 wird der Ausgang „r“ des LFSR 202, der die (auf den Bereich [-1:1] normalisierte) Zufalls- oder Pseudozufallssequenz umfasst, mit einem Modulationsverstärkungsfaktor g₀ multipliziert, bevor sie zu dem Ausgang des DLF 112 addiert wird. Die resultierende Spitze-Spitze-Modulationsamplitude beträgt 2× g₀ × K_DCO, wobei K_DCO der Verstärkungsfaktor des DCO 106 ist und durch Verstellen von g₀ verändert werden kann.
Beispielhafte Doppelkalibrierungsanordnung
3 ist ein lineares Modell einer beispielhaften PLL-Einrichtung 100 mit Doppelkalibrierungsschleifen, gemäß einer Implementierung. Bei einer Implementierung wird der DCO 106 unter Verwendung einer Matrix von CMOS-Invertern implementiert, als Beispiel, deren Verzögerungen gegenüber Prozess- und Temperaturvariationen empfindlich sind, was zu erheblichen Variationen bei K_DCO und somit auch der Spitze-Spitze-Modulationsamplitude führt, was die langfristige Jitter-Leistung beeinflusst. Beispielsweise variiert bei einem Beispiel K_DCO zwischen 2,0 MHz/LSB und 5,5 MHz/LSB bei einem Nennwert von 3,6 MHz/LSB auf der Basis von Prozess- und/oder Temperaturänderungen. Weiterhin können Variationen bei K_DCO nicht nur die Modulationsamplitude ändern, sondern auch die Bandbreite der PLL-Schleife variieren.
Beispielsweise hat in einigen Fällen die Bandbreite eine Quadratwurzel-Abhängigkeit von K_DCO. Der Effekt von K_DCO im kurzfristigen Jitter wird durch die erste Schleife korrigiert, wohingegen zum Korrigieren des Effekts von K_DCO auf das langfristige Jitter die zusätzliche zweite Schleife notwendig ist. Durch Steuern der Spreizung des langfristigen Jitter über Prozess-, Spannungs- und/oder Temperaturänderungen kann eine effektive Reduktion beim Jitter oder eine EMI-Verbesserung erhalten werden: durch Reduzieren des größten Jitter-Werts (über Variationen) und Konstanthalten der Modulationsamplitude wird eine Abnahme bei dem größten Jitter für eine gegebene EMI-Reduktion erhalten. Alternativ kann die Modulationsamplitude erhöht werden, bis ein gegebenes größtes Jitter (über Variationen) erhalten wird, was aber eine höhere EMI-Reduktion gestattet.
Bei einer Implementierung wird eine erste Hintergrundkalibrierungsschleife auf der Basis einer Kreuzkorrelation zwischen dem Phasenfehler Ne und dem Ausgang r des LFSR 202 zum Mildern der K_DCO-Varianz verwendet. Bei einem Beispiel, wie in 2 und 3 gezeigt, enthält die erste Kalibrierungsschleife einen Kreuzkorrelator (XCORR) 116, der ausgelegt ist zum Korrelieren der Sequenz von in einen Signalweg der PLL-Einrichtung eingekoppelten Zufalls- oder Pseudozufallssignale zu dem Phasenfehlersignal Ne der PLL-Einrichtung 100. In dem Beispiel wird der Ausgang Ne des Phasendetektors mit der Zufalls- oder Pseudozufallssequenz r multipliziert und das Ergebnis wird durch den XCORR 116 gemittelt. Bei einer Implementierung wird der Mittelwert verwendet, um einen Verstärkungsfaktor des DCO 106 der PLL-Einrichtung 100 zu schätzen. Falls die Zufallssequenz r einen Mittelwert von null besitzt, zeigt eine Analyse erster Ordnung, dass der Ausgang von XCORR 116 gegeben ist durch: $σ r^{2} \times K_{D G O} \times \frac{g_{0}}{F_{R E F}},$
wobei σr² die Varianz der Sequenz r ist. Bei einer Implementierung kann dieses Ergebnis zum Schätzen von K_DCO (alle anderen Parameter sind bekannt) und zum Kalibrieren des MA durch Programmieren von g₀, um g₀×K_DCO konstant zu halten, verwendet werden. Bei einer Implementierung verstellt ein Ausgang von XCORR 116 den Modulationsverstärkungsfaktor g₀, der verwendet werden kann, um den Verstärkungsfaktor K_DCO gemäß der oben gezeigten Beziehung zu verstellen. Bei einem Beispiel braucht die erste Kalibrierungsschleife nur Temperaturvariationen zu verfolgen und kann in einer Mikrocontrollerfirmware, -software oder dergleichen implementiert werden (als Software-Schleife 204 in den Beispielen der 2 und 3 gezeigt).
Bei einer weiteren Implementierung kann, obwohl die Zufalls- oder Pseudozufallssequenz r und der Phasenfehler Ne 10 Bits bzw. 22 Bits an Auflösung besitzen, K_DCO recht präzise unter Verwendung nur der 4 höchstwertigen Bits (MSBs - Most Significant Bits) von jedem (r und Ne) geschätzt werden, wodurch die Komplexität des Multiplizierers reduziert wird. Bei anderen Implementierungen kann K_DCO unter Verwendung anderer Bitabschnitte (einschließlich der ganzen Bitkette) der Zufalls- oder Pseudozufallssequenz r und des Phasenfehlers Ne geschätzt werden.
Bei einer Implementierung enthält eine zweite Kalibrierungsschaltung einen Bandbreitentuner zum Abstimmen einer Bandbreite der PLL-Einrichtung 100 und zum Reduzieren eines Jitters der PLL-Einrichtung (aufgrund von Verstärkungsfaktorvarianzen). Bei der Implementierung, wie in 3 gezeigt, enthält die zweite Kalibrierungsschleife eine nominelle g₀-Quelle 302 (Modulationsamplitudenverstärkungsfaktor) und einen Vergleicher 304. In der Implementierung vergleicht der Vergleicher 304 den Wert des tatsächlichen Modulationsverstärkungsfaktors g₀ (vom Verstärker 306 ausgegeben) mit einer erwarteten Nennwert 302. In der Implementierung detektiert die zweite Kalibrierungsschleife eine Abweichung des Nennverstärkungsfaktors g₀ von dem tatsächlichen Verstärkungsfaktor g₀ (Verstärkungsfaktor, zu dem die erste Kalibrierungsschleife konvergiert ist) oder in anderen Worten eines tatsächlichen Verstärkungsfaktor von einem erwarteten Verstärkungsfaktor des Amplitudenmodulationssignals r*g₀.
Da der Verstärkungsfaktor K_DCO von dem Modulationsverstärkungsfaktor g₀ abhängt, ist die zweite Kalibrierungsschleife ausgelegt zum Detektieren einer Abweichung bezüglich des DCO 106, des Modulationssignalverstärkers 306 und/oder der Bandbreite der PLL-Einrichtung 100 und Anwenden einer Korrektur auf die Abweichung. Mit anderen Worten ist die zweie Kalibrierungsschleife ausgelegt zum Detektieren und Korrigieren einer Abweichung einer Bandbreite der PLL-Einrichtung 100 über Detektion und Korrektur der Abweichung des Verstärkungsfaktors K_DCO des DCO 106 oder des Verstärkungsfaktors g₀ des Modulationssignals.
4 ist ein Blockdiagramm, das ein beispielhaftes Detail des Akkumulators 110, eines Phasendetektors und des digitalen Schleifenfilters 112 der beispielhaften PLL-Einrichtung 100 zeigt, gemäß einer Implementierung. Unter Bezugnahme auf die 3 und 4 wird die PLL-Einrichtung 100 (über den DCO 106) durch das digitale Schleifenfilter 112 mit Parametern alpha 402 (integraler Parameter) und beta 404 (proportionaler Parameter) gesteuert (d.h. z.B. Parameter eines PI (proportional-integral)-Filters). Wenn das Verhältnis alpha 402/beta 404 über das Neuabstimmen des DCO 106 konstant ist, ist auch der Phasenspielraum der PLL 100 konstant (z.B. eine Phasenregelschleife).
Bei einer Implementierung ist die zweite Kalibrierungsschleife ausgelegt zum Abstimmen des integralen Parameters 402 (alpha) und/oder des proportionalen Parameters 404 (beta) des digitalen Schleifenfilters 112, um ein konstantes Verhältnis des integralen Parameters 402 zum proportionalen Parameter 404 aufrechtzuerhalten. Bei verschiedenen Implementierungen kann die zweite Kalibrierungsschleife eine Nachschlagetabelle oder dergleichen verwenden, um Korrekturfaktoren (z.B. Multiplikatoren) für alpha 402 und/oder beta 404 auf der Basis der detektierten Abweichung (d.h. tatsächlich gegenüber erwartet) in dem MA-Verstärkungsfaktor g₀ oder dem Verstärkungsfaktor K_DCO des DCO 106 zu bestimmen.
5 ist eine Tabelle, die beispielhafte Korrekturfaktoren für ein digitales Schleifenfilter 112 zeigt, gemäß einer Implementierung. Wie in 5 gezeigt, kann ein Korrekturfaktor (z.B. ein Multiplikator) auf einen oder beide der Parameter alpha 402 auf Basis einer detektierten Abweichung („Zustand“) des MA-Verstärkungsfaktors g₀ oder des Verstärkungsfaktors K_DCO des DCO 106 angewendet werden. Beispielsweise wird gemäß der beispielhaften Tabelle von 5 bei einer Abweichung des tatsächlichen Verstärkungsfaktors von dem erwarteten Verstärkungsfaktor um + 1/8 der alpha-Parameter 402 mit einem Korrekturfaktor von 1/32 multipliziert, und der beta-Parameter 404 wird mit einem Verstärkungsfaktors von 1 multipliziert (unverändert). Bei verschiedenen Implementierungen können andere Korrekturfaktorwerte verwendet werden, um die gewünschten Verhältnisse alpha 402/beta 404 und dergleichen aufrechtzuerhalten.
Bei alternativen Implementierungen kann eine unmodulierte PLL-Einrichtung die Vorzüge einer Doppelkalibrierungstechnik nutzen, um die Jitter-Leistung zu verbessern. Beispielsweise werden bei einer Implementierung zwei identische (oder sehr ähnliche) PLL-Einrichtungen verwendet, eine mit aktiver Modulation und eine andere (möglicherweise mit einem anderen Frequenzplan) ohne aktive Modulation. Die unmodulierte PLL-Einrichtung kann zum Takten von ADWs/DAWs verwendet werden, als Beispiel.
Bei einer Implementierung kann eine Neuabstimmung der Bandbreite zum Beispiel durch Anwenden von Korrekturfaktoren auf die modulierte PLL-Einrichtung 100 auf die unmodulierte PLL-Einrichtung angewendet werden, wodurch auch das Spreizen (über Prozess-, Temperatur- und Spannungsvariationen) des langfristigen Jitters der unmodulierten PLL-Einrichtung verbessert wird.
Bei einer Implementierung, als Beispiel, enthält eine elektrische Schaltung oder ein elektrisches System eine erste PLL-Einrichtung 100 mit einem ersten DCO 106 zum Erzeugen eines ersten Taktsignals, einen Wertegenerator 114, der ausgelegt ist zum Erzeugen einer Sequenz von Zufalls- oder Pseudozufallswerten zum Modulieren einer Frequenz des ersten Taktsignals zum Ausbilden eines Spreizspektrumstaktsignals und ein erstes digitales Schleifenfilter 112, in einem Eingangssignalweg des ersten DCO 106 angeordnet, um den ersten DCO 106 zu steuern. Die Schaltung enthält auch eine Doppelkalibrierungsschleife, die ausgelegt ist zum Detektieren einer Abweichung eines tatsächlichen Modulationsverstärkungsfaktors zu einem erwarteten Modulationsverstärkungsfaktor und zum Anwenden eines ersten Korrekturfaktors auf einen ersten integralen Parameter 402 (alpha) und/oder eines zweiten Korrekturfaktors auf einen ersten proportionalen Parameter 404 (beta) des ersten digitalen Schleifenfilters 112 auf der Basis der detektierten Abweichung.
Zusätzlich enthält die Schaltung eine zweite PLL-Einrichtung mit einem zweiten DCO 106 zum Erzeugen eines zweiten Taktsignals, ein zweites digitales Schleifenfilter 112, in einem Eingangssignalweg des zweiten DCO 106 angeordnet, um den zweiten DCO 106 zu steuern. In der Implementierung benötigt die zweite PLL-Einrichtung nicht ihre eigenen Kalibrierungsschleifen. Stattdessen wird die zweite PLL-Einrichtung durch Anwenden des ersten und zweiten Korrekturfaktors (für die erste PLL-Einrichtung 100 bestimmt) auf einem zweiten integralen Parameter 402 (alpha) bzw. einem zweiten proportionalen Parameter 404 (beta) des zweiten Schleifenfilters 112 (der zweiten PLL-Einrichtung) kalibriert.
In einer Implementierung gibt es unter Verwendung dieser Technik zum Abstimmen der zweiten PLL-Einrichtung keine zusätzliche Strafe bezüglich Fläche oder Stromverbrauch, um die Leistung der unmodulierten zweiten PLL-Einrichtung zu verbessern.
Repräsentativer Prozess
6 veranschaulicht einen repräsentativen Prozess 600 zum Kalibrieren eines Spreizspektrumstaktgenerators (wie etwa beispielsweise der PLL-Einrichtung 100), gemäß einer Implementierung. Ein beispielhafter Prozess 600 enthält eine Doppelkalibrierungsanordnung, umfassend zwei Kalibrierungsschleifen. Der Prozess 600 wird unter Bezugnahme auf die 1-5 beschrieben.
Die Reihenfolge, in der der Prozess beschrieben wird, soll nicht als eine Beschränkung ausgelegt werden, und eine beliebige Anzahl der beschriebenen Prozessblöcke kann in einer beliebigen Reihenfolge kombiniert werden, um den Prozess oder alternative Prozesse zu implementieren. Außerdem können individuelle Blöcke aus dem Prozess gelöscht werden, ohne von dem Gedanken und Schutzbereich des hierin beschriebenen Gegenstands abzuweichen. Zudem kann der Prozess in beliebiger geeigneter Hardware, Software, Firmware oder einer Kombination davon implementiert werden, ohne von dem Schutzbereich des hierin beschriebenen Gegenstands abzuweichen.
Bei einer Implementierung synthetisiert und moduliert eine PLL-Einrichtung (wie etwa beispielsweise die PLL-Einrichtung 100) eine Frequenz eines Taktsignals. Beispielsweise kann das Taktsignal durch einen digital gesteuerten Oszillator (wie etwa beispielsweise den DCO 106) der PLL-Einrichtung generiert oder synthetisiert werden, der durch ein Phasenfehlersignal abgestimmt wird. Bei einer Implementierung wird das Taktsignal mit einer Sequenz von Zufalls- oder Pseudozufallswerten moduliert, um ein Spreizspektrumstaktsignal auszubilden. Bei einer Implementierung wird die Zufalls- oder Pseudozufallssequenz in einen Signalweg des Frequenzsynthetisierers am Eingang zum DCO eingekoppelt. Bei anderen Implementierungen kann die Zufalls- oder Pseudozufallssequenz an anderen Punkten innerhalb der PLL-Einrichtung eingekoppelt werden.
Bei Block 602 beinhaltet der Prozess das Anwenden einer ersten Kalibrierungsschleife, umfassend das Kreuzkorrelieren zwischen dem in den Signalweg der PLL-Einrichtung eingekoppelten Zufalls- oder Pseudozufallssignals und einem Phasenfehlersignal der PLL-Einrichtung. Beispielsweise kann das Kreuzkorrelieren das Detektieren einer Varianz der Zufalls- oder Pseudozufallssequenz und das Verwenden der Varianz zum Verstellen eines Modulationsverstärkungsfaktors der PLL-Einrichtung und/oder Verstellen eines Verstärkungsfaktors des DCO beinhalten.
Bei Block 604 beinhaltet der Prozess das Abstimmen einer Bandbreite der PLL-Einrichtung auf der Basis einer Abweichung eines tatsächlichen Verstärkungsfaktors zu einem erwarteten Verstärkungsfaktor einer oder mehrerer Komponenten der PLL-Einrichtung. Beispielsweise umfassen in verschiedenen Implementierungen die eine oder mehreren Komponenten der PLL-Einrichtung den digital gesteuerten Oszillator (DCO) und/oder einen Modulationssignalverstärker (z.B. g₀) .
In einer Implementierung beinhaltet der Prozess das Abstimmen eines integralen Parameters (z.B. alpha) und/oder eines proportionalen Parameters (z.B. beta) eines Schleifenfilters (wie etwa beispielsweise DLF 112) der PLL-Einrichtung. Beispielsweise beinhaltet der Prozess das Detektieren der Abweichung des tatsächlichen Verstärkungsfaktors zu einem erwarteten Verstärkungsfaktor der einen oder mehreren Komponenten der PLL-Einrichtung und Anwenden eines Korrekturfaktors auf den integralen Parameter und/oder auf den proportionalen Parameter auf der Basis der detektierten Abweichung. In einer Implementierung beinhaltet der Prozess das Multiplizieren des integralen Parameters und/oder des proportionalen Parameters mit einem Korrekturfaktor auf einer Nachschlagetabelle (oder dergleichen) auf der Basis der detektierten Abweichung. Bei verschiedenen Implementierungen kann die Nachschlagetabelle (oder dergleichen) in Firmware, Software usw. von steuernden Komponenten der PLL-Einrichtung integriert sein.
In einer Implementierung beinhaltet der Prozess das Aufrechterhalten eines konstanten Verhältnisses des Proportionalparameters während Änderungen bei Prozess, Spannung oder Temperatur der PLL-Einrichtung. Beispielsweise können die Korrekturfaktoren (z.B. Multiplikatoren) auf den integralen Parameter und/oder auf den proportionalen Parameter während Varianzen bei Prozess, Spannung oder Temperatur angewendet werden, um das Verhältnis aufrechtzuerhalten.
In einer Implementierung beinhaltet der Prozess das Aufrechterhalten eines konstanten Phasenspielraums der PLL-Einrichtung während Änderungen bei Prozess, Spannung oder Temperatur der PLL-Einrichtung. In einer weiteren Implementierung beinhaltet der Prozess das Aufrechterhalten einer konstanten effektiven Amplitude eines Zufalls- oder Pseudozufallsmodulationssignals der PLL-Einrichtung während Änderungen bei Prozess, Spannung oder Temperatur der PLL-Einrichtung über das Kreuzkorrelieren und das Abstimmen. In einer weiteren Implementierung beinhaltet der Prozess das Aufrechterhalten eines Verstärkungsfaktors eines digital gesteuert Oszillators (DCO) der PLL-Einrichtung während Änderungen bei Prozess, Spannung oder Temperatur der PLL-Einrichtung über das Kreuzkorrelieren und das Abstimmen. In verschiedenen Implementierungen können die Korrekturfaktoren wie oben beschrieben angewendet werden, um den Phasenspielraum, die effektive Amplitude und den DCO-Verstärkungsfaktor aufrechtzuerhalten. Bei anderen Implementierungen können die Korrekturfaktoren wie beschrieben angewendet werden, um andere Parameter der PLL-Einrichtung zu verstellen oder aufrechtzuerhalten.
In einer Implementierung beinhaltet der Prozess das Vergleichen eines tatsächlichen Werts eines Amplitudenmodulationsverstärkungsfaktors (z.B. g₀) mit einem erwarteten Nennwert, um eine Abweichung eines Verstärkungsfaktors eines digital gesteuerten Oszillators (DCO) der PLL-Einrichtung von einem Nennwert und eine Abweichung der Bandbreite der PLL-Einrichtung zu detektieren.
In einer Implementierung beinhaltet der Prozess das Reduzieren eines Jitters oder einer Spreizung des Jitters der PLL-Einrichtung auf der Basis des Kreuzkorrelierens und des Abstimmens. In einer weiteren Implementierung beinhaltet der Prozess das Verbessern einer elektromagnetischen Verträglichkeit der PLL-Einrichtung während Änderungen bei Prozess, Spannung oder Temperatur der PLL-Einrichtung über das Kreuzkorrelieren und das Abstimmen.
In einer weiteren Implementierung beinhaltet der Prozess das Modulieren einer Frequenz eines Taktsignals der PLL-Einrichtung mit einem Zufalls- oder Pseudozufallssignal zum Ausbilden eines Spreizspektrumstaktsignals und Kalibrieren der PLL-Einrichtung über das Kreuzkorrelieren und das Abstimmen mit einem oder mehreren vordefinierten Intervallen, um Jitter zu reduzieren oder zu eliminieren und um elektromagnetische Störung der PLL-Einrichtung zu reduzieren.
Beispielsweise kann in der Implementierung die Doppelkalibrierungsschleife angewendet werden, um die Bandbreite der PLL-Schleife in einer Anwendung neu abzustimmen, wo sehr niedriges Jitter und keine Modulation erwünscht sind. Beispielsweise können die Zufalls- oder Pseudozufallsmodulation und die Doppelkalibrierung auf die PLL-Einrichtung angewendet werden, während sie „offline“ ist. Die Modulation und die Doppelkalibrierung können während der Laufzeit deaktiviert werden, und die unmodulierte PLL-Einrichtung kann aufgrund der Offline-Modulation und Kalibrierung eine stabilere Jitter-Leistung besitzen.
Dieses Beispiel kann besonders für PLL-Einrichtungen 100 mit undefinierten Schleifenbandbreiten wie etwa Ein-Aus-PLL-Einrichtungen relevant sein, als Beispiel. Für PLL-Einrichtungen 100, die nicht konstant online benötigt werden, ist die Offline-Abstimmung kein Problem. Jedoch können ein modifiziertes Niedrigpegel-Moduliersignal und eine Doppelkalibrierung verwendet werden beim Online-Zustand mit Anwendungen, die keinerlei Offline-PLL-Zeit tolerieren können.
Bei alternativen Implementierungen können andere Techniken in dem Prozess 500 in verschiedenen Kombinationen enthalten sein und innerhalb des Schutzbereichs der Offenbarung bleiben.
Schlussfolgerung
Wenngleich die Implementierungen der Offenbarung in einer Sprache beschrieben worden sind, die für strukturelle Merkmale und/oder methodische Handlungen spezifisch ist, versteht sich, dass die Implementierungen nicht notwendigerweise auf die beschriebenen spezifischen Merkmale oder Handlungen beschränkt sind. Vielmehr werden die spezifischen Merkmale und Handlungen als repräsentative Formen zum Implementieren beispielhafter Einrichtungen und Techniken offenbart.

Claims

Elektrische Schaltung, umfassend: eine erste Kalibrierungsschleife für eine Phasenregelschleifeneinrichtung, mit einem Kreuzkorrelator (116) zum Korrelieren einer Sequenz von in einem Signalweg der Phasenregelschleifeneinrichtung eingekoppelten Zufalls- oder Pseudozufallssignalen mit einem Phasenfehlersignal der Phasenregelschleifeneinrichtung; und eine zweite Kalibrierungsschleife für Phasenregelschleifeneinrichtung, umfassend einen Bandbreitentuner zum Abstimmen einer Bandbreite der Phasenregelschleifeneinrichtung und zum Reduzieren eines Jitters der Phasenregelschleifeneinrichtung, wobei die zweite Kalibrierungsschleife eingerichtet ist zum Detektieren einer Abweichung eines Verstärkungsfaktors einer oder mehrerer Komponenten der Phasenregelschleifeneinrichtung und zum Anwenden einer Korrektur auf die Abweichung durch Anwenden einer ersten Korrektur auf einen integralen Parameter eines Schleifenfilters (112) der Phasenregelschleife und/oder einer zweiten Korrektur auf einen proportionalen Parameter des Schleifenfilters (112) der Phasenregelschleife.
Elektrische Schaltung nach Anspruch 1, wobei die erste Kalibrierungsschleife eingerichtet ist zum Multiplizieren der Zufalls- oder Pseudozufallssignale der Sequenz mit dem Phasenfehlersignal und zum Mitteln von Ergebnissen des Multiplizierens, und wobei der Mittelwert verwendet wird zum Schätzen eines Verstärkungsfaktors eines digital gesteuerten Oszillators (106) der Phasenregelschleifeneinrichtung.
Elektrische Schaltung nach Anspruch 2, wobei die erste Kalibrierungsschleife eingerichtet ist zum Verstellen eines Verstärkungsfaktors des digital gesteuerten Oszillators (106) über einen Verstärkungsfaktor eines Amplitudenmodulationssignals auf der Basis der Sequenz von Zufalls- oder Pseudozufallssignalen.
Elektrische Schaltung nach einem der Ansprüche 1-3, wobei die eine oder mehreren Komponenten der Phasenregelschleifeneinrichtung einen digital gesteuerten Oszillator (106) oder einen Modulationssignalverstärker umfassen.
Vorrichtung, umfassend: einen digital gesteuerten Oszillator (106) zum Erzeugen eines Taktsignals; einen Wertegenerator (114), der eingerichtet ist zum Erzeugen einer Sequenz von Zufalls- oder Pseudozufallswerten zum Modulieren einer Frequenz des Taktsignals zum Ausbilden eines Spreizspektrumstaktsignals; eine erste Kalibrierungsschleife mit einem Kreuzkorrelator (116) zum Korrelieren der Sequenz von Zufalls- oder Pseudozufallswerten mit einem zum Abstimmen des digital gesteuerten Oszillators (106) verwendeten Phasenfehler; und eine zweite Kalibrierungsschleife zum Detektieren und Korrigieren einer Abweichung eines Verstärkungsfaktors des digital gesteuerten Oszillators, weiterhin umfassend ein digitales Schleifenfilter (112), wobei das digitale Schleifenfilter (112) einen Abschnitt eines Eingangssignalwegs zu dem digital gesteuerten Oszillator (106) umfasst und wobei die Sequenz von Zufalls- oder Pseudozufallswerten in einen einen Ausgang des digitalen Schleifenfilters umfassenden Signalweg eingekoppelt wird, wobei die zweite Kalibrierungsschleife eingerichtet ist zum Abstimmen eines integralen Parameters und/oder eines proportionalen Parameters des digitalen Schleifenfilters (112) zum Aufrechterhalten eines konstanten Verhältnisses des integralen Parameters zu dem proportionalen Parameter.
Vorrichtung nach Anspruch 5, weiterhin umfassend eine Nachschlagetabelle mit Korrekturfaktoren zum Abstimmen des integralen Parameters und des proportionalen Parameters, wobei die Korrekturfaktoren auf einer Abweichung eines tatsächlichen Verstärkungsfaktors von einem erwarteten Verstärkungsfaktor eines Amplitudenmodulationssignals basieren.
Vorrichtung nach einem der Ansprüche 5 oder 6, wobei die zweite Kalibrierungsschleife eingerichtet ist zum Detektieren und Korrigieren einer Abweichung eines tatsächlichen Verstärkungsfaktors von einem erwarteten Verstärkungsfaktor eines Amplitudenmodulationssignals.
Vorrichtung nach einem der Ansprüche 5-7, wobei der Wertegenerator (114) einen binären Pseudozufallssequenz-Generator (202) umfasst.
Vorrichtung nach einem der Ansprüche 5-8, wobei die Vorrichtung eine digitale, analoge oder Mischsignal-Phasenregelschleifeneinrichtung umfasst.
Vorrichtung nach Anspruch 9, wobei die zweite Kalibrierungsschleife eingerichtet ist zum Detektieren und Korrigieren einer Abweichung einer Bandbreite der Phasenregelschleifeneinrichtung über Detektion und Korrektur der Abweichung des Verstärkungsfaktors des digital gesteuerten Oszillators (106).
Verfahren zum Kalibrieren einer Phasenregelschleifeneinrichtung, umfassend: Kreuzkorrelieren zwischen einem in einen Signalweg einer Phasenregelschleifeneinrichtung eingekoppelten Zufalls- oder Pseudozufallssignal und einem Phasenfehlersignal der Phasenregelschleifeneinrichtung; und Abstimmen einer Bandbreite der Phasenregelschleifeneinrichtung auf der Basis einer Abweichung eines tatsächlichen Verstärkungsfaktors zu einem erwarteten Verstärkungsfaktor von einer oder mehreren Komponenten der Phasenregelschleifeneinrichtung, weiterhin umfassend ein Abstimmen eines integralen Parameters und/oder eines proportionalen Parameters eines Schleifenfilters der Phasenregelschleifeneinrichtung.
Verfahren nach Anspruch 11, weiterhin umfassend ein Aufrechterhalten eines konstanten Verhältnisses des integralen Parameters zu dem proportionalen Parameter während Änderungen bei Prozess, Spannung oder Temperatur der Phasenregelschleifeneinrichtung.
Verfahren nach Anspruch 11 oder 12, weiterhin umfassend ein Detektieren der Abweichung des tatsächlichen Verstärkungs-faktors zu einem erwarteten Verstärkungsfaktor der einen oder mehreren Komponenten der Phasenregelschleifeneinrichtung und ein Anwenden eines Korrekturfaktors auf den integralen Parameter und/oder auf den proportionalen Parameter auf der Basis des Detektierens.
Verfahren nach einem der Ansprüche 11-13, weiterhin umfassend ein Multiplizieren des integralen Parameters und/oder des proportionalen Parameters mit einem Korrekturfaktor aus einer Nachschlagetabelle auf der Basis der detektierten Abweichung.
Verfahren nach einem der Ansprüche 11-14, weiterhin umfassend ein Aufrechterhalten eines konstanten Phasenspielraums der Phasenregelschleifeneinrichtung während Änderungen bei Prozess, Spannung oder Temperatur der Phasenregelschleifeneinrichtung.
Verfahren nach einem der Ansprüche 11-15, weiterhin umfassend ein Vergleichen eines tatsächlichen Werts eines Amplitudenmodulationsverstärkungsfaktors mit einem erwarteten Nennwert zum Detektieren einer Abweichung eines Verstärkungsfaktors eines digital gesteuerten Oszillators der Phasenregelschleifeneinrichtung von einem nominellen Wert und einer Abweichung der Bandbreite der Phasenregelschleifeneinrichtung.
Verfahren nach einem der Ansprüche 11-16, weiterhin umfassend ein Aufrechterhalten einer konstanten effektiven Amplitude eines Zufalls- oder Pseudozufallsmodulationssignals der Phasenregelschleifeneinrichtung während Änderungen bei Prozess, Spannung oder Temperatur der Phasenregelschleifeneinrichtung über das Kreuzkorrelieren und das Abstimmen.
Verfahren nach einem der Ansprüche 11-17, weiterhin umfassend ein Aufrechterhalten eines Verstärkungsfaktors eines digital gesteuerten Oszillators der Phasenregelschleifeneinrichtung während Änderungen bei Prozess, Spannung oder Temperatur der Phasenregelschleifeneinrichtung über das Kreuzkorrelieren und das Abstimmen.
Verfahren nach einem der Ansprüche 11-18, weiterhin umfassend ein Reduzieren eines Jitters oder eine Spreizung des Jitters der Phasenregelschleifeneinrichtung auf der Basis des Kreuzkorrelierens und des Abstimmens.
Verfahren nach einem der Ansprüche 11-19, weiterhin umfassend ein Verbessern einer elektromagnetischen Verträglichkeit der Phasenregelschleifeneinrichtung während Änderungen bei Prozess, Spannung oder Temperatur der Phasenregelschleifeneinrichtung über das Kreuzkorrelieren und das Abstimmen.
Verfahren nach einem der Ansprüche 11-20, weiterhin umfassend ein Modulieren einer Frequenz eines Taktsignals der Phasenregelschleifeneinrichtung mit einem Zufalls- oder Pseudozufallssignal zum Ausbilden eines Spreizspektrumstaktsignals und ein Kalibrieren der Phasenregelschleifeneinrichtung über das Kreuzkorrelieren und das Abstimmen bei einem oder mehreren vordefinierten Intervallen zum Reduzieren oder Eliminieren von Jitter und zum Reduzieren elektromagnetischer Störung der Phasenregelschleifeneinrichtung.
Verfahren nach einem der Ansprüche 11-21, wobei die eine oder mehreren Komponenten der Phasenregelschleifeneinrichtung einen digital gesteuerten Oszillator oder einen Modulationssignalverstärker umfassen.
Elektrische Schaltung, umfassend: eine erste Phasenregelschleifeneinrichtung mit: einem ersten digital gesteuerten Oszillator (106) zum Erzeugen eines ersten Taktsignals; einen Wertegenerator (114), der eingerichtet ist zum Erzeugen einer Sequenz von Zufalls- oder Pseudozufallswerten zum Modulieren einer Frequenz des ersten Taktsignals zum Ausbilden eines Spreizspektrumtaktsignals; ein erstes digitales Schleifenfilter (112), angeordnet in einem Eingangssignalweg des ersten digital gesteuerten Oszillators zum Steuern des ersten digital gesteuerten Oszillators; und eine Kalibrierungsschleife, eingerichtet zum Detektieren einer Abweichung eines tatsächlichen Modulationsverstärkungsfaktors zu einem erwarteten Modulationsverstärkungsfaktor und zum Anwenden eines ersten Korrekturfaktors auf einem ersten integralen Parameter und/oder eines zweiten Korrekturfaktors auf einen ersten proportionalen Parameter des ersten digitalen Schleifenfilters auf der Basis des Detektierens; und eine zweite Phasenregelschleifeneinrichtung mit: einem zweiten digital gesteuerten Oszillator zum Erzeugen eines zweiten Taktsignals; ein zweites digitales Schleifenfilter, angeordnet in einem Eingangssignalweg des zweiten digital gesteuerten Oszillators zum Steuern des zweiten digital gesteuerten Oszillators, wobei die zweite Phasenregelschleifeneinrichtung kalibriert wird durch Anwenden des ersten Korrekturfaktors auf einen zweiten integralen Parameter und/oder des zweiten Korrekturfaktors auf einen zweiten proportionalen Parameter des zweiten digitalen Schleifenfilters.