DE102016121696A1 - Tristate-fähiger querstromfreier Ausgangspuffer - Google Patents

Tristate-fähiger querstromfreier Ausgangspuffer Download PDF

Info

Publication number
DE102016121696A1
DE102016121696A1 DE102016121696.8A DE102016121696A DE102016121696A1 DE 102016121696 A1 DE102016121696 A1 DE 102016121696A1 DE 102016121696 A DE102016121696 A DE 102016121696A DE 102016121696 A1 DE102016121696 A1 DE 102016121696A1
Authority
DE
Germany
Prior art keywords
output
buffer
branch
tristate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016121696.8A
Other languages
English (en)
Inventor
Volker Lück
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tesat Spacecom GmbH and Co KG
Original Assignee
Tesat Spacecom GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tesat Spacecom GmbH and Co KG filed Critical Tesat Spacecom GmbH and Co KG
Priority to DE102016121696.8A priority Critical patent/DE102016121696A1/de
Priority to IL255472A priority patent/IL255472A0/en
Priority to US15/806,472 priority patent/US10454524B2/en
Priority to EP17200919.3A priority patent/EP3322095B1/de
Publication of DE102016121696A1 publication Critical patent/DE102016121696A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/74Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/0033Radiation hardening
    • H03K19/00338In field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00392Modifications for increasing the reliability for protection by circuit redundancy
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007Fail-safe circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425Multistate logic
    • H03K19/09429Multistate logic one of the states being the high impedance or floating state
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/14Relay systems
    • H04B7/15Active relay systems
    • H04B7/185Space-based or airborne stations; Stations for satellite systems
    • H04B7/1851Systems using a satellite or space-based relay
    • H04B7/18515Transmission equipment in satellites or space-based relays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Astronomy & Astrophysics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

Es ist ein tristate-fähiger Ausgangspuffer (10) angegeben, welcher einen ersten Zweig (11) mit einem ersten Puffer (110) und einen zweiten Zweig (12) mit einem zweiten Puffer (120) aufweist. Der erste Puffer (110) weist auf: einen Versorgungsanschluss (Vdd), einen Masseanschluss (Vss), einen Ausgang (Outa), zwei schaltbare Halbleiterelemente (Q1, Q1e) eines ersten Typs und zwei schaltbare Halbleiterelemente (Q2, Q2e) eines zweiten Typs, wobei ein Schaltverhalten der schaltbaren Halbleiterelemente (Q1, Q1e) des ersten Typs sich von einem Schaltverhalten der schaltbaren Halbleiterelemente (Q2, Q2e) des zweiten Typs unterscheidet, wobei die zwei schaltbaren Halbleiterelemente (Q1, Q1e) des ersten Typs in einer Reihenschaltung zwischen dem Versorgungsanschluss (Vdd) und dem Ausgang (Outa) so angeordnet sind, dass sie unabhängig voneinander in einen leitenden Zustand versetzt werden können und wobei die zwei schaltbaren Halbleiterelemente (Q2, Q2e) des zweiten Typs in einer Reihenschaltung zwischen dem Masseanschluss (Vss) und dem Ausgang (Outa) so angeordnet sind, dass sie unabhängig voneinander in einen leitenden Zustand versetzt werden können.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet der Daten- und Signalverarbeitung, insbesondere das Gebiet der redundanten Daten- und Signalverarbeitung. Es wird ein tristate-fähiger Ausgangspuffer beschreiben, welcher beispielsweise in redundanten Datenverarbeitungsanlagen verwendet werden kann. Daneben wird eine solche Datenverarbeitungsanlage angegeben, sowie ein Raumfahrzeug, wie z.B. ein Kommunikationssatellit, mit einer solchen Datenverarbeitungsanlage beschrieben.
  • Hintergrund der Erfindung
  • Redundante Datenverarbeitung kommt üblicherweise in sicherheitsrelevanten Anwendungen oder in störungsanfälligen Umgebungen zum Einsatz, also wenn entweder an die Zuverlässigkeit eines Ergebnisses eines Verarbeitungsschrittes hohe Anforderungen gestellt werden oder wenn auf Grund des Verwendungsumfeldes Störungen nicht zu vermeiden oder gar zu erwarten sind.
  • Elektronische Schaltungen, insbesondere solche, welche zumindest teilweise mit Halbleiterelementen aufgebaut sind, können unter Bedingungen im Weltraum außerhalb der Erdatmosphäre Strahlung ausgesetzt sein, welche zu ungewünschtem Verhalten oder Störungen der Halbleiterelemente führen kann. Insbesondere kann es vorkommen, dass das Verhalten der Halbleiterelemente unter dem Einfluss solcher Strahlung von einem funktionsgemäßen oder erwarteten Verhalten abweicht.
  • Zum Zwecke der Unterdrückung von strahlungsbedingten Störungen redundant ausgelegte digitale elektronische Schaltungen müssen an ihren Ausgabeschnittstellen die Redundanz üblicherweise wieder auflösen. Für diesen Zweck werden sogenannte Ausgangspuffer verwendet. Dabei können die Ausgangspuffer eine verbleibende empfindliche Stelle bilden, da auch diese wiederum störungsanfällig sein können oder sich bei Störungen durch Spannungseinbrüche und/oder Treiberstärkeverluste (Abfallen des bereitgestellten Stroms an der Ausgabeschnittstelle) bemerkbar machen.
  • Bei dem Ausgangspuffer kann es sich insbesondere um einen tristate-fähigen Ausgangspuffer handeln, d.h. dass dieser an seiner Ausgabeschnittstelle die drei logischen Werte „1“, „0“, „hochohmig“ annehmen kann.
  • Zusammenfassung der Erfindung
  • Es kann als Aufgabe der Erfindung betrachtet werden, einen tristate-fähigen redundanten Ausgangspuffer anzugeben, welcher die oben genannten Nachteile nicht oder nur in reduziertem Umfang aufweist.
  • Diese Aufgabe wird gelöst durch den Gegenstand des unabhängigen Anspruchs. Weitere Ausführungsformen ergeben sich aus den abhängigen Ansprüchen sowie aus der folgenden Beschreibung.
  • Gemäß einem ersten Aspekt der Erfindung ist ein tristate-fähiger Ausgangspuffer angegeben. Der Ausgangspuffer weist einen ersten Zweig mit einem ersten Puffer und einen zweiten Zweig mit einem zweiten Puffer auf. Dabei weist der erste Puffer auf: einen Versorgungsanschluss, einen Masseanschluss, einen Ausgang, zwei schaltbare Halbleiterelemente eines ersten Typs und zwei schaltbare Halbleiterelemente eines zweiten Typs. Ein Schaltverhalten der schaltbaren Halbleiterelemente des ersten Typs unterscheidet sich von einem Schaltverhalten der schaltbaren Halbleiterelemente des zweiten Typs, wobei die zwei schaltbaren Halbleiterelemente des ersten Typs in einer Reihenschaltung zwischen dem Versorgungsanschluss und dem Ausgang so angeordnet sind, dass sie unabhängig voneinander in einen leitenden Zustand versetzt werden können und wobei die zwei schaltbaren Halbleiterelemente des zweiten Typs in einer Reihenschaltung zwischen dem Masseanschluss und dem Ausgang so angeordnet sind, dass sie unabhängig voneinander in einen leitenden Zustand versetzt werden können.
  • Ein Ausgangspuffer ist eine Anordnung von Bauteilen am Ausgang einer Schaltung, um einen Ausgangswert für die weitere Verarbeitung bereitzustellen. Ein sog. tristate-fähiger Ausgangspuffer ist so ausgestaltet, dass er an seinem Ausgang die drei Werte logisch „1“, logisch „0“ und „hochohmig“ einnehmen kann. Den logischen Zuständen 1 und 0 können bestimmte Spannungspegel bzw. Bereiche von Spannungspegeln zugeordnet sein, so dass diese Zustände erkannt werden können. Der gewünschte Zustand am Ausgang des Ausgangspuffers wird dadurch bereitgestellt, dass in gezielter Weise entweder der Versorgungsanschluss oder der Masseanschluss mit dem Ausgang elektrisch verbunden wird, d.h. dass die entsprechenden Halbleiterelemente in den elektrisch leitenden Zustand versetzt werden. In redundanten elektronischen Schaltungen (d.h. wenn mehrere Schaltungszweige vorhanden sind, welche eine Operation nebenläufig ausführen, so dass mehrere Werte als Ergebnis vorliegen) werden Ausgangspuffer auch dazu genutzt, die Redundanz wieder aufzulösen, also die mehreren redundanten Werte zu einem einzelnen Ausgangswert zusammen zu fassen.
  • Ein Halbleiterelement im Sinne dieser Beschreibung ist insbesondere ein Schalterelement, welches in Abhängigkeit eines Steuersignals einen leitenden Zustand oder einen sperrenden Zustand einnehmen kann. Dies kann beispielsweise ein auf Halbleitermaterial basierendes Schalterelement, wie z.B. ein Transistor, sein. Es kann sich hierbei aber auch um jegliches andere Schalterelement handeln, welches die oben genannte Funktion erfüllt.
  • Die im Rahmen dieser Beschreibung betrachteten Halbleiterelemente sind unterschiedlichen Typs. Beispielsweise können entweder selbstleitende oder selbstsperrende Feldeffekttransistoren verwendet werden, welche üblicherweise als Verarmungstyp oder als Anreicherungstyp bezeichnet werden. Die Halbleiterelemente des ersten Typs können insbesondere selbstsperrende p-Kanal-Transistoren, insbesondere Feldeffekttransistoren, sein. Die Halbleiterelemente des zweiten Typs können insbesondere selbstsperrende n-Kanal-Transistoren, insbesondere Feldeffekttransistoren, sein. Damit ergibt sich, dass beim gleichen anliegenden Spannungspegel an dem jeweiligen Steueranschluss der Transistoren nur einer der beiden leitend und der andere sperrend ist.
  • Dass die beiden Halbleiterelemente zwischen Versorgungsanschluss und Ausgang unabhängig voneinander schaltbar sind, bedeutet, dass ihr Steuersignal unterschiedlich zusammengesetzt wird und jeweils einen eigenen Weg (d.h. einen anderen logischen und/oder strukturellen Pfad) durch die Schaltungsanordnung nimmt, welcher sich zumindest teilweise von dem Weg des anderen Steuersignals unterscheidet. Damit kann beispielsweise sichergestellt werden, dass ein einzelner Fehler in der Ansteuerung der Halbleiterelemente nicht zu einem ungewollten Durchschalten des Versorgungsanschlusses auf den Ausgang (oder gar auf den Masseanschluss) erfolgt. Das Gleiche gilt sinngemäß umgekehrt für die beiden Halbleiterelemente, welche zwischen dem Masseanschluss und dem Ausgang angeordnet sind.
  • Insgesamt sind also jeweils zwei Halbleiterelemente zwischen dem Ausgang und sowohl dem Versorgungsanschluss als auch dem Masseanschluss und insgesamt vier Halbleiterelemente zwischen Versorgungsanschluss und Masseanschluss angeordnet. Durch die Art der Halbleiterelemente sowie deren Anordnung und Ansteuerung wird die Sicherheit gegen ein fehlerhaftes Durchschalten des Versorgungsanschlusses bzw. des Masseanschlusses auf den Ausgang oder gar des Versorgungsanschlusses auf den Masseanschluss erhöht.
  • Zusammengefasst besteht der hier beschriebene Ausgangspuffer aus mindestens zwei parallel geschalteten Einzelpuffern mit jeweils vier individuell ansteuerbaren Halbleiterelementen, welche beispielsweise Ausgangstransistoren sein können. Die Halbleiterelemente sind redundant vorhanden. Der Ausgangspuffer hat damit den Vorteil, dass er selbst im Falle eines Fehlers querstromfrei ist und kein oder kein wesentlicher Spannungspegeleinbruch am Ausgang erfolgt, so dass eine hohe Sicherheit der Pegeldetektion (Unterscheidung zwischen den Spannungspegeln für logisch „1“ und „0“) vorliegt. Auch ist der hier beschriebene Ausgangspuffer tristate-fähig.
  • Durch den hierin beschriebenen Aufbau können strahlungsbedingte Effekte insbesondere im Weltraum, also außerhalb der Erdatmosphäre, reduziert werden und es besteht gerade nicht der Nachteil, dass im Falle einer Störung ein Querstrom durch die Puffer fließt, der die Treiberfähigkeit drastisch reduziert und den Spannungspegel einbrechen lässt.
  • Gemäß einer Ausführungsform der Erfindung weist der zweite Puffer die gleichen Elemente auf wie der erste Puffer und die Elemente des zweiten Puffers sind auch so miteinander verbunden, wie die entsprechenden Elemente des ersten Puffers.
  • Hier wird auf die Beschreibung des ersten Puffers verwiesen, damit an dieser Stelle nicht alles wiederholt wird. Die Beschreibung des ersten Puffers trifft in analoger Weise auf den zweiten Puffer zu. In einem redundanten Schaltungsaufbau ist der erste Puffer einem der mehreren redundanten Signale zugeordnet und der zweite Puffer ist einem anderen dieser mehreren redundanten Signale zugeordnet. Sowohl der erste Puffer als auch der zweite Puffer liefern jeweils ein Ausgangssignal, wobei diese Ausgangssignale des ersten und zweiten Puffers ihrerseits zusammengefasst werden, um die Redundanz aufzulösen und zu dem einzelnen Ausgangssignal des Ausgangspuffers zu gelangen.
  • Gemäß einer weiteren Ausführungsform der Erfindung weist der tristate-fähige Ausgangspuffer weiterhin einen dritten Zweig mit einem dritten Puffer auf, wobei der dritte Puffer die gleichen Elemente aufweist wie der erste Puffer und die Elemente des dritten Puffers auch so miteinander verbunden sind wie diejenigen Elemente des ersten Puffers.
  • Auch hier wird auf die Beschreibung des ersten Puffers verwiesen, damit an dieser Stelle nicht alles wiederholt wird. Die Beschreibung des ersten Puffers trifft in analoger Weise auf den dritten Puffer zu. In einem redundanten Schaltungsaufbau ist der erste Puffer einem der mehreren redundanten Signale zugeordnet und der zweite und dritte Puffer ist jeweils einem anderen dieser mehreren redundanten Signale zugeordnet. Sowohl der erste Puffer als auch der zweite Puffer und der dritte Puffer liefern jeweils ein Ausgangssignal, wobei diese Ausgangssignale des ersten, zweiten und dritten Puffers ihrerseits zusammengefasst werden, um die Redundanz aufzulösen und zu dem einzelnen Ausgangssignal des Ausgangspuffers zu gelangen.
  • Durch den Aufbau mit drei Puffern, wovon jeder in einem Zweig angeordnet ist, kann beispielsweise auch ein Fehler in einem gesamten Zweig kompensiert werden, wenn beispielsweise ein Puffer ein vollständig fehlerhaftes Signal liefert. Wenn ein Puffer ein fehlerhaftes Signal ausgibt, geben immer noch zwei weitere Puffer ein richtiges Signal aus. Neben dieser Redundanz sind auch die einzelnen Puffer so aufgebaut, dass sie ihrerseits mit internen Fehlern (Fehler innerhalb eines Puffers) oder mit einem einzelnen fehlerhaften Eingangssignal umgehen können, d.h. dieses kompensieren können, und hierbei einen fehlerfreien Wert liefern.
  • Gemäß einer weiteren Ausführungsform der Erfindung weist jeder Zweig aus der Gruppe umfassend den ersten Zweig und den zweiten Zweig eine erste Signalschnittstelle und eine zweite Signalschnittstelle auf, wobei zumindest in dem ersten Zweig und dem zweiten Zweig die jeweilige erste Signalschnittstelle unmittelbar auf einen Steueranschluss eines ersten Halbleiterelements des ersten Typs geführt wird.
  • Wie bereits oben ausgeführt, sind die Halbleiterelemente insbesondere Transistoren, z.B. Feldeffekttransistoren oder auch Bipolartransistoren. Jedes Halbleiterelement weist zumindest drei Anschlüsse auf, nämlich einen Zufluss (auch: source), einen Abfluss (auch: drain) und einen Steueranschluss (auch: gate). Der Steueranschluss ist ausgeführt, bei einer anliegenden Spannung oder einem anliegenden Strom die Strecke zwischen Zufluss und Abfluss aus einem sperrenden Zustand in einen leitenden Zustand zu versetzen bzw. umgekehrt.
  • Ebenso kann der dritte Zweig einen erste und eine zweite Signalschnittstelle aufweisen. Diese beiden Signalschnittstellen aller Puffer sind ausgeführt, ein Signal, z.B. einen elektrischen Spannungspegel oder auch einen Strom, an die Puffer, insbesondere an den Steueranschluss der Halbleiterelemente, bereitzustellen. Basierend auf diesem Signal stellen die Puffer ihr jeweiliges Ausgangssignal bereit. Es sei darauf hingewiesen, dass die Signale der Signalschnittstellen verarbeitet werden können, bevor diese auf einen Steueranschluss eines Puffers geleitet werden. Dies wird weiter unten in einer Ausführungsform beschrieben werden.
  • Gemäß einer weiteren Ausführungsform der Erfindung wird zumindest in dem ersten Zweig und dem zweiten Zweig die jeweilige zweite Signalschnittstelle unmittelbar auf einen Steueranschluss eines ersten Halbleiterelements des zweiten Typs geführt.
  • Gemäß einer weiteren Ausführungsform der Erfindung weist jeder Zweig aus der Gruppe umfassend den ersten Zweig, den zweiten Zweig und den dritten Zweig eine Mehrheitsentscheidungseinheit auf, wobei jede Mehrheitsentscheidungseinheit einen ersten Mehrheitsentscheider aufweist, welcher an einer Eingangsschnittstelle des Mehrheitsentscheiders mit sämtlichen ersten Signalschnittstellen des ersten Zweigs, des zweiten Zweigs und des dritten Zweigs gekoppelt ist und ausgeführt ist, basierend auf Werten der anliegenden ersten Signalschnittstellen einen ersten Mehrheitswert zu bestimmen und an einer Ausgangsschnittstelle auszugeben, wobei die Ausgangsschnittstelle des ersten Mehrheitsentscheiders unmittelbar auf einen Steueranschluss eines zweiten Halbleiterelements des ersten Typs geführt wird.
  • Die Folge hiervon ist, dass das zweite Halbleiterelement des ersten Typs, also derjenigen Halbleiterelemente, welche zwischen dem Versorgungsanschluss und dem Ausgang angeordnet sind, nur dann schaltet, wenn eine Mehrheitsentscheidung über die Werte der drei Signalschnittstellen so ausfällt, dass der entsprechende Wert den Zustand des Halbleiterelements zu ändern vermag. In anderen Worten schaltet das zugeordnete Halbleiterelement nur dann aus dem leitenden in den sperrenden Zustand bzw. umgekehrt, wenn die Mehrheitsentscheidung über die drei ersten Signalschnittstellen entsprechend ausfällt. Dies gewährt ein bestimmtes Maß an Fehlertoleranz und ermöglicht sogar eine Fehlerkorrektur, und zwar wenn ein Fehler auf einer einzelnen Signalschnittstelle vorliegt.
  • Um also in einem Puffer den Versorgungsanschluss auf den Ausgang zu schalten, ist es erforderlich, dass zwei in Reihe geschaltete und zwischen dem Versorgungsanschluss und dem Ausgang angeordnete Halbleiterelemente in den leitenden Zustand geschaltet werden (bzw. in dem leitenden Zustand belassen werden), wobei das erste Halbleiterelement über eine einzelne Signalschnittstelle geschaltet bzw. gesteuert wird und das zweite Halbleiterelement über einen Mehrheitsentscheid von drei Signalschnittstellen aller drei Zweige geschaltet bzw. gesteuert wird.
  • Gemäß einer weiteren Ausführungsform der Erfindung weist jede Mehrheitsentscheidungseinheit einen zweiten Mehrheitsentscheider auf, wobei der zweite Mehrheitsentscheider an einer Eingangsschnittstelle mit sämtlichen zweiten Signalschnittstellen des ersten Zweigs, des zweiten Zweigs und des dritten Zweigs gekoppelt ist und ausgeführt ist, basierend auf Werten der anliegenden zweiten Signalschnittstellen einen zweiten Mehrheitswert zu bestimmen und an einer Ausgangsschnittstelle auszugeben und wobei die Ausgangsschnittstelle des zweiten Mehrheitsentscheiders unmittelbar auf einen Steueranschluss eines zweiten Halbleiterelements des zweiten Typs geführt wird.
  • Analog zu den Halbleiterelementen zwischen Versorgungsanschluss und Ausgang gilt auch hier, dass zwischen dem Masseanschluss und dem Ausgang zwei Halbleiterelemente des gleichen Typs angeordnet sind und in Reihe geschaltet sind, wobei jedoch die Halbleiterelemente zwischen Masseanschluss und Ausgang von einer anderen Art sind als die Halbleiterelemente zwischen Versorgungsanschluss und Ausgang, wie bereits oben beschrieben. Um den Masseanschluss auf den Ausgang zu schalten, müssen daher beide Halbleiterelemente an dieser Stelle im leitenden Zustand sein. Wie bereits oben beschrieben, werden diese beiden Halbleiterelemente mit getrennten Signalen angesteuert, eines unmittelbar über die zweite Signalschnittstelle und das zweite über den zweiten Mehrheitswert am Ausgang des zweiten Mehrheitsentscheiders.
  • Gemäß einer weiteren Ausführungsform der Erfindung sind zumindest der Ausgang des ersten Puffers und ein Ausgang des zweiten Puffers zusammengeführt und bilden einen Ausgang des tristate-fähigen Ausgangspuffers.
  • Gemäß einer weiteren Ausführungsform der Erfindung sind die erste Signalschnittstelle und die zweite Signalschnittstelle zumindest des ersten Zweigs und des zweiten Zweigs ausgeführt, digitale Signale zu übertagen.
  • Damit ist eine Mehrheitsentscheidung basierend auf den logischen Werten der Signalschnittstellen einfacher möglich, da lediglich zwischen zwei definierten Signalzuständen bzw. Signalwertbereichen (Spannungsbereich oder Strombereich) unterschieden werden muss, und nicht nach analogen Werten der Signale.
  • Gemäß einer weiteren Ausführungsform der Erfindung sind die zwei schaltbaren Halbleiterelemente des ersten Typs P-Kanal Feldeffekttransistoren.
  • Gemäß einer weiteren Ausführungsform der Erfindung sind die zwei schaltbaren Halbleiterelemente des zweiten Typs N-Kanal Feldeffekttransistoren.
  • Die schaltbaren Halbleiterelemente des ersten Typs und diejenigen des zweiten Typs sind unterschiedlich und haben ein unterschiedliches Schaltverhalten. D.h. beispielsweise, dass die N-Kanal FETs bei einem anliegenden Steuersignal in den sperrenden Zustand und die P-Kanal FETs bei dem gleichen Steuersignal nicht in den sperrenden Zustand gehen oder gar in den leitenden Zustand gehen bzw. umgekehrt. Nachdem die Halbleiterelemente des ersten Typs zwischen Versorgungsanschluss und Ausgang und diejenigen des zweiten Typs zwischen Masseanschluss und Ausgang angeordnet sind, kann sichergestellt werden, dass kein Querstrom von dem Versorgungsanschluss zu dem Masseanschluss fließt, da die Halbleiterelemente des ersten Typs und diejenigen des zweiten Typs nicht zum gleichen Zeitpunkt im leitenden Zustand sind.
  • Gemäß einem weiteren Aspekt der Erfindung ist eine Datenverarbeitungsanlage angegeben, welche ausgeführt ist, einen Ausgabewert zu generieren und auszugeben. Die Datenverarbeitungsanlage weist einen tristate-fähigen Ausgangspuffer auf, wie dieser im vorliegenden Dokument beschrieben ist. Die Datenverarbeitungsanlage ist ausgeführt, Signalwerte redundant bereitzustellen und zumindest an den ersten Zweig und den zweiten Zweig des tristate-fähigen Ausgangspuffers zu übertragen.
  • Die Datenverarbeitungsanlage kann jede Vorrichtung sein, welche zur automatisierten Verarbeitung und Ausgabe von Daten geeignet ist. In diesem Fall ist die Datenverarbeitungsanlage redundant ausgeführt. Das heißt, dass eine Operation und auch die Datenübertragung über mindestens zwei separate Pfade ausgeführt wird bzw. erfolgt. Es ist auch denkbar, dass die Datenverarbeitungsanlage zweifach redundant ausgeführt ist, d.h., dass insgesamt drei Pfade vorliegen, über welche Daten verarbeitet und übertragen werden. Im Falle der zweifachen Redundanz ist der Ausgangspuffer so ausgeführt, dass er genauso viele Zweige aufweist, wie die Datenverarbeitungsanlage Pfade aufweist. Es ist selbstverständlich möglich, dass die Datenverarbeitungsanlage mehr als drei Redundanzpfade aufweist, wobei der Ausgangspuffer dann entsprechend ausgestaltet sein kann. Bevorzugt ist die Gesamtzahl der Redundanzpfade eine ungerade Zahl, damit ein eindeutiger Mehrheitsentscheid in jedem Fall getroffen werden kann.
  • Weiterhin ist ein Raumfahrzeug angegeben, welches eine Datenverarbeitungsanlage wie oben beschrieben aufweist.
  • Insbesondere in Fahrzeugen, welche für die Verwendung und den Einsatz außerhalb der Erdatmosphäre (wird hierin als Weltall bezeichnet) vorgesehen sind, kommen Redundanzkonzepte zum Einsatz. Dies liegt zum einen daran, dass ein Eingriff eines menschlichen Bedieners nicht ohne weiteres möglich ist und zum anderen daran, dass insbesondere elektrische und elektronische Bauteile im Weltall Störungen ausgesetzt sein können, welche bei einer Verwendung auf der Erde auf Grund der Eigenschaften der Atmosphäre nicht oder kaum vorkommen. Solche Störungen beruhen beispielsweise auf ionisierender Strahlung, welche die Funktion von Halbleiterelementen beeinträchtigen und zu einer Fehlfunktion führen kann. Um die Auswirkungen solcher Beeinträchtigungen zu reduzieren, werden Funktionen redundant ausgeführt, beispielsweise durch redundant vorhandene Komponenten. Der Ausgangspuffer wie oben beschrieben ist ausgeführt, die Ausgangswerte redundanter Komponenten aufzunehmen bzw. zu erhalten und basierend hierauf einen einzelnen Ausgabewert zu generieren und bereitzustellen, wobei der Ausgangspuffer an seinem Ausgang die drei Zustände logisch „1“, logisch „0“ und „hochohmig“ einnehmen kann.
  • Gemäß einer weiteren Ausführungsform der Erfindung ist das Raumfahrzeug ein Kommunikationssatellit.
  • In diesem Zusammenhang soll unter dem Begriff Kommunikationssatellit jegliches Raumfahrzeug für die Verwendung im Weltall bzw. außerhalb der Atmosphäre der Erde verstanden werden, welches ausgerüstet ist, Daten zu der Erde oder zu einem anderen Raum- oder Luftfahrzeug zu übertragen oder von diesem zu empfangen.
  • Gemäß einer weiteren Ausführungsform der Erfindung ist die Datenverarbeitungsanlage in einem Datenübertragungspfad des Kommunikationssatelliten angeordnet.
  • Die zu übertragenden Daten bzw. empfangene und verarbeitete Daten werden also zunächst über redundante Pfade bereitgestellt (nachdem die Daten optional auch in redundanter Weise verarbeitet wurden) und die Datenverarbeitungsanlage zusammen mit dem tristate-fähigen Ausgangspuffer stellen einen einzelnen Ausgangswert an dem Ausgang des tristate-fähigen Ausgangspuffers bereit, wobei der tristate-fähige Ausgangspuffer an diesem Ausgang in digitaler bzw. logischer Schreibweise die Werte logisch „1“, logisch „0“, oder „hochohmig“ annehmen kann. Es sei der Vollständigkeit halber darauf hingewiesen, dass üblicherweise zu einem Zeitpunkt t lediglich einer dieser genannten drei Werte an dem Ausgang des Ausgangspuffers ausgegeben wird.
  • Figurenliste
  • Nachfolgend wird anhand der beigefügten Zeichnungen näher auf Ausführungsbeispiele der Erfindung eingegangen. Die Darstellungen sind schematisch und nicht maßstabsgetreu. Gleiche Bezugszeichen beziehen sich auf gleiche oder ähnliche Elemente. Es zeigen:
    • 1 eine schematische Darstellung eines einfachen Ausgangspuffers.
    • 2 eine schematische Darstellung eines dreifach redundanten Ausgangspuffers.
    • 3 eine schematische Darstellung eines einfachen tristate-fähigen Ausgangspuffers.
    • 4 eine schematische Darstellung eines querstromfreien dreifach redundanten Ausgangspuffers.
    • 5 eine schematische Darstellung der logischen Funktion eines tristate-fähigen Ausgangspuffers.
    • 6 eine schematische Darstellung eines querstromfreien dreifach redundanten tristate-fähigen Ausgangspuffers.
    • 7 eine schematische Darstellung eines querstromfreien dreifach redundanten tristate-fähigen Ausgangspuffers.
  • Detaillierte Beschreibung von Ausführungsbeispielen
  • 1 zeigt einen einfachen invertierenden Ausgangspuffer, welcher in diesem Beispiel als CMOS-Ausgangspuffer realisiert ist. Der Ausgangspuffer wird aus zwei Treibertransistoren Q1 und Q2 gebildet, die invers angesteuert werden und somit eine Verbindung des Ausgangs Out entweder zur positiven Versorgungsspannung Vdd oder zur Masse Vss herstellen.
  • Man kann in 1 leicht erkennen, dass im Normalfall immer nur einer der beiden Transistoren Q1, Q2 leitend ist, und dass im Falle einer Störung des gesperrten Transistors — er möge durch die Störung leitend werden — beide Transistoren leitend sind und damit ein Querstrom von Vdd nach Vss entsteht. Ein solcher Querstrom ist in den meisten Fällen unerwünscht, da er die reibungslose Funktion des Ausgangspuffers negativ beeinträchtigt und beispielsweise die Treiberstärke am Ausgang auf Grund des Querstroms reduziert oder gar auf null herabsetzt. Dies kann als eine Fehlfunktion des Ausgangspuffers bezeichnet werden.
  • Im Falle einer Störung am Eingang In, d.h. dass der Signalwert am Eingang In nicht dem richtigen Signalwert entspricht, wird diese an den Ausgang weitergereicht, ein Querstrom findet in diesem Falle nicht notwendigerweise statt.
  • In diesem Fall liegt keine Fehlfunktion des Ausgangspuffers vor, da der Fehler bereits in der Bereitstellung des Eingangssignals stattgefunden hat.
  • Diese beiden Fehlerarten (Fehlfunktion des Ausgangspuffers und Fehlfunktion bei der Verarbeitung und Bereitstellung des Eingangssignals) können natürlich auch kombiniert vorliegen.
  • Um die Auswirkungen von Störungen an den Eingängen zu eliminieren bzw. zu reduzieren, werden die internen Schaltungen, welche die Eingangssignale In des Ausgangspuffers bereitstellen, oft redundant ausgelegt, beispielsweise dreifach redundant, was zu einer Vervielfachung (z.B. Verdreifachung) der Ausgangspuffer führt.
  • Ein Ausgangspuffer, welcher für den Empfang von dreifach redundanten Signalen ausgeführt ist, ist in 2 gezeigt.
  • Es kann in 2 erkannt werden, dass bei drei im Soll-Fall identischen Signalen Ina, Inb und Inc jeweils Q1a, Q1b und Q1c oder Q2a, Q2b und Q2c leitend sind. Ebenso ist zu erkennen, dass bei unterschiedlichen Signalwerten auf den Leitungen Ina, Inb, Inc ein Querstrom von Vdd nach Vss erzeugt wird.
  • 2 zeigt links den dreifach redundanten Ausgangspuffer im Grundzustand. In der Mitte wird der Zustand gezeigt, wenn die Transistoren Q1a, Q1b, Q1c leitend und die Transistoren Q2a, Q2b, Q2c gesperrt sind. Die Ausgangsströme der Transistoren Q1a, Q1b, Q1c addieren sich und werden auf den Ausgang Out ausgegeben. 2 zeigt rechts den Fehlerfall, dass neben den Transistoren Q1a und Q1b der Transistor Q2c leitend ist (statt Q1c), weil beispielsweise das Eingangssignal Inc von den Eingangssignalen Ina und Inb fehlerhafterweise abweicht. In diesem Fall fließt ein Querstrom von Vdd zu Vss auf Grund des leitenden Transistors Q2c und die Treiberstärke am Ausgang wird reduziert.
  • Und natürlich kann weiterhin ein Querstrom erzeugt werden, wenn ein eigentlich gesperrter Ausgangstransistor Q1a, Q1b, Q1c oder Q2a, Q2b, Q2c durch Strahlungseinflüsse leitend werden sollte, obwohl das zugehörige Eingangssignal Ina, Inb, Inc den derart gestörten Transistor nicht in den leitenden Zustand versetzt hat.
  • 3 zeigt einen Ansatz, mit welchem die Gefahr eines Querstroms reduziert werden kann. Die Gefahr eines Querstroms durch Störung eines einzelnen Ausgangstransistors kann beispielsweise dadurch reduziert und eliminiert werden, dass zum Durchschalten von Vdd bzw. Vss auf den Ausgang jeweils mindestens zwei Transistoren genutzt werden. Eine solche Schaltung wird in vielen Fällen für tristate-fähige Puffer verwendet, wobei die nun insgesamt vier Transistoren Q1, Q1e, Q2, Q2e bereits logisch verschaltet sind.
  • In der Darstellung der 3 ist zu erkennen, dass jeweils zwei Transistoren durchgeschaltet sein müssen, um eine Verbindung von Vdd oder Vss zum Ausgang Out herzustellen. Dabei sind die Transistoren Q1e und Q2e (können auch als sog. „enable Transistoren“ bezeichnet werden) so verschaltet, dass sie beide entweder leitend oder sperrend sind, unabhängig vom Datenbit In. Die Leitung In kann auch als Datenbit bezeichnet werden, wobei hier der Signalwert gemeint ist, welcher über die Signalleitung In übertragen wird. Die Transistoren Q1e und Q2e werden über eine eigene Signalleitung En angesteuert.
  • Im Falle eines gestörten Signalwertes In kann mit Hilfe der Leitung En derjenige von drei Ausgangspuffern deaktiviert werden, dessen Datenwert In von denen der anderen beiden abweicht. Im ungestörten Fall sind die enable-Transistoren leitend und sie verhindern einen Querstrom durch zwei Puffer für den Fall eines gestörten Eingangsdatenbits In. Da beide enable-Transistoren Q1e und Q2e leitend sind, verhindert diese Schaltung allerdings nicht den Querstrom für den Fall, dass die Störung in den Transistoren Q1 oder Q2 vorliegt.
  • Aufbauend auf die Darstellung in 3 wird in 4 gezeigt, dass die beiden Transistoren Q1e und Q2e so angesteuert werden, dass jeweils immer nur einer der beiden Transistoren leitend ist. Dies kann erreicht werden, indem der interne Inverter I weggelassen wird. Als Ansteuersignal für den modifizierten Eingang kann das Ergebnis einer Mehrheitsentscheidung von den drei Eingangssignalen gewählt werden. Hierfür ist jeweils ein Mehrheitsentscheider vorgesehen, auf welchen die drei Eingangssignale Ina, Inb, Inc geführt werden und dessen Ausgang als Steuersignal für die enable-Transistoren verwendet wird.
  • 5 zeigt eine weitere prinzipielle Möglichkeit, einen tristate-fähigen Ausgangspuffer zu gestalten. Diese weitere Möglichkeit besteht darin, einen aus nur zwei Transistoren bestehenden Puffer mit zwei unabhängigen Eingangssignalen zu betreiben, wobei für die Ansteuerung eine logische Verknüpfung zwischen Eingangsdatum und enable-Signal verwendet wird.
  • Der Einfachheit halber mögen die Ansteuersignale für die Transistoren Q1 und Q2 „up“ und „down“ genannt werden. Wenn bislang eine Schaltungslogik die Signale In und En bereitgestellt hat, so werden hier stattdessen up und down generiert und bereitgestellt.
  • Unter der Verwendung des bereits oben angewandten Ansatzes der zweifachen Redundanz für das Durchschalten eines Pfades zu einem Ausgang ergibt sich dann das in 7 dargestellte Gesamtbild für einen redundanten querstromfreien tristate-fähigen Ausgangspuffer.
  • 7 zeigt einen Ausgangspuffer 10 mit drei Zweigen 11, 12, 13. Jeder Zweig wird von zwei Signalen up und down gespeist und weist eine Mehrheitsentscheidungseinheit 115 mit zwei Mehrheitsentscheidern 115A, 115B auf. Die Mehrheitsentscheider erhalten in diesem Beispiel drei Eingangssignale, welche insbesondere zwei Signalzustände logisch „1“ und logisch „0“ haben können. Liegt beispielsweise an allen drei Eingängen des Mehrheitsentscheiders das gleiche Signal an, wird dieses Signal auf den Ausgang Q ausgegeben.
  • Unterscheidet sich ein Signalwert von den beiden anderen, wird der Signalwert der beiden anderen auf den Ausgang Q ausgegeben.
  • Im Folgenden wird die Verschaltung der Mehrheitsentscheider 115A, 115B mit den Eingangssignalen upa, downa und den Transistoren Q1, Q1e, Q2, Q2e des ersten Zweigs 11 beschrieben. Diese Beschreibung gilt analog für den zweiten Zweig 12 und den dritten Zweig 13. Auf den ersten Mehrheitsentscheider 115A werden die drei up-Signale der drei Zweige 11, 12, 13 geführt und ein Mehrheitssignal ermittelt, welches auf dem Ausgang Q ausgegeben wird. Das Gleiche passiert bei dem zweiten Mehrheitsentscheider 115B mit den drei down-Signalen der drei Zweige 11, 12, 13. Der Ausgang Q des ersten Mehrheitsentscheiders 115A wird als Steuersignal für den Transistor Q1e genutzt und der Ausgang Q des zweiten Mehrheitsentscheiders 115B dient als Steuersignal für den Transistor Q2e. Daneben werden die Transistoren Q1 und Q2 unmittelbar über die up- und down-Signale des ersten Zweigs gesteuert.
  • Um also Vdd auf Outa zu schalten, ist es erforderlich, dass das Signal upa und der Ausgang Q des Mehrheitsentscheiders 115A die Transistoren Q1 und Q1e in den leitenden Zustand versetzen. Sinngemäß das Gleiche muss passieren für das Durchschalten von Vss auf Outa.
  • Bedingt durch die Tatsache, dass die vorgeschlagene Pufferstufe keine Querströme generiert bzw. die Wahrscheinlichkeit des Vorkommens von Querströmen reduziert, ist neben der bislang gezeigten dreifachen Redundanz auch eine lediglich zweifache Redundanz möglich, da der gestörte Puffer keinen Beitrag zum Ausgangssignal Out des Ausgangspuffers liefert. In diesem Falle würde die Treiberstärke auf die Hälfte zurückgehen, der Spannungspegel würde nicht einbrechen.
  • Diese Verallgemeinerung ist in 6 dargestellt. Verallgemeinert besteht also der erfindungsgemäße Ausgangsbuffer 10 wie in 7 dargestellt aus einer mindestens zweifachen Parallelschaltung von Einzelpuffern Buff1 110 ... Buffn 120, die aus jeweils einer unabhängig voneinander durchschaltbaren Reihenschaltung von zwei Transistoren zwischen Vdd und Ausgang Out1 (Qup1 und Qup2) sowie Vss und Ausgang Out1 (Qdn1 und Qdn2) besteht und dabei derart beschaltet ist, dass im ungestörten Fall die in Reihe geschalteten Transistoren entweder beide leitend oder beide gesperrt sind, was zur Folge hat, dass im Falle einer Störung die Reihenschaltung aus einem leitenden und einem gesperrten Transistor besteht und damit die Verbindung von Vdd bzw. Vss zum Ausgang Out1 gesperrt wird und der gestörte Einzelpuffer keinen Beitrag mehr zum Ausgang Out der Gesamtschaltung des Ausgangspuffers 10 liefert.
  • Die Eingangssignale up bzw. down der jeweiligen Zweige werden über eine Mehrheitsentscheidungseinheit 115 auf die Steuerleitungen der einzelnen Puffer 110, 120 geführt, wie dies in 7 gezeigt ist.
  • Ergänzend ist darauf hinzuweisen, dass „umfassend“ oder „aufweisend“ keine anderen Elemente oder Schritte ausschließt und „eine“ oder „ein“ keine Vielzahl ausschließt. Ferner sei darauf hingewiesen, dass Merkmale oder Schritte, die mit Verweis auf eines der obigen Ausführungsbeispiele beschrieben worden sind, auch in Kombination mit anderen Merkmalen oder Schritten anderer oben beschriebener Ausführungsbeispiele verwendet werden können. Bezugszeichen in den Ansprüchen sind nicht als Einschränkung anzusehen.
  • Bezugszeichenliste
  • 10
    tristate-fähiger Ausgangspuffer
    11
    Zweig
    12
    Zweig
    13
    Zweig
    110
    Puffer
    115
    Mehrheitsentscheidungseinheit
    115A
    erster Mehrheitsentscheider
    115B
    zweiter Mehrheitsentscheider
    120
    Puffer
    125
    Mehrheitsentscheidungseinheit
    130
    Puffer
    135
    Mehrheitsentscheidungseinheit

Claims (15)

  1. Tristate-fähiger Ausgangspuffer (10), aufweisend: einen ersten Zweig (11) mit einem ersten Puffer (110); und einen zweiten Zweig (12) mit einem zweiten Puffer (120); wobei der erste Puffer (110) aufweist: einen Versorgungsanschluss (Vdd), einen Masseanschluss (Vss), einen Ausgang (Outa), zwei schaltbare Halbleiterelemente (Q1, Q1e) eines ersten Typs und zwei schaltbare Halbleiterelemente (Q2, Q2e) eines zweiten Typs; wobei ein Schaltverhalten der schaltbaren Halbleiterelemente (Q1, Q1e) des ersten Typs sich von einem Schaltverhalten der schaltbaren Halbleiterelemente (Q2, Q2e) des zweiten Typs unterscheidet; wobei die zwei schaltbaren Halbleiterelemente (Q1, Q1e) des ersten Typs in einer Reihenschaltung zwischen dem Versorgungsanschluss (Vdd) und dem Ausgang (Outa) so angeordnet sind, dass sie unabhängig voneinander in einen leitenden Zustand versetzt werden können; wobei die zwei schaltbaren Halbleiterelemente (Q2, Q2e) des zweiten Typs in einer Reihenschaltung zwischen dem Masseanschluss (Vss) und dem Ausgang (Outa) so angeordnet sind, dass sie unabhängig voneinander in einen leitenden Zustand versetzt werden können.
  2. Tristate-fähiger Ausgangspuffer (10) nach Anspruch 1, wobei der zweite Puffer (120) die gleichen Elemente aufweist wie der erste Puffer (110) und die Elemente des zweiten Puffers auch so miteinander verbunden sind wie diejenigen Elemente des ersten Puffers.
  3. Tristate-fähiger Ausgangspuffer (10) nach Anspruch 1 oder 2, weiterhin aufweisend einen dritten Zweig (13) mit einem dritten Puffer (130). wobei der dritte Puffer (130) die gleichen Elemente aufweist wie der erste Puffer (110) und die Elemente des dritten Puffers auch so miteinander verbunden sind wie diejenigen Elemente des ersten Puffers.
  4. Tristate-fähiger Ausgangspuffer (10) nach einem der vorhergehenden Ansprüche, wobei jeder Zweig aus der Gruppe umfassend den ersten Zweig (11) und den zweiten Zweig (12) aufweist: eine erste Signalschnittstelle (upa, upb) und eine zweite Signalschnittstelle (downa, downb); wobei zumindest in dem ersten Zweig (11) und dem zweiten Zweig (12) die jeweilige erste Signalschnittstelle (upa, upb) unmittelbar auf einen Steueranschluss eines ersten Halbleiterelements (Q1) des ersten Typs geführt wird.
  5. Tristate-fähiger Ausgangspuffer (10) nach Anspruch 4, wobei zumindest in dem ersten Zweig (11) und dem zweiten Zweig (12) die jeweilige zweite Signalschnittstelle (downa, downb) unmittelbar auf einen Steueranschluss eines ersten Halbleiterelements (Q2) des zweiten Typs geführt wird.
  6. Tristate-fähiger Ausgangspuffer (10) nach einem der Ansprüche 3 bis 5, wobei jeder Zweig aus der Gruppe umfassend den ersten Zweig (11), den zweiten Zweig (12) und den dritten Zweig (13) aufweist: eine Mehrheitsentscheidungseinheit (115, 125, 135); wobei jede Mehrheitsentscheidungseinheit einen ersten Mehrheitsentscheider (115A) aufweist, welcher an einer Eingangsschnittstelle (A, B, C) mit sämtlichen ersten Signalschnittstellen (upa, upb, upc) des ersten Zweigs (11), des zweiten Zweigs (12) und des dritten Zweigs (13) gekoppelt ist und ausgeführt ist, basierend auf Werten der anliegenden ersten Signalschnittstellen einen ersten Mehrheitswert zu bestimmen und an einer Ausgangsschnittstelle (Q) auszugeben; wobei die Ausgangsschnittstelle (Q) des ersten Mehrheitsentscheiders (115A) unmittelbar auf einen Steueranschluss eines zweiten Halbleiterelements (Q1e) des ersten Typs geführt wird.
  7. Tristate-fähiger Ausgangspuffer (10) nach Anspruch 6, wobei jede Mehrheitsentscheidungseinheit einen zweiten Mehrheitsentscheider (115B) aufweist, welcher an einer Eingangsschnittstelle (A, B, C) mit sämtlichen zweiten Signalschnittstellen (downa, downb, downc) des ersten Zweigs (11), des zweiten Zweigs (12) und des dritten Zweigs (13) gekoppelt ist und ausgeführt ist, basierend auf Werten der anliegenden zweiten Signalschnittstellen einen zweiten Mehrheitswert zu bestimmen und an einer Ausgangsschnittstelle (Q) auszugeben; wobei die Ausgangsschnittstelle (Q) des zweiten Mehrheitsentscheiders (115B) unmittelbar auf einen Steueranschluss eines zweiten Halbleiterelements (Q2e) des zweiten Typs geführt wird.
  8. Tristate-fähiger Ausgangspuffer (10) nach einem der vorhergehenden Ansprüche, wobei zumindest der Ausgang des ersten Puffers (110) und ein Ausgang des zweiten Puffers (120) zusammengeführt sind und einen Ausgang (Out) des tristate-fähigen Ausgangspuffers (10) bilden.
  9. Tristate-fähiger Ausgangspuffer (10) nach einem der Ansprüche 4 bis 8, wobei die erste Signalschnittstelle (upa, upb) und die zweite Signalschnittstelle (downa, downb) zumindest des ersten Zweigs (11) und des zweiten Zweigs (12) ausgeführt sind, digitale Signale zu übertagen.
  10. Tristate-fähiger Ausgangspuffer (10) nach einem der vorhergehenden Ansprüche, wobei die zwei schaltbaren Halbleiterelemente (Q1, Q1e) des ersten Typs P-Kanal Feldeffekttransistoren sind.
  11. Tristate-fähiger Ausgangspuffer (10) nach einem der vorhergehenden Ansprüche, wobei die zwei schaltbaren Halbleiterelemente (Q2, Q2e) des zweiten Typs N-Kanal Feldeffekttransistoren sind.
  12. Datenverarbeitungsanlage, welche ausgeführt ist, einen Ausgabewert zu generieren und auszugeben, aufweisend einen tristate-fähigen Ausgangspuffer (10) nach einem der vorhergehenden Ansprüche, wobei die Datenverarbeitungsanlage ausgeführt ist, Signalwerte redundant bereitzustellen und zumindest an den ersten Zweig (11) und den zweiten Zweig (12) des tristate-fähigen Ausgangspuffers zu übertragen.
  13. Raumfahrzeug, aufweisend eine Datenverarbeitungsanlage nach Anspruch 12.
  14. Raumfahrzeug nach Anspruch 13, wobei das Raumfahrzeug ein Kommunikationssatellit ist.
  15. Raumfahrzeug nach Anspruch 14, wobei die Datenverarbeitungsanlage in einem Datenübertragungspfad des Kommunikationssatelliten angeordnet ist.
DE102016121696.8A 2016-11-11 2016-11-11 Tristate-fähiger querstromfreier Ausgangspuffer Withdrawn DE102016121696A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102016121696.8A DE102016121696A1 (de) 2016-11-11 2016-11-11 Tristate-fähiger querstromfreier Ausgangspuffer
IL255472A IL255472A0 (en) 2016-11-11 2017-11-06 A three-state, cross-current free-flow buffer
US15/806,472 US10454524B2 (en) 2016-11-11 2017-11-08 Tristate and cross current free output buffer
EP17200919.3A EP3322095B1 (de) 2016-11-11 2017-11-09 Querstromfreier ausgabepuffer mit drei zuständen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016121696.8A DE102016121696A1 (de) 2016-11-11 2016-11-11 Tristate-fähiger querstromfreier Ausgangspuffer

Publications (1)

Publication Number Publication Date
DE102016121696A1 true DE102016121696A1 (de) 2018-05-17

Family

ID=60331415

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016121696.8A Withdrawn DE102016121696A1 (de) 2016-11-11 2016-11-11 Tristate-fähiger querstromfreier Ausgangspuffer

Country Status (4)

Country Link
US (1) US10454524B2 (de)
EP (1) EP3322095B1 (de)
DE (1) DE102016121696A1 (de)
IL (1) IL255472A0 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11726943B2 (en) * 2020-03-06 2023-08-15 Apogee Semiconductor, Inc. Circuits and methods for enabling redundancy in an electronic system employing cold-sparing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050156620A1 (en) * 2004-01-15 2005-07-21 Honeywell International Inc. Radiation hardening of logic circuitry using a cross enabled, interlocked logic system and method
US20090189634A1 (en) * 2008-01-28 2009-07-30 Actel Corporation Single event transient mitigation and measurement in integrated circuits
WO2016060617A1 (en) * 2014-10-15 2016-04-21 Agency For Science, Technology And Research Flip-flop circuit, method of controlling a flip-flop circuit and memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7036059B1 (en) 2001-02-14 2006-04-25 Xilinx, Inc. Techniques for mitigating, detecting and correcting single event upset effects in systems using SRAM-based field programmable gate arrays
US6903571B1 (en) 2003-11-18 2005-06-07 Xilinx, Inc. Programmable systems and devices with multiplexer circuits providing enhanced capabilities for triple modular redundancy
US9191009B1 (en) * 2009-05-07 2015-11-17 Arizona Board Of Regents, For And On Behalf Of Arizona State University Radiation hardened by design digital input/output circuits and related methods
CN103176945B (zh) 2011-12-23 2015-11-18 中国科学院高能物理研究所 现场可编程门阵列器件自重配置装置及方法
US9699009B1 (en) * 2016-06-30 2017-07-04 International Business Machines Corporation Dual-mode non-return-to-zero (NRZ)/ four-level pulse amplitude modulation (PAM4) receiver with digitally enhanced NRZ sensitivity

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050156620A1 (en) * 2004-01-15 2005-07-21 Honeywell International Inc. Radiation hardening of logic circuitry using a cross enabled, interlocked logic system and method
US20090189634A1 (en) * 2008-01-28 2009-07-30 Actel Corporation Single event transient mitigation and measurement in integrated circuits
WO2016060617A1 (en) * 2014-10-15 2016-04-21 Agency For Science, Technology And Research Flip-flop circuit, method of controlling a flip-flop circuit and memory device

Also Published As

Publication number Publication date
US20180138942A1 (en) 2018-05-17
IL255472A0 (en) 2017-12-31
US10454524B2 (en) 2019-10-22
EP3322095A1 (de) 2018-05-16
EP3322095B1 (de) 2021-02-24

Similar Documents

Publication Publication Date Title
DE69418020T2 (de) Ausgangspufferkreis, Eingangspufferkreis und Zweirichtungspufferkreis für mehrere Spannungssysteme
EP1086531B1 (de) Logikgatter
DE69412891T2 (de) Überspannungsschutzschaltung
DE3787945T2 (de) Chip-Ausgangsschnittstellenschaltung.
DE69512148T2 (de) Erkennung von verborgenen Fehlern in einer redundanten Stromversorgungseinheit
DE69508860T2 (de) Chip-Ausgangstreiberschaltung
EP2184854A1 (de) Pegelschieber mit Natural-Transistoren
DE102015204606A1 (de) Sende- und Empfangsschaltung zum Übermitteln von differentiellen und single-ended Signalen über Übertragungsleitungen
DE4112891A1 (de) Halbleiterspeicher mit redundanten bitleitungen
DE102016121696A1 (de) Tristate-fähiger querstromfreier Ausgangspuffer
DE2925331C2 (de) Integrierte Schaltung mit mehrfach benutzbaren Anschlüssen
DE2944370B2 (de) Schaltung zur Isolierung von Datenquellen gegen eine gemeinschaftlich zu verschiedenen Zeiten benutzte Datenschiene
CH716358A2 (de) Leistungswandler mit Erkennung eines Kurzschlussstroms.
DE69128603T2 (de) Integrierte Schaltung mit einem Widerstandsnetz teilenden Datenausgang
DE102010006383B4 (de) Elektronische Schaltungsanordnung zum Verarbeiten von binären Eingabewerten
DE10217375B4 (de) Schaltungsanordnung und Verfahren zur Erzeugung eines Dual-Rail-Signals
EP0985271B1 (de) Eingangsschaltung für eine integrierte schaltung
EP1998448A2 (de) Elektrischer Schaltkreis mit Doppel-Modul-Redundanz zur Handhabung von Single-Event-Effekten
DE69903161T2 (de) Schnittstellenmodul mit schutzkreis und verfahren um eine schnittstelle zu schützen
DE102017214144B4 (de) Elektrische Schaltung für ein Common Mode Feedback System
DE102013113474B3 (de) Verbindungseinrichtung, Verfahren zu deren Betrieb sowie Buskommunikationsvorrichtung
DE69734154T2 (de) Integrierter und schaltbarer leitungsabschluss
EP3322620B1 (de) Vorrichtung und verfahren zum ansteuern einer endstufe für einen aktuator in einem fahrzeug
DE19639635C1 (de) CMOS-Bus-Treiberschaltung
DE102023101916B4 (de) Halbleiterchip mit einer integrierten Schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R120 Application withdrawn or ip right abandoned