DE102016103384A1 - Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet - Google Patents

Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet Download PDF

Info

Publication number
DE102016103384A1
DE102016103384A1 DE102016103384.7A DE102016103384A DE102016103384A1 DE 102016103384 A1 DE102016103384 A1 DE 102016103384A1 DE 102016103384 A DE102016103384 A DE 102016103384A DE 102016103384 A1 DE102016103384 A1 DE 102016103384A1
Authority
DE
Germany
Prior art keywords
field plate
semiconductor device
plate structures
region
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016103384.7A
Other languages
English (en)
Other versions
DE102016103384B4 (de
Inventor
Ralf Siemieniec
David Laforet
Michael Hutzler
Cedric OUVRARD
Oliver Blank
Franz Hirler
Li Juin Yip
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102016103384.7A priority Critical patent/DE102016103384B4/de
Priority to US15/437,191 priority patent/US10510846B2/en
Publication of DE102016103384A1 publication Critical patent/DE102016103384A1/de
Priority to US16/691,828 priority patent/US10872957B2/en
Priority to US17/098,576 priority patent/US11462620B2/en
Priority to US17/881,842 priority patent/US20220376062A1/en
Application granted granted Critical
Publication of DE102016103384B4 publication Critical patent/DE102016103384B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Transistorzellengebiet (610) einer Halbleitervorrichtung (500) umfasst nadelförmige erste Feldplattenstrukturen (160), die sich von einer ersten Oberfläche (101) in einen Halbleiterbereich (100) erstrecken, der eine Driftstruktur (131) eines ersten Leitfähigkeitstyps enthält. Ein inneres Abschlussgebiet (692), welches das Transistorzellengebiet (610) umgibt, enthält nadelförmige zweite Feldplattenstrukturen (170). Das innere Abschlussgebiet (692) ist frei von gegendotierten Gebieten, die von einer der ersten Oberfläche (101) gegenüberliegenden zweiten Oberfläche (102) beabstandet sind. Ein äußeres Abschlussgebiet (698) ist zwischen einer lateralen Außenseite (103) des Halbleiterbereichs (100) und äußersten nadelförmigen zweiten Feldplattenstrukturen (170) angeordnet.

Description

  • HINTERGRUND
  • In Leistungshalbleitervorrichtungen, zum Beispiel IGFETs (Feldeffekttransistoren mit isolierten Gate) fließt typischerweise ein Laststrom in einer vertikalen Richtung zwischen zwei Lastelektroden, die auf gegenüberliegenden Seiten eines Halbleiterdie ausgebildet sind. In einem Sperrmodus verarmen Feldplattenstrukturen, die sich von einer Seite in das Halbleiterdie erstrecken, einen Driftbereich des Halbleiterdie und ermöglichen höhere Dotierstoffkonzentrationen im Driftbereich ohne einen nachteiligen Einfluss auf das Sperrvermögen. Ein Schrumpfen der Feldplattenstrukturen auf nadelförmige Feldplattenstrukturen ermöglicht eine gitterartige Gatestruktur zwischen den Feldplattenstrukturen, wobei die gitterartige Gatestruktur für eine größere Gesamtkanalbreite pro Einheitsfläche als vergleichbare streifenförmige Gatestrukturen sorgt.
  • Es ist wünschenswert, zuverlässige Halbleitervorrichtungen mit nadelförmigen Feldelektroden und geringen parasitären Kapazitäten zu verbessern.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird gelöst durch den Gegenstand der unabhängigen Ansprüche. Die abhängigen Ansprüche beziehen sich auf weitere Ausführungsformen.
  • Gemäß einer Ausführungsform umfasst ein Transistorzellengebiet einer Halbleitervorrichtung nadelförmige erste Feldplattenstrukturen, die sich von einer ersten Oberfläche in einen Halbleiterbereich erstrecken, der eine Driftstruktur eines ersten Leitfähigkeitstyps enthält. Ein inneres Abschlussgebiet, welches das Transistorzellengebiet umgibt, umfasst nadelförmige zweite Feldplattenstrukturen. Das innere Abschlussgebiet ist frei von gegendotierten Gebieten, die von einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche beabstandet sind. Ein äußeres Abschlussgebiet ist zwischen einer lateralen Außenseite bzw. Außenfläche des Halbleiterbereichs und äußersten bzw. ganz außen gelegenen nadelförmigen zweiten Feldplattenstrukturen angeordnet.
  • Gemäß einer anderen Ausführungsform umfasst eine elektronische Baugruppe eine Halbleitervorrichtung, wobei ein Transistorzellengebiet der Halbleitervorrichtung nadelförmige erste Feldplattenstrukturen umfasst, die sich von einer ersten Oberfläche in einen Halbleiterbereich erstrecken. Der Halbleiterbereich enthält eine Driftstruktur eines ersten Leitfähigkeitstyps. Ein inneres Abschlussgebiet, welches das Transistorzellengebiet umgibt, umfasst nadelförmige zweite Feldplattenstrukturen. Das innere Abschlussgebiet ist frei von gegendotierten Gebieten, die von einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche beabstandet sind. Ein äußeres Abschlussgebiet ist zwischen einer lateralen Außenseite des Halbleiterbereichs und ganz außen gelegenen nadelförmigen zweiten Feldplattenstrukturen angeordnet.
  • Der Fachmann erkennt zusätzliche Merkmale und Vorteile nach Lesen der folgenden Beschreibung und Betrachten der begleitenden Zeichnungen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1A ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung, die nadelförmige erste Feldplattenstrukturen in einem Transistorzellengebiet mit Sourcegebieten und nadelförmige zweite Feldplattenstrukturen in einem Abschlussgebiet ohne Sourcegebiete umfasst, gemäß einer Ausführungsform.
  • 1B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 1A entlang einer Linie B-B.
  • 1C ist eine vergrößerte Ansicht eines Details von 1B.
  • 2A ist eine schematische perspektivische Ansicht, die die elektrostatische Potentialverteilung in einem Bereich einer Halbleitervorrichtung mit fünf Reihen nadelförmiger zweiter Feldplattenstrukturen in einem Abschlussgebiet zum Veranschaulichen von Effekten der Ausführungsformen zeigt.
  • 2B ist eine schematische perspektivische Ansicht, die die Verteilung einer Stoßionisation in einem Bereich einer Halbleitervorrichtung mit fünf Reihen nadelförmiger zweiter Feldplattenstrukturen in einem Abschlussgebiet zum Veranschaulichen von Effekten der Ausführungsformen zeigt.
  • 3A ist eine schematische perspektivische Ansicht, die die elektrostatische Potentialverteilung in einem Bereich einer Halbleitervorrichtung mit zehn Reihen nadelförmiger zweiter Feldplattenstrukturen in einem Abschlussgebiet zum Veranschaulichen von Effekten der Ausführungsformen zeigt.
  • 3B ist eine schematische perspektivische Ansicht, die die Verteilung einer Stoßionisation in einem Bereich einer Halbleitervorrichtung mit zehn Reihen nadelförmiger zweiter Feldplattenstrukturen in einem Abschlussgebiet zum Veranschaulichen von Effekten der Ausführungsformen zeigt.
  • 4A ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform mit einem schmalen Übergangsgebiet und einer Feldstoppschicht.
  • 4B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 4A entlang Linie B-B.
  • 4C ist eine vergrößerte Ansicht eines Details von 4B.
  • 5 ist eine schematische vertikale Querschnittsansicht eines äußeren Abschlussgebiets gemäß einer Ausführungsform, die sich auf eine Drainfeldplatte bezieht.
  • 6 ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform mit einem Gateverbinder, der zwischen Bereichen eines Zwischenschichtdielektrikums ausgebildet ist.
  • 7 ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die Transistorzellen mit hexagonaler Querschnittsfläche betrifft.
  • 8A ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die fünf Reihen nadelförmiger zweiter Feldplattenstrukturen in einem Abschlussgebiet umfasst.
  • 8B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 8A entlang Linie B-B.
  • 9A ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung, die nadelförmige Feldplattenstrukturen enthält, gemäß einer Ausführungsform mit eng beabstandeten Feldplattenstrukturen im Abschlussgebiet.
  • 9B ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung, die nadelförmige Feldplattenstrukturen enthält, gemäß einer Ausführungsform mit weiten Feldplattenstrukturen im Abschlussgebiet.
  • 10 ist ein schematisches Schaltungsdiagramm einer elektronischen Baugruppe gemäß einer Ausführungsform, die sich auf Schaltnetzteile und Motorantriebe bezieht.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff ”elektrisch verbunden” beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff ”elektrisch gekoppelt” umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” nächst zu dem Dotierungskonzentration ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsgebiets ist, während ein ”n+”-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A bis 1C beziehen sich auf eine Halbleitervorrichtung 500, die eine Vielzahl identischer Transistorzellen TC umfasst. Die Halbleitervorrichtung 500 kann ein IGFET, zum Beispiel ein MOSFET (Metall-Oxid-Halbleiter-FET) in der gewöhnlichen Bedeutung, einschließlich FETs mit Metall-Gates sowie FETs mit Halbleitergates, zum Beispiel aus polykristallinem Silizium, sein oder einen solchen enthalten. Gemäß einer anderen Ausführungsform kann die Halbleitervorrichtung 500 ein IGBT (Bipolartransistor mit isoliertem Gate) oder eine MCD (MOS-gesteuerte Diode) sein.
  • Die Halbleitervorrichtung 500 basiert auf einem Halbleiterbereich 100 aus einem einkristallinen Halbleitermaterial wie etwa Silizium (Si), Siliziumcarbid (SiC), Germanium (Ge), einem Silizium-Germanium-Kristall (SiGe), Galliumnitrid (GaN), Galliumarsenid (GaAs) oder irgendeinem anderen AIIIBV-Halbleiter.
  • Der Halbleiterbereich 100 weist eine erste Oberfläche 101 auf, welche annähernd planar sein kann oder welche durch eine Ebene definiert sein kann, die durch koplanare Oberflächenabschnitte aufgespannt wird, sowie eine planare zweite Oberfläche 102, die zur ersten Oberfläche 101 parallel ist. Eine Distanz zwischen den ersten und zweiten Oberflächen 101, 102 hängt von einem Spannungssperrvermögen ab, für das die Halbleitervorrichtung 500 spezifiziert ist, und kann zumindest 20 μm betragen. Gemäß anderen Ausführungsformen kann die Distanz in dem Bereich von mehreren hundert μm liegen. Eine laterale Außenseite 103, welche zu den ersten und zweiten Oberflächen 101, 102 geneigt ist, verbindet die ersten und zweiten Oberflächen 101, 102.
  • In einer zur Querschnittsebene senkrechten Ebene kann der Halbleiterbereich 100 eine rechteckige Form mit einer Kantenlänge von mehreren Millimetern aufweisen. Eine Normale zur ersten Oberfläche 101 definiert eine vertikale Richtung, und Richtungen orthogonal zur vertikalen Richtung sind horizontale Richtungen.
  • Der Halbleiterbereich 100 umfasst eine Drainstruktur 130, die eine Driftstruktur 131 eines ersten Leitfähigkeitstyps und einen Kontaktbereich 139 zwischen der Driftstruktur 131 und der zweiten Oberfläche 102 umfasst. Zumindest in Bereichen der vertikalen Ausdehnung der Driftstruktur 131 kann eine Dotierstoffkonzentration mit zunehmender Distanz zur ersten Oberfläche 101 allmählich oder in Stufen zunehmen oder abnehmen. Gemäß anderen Ausführungsformen kann die Dotierstoffkonzentration in der Driftstruktur 131 annähernd gleichmäßig sein. Eine mittlere Dotierstoffkonzentration in der Driftstruktur 131 kann zwischen 1E13 cm–3 und 1E18 cm–3, zum Beispiel in einem Bereich von 5E15 cm–3 bis 1E17 cm–3, liegen. Für einen auf Silizium basierenden Halbleiterbereich 100 kann die mittlere Dotierstoffkonzentration in der Driftstruktur 131 zwischen 1E15 cm–3 und 1E17 cm–3, zum Beispiel in einem Bereich von 5E15 cm 3 bis 5E16 cm–3, liegen.
  • Der Kontaktbereich 139 kann ein hochdotiertes Basissubstrat oder eine hochdotierte Schicht sein. Entlang der zweiten Oberfläche 102 ist eine Dotierstoffkonzentration in dem Kontaktbereich 139 ausreichend hoch, um einen ohmschen Kontakt mit einem Metall zu bilden, das direkt an die zweite Oberfläche 102 grenzt. Falls der Halbleiterbereich 100 auf Silizium basiert, kann in einem n-leitfähigen Kontaktbereich 139 die Dotierstoffkonzentration entlang der zweiten Oberfläche 102 zumindest 1E18 cm–3, zum Beispiel zumindest 5E19 cm–3, betragen. In einem p-leitfähigen Kontaktbereich 139 kann die Dotierstoffkonzentration zumindest 1E16 cm–3, beispielsweise mindestens 5E17 cm–3, betragen. Für IGFETs und Halbleiterdioden weist der Kontaktbereich 139 die gleiche Leitfähigkeit wie die Driftstruktur 131 auf. Für IGBTs kann der Kontaktbereich 139 den komplementären zweiten Leitfähigkeitstyp aufweisen.
  • Die Drainstruktur 130 kann weitere dotierte Gebiete, zum Beispiel eine Feldstoppschicht oder eine Pufferzone zwischen der Driftstruktur 131 und dem Kontaktbereich 139 oder Sperr- bzw. Barrierenzonen, aufweisen.
  • Ein Transistorzellengebiet 610 umfasst die Transistorzellen TC, wobei eine Gatestruktur 150, die ein reguläres Gitter bildet, Transistorabschnitte TS der Transistorzellen TC voneinander trennt. Die Gatestruktur 150 kann ein vollständiges Gitter bilden, dessen Maschen die Transistorabschnitte TS komplett umgeben, oder Lücken enthalten, wo Verbindungsabschnitte des Halbleiterbereichs 100 Brücken zwischen benachbarten Transistorabschnitten TS bilden. Gemäß der veranschaulichten Ausführungsform bildet die Gatestruktur 150 ein reguläres und vollständiges Gitter, und die Transistorabschnitte TS sind in den Maschen der Gatestruktur 150 ausgebildet.
  • Die Gatestruktur 150 erstreckt sich von der ersten Oberfläche 101 in den Halbleiterbereich 100 und kann streifenförmige Gate-Randbereiche 153 sowie Gate-Knotenbereiche 154 umfassen. Innerhalb des Transistorzellengebiets 610 erstreckt sich jeder Gate-Randbereich 153 entlang einem gemeinsamen Rand zweier benachbarter Transistorabschnitte TS. Die Gate-Randbereiche 153 weisen eine gleichmäßige Breite auf und sind ohne Biegungen gerade. Die Gate-Randbereiche 153 können entlang allen Rändern von Transistorabschnitten TS aller funktionalen Transistorzellen TC innerhalb des Transistorzellengebiets 610 ausgebildet sein.
  • Die Gate-Knotenbereiche 154 verbinden zwei, drei oder mehr der Gate-Randbereiche 153 miteinander und sind an einigen der oder allen Knoten der Gatestruktur 150 ausgebildet, wobei die Gatestruktur 150 zwei oder mehr verschiedene Arten von Knotenbereichen 154 umfassen kann.
  • Die Gate-Knotenbereiche 154 können so ausgebildet sein, dass ein minimaler Innenwinkel der Transistorabschnitte TS zumindest 120°, zum Beispiel zumindest 135°, beträgt.
  • Eine horizontale Querschnittsfläche der Gate-Knotenbereiche 154 kann streifenförmige Teilflächen mit einer Breite der Gate-Randbereiche 153 und eine, zwei, drei oder vier gleichschenklige dreieckige Teilflächen umfassen, die jeweils zwischen zwei der streifenförmigen Teilflächen passen.
  • Die Gate-Knotenbereiche 154 sind so angeordnet, dass jeder der Gate-Randbereiche 153 mit den anderen Gate-Randbereichen 153 durch Verbindungen innerhalb des Transistorzellengebiets 610, durch Verbindungen außerhalb des Transistorzellengebiets 610 oder durch sowohl Verbindungen innerhalb des Transistorzellengebiets 610 als auch Verbindungen außerhalb des Transistorzellengebiets 610 verbunden ist.
  • Die Gatestruktur 150 umfasst eine leitfähige Gateelektrode 155, die eine hochdotierte polykristalline Siliziumschicht und/oder eine metallhaltige Schicht umfasst oder aus einer solchen besteht. Die Gateelektrode 155 ist gegen den Halbleiterbereich 100 vollständig isoliert, wobei ein Gatedielektrikum 151 die Gateelektrode 155 zumindest von Bodygebieten 120 trennt. Das Gatedielektrikum 151 koppelt kapazitiv die Gateelektrode 155 mit Kanalbereichen der Bodygebiete 120. Das Gatedielektrikum 151 kann ein Halbleiteroxid, zum Beispiel thermisch gewachsenes oder abgeschiedenes Siliziumoxid, ein Halbleiternitrid, zum Beispiel abgeschiedenes oder thermisch gewachsenes Siliziumnitrid, ein Halbleiteroxinitrid, zum Siliziumoxinitrid, oder eine Kombination davon umfassen oder daraus bestehen. Die Gateelektrode 155 ist mit einem Gateanschluss G der Halbleitervorrichtung 500 elektrisch verbunden oder gekoppelt.
  • Eine vertikale Ausdehnung der Gatestrukturen 150 kann in einem Bereich von 100 nm bis 5000 nm, zum Beispiel in einem Bereich von 300 nm bis 1000 nm, liegen. Eine horizontale Breite der Gate-Randbereiche 153 kann in einem Bereich von 100 nm bis 1000 nm, zum Beispiel von 250 nm bis 750 nm, liegen.
  • Die Transistorabschnitte TS der Transistorzellen TC sind in den Maschen der Gatestruktur 150 und umfassen halbleitende Bereiche der Transistorzellen TC sowie erste Feldplattenstrukturen 160, die sich von der ersten Oberfläche 101 in den Halbleiterbereich 100 erstrecken. Bereiche der ersten Feldplattenstrukturen 160 zwischen der ersten Oberfläche 101 und vergrabenen Endbereichen können annähernd vertikale Seitenwände aufweisen oder können unter einem Winkel von zum Beispiel 89 Grad bezüglich der ersten Oberfläche 101 geringfügig konisch verlaufen bzw. angeschrägt sein. Die Seitenwände können gerade oder geringfügig ausbauchend sein.
  • Die ersten Feldplattenstrukturen 160 können entlang parallelen Linien gleich beabstandet sein, wobei eine Vielzahl erster Feldplattenstrukturen 160 mit der gleichen horizontalen Querschnittsfläche entlang jeder Linie angeordnet sein kann und wobei die Linien gleich beabstandet sein können.
  • Jede erste Feldplattenstruktur 160 umfasst jeweils eine leitfähige Feldelektrode 165 und ein erstes Felddielektrikum 161, das die erste Feldelektrode 165 umgibt. Die erste Feldelektrode 165 umfasst eine hochdotierte Siliziumschicht und/oder eine metallhaltige Schicht oder besteht aus einer solchen. Das erste Felddielektrikum 161 trennt die erste Feldelektrode 165 vom umgebenden Halbleitermaterial des Halbleiterbereichs 100 und kann eine thermisch gewachsene Siliziumoxidschicht, eine abgeschiedene Siliziumoxidschicht, zum Beispiel ein Siliziumoxid basierend auf TEOS (Tetraethylorthosilikat), oder beides umfassen oder daraus bestehen.
  • Eine vertikale Ausdehnung der ersten Feldplattenstruktur 160 ist kleiner als eine Distanz zwischen der ersten Oberfläche 101 und dem Kontaktbereich 139, so dass die Driftstruktur 131 einen durchgehenden Driftabschnitt 131a zwischen den ersten Feldplattenstrukturen 160 und dem Kontaktbereich 139 sowie säulenförmige Driftabschnitte 131b zwischen benachbarten ersten Feldplattenstrukturen 160 umfassen kann. Eine vertikale Ausdehnung der ersten Feldplattenstrukturen 160 ist größer als eine vertikale Ausdehnung der Gatestruktur 150. Die vertikale Ausdehnung der ersten Feldplattenstrukturen 160 kann in einem Bereich von 1 μm bis 50 μm, zum Beispiel in einem Bereich von 2 μm bis 20 μm, liegen. Erste horizontale Ausdehnungen der ersten Feldplattenstrukturen 160 können jeweils in einem Bereich von 0,1 μm bis 20 μm, zum Beispiel in einem Bereich von 0,2 μm bis 5 μm, liegen.
  • Die Querschnittsflächen der ersten Feldelektroden 165 und der ersten Feldplattenstrukturen 160 können Rechtecke, reguläre oder verzerrte Polygone mit oder ohne gerundete und/oder angeschrägte Ecken, Ellipsen oder Ovale sein. Gemäß einer Ausführungsform sind zwei orthogonale horizontale Ausdehnungen annähernd gleich, und die Querschnittsflächen der ersten Feldelektroden 165 und der ersten Feldplattenstrukturen 160 sind Kreise oder reguläre Polygone mit oder ohne gerundete oder angeschrägte Ecken wie etwa Oktagone, Hexagone oder Vierecke.
  • Die ersten Feldplattenstrukturen 160 ermöglichen hohe Dotierstoffkonzentrationen in der Driftstruktur 131 ohne Verlust eines Sperrvermögens der Halbleitervorrichtung 500. Die nadelförmigen ersten Feldelektroden 165 vergrößern die verfügbare Querschnittsfläche für die Driftstruktur 131 und reduzieren den Einschaltwiderstand RDSon verglichen mit streifenförmigen Feldelektroden.
  • Die Transistorabschnitte TS mit den halbleitenden Bereichen der Transistorzellen TC sind in Mesaabschnitten des Halbleiterbereichs 100 ausgebildet, die von einem durchgehenden Abschnitt des Halbleiterbereichs 100 zwischen den ersten Feldplattenstrukturen 160 und der zweiten Oberfläche 102 vorstehen. Eine horizontale mittlere Breite der Mesaabschnitte kann in einem Bereich von 0,2 μm bis 10 μm, zum Beispiel in einem Bereich von 0,3 μm bis 1 μm, liegen.
  • Jeder Transistorabschnitt TS umfasst ein Bodygebiet 120 des zweiten Leitfähigkeitstyps. Die Bodygebiete 120 bilden erste pn-Übergänge pn1 mit der Drainstruktur 130, zum Beispiel den säulenartigen Driftabschnitten 131b, und zweite pn-Übergänge pn2 mit Sourcegebieten 110, die zwischen den Bodygebieten 120 und der ersten Oberfläche 101 ausgebildet sind. Die Bodygebiete 120 umgeben vollständig die ersten Feldplattenstrukturen 160 in einer horizontalen Ebene. Jedes Bodygebiet 120 kann einen hochdotierten Bereich zum Ausbilden eines ohmschen Kontaktes mit einer Metallkontaktstruktur umfassen.
  • Die Sourcegebiete 110 können Wannen sein, die sich von der ersten Oberfläche 101 in den Halbleiterbereich 100, zum Beispiel in die Bodygebiete 120, erstrecken. Ein Sourcegebiet 110 kann die erste Feldplattenstruktur 160 umgeben, oder zwei oder mehr getrennte Sourcegebiete 110 können um die erste Feldplattenstruktur 160 in einer horizontalen Ebene ausgebildet sein. Die Sourcegebiete 110 können direkt an die ersten Feldplattenstrukturen 160 grenzen oder können von den ersten Feldplattenstrukturen 160 beabstandet sein.
  • Die Sourcegebiete 110 sowie die Bodygebiete 120 sind mit einer ersten Lastelektrode 310 elektrisch verbunden. Die erste Lastelektrode 310 kann mit einem ersten Lastanschluss L1, zum Beispiel dem Sourceanschluss, falls die Halbleitervorrichtung 500 ein IGFET ist, einem Emitteranschluss, falls die Halbleitervorrichtung 500 ein IGBT ist, oder einem Anodenanschluss, falls die Halbleitervorrichtung 500 eine Halbleiterdiode ist, elektrisch gekoppelt oder verbunden sein.
  • Eine zweite Lastelektrode 320, welche direkt an die zweite Oberfläche 102 und den Kontaktbereich 139 grenzt, kann einen zweiten Lastanschluss L2 bilden, welcher der Drainanschluss sein kann, falls die Halbleitervorrichtung 500 ein IGFET ist, ein Kollektoranschluss, falls die Halbleitervorrichtung 500 ein IGBT ist, oder ein Kathodenanschluss, falls die Halbleitervorrichtung 500 eine Halbleiterdiode ist, oder kann damit elektrisch verbunden sein.
  • Die ersten Feldelektroden 165 können mit der ersten Lastelektrode 310, mit einem anderen Anschluss der Halbleitervorrichtung 500, mit einem Ausgang einer internen oder externen Treiberschaltung elektrisch verbunden sein oder auf freiem Potential liegen. Die ersten Feldelektroden 165 können auch in verschiedene Teilelektroden unterteilt sein, welche voneinander isoliert sein können und welche mit identischen oder verschiedenen Potentialen gekoppelt sein können.
  • In den veranschaulichten Ausführungsformen, und für die folgende Beschreibung, sind die Bodygebiete 120 vom p-Typ, wohingegen die Sourcegebiete 110 und die Driftstruktur 131 vom n-Typ sind. Ähnliche Betrachtungen, wie sie im Folgenden skizziert werden, finden auch Anwendung auf Ausführungsformen mit Bodygebieten 120 vom n-Typ, Sourcegebieten 110 vom p-Typ und einer Driftstruktur 131 vom p-Typ.
  • Wenn eine an die Gateelektrode 155 angelegte Spannung eine voreingestellte Schwellenspannung übersteigt, sammeln sich Elektronen und bilden Inversionskanäle in den Kanalbereichen der Bodygebiete 120, die direkt an das Gatedielektrikum 151 in den Bodygebieten 120 grenzen. Die zweiten pn-Übergänge pn2 mit den Inversionskanälen werden in einem in Durchlass- bzw. Vorwärtsrichtung vorgespannten Zustand der Halbleitervorrichtung 500 für Elektronen transparent, wobei eine positive Spannung zwischen der Drainstruktur 130 und den Sourcegebieten 110 angelegt wird, und ein Laststrom fließt zwischen den ersten und zweiten Lastanschlüssen L1, L2 in einer vertikalen Richtung durch die Halbleitervorrichtung 500.
  • Ein Abschlussgebiet 690 ohne funktionale Transistorzellen TC umgibt das Transistorzellengebiet 610 und kann direkt an eine laterale Außenseite 103 des Halbleiterbereichs 100 grenzen. Das Abschlussgebiet 690 ist frei von Kontaktstrukturen, die Bereiche der Driftstruktur 131 direkt oder über pn-Übergänge oder über unipolare Homoübergänge mit der ersten Lastelektrode 310 elektrisch verbinden.
  • Das Abschlussgebiet 690 umfasst ein inneres Abschlussgebiet 692, das das Transistorzellengebiet 610 umgibt und das nadelförmige zweite Feldplattenstrukturen 170 umfasst, die sich in die Driftstruktur 131 des Abschlussgebietes 690 erstrecken. Das innere Abschlussgebiet 692 ist frei von gegendotierten Gebieten, die Dotierstoffe des Leitfähigkeitstyps der Bodygebiete 120 enthalten und die von der zweiten Oberfläche 102 beabstandet sind. Der Ausdruck ”gegendotiertes Gebiet” umfasst Gebiete des Leitfähigkeitstyps der Bodygebiete 120, welche pn-Übergänge mit der Driftstruktur 131 bilden, sowie Gebiete des Leitfähigkeitstyps der Driftstruktur 131, worin eine Netto-Dotierstoffkonzentration geringer als in angrenzenden Bereichen der Driftstruktur 131 ist und welche unipolare Homoübergänge mit der Driftstruktur 131 bilden.
  • Keine pn-Übergänge oder unipolaren Homoübergänge sind zwischen den zweiten Feldplattenstrukturen 170 ausgebildet oder grenzen direkt an die zweiten Feldplattenstrukturen 170. Zwischen den und um die zweiten Feldplattenstrukturen 170 enthält die Driftstruktur 131 keine Dotierstoffe eines komplementären Leitfähigkeitstyps. Die Dotierstoffkonzentration ist gleichmäßig oder nimmt entlang nur einer Richtung oder nur entlang zwei orthogonalen Richtungen allmählich zu oder ab.
  • Das innere Abschlussgebiet 692 kann vollständig frei von dotierten Zonen sein, die den Sourcegebieten 110 in Position und Dotierstoffkonzentration äquivalent sind, und/oder kann frei von Kontaktstrukturen sein, die dotierte Zonen, die Sourcegebieten 110 äquivalent sind, mit der ersten Lastelektrode 310 oder mit einem Knoten mit einem Potential elektrisch verbinden, das näher zu demjenigen der ersten Lastelektrode 310 als zur zweiten Lastelektrode 320 liegt.
  • Die zweiten Feldplattenstrukturen 170 können aus zumindest einem von isolierenden und intrinsisch halbleitenden Materialien bestehen. Gemäß der veranschaulichten Ausführungsform umfassen zumindest einige der oder alle Feldplattenstrukturen 170 eine zweite Feldelektrode 175 und ein zweites Felddielektrikum 171, das jeweils die zweite Feldelektrode 175 umgibt.
  • Die zweite Feldelektrode 175 kann potentialfrei sein bzw. auf freiem Potential liegen oder kann mit einer Hilfselektrode 390 elektrisch verbunden sein, welche mit einem Hilfsanschluss AX der Halbleitervorrichtung 500 verbunden sein kann, mit einem internen Schaltungsknoten oder mit einem Ausgang einer internen Treiberschaltung. Gemäß einer anderen Ausführungsform bilden die Hilfselektrode 390 und die erste Lastelektrode 310 eine gemeinsame Elektrode, so dass sowohl die ersten als auch die zweiten Feldelektroden 165, 175 mit der ersten Lastelektrode 310 und dem ersten Lastanschluss L1 verbunden sind.
  • Die zweite Feldelektrode 175 umfasst eine dotierte polykristalline Siliziumschicht und/oder eine metallhaltige Schicht oder besteht aus einer solchen. Das zweite Felddielektrikum 171 trennt die zweite Feldelektrode 175 von dem umgebenden Halbleitermaterial des Halbleiterbereichs 100 und kann eine thermisch gewachsene Siliziumoxidschicht umfassen oder daraus bestehen. Gemäß einer Ausführungsform kann das zweite Felddielektrikum 171 eine abgeschiedene Siliziumoxidschicht, zum Beispiel ein auf TEOS basierendes Siliziumoxid, umfassen oder daraus bestehen.
  • Die ersten und zweiten Felddielektrika 161, 171 können die gleiche Dicke und die gleiche Konfiguration, zum Beispiel die gleiche Schichtstruktur, aufweisen. Falls zum Beispiel sowohl die ersten als auch die zweiten Felddielektrika 161, 171 aus einem thermisch gewachsenen Halbleiteroxid, zum Beispiel Siliziumoxid, bestehen, kann die Dicke des ersten Felddielektrikums 161 gleich der Dicke des zweiten Felddielektrikums 171 sein. Falls die ersten und zweiten Felddielektrika 161, 171 eine abgeschiedene Oxidschicht umfassen, kann die Dicke der abgeschiedenen Oxidschicht die gleiche wie in den ersten und zweiten Felddielektrika 161, 171 sein.
  • Die vertikale Ausdehnung der zweiten Feldplattenstrukturen 170 ist gleich der vertikalen Ausdehnung der ersten Feldplattenstrukturen 160 oder kann größer als diese sein. Eine horizontale Querschnittsfläche der zweiten Feldplattenstrukturen 170 kann gleich einer horizontalen Querschnittsfläche der ersten Feldplattenstrukturen 160 oder größer als diese sein. Gemäß einer Ausführungsform können die ersten und zweiten Feldplattenstrukturen 160, 170 die gleiche horizontale Querschnittsform und Querschnittsfläche aufweisen und können im gleichen Fotolithografieprozess gleichzeitig gebildet werden.
  • Mittelpunkte CP der zweiten Feldplattenstrukturen 170 und der ersten Feldplattenstrukturen 160 können so gleichmäßig beabstandet sein, dass die zweiten Feldplattenstrukturen 170 und die ersten Feldplattenstrukturen 160 einander in einem regulären Muster bzw. einer regulären Struktur ergänzen, wobei Distanzen von Mitte zu Mitte zwischen benachbarten zweiten Feldplattenstrukturen 170, zwischen benachbarten ersten und zweiten Feldplattenstrukturen 160, 170 und zwischen benachbarten ersten Feldplattenstrukturen 160 gleich sind. Die Anordnung der Mittelpunkte der zweiten Feldplattenstrukturen 170 kann kongruent zu der Anordnung der Mittelpunkte eines Teils der ersten Feldplattenstrukturen 160 sein. Mit anderen Worten bilden die ersten Feldplattenstrukturen 160 einen ersten Teil des regulären Musters bzw. einer regulären Struktur, und die zweiten Feldplattenstrukturen 170 können einen zweiten Teil der gleichen regulären Struktur bilden.
  • Die Anzahl von Reihen zweiter Feldplattenstrukturen 170 im Abschlussgebiet 690 zwischen dem Transistorzellengebiet 610 und der lateralen Außenseite 103 kann zwischen 2 und 21, zum Beispiel zwischen 5 und 15, liegen. Das Abschlussgebiet 690 umfasst ferner ein äußeres Abschlussgebiet 698, das zwischen der lateralen Außenseite 103 und den äußersten zweiten Feldplattenstrukturen 170 des inneren Abschlussgebiets 692 angeordnet ist. Das äußere Abschlussgebiet 698 kann eine Randkonstruktion 350 umfassen, die eine leitfähige Struktur enthält, die von der ersten Lastelektrode 310 elektrisch getrennt ist. Die leitfähige Struktur kann mit der zweiten Lastelektrode 320 so elektrisch gekoppelt sein, dass während eines Betriebs der Halbleitervorrichtung 500 ein elektrisches Potential der leitfähigen Struktur gleich oder zumindest nahe demjenigen der zweiten Lastelektrode 320 ist.
  • Das äußere Abschlussgebiet 698 kann gegendotierte Gebiete umfassen, die von der zweiten Oberfläche 102 beabstandet sind und die pn-Übergänge mit der Driftstruktur 131 bilden, wobei der Leitfähigkeitstyp gegendotierter Gebiete der Leitfähigkeitstyp der Bodygebiete 120 ist. Gemäß einer anderen Ausführungsform ist das äußere Abschlussgebiet 698 frei von gegendotierten Gebieten, die von der zweiten Oberfläche 102 beabstandet sind und die pn-Übergänge mit der Driftstruktur 131 bilden. Gemäß einer weiteren Ausführungsform ist das äußere Abschlussgebiet 698 vollkommen frei von gegendotierten Gebieten.
  • Das äußere Abschlussgebiet 698 kann Grabenstrukturen umfassen, die sich von der ersten Oberfläche 101 in den Halbleiterbereich 100 erstrecken, wobei die Grabenstrukturen leitfähige Strukturen umfassen können, die von den zweiten Feldelektroden 175 elektrisch getrennt sind. Gemäß einer anderen Ausführungsform ist das äußere Abschlussgebiet 698 frei von Grabenstrukturen, die sich von der ersten Oberfläche 101 in den Halbleiterbereich 100 erstrecken.
  • Ein Übergangsgebiet 650, das ein oder mehrere Bodygebiete 120 umfasst, die die Driftstruktur 131 von der ersten Oberfläche 101 trennen, kann das Transistorzellengebiet 610 und das Abschlussgebiet 690 trennen. Das Übergangsgebiet 650 kann frei von Kontaktstrukturen sein, die dotierte Gebiete im Halbleiterbereich 100 mit der ersten Lastelektrode 310 elektrisch verbinden, und kann weitere erste oder weitere zweite Feldplattenstrukturen 160, 170 umfassen. Das Übergangsgebiet 650 ist ebenfalls frei von steuerbaren Transistorzellen TC und kann vollständig frei von dotierten Zonen sein, die den Sourcegebieten 110 bezüglich Position und Dotierstoffkonzentration äquivalent sind.
  • Im Übergangsgebiet 650 kann die Gatestruktur 150 Verbindungsbereiche 157 umfassen, die Endbereiche der Gatestruktur 150 bilden, wobei eine Breite der Verbindungsbereiche 157 größer als eine Breite der Gate-Randbereiche 153 sein kann.
  • Schnitte der ersten pn-Übergänge pn1 zwischen den Bodygebieten 120 des Übergangsgebiets 650 und einem Randabschnitt 131c der Driftstruktur 131 und der ersten Oberfläche 101 bilden Bereiche der Grenze zwischen dem Übergangsgebiet 650 und dem Abschlussgebiet 690.
  • Jeder Schnitt zwischen der ersten Oberfläche 101 und einem pn-Übergang pn1 verläuft von einer zweiten Feldplattenstruktur 170 zu einer benachbarten zweiten Feldplattenstruktur 170, wobei beide zweite Feldplattenstrukturen 170 die gleiche Distanz zum Transistorzellengebiet 610 aufweisen. Mit anderen Worten schneidet ein Außenrand des Bodygebiets 120 an jeder Seite des Transistorzellengebiet 610 in der fertiggestellten Halbleitervorrichtung 500 eine Reihe zweiter Feldplattenstrukturen 170. Die Position der Schnitte zwischen einer ersten Oberfläche 101 und ersten pn-Übergängen pn1 resultiert aus der Position eines Rands einer Implantationsmaske, die zum Implantieren der Dotierstoffe genutzt wird, die das Bodygebiet 120 definieren, und der Wärmebilanz, die nach der Implantation angewendet wird.
  • Gemäß einer Ausführungsform kreuzen direkte virtuelle Verbindungslinien zwischen benachbarten Schnitten zwischen einer ersten Oberfläche 101 und einem ersten pn-Übergang pn1 zentrale Bereiche der zweiten Feldplattenstrukturen 170, wobei eine minimale Distanz zwischen den Mittelpunkten der zweiten Feldplattenstrukturen 170 und den virtuellen Verbindungslinien höchstens 40%, zum Beispiel höchstens 25%, einer größten Breite der zweiten Feldplattenstrukturen 170 in der Ebene der ersten Oberfläche 101 beträgt.
  • In dem inneren Abschlussgebiet 692 und dem Übergangsgebiet 650 sind keine weiteren Strukturen ausgebildet, die einen zusätzlichen Prozess benötigen. Die Abschlusskonstruktion der Halbleitervorrichtung 500 kommt ohne zusätzliche Prozesse aus und kombiniert somit ein hohes Sperrvermögen des Abschlussgebiets 690 mit geringen Fluktuationen der Lawinendurchbruchsspannung, einer hohen Lawinenunempfindlichkeit und geringen Prozesskosten.
  • Alternativ dazu kann ein kontinuierlicher, streifenförmiger Endgraben einen Rahmen bilden, der das Transistorzellengebiet vollständig umgibt. Um ein hohes Sperrvermögen und eine hohe Lawinenunempfindlichkeit zu erreichen, muss die vertikale Ausdehnung des Rahmengrabens auf die vertikale Ausdehnung der Feldplattenstrukturen im Transistorzellengebiet 610 abgestimmt werden, und ein zusätzlicher Prozess muss hinzugefügt werden, um die Grabentiefe des Rahmengrabens von der Grabentiefe des nadelförmigen Feldplattengrabens zu entkoppeln. Gemäß einer anderen Alternative bildet ein zusätzlicher Prozess dickere Felddielektrika im Abschlussgebiet als in einem Transistorzellengebiet. Im Gegensatz dazu stellt die Abschlusskonstruktion der Halbleitervorrichtung 500 ein hohes Sperrvermögen und hohe Lawinenunempfindlichkeit ohne zusätzliche Prozesse sicher.
  • Schließlich sind im Vergleich zu einem Abschlussgebiet mit gegendotierten Gebieten, die mit den zweiten Feldelektroden elektrisch verbunden sein können, die Vorrichtungseigenschaften des Abschlussgebiets 690 der Halbleitervorrichtung 500 weniger anfällig für Prozessschwankungen.
  • 2A zeigt die elektrostatische Potentialverteilung in einem Abschlussgebiet 690, das vier Reihen zweiter Feldplattenstrukturen 170 zwischen dem Übergangsgebiet 650 und dem äußeren Abschlussgebiet 698 umfasst. Ein äußerer Rand des Bodygebiets 120 überlappt mit den innersten zweiten Feldplattenstrukturen 170 des inneren Abschlussgebiets 692.
  • 2B zeigt eine Stoßionisationsdichte im Lawinenfall, wobei eine hohe Stoßionisationsdichte auf den Ort des Lawinendurchbruchs hinweist. Wenn der äußere Rand des Bodygebiets 120 zwischen zweiten Feldplattenstrukturen 170 mit der gleichen Distanz zum Transistorzellengebiet 610 verläuft, findet der Hauptteil der Stoßionisation entlang dem äußeren Rand der äußersten zweiten Feldplattenstrukturen 170 und nahe der ersten Oberfläche 101 statt.
  • 3A bis 3B zeigen die elektrostatische Potentialverteilung und die Stoßionisationsdichte im Fall eines Lawinendurchbruchs für ein Abschlussgebiet 690 mit zehn Reihen zweiter Feldplattenstrukturen 170, die das innere Abschlussgebiet 692 bilden, wobei wieder der äußere Rand des Bodygebiets 120 zwischen zweiten Feldplattenstrukturen 170 mit der gleichen Distanz zum Transistorzellengebiet 610 verläuft.
  • Während die elektrische Feldverteilung ähnlich derjenigen von 2A ist, ist der Durchbruch nahe dem Boden der letzten aktiven Transistorzelle im Transistorzellengebiet 610 lokalisiert. In solch einem Fall verteilt sich ein Lawinenstrom hauptsächlich gleich und einheitlich über das komplette Transistorzellengebiet 610, wird ein Lawinenverhalten vergleichsweise stabil, und die Halbleitervorrichtung 500 zeigt eine hohe Lawinenunempfindlichkeit.
  • In der Halbleitervorrichtung 500 der 4A bis 4C umfasst die Drainstruktur 130 eine Feldstoppschicht 135, die zwischen der Driftstruktur 131 und dem Kontaktbereich 139 angeordnet ist. Eine mittlere Dotierstoffkonzentration in der Feldstoppschicht 135 kann mindestens fünfmal so hoch wie eine mittlere Dotierstoffkonzentration in der Driftstruktur 131 und höchstens ein Fünftel einer maximalen Dotierstoffkonzentration im Kontaktbereich 139 sein. Die Hilfselektrode 390 ist mit der ersten Lastelektrode 310 so direkt verbunden, dass sowohl die ersten als auch die zweiten Feldelektroden 165, 175 mit der ersten Lastelektrode 310 und dem ersten Lastanschluss L1 elektrisch verbunden sind.
  • Das Übergangsgebiet 650 kann zwischen äußersten Bereichen der Gatestruktur 150 und der innersten zweiten Feldplattenstruktur 170 des Abschlussgebiets 690 so ausgebildet sein, dass in dieser Ausführungsform das Übergangsgebiet 650 keine ersten oder zweiten Feldplattenstrukturen 160, 170 umfasst. Der erste pn-Übergang pn1 zwischen dem Bodygebiet 120 und dem Randabschnitt 131c der Driftstruktur 131 entlang der ersten Oberfläche 101 verläuft zwischen Bereichen der Gatestruktur 150 und den innersten zweiten Feldplattenstrukturen 170.
  • Die Randkonstruktion 350 in dem äußeren Abschlussgebiet 698 kann eine Grabenstruktur 230 umfassen, die sich von der ersten Oberfläche 101 in den Halbleiterbereich 100 erstrecken kann. Die Grabenstruktur 230 kann als Span- bzw. Chipping-Stoppeinrichtung wirksam sein, die eine Ausbreitung von Rissen von der lateralen Außenseite 103 in das Transistorzellengebiet 610 unterdrückt und/oder die Diffusion von Ionen von der lateralen Außenseite 103 in das Transistorzellengebiet 610 unterdrückt.
  • Eine vertikale Ausdehnung der Grabenstruktur 230 kann kleiner als, gleich einer oder größer als eine vertikale Ausdehnung der ersten Feldplattenstrukturen 160 sein. Die Grabenstruktur 230 kann mehrere getrennte streifenförmige einzelne Gräben umfassen, die so angeordnet sind, dass sie eine, zwei oder mehr rahmenartige Strukturen in einer Distanz zur lateralen Außenseite 103 und um das innere Abschlussgebiet 692 bilden.
  • Die Grabenstruktur 230 kann mit einem Isolatormaterial, zum Beispiel einem Siliziumoxid oder einem Spin-on-Glas, vollständig gefüllt sein. Gemäß einer Ausführungsform kann eine Isolatorschicht Seitenwände der Grabenstruktur 230 auskleiden und kann eine leitfähige Füllung der Grabenstruktur 230 von dem Halbleiterbereich 100 isolieren. Die leitfähige Füllung der Grabenstruktur 230 kann auf freiem Potential liegen oder kann mit einer Struktur mit einem elektrischen Potential elektrisch verbunden sein, das gleich oder zumindest nahe dem elektrischen Potential der Driftstruktur 131 ist, zum Beispiel dem Drainpotential, falls die Halbleitervorrichtung 500 ein IGFET ist. Gemäß einer weiteren Ausführungsform umfasst die Grabenstruktur 230 eine Isolatorschicht entlang Seitenwänden der Grabenstruktur 230 und einen Hohlraum in der Mitte der Grabenstruktur.
  • In 5 umfasst die Randkonstruktion 350 eine Grabenstruktur 230 mit einer leitfähigen Füllung 232 und einer Isolatorschicht 231, die die leitfähige Füllung 232 von dem Halbleiterbereich 100 trennt.
  • Erste und zweite Abschlusskontakte 351, 352 erstrecken sich durch das Zwischenschichtdielektrikum 210 und verbinden eine Abschlusselektrode 355 elektrisch mit der leitfähigen Füllung 232 und mit einem hochdotierten Gebiet 235, das im Halbleiterbereich 100 entlang der ersten Oberfläche 101 im äußersten Abschlussgebiet 698 ausgebildet ist, so dass die leitfähige Füllung 232 mit dem Potential der Driftstruktur 131 elektrisch verbunden ist. Das hochdotierte Gebiet 235 kann auch als Kanal-Stoppeinrichtung wirksam sein, um die Ausbildung parasitärer Kanäle entlang der ersten Oberfläche 101 zu verhindern.
  • Das äußere Abschlussgebiet 698 kann vollständig frei von gegendotierten Gebieten zwischen der lateralen Außenseite 103 und den äußersten zweiten Feldplattenstrukturen 170 des inneren Abschlussgebiets 692 sowie zwischen der Feldstoppschicht 135 und der ersten Oberfläche 101 sein.
  • Gemäß der veranschaulichten Ausführungsform umfasst das äußere Abschlussgebiet 698 ein gegendotiertes Gebiet 239 in einem äußeren Abschnitt 698b, der direkt an die lateralen Außenseite 103 grenzt und von dem inneren Abschlussgebiet 692 durch einen inneren Abschnitt 698a des äußeren Abschlussgebiets 698 getrennt ist, wobei der innere Abschnitt 698a frei von gegendotierten Gebieten ist. Eine Breite w3 des inneren Abschnitts 698a kann zumindest 50% einer vertikalen Ausdehnung v1 der äußersten zweiten Feldplattenstrukturen 170, zum Beispiel mindestens 100% der vertikalen Ausdehnung v1 betragen, so dass kein gegendotiertes Gebiet im Bereich einer Verarmungszone 199 existiert, die sich von dem ersten pn-Übergang in die Driftstruktur 131 erstreckt.
  • In dem äußeren Abschlussgebiet 698 kann ein Gateleiter 330, der mit den Gateelektroden der Transistorzellen im Transistorzellengebiet elektrisch verbunden ist, zwischen der Hilfselektrode 390 und der lateralen Außenseite 103 oder gegebenenfalls zwischen der Hilfselektrode 390 und einer Abschlusselektrode 355 liegen.
  • In dem inneren Abschlussgebiet 692 kann das Zwischenschichtdielektrikum 210 eine Hilfselektrode 390, welche mit einer ersten Lastelektrode verbunden sein kann, von dem Halbleiterbereich 100 trennen, und zweite Kontaktstrukturen 316, die sich durch Öffnungen im Zwischenschichtdielektrikum 210 erstrecken, verbinden die Hilfselektrode 390 mit den zweiten Feldelektroden 175.
  • In 6 trennt das Zwischenschichtdielektrikum 210 die erste Lastelektrode 310 vom Halbleiterbereich 100. Erste Kontaktstrukturen 315 können die erste Lastelektrode 310 mit den Sourcegebieten 110 und dem Bodygebiet 120 sowie mit den ersten Feldelektroden 165 der Transistorzellen TC in dem Transistorzellengebiet 610 elektrisch verbinden. In einer Ebene parallel zur ersten Oberfläche 101 kann ein Querschnitt der ersten Kontaktstrukturen 315 streifenförmige Teilbereiche umfassen, zum Beispiel einen Rahmen gleicher Breite, und einen weiteren Streifenbereich, der sich durch den Rahmen erstreckt, wie für eine Transistorzelle TC von 4A angezeigt ist.
  • Zweite Kontaktstrukturen 316 können sich durch das Zwischenschichtdielektrikum 210 erstrecken und können die Hilfselektrode 390 mit den zweiten Feldelektroden 175 im Abschlussgebiet 690 und gegebenenfalls im Übergangsgebiet 650 direkt elektrisch verbinden.
  • Das Zwischenschichtdielektrikum 210 kann einen Gateleiter 330 einbetten, wobei in einer Ebene parallel zur Querschnittsebene Gatekontakte sich von dem Gateleiter 330 zu Verbindungsbereichen der Gatestruktur 150 erstrecken können. Der Gateleiter 330 kann eine Metallschicht und/oder eine hochdotierte polykristalline Siliziumschicht umfassen.
  • Gemäß einer anderen Ausführungsform kann der Gateleiter 330 eine Metallstruktur sein, die in der Ebene der ersten Lastelektrode 310 ausgebildet und lateral von der ersten Lastelektrode 310 und der Hilfselektrode 390 auf der Oberseite des Zwischenschichtdielektrikums 210 getrennt ist, wobei die Gatekontakte durch das komplette Zwischenschichtdielektrikum 210 verlaufen.
  • Das Zwischenschichtdielektrikum 210 grenzt an die erste Oberfläche 101 und isoliert die Gateelektrode 155 elektrisch von der ersten Lastelektrode 310, die an der Vorderseite angeordnet ist. Außerdem kann das Zwischenschichtdielektrikum 210 Mesaabschnitte des Halbleiterbereichs 100 im Abschlussgebiet 690 von der Hilfselektrode 390 isolieren.
  • Das Zwischenschichtdielektrikum 210 kann beispielsweise eine oder mehrere dielektrische Schichten aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, dotiertem oder undotiertem Silikatglas, zum Beispiel BSG (Borsilikatglas), PSG (Phosphorsilikatglas) oder BPSG (Borphosphorsilikatglas), umfassen.
  • Die erste Lastelektrode 310 kann den ersten Lastanschluss, zum Beispiel den Sourceanschluss, falls die Halbleitervorrichtung 500 ein IGFET ist, bilden oder kann mit einem solchen elektrisch gekoppelt oder verbunden sein. Eine zweite Lastelektrode 320, welche direkt an die zweite Oberfläche 102 und den Kontaktbereich 139 grenzt, kann einen zweiten Lastanschluss, welcher der Drainanschluss sein kann, falls die Halbleitervorrichtung 500 ein IGFET ist, bilden oder mit einem solchen elektrisch verbunden sein.
  • Jede/jeder der ersten Lastelektrode 310, zweiten Lastelektrode 320, Hilfselektrode 390 und des Gateleiters 330 kann als Hauptbestandteil(e) aus Aluminium (Al), Kupfer (Cu) oder Legierungen aus Aluminium oder Kupfer, beispielsweise AlSi, AlCu oder AlSiCu, bestehen oder diese enthalten. Gemäß anderen Ausführungsformen kann zumindest eine/einer der ersten Lastelektrode 310, zweiten Lastelektrode 320, Hilfselektrode 390 und des Gateleiters 330 als Hauptbestandteil(e) Nickel (Ni), Zinn (Sn), Titan (Ti), Wolfram (W), Tantal (Ta), Vanadium (V), Silber (Ag), Gold (Au), Platin (Pt) und/oder Palladium (Pd) enthalten. Beispielsweise kann zumindest eine/einer der ersten Lastelektrode 310, zweiten Lastelektrode 320, Hilfselektrode 390 und des Gateleiters 330 zwei oder mehr Teilschichten umfassen, wobei jede Teilschicht ein oder mehr von Ni, Sn, Ti, V, Ag, Au, Pt, W und Pd als Hauptbestandteil(e), zum Beispiel ein Silizid, ein Nitrid und/oder eine Legierung, enthält.
  • Die ersten Kontaktstrukturen 315 sowie die zweiten Kontaktstrukturen 316 können eine oder mehrere leitfähige metallhaltige Schichten umfassen, die auf zum Beispiel Titan (Ti) oder Tantal (Ta) basieren, oder einen Metallfüllbereich, der zum Beispiel auf Wolfram (W) basiert. Gemäß anderen Ausführungsformen umfassen die ersten und zweiten Kontaktstrukturen 315, 316 hochdotierte Halbleiterstrukturen, zum Beispiel hoch n-dotierte polykristalline Strukturen oder hoch p-dotierte säulenartige einkristalline Strukturen.
  • 7 bezieht sich auf eine Ausführungsform mit hexagonalen Transistorzellen TC. Die ersten und zweiten Feldplattenstrukturen 160, 170 sind in verschobenen Linien angeordnet, wobei die Mittelpunkte erster und zweiter Feldplattenstrukturen 160, 170 in benachbarten Linien um die halbe Distanz d3, d4 von Mitte zu Mitte innerhalb der Linien gegeneinander verschoben sind.
  • In 8A bis 8B umfasst das innere Abschlussgebiet 692 sechs Reihen zweiter Feldplattenstrukturen 170. Die Distanz zwischen benachbarten Reihen zweiter Feldplattenstrukturen 170 kann konstant sein oder kann variieren.
  • In 9A umfasst das Übergangsgebiet 650 eine Reihe zweiter Feldplattenstrukturen 170, und das Abschlussgebiet 690 umfasst 12 Reihen zweiter Feldplattenstrukturen 170 je Seite des Transistorzellengebiets 610. Einige der äußersten Reihen zweiter Feldplattenstrukturen 170 weisen eine Distanz d2 von Mitte zu Mitte auf, welche kleiner als die Distanz d1 zwischen Mittelpunkten benachbarter Reihen zweiter Feldplattenstrukturen 170 nahe dem Transistorzellengebiet 690 ist, um zum Beispiel zumindest 10% der Distanz d1. Außerdem kann eine vertikale Dotierstoffkonzentration in der Driftstruktur 131 mit zunehmender Distanz zur ersten Oberfläche 101 zumindest in dem Randabschnitt 131c der Driftstruktur 131 zunehmen oder abnehmen.
  • In 9B weisen die ersten und zweiten Feldplattenstrukturen 160, 170 die gleiche Distanz d1 zwischen Mittelpunkten auf. Eine mittlere horizontale Querschnittsfläche A2 von zumindest einigen der zweiten Feldplattenstrukturen 170 in einer Ebene koplanar mit der ersten Oberfläche 101 kann größer sein als eine mittlere horizontale Querschnittsfläche A1 der ersten Feldplattenstrukturen 160, um zum Beispiel zumindest 10% von A1. Außerdem kann eine mittlere Dotierstoffkonzentration in der Driftstruktur 131 mit zunehmender Distanz zur ersten Oberfläche 101 zumindest in dem Randabschnitt 131c abnehmen oder zunehmen.
  • 10 bezieht sich auf eine elektronische Baugruppe 510, welche beispielsweise ein Motorantrieb, ein Schaltnetzteil, eine Primärstufe eines Schaltnetzteils, ein synchroner Gleichrichter, eine Primärstufe eines DC-AC-Wandlers, eine Sekundärstufe eines DC-AC-Wandlers, eine Primärstufe des DC-DC-Wandlers oder ein Teil eines Solarenergiewandlers sein kann.
  • Die elektronische Baugruppe 510 kann zwei identische Halbleitervorrichtungen 500 wie oben beschrieben umfassen. Die Halbleitervorrichtungen 500 können IGFETs sein, und die Lastwege der beiden Halbleitervorrichtungen 500 sind zwischen einem ersten Versorgungsanschluss A und einem zweiten Versorgungsanschluss B elektrisch in Reihe angeordnet. Die Versorgungsanschlüsse A, B können eine DC-(Gleich-)Spannung oder eine AC-(Wechsel-)Spannung bereitstellen. Der Netzwerkknoten NN zwischen den beiden Halbleitervorrichtungen 500 kann mit einer induktiven Last elektrisch verbunden sein, welche eine Wicklung eines Transformators oder eine Motorwicklung sein kann, oder beispielsweise mit einem Referenzpotential einer elektronischen Schaltung. Die elektronische Baugruppe kann ferner eine Steuerschaltung 504 enthalten, die dafür eingerichtet ist, ein Steuersignal zum abwechselnden Ein- und Ausschalten der Halbleitervorrichtungen 500 bereitzustellen, und einen Gatetreiber 502, der durch die Steuerschaltung 504 gesteuert wird und mit Gateanschlüssen der Halbleitervorrichtungen 500 elektrisch verbunden ist.
  • Die elektronische Baugruppe 510 kann ein Motorantrieb sein, wobei die Halbleitervorrichtungen 500 in einer Halbbrückenkonfiguration elektrisch angeordnet sind, wobei der Netzwerkknoten NN mit einer Motorwicklung und den eine Gleichspannung bereitstellenden Versorgungsanschlüssen A, B elektrisch verbunden ist.
  • Gemäß einer weiteren Ausführungsform kann die elektronische Baugruppe 510 eine primärseitige Stufe eines Schaltnetzteils mit den Versorgungsanschlüssen A, B sein, die der elektronischen Schaltung 510 eine Wechselspannung einer Eingangsfrequenz bereitstellen. Der Netzwerkknoten NN ist mit einer Primärwicklung eines Transformators elektrisch verbunden.
  • Die elektronische Baugruppe 510 kann ein synchroner Gleichrichter eines Schaltnetzteils sein, wobei die Versorgungsanschlüsse A, B mit einer Sekundärwicklung des Transformators verbunden sind und der Netzwerkknoten NN mit einem Referenzpotential der elektronischen Schaltung an der Sekundärseite des Schaltnetzteils elektrisch verbunden ist.
  • Gemäß einer weiteren Ausführungsform kann die elektronische Baugruppe 510 eine primärseitige Stufe eines DC-DC-Wandlers sein, zum Beispiel eines Leistungsoptimierers oder eines Mikroinverters für Anwendungen einschließlich Fotovoltaikzellen, wobei die Versorgungsanschlüsse A, B der elektronischen Baugruppe 510 eine Gleichspannung bereitstellen und der Netzwerkknoten NN mit einem induktiven Speicherelement elektrisch verbunden ist.
  • Gemäß einer anderen Ausführungsform kann die elektronische Baugruppe 510 eine sekundärseitige Stufe eines DC-DC-Wandlers sein, zum Beispiel eines Leistungsoptimierers oder eines Mikroinverters für Fotovoltaikzellen einschließende Anwendungen, wobei die elektronische Schaltung 510 den Versorgungsanschlüssen A, B eine Ausgangsspannung bereitstellt und wobei der Netzwerkknoten NN mit einem induktiven Speicherelement elektrisch verbunden ist.
  • Gemäß einer weiteren Ausführungsform kann eine Halbleitervorrichtung ein Transistorzellengebiet mit nadelförmigen ersten Feldplattenstrukturen umfassen, die sich von einer ersten Oberfläche in einen Halbleiterbereich erstrecken, der eine Driftstruktur eines ersten Leitfähigkeitstyps enthält. Ein inneres Abschlussgebiet umgibt das Transistorzellengebiet und umfasst nadelförmige zweite Feldplattenstrukturen. Ein von zweiten Feldplattenstrukturen freies äußeres Abschlussgebiet ist zwischen einer lateralen Außenseite des Halbleiterbereichs und äußersten zweiten Feldplattenstrukturen angeordnet. In einem Übergangsgebiet, das zwischen dem Transistorzellengebiet und dem inneren Abschlussgebiet angeordnet ist, grenzt ein Bodygebiet, welches einen ersten pn-Übergang mit der Driftstruktur bildet, direkt an die erste Oberfläche. Schnitte zwischen dem ersten pn-Übergang und der ersten Oberfläche verlaufen von einer zweiten Feldplattenstruktur zu einer benachbarten zweiten Feldplattenstruktur, wobei die beiden zweiten Feldplattenstrukturen eine gleiche Distanz zum Transistorzellengebiet aufweisen.
  • Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele herangezogen werden kann, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (29)

  1. Halbleitervorrichtung, umfassend ein Transistorzellengebiet (610), das nadelförmige erste Feldplattenstrukturen (160) umfasst, die sich von einer ersten Oberfläche (101) in einen Halbleiterbereich (100) erstrecken, der eine Driftstruktur (131) eines ersten Leitfähigkeitstyps umfasst; ein das Transistorzellengebiet (610) umgebendes inneres Abschlussgebiet (692), das nadelförmige zweite Feldplattenstrukturen (170) umfasst und frei von gegendotierten Gebieten ist, die von einer zweiten Oberfläche (102) beabstandet sind, die der ersten Oberfläche (101) gegenüberliegt; und ein äußeres Abschlussgebiet (698), das zwischen einer lateralen Außenseite (103) des Halbleiterbereichs (100) und äußersten zweiten Feldplattenstrukturen (170) angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, ferner umfassend: ein Übergangsgebiet (650), das zwischen dem Transistorzellengebiet (610) und dem inneren Abschlussgebiet (692) angeordnet ist, wobei im Übergangsgebiet (650) ein Bodygebiet (120), das einen ersten pn-Übergang (pn1) mit der Driftstruktur (131) bildet, direkt an die erste Oberfläche (101) grenzt.
  3. Halbleitervorrichtung nach Anspruch 2, wobei Schnitte zwischen dem ersten pn-Übergang (pn1) und der ersten Oberfläche (102) von einer zweiten Feldplattenstruktur (170) zu einer benachbarten zweiten Feldplattenstruktur (170) verlaufen, wobei die beiden zweiten Feldplattenstrukturen (170) eine gleiche Distanz zum Transistorzellengebiet (610) aufweisen.
  4. Halbleitervorrichtung nach einem der Ansprüche 2 und 3, wobei ein äußerer Rand des Bodygebiets (120) an einer Seite des Transistorzellengebiets (610) eine Reihe der zweiten Feldplattenstrukturen (170) schneidet und wobei die zweiten Feldplattenstrukturen (170) der Reihe eine gleiche Distanz zum Transistorzellengebiet (610) aufweisen.
  5. Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, wobei eine minimale Distanz zwischen (i) direkten virtuellen Verbindungslinien, die benachbarte Schnitte zwischen der ersten Oberfläche (101) und dem ersten pn-Übergang (pn1) verbinden, und (ii) Mittelpunkten zweiter Feldplattenstrukturen (170), die von den virtuellen Verbindungslinien gekreuzt werden, höchstens 40% einer größten Breite der zweiten Feldplattenstrukturen (170) in der Ebene der ersten Oberflächen (101) beträgt.
  6. Halbleitervorrichtung nach Anspruch 1, wobei das Transistorzellengebiet (610) eine Gatestruktur (150) umfasst, die sich von der ersten Oberfläche (101) in den Halbleiterbereich (100) erstreckt, wobei die ersten Feldplattenstrukturen (160) in Maschen der Gatestruktur (150) ausgebildet sind.
  7. Halbleitervorrichtung nach Anspruch 6, ferner umfassend ein Übergangsgebiet (650), das zwischen dem Transistorzellengebiet (610) und dem inneren Abschlussgebiet (692) angeordnet ist, wobei im Übergangsgebiet (650) ein Bodygebiet (120), das einen ersten pn-Übergang (pn1) mit der Driftstruktur (131) bildet, direkt an die erste Oberfläche (101) grenzt und wobei das Übergangsgebiet (650) Verbindungsbereiche (157) der Gatestruktur (150) umfasst.
  8. Halbleitervorrichtung nach Anspruch 7, ferner umfassend ein Zwischenschichtdielektrikum (210), das eine erste Lastelektrode (310) vom Halbleiterbereich (100) trennt, wobei das Zwischenschichtdielektrikum (210) die erste Lastelektrode (310) vom Bodygebiet (120) im Übergangsgebiet (650) isoliert.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei das Transistorzellengebiet (610) Transistorzellen (TC) umfasst, Bodygebiete (120) der Transistorzellen (TC) weitere erste pn-Übergänge (pn1) mit der Driftstruktur (131) bilden und Sourcegebiete (110) der Transistorzellen (TC) zweite pn-Übergänge (pn2) mit den Bodygebieten (120) bilden.
  10. Halbleitervorrichtung nach Anspruch 9, ferner umfassend ein erste Lastelektrode (310) und erste Kontaktstrukturen (315), die im Transistorzellengebiet (610) die erste Lastelektrode (310) mit den Sourcegebieten (110) und den Bodygebieten (120) elektrisch verbinden.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die ersten Kontaktstrukturen (315) die erste Lastelektrode (310) mit ersten Feldelektroden (165) in den ersten Feldplattenstrukturen (160) elektrisch verbinden.
  12. Halbleitervorrichtung nach einem der Ansprüche 10 und 11, wobei in einer zur ersten Oberfläche (101) parallelen Ebene ein Querschnitt der ersten Kontaktstrukturen (315) streifenförmige Teilbereiche umfasst.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, wobei ferner ein innerer Abschnitt (698a) des äußeren Abschlussgebiets (698), der zwischen dem inneren Abschlussgebiet (692) und einem äußeren Abschnitt (698b) des äußeren Abschlussgebiets (698) angeordnet ist, frei von gegendotierten Gebieten ist, die von der zweiten Oberfläche (102) beabstandet sind und die pn-Übergänge mit der Driftstruktur (131) bilden.
  14. Halbleitervorrichtung nach Anspruch 13, wobei eine horizontale Breite (w3) des inneren Abschnitts (698a) parallel zur ersten Oberfläche (101) zumindest eine halbe vertikale Ausdehnung (v1) der nadelförmigen zweiten Feldplattenstrukturen (170) bezüglich der ersten Oberfläche (101) ist.
  15. Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, ferner umfassend eine Hilfselektrode (390) und zweite Kontaktstrukturen (316), die im Abschlussgebiet (690) die Hilfselektrode (390) mit zweiten Feldelektroden (175) in den zweiten Feldplattenstrukturen (170) elektrisch verbinden.
  16. Halbleitervorrichtung nach Anspruch 15, wobei die Hilfselektrode (390) mit einer ersten Lastelektrode (310) elektrisch verbunden ist, die mit ersten Feldelektroden (165) in den ersten Feldplattenstrukturen (160) elektrisch verbunden ist.
  17. Halbleitervorrichtung nach einem der Ansprüche 1 bis 16, wobei das äußere Abschlussgebiet (698) eine leitfähige Struktur (232, 235) umfasst, die mit der Driftstruktur (131) elektrisch verbunden ist.
  18. Halbleitervorrichtung nach Anspruch 17, wobei die leitfähige Struktur (232, 235) eine leitfähige Füllung (232) einer Grabenstruktur (230) umfasst, die sich von der ersten Oberfläche (101) in den Halbleiterbereich (100) erstreckt.
  19. Halbleitervorrichtung nach Anspruch 17, wobei die leitfähige Struktur (232, 235) ein hochdotiertes Gebiet (235) umfasst, das direkt an die erste Oberfläche (101) grenzt.
  20. Halbleitervorrichtung nach einem der Ansprüche 1 bis 19, wobei das äußere Abschlussgebiet (698) frei von gegendotierten Gebieten ist, die von der zweiten Oberfläche (102) beabstandet sind und die pn-Übergänge mit der Driftstruktur (131) bilden.
  21. Halbleitervorrichtung nach einem der Ansprüche 1 bis 19, wobei das äußere Abschlussgebiet (698) gegendotierte Gebiete umfasst, die von der zweiten Oberfläche (102) beabstandet sind und die pn-Übergänge mit der Driftstruktur (131) bilden.
  22. Halbleitervorrichtung nach einem der Ansprüche 1 bis 21, wobei auf jeder Seite des Transistorzellengebiets (610) das innere Abschlussgebiet (692) zumindest zwei Reihen zweiter Feldplattenstrukturen (170) umfasst.
  23. Halbleitervorrichtung nach einem der Ansprüche 1 bis 22, wobei auf jeder Seite des Transistorzellengebiets (610) das innere Abschlussgebiet (692) zumindest sechs Reihen zweiter Feldplattenstrukturen (170) umfasst.
  24. Halbleitervorrichtung nach einem der Ansprüche 1 bis 23, wobei eine Distanz von Mitte zu Mitte zwischen benachbarten zweiten Feldplattenstrukturen (170) gleichmäßig und gleich einer Distanz von Mitte zu Mitte zwischen benachbarten ersten Feldplattenstrukturen (160) ist.
  25. Halbleitervorrichtung nach einem der Ansprüche 1 bis 24, wobei in zumindest einem Bereich des inneren Abschlussgebiets (692) eine Distanz (d2) von Mitte zu Mitte zwischen benachbarten zweiten Feldplattenstrukturen (170) kleiner als eine Distanz (d1) von Mitte zu Mitte zwischen benachbarten ersten Feldplattenstrukturen (160) ist.
  26. Halbleitervorrichtung nach einem der Ansprüche 1 bis 24, wobei bei gleichmäßigen Distanzen (d1) von Mitte zu Mitte zwischen benachbarten zweiten Feldplattenstrukturen (170) und benachbarten ersten Feldplattenstrukturen (160) eine mittlere horizontale Querschnittsfläche (A2) von zumindest einigen der zweiten Feldplattenstrukturen (170) mindestens 110% einer mittleren horizontalen Querschnittsfläche (A1) der ersten Feldplattenstrukturen (160) beträgt.
  27. Halbleitervorrichtung nach einem der Ansprüche 1 bis 26, wobei das innere Abschlussgebiet (692) frei von gegendotierten Gebieten ist, die pn-Übergänge mit der Driftstruktur (131) bilden.
  28. Halbleitervorrichtung nach einem der Ansprüche 1 bis 27, wobei das innere Abschlussgebiet (692) frei von gegendotierten Gebieten ist, die unipolare Homoübergänge mit der Driftstruktur (131) bilden.
  29. Elektronische Baugruppe, umfassend eine Halbleitervorrichtung, die umfasst ein Transistorzellengebiet (610), das nadelförmige erste Feldplattenstrukturen (160) umfasst, die sich von einer ersten Oberfläche (101) in einen Halbleiterbereich (100) erstrecken, der eine Driftstruktur (131) eines ersten Leitfähigkeitstyps umfasst; ein das Transistorzellengebiet (610) umgebendes inneres Abschlussgebiet (692), das nadelförmige zweite Feldplattenstrukturen (170) umfasst und frei von gegendotierten Gebieten ist, die von einer zweiten Oberfläche (102) beabstandet sind, die der ersten Oberfläche (101) gegenüberliegt; und ein äußeres Abschlussgebiet (698), das zwischen einer lateralen Außenseite (103) des Halbleiterbereichs (100) und äußersten zweiten Feldplattenstrukturen (170) angeordnet ist.
DE102016103384.7A 2016-02-25 2016-02-25 Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet Active DE102016103384B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102016103384.7A DE102016103384B4 (de) 2016-02-25 2016-02-25 Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
US15/437,191 US10510846B2 (en) 2016-02-25 2017-02-20 Semiconductor device with needle-shaped field plate structures in a transistor cell region and in an inner termination region
US16/691,828 US10872957B2 (en) 2016-02-25 2019-11-22 Semiconductor device with needle-shaped field plate structures
US17/098,576 US11462620B2 (en) 2016-02-25 2020-11-16 Semiconductor device having a transistor cell region and a termination region with needle-shaped field plate structures
US17/881,842 US20220376062A1 (en) 2016-02-25 2022-08-05 Semiconductor device having needle-shaped first field plate structures and needle-shaped second field plate structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016103384.7A DE102016103384B4 (de) 2016-02-25 2016-02-25 Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet

Publications (2)

Publication Number Publication Date
DE102016103384A1 true DE102016103384A1 (de) 2017-08-31
DE102016103384B4 DE102016103384B4 (de) 2024-02-08

Family

ID=59580333

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016103384.7A Active DE102016103384B4 (de) 2016-02-25 2016-02-25 Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet

Country Status (2)

Country Link
US (4) US10510846B2 (de)
DE (1) DE102016103384B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017128241B3 (de) 2017-11-29 2019-02-07 Infineon Technologies Austria Ag Layout für einen Nadelzellengraben-MOSFET und Verfahren zu dessen Verarbeitung
DE102018107417A1 (de) * 2018-03-28 2019-10-02 Infineon Technologies Austria Ag Nadelzellengraben-MOSFET

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016103384B4 (de) * 2016-02-25 2024-02-08 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
JP6791084B2 (ja) * 2017-09-28 2020-11-25 豊田合成株式会社 半導体装置
US10720517B2 (en) * 2017-10-17 2020-07-21 University Of Zagreb Faculty Of Electrical Engineering And Computing Horizontal current bipolar transistor with floating field regions
JP2019165182A (ja) * 2018-03-20 2019-09-26 株式会社東芝 半導体装置
EP3719848A1 (de) 2019-04-03 2020-10-07 Infineon Technologies Dresden GmbH & Co . KG Halbleiterbauelement
EP3739636B1 (de) * 2019-05-15 2023-04-19 Infineon Technologies Austria AG Halbleiterbauelement
EP3863065A1 (de) * 2020-02-04 2021-08-11 Infineon Technologies Austria AG Halbleiterchip und verfahren zur herstellung davon
JP2021166249A (ja) * 2020-04-07 2021-10-14 キヤノン株式会社 光電変換装置およびその製造方法
EP4131422A1 (de) * 2021-08-03 2023-02-08 Infineon Technologies Austria AG Halbleiterbauelement
EP4156279A1 (de) * 2021-09-27 2023-03-29 Infineon Technologies Austria AG Halbleiterchip und verfahren zur herstellung davon
US20230116123A1 (en) * 2021-10-08 2023-04-13 Infineon Technologies Austria Ag Edge termination structure for power transistor devices
EP4307390A1 (de) * 2022-07-13 2024-01-17 Infineon Technologies Austria AG Halbleiterchip und verfahren zur herstellung davon

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112379A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Abschlussmesa zwischen einer Abschlussstruktur und einem Zellfeld von Feldelektrodenstrukturen

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US510846A (en) * 1893-12-12 Sylvania
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102005052734B4 (de) 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
DE102006036347B4 (de) 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US7989887B2 (en) * 2009-11-20 2011-08-02 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates as termination
US8390060B2 (en) * 2010-07-06 2013-03-05 Maxpower Semiconductor, Inc. Power semiconductor devices, structures, and related methods
US8680607B2 (en) * 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
US9455205B2 (en) * 2012-10-09 2016-09-27 Infineon Technologies Ag Semiconductor devices and processing methods
DE102014112338A1 (de) 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE102014112371B4 (de) 2014-08-28 2023-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung und elektronische anordnung mit einer halbleitervorrichtung
DE102014112823B4 (de) * 2014-09-05 2016-07-21 Infineon Technologies Ag Halbleiterschalter mit integriertem Temperatursensor
DE102016103384B4 (de) * 2016-02-25 2024-02-08 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
US9899343B2 (en) * 2016-03-09 2018-02-20 Polar Semiconductor, Llc High voltage tolerant bonding pad structure for trench-based semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112379A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Abschlussmesa zwischen einer Abschlussstruktur und einem Zellfeld von Feldelektrodenstrukturen

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017128241B3 (de) 2017-11-29 2019-02-07 Infineon Technologies Austria Ag Layout für einen Nadelzellengraben-MOSFET und Verfahren zu dessen Verarbeitung
US10868170B2 (en) 2017-11-29 2020-12-15 Infineon Technologies Austria Ag Layout for needle cell trench MOSFET
DE102018107417A1 (de) * 2018-03-28 2019-10-02 Infineon Technologies Austria Ag Nadelzellengraben-MOSFET
US10879363B2 (en) 2018-03-28 2020-12-29 Infineon Technologies Austria Ag Needle cell trench MOSFET
DE102018107417B4 (de) 2018-03-28 2024-02-08 Infineon Technologies Austria Ag Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
US20170250255A1 (en) 2017-08-31
US11462620B2 (en) 2022-10-04
DE102016103384B4 (de) 2024-02-08
US20210066459A1 (en) 2021-03-04
US20200127102A1 (en) 2020-04-23
US20220376062A1 (en) 2022-11-24
US10872957B2 (en) 2020-12-22
US10510846B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
DE102016103384B4 (de) Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102014113189B4 (de) Halbleitervorrichtungen mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen
DE102014112371B4 (de) Halbleitervorrichtung und elektronische anordnung mit einer halbleitervorrichtung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102015108440B3 (de) Streifenförmige elektrodenstruktur einschliesslich eines hauptteiles mit einer feldelektrode und eines die elektrodenstruktur abschliessenden endteiles
DE102017110969A1 (de) Halbleitervorrichtung mit grosser bandlücke mit graben-gatestrukturen
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102015110737B4 (de) Halbleitervorrichtung mit einer direkt an einen Mesaabschnitt und eine Feldelektrode angrenzenden Kontaktstruktur
DE102013204252B4 (de) Halbleiterbauelement
DE112019003465T5 (de) SiC-HALBLEITERVORRICHTUNG
DE102016103581B4 (de) Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen
DE102015104988A1 (de) Halbleitervorrichtung mit Gate-Finnen
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102016101647A1 (de) Halbleitervorrichtung mit superjunction-struktur und transistorzellen in einem übergangsbereich entlang einem transistorzellenbereich
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE19801095A1 (de) Leistungs-MOSFET
DE102015118322B4 (de) Bipolartransistor mit Superjunction-Struktur
DE102015107331A1 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102014113375A1 (de) Halbleitervorrichtung mit feldeffektstruktur
DE102017107174A1 (de) IGBT mit dV/dt-Steuerbarkeit
DE102014117767A1 (de) Halbleitervorrichtung mit rekombinationsbereich
DE102014112379A1 (de) Halbleitervorrichtung mit einer Abschlussmesa zwischen einer Abschlussstruktur und einem Zellfeld von Feldelektrodenstrukturen
DE102016115822A1 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division