DE102015225829B4 - DAC-Servoeinrichtung - Google Patents

DAC-Servoeinrichtung Download PDF

Info

Publication number
DE102015225829B4
DE102015225829B4 DE102015225829.7A DE102015225829A DE102015225829B4 DE 102015225829 B4 DE102015225829 B4 DE 102015225829B4 DE 102015225829 A DE102015225829 A DE 102015225829A DE 102015225829 B4 DE102015225829 B4 DE 102015225829B4
Authority
DE
Germany
Prior art keywords
voltage
converter
servo block
dac
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015225829.7A
Other languages
English (en)
Other versions
DE102015225829A1 (de
Inventor
Mark Childs
Pietro Gallina
Vincenzo Bisogno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dialog Semiconductor UK Ltd
Original Assignee
Dialog Semiconductor UK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dialog Semiconductor UK Ltd filed Critical Dialog Semiconductor UK Ltd
Publication of DE102015225829A1 publication Critical patent/DE102015225829A1/de
Application granted granted Critical
Publication of DE102015225829B4 publication Critical patent/DE102015225829B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1566—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with means for compensating against rapid load changes, e.g. with auxiliary current source, with dual mode control or with inductance variation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Schaltumsetzer, der Folgendes umfasst:
einen Digital/Analog-Umsetzer (DAC) (110), der konfiguriert ist, dem Schaltumsetzer eine DAC-Spannung zuzuführen;
einen Servoblock (500), der angeschlossen ist, um eine Rückkopplungsspannung zu empfangen, und der konfiguriert ist, die DAC-Spannung für einen oder für mehrere Betriebsmodi zu ändern, wobei der Servoblock (500) unabhängig von den Schaltmodi des Schaltumsetzers konfiguriert ist;
Regelschleifen (112, 113, 114), die konfiguriert sind, einen Ausgang des Servoblocks (500) und die Rückkopplungsspannung zu empfangen;
eine Schaltlogik (115), die konfiguriert ist, die Ausgangssignale der Regelschleifen (112, 113, 114) zu empfangen; und
eine von der Schaltlogik (115) angesteuerte Ausgangsstufe, die konfiguriert ist, die Ausgangsspannung des Schaltumsetzers bereitzustellen.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Diese Erfindung bezieht sich allgemein auf Tiefsetzsteller (Buck), Hochsetzsteller (Boost) und auf andere Typen von Schaltumsetzern und erreicht einen hohen DC-Gewinn in den Schaltumsetzem.
  • Beschreibung des verwandten Gebiets
  • DC-DC-Umsetzer sind wichtig in tragbaren, elektronischen Vorrichtungen wie Mobiltelefonen und Laptopcomputern, die vorwiegend von Batterien mit Strom versorgt werden. Solche elektronischen Vorrichtungen enthalten häufig mehrere Unterschaltungen, von denen jede ihre eigene Anforderung für ein von dem von der Batterie oder von einer externen Quelle bereitgestellten Spannungsniveau abweichendes Spannungsniveau hat. Zusätzlich nimmt die Batteriespannung ab, wenn ihre Energie geleert wird. Geschaltete DC/DC-Umsetzer bieten ein Verfahren, die Spannung einer teilweise abgesenkten Batteriespannung zu erhöhen, und sparen damit Platz, anstatt mehrere Batterien zu verwenden, um dasselbe Ziel zu erreichen.
  • Elektronische Schaltmodus-DC/DC-Umsetzer setzen ein DC-Spannungsniveau in ein anderes um, indem sie die Eingangsenergie temporär speichern und dann diese Energie mit einer anderen Spannung am Ausgang freigeben. Die Speicherung kann in einer Magnetfeldspeicherkomponente wie einem Induktor erfolgen. Dieses Umsetzungsverfahren ist leistungseffizienter und besser für das Erhöhen der Laufzeit von batterieangesteuerten Vorrichtungen.
  • Die meisten DC/DC-Umsetzer regeln die Ausgangsspannung und verwenden einen Integrator in der Regelschleife, um einen hohen DC-Gewinn in dem Schaltumsetzer zu erreichen. Die Nachteile dieser Schaltumsetzertypen umfassen die Komplexität, elektronisches Rauschen und in einem gewissen Ausmaß die Kosten, obwohl diese mit den Fortschritten in der Chipkonstruktion abgenommen haben. Herkömmliche Konstruktionen erfordern große Kondensatoren und ermöglichen nur im Impulsbreitenmodulationsmodus einen hohen Gewinn. Viele Tiefsetzsteller, Hochsetzsteller und andere Typen von Schaltumsetzern arbeiten in mehreren Modi, und ein herkömmliches Modell würde dafür nichts ergeben.
  • US 2010 / 0 208 789 A1 verwendet einen Mixed-Signal Controller, der einen Fine Controller, einen Coarse Controller und einen digitale Controller umfasst. US 2011 / 0 018 507 A1 beschreibt eine Regelungsschaltung mit einem Eingang, der eine Eingangsspannung empfängt, und einer Ausgangsstufe, welche eingerichtet ist, um zwischen der Eingangsspannung und einer Referenzspannung hin- und herzuschalten. US 2006 / 0 273 772 A1 beschreibt die Bereitstellung eines regulierten Spannungszustands beim Hin- und Herschalten zwischen einem PFM (pulse frequence modulation) Modus und einem PWM (pulse width modulation) Modus. Der Artikel „Dithering Skip Modulation, Width and Dead Time Controllers in Highly Efficient DC-DC Converters for System-On-Chip Applications", Hong-Wei Huang, Ke-Horng Chen, Sy-Yen Kuo, in IEEE Journal of Solid-State Circuits, Vol. 42, November 2007, No. 11, 2451-2465, beschreibt einen DC-DC Converter für SoC-(System-On-Chip) Anwendungen. US 2014 / 0 077 781 A1 offenbart einen Regler für eine Versorgungspannung, falls die Versorgungsspannung einer zentralen Recheneinheit CPU reduziert wird.
  • Zusammenfassung der Erfindung
  • Eine Aufgabe dieser Offenbarung besteht darin, durch Hinzufügen eines Servoblocks oder eines Servomechanismus zwischen dem DAC und den Regelschleifen des Schaltumsetzers einen Tiefsetzsteller, Hochsetzsteller oder einen anderen Schaltumsetzer mit einem Digital/Analog-Umsetzer (DAC) zu implementieren. Ein Servomechanismus kann allgemein als eine Vorrichtung definiert werden, die eine negative Fehlererkennungsrückkopplung verwendet, um die Leistung des Mechanismus zu korrigieren. In einer beispielhaften Ausführungsform verwendet der Servomechanismus eine Rückkopplungsspannung, z. B. die Ausgangsspannung des Tiefsetzstellers, zum Regeln des Servomechanismus. Die DAC-Spannung wird durch Verwenden eines langsamen Schleifenintegrators geändert, um jeglichen DC-Versatz am Ausgang des Schaltumsetzers zu entfernen. Dieses Schema implementiert den Servoblock getrennt, ohne die existierenden Regelschleifen des Schaltumsetzers zu beeinflussen. Die modulare Konstruktion der Servoeinrichtung macht es einfach, alle Schleifen mit einer Konstruktion zu regeln.
  • Ferner besteht eine weitere Aufgabe dieser Offenbarung darin, in allen Betriebsmodi einen sehr hohen DC-Schleifengewinn für einen Tiefsetzsteller, für einen Hochsetzsteller oder für andere Schaltumsetzer zu schaffen.
  • Ferner besteht eine weitere Aufgabe dieser Offenbarung darin, durch Verwenden eines kleinen Kondensators einen sehr hohen DC-Schleifengewinn bereitzustellen.
  • Um mindestens eine dieser Aufgaben zu erfüllen, wird ein Tiefsetzsteller, ein Hochsetzsteller oder ein anderer Schaltumsetzer implementiert, der eine von einer Schaltlogik angesteuerte Ausgangsstufe mit einem zwischen dem DAC und den Regelschleifen des Schaltumsetzers konfigurierten Servoblock enthält. Eine DAC-Spannung wird zusätzlich zu der Rückkopplungsspannung, dem Ausgang des Schaltumsetzers, in den Servoblock gegeben. Die Rückkopplungsspannung wird mit der DAC-Spannung verglichen. Die DAC-Spannung wird geändert und in die Regelschleifen des Schaltumsetzers geleitet, wobei ein Fehler entfernt wird. Die DAC-Spannung wird mit einem einzigen Servoblock für mehrere unterschiedliche Schleifen des Schaltumsetzers geändert, was ermöglicht, den Servoblock und die Schaltumsetzerregelschleifen unabhängig voneinander zu betrachten.
  • In verschiedenen Ausführungsformen kann dies durch Verwenden eines Integrators oder durch Verwenden einer eleganteren Blockkonstruktion geschaffen werden.
  • In anderen Ausführungsformen kann die Servoeinrichtung durch Verwenden eines Schemas für sukzessive Approximation oder digital implementiert werden.
  • Figurenliste
    • 1 ist ein Blockdiagramm, das einen beispielhaften Tiefsetzsteller-Schaltumsetzer veranschaulicht, der eine von einer Schaltlogik angesteuerte Ausgangsstufe enthält.
    • 2 ist ein Signaldiagramm eines Tiefsetzsteller-Schaltumsetzers mit einer von einer Schaltlogik angesteuerten Ausgangsstufe, und ohne einen zwischen dem DAC und den Regelschleifen des Schaltumsetzers konfigurierten Servoblock.
    • 3 ist ein Blockdiagramm, das einen Tiefsetzsteller-Schaltumsetzer der Offenbarung veranschaulicht, der eine von einer Schaltlogik angesteuerten Ausgangsstufe mit einem zwischen dem DAC und den Regelschleifen des Schaltumsetzers konfigurierten Servoblock enthält.
    • 4 ist ein Signaldiagramm eines Tiefsetzsteller-Schaltumsetzers mit einer von einer Schaltlogik angesteuerten Ausgangsstufe und einem zwischen dem DAC und den Regelschleifen konfigurierten Servoblock.
    • 5 ist ein Schaltungsdiagramm, das die bevorzugte Implementierung des Servoblocks in einem Tiefsetzsteller-Schaltumsetzer veranschaulicht, worin die Prinzipien der Offenbarung ausgeführt sind.
    • 6 ist ein Signaldiagramm der bevorzugten Implementierung des Servoblocks des Tiefsetzsteller-Schaltumsetzers in 5, worin die Prinzipien der Offenbarung ausgeführt sind.
    • 7 ist ein Schaltungsdiagramm, das eine herkömmliche Integratorkonstruktion veranschaulicht, die einen Operationsverstärker verwendet.
    • 8 veranschaulicht einen Ablaufplan eines Verfahrens zum Implementieren eines Tiefsetzsteller-Schaltumsetzers, der eine von einer Schaltlogik angesteuerte Ausgangsstufe mit einem zwischen dem DAC und den Regelschleifen des Tiefsetzstellers konfigurierten Servoblock enthält.
  • Genaue Beschreibung der Erfindung
  • In einem herkömmlichen Strommodustiefsetzsteller wird der Tiefsetzstellerstrom proportional zu der Fehlerspannung VEA, der Differenz zwischen der DAC-Ausgangsspannung VDAC und der Rückkopplungsspannung VFB, der Spannung an dem Kondensator der Ausgangsstufe des Tiefsetzstellers, geregelt. Ein Fehlerverstärker ist durch Vergleichen seines Spannungsausgangs mit einer Kopie des Spulenstroms in dem Tiefsetzsteller implementiert.
  • Der Fehlerverstärker ist häufig mit einem kapazitiven Rückkopplungspfad versehen, um einen sehr hohen DC-Gewinn zu erzeugen, wodurch er einen Integrator bildet. Dieses Modell erfordert häufig einen sehr großen Kondensator, um sicherzustellen, dass der Tiefsetzsteller stabil bleibt. Dieser Kondensator kann häufig sehr groß und schwierig zu integrieren sein, wenn er in den Siliziumchip integriert ist.
  • In dem Tiefsetzsteller sind unterschiedliche Betriebsmodi erforderlich. Für hohe Lasten ist die Impulsbreitenmodulation (PWM) der bevorzugte Betriebsmodus. Für niedrige Lasten ist die Impulsfrequenzmodulation (PFM) der bevorzugte Betriebsmodus. Für mittlere Lasten und in Übergangsfällen können die Tiefsetzsteller in einem dynamischen PFM-Modus arbeiten.
  • Das herkömmliche Verfahren zur Implementierung eines hohen DC-Gewinns wäre im PFM-Modus und im dynamischen PFM-Modus nicht effektiv. Die Ausgangsspannung würde erheblichen Störgrößen unterliegen, wenn der Tiefsetzsteller zwischen den Modi wechselt. Was benötigt wird, ist, dass der hohe DC-Gewinn in allen Betriebsmodi garantiert ist.
  • 1 ist ein Blockdiagramm, das einen beispielhaften Tiefsetzsteller-Schaltumsetzer veranschaulicht, der aus einer von einer Schaltlogik angesteuerten Ausgangsstufe besteht. Die Ausgangsstufe besteht aus dem PMOS-Transistor 116, dem NMOS-Transistor 117, der Spule 118 und dem Kondensator 119. Die Schalt-LOGIK 115 nimmt Steuerdaten von einer von mehreren Regelschleifen. In dem Diagramm zeigen SCHLEIFE1, SCHLEIFE2 und SCHLEIFE3 jeweils den Synchronisationsmodus (PWM) 112, den Ruhemodus (PFM) 113 und den dynamischen Ruhemodus (kontinuierlicher Leitungsmodus PFM) 114 an. Jede Regelschleife nimmt die Rückkopplungsspannung VFB, die Ausgangsspannung des Umsetzers, und die DAC-Ausgangsspannung VDAC 110 als Eingänge. Die DAC-Spannung ist die Zielausgangsspannung für den Tiefsetzsteller.
  • In einem herkömmlichen Strommodustiefsetzsteller kann SCHLEIFE1 eine Strommodus-PWM-Schleife sein. Diese Schleife kann einen Fehlerverstärker enthalten. Häufig wird dieser Fehlerverstärker durch Verwenden irgendeiner Form von Integrator mit einem hohen DC-Gewinn bereitgestellt. Dies würde dann in diesem Modus eine sehr hohe Genauigkeitsregelung der Ausgangsspannung und eine sehr niedrige Ausgangsimpedanz für den Tiefsetzsteller ergeben. Jedoch hätte diese Schaltung keine Auswirkung auf die anderen Schleifen. Also wäre ein alternatives Verfahren zu implementieren, wenn in einem anderen Modus eine andere Schleife gewählt wird, um den hohen DC-Gewinn sicherzustellen.
  • 2 ist ein Signaldiagramm eines Tiefsetzsteller-Schaltumsetzers mit einer von einer Schaltlogik angesteuerten Ausgangsstufe, und ohne einen zwischen dem DAC und den Regelschleifen konfigurierten Servoblock. In diesem Diagramm wird ein Lastschritt ILAST auf den Tiefsetzsteller-Schaltumsetzer angewendet. Dieser Lastschritt lässt die Ausgangsspannung VAUS fallen. Diese Lastregelung spiegelt die begrenzte Ausgangsimpedanz des Tiefsetzsteller-Schaltumsetzers.
  • 3 ist ein Blockdiagramm, das einen Tiefsetzsteller-Schaltumsetzer der Offenbarung veranschaulicht, der eine von einer Schaltlogik angesteuerte Ausgangsstufe mit einem zwischen dem DAC und den Regelschleifen konfigurierten Servoblock oder Servomechanismus enthält. Ein Servomechanismus ist eine Vorrichtung, die eine negative Fehlererkennungsrückkopplung verwendet, um die Leistung des Mechanismus zu korrigieren. In diesem speziellen Fall verwendet der Servomechanismus die Rückkopplungsspannung VFB zum Regeln des Tiefsetzsteller-Schaltumsetzers. Die Ausgangsstufe besteht aus dem PMOS-Transistor 316, dem NMOS-Transistor 317, der Spule 318 und dem Kondensator 319. Die Schalt-LOGIK 315 nimmt Steuerdaten von einer von mehreren Regelschleifen. In dem Diagramm zeigen SCHLEIFE1, SCHLEIFE2 und SCHLEIFE3 jeweils den Synchronisationsmodus (PWM) 312, den Ruhemodus (PFM) 313 und den dynamischen Ruhemodus (kontinuierlicher Leitungsmodus PFM) 314 an. Jede Regelschleife nimmt die Rückkopplungsspannung VFB, die Spannung an dem Kondensator 319, und den Ausgang der Servoeinrichtung 311 als Eingänge. Die Eingänge in die Servoeinrichtung 311 sind die Rückkopplungsspannung VFB und die DAC-Spannung VDAC 310, die Zielausgangsspannung des Tiefsetzsteller-Schaltumsetzers.
  • Die vorgeschlagene Lösung wird durch Hinzufügen des Servoblocks zwischen dem DAC und den Regelschleifen geschaffen. Jetzt wird die DAC-Spannung VDAC durch Verwenden eines langsamen Schleifenintegrators geändert, um jeglichen DC-Versatz am Ausgang des Umsetzers zu entfernen. Dieses Schema ist aus einer Anzahl von Gründen geeignet. Es ist einfacher, den langsamen Schleifenintegrator getrennt zu implementieren, ohne die bestehenden Schleifen zu beeinflussen, und seine modulare Konstruktion macht es einfach, alle Schleifen mit einer Konstruktion zu regeln.
  • Der Servoblock vergleicht die Rückkopplungsspannung VFB, die gleich der Umsetzerausgangsspannung am Ausgang des Tiefsetzstellers ist, mit der unverarbeiteten DAC-Spannung VDAC 310. Wenn die Ausgangsspannung des Tiefsetzstellers kleiner als die unverarbeitete DAC-Spannung ist, wird die geänderte DAC-Spannung in die Regelschleifen geleitet und wird der Ausgang des Servoblocks 311, VSERVO, langsam erhöht, um diesen Fehler zu entfernen.
  • 4 ist ein Signaldiagramm eines Tiefsetzsteller-Schaltumsetzers mit einer von einer Schaltlogik angesteuerten Ausgangsstufe und einem zwischen dem DAC und den Regelschleifen des Schaltumsetzers konfigurierten Servoblock. Der Laststrom ILAST lässt die Schaltumsetzerausgangsspannung VAUS zunächst wie in 2 fallen und die DAC-Servoschleife lässt die Schaltumsetzerreferenzspannung VREF ansteigen. (Die unverarbeitete DAC-Spannung ist durch die gestrichelte Linie VREF dargestellt). Wenn die Referenzspannung VREF ansteigt, steigt die Ausgangsspannung VAUS ebenfalls an. Wenn die Ausgangsspannung mit der DAC-Spannung identisch ist, beendet die Referenzspannung ihr Ansteigen.
  • 5 ist ein Schaltungsdiagramm, das die bevorzugte Implementierung des Servoblocks in einem Tiefsetzsteller-Schaltumsetzer veranschaulicht, worin die Prinzipien der Offenbarung ausgeführt sind. In dieser Konstruktion besteht der Servoblock 500 aus einer ersten GM-Stufe 510 mit den Eingängen Rückkopplungsspannung VFB und DAC-Spannung VDAC. Eine GM-Stufe umfasst ein transkonduktantes (abgekürzt gm) Element. Die erste GM-Stufe 510 hat differentiale Eingänge ‚+‘ und ‚-‘ und treibt den Ausgangsstrom zu dem Kondensator 511. Die erste GM-Stufe 510 könnte beispielsweise ein transkonduktanter Operationsverstärker (OTA) sein, der ein universell verwendeter Verstärkertyp mit einer differentialen Eingangsspannung, die einen Ausgangsstrom produziert, ist. Die Spannung an dem Kondensator 511 steuert dann eine zweite GM-Stufe, die durch Verwenden des Transistors 512 in Sättigung implementiert ist. Der Ausgangsstrom von PMOS-Transistor 512 fließt durch einen 5 K-Widerstand, der an die DAC-Spannung VDAC angeschlossen ist. Die Spannung an diesem Widerstand wird zu der DAC-Spannung addiert, um der Servoausgangsspannung VSERVO einen geregelten Versatz (Offset) zu verleihen. Je kleiner die Spannung an dem Kondensator 511 ist, desto größer ist der Strom in PMOS-Transistor 512 und desto größer ist der Versatz zu der DAC-Spannung VDAC in VSERVO. Ein 50 K-Widerstand schließt die Versorgungsspannung VDD an die Source des PMOS-Transistors 512 an.
  • Die bevorzugte Implementierung des Servoblocks in der offenbarten Tiefsetzstellerkonstruktion ermöglicht es, einen positiven Versatz auf die DAC-Spannung anzuwenden. In einer typischen Tiefsetzstelleranwendung wird die Last einen positiven Strom haben, der von dem Tiefsetzsteller durch die Last an Masse zurückgeleitet wird. Das wird die Ausgangsspannung des Tiefsetzstellers mit der Ausgangsimpedanz fallen lassen. Die Servoeinrichtung korrigiert das durch Anpassen der DAC-Spannung nach oben. Jedoch wird die Servoeinrichtung in dem Fall, wenn ein Strom zurück in den Tiefsetzsteller gedrückt wird, der die Ausgangsspannung ansteigen lässt, einen Einfluss haben. Dieses Verhalten der Servoeinrichtung ist erwünscht, weil es den negativen Einfluss verringert, den der Servoblock auf Lastwechsel, die auftreten, wenn der Tiefsetzsteller in Überspannung ist, haben kann.
  • Außerdem ermöglicht die bevorzugte Implementierung des Servoblocks in der offenbarten Tiefsetzstellerkonstruktion es, die DAC-Spannung frei zu variieren, z. B. während des Hochfahrens des DAC, um die Ausgangsspannung des Tiefsetzstellers in einer geregelten Weise zu verschieben. Wenn die DAC-Ausgangsspannung hochfährt, folgt der Versatz auf der Servoausgangsspannung und die Servoeinrichtung selbst muss diese Änderung nicht verfolgen.
  • 6 ist ein Signaldiagramm der bevorzugten Implementierung des Servoblocks des Tiefsetzsteller-Schaltumsetzers in 5, worin die Prinzipien der Offenbarung ausgeführt werden. Ein Lastschritt ILAST wird auf den Tiefsetzsteller-Schaltumsetzer angewendet und lässt zunächst die Ausgangsspannung VAUS fallen und den Strom gm IGM plötzlich ansteigen. Dies zieht die Gatespannung VGATP an der PMOS-Vorrichtung 512 nach unten, was wiederum den Strom IPOMS fließen lässt. Der Strom IPMOS versetzt die Referenzspannung VREF über die unverarbeitete (rohe) DAC-Spannung und lässt die Ausgangsspannung VAUS des Tiefsetzsteller-Schaltumsetzers ansteigen. (Die unbearbeitete DAC-Spannung ist in der gestrichelten Linie VREF dargestellt).
  • 7 ist ein Schaltungsdiagramm, das eine herkömmliche Integratorkonstruktion veranschaulicht, die den Operationsverstärker 712 und die Eingangsimpedanz 710 verwendet. Die Schaltung von 5 hat mehrere entscheidende Vorteile gegenüber der Schaltung der in 7 gegebenen, herkömmlichen Integratorkonstruktion. Abhängig von dem Gewinn der GM-Ausgangsstufe, die mit dem PMOS-Transistor 512 implementiert ist, kann die Größe des Kondensators 511 gegenüber der Größe von Kondensator 711 erheblich verringert werden.
  • Die bevorzugte Implementierung des Servoblocks in der offenbarten Tiefsetzstellerkonstruktion ist am meisten relevant für ein System, in dem der Tiefsetzsteller mehrere Betriebsmodi oder mehrere Regelschleifen hat, die alle eine einzige DAC-Ausgangsspannung teilen. Jedoch kann der Vorschlag ebenso für irgendeine Tiefsetzstellerkonstruktion mit einem begrenzten Schleifengewinn und einer erheblichen, effektiven Ausgangsimpedanz nützlich sein.
  • Die DAC-Servoeinrichtung ist dafür konstruiert, die effektive DAC-Ausgangsspannung in eine existierende Tiefsetzstellerkonstruktion zu verschieben. Die Idee beschreibt insbesondere das Verschieben der DAC-Ausgangsspannung für mehrere Regelschleifen mit einem einzigen Servoblock. Dieses Schema ist besonders effektiv für eine Konstruktion, die ermöglicht, den langsamen Schleifenintegrator und die schnellen, existierenden Tiefsetzstellerregelschleifen nahezu unabhängig voneinander zu betrachten.
  • Die bevorzugte Implementierung des Servoschaltungsblocks ist von der grundlegenden Architekturkonstruktion bis zur konkreten Implementierung der Schaltung einzigartig, und sie überwindet mehrere Aspekte, mit denen man während der typischen Konstruktion konfrontiert ist. Außerdem wird die DAC-Ausgangsspannung nur nach oben und nicht nach unten verschoben, wobei jegliches Abfallen der Ausgangsspannung des Tiefsetzstellers entfernt wird.
  • 8 veranschaulicht den Ablaufplan eines Verfahrens 800 zum Implementieren eines Tiefsetzsteller, eines Hochsetzstellers oder eines anderen Schaltumsetzers, der eine von einer Schaltlogik angesteuerte Ausgangsstufe mit einem zwischen dem DAC und den Regelschleifen des Schaltumsetzers konfigurierten Servoblock enthält. Schritt 801 veranschaulicht das Eingeben einer DAC-Spannung in den Servoblock, zusätzlich zu der Rückkopplungsspannung, dem Ausgang des Schaltumsetzers. Schritt 802 zeigt das Vergleichen der Rückkopplungsspannung mit der DAC-Spannung. Schritt 803 veranschaulicht das Ändern der DAC-Spannung und das Leiten einer geänderten DAC-Spannung in die Regelschleifen des Schaltumsetzers, wodurch ein Fehler entfernt wird. Schritt 804 zeigt das Ändern der DAC-Spannung für mehrere unterschiedliche Schleifen mit einem einzelnen Servoblock, was es ermöglicht, den Servoblock und die Schaltumsetzerregelschleifen unabhängig voneinander zu betrachten.
  • Die Vorteile einer oder mehrerer Ausführungsformen der vorliegenden Offenbarung umfassen die Schaltungsimplementierung, dass sie in der Tat einfach ist, das Einstellen der Referenzspannung des Schaltumsetzers und die Garantie, dass sie nur in einer Richtung angepasst werden kann, und dass sie im Vergleich mit einem einfachen Integrator die Größe des benötigten Kondensators verringert. Der Hauptvorteil der vorliegenden Offenbarung liegt darin, dass sie aufgrund des von der DAC-Servoeinrichtung bereitgestellten DC-Gewinns die Genauigkeit des Schaltumsetzers erhöht. Wenn z. B. ein Betriebsmodus des Schaltumsetzers einen nahezu unbegrenzten DC-Gewinn hat, wird der Ausgang des Servoschaltungsblocks sehr nahe bei dem DAC-Spannungsausgang liegen. Wenn der Gewinn der ersten Schleife des Schaltumsetzers begrenzt ist, wird der hinzugefügte Servoschaltungsblock sich selbst anpassen, um die Netzdifferenz zwischen der DAC-Ausgangsspannung und der Rückkopplungsspannung VFB zu verringern. Die bevorzugte Implementierung der Referenzanpassung durch den Servoschaltungsblock garantiert, dass die Änderung der Schaltumsetzerausgangsspannung immer in der positiven Richtung verläuft.
  • Obwohl die Offenbarung insbesondere mit Bezug auf die bevorzugten Ausführungsformen hiervon gezeigt und beschrieben wurde, versteht der Fachmann auf dem Gebiet, dass verschiedene Änderungen in Form und Ausführung vorgenommen werden können, ohne vom Erfindungsgedanken und vom Umfang der Offenbarung abzuweichen.

Claims (20)

  1. Schaltumsetzer, der Folgendes umfasst: einen Digital/Analog-Umsetzer (DAC) (110), der konfiguriert ist, dem Schaltumsetzer eine DAC-Spannung zuzuführen; einen Servoblock (500), der angeschlossen ist, um eine Rückkopplungsspannung zu empfangen, und der konfiguriert ist, die DAC-Spannung für einen oder für mehrere Betriebsmodi zu ändern, wobei der Servoblock (500) unabhängig von den Schaltmodi des Schaltumsetzers konfiguriert ist; Regelschleifen (112, 113, 114), die konfiguriert sind, einen Ausgang des Servoblocks (500) und die Rückkopplungsspannung zu empfangen; eine Schaltlogik (115), die konfiguriert ist, die Ausgangssignale der Regelschleifen (112, 113, 114) zu empfangen; und eine von der Schaltlogik (115) angesteuerte Ausgangsstufe, die konfiguriert ist, die Ausgangsspannung des Schaltumsetzers bereitzustellen.
  2. Schaltumsetzer nach Anspruch 1, wobei der Servoblock (500) konfiguriert ist, die DAC-Spannung mit der Rückkopplungsspannung, dem Ausgang des Schaltumsetzers, zu vergleichen.
  3. Schaltumsetzer nach Anspruch 1, wobei der Servoblock (500) konfiguriert ist, durch Ändern der DAC-Spannung und durch Entfernen eines Fehlers die Nettodifferenz zwischen der DAC-Spannung und der Rückkopplungsspannung zu verringern.
  4. Schaltumsetzer nach Anspruch 1, wobei der Servoblock (500) konfiguriert ist, die geänderte Spannung in die Regelschleifen (112, 113, 114) des Schaltumsetzers zu leiten.
  5. Schaltumsetzer nach Anspruch 1, wobei die Regelschleifen (112, 113, 114) getrennte Schleifen für den Synchronisationsmodus (PWM), für den Ruhemodus (PFM) und für den dynamischen Ruhemodus (kontinuierlicher Leitungsmodus PFM) umfassen und an einen einzigen Servoblock (500) angeschlossen sind.
  6. Schaltumsetzer nach Anspruch 1, wobei der Servoblock (500) eine erste GM-Stufe (510), die einen Kondensator (511) treibt, und eine zweite GM-Stufe (512), die einen Widerstand treibt, umfasst, wobei eine Spannung an dem Widerstand zu der DAC-Spannung addiert wird, um der Ausgangsspannung des Servoblocks (500) einen geregelten Versatz zu verleihen.
  7. Schaltumsetzer nach Anspruch 6, wobei die zweite GM-Stufe (512) ein PMOS-Transistor (512) ist und wobei ein Ausgang der ersten GM-Stufe (510) an ein Gate der zweiten GM-Stufe (512) angeschlossen ist.
  8. Servoblock (500) für einen Schaltumsetzer, der eine erste GM-Stufe (510) mit einem nicht invertierenden Eingang, der für eine Rückkopplungsspannung konfiguriert ist, und einen invertierenden Eingang, der für eine DAC-Spannung konfiguriert ist, umfasst, wobei ein Ausgang der ersten GM-Stufe an einen Kondensator (511) und an das Gate der zweiten GM-Stufe angeschlossen ist (512), wobei die zweite GM-Stufe (512) einen Transistor (512) umfasst, wobei der Servoblock (500) unabhängig von den Schaltmodi des Schaltumsetzers konfiguriert ist.
  9. Servoblock (500) nach Anspruch 8, wobei der Kondensator (511) an eine Versorgungsspannung und an einen 50 K-Widerstand angeschlossen ist.
  10. Servoblock (500) nach Anspruch 8, wobei die zweite GM-Stufe (512) ihre Source für den 50 K-Widerstand konfiguriert und ihren Drain an einen 5 K-Widerstand angeschlossen hat.
  11. Servoblock (500) nach Anspruch 8, wobei die Spannung an dem 5 K-Widerstand zu der DAC-Spannung addiert wird, um der Ausgangsspannung des Servoblocks (500) einen geregelten Versatz zu verleihen.
  12. Servoblock (500) nach Anspruch 8, wobei ein Schema für sukzessive Approximation für einen Analog/Digital-Umsetzer den Servoblock (500) verwendet.
  13. Servoblock (500) nach Anspruch 8, wobei der Servoblock (500) so konfiguriert ist, dass die Schaltumsetzerausgangsspannung immer in der positiven Richtung liegt.
  14. Verfahren zum Implementieren eines Schaltumsetzers, das die folgenden Schritte umfasst: Eingeben einer DAC-Spannung in einen Servoblock (500) zusätzlich zu der Rückkopplungsspannung, dem Ausgang des Schaltumsetzers; Vergleichen der Rückkopplungsspannung mit der DAC-Spannung; Ändern der DAC-Spannung und Leiten der geänderten DAC-Spannung in die Regelschleifen (112, 113, 114) des Schaltumsetzers; und Ändern der DAC-Spannung für mehrere, unterschiedliche Regelschleifen (112, 113, 114) mit einem einzigen Servoblock (500), wobei der Servoblock (500) unabhängig von den Schaltmodi des Schaltumsetzers konfiguriert ist.
  15. Verfahren zum Implementieren eines Schaltumsetzers nach Anspruch 14, wobei der Servoblock (500) die DAC-Spannung mit der Rückkopplungsspannung, dem Ausgang des Schaltumsetzers, vergleicht.
  16. Verfahren zum Implementieren eines Schaltumsetzers nach Anspruch 14, wobei der Servoblock (500) die Nettodifferenz zwischen der DAC-Spannung und der Rückkopplungsspannung verringert.
  17. Verfahren zum Implementieren eines Schaltumsetzers nach Anspruch 14, wobei der Servoblock (500) die DAC-Spannung ändert und einen Fehler entfernt.
  18. Verfahren zum Implementieren eines Schaltumsetzers nach Anspruch 14, wobei die Regelschleifen (112, 113, 114) unabhängig von dem Servoblock (500) einen Synchronisationsmodus (PWM), einen Ruhemodus (PFM) und einen dynamischen Ruhemodus (kontinuierlichen Leitungsmodus PFM) aufrechthalten.
  19. Verfahren zum Implementieren eines Schaltumsetzers nach Anspruch 14, wobei der Servoblock (500) die Ausgangsspannung des Schaltumsetzers immer in die positive Richtung ändert.
  20. Verfahren zum Implementieren eines Schaltumsetzers nach Anspruch 14, wobei der Servoblock (500) in allen Betriebsmodi einen hohen DC-Gewinn aufrecht hält.
DE102015225829.7A 2015-09-04 2015-12-17 DAC-Servoeinrichtung Active DE102015225829B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/845,406 2015-09-04
US14/845,406 US10116210B2 (en) 2015-09-04 2015-09-04 DAC servo

Publications (2)

Publication Number Publication Date
DE102015225829A1 DE102015225829A1 (de) 2017-03-09
DE102015225829B4 true DE102015225829B4 (de) 2019-06-27

Family

ID=58055310

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015225829.7A Active DE102015225829B4 (de) 2015-09-04 2015-12-17 DAC-Servoeinrichtung

Country Status (2)

Country Link
US (2) US10116210B2 (de)
DE (1) DE102015225829B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468984B2 (en) 2016-07-01 2019-11-05 Dialog Semiconductor (Uk) Limited DC-DC switching converter with adaptive voltage positioning combined with digital-to-analog converter servo

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273772A1 (en) 2005-06-07 2006-12-07 Intersil Americas Inc. PFM-PWM DC-DC Converter Providing DC Offset Correction To PWM Error Amplifier And Equalizing Regulated Voltage Conditions When Transitioning Between PFM And PWM Modes
US20100208789A1 (en) 2009-02-16 2010-08-19 Infineon Technologies North America Corp. Voltage level converter with mixed signal controller
US20110018507A1 (en) 2009-07-22 2011-01-27 Mccloy-Stevens Mark Switched power regulator
US20140077781A1 (en) 2012-09-14 2014-03-20 Renesas Electronics Corporation Controller and system including controller

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331830B1 (en) 2000-02-04 2001-12-18 Rockwell Technologies Llc Self-trimming current source and method for switched current source DAC
US6518738B1 (en) * 2000-03-29 2003-02-11 Semiconductor Components Industries, Llc Switching regulator control circuit with proactive transient response
US6593789B2 (en) * 2001-12-14 2003-07-15 International Business Machines Corporation Precise and programmable duty cycle generator
US20060061412A1 (en) 2004-09-20 2006-03-23 Texas Instruments Incorporated High precision, curvature compensated bandgap reference circuit with programmable gain
TWI310124B (en) * 2006-04-24 2009-05-21 Ind Tech Res Inst Power supply apparatus
US7643322B1 (en) * 2007-04-25 2010-01-05 National Semiconductor Corporation Dual loop constant on time regulator
US8138739B1 (en) * 2008-10-03 2012-03-20 Fairchild Semiconductor Corporation Circuits and methods for improving transient response of hysteretic DC-DC converters
US8441245B2 (en) * 2010-12-05 2013-05-14 Microsemi Corporation Hysteretic voltage converter with offset voltage correction
US8970289B1 (en) * 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US10013003B2 (en) * 2012-11-16 2018-07-03 Linear Technology Corporation Feed forward current mode switching regulator with improved transient response
US9099924B2 (en) * 2012-12-11 2015-08-04 Analog Devices, Inc. Target voltage generator for a DC to DC converter, a combination of a target voltage generator and a DC to DC converter, and a method of operating a DC to DC converter
US9590501B2 (en) * 2013-04-25 2017-03-07 Fairchild Semiconductor Corporation Fast load transient response power supply system using dynamic reference generation
US9197214B2 (en) 2013-07-30 2015-11-24 Broadcom Corporation High speed level shifter with amplitude servo loop
US9588157B2 (en) * 2014-06-26 2017-03-07 Nxp Usa, Inc. Integrated circuit, current sense circuit for a pulse width modulation driver and method therefor
CN110165893A (zh) * 2014-10-11 2019-08-23 意法半导体研发(深圳)有限公司 用于在脉冲宽度调制模式或者脉冲跳过模式下操作的切换转换器
CN104410275B (zh) * 2014-12-11 2017-01-04 无锡新硅微电子有限公司 恒定导通时间dc-dc变换器输出电压误差消除电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273772A1 (en) 2005-06-07 2006-12-07 Intersil Americas Inc. PFM-PWM DC-DC Converter Providing DC Offset Correction To PWM Error Amplifier And Equalizing Regulated Voltage Conditions When Transitioning Between PFM And PWM Modes
US20100208789A1 (en) 2009-02-16 2010-08-19 Infineon Technologies North America Corp. Voltage level converter with mixed signal controller
US20110018507A1 (en) 2009-07-22 2011-01-27 Mccloy-Stevens Mark Switched power regulator
US20140077781A1 (en) 2012-09-14 2014-03-20 Renesas Electronics Corporation Controller and system including controller

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
„Dithering Skip Modulation, Width and Dead Time Controllers in Highly Efficient DC-DC Converters for System-On-Chip Applications", Hong-Wei Huang, Ke-Horng Chen, Sy-Yen Kuo, in IEEE Journal of Solid-State Circuits, Vol. 42, November 2007, No. 11, 2451-2465
HONG-WEI HUANG, KE-HORNG CHEN, SY-YEN KUO: Dithering Skip Modulation, Width and Dead Time Controllers in Highly Efficient DC-DC Converters for System-On-Chip Applications. In: IEEE Journal of Solid-State Circuits, Vol.42, November 2007, No.11, S.: 2451-2465. *

Also Published As

Publication number Publication date
DE102015225829A1 (de) 2017-03-09
US20190044444A1 (en) 2019-02-07
US10116210B2 (en) 2018-10-30
US10505450B2 (en) 2019-12-10
US20170070146A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
DE102018206918B3 (de) Hybrid-Abwärts-Aufwärts-Wandler
DE60224896T2 (de) Schaltungen und Verfahren zum Synchronisieren von Schaltreglern mit nicht-konstanter Frequenz durch eine Phasenregelschleife
DE102016225795A1 (de) Hybrid-dcdc-leistungswandler mit höherer effizienz
DE102019206421A1 (de) Hybrid-Gleichspannungsleistungsumsetzer mit klkeinem Spannungsumsetzungsverhältnis
DE60023775T2 (de) Spannungserhöhungsschaltung, Spannungserhöhungsverfahren, und elektronisches Gerät
DE102020211701A1 (de) Regelkreisschaltung
DE102016200389A1 (de) Mehrschwellenwert-Alarmkomparatoren für Mehrphasen-Tiefsetzsteller-Phasenabschaltsteuerung
DE102015226526B4 (de) Hocheffizienz-DC-zu-DC-Wandler mit adaptiver Ausgangsstufe
DE102011052922A1 (de) Vielphasen-Gleichspannungswandler mit einer Vielzahl zueinander parallel verschalteter Wandlerschaltungen
DE102013207939A1 (de) Low-Drop-Spannungsregler
DE602004004597T2 (de) Spannungs-Abwärts-Wandler mit reduzierter Welligkeit
DE102015221414B4 (de) Schaltung und Verfahren zur Begrenzung des maximalen Tastverhältnisses in Aufwärtsumsetzern
DE102009024159A1 (de) Elektronische Vorrichtung und Verfahren zur DC-DC-Umwandlung mit variablem Arbeitsstrom
DE102019002880A1 (de) Wirkungsgradverbesserung bei geringer Last eines Hybridschaltkondensatorwandlers
DE102008036773A1 (de) Regelschaltung für einen großen Eingangsspannungsbereich
DE102016214446B4 (de) Hybrider Abwärtsregler
DE102019214155A1 (de) Leistungswandler
DE102019218826A1 (de) Optimierung des einschwingverhaltens for einen ladungspumpenbasierten zweistufigen leistungsumsetzer
DE102020200873A1 (de) SIDO-Abwärtswandler mit negativem Strom
DE112016004961T5 (de) Mehrphasenwandler
DE102014014702A1 (de) Niedrigenergie-Schaltnetzteil
DE102016104294A1 (de) Verfahren zum Betreiben einer Leistungswandlerschaltung und Leistungswandlerschaltung
DE102022205548A1 (de) Halbleiterbauelement und schaltnetzteil
DE10249802A1 (de) Gleichspannungswandler und Verfahren zur Gleichspannungswandlung
DE102015225829B4 (de) DAC-Servoeinrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H02M0003158000

Ipc: H02M0003156000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final