DE102015200176A1 - Verfahren zum Erzeugen des Schichtaufbaus eines Halbleiterbauelements - Google Patents

Verfahren zum Erzeugen des Schichtaufbaus eines Halbleiterbauelements Download PDF

Info

Publication number
DE102015200176A1
DE102015200176A1 DE102015200176.8A DE102015200176A DE102015200176A1 DE 102015200176 A1 DE102015200176 A1 DE 102015200176A1 DE 102015200176 A DE102015200176 A DE 102015200176A DE 102015200176 A1 DE102015200176 A1 DE 102015200176A1
Authority
DE
Germany
Prior art keywords
layer
silicon
layer structure
opening
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102015200176.8A
Other languages
English (en)
Inventor
Andreas Hartlieb
Werner Weinzierl
Bernhard Gehl
Kerstin Biedermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102015200176.8A priority Critical patent/DE102015200176A1/de
Priority to PCT/EP2015/076080 priority patent/WO2016110346A1/de
Publication of DE102015200176A1 publication Critical patent/DE102015200176A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00611Processes for the planarisation of structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118Processes for the planarization of structures
    • B81C2201/0122Selective addition

Abstract

Es werden prozesstechnisch einfache Maßnahmen zur Nivellierung der Oberfläche des Schichtaufbaus eines Halbleiterbauelements während der Herstellung des Schichtaufbaus vorgeschlagen, die auch zum Erzeugen einer Topographie mit definierten Niveauunterschieden in der Oberfläche des Schichtaufbaus genutzt werden können. Das entsprechende Verfahren zum Erzeugen des Schichtaufbaus eines Halbleiterbauelements geht von einem Grundsubstrat aus. Außerdem soll der Schichtaufbau mindestens eine Siliziumschicht (1) umfassen. Auf dieser Siliziumschicht (1) wird mindestens eine erste Schicht (2) aus einem anderen Material als Silizium erzeugt und strukturiert, wobei das Schichtmaterial bereichsweise vollständig entfernt wird und die darunterliegende Siliziumschicht (1) im Bereich der so erzeugten mindestens einen Öffnung (3) freigelegt wird. Über der strukturierten ersten Schicht (2) soll mindestens eine Deckschicht (6) aufgebracht werden, die sich zumindest über eine Öffnung (3) in der ersten Schicht (2) erstreckt. Erfindungsgemäß wird nach dem Strukturieren der mindestens einen ersten Schicht (2) und vor dem Erzeugen der Deckschicht (6) ein Epitaxieprozess durchgeführt, bei dem selektiv im Bereich der mindestens einen Öffnung (3) in der ersten Schicht (2) Silizium (14; 24) auf der freigelegten Oberfläche der Siliziumschicht (1) epitaktisch aufgewachsen wird und dadurch eine definierte Topographie für das Erzeugen weiterer Schichten des Schichtaufbaus geschaffen wird.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Verfahren zum Erzeugen des Schichtaufbaus eines Halbleiterbauelements ausgehend von einem Grundsubstrat. Der Schichtaufbau soll mindestens eine Siliziumschicht umfassen, auf der mindestens eine erste Schicht aus einem anderen Material als Silizium erzeugt und strukturiert wird. Bei dieser Strukturierung wird das Schichtmaterial bereichsweise vollständig entfernt, so dass die darunterliegende Siliziumschicht im Bereich der so erzeugten mindestens einen Öffnung in der ersten Schicht freigelegt wird. Im Zuge der Herstellung des Schichtaufbaus wird dann über der so strukturierten ersten Schicht mindestens eine Deckschicht aufgebracht, die sich zumindest über eine Öffnung in der ersten Schicht erstreckt.
  • Die Strukturierung einzelner Schichten während der Herstellung des Schichtaufbaus eines Halbleiterbauelements führt zur Ausbildung einer Topographie mit unterschiedlichen Höhenniveaus in darauffolgenden Schichtebenen. Die Niveauunterschiede hängen von der Dicke der jeweiligen Schichten ab und können im Falle eines MEMS-Bauelements mehrere µm betragen. Topographiestufen dieser Größenordnung erschweren das Aufbringen weiterer Schichten mit einer ganzflächig gleichmäßigen Schichtdicke, da an den Topographiekanten unter anderem Kanteneffekte und Schichtdickensprünge auftreten. Auch die Strukturierung der weiteren Schichten verkompliziert sich. So erfordert beispielsweise der Einsatz von Fotolackmasken im Strukturierungsprozess eine im Wesentlichen ebene, topographiefreie Schichtoberfläche, um eine hinreichend gleichmäßige Fotolackdicke für kontrollierte Abbildungs- und Ätzverhältnisse zu erzielen. Außerdem kann es an den Topographiekanten zu einem Lackabriss kommen. Auch der Belichtungsprozess, mit dem das Maskenlayout in die Fotolackschicht übertragen wird, liefert bei Unebenheiten in der Fotolackschicht keine hinreichend definierten Ergebnisse. Deshalb umfasst der Schichtaufbau vieler Halbleiterbauelemente Zwischenschichten oder Schichtbereiche, die in erster Linie der Nivellierung der Oberfläche des Schichtaufbaus während des Herstellungsprozesses dienen, aber für die eigentliche Funktion des Halbleiterbauelements keine Rolle spielen. Die Herstellung derartiger Zwischenschichten bzw. Schichtbereiche erweist sich in der Praxis als relativ aufwendig.
  • Ein bekannter Ansatz sieht vor, große Niveauunterschiede in der Oberfläche des Schichtaufbaus durch eine laterale Schichtabstufung im Kantenbereich anzugleichen. Eine derartige Stufenstruktur erfordert zum einen mehrere Abscheidungs- und Strukturierungsprozesse und zum anderen immer auch zusätzliche Chipfläche, deren Größe von der Größe des anzugleichenden Niveauunterschieds abhängt.
  • Des Weiteren ist es bekannt, Niveauunterschiede in der Oberfläche des Schichtaufbaus durch ganzflächiges Abscheiden einer Deckschicht zu kompensieren, die zumindest so dick ist, wie die auszugleichenden Niveauunterschiede. Diese Deckschicht wird dann in einem anschließenden CMP(chemical mechanical polishing)-Schritt soweit abgeschliffen, bis ihre Oberfläche plan ist. Diese Vorgehensweise ist allerdings bereits bei Niveauunterschieden von wenigen µm sehr aufwendig und hinsichtlich der Restdicke der Deckschicht ungenau.
  • Offenbarung der Erfindung
  • Mit der vorliegenden Erfindung werden prozesstechnisch einfache Maßnahmen zur Nivellierung der Oberfläche des Schichtaufbaus eines Halbleiterbauelements vorgeschlagen, die auch zum Erzeugen einer Topographie mit definierten Niveauunterschieden in der Oberfläche des Schichtaufbaus genutzt werden können.
  • Dies wird erfindungsgemäß mit Hilfe eines Epitaxieprozesses nach dem Strukturieren der mindestens einen ersten Schicht und vor dem Erzeugen der Deckschicht erreicht. In diesem Epitaxieprozess wird Siliziummaterial selektiv auf den freiliegenden Siliziumoberflächen im Bereich der offenen Bereiche in der ersten Schicht epitaktisch aufgewachsen. Dadurch wird eine definierte Topographie für das Erzeugen weiterer Schichten des Schichtaufbaus geschaffen.
  • Erfindungsgemäß wird ausgenutzt, dass Silizium bei geeigneter Prozessführung im Wesentlichen nur auf freiliegenden Siliziumoberflächen epitaktisch aufwächst, während es sich auf Oberflächen aus anderen Materialien nicht absetzt. Dadurch kann Siliziummaterial sehr einfach, d.h. ohne zusätzliche Maskierungsmaßnahmen, selektiv im Bereich der Öffnungen in einer Nicht-Siliziumschicht auf einer Siliziumschicht aufgewachsen werden. Auf diese Weise lassen sich nicht nur Niveauunterschiede zwischen dieser Nicht-Siliziumschicht und der darunterliegenden Siliziumschicht ausgleichen. Es können auch definierte und von der Dicke der Nicht-Siliziumschicht unabhängige Topographien in der Oberfläche des Schichtaufbaus erzeugt werden. Schließlich sei hier noch erwähnt, dass die erfindungsgemäße Vorgehensweise nicht auf Halbleiterbauelemente beschränkt ist, bei denen der Siliziumschicht und der darüber liegenden strukturierten Nicht-Siliziumschicht des Schichtaufbaus elektrische und/oder mechanische Bauelementfunktionen zukommen. Bei der Herstellung des Schichtaufbaus eines Halbleiterbauelements können auch gezielt Siliziumschichten und Nicht-Siliziumschichten erzeugt werden, denen weder eine elektrische noch eine mechanische Bauelementfunktion zukommt, sondern die lediglich als Ausgangsschichten zum selektiven Aufwachsen von Siliziummaterial als Nivellierungsmaßnahme oder zur Realisierung einer definierten Topographie in der Bauelementoberfläche dienen.
  • Von besonderem Vorteil ist es, dass das Siliziummaterial bei entsprechender Wahl der Prozessparameter des Epitaxieprozesses in der Kristallform der darunterliegenden Siliziumschicht aufgewachsen werden kann, nämlich monokristallin, wenn es sich bei der Siliziumschicht um eine monokristalline Siliziumschicht handelt, also beispielsweise um einen monokristallinen Siliziumwafer als Grundsubstrat, oder polykristallin, wenn es sich bei der Siliziumschicht um eine polykristallin abgeschiedene Siliziumschicht handelt.
  • Die Aufwachshöhe lässt sich direkt über die Dauer des Epitaxieprozesses regeln. So kann der Epitaxieprozess – je nach angestrebter Zieltopographie – so lange fortgesetzt werden, bis das Höhenniveau des aufgewachsenen Siliziummaterials im Wesentlichen der Schichtdicke der Nicht-Siliziumschicht entspricht, oder so lange, bis ein definierter Niveauunterschied zwischen dem aufgewachsenen Silizium und der Nicht-Siliziumschicht besteht.
  • Wenn eine Nivellierung bzw. Glättung der Oberfläche des Schichtaufbaus angestrebt wird, dann kann die Oberfläche des Schichtaufbaus auch nach dem selektiven epitaktischen Aufwachsen des Siliziummaterials und vor dem Aufbringen weiterer Schichtmaterialien noch zusätzlich in einem CMP(chemical mechanical polishing)-Prozess geglättet werden. Bei geeigneter Wahl der Dicke der selektiv epitaktisch gewachsenen Siliziumschicht ist in diesem Fall nur ein vergleichsweise geringer Materialabtrag erforderlich, um eine sehr plane Oberfläche zu erhalten.
  • Von besonderer Bedeutung sind die hier vorgeschlagenen Maßnahmen für die Herstellung von MEMS-Bauelementen mit vergleichsweise dicken Funktionsschichten und/oder Bauelementstrukturen mit einem hohen Aspektverhältnis. Der Schichtaufbau derartiger Halbleiterbauelemente umfasst häufig ein Siliziumgrundsubstrat oder eine Siliziumfunktionsschicht, auf dem bzw. auf der sich eine dicke Siliziumoxid- oder Siliziumnitridschicht als Opfer- oder Ätzstoppschicht oder auch als dielektrische Trägerschicht befindet. Diese Situation wird nachfolgen anhand von zwei Ausführungsbeispielen näher beschrieben.
  • Kurze Beschreibung der Zeichnungen
  • Wie bereits voranstehend erörtert, gibt es verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Dazu wird einerseits auf die nachgeordneten Patentansprüche verwiesen und andererseits auf die nachfolgende Beschreibung zweier Ausführungsbeispiele der Erfindung anhand der Figuren.
  • 1a, 1b veranschaulichen, wie die erfindungsgemäßen Maßnahmen zur Nivellierung der Oberfläche eines Schichtaufbaus eingesetzt werden können.
  • 2a, 2b veranschaulichen, wie die erfindungsgemäßen Maßnahmen zum Erzeugen einer definierten Topographie in der Oberfläche eines Schichtaufbaus eingesetzt werden können.
  • Ausführungsformen der Erfindung
  • Die einzelnen Figuren zeigen jeweils nur einen Ausschnitt aus dem Schichtaufbau eines Halbleiterbauelements während der Herstellung, und zwar einen Abschnitt einer Siliziumschicht 1, die mit einer strukturierten weiteren Schicht 2 aus einem anderen Material als Silizium versehen worden ist.
  • Die Siliziumschicht 1 kann monokristallin sein, beispielsweise wenn es sich dabei um das Grundsubstrat des Halbleiterbauelements in Form eines monokristallinen Siliziumwafers oder eines SOI-Wafers mit einer monokristallinen Silizium-Funktionsschicht handelt. Ebenso kann die Siliziumschicht 1 polykristallin sein, wenn sie beispielsweise über einer Keimschicht aus polykristallinem Silizium oder einer Nicht-Siliziumschicht des Schichtaufbaus abgeschieden worden ist. Bei der weiteren Schicht 2 handelt es sich in den hier beschriebenen Ausführungsbeispielen jeweils um eine Oxidschicht, die beispielsweise als Opferschicht oder Ätzstoppschicht fungieren kann oder auch als dielektrische Trennschicht zur elektrischen Isolation einzelner Funktionselemente des Halbleiterbauelements. In der Oxidschicht 2 sind Öffnungen 3 ausgebildet, die bis auf die darunterliegende Siliziumschicht 1 reichen. D.h. das Oxidmaterial wurde im Bereich dieser Öffnungen 3 vollständig entfernt.
  • Bei dem in den 1a, 1b dargestellten Ausführungsbeispiel ist die Oxidschicht 2 relativ dick, so dass der Versatz in der Oberfläche des Schichtaufbaus im Bereich des Öffnungsrands, also zwischen der freigelegten Siliziumschicht 1 und der Oxidschicht 2, entsprechend groß ist. Im vorliegenden Fall soll dieser Niveauunterschied vor dem Abscheiden einer Deckschicht möglichst ausgeglichen werden.
  • Erfindungsgemäß wird dazu ein Epitaxieprozess verwendet, mit dem Siliziummaterial selektiv nur auf Siliziumoberflächen aufgewachsen wird, hier also nur im Bereich der Öffnung 3 in der Oxidschicht 2, wo die darunterliegende Siliziumschicht 1 freigelegt wurde. Dabei entsteht eine Silizium-Kompensationsschicht 14, die dieselbe Kristallstruktur wie die darunterliegende Siliziumschicht 1 aufweist. D.h. die Kompensationsschicht 14 ist monokristallin oder polykristallin, je nachdem ob die Siliziumschicht 1 monokristallin oder polykristallin ist. Die Dicke dieser Kompensationsschicht 14 hängt maßgeblich von der Dauer des Epitaxieprozesses ab. Dieser wurde bei dem in den 1a und 1b dargestellten Fall solange fortgeführt, bis die Dicke der Kompensationsschicht 14 im Wesentlichen der Schichtdicke der Oxidschicht 3 entsprach, um die Topographiestufe zu minimieren. 1b veranschaulicht, dass zwischen der Kompensationsschicht 14 und der Oxidschicht 2 bei geeigneter Wahl der Kompensationsschicht nur mehr ein sehr kleiner Versatz 5 besteht. Nach dem Epitaxieprozess wurde eine Deckschicht 6 auf dem Schichtaufbau abgeschieden, die sich ganzflächig über die strukturierte Oxidschicht 2 und die Kompensationsschicht 14 in den Öffnungen 3 in der Oxidschicht 2 erstreckt. Der Versatz 5 in der darunterliegenden Schichtebene 2/14 hat zu einer entsprechenden Topographiestufe in der Oberfläche der Deckschicht 6 geführt (siehe Bezugszeichen 5 am oberen Rand der Schicht 6). Da diese Abstufung hier sehr klein ist im Vergleich zur Dicke der Deckschicht 6, kann die Deckschicht 6 einfach planarisiert werden, um eine topographiefreie Oberfläche für die Abscheidung weiterer Schichten des Schichtaufbaus zu schaffen. Dabei muss nur vergleichsweise wenig Material der Deckschicht 6 abgetragen werden. Die Planarisierung kann beispielsweise in einem CMP-Verfahren erfolgen.
  • In Fällen, in denen nur eine relativ dünne Deckschicht über der strukturierten Oxidschicht und der Kompensationsschicht erzeugt werden soll, empfiehlt es sich, die Oberfläche des Schichtaufbaus bereits nach dem Epitaxieschritt und vor dem Abscheiden der Deckschicht zu planarisieren.
  • Die 2a, 2b veranschaulichen eine weitere Einsatzmöglichkeit für das erfindungsgemäße Verfahren. Bei dem hier dargestellten Ausführungsbeispiel ist die Oxidschicht 2 relativ dünn und der Versatz zwischen der freigelegten Siliziumschicht 1 und der Oxidschicht 2 dementsprechend klein. Das erfindungsgemäße Verfahren soll hier nicht zum Ausgleich dieses Niveauunterschieds in der Oberfläche des Schichtaufbaus eingesetzt werden, sondern zum Erzeugen einer Topographie mit definierten, deutlich höheren Topographiestufen.
  • Dazu wird auch hier ein Epitaxieprozess verwendet, mit dem Siliziummaterial selektiv nur auf Siliziumoberflächen aufgewachsen wird, hier also nur im Bereich der Öffnung 3 in der Oxidschicht 2, wo die darunterliegende Siliziumschicht 1 freigelegt wurde. Dabei entsteht eine Silizium-Topographieschicht 24, die – je nach Kristallform der darunterliegenden Siliziumschicht 1 – entweder monokristallin oder polykristallin ist. Der Epitaxieprozess wurde im Fall der 2a, 2b solange fortgesetzt, bis die Topographieschicht 24 eine vorgegebene Zieldicke erreicht hatte bzw. bis der angestrebte Niveauunterschied 7 zwischen der Topographieschicht 24 und der Oxidschicht 2 vorlag. Die nach dem Epitaxieprozess auf dem Schichtaufbau abgeschiedene Deckschicht 6 weist eine entsprechende Zieltopographie auf (siehe Bezugszeichen 7 am oberen Bereich der Schicht 6).

Claims (5)

  1. Verfahren zum Erzeugen des Schichtaufbaus eines Halbleiterbauelements ausgehend von einem Grundsubstrat, wobei dieser Schichtaufbau mindestens eine Siliziumschicht (1) umfasst, • bei dem auf der Siliziumschicht (1) mindestens eine erste Schicht (2) aus einem anderen Material als Silizium erzeugt wird, • bei dem diese erste Schicht (2) strukturiert wird, wobei das Schichtmaterial der ersten Schicht (2) bereichsweise vollständig entfernt wird und die darunterliegende Siliziumschicht (1) im Bereich der so erzeugten mindestens einen Öffnung (3) freigelegt wird, und • bei dem über der strukturierten ersten Schicht (2) mindestens eine Deckschicht (6) aufgebracht wird, die sich zumindest über eine Öffnung (3) in der ersten Schicht (2) erstreckt, gekennzeichnet durch einen Epitaxieprozess nach dem Strukturieren der mindestens einen ersten Schicht (2) und vor dem Erzeugen der Deckschicht (6), bei dem selektiv im Bereich der mindestens einen Öffnung (3) in der ersten Schicht (2) Silizium (14; 24) auf der freigelegten Oberfläche der Siliziumschicht (1) epitaktisch aufgewachsen wird und dadurch eine definierte Topographie für das Erzeugen weiterer Schichten des Schichtaufbaus geschaffen wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Silizium (14; 24) auf der freigelegten Oberfläche der Siliziumschicht (1) in der Kristallform der Siliziumschicht (1) epitaktisch aufgewachsen wird, nämlich monokristallin, wenn es sich bei der Siliziumschicht (1) um eine monokristalline Siliziumschicht handelt, oder polykristallin, wenn es sich bei der Siliziumschicht (1) um eine polykristalline Siliziumschicht handelt.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass als mindestens eine erste Schicht (2) auf der Siliziumschicht (1) eine Siliziumoxidschicht und/oder eine Siliziumnitridschicht erzeugt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Epitaxieprozess so lange fortgesetzt wird, bis das Höhenniveau des aufgewachsenen Siliziummaterials (14) im Wesentlichen der Schichtdicke der mindestens einen ersten Schicht (2) entspricht.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Oberfläche des Schichtaufbaus nach dem selektiven epitaktischen Aufwachsen des Siliziummaterials und vor dem Aufbringen weiterer Schichtmaterialien in einem CMP(chemical mechanical polishing)-Prozess geglättet wird.
DE102015200176.8A 2015-01-09 2015-01-09 Verfahren zum Erzeugen des Schichtaufbaus eines Halbleiterbauelements Ceased DE102015200176A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102015200176.8A DE102015200176A1 (de) 2015-01-09 2015-01-09 Verfahren zum Erzeugen des Schichtaufbaus eines Halbleiterbauelements
PCT/EP2015/076080 WO2016110346A1 (de) 2015-01-09 2015-11-09 Verfahren zum erzeugen des schichtaufbaus eines halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015200176.8A DE102015200176A1 (de) 2015-01-09 2015-01-09 Verfahren zum Erzeugen des Schichtaufbaus eines Halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102015200176A1 true DE102015200176A1 (de) 2016-07-14

Family

ID=54695672

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015200176.8A Ceased DE102015200176A1 (de) 2015-01-09 2015-01-09 Verfahren zum Erzeugen des Schichtaufbaus eines Halbleiterbauelements

Country Status (2)

Country Link
DE (1) DE102015200176A1 (de)
WO (1) WO2016110346A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10054484A1 (de) * 2000-11-03 2002-05-08 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
DE10302676A1 (de) * 2003-01-24 2004-07-29 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zu dessen Herstellung
US20080213981A1 (en) * 2005-01-31 2008-09-04 Freescale Semiconductor, Inc. Method of Fabricating a Silicon-On-Insulator Structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504026A (en) * 1995-04-14 1996-04-02 Analog Devices, Inc. Methods for planarization and encapsulation of micromechanical devices in semiconductor processes
US10183857B2 (en) * 2012-08-21 2019-01-22 Robert Bosch Gmbh MEMS pressure sensor with multiple membrane electrodes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10054484A1 (de) * 2000-11-03 2002-05-08 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
DE10302676A1 (de) * 2003-01-24 2004-07-29 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zu dessen Herstellung
US20080213981A1 (en) * 2005-01-31 2008-09-04 Freescale Semiconductor, Inc. Method of Fabricating a Silicon-On-Insulator Structure

Also Published As

Publication number Publication date
WO2016110346A1 (de) 2016-07-14

Similar Documents

Publication Publication Date Title
DE10003014B4 (de) Verfahren zur Herstellung einer planaren und dicht struktuierten Silizium-auf-Isolator-Struktur
DE102010000888B4 (de) Verfahren zum Ausbilden von Aussparungen in einem Halbleiterbauelement und mit dem Verfahren hergestelltes Bauelement
DE102014019674A1 (de) Selbstjustierte cut-first-strukturierung durch lithografie und ätzen
DE102012206531A1 (de) Verfahren zur Erzeugung einer Kavität innerhalb eines Halbleitersubstrats
WO2007068590A1 (de) Mikromechanisches bauelement und herstellungsverfahren
DE102012217073A1 (de) Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
DE102008062499B4 (de) MEMS-Bauelemente und Verfahren zur Herstellung derselben
DE102011080978A1 (de) Verfahren zur Herstellung einer mikromechanischen Struktur und mikromechanische Struktur
DE102006046425A1 (de) Verfahren zur Bildung einer Justiermarke eines Halbleiterbauelements
DE102014119641B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102014215009B4 (de) Herstellungsverfahren für eine piezoelektrische Schichtanordnung und entsprechende piezoelektrische Schichtanordnung
DE102017110945A1 (de) Finfet-Vorrichtung mit verringerter Breite
DE102020125660A1 (de) Bosch-tiefenätzung mit hohem seitenverhältnis
DE102010046213B3 (de) Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
DE10240099A1 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE102014019415B4 (de) Verfahren zum Ausbilden einer Halbleitervorrichtung
DE102007030020A1 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
DE102015200176A1 (de) Verfahren zum Erzeugen des Schichtaufbaus eines Halbleiterbauelements
DE102013100636A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102009026639B4 (de) Verfahren zum Herstellen einer elektromechanischen Mikrostruktur
DE60216646T2 (de) Verfahren zur Herstellung eines monokristallinen Substrats und integrierter Schaltkreis mit einem solchen Substrat
EP3042391A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat, mikroelektromechanisches system mit einem substrat, und kraftfahrzeug
WO2015150268A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat und mikroelektromechanisches system mit einem substrat
DE102004060821B4 (de) Verfahren zur Herstellung einer Deep-Trench-Struktur in einer STI-Struktur eines Halbleiterkörpers
DE102010039180B4 (de) Verfahren zum Herstellen von Halbleiterchips und entsprechender Halbleiterchip

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final