WO2016110346A1 - Verfahren zum erzeugen des schichtaufbaus eines halbleiterbauelements - Google Patents

Verfahren zum erzeugen des schichtaufbaus eines halbleiterbauelements Download PDF

Info

Publication number
WO2016110346A1
WO2016110346A1 PCT/EP2015/076080 EP2015076080W WO2016110346A1 WO 2016110346 A1 WO2016110346 A1 WO 2016110346A1 EP 2015076080 W EP2015076080 W EP 2015076080W WO 2016110346 A1 WO2016110346 A1 WO 2016110346A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
silicon
layer structure
silicon layer
topography
Prior art date
Application number
PCT/EP2015/076080
Other languages
English (en)
French (fr)
Inventor
Bernhard Gehl
Andreas HARTLIEB
Werner Weinzierl
Kerstin BIEDERMANN
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2016110346A1 publication Critical patent/WO2016110346A1/de

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00611—Processes for the planarisation of structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B81C2201/0122—Selective addition

Definitions

  • the invention relates to a method for producing the layer structure of a semiconductor component starting from a base substrate.
  • the layer structure should comprise at least one silicon layer on which at least one first layer of a material other than silicon is produced and patterned. In this structuring, the layer material is completely removed in regions, so that the underlying silicon layer is exposed in the region of the thus produced at least one opening in the first layer.
  • at least one cover layer is then applied over the first layer structured in this way, which extends at least over an opening in the first layer.
  • the structuring of individual layers during the production of the layer structure of a semiconductor component leads to the formation of a topography with different height levels in subsequent layer planes.
  • the level differences depend on the thickness of the respective layers and can amount to several ⁇ in the case of a MEMS device. Topography steps of this magnitude make it difficult to apply further layers with a uniform layer thickness over the entire surface, since, among other things, edge effects and layer thickness discontinuities occur at the topography edges.
  • the structuring of the further layers is also complicated.
  • the use of photoresist masks in the patterning process requires a substantially flat, topography-free layer surface in order to achieve a sufficiently uniform photoresist thickness for controlled imaging and etching ratios. In addition, it can come at the topography edges to a lacquer break.
  • the layer structure of many semiconductor devices comprises intermediate layers or layer regions, which primarily serve to level the surface of the layer structure during the manufacturing process, but do not play any role in the actual function of the semiconductor component.
  • the production of such intermediate layers or layer regions proves to be relatively expensive in practice.
  • One known approach is to equalize large level differences in the surface of the layer structure by a lateral layer gradation in the edge region.
  • Such a step structure requires, on the one hand, several deposition and structuring processes and, on the other hand, always additional chip area, the size of which depends on the size of the level difference to be adjusted.
  • this is achieved by means of an epitaxy process after the structuring of the at least one first layer and before the production of the cover layer. reached.
  • silicon material is selectively grown epitaxially on the exposed silicon surfaces in the region of the open regions in the first layer. This creates a defined topography for the production of further layers of the layer structure.
  • silicon essentially epitaxially grows only on exposed silicon surfaces, while it does not settle on surfaces of other materials.
  • silicon material to be very easily, i. without additional masking measures, be selectively grown in the region of the openings in a non-silicon layer on a silicon layer. In this way, not only level differences between this non-silicon layer and the underlying silicon layer can be compensated. It is also possible to generate defined topographies independent of the thickness of the non-silicon layer in the surface of the layer structure.
  • the procedure according to the invention is not limited to semiconductor components in which the silicon layer and the overlying structured non-silicon layer of the layer structure have electrical and / or mechanical component functions.
  • silicon layers and non-silicon layers can be selectively produced, which have neither an electrical nor a mechanical component function, but which merely serve as output layers for the selective growth of silicon material as a leveling measure or for the realization of a defined topography in the component surface ,
  • the silicon material can be grown in the crystal form of the underlying silicon layer with a suitable choice of the process parameters of the epitaxy process, namely monocrystalline, if the silicon layer is a monocrystalline silicon layer, ie, for example, a monocrystalline silicon wafer as a base substrate, or polycrystalline, if the silicon layer is a polycrystalline deposited silicon layer.
  • the wake-up height can be controlled directly over the duration of the epitaxy process.
  • the epitaxy process may continue until the height level of the grown silicon material substantially corresponds to the thickness of the non-silicon layer, or until there is a defined level difference between the grown silicon and the non-silicon layer, depending on the intended target topography.
  • the surface of the layer structure can be smoothed even after the selective epitaxial growth of the silicon material and before the application of further layer materials additionally in a CMP (chemical mechanical polishing) process.
  • CMP chemical mechanical polishing
  • FIGS. Fig. 1 a, 1 b illustrate how the inventive measures for leveling the surface of a layer structure can be used.
  • FIG. 2a, 2b illustrate how the inventive measures for
  • Generating a defined topography in the surface of a layer structure can be used.
  • the individual figures each show only a section of the layer structure of a semiconductor component during production, namely a portion of a silicon layer 1, which has been provided with a structured further layer 2 of a material other than silicon.
  • the silicon layer 1 may be monocrystalline, for example if it is the basic substrate of the semiconductor component in the form of a monocrystalline silicon wafer or an SOI wafer with a monocrystalline silicon functional layer. Similarly, the silicon layer 1 may be polycrystalline, for example, deposited over a seed layer of polycrystalline silicon or a non-silicon layer of the layer structure.
  • the further layer 2 in the exemplary embodiments described here is in each case an oxide layer which can function, for example, as a sacrificial layer or etch stop layer or else as a dielectric separation layer for electrically insulating individual functional elements of the semiconductor component. In the oxide layer 2 openings 3 are formed, which extend to the underlying silicon layer 1. That The oxide material was completely removed in the area of these openings 3.
  • the oxide layer 2 is relatively thick, so that the offset in the surface of the layer structure in the region of the opening edge, ie between the exposed silicon layer 1 and the oxide layer 2, is correspondingly large. In the present case, this Valeunter Kunststoff be compensated as possible before depositing a topcoat.
  • an epitaxy process is used for this purpose
  • Silicon material is selectively grown only on silicon surfaces, so here only in the region of the opening 3 in the oxide layer 2, where the underlying silicon layer 1 has been exposed.
  • the thickness of this compensation layer 14 depends significantly on the duration of the epitaxy process. This was continued in the case illustrated in FIGS. 1 a and 1 b until the thickness of the compensation layer 14 substantially corresponded to the layer thickness of the oxide layer 3 in order to minimize the topography step. 1 b illustrates that only a very small offset 5 exists between the compensation layer 14 and the oxide layer 2 with a suitable choice of the compensation layer.
  • Epitaxie farming a covering layer 6 was deposited on the layer structure which extends over the entire surface of the structured oxide layer 2 and the compensation layer 14 in the openings 3 in the oxide layer 2.
  • the offset 5 in the underlying layer plane 2/14 has led to a corresponding topography step in the surface of the cover layer 6 (see reference numeral 5 at the upper edge of the layer 6). Since this gradation is very small here compared to the thickness of the cover layer 6, the cover layer 6 can simply be planarized in order to create a topography-free surface for the deposition of further layers of the layer structure. In this case, only comparatively little material of the cover layer 6 has to be removed. The planarization can take place, for example, in a CM P process.
  • FIGS. 2a, 2b illustrate a further possible use for the method according to the invention.
  • the oxide layer 2 is relatively thin and the offset between the exposed
  • Silicon layer 1 and the oxide layer 2 accordingly small.
  • the inventive method should not be used here to compensate for this difference in level in the surface of the layer structure, but to produce a topography with defined, significantly higher Topographieworkn.
  • an epitaxy process is also used here, with which silicon material is selectively grown only on silicon surfaces, in this case only in the region of the opening 3 in the oxide layer 2, where the underlying silicon layer 1 has been exposed.
  • the epitaxy process was continued in the case of FIGS. 2 a, 2 b until the topography layer 24 had reached a predetermined target thickness or until the desired level difference 7 existed between the topography layer 24 and the oxide layer 2.
  • the covering layer 6 deposited on the layer structure after the epitaxy process has a corresponding target topography (see reference numeral 7 at the top of the layer 6).

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Es werden prozesstechnisch einfache Maßnahmen zur Nivellierung der Oberfläche des Schichtaufbaus eines Halbleiterbauelements während der Herstellung des Schichtaufbaus vorgeschlagen, die auch zum Erzeugen einer Topographie mit definierten Niveauunterschieden in der Oberfläche des Schichtaufbaus genutzt werden können. Hierzu wird auf einer Siliziumschicht (1) mindestens eine erste Schicht (2) aus einem anderen Material als Silizium erzeugt und strukturiert, wobei die darunterliegende Siliziumschicht (1) im Bereich mindestens einer Öffnung (3) freigelegt wird. Daran anschließend wird selektiv auf der freigelegten Oberfläche epitaktisch Silizium aufgewachsen und dadurch eine definierte Topographie für das Erzeugen weiterer Schichten geschaffen.

Description

Beschreibung
Titel
Verfahren zum Erzeugen des Schichtaufbaus eines Halbleiterbauelements Stand der Technik
Die Erfindung betrifft ein Verfahren zum Erzeugen des Schichtaufbaus eines Halbleiterbauelements ausgehend von einem Grundsubstrat. Der Schichtaufbau soll mindestens eine Siliziumschicht umfassen, auf der mindestens eine erste Schicht aus einem anderen Material als Silizium erzeugt und strukturiert wird. Bei dieser Strukturierung wird das Schichtmaterial bereichsweise vollständig entfernt, so dass die darunterliegende Siliziumschicht im Bereich der so erzeugten mindestens einen Öffnung in der ersten Schicht freigelegt wird. Im Zuge der Herstellung des Schichtaufbaus wird dann über der so strukturierten ersten Schicht min- destens eine Deckschicht aufgebracht, die sich zumindest über eine Öffnung in der ersten Schicht erstreckt.
Die Strukturierung einzelner Schichten während der Herstellung des Schichtaufbaus eines Halbleiterbauelements führt zur Ausbildung einer Topographie mit un- terschiedlichen Höhenniveaus in darauffolgenden Schichtebenen. Die Niveauunterschiede hängen von der Dicke der jeweiligen Schichten ab und können im Falle eines MEMS-Bauelements mehrere μηι betragen. Topographiestufen dieser Größenordnung erschweren das Aufbringen weiterer Schichten mit einer ganzflächig gleichmäßigen Schichtdicke, da an den Topographiekanten unter ande- rem Kanteneffekte und Schichtdickensprünge auftreten. Auch die Strukturierung der weiteren Schichten verkompliziert sich. So erfordert beispielsweise der Einsatz von Fotolackmasken im Strukturierungsprozess eine im Wesentlichen ebene, topographiefreie Schichtoberfläche, um eine hinreichend gleichmäßige Fotolackdicke für kontrollierte Abbildungs- und Ätzverhältnisse zu erzielen. Außerdem kann es an den Topographiekanten zu einem Lackabriss kommen. Auch der Be- lichtungsprozess, mit dem das Maskenlayout in die Fotolackschicht übertragen wird, liefert bei Unebenheiten in der Fotolackschicht keine hinreichend definierten Ergebnisse. Deshalb umfasst der Schichtaufbau vieler Halbleiterbauelemente Zwischenschichten oder Schichtbereiche, die in erster Linie der Nivellierung der Oberfläche des Schichtaufbaus während des Herstellungsprozesses dienen, aber für die eigentliche Funktion des Halbleiterbauelements keine Rolle spielen. Die Herstellung derartiger Zwischenschichten bzw. Schichtbereiche erweist sich in der Praxis als relativ aufwendig.
Ein bekannter Ansatz sieht vor, große Niveauunterschiede in der Oberfläche des Schichtaufbaus durch eine laterale Schichtabstufung im Kantenbereich anzugleichen. Eine derartige Stufenstruktur erfordert zum einen mehrere Abscheidungsund Strukturierungsprozesse und zum anderen immer auch zusätzliche Chipfläche, deren Größe von der Größe des anzugleichenden Niveauunterschieds abhängt.
Des Weiteren ist es bekannt, Niveauunterschiede in der Oberfläche des Schichtaufbaus durch ganzflächiges Abscheiden einer Deckschicht zu kompensieren, die zumindest so dick ist, wie die auszugleichenden Niveauunterschiede. Diese Deckschicht wird dann in einem anschließenden CMP (chemical mechanical polishing) -Schritt soweit abgeschliffen, bis ihre Oberfläche plan ist. Diese Vorgehensweise ist allerdings bereits bei Niveauunterschieden von wenigen μηι sehr aufwendig und hinsichtlich der Restdicke der Deckschicht ungenau.
Offenbarung der Erfindung
Mit der vorliegenden Erfindung werden prozesstechnisch einfache Maßnahmen zur Nivellierung der Oberfläche des Schichtaufbaus eines Halbleiterbauelements vorgeschlagen, die auch zum Erzeugen einer Topographie mit definierten Niveauunterschieden in der Oberfläche des Schichtaufbaus genutzt werden können.
Dies wird erfindungsgemäß mit Hilfe eines Epitaxieprozesses nach dem Struktu- rieren der mindestens einen ersten Schicht und vor dem Erzeugen der Deck- schicht erreicht. In diesem Epitaxieprozess wird Siliziummaterial selektiv auf den freiliegenden Siliziumoberflächen im Bereich der offenen Bereiche in der ersten Schicht epitaktisch aufgewachsen. Dadurch wird eine definierte Topographie für das Erzeugen weiterer Schichten des Schichtaufbaus geschaffen.
Erfindungsgemäß wird ausgenutzt, dass Silizium bei geeigneter Prozessführung im Wesentlichen nur auf freiliegenden Siliziumoberflächen epitaktisch aufwächst, während es sich auf Oberflächen aus anderen Materialien nicht absetzt. Dadurch kann Siliziummaterial sehr einfach, d.h. ohne zusätzliche Maskierungsmaßnahmen, selektiv im Bereich der Öffnungen in einer Nicht-Siliziumschicht auf einer Siliziumschicht aufgewachsen werden. Auf diese Weise lassen sich nicht nur Niveauunterschiede zwischen dieser Nicht-Siliziumschicht und der darunterliegenden Siliziumschicht ausgleichen. Es können auch definierte und von der Dicke der Nicht-Siliziumschicht unabhängige Topographien in der Oberfläche des Schichtaufbaus erzeugt werden.
Schließlich sei hier noch erwähnt, dass die erfindungsgemäße Vorgehensweise nicht auf Halbleiterbauelemente beschränkt ist, bei denen der Siliziumschicht und der darüber liegenden strukturierten Nicht-Siliziumschicht des Schichtaufbaus elektrische und/oder mechanische Bauelementfunktionen zukommen.
Bei der Herstellung des Schichtaufbaus eines Halbleiterbauelements können auch gezielt Siliziumschichten und Nicht-Siliziumschichten erzeugt werden, denen weder eine elektrische noch eine mechanische Bauelementfunktion zukommt, sondern die lediglich als Ausgangsschichten zum selektiven Aufwachsen von Siliziummaterial als Nivellierungsmaßnahme oder zur Realisierung einer definierten Topographie in der Bauelementoberfläche dienen.
Von besonderem Vorteil ist es, dass das Siliziummaterial bei entsprechender Wahl der Prozessparameter des Epitaxieprozesses in der Kristallform der darunterliegenden Siliziumschicht aufgewachsen werden kann, nämlich monokristallin, wenn es sich bei der Siliziumschicht um eine monokristalline Siliziumschicht handelt, also beispielsweise um einen monokristallinen Siliziumwafer als Grundsubstrat, oder polykristallin, wenn es sich bei der Siliziumschicht um eine polykristallin abgeschiedene Siliziumschicht handelt. Die Aufwachshöhe lässt sich direkt über die Dauer des Epitaxieprozesses regeln. So kann der Epitaxieprozess - je nach angestrebter Zieltopographie - so lange fortgesetzt werden, bis das Höhenniveau des aufgewachsenen Siliziummaterials im Wesentlichen der Schichtdicke der Nicht-Siliziumschicht entspricht, oder so lange, bis ein definierter Niveauunterschied zwischen dem aufgewachsenen Silizium und der Nicht-Siliziumschicht besteht.
Wenn eine Nivellierung bzw. Glättung der Oberfläche des Schichtaufbaus angestrebt wird, dann kann die Oberfläche des Schichtaufbaus auch nach dem selektiven epitaktischen Aufwachsen des Siliziummaterials und vor dem Aufbringen weiterer Schichtmaterialien noch zusätzlich in einem CMP (chemical mechanical polishing)-Prozess geglättet werden. Bei geeigneter Wahl der Dicke der selektiv epitaktisch gewachsenen Siliziumschicht ist in diesem Fall nur ein vergleichsweise geringer Materialabtrag erforderlich, um eine sehr plane Oberfläche zu erhalten.
Von besonderer Bedeutung sind die hier vorgeschlagenen Maßnahmen für die Herstellung von MEMS-Bauelementen mit vergleichsweise dicken Funktionsschichten und/oder Bauelementstrukturen mit einem hohen Aspektverhältnis. Der Schichtaufbau derartiger Halbleiterbauelemente umfasst häufig ein
Siliziumgrundsubstrat oder eine Siliziumfunktionsschicht, auf dem bzw. auf der sich eine dicke Siliziumoxid- oder Siliziumnitridschicht als Opfer- oder Ätzstoppschicht oder auch als dielektrische Trägerschicht befindet. Diese Situation wird nachfolgen anhand von zwei Ausführungsbeispielen näher beschrieben.
Kurze Beschreibung der Zeichnungen
Wie bereits voranstehend erörtert, gibt es verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Dazu wird einerseits auf die nachgeordneten Patentansprüche verwiesen und andererseits auf die nachfolgende Beschreibung zweier Ausführungsbeispiele der Erfindung anhand der Figuren. Fig. 1 a, 1 b veranschaulichen, wie die erfindungsgemäßen Maßnahmen zur Nivellierung der Oberfläche eines Schichtaufbaus eingesetzt werden können. Fig. 2a, 2b veranschaulichen, wie die erfindungsgemäßen Maßnahmen zum
Erzeugen einer definierten Topographie in der Oberfläche eines Schichtaufbaus eingesetzt werden können.
Ausführungsformen der Erfindung
Die einzelnen Figuren zeigen jeweils nur einen Ausschnitt aus dem Schichtaufbau eines Halbleiterbauelements während der Herstellung, und zwar einen Abschnitt einer Siliziumschicht 1 , die mit einer strukturierten weiteren Schicht 2 aus einem anderen Material als Silizium versehen worden ist.
Die Siliziumschicht 1 kann monokristallin sein, beispielsweise wenn es sich dabei um das Grundsubstrat des Halbleiterbauelements in Form eines monokristallinen Siliziumwafers oder eines SOI-Wafers mit einer monokristallinen Silizium- Funktionsschicht handelt. Ebenso kann die Siliziumschicht 1 polykristallin sein, wenn sie beispielsweise über einer Keimschicht aus polykristallinem Silizium oder einer Nicht-Siliziumschicht des Schichtaufbaus abgeschieden worden ist. Bei der weiteren Schicht 2 handelt es sich in den hier beschriebenen Ausführungsbeispielen jeweils um eine Oxidschicht, die beispielsweise als Opferschicht oder Ätzstoppschicht fungieren kann oder auch als dielektrische Trennschicht zur elektrischen Isolation einzelner Funktionselemente des Halbleiterbauelements. In der Oxidschicht 2 sind Öffnungen 3 ausgebildet, die bis auf die darunterliegende Siliziumschicht 1 reichen. D.h. das Oxidmaterial wurde im Bereich dieser Öffnungen 3 vollständig entfernt.
Bei dem in den Figuren 1a, 1 b dargestellten Ausführungsbeispiel ist die Oxidschicht 2 relativ dick, so dass der Versatz in der Oberfläche des Schichtaufbaus im Bereich des Öffnungsrands, also zwischen der freigelegten Siliziumschicht 1 und der Oxidschicht 2, entsprechend groß ist. Im vorliegenden Fall soll dieser Ni- veauunterschied vor dem Abscheiden einer Deckschicht möglichst ausgeglichen werden.
Erfindungsgemäß wird dazu ein Epitaxieprozess verwendet, mit dem
Siliziummaterial selektiv nur auf Siliziumoberflächen aufgewachsen wird, hier also nur im Bereich der Öffnung 3 in der Oxidschicht 2, wo die darunterliegende Siliziumschicht 1 freigelegt wurde. Dabei entsteht eine Silizium- Kompensationsschicht 14, die dieselbe Kristallstruktur wie die darunterliegende Siliziumschicht 1 aufweist. D.h. die Kompensationsschicht 14 ist monokristallin oder polykristallin, je nachdem ob die Siliziumschicht 1 monokristallin oder polykristallin ist. Die Dicke dieser Kompensationsschicht 14 hängt maßgeblich von der Dauer des Epitaxieprozesses ab. Dieser wurde bei dem in den Figuren 1 a und 1 b dargestellten Fall solange fortgeführt, bis die Dicke der Kompensationsschicht 14 im Wesentlichen der Schichtdicke der Oxidschicht 3 entsprach, um die Topographiestufe zu minimieren. Fig. 1 b veranschaulicht, dass zwischen der Kompensationsschicht 14 und der Oxidschicht 2 bei geeigneter Wahl der Kompensationsschicht nur mehr ein sehr kleiner Versatz 5 besteht. Nach dem
Epitaxieprozess wurde eine Deckschicht 6 auf dem Schichtaufbau abgeschieden, die sich ganzflächig über die strukturierte Oxidschicht 2 und die Kompensationsschicht 14 in den Öffnungen 3 in der Oxidschicht 2 erstreckt. Der Versatz 5 in der darunterliegenden Schichtebene 2/14 hat zu einer entsprechenden Topographiestufe in der Oberfläche der Deckschicht 6 geführt (siehe Bezugszeichen 5 am oberen Rand der Schicht 6). Da diese Abstufung hier sehr klein ist im Vergleich zur Dicke der Deckschicht 6, kann die Deckschicht 6 einfach planarisiert werden, um eine topographiefreie Oberfläche für die Abscheidung weiterer Schichten des Schichtaufbaus zu schaffen. Dabei muss nur vergleichsweise wenig Material der Deckschicht 6 abgetragen werden. Die Planarisierung kann beispielsweise in einem CM P- Verfahren erfolgen.
In Fällen, in denen nur eine relativ dünne Deckschicht über der strukturierten Oxidschicht und der Kompensationsschicht erzeugt werden soll, empfiehlt es sich, die Oberfläche des Schichtaufbaus bereits nach dem Epitaxieschritt und vor dem Abscheiden der Deckschicht zu planarisieren. Die Figuren 2a, 2b veranschaulichen eine weitere Einsatzmöglichkeit für das erfindungsgemäße Verfahren. Bei dem hier dargestellten Ausführungsbeispiel ist die Oxidschicht 2 relativ dünn und der Versatz zwischen der freigelegten
Siliziumschicht 1 und der Oxidschicht 2 dementsprechend klein. Das erfindungs- gemäße Verfahren soll hier nicht zum Ausgleich dieses Niveauunterschieds in der Oberfläche des Schichtaufbaus eingesetzt werden, sondern zum Erzeugen einer Topographie mit definierten, deutlich höheren Topographiestufen.
Dazu wird auch hier ein Epitaxieprozess verwendet, mit dem Siliziummaterial se- lektiv nur auf Siliziumoberflächen aufgewachsen wird, hier also nur im Bereich der Öffnung 3 in der Oxidschicht 2, wo die darunterliegende Siliziumschicht 1 freigelegt wurde. Dabei entsteht eine Silizium-Topographieschicht 24, die - je nach Kristallform der darunterliegenden Siliziumschicht 1 - entweder monokristallin oder polykristallin ist. Der Epitaxieprozess wurde im Fall der Figuren 2a, 2b solange fortgesetzt, bis die Topographieschicht 24 eine vorgegebene Zieldicke erreicht hatte bzw. bis der angestrebte Niveauunterschied 7 zwischen der Topographieschicht 24 und der Oxidschicht 2 vorlag. Die nach dem Epitaxieprozess auf dem Schichtaufbau abgeschiedene Deckschicht 6 weist eine entsprechende Zieltopographie auf (siehe Bezugszeichen 7 am oberen Bereich der Schicht 6).

Claims

Ansprüche
1. Verfahren zum Erzeugen des Schichtaufbaus eines Halbleiterbauelements ausgehend von einem Grundsubstrat, wobei dieser Schichtaufbau mindestens eine Siliziumschicht (1) umfasst,
• bei dem auf der Siliziumschicht (1) mindestens eine erste Schicht (2) aus einem anderen Material als Silizium erzeugt wird,
• bei dem diese erste Schicht (2) strukturiert wird, wobei das Schichtmaterial der ersten Schicht (2) bereichsweise vollständig entfernt wird und die darunterliegende Siliziumschicht (1) im Bereich der so erzeugten mindestens einen Öffnung (3) freigelegt wird, und
• bei dem über der strukturierten ersten Schicht (2) mindestens eine Deckschicht (6) aufgebracht wird, die sich zumindest über eine Öffnung (3) in der ersten Schicht (2) erstreckt,
gekennzeichnet durch einen Epitaxieprozess nach dem Strukturieren der mindestens einen ersten Schicht (2) und vor dem Erzeugen der Deckschicht (6), bei dem selektiv im Bereich der mindestens einen Öffnung (3) in der ersten Schicht (2) Silizium (14; 24) auf der freigelegten Oberfläche der
Siliziumschicht (1) epitaktisch aufgewachsen wird und dadurch eine definierte Topographie für das Erzeugen weiterer Schichten des Schichtaufbaus geschaffen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Silizium (14;
24) auf der freigelegten Oberfläche der Siliziumschicht (1) in der Kristallform der Siliziumschicht (1) epitaktisch aufgewachsen wird, nämlich monokristallin, wenn es sich bei der Siliziumschicht (1) um eine monokristalline
Siliziumschicht handelt, oder polykristallin, wenn es sich bei der
Siliziumschicht (1) um eine polykristalline Siliziumschicht handelt.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass als mindestens eine erste Schicht (2) auf der Siliziumschicht (1) eine Siliziumoxidschicht und/oder eine Siliziumnitridschicht erzeugt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Epitaxieprozess so lange fortgesetzt wird, bis das Höhenniveau des aufgewachsenen Siliziummaterials (14) im Wesentlichen der Schichtdicke der mindestens einen ersten Schicht (2) entspricht.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Oberfläche des Schichtaufbaus nach dem selektiven epitaktischen Aufwachsen des Siliziummaterials und vor dem Aufbringen weiterer Schichtmaterialien in einem CMP(chemical mechanical polishing)-Prozess geglättet wird.
PCT/EP2015/076080 2015-01-09 2015-11-09 Verfahren zum erzeugen des schichtaufbaus eines halbleiterbauelements WO2016110346A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015200176.8 2015-01-09
DE102015200176.8A DE102015200176A1 (de) 2015-01-09 2015-01-09 Verfahren zum Erzeugen des Schichtaufbaus eines Halbleiterbauelements

Publications (1)

Publication Number Publication Date
WO2016110346A1 true WO2016110346A1 (de) 2016-07-14

Family

ID=54695672

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/076080 WO2016110346A1 (de) 2015-01-09 2015-11-09 Verfahren zum erzeugen des schichtaufbaus eines halbleiterbauelements

Country Status (2)

Country Link
DE (1) DE102015200176A1 (de)
WO (1) WO2016110346A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504026A (en) * 1995-04-14 1996-04-02 Analog Devices, Inc. Methods for planarization and encapsulation of micromechanical devices in semiconductor processes
US20140054731A1 (en) * 2012-08-21 2014-02-27 Robert Bosch Gmbh Mems pressure sensor with multiple membrane electrodes

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10054484A1 (de) * 2000-11-03 2002-05-08 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
DE10302676A1 (de) * 2003-01-24 2004-07-29 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zu dessen Herstellung
WO2006079870A1 (en) * 2005-01-31 2006-08-03 Freescale Semiconductor, Inc Method of fabricating a silicon-on-insulator structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504026A (en) * 1995-04-14 1996-04-02 Analog Devices, Inc. Methods for planarization and encapsulation of micromechanical devices in semiconductor processes
US20140054731A1 (en) * 2012-08-21 2014-02-27 Robert Bosch Gmbh Mems pressure sensor with multiple membrane electrodes

Also Published As

Publication number Publication date
DE102015200176A1 (de) 2016-07-14

Similar Documents

Publication Publication Date Title
DE102009045385B4 (de) Verfahren zum Herstellen eines Durchkontaktes und entsprechendes mikromechanisches Bauelement
DE10003014B4 (de) Verfahren zur Herstellung einer planaren und dicht struktuierten Silizium-auf-Isolator-Struktur
DE102010000888B4 (de) Verfahren zum Ausbilden von Aussparungen in einem Halbleiterbauelement und mit dem Verfahren hergestelltes Bauelement
DE102012022829B4 (de) Verfahren zum Herstellen von isolierten Halbleiterstrukturen sowie Vorrichtung
WO2007068590A1 (de) Mikromechanisches bauelement und herstellungsverfahren
DE102012217073A1 (de) Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102011080978A1 (de) Verfahren zur Herstellung einer mikromechanischen Struktur und mikromechanische Struktur
DE102014215009B4 (de) Herstellungsverfahren für eine piezoelektrische Schichtanordnung und entsprechende piezoelektrische Schichtanordnung
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE102008062499A1 (de) Mems-Bauelemente und Verfahren zur Herstellung derselben
EP2307308A2 (de) Verfahren zum verkappen eines mems-wafers sowie mems-wafer
DE102014119641A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102010046213B3 (de) Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
DE102006046380A1 (de) Feldeffekttransistor mit einem elastisch verspannten Kanalgebiet und Verfahren zu dessen Herstellung
WO2016110346A1 (de) Verfahren zum erzeugen des schichtaufbaus eines halbleiterbauelements
DE102013100636A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE60216646T2 (de) Verfahren zur Herstellung eines monokristallinen Substrats und integrierter Schaltkreis mit einem solchen Substrat
DE102009026639B4 (de) Verfahren zum Herstellen einer elektromechanischen Mikrostruktur
WO2015032577A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat, mikroelektromechanisches system mit einem substrat, und kraftfahrzeug
DE102010039180B4 (de) Verfahren zum Herstellen von Halbleiterchips und entsprechender Halbleiterchip
DE102004060821B4 (de) Verfahren zur Herstellung einer Deep-Trench-Struktur in einer STI-Struktur eines Halbleiterkörpers
WO2008132024A2 (de) Verfahren zur herstellung eines mikromechanischen bauelements mit auffüllschicht und maskenschicht
DE10032795C2 (de) Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben
DE112013004855T5 (de) Kapazitiver Drucksensor und Verfahren

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15797892

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15797892

Country of ref document: EP

Kind code of ref document: A1