DE102015121991A1

DE102015121991A1 - System und Verfahren für eine getaktete Leistungsversorgung

Info

Publication number: DE102015121991A1
Application number: DE102015121991.3A
Authority: DE
Inventors: Chia Jui Chang; Jheng Bin Huang; Jin Hung Lin
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2014-12-18
Filing date: 2015-12-16
Publication date: 2016-06-23
Also published as: CN105720825A; US9590492B2; CN105720825B; US20160181927A1

Abstract

Gemäß einer Ausführungsform beinhaltet ein Verfahren zum Betreiben einer getakteten Leistungsversorgung das Hochfahren der getakteten Leistungsversorgung durch das Anlegen eines ersten Schaltsignals an einen Steuerknoten des ersten Schalttransistors und eines zweiten Schaltsignals an einen Steuerknoten eines zweiten Schalttransistors, wobei ein Tastverhältnis des ersten Schaltsignals in Wesentlichen gleich einem Tastverhältnis des zweiten Schaltsignals ist. Nach dem Hochfahren der getakteten Leistungsversorgung wird die getaktete Leistungsversorgung durch Anlegen eines dritten Schaltsignals an den Steuerknoten des ersten Schalttransistors und eines vierten Schaltsignals an den Steuerknoten des zweiten Schalttransistors betrieben, wobei ein Tastverhältnis des dritten Schaltsignals im Wesentlichen gleich einem Tastverhältnis des vierten Schaltsignals ist.

Description

Die vorliegende Offenbarung bezieht sich im Allgemeinen auf eine elektronische Einrichtung und insbesondere auf ein System und ein Verfahren für eine getaktete Leistungsversorgung (engl.: switched mode power supply).
Leistungsversorgungssysteme sind überall, in vielen elektronischen Anwendungen von Computern bis zu Kraftfahrzeugen, vorhanden. Im Allgemeinen werden Spannungen in einem Leistungsversorgungssystem erzeugt, indem eine Gleichstrom-, Gleichstrom-Wechselstrom- und/oder eine Wechselstrom-Gleichstrom-Wandlung durchgeführt wird, indem ein mit einer Induktivität oder einem Transformator belasteter Schalter betätigt wird. Zu einer Klasse solcher Systeme zählen Schaltnetzteile (SMPS, Switched Mode Power Supplies). Ein SMPS ist normalerweise effizienter als andere Typen von Leistungswandlersystemen, weil Leistungswandlung durch gesteuertes Aufladen und Entladen der Induktivität oder des Transformators durchgeführt wird, und es reduziert die Energie, die aufgrund von Leistungsverlust über ohmschen Spannungsabfällen verloren geht.
Ein SMPS enthält normalerweise wenigstens einen Schalter und eine Induktivität oder einen Transformator. Einige spezielle Topologien enthalten unter anderem Abwärtswandler, Aufwärtswandler und Flyback-Wandler. Eine Steuerschaltung wird üblicherweise verwendet, um den Schalter zu öffnen und zu schließen, um die Induktivität zu laden und zu entladen. In einigen Anwendungen wird der Strom, der der Last zugeführt wird, und/oder die Spannung, die der Last zugeführt wird, über eine Rückkopplungsschleife gesteuert.
Eine Anwendung eines SMPS ist als eine Stromversorgung für eine Leuchtdiode (LED), wie etwa solche, die in Wohn- und Geschäfts-Beleuchtungsanwendungen verwendet werden, um Glühlampen und Kompaktleuchtstofflampen (CFL) zu ersetzen. In manchen Anwendungen wird ein SMPS verwendet, um eine Wechselstrom-Netzspannung in einen Gleichstrom zu wandeln, um die LED mit Strom zu versorgen.
Gemäß einer Ausführungsform beinhaltet ein Verfahren zum Betreiben einer getakteten Leistungsversorgung das Hochfahren der getakteten Leistungsversorgung durch Anlegen eines ersten Schaltsignals an einen Steuerknoten des ersten Schalttransistors und eines zweiten Schaltsignals an einen Steuerknoten eines zweiten Schalttransistors, so dass ein Tastverhältnis des ersten Schaltsignals kleiner als ein Tastverhältnis des zweiten Schaltsignals ist. Nach dem Hochfahren der getakteten Leistungsversorgung wird die getaktete Leistungsversorgung durch Anlegen eines dritten Schaltsignals an den Steuerknoten des ersten Schalttransistors und eines vierten Schaltsignals an den Steuerknoten des zweiten Schalttransistors betrieben, so dass ein Tastverhältnis des dritten Schaltsignals im Wesentlichen gleich einem Tastverhältnis des vierten Schaltsignals ist.
Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird jetzt Bezug auf die folgenden Beschreibungen in Verbindung mit den zugehörigen Zeichnungen genommen:
1 veranschaulicht ein ausführungsgemäßes Leistungsversorgungssystem;
2 veranschaulicht einen ausführungsgemäßen LLC-Resonanz-Leistungswandler;
3a und 3b veranschaulichen Signalverlaufsdiagramme einer beispielhaften LLC-Resonanz-Leistungswandler-Hochfahrsequenz;
4a bis 4c veranschaulichen Signalverlaufsdiagramme von ausführungsgemäßen LLC-Resonanz-Leistungswandler-Hochfahrsequenzen;
5a und 5b veranschaulichen Signalverlaufsdiagramme, die das Hochfahrverhalten von LLC-Resonanz-Leistungswandlern veranschaulichen;
6 veranschaulicht ein Flussdiagramm eines ausführungsgemäßen Verfahrens; und
7 veranschaulicht ein Blockdiagramm einer ausführungsgemäßen integrierten Schaltung.
Entsprechende Nummerierungen und Symbole in unterschiedlichen Figuren beziehen sich im Allgemeinen auf entsprechende Teile, es sei denn, es ist anders angegeben. Die Figuren sind gezeichnet, um die maßgeblichen Aspekte der bevorzugten Ausführungsformen klar zu veranschaulichen, und sind nicht notwendigerweise maßstabsgetreu gezeichnet. Um gewisse Ausführungsformen klarer zu veranschaulichen, kann ein Buchstabe auf eine Figurennummer folgen, der Varianten der gleichen Struktur, des gleichen Materials oder Prozessschrittes veranschaulicht.
Die Herstellung und die Verwendung von gegenwärtig bevorzugten Ausführungsformen werden unten ausführlich erörtert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, welche in einer großen Vielzahl spezifischer Zusammenhänge umgesetzt werden können. Die erörterten spezifischen Ausführungsformen dienen lediglich der Veranschaulichung spezifischer Wege, die Erfindung herzustellen und zu verwenden, und schränken nicht den Schutzbereich der Erfindung ein.
Die vorliegende Erfindung wird in Hinsicht auf die bevorzugten Ausführungsformen in einem speziellen Kontext beschrieben, einem System und einem Verfahren für eine getaktete Leistungsversorgung mit Induktivität-Induktivität-Kapazität-Resonanz (LLC-Resonanz). Ausführungsformen der vorliegenden Erfindung können auch auf andere Konfigurationen getakteter Leistungsversorgungen und andere Systeme und Anwendungen angewandt werden, einschließlich auf andere schaltende Schaltungen, einschließlich, aber nicht darauf beschränkt, Leistungssysteme und Motorsteuerungssysteme.
In einer Ausführungsform der vorliegenden Erfindung wird eine getaktete LLC-Resonanz-Leistungsversorgung durch Anlegen eines asymmetrischen Pulses an eine H-Brückenschaltung hochgefahren, die mit der Primärseite der Stromversorgung gekoppelt ist. Anfangs, während des Hochfahrens, empfängt der High-Side-Treiber kurze Pulse, die einem kleinen Tastverhältnis entsprechen, während der Low-Side-Treiber längere Pulse empfängt, die einem größeren Tastverhältnis entsprechen. Durch Einschalten des Low-Side-Treibers für längere Zeiten beim Hochfahren, wird der Body-Diode des Low-Side-Transistors die Gelegenheit gegeben, in Sperrrichtung vorgespannt zu werden, wodurch Transienten vermieden werden, die durch das nicht-beendete Reverse-Recovery-Verhakten der Diode verursacht werden. In manchen Ausführungsformen kann die Schaltfrequenz der H-Brücken-Steuersignale während des Hochfahrens höher als während Normalbetriebs sein.
1 veranschaulicht ein ausführungsgemäßes getaktetes Leistungsversorgungssystem 100, das verwendet werden kann, um einem elektronischen System Leistung von einer Wechselstrom-Netzspannung zuzuführen. Wie gezeigt, beinhaltet das getaktete Leistungsversorgungssystem 100 zwei Stufen: eine Leistungsfaktorkorrektur-(Power Factor Correction, PFC)-Stufe 102 gefolgt von einer getakteten Resonanzmodus-Leistungsversorgung (engl.: resonant mode switched mode power supply), wie etwa einem Induktivität-Induktivität-Kapazität-(LLC)-Stromversorgungswandler 104. Der Diodenbrückengleichrichter 110 richtet die Wechselstrom-Netzspannung Vac gleich, um eine gleichgerichtete Netzspannung bereitzustellen. Die PFC-Stufe 102 ist dazu ausgebildet, die gleichgerichtete Netzspannung in eine Busgleichspannung VPFC zu wandeln, während die LLC-Stufe dazu ausgebildet ist, die Busgleichspannung VPFC in eine Ausgangsspannung Vo zu wandeln, die an eine von dem Lastblock 112 repräsentierte Last gekoppelt werden soll. Während des Betriebs überwacht eine isolierte Rückkoppelschaltung 106 die Ausgangsspannung Vo und liefert eine Rückkopplung an die Steuerung 108, die Schaltsignale für den PFC-Block 102 und den LLC-Wandler 104 erzeugt. In einer Ausführungsform kann eine Spannungsrückkopplung vom Ausgang des LLC-Wandlers 104 verwendet werden, um die Schaltfrequenz des LLC-Wandlers 104 zu variieren, um dessen Ausgangsspannung Vo zu regeln. Die PFC-Stufe 102 beinhaltet zusammen mit der Steuerung 108 eine Stromregelschleife, die den Eingangswechselstrom zum PFC 102 veranlasst, phasentreu zur Wechselstrom-Netzspannung Vac zu sein. Die PFC-Stufe 102 und der LLC-Wandler 104 können unter Verwendung von technisch bekannten Regelverfahren und -algorithmen über die Steuerung 108 gesteuert werden. In manchen Ausführungsformen kann die Wechselstrom-Netzspannung Vac ungefähr 110 Vrms oder ungefähr 220 Vrms mit einer Netzfrequenz von ungefähr 60 Hz oder ungefähr 50 Hz betragen. Alternativ können andere Netzspannungen und -frequenzen verwendet werden.
2 veranschaulicht einen Halbbrücken-LLC-Resonanz-Wandler 200 gemäß einer Ausführungsform der vorliegenden Erfindung. Diese Halbbrücken-Topologie wird häufig als eine LLC-Leistungsstrang-Schaltungstopologie bezeichnet, bei der ein Tastverhältnis von jedem primärseitigen Leistungsschalter auf ungefähr 50% eingestellt ist und die Schaltfrequenz fs variiert wird, um eine Ausgangscharakteristik, wie etwa eine Ausgangsspannung, zu steuern. Mit variierender Schaltfrequenz fs ändert sich der effektive Gewinn des Schaltwandlers, da sich die Schaltfrequenz fs relativ zu der Resonanzfrequenz des Leistungswandlers ändert. In der Praxis wird das Tastverhältnis jedes primärseitigen Leistungsschalters auf etwas weniger als 50% eingestellt, um Stromdurchschuss (engl.: current shoot-through) während der Schaltübergänge zu vermeiden.
Der LLC-Wandler 200 ist mit einer Eingangsspannungsquelle VPFC gekoppelt und beinhaltet eine Steuerung 206, die eine Leistungswandler-Ausgangscharakteristik, wie etwa eine Ausgangsspannung, durch Regeln einer Schaltfrequenz fs des Leistungswandlers regelt. Wie gezeigt, misst die Steuerung 206 die Ausgangsspannung Vo des Leistungswandlers und eine gewünschte Ausgangsspannung Vref und steuert die Schaltfrequenz fs des primärseitigen Leistungsschalters, um die Ausgangsspannung Vo bei der gewünschten Ausgangsspannung Vref zu regeln. In der dargestellten Ausführungsform misst die Steuerung 206 direkt die Ausgangsspannung Vo und erzeugt über einen isolierten Treiber 202 primärseitige Schaltsignale LSdrive und HSdrive und über einen Synchrongleichrichter-Treiber 204 Synchrongleichrichter-Schaltsignale SR1 und SR2. In alternativen Ausführungsformen kann die Ausgangsspannung Vo unter Verwendung einer isolierten Rückkoppelschaltung, wie etwa einem optischen Isolator oder einer anderen Schaltung, gemessen werden und die primärseitigen Schaltsignale LSdrive und HSdrive können in derselben Leistungsdomäne wie die Steuerung 206 erzeugt werden.
Der Leistungswandler liefert Leistung an ein System oder eine Last 112, die an den Ausgang Vo gekoppelt ist. Obwohl der Leistungsstrang in der veranschaulichten Ausführungsform eine Halbbrücken-Resonanz-Leistungswandlertopologie einsetzt, sollten Fachleute erkennen, dass sich andere Wandlertopologien, wie etwa eine isolierte Vollbrücken-Resonanz-Leistungswandlertopologie, deutlich im breiten Schutzumfang der vorliegenden Erfindung befinden.
Auf der Primärseite der Schaltung sind zwei in Reihe geschaltete Leistungsschalter, die MOSFETs Q1 und Q2, mit zwei Induktivitäten, der Resonanzinduktivität Lr, der Primärwicklung 210 des Leistungstransformators 208 und mit dem Kondensator Cr gekoppelt. Die Induktivität Lm repräsentiert die magnetisierende Induktivität des Transformators 208. Es versteht sich, dass die Verwendung eines MOSFETs, insbesondere eines n-MOSFETs, um die Schalttransistoren Q1 und Q2 zu implementieren, nur ein Beispiel darstellen. Beliebige andere Schaltkomponenten, wie etwa ein p-MOSFET, ein IGBT (Bipolartransistor mit isoliertem Gate), ein Bipolartransistor (BJT – bipolar junction transistor), ein JFET (Sperrschicht-Feldeffekttransistor) oder ein GTO (Gate Turn-Off Thyristor) können ebenso verwendet werden. Dasselbe gilt für andere elektronische Schalter, die hier unten erörtert werden.
Auf der Sekundärseite der Schaltung sind die MOSFETs Q3 und Q4, die als Synchrongleichrichter fungieren, mit den Sekundärwicklungen 212 des Transformators 208 gekoppelt. Die Ausgangsinduktivität Lo koppelt den Mittenabgriff der Sekundärwicklung 212 an die Last 112 und den Ausgangskondensator Co. In alternativen Ausführungsformen können die MOSFETs Q3 und Q4 durch Dioden ersetzt sein. Die Ausgangsinduktivität Lo koppelt den Mittenabgriff der Sekundärwicklung 212 an die Last 112 und den Ausgangskondensator Co.
Die Resonanzfrequenz der LLC-Leistungsstrang-Schaltungstopologie ist f_RES. Die Resonanzfrequenz fRES kann anhand der folgenden Gleichung geschätzt werden
wobei Lr und Cr die jeweilige Induktivität und die Kapazität der in 2 veranschaulichten angegebenen primärseitigen Leistungsstrang-Schaltelemente sind.
Halbbrücken-LLC-Resonanz-Schaltleistungswandler werden aufgrund ihres hohen Wandlungswirkungsgrads weithin verwendet. Ausführungsgemäße Halbbrücken-LLC-Resonanz-Leistungswandler können dazu ausgebildet sein, Nullspannung-Umschalten für primärseitige Schalter und Nullspannung-Umschalten für sekundärseitige Gleichrichter über einen weiten Eingangsspannungsbereich hinweg unter unterschiedlichen Lastbedingungen zu erreichen. Allerdings kann in Ausführungsformen, die einen frequenzgesteuerten Gewinn einsetzen, die Frequenz fs, die einer lastlosen Bedingung entspricht, theoretisch unendlich sein. In vielen konventionellen Halbbrücken-LLC-Resonanz-Leistungswandlern wird der Leistungswandler noch in einem ersten Normalmodus ohne Last oder unter sehr geringen Lastbedingungen betrieben.
3a veranschaulicht eine Wellenform, die ein konventionelles Verfahren des Hochfahrens eines LLC-Resonanz-Wandlers zeigt. Die Spuren HSdrive und LSdrive repräsentieren jeweils zeitabhängige Schaltsignale für den High-Side-Schalttransistor Q1 und den Low-Side-Schalttransistor Q2; die Spur f_sw repräsentiert die zeitabhängige Schaltfrequenz von HSdrive und LSdrive und die Spur Vo repräsentiert die Ausgangsspannung des LLC-Wandlers 200. Wie gezeigt, startet die Frequenz f_sw anfangs mit einer hohen Frequenz fmax, wenn die Ausgangsspannung Vo zur Zeit t0 bei null und/oder bei einer Minimalspannung liegt. Zwischen der Zeit t0 und der Zeit t₁ nimmt die Frequenz f_sw von HSdrive und LSdrive mit der Zeit ab, bis f_sw die Betriebsfrequenz foper erreicht. Durch Starten der Schaltfrequenz bei einer hohen Frequenz ist die Ausgangsspannung in der Lage, auf eine hohe Spannung anzusteigen, während der LLC-Wandler im induktiven Modus arbeitet.
3b veranschaulicht ein Signalverlaufsdiagramm, das verschiedene Signale zeigt, die mit dem Auftstartbetrieb eines LLC-Wandlers von 2 assoziiert sind, der Schaltsignale mit symmetrischen Tastverhältnissen verwendet, wie etwa solche wie in 3a mit Bezug auf die Signale HSdrive und LSdrive gezeigt sind. Wie gezeigt, beinhalten die obersten Wellenformen die Gate-Source-Spannung VGS,1 für den High-Side-Transistor Q1 in gestrichelten Linien und die Gate-Source-Spannung VGS,2 für den Low-Side-Transistor Q2 in durchgezogenen Linien. Die Zeit, während der die Gate-Source-Spannung VGS,1 hoch ist, entspricht der, zu der der High-Side-Transistor Q1 eingeschaltet ist, und die Zeit, während der VGS,2 hoch ist, entspricht der, zu der der Low-Side- Q2 eingeschaltet ist. Die mit VCr gekennzeichnete Spur repräsentiert die Spannung über dem Kondesator Cr des LLC-Wandlers während sich der Kondensator auflädt, und die Spuren IDS1 und IDS2 repräsentieren die Drain-Source-Ströme und die Spuren VDS,1 und VDS,2 repräsentieren jeweils die Drain-Source-Spannungen der Transistoren Q1 und Q2.
Während des ersten Zyklus, wenn die Gate-Source-Spannung VGS,1 des Transistors Q1 hoch geht, fangen die Serieninduktivität Lr und die erste Wicklung 210 des Transformators 208 damit an, magnetisiert zu werden, wenn die Busspannung VPFC über den Schalttransistor Q1 an diese Komponenten angelegt wird. Dementsprechend nimmt der Strom IDS,1 durch den Schalttransistor Q1 gemäß der folgenden Gleichung linear zu: I_DS,1(t) = VPFC – VCr(t) / Lm + Lr·t wobei VPFC die Eingangsspannung am LLC-Wandler, VCr(t) die zeitabhängige Spannung über dem Kondensator Cr, Lm die Induktivität der ersten Wicklung des Transformators, Lr die Serieninduktivität und t die Zeit ist. Ein Ausdruck für den Source-Drain-Strom des Schalttransistors Q2 ergibt sich folgendermaßen: I_DS,1(t) = VPFC – VCr(t) / Lm + Lr·t_on + VCr(t)·t / Lm + Lr wobei ton die Zeitdauer in Sekunden ist, während der VGS,1 eingeprägt wird.
Nach dem ersten Mal, wenn das Signal VGS,2 eingeprägt wird, wird wie gezeigt durch Source-Drain-Strom IDS2 des Low-Side-Schalttransistors Q2 weiter Strom in der Sperrrichtung geleitet. Dementsprechend ist die Body-Diode des Schalttransistors Q2 in Sperrrichtung vorgespannt, wenn das Schaltsignal VGS,2 abfällt. Sobald das Schaltsignal VGS,1 einschaltet, wird die gespeicherte Sperrrichtungs-Erholungsladung der Body-Diode des Transistors Q2 entladen, wodurch nach der Zeit 302 ein großer und hoher durch die Transistoren Q1 und Q2 zu leitender di/dt-Strom verursacht wird. Dieser große Strom verursacht eine entsprechende Spannungstransiente in den Drain-Source-Spannungen VDS,1 und VVDS,2 in den Transistoren Q1 und Q2. Unter manchen Bedingungen kann die Stärke dieser Spannung einige hundert Volt überschreiten und kann sogar die Durchschlagspannung der Transistoren Q1 und Q2 überschreiten. In manchen Fällen kann diese Spannungstransiente Bauelementzerstörung und/oder andere Zuverlässigkeitsprobleme verursachen.
4a veranschaulicht ein Signalverlaufsdiagramm von VGS,1, VGS,2, I_DS1 und IDS2 unter Verwendung eines ausführungsgemäßen Regelverfahrens, in dem die Transistoren Q1 und Q2 unter Verwendung von asymmetrischen Tastverhältnissen angesteuert werden. Wie gezeigt, ist die Pulsweite von VGS,1 schmaler als die Pulsweite von VGS,2. Wenn der Schalttransistor Q2 aktiviert wird und eine Massespannung an die Reihenschaltung der Induktivitäten Lr und Lm und des Kondensators Cr angelegt wird, steigt dementsprechend der Strom bis nach dem Zeitpunkt weiter an, zu dem die Body-Diode des Schalttransistors Q2 in Sperrrichtung vorgespannt wird. Dementsprechend gibt es keine Sperrrichtungs-Erholungsladung, wenn das an Q2 gekoppelte Schaltsignal VGS,2 deaktiviert ist. Dementsprechend tritt in 4a keine wie in 3b gesehene große Strom- und Spannungstransiente auf, wenn das Schaltsignal VGS,2 zur Zeit 304 deaktiviert wird.
4b und 4c veranschaulichen weitere Signalverlaufsdiagramme, die ausführungsgemäße LLC-Resonanz-Wandler-Hochfahrverfahren veranschaulichen. Wie in 4b gezeigt, startet das High-Side-Signal HSdrive anfangs mit einem kleinen Tastverhältnis, wohingegen das Low-Side-Treibersignal LSdrive anfangs mit einem großen Tastverhältnis startet. Zwischen den Zeiten t0 und t1, wenn die Ausgangsspannung Vo hochfährt, nimmt das Tastverhältnis von HSdrive progressiv zu, wohingegen das Tastverhältnis von LSdrive progressiv abnimmt. In einer Ausführungsform nehmen diese Tastverhältnisse progressiv zu/ab, bis ein symmetrisches Tastverhältnis, das im normalen Betriebsmodus verwendet wird, zur Zeit t1 erreicht wird. Dieses nominale Tastverhältnis kann ungefähr 50% oder etwas weniger betragen, um eine Totzone zwischen Aktivieren von HSdrive und LSdrive zu ermöglichen, um einen Durchschussstrom aufgrund der simultanen Aktivierung von Q1 und Q2 zu verhindern. In einem Beispiel können die Starttastverhältnisse für HSdrive und LSdrive zwischen ungefähr 2% und ungefähr 20% liegen. In einer speziellen Ausführungsform werden 5% verwendet, wobei allerdings Werte außerhalb des Bereichs von 2% bis 20% verwendet werden können, in Abhängigkeit von den spezifischen Ausführungsformen und deren Spezifikationen.
In manchen Ausführungsformen kann die Frequenz der Treibersignale HSdrive und LSdrive während des Hochfahrens zwischen den Zeiten t0 und t1 angepasst werden. In manchen Ausführungsformen kann die Schaltfrequenz zwischen den Zeiten t0 und t1 eine erste konstante Frequenz F_sw,start sein, auf die nach der Zeit t1 eine zweite konstante Frequenz F_sw,nor folgt. F_sw,start kann höher als F_sw,nor sein. F_sw,start beträgt zum Beispiel in einer Ausführungsform ungefähr 200 kHz und F_sw,nor liegt zwischen ungefähr 50 kHz und ungefähr 100 kHz. Alternativ können andere Frequenzen verwendet werden. In einigen Ausführungsform arbeitet der LLC-Resonanz-Leistungswandler zwischen den Zeiten t0 und t1 in einer offenen Weise und arbeitet dann nach der Zeit t1 in einer Regelschleife. In einigen Ausführungsformen liegt die Zeit t1 zwischen ungefähr 5 ms und ungefähr 20 ms, zum Beispiel 13 ms. Alternativ können Zeiten außerhalb dieses Bereichs verwendet werden, in Abhängigkeit von der speziellen Ausführungsform und deren Spezifikationen.
4c veranschaulicht ein weiteres Signalverlaufsdiagramm eines weiteren ausführungsgemäßen LLC-Resonanz-Hochfahrverfahrens. Von der Zeit t0 bis zur Zeit t1 werden die Signale HSdrive und LSdrive, wie oben beschrieben, mit asymmetrischen Tastverhältnissen angesteuert, um sicher zu stellen, dass die Body-Diode des Transistors Q2 nicht in Sperrrichtung vorgespannt ist, wenn das Treibersignal LSdrive deaktiviert wird. Wie gezeigt, werden die Tastverhältnisse von HSdrive und LSdrive progressiv zu deren nominalen symmetrischen Tastverhältniswerten bei t1 hochgefahren. Allerdings ist die Frequenz von HSdrive und LSdrive zwischen der Zeit t1 und t0 auf die höhere Startfrequenz von F_sw,start eingestellt. Als nächstes wird zwischen der Zeit t1 und der Zeit t2 die Frequenz f_sw der Schaltsignale HSdrive und LSdrive progressiv von F_sw,start auf die nominale Betriebsfrequenz abgesenkt, da sich die Ausgangsspannung Vo an ihren Nominalausgangswert annähert. In einer Ausführungsform wird der LLC-Resonanz-Wandler zwischen der Zeit t0 und der Zeit t2 in einer offenen Weise betrieben. Nach der Zeit t2 wird der LLC-Resonanz-Wandler in einer Regelschleife betrieben.
5a veranschaulicht ein Signalverlaufsdiagramm, das die Ausgangsspannung 320 eines LLC-Resonanz-Wandlers während des Hochfahrens zeigt, das gemäß dem in 3a veranschaulichten Hochfahrverfahren gesteuert wird. Wie gezeigt, steigt die Spannung 320 in zwei Stufen an, da der minimale Spannungsgewinn eines LLC-Wandlers nicht null ist. Da der LLC-Wandler mit einer spezifizierten Eingangsspannung VPFC Hochfahret, fährt die Ausgangsspannung sofort hoch. Eine Stufe tritt in der Spannung auf, sobald der LLC-Wandler ohne jegliche Pulsweitenmodulations(PWM)-Steuerung ist.
5b veranschaulicht ein Signalverlaufsdiagramm, das die Ausgangsspannung eines LLC-Resonanz-Wandlers während des Hochfahrens zeigt, das gemäß dem in 4a–c veranschaulichten ausführungsgemäßen Hochfahrverfahren gesteuert wird. Wie gezeigt, fährt die erwartete Ausgangsspannung in der spezifizierten Zeit linear hoch, da das asymmetrische Tastverhältnis anfangs, bevor die Regelschleife geschlossen wird, schmaler ist. Sobald die Schleife geschlossen ist befindet sich die gesamte Energiemenge, die von der Primärseite zur Ausgangslast übertragen wird, unter PWM-Steuerung.
6 veranschaulicht ein Blockdiagramm eines ausführungsgemäßen Verfahrens 500 des Betriebs einer getakteten Leistungsversorgung, wie etwa einem LLC-Resonanz-Leistungswandler, der einen ersten Schalttransistor aufweist, der zwischen einen Leistungseingangsknoten und einen Induktivitätstreiberknoten geschaltet ist, und einen zweiten Schalttransistor, der zwischen einen Referenzknoten und den Induktivitätstreiberknoten geschaltet ist. In Schritt 502 wird innerhalb der Stromversorgung eine Hochfahrsequenz eingeleitet. In den Schritten 504 und 506 wird ein erstes Schaltsignal an einen Steuerknoten des ersten Schalttransistors angelegt und ein zweites Schaltsignal wird an einen Steuerknoten eines zweiten Schalttransistors angelegt. In Schritt 508 wird das Tastverhältnis des ersten Schaltsignals kleiner als der Schaltzyklus des zweiten Schaltsignals gemacht. In manchen Ausführungsformen werden das Tastverhältnis des ersten Schaltsignals und des zweiten Schaltsignals zu dem Punkt asymmetrisch gemacht, an dem die Body-Diode des zweiten Schalttransistors in Sperrrichtung vorgespannt wird, wenn der zweite Schalttransistor von dem zweiten Schaltsignal aktiviert wird. In manchen Ausführungsformen sind die Tastverhältnisse des ersten Schaltsignals und des zweiten Schaltsignals komplementär. Wenn zum Beispiel das Tastverhältnis des ersten Schaltsignals ungefähr 10% beträgt, ist das Tastverhältnis des zweiten Schaltsignals ungefähr 90%. Mit anderen Worten ist das Tastverhältnis des zweiten Schaltsignals ungefähr 1 minus dem Tastverhältnis des ersten Schaltsignals. In manchen Ausführungsformen können sich die Tastverhältnisse des ersten Schaltsignals und des zweiten Schaltsignals nicht zu 100% aufaddieren, um eine Totzone zwischen den Zeiten, zu denen der erste Schalttransistor aktiviert ist, und den Zeiten, zu denen der zweite Schalttransistor aktiviert ist, bereitzustellen.
In Schritt 510 beginnt der LLC-Resonanz-Leistungswandler einen normalen Betriebsmodus durch Anlegen eines dritten Schaltsignals an den Steuerknoten des ersten Schalttransistors in Schritt 512 und Anlegen eines vierten Schaltsignals an den Steuerknoten des zweiten Schalttransistors in Schritt 514. In Schritt 516 wird ein Tastverhältnis des dritten Schaltsignals im Wesentlichen gleich dem und/oder symmetrisch zu dem Tastverhältnis des vierten Schaltsignals gemacht. In manchen Ausführungsformen liegt das Tastverhältnis des dritten und des vierten Schaltsignals bei ungefähr 50%. In manchen Ausführungsformen, die Totzonen einsetzen, können die Tastverhältnisse des dritten und des vierten Schaltsignals geringfügig kleiner als 50% sein.
7 veranschaulicht eine ausführungsgemäße stromversorgungsintegrierte Schaltung 500, die dazu verwendet werden kann, einen ausführungsgemäßen LLC-Resonanz-Leistungswandler zu steuern. Die integrierte Schaltung 500 beinhaltet eine Pulsweitenmodulations-Schaltung 506, die Schaltsignale für die primärseitige MOSFET-Treiberschaltung 508 und für die Synchrongleichrichtungs-MOSFET-Treiberschaltung 510 erzeugt. Die Pulsweitenmodulations-Schaltung erstellt gemäß technisch bekannter Systeme und Verfahren Schaltsignale für diese Blöcke. Die primärseitige MOSFET-Treiberschaltung 508 erstellt das High-Side-Schaltsignal HSdrive und das Low-Side-Schaltsignal LSdrive, die an die in 2 gezeigten Transistoren Q1 und Q2 unter Verwendung technisch bekannter Treiberschaltungen gekoppelt sein können. Gleichermaßen erstellt die Synchrongleichrichtungs-MOSFET-Treiberschaltung 510 Schaltsignale SR1 und SR2, die an die in 2 veranschaulichten Transistoren Q4 und Q3 unter Verwendung technisch bekannter Treiberschaltungen gekoppelt sein können. In alternativen Ausführungsformen können die primärseitige MOSFET-Treiberschaltung 508 und/oder die Synchrongleichrichtungs-MOSFET-Treiberschaltung 510 extern implementiert sein.
Die Oszillatorschaltung 514 stellt ein Taktsignal zur Verwendung durch eine Pulsweitenmodulations-Schaltung 506 bereit und die Totzeit-Steuerschaltung 504 steuert die Totzeit zwischen dem Einprägen des High-Side-Schaltsignals HSdrive und des Low-Side-Schaltsignals LSdrive. Die Rückkopplungsschaltung 512 kann an das Rückkopplungssignal Vfb gekoppelt sein, das mit der Ausgangsspannung der Stromversorgung gekoppelt ist. Die Rückkopplungsspannung Vfb kann gleich der Ausgangsspannung sein oder kann der Ausgangsspannung proportional sein. In manchen Ausführungsformen kann die Rückkopplungsspannung Vfb durch eine externe Isolationsschaltung erstellt werden, wie etwa einem Optokoppler oder einem Übertrager.
Das Sanft-Start-Zeit-Steuermodul 502, das mit der Pulsweitenmodulations-Schaltung gekoppelt ist, ist dazu ausgebildet, Hochfahrverfahren, wie sie hier offenbart werden, zu implementieren. In manchen Ausführungsformen ist die Sanft-Start-Zeit-Steuerung auf eine analoge Weise unter Verwendung einer RC-Schaltung implementiert. Die Sanft-Start-Zeit kann zum Beispiel durch Laden eines Kondensators auf eine spezifizierte Spannung bestimmt sein. Alternativ können digitale Verfahren verwendet werden. Die Sanft-Start-Zeit kann zum Beispiel durch Zählen einer Gesamtanzahl von Pulsen einer spezifizierten Pulsfrequenz bestimmt werden.
Gemäß einer Ausführungsform weist eine getaktete Leistungsversorgung einen ersten Schalttransistor auf, der zwischen einen Leistungseingangsknoten und einen Induktivitätstreiberknoten geschaltet ist, und einen zweiten Schalttransistor, der zwischen einen Referenzknoten und den Induktivitätstreiberknoten geschaltet ist. Ein Verfahren zum Betrieb der getakteten Leistungsversorgung beinhaltet das Hochfahren der getakteten Leistungsversorgung, das das Anlegen eines ersten Schaltsignals an einen Steuerknoten des ersten Schalttransistors und eines zweiten Schaltsignals an einen Steuerknoten des zweiten Schalttransistors beinhaltet, wobei ein Tastverhältnis des ersten Schaltsignals kleiner als ein Tastverhältnis des zweiten Schaltsignals ist. Nach dem Hochfahren der getakteten Leistungsversorgung wird die getaktete Leistungsversorgung durch Anlegen eines dritten Schaltsignals an den Steuerknoten des ersten Schalttransistors und eines vierten Schaltsignals an den Steuerknoten des zweiten Schalttransistors betrieben, wobei ein Tastverhältnis des dritten Schaltsignals im Wesentlichen gleich einem Tastverhältnis des vierten Schaltsignals ist.
In einer Ausführungsform beinhaltet das Verfahren ferner das Anwenden einer Totzone zwischen dem ersten Schaltsignal und dem zweiten Schaltsignal, und zwischen dem dritten Schaltsignal und dem vierten Schaltsignal, wobei der erste Schalttransistor und der zweite Schalttransistor nicht gleichzeitig eingeschaltet sind. Betreiben der getakteten Leistungsversorgung kann ferner das Ansteuern einer Primärseite eines Schalt-Resonanzwandlers beinhalten. In manchen Ausführungsformen beinhaltet der Resonanzwandler einen Induktivität-Induktivität-Kapazität(LLC)-Wandler. Betreiben der getakteten Leistungsversorgung kann ferner das Ansteuern einer in Reihe mit einer Wicklung eines Transformators geschalteten Kapazität beinhalten. In manchen Ausführungsformen beinhalten das erste Schaltsignal und das zweite Schaltsignal eine erste Schaltfrequenz, das dritte Schaltsignal und das vierte Schaltsignal beinhalten eine zweite Schaltfrequenz und die erste Schaltfrequenz ist größer als die zweite Schaltfrequenz. Die erste Schaltfrequenz kann größer als 175 kHz sein und die zweite Schaltfrequenz kann kleiner als 125 kHz sein.
In einer Ausführungsform kann das Verfahren ferner, während des Schritts des Hochfahrens der getakteten Leistungsversorgung, das Hochfahren des Tastverhältnisses des ersten Schaltsignals und des Tastverhältnisses des zweiten Schaltsignals auf einen Nominalwert beinhalten. Das Verfahren kann ferner, während des Schritts des Hochfahrens der getakteten Leistungsversorgung, das Hochfahren einer Frequenz des ersten Schaltsignals und des zweiten Schaltsignals von einem ersten Anfangswert zu einem finalen Nominalwert beinhalten, wobei der erste Anfangswert höher als der finale Nominalwert ist.
In einer Ausführungsform beinhaltet das Hochfahren der getakteten Leistungsversorgung, während einer ersten Zeitdauer, das Hochfahren einer Frequenz des ersten Schaltsignals und des zweiten Schaltsignals von einem ersten Anfangswert zu einem finalen Nominalwert während des Schritts des Hochfahrens der getakteten Leistungsversorgung, wobei der erste Anfangswert höher als der finale Nominalwert ist. Während einer zweiten Zeitdauer nach der ersten Zeitdauer wird eine Frequenz des ersten Schaltsignals und des zweiten Schaltsignals, während des Schritts des Hochfahrens der getakteten Leistungsversorgung, von einem ersten Anfangswert zu einem finalen Nominalwert hochgefahren, wobei der erste Anfangswert höher als der finale Nominalwert ist.
Gemäß einer weiteren Ausführungsform beinhaltet eine Leistungsversorgungsschaltung eine Steuerung, dazu ausgebildet ist, mit Steuerknoten eines ersten Schalttransistors gekoppelt zu werden, der zwischen einen Leistungseingangsknoten und einen Induktivitätstreiberknoten geschaltet ist, und einen zweiten Schalttransistor, der zwischen einen Referenzknoten und den Induktivitätstreiberknoten geschaltet ist. Die Steuerung ist dazu ausgebildet, während eines ersten Betriebsmodus, ein erstes Schaltsignal an den Steuerknoten des ersten Schalttransistors anzulegen und ein zweites Schaltsignal an den Steuerknoten des zweiten Schalttransistors anzulegen, wobei ein Tastverhältnis des ersten Schaltsignals kleiner als ein Tastverhältnis des zweiten Schaltsignals ist. Die Steuerung ist ebenfalls dazu ausgebildet, während eines zweiten vom ersten Betriebsmodus verschiedenen Betriebsmodus, ein drittes Schaltsignal an den Steuerknoten des ersten Transistors anzulegen und ein viertes Schaltsignal an den Steuerknoten des zweiten Transistors anzulegen, wobei ein Tastverhältnis des dritten Schaltsignals im Wesentlichen gleich einem Tastverhältnis des vierten Schaltsignals ist.
In einer Ausführungsform ist eine Pulsweite des zweiten Schaltsignals lang genug, um es einer Body-Diode des zweiten Schalttransistors zu ermöglichen, am Ende eines Schaltpulses des zweiten Schaltsignals in Sperrrichtung vorgespannt zu sein. Die Steuerung kann ferner dazu ausgebildet sein, eine Totzone zwischen dem ersten Schaltsignal und dem zweiten Schaltsignal, und zwischen dem dritten Schaltsignal und dem vierten Schaltsignal anzuwenden, wobei der erste Schalttransistor und der zweite Schalttransistor nicht simultan eingeschaltet sind. In manchen Ausführungsformen ist die Steuerung in einer integrierten Schaltung angeordnet.
Die Leistungsversorgungsschaltung kann ferner den ersten Schalttransistor und den zweiten Schalttransistor beinhalten. In manchen Ausführungsformen beinhalten das erste Schaltsignal und das zweite Schaltsignal eine erste Schaltfrequenz, das dritte Schaltsignal und das vierte Schaltsignal beinhalten eine zweite Schaltfrequenz und die erste Schaltfrequenz ist größer als die zweite Schaltfrequenz. In manchen Ausführungsformen ist die erste Schaltfrequenz größer als 175 kHz und die zweite Schaltfrequenz ist kleiner als 125 kHz.
Gemäß einer weiteren Ausführungsform beinhaltet eine getaktete Resonanz-Leistungsversorgung eine Halbbrücke mit Eingängen, die an einen Leistungseingangsknoten und einen Referenzknoten gekoppelt sind, und einen Ausgang, der mit einem Induktivitätstreiberknoten gekoppelt ist; eine primärseitige Schaltung, die mit dem Induktivitätstreiberknoten gekoppelt ist, wobei die primärseitige Schaltung einen in Reihe mit einer ersten Wicklung eines Transformators geschalteten Kondensator beinhaltet; eine sekundärseitige Schaltung, die mit einem Ausgangsanschluss gekoppelt ist, wobei die sekundärseitige Schaltung einen Gleichrichter beinhaltet, der in Reihe mit einer Sekundärwicklung des Transformators geschaltet ist; und eine Steuerung mit Ausgängen, die mit einem Steuerknoten der Halbbrücke gekoppelt sind. In einer Ausführungsform ist die Steuerung dazu ausgebildet, die getaktete Leistungsversorgung durch Anlegen eines ersten Schaltsignals an den Steuerknoten der Halbbrücke hochzufahren. Das erste Schaltsignal beinhaltet ein erstes Tastverhältnis. Nach dem Hochfahren der getakteten Leistungsversorgung wird die getaktete Leistungsversorgung durch Anlegen eines zweiten Schaltsignals an den Steuerknoten der Halbbrücke in einem normalen Betriebsmodus betrieben, wobei das zweite Schaltsignal ein zweites Tastverhältnis beinhaltet, das größer als das erste Tastverhältnis ist.
In einer Ausführungsform beinhaltet das erste Schaltsignal eine erste Schaltfrequenz, das zweite Schaltsignal beinhaltet eine zweite Schaltfrequenz und die erste Schaltfrequenz ist größer als die zweite Schaltfrequenz. In manchen Ausführungsformen ist die erste Schaltfrequenz größer als 175 kHz und die zweite Schaltfrequenz ist kleiner als 125 kHz.
In einer Ausführungsform beinhaltet die getaktete Resonanz-Leistungsversorgung ferner eine Serien-Induktivität, die in Reihe mit dem Kondensator und der ersten Wicklung des Transformators geschaltet ist. Die Halbbrücke kann einen High-Side-Transistor und einen Low-Side-Transistor beinhalten.
Vorteile mancher Ausführungsformen beinhalten die Fähigkeit, einen LLC-Resonanz-Leistungswandler hochzufahren, ohne einer Hochstromtransiente, aufgrund einer unvollständigen Sperrrichtungs-Erholung der Body-Diode eines Schalttransistors, zu begegnen. Ein weiterer Vorteil mancher Ausführungsformen beinhaltet die Fähigkeit, eine getaktete Resonanz-Leistungsversorgung mit einem sanften Anstieg der Ausgangsspannung hochzufahren.
In einem oder mehreren Beispielen können die hier beschriebenen Funktionen zumindest teilweise in Hardware implementiert sein, wie etwa als spezielle Hardwarekomponenten oder als ein Prozessor. Allgemeiner können die Techniken in Hardware, Prozessoren, Software, Firmware oder einer beliebigen Kombination dieser implementiert sein. Wenn in Software implementiert, können die Funktionen in einer oder mehreren Anweisungen oder Code auf einem computerlesbaren Medium gespeichert oder über ein solches übertragen sein und können von einer hardwarebasierten Verarbeitungseinheit ausgeführt werden. Computerlesbare Medien können computerlesbare Speichermedien beinhalten, die einem greifbaren Medium entsprechen, wie etwa Datenspeichermedien, oder Kommunikationsmedien einschließlich jeglichen Mediums, das ein Übertragen eines Computerprogramms von einer Stelle zu einer anderen, z.B. gemäß einem Kommunikationsprotokoll, erleichtert. Auf diese Weise können computerlesbare Medien allgemein (1) greifbaren computerlesbaren Speichermedien, die nicht vergänglich sind oder (2) einem Kommunikationsmedium, wie etwa einem Signal oder einer Trägerwelle, entsprechen. Datenspeichermedien können irgendwelche verfügbaren Medien sein, auf die von einem oder mehreren Computern oder von einem oder mehreren Prozessoren zugegriffen werden kann, um Anweisungen, Code und/oder Datenstrukturen zur Implementierung der in dieser Offenbarung beschriebenen Techniken abzurufen. Ein Computerprogrammprodukt kann ein computerlesbares Medium beinhalten.
Auf beispielhaftem Wege und nicht durch Beschränkung können derartige computerlesbare Speichermedien RAM, ROM, EEPROM, CD-ROM oder andere optische Plattenspeicher, magnetische Plattenspeicher oder andere magnetische Speichervorrichtungen, Flash-Speicher oder jegliches anderes Medium, das zum Speichern gewünschten Programmcodes in der Form von Anweisungen oder Datenstrukturen verwendet werden kann und auf das von einem Computer zugegriffen werden kann, umfassen. Zusätzlich ist jede Verbindung genau als ein computerlesbares Medium, d.h. ein computerlesbares Übertragungsmedium bezeichnet. Wenn zum Beispiel Anweisungen von einer Webseite, einem Server oder anderen abgesetzten Quellen unter Verwendung von Koaxialkabeln, Glasfaserkabeln, verdrillten Paaren, digitalen Teilnehmerleitungen (DSL) oder drahtlosen Technologien, wie etwa Infrarot, Funk, und Mikrowellen übertragen werden, dann sind Koaxialkabel, Glasfaserkabel, verdrillte Paare, digitale Teilnehmerleitungen (DSL) oder drahtlose Technologien, wie etwa Infrarot, Funk und Mikrowellen in der Definition von Medium eingeschlossen. Es versteht sich allerdings, dass computerlesbare Speichermedien und Datenspeichermedien keine Verbindungen, Trägerwellen, Signale oder andere transiente Medien beinhalten, sondern stattdessen auf nicht-transiente, greifbare Speichermedien abzielen. Disk und Disc beinhalten, so wie sie hier verwendet werden, eine Compact Disc (CD), eine Laser Disc, eine optische Disc, eine Digital Versatile Disc (DVD), eine Floppy-Disk und eine Blu-ray Disc, wobei Disks Daten gewöhnlicherweise magnetisch reproduzieren, wohingegen Discs Daten optisch mit Lasern reproduzieren. Kombinationen des Obigen sollten ebenfalls innerhalb des Wesens von computerlesbaren Medien eingeschlossen sein.
Anweisungen können von einem oder mehreren Prozessoren ausgeführt werden, wie etwa von einer oder mehreren zentralen Recheneinheiten (central processing units – CPU), Digitalen Signalprozessoren (DSPs), Allzweck-Mikroprozessoren, anwendungsspezifischen integrierten Schaltungen (application specific integrated circuits – ASICs), feldprogrammierbaren Logikgattern (field programmable logic arrays – FPGAs), oder anderen äquivalenten integrierten oder diskreten Logikschaltungen. Demnach kann sich der Ausdruck „Prozessor“, so wie er hier verwendet wird, auf irgendeine der vorhergehenden Strukturen oder eine beliebige andere für Implementation der hier beschriebenen Techniken geeignete Struktur beziehen. Zusätzlich kann die hier beschriebene Funktionalität in manchen Aspekten innerhalb dedizierter Hardware- und/oder Software-Module bereitgestellt sein, die ausgelegt sind zum Codieren und Decodieren oder in einem kombinierten Codec realisiert sind. Zusätzlich könnten die Techniken vollständig in einer oder mehreren Schaltungen oder Logikelementen implementiert sein.
Die Techniken dieser Offenbarung können in einer breiten Vielfalt von Geräten und Vorrichtungen implementiert werden, einschließlich einem drahtlosen Handapparat, einer integrierten Schaltung (IC) oder einem Satz von ICs (z.B. einem Chip-Set). Verschiedene Komponenten, Module oder Einheiten werden in dieser Offenbarung beschrieben, um funktionale Aspekte von Einrichtungen zu betonen, dazu ausgebildet sind, die offenbarten Techniken durchzuführen, aber nicht notwendigerweise eine Realisierung durch verschiedene Hardwareeinheiten erfordern. Eher können, wie oben beschrieben, verschiedene Einheiten in einer einzigen Hardwareeinheit kombiniert oder durch eine Ansammlung interoperativer Hardwareeinheiten bereitgestellt werden, einschließlich, wie oben beschrieben, eines oder mehrerer Prozessoren zusammen mit geeigneter Software und/oder Firmware.

Claims

Verfahren zum Betreiben einer getakteten Leistungsversorgung, die einen ersten Schalttransistor, der zwischen einen Leistungseingangsknoten und einen Induktivitätstreiberknoten geschaltet ist, und einen zweiten Schalttransistor, der zwischen einen Referenzknoten und den Induktivitätstreiberknoten geschaltet ist, aufweist, wobei das Verfahren aufweist: das Hochfahren der getakteten Leistungsversorgung, das das Anlegen eines ersten Schaltsignals an einen Steuerknoten des ersten Schalttransistors und eines zweiten Schaltsignals an einen Steuerknoten des zweiten Schalttransistors aufweist, wobei ein Tastverhältnis des ersten Schaltsignals kleiner als ein Tastverhältnis des zweiten Schaltsignals ist, nach dem Hochfahren der getakteten Leistungsversorgung, das Betreiben der getakteten Leistungsversorgung, was das Anlegen eines dritten Schaltsignals an den Steuerknoten des ersten Schalttransistors und eines vierten Schaltsignals an den Steuerknoten des zweiten Schalttransistors aufweist, wobei ein Tastverhältnis des dritten Schaltsignals in Wesentlichen gleich einem Tastverhältnis des vierten Schaltsignals ist.
Verfahren nach Anspruch 1, das ferner das Anwenden einer Totzone zwischen dem ersten Schaltsignal und dem zweiten Schaltsignal und zwischen dem dritten Schaltsignal und dem vierten Schaltsignal aufweist, wobei der erste Schalttransistor und der zweite Schalttransistor nicht gleichzeitig eingeschaltet sind.
Verfahren nach Anspruch 1 oder 2, bei dem das Betreiben der getakteten Leistungsversorgung das Ansteuern einer Primärseite eines Resonanz-Schaltwandlers aufweist.
Verfahren nach Anspruch 3, bei dem der Resonanzwandler einen Induktivität-Induktivität-Kapazität-(LLC)-Wandler aufweist.
Verfahren nach Anspruch 1 oder 2, bei dem das Betreiben der getakteten Leistungsversorgung ferner das Ansteuern eines in Reihe mit einer Wicklung eines Transformators geschalteten Kondensators aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem das erste Schaltsignal und das zweite Schaltsignal eine erste Schaltfrequenz aufweisen, das dritte Schaltsignal und das vierte Schaltsignal eine zweite Schaltfrequenz aufweisen und die erste Schaltfrequenz größer als die zweite Schaltfrequenz ist.
Verfahren nach Anspruch 6, bei dem die erste Schaltfrequenz größer als 175 kHz und die zweite Schaltfrequenz kleiner als 125 kHz ist.
Verfahren nach einem der Ansprüche 1 bis 7, das ferner, während des Schritts des Hochfahrens der getakteten Leistungsversorgung, das Hochfahren des Tastverhältnisses des ersten Schaltsignals und des Tastverhältnisses des zweiten Schaltsignals auf einen Nominalwert aufweist.
Verfahren nach einem der Ansprüche 1 bis 7, das ferner, während des Schritts des Hochfahrens der getakteten Leistungsversorgung, das Hochfahren einer Frequenz des ersten Schaltsignals und des zweiten Schaltsignals von einem ersten Anfangswert zu einem finalen Nominalwert aufweist, wobei der erste Anfangswert höher als der finale Nominalwert ist.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Hochfahren der getakteten Leistungsversorgung aufweist: während einer ersten Zeitdauer, während des Schritts des Hochfahrens der getakteten Leistungsversorgung, das Hochfahren einer Frequenz des ersten Schaltsignals und des zweiten Schaltsignals von einem ersten Anfangswert zu einem finalen Nominalwert, wobei der erste Anfangswert höher als der finale Nominalwert ist; und während einer zweiten Zeitdauer nach der ersten Zeitdauer, das Hochfahren einer Frequenz des ersten Schaltsignals und des zweiten Schaltsignals, während des Schritts des Hochfahrens der getakteten Leistungsversorgung, von einem ersten Anfangswert zu einem finalen Nominalwert, wobei der erste Anfangswert höher als der finale Nominalwert ist.
Leistungsversorgungsschaltung, die aufweist: eine Steuerung, dazu ausgebildet ist, mit Steuerknoten eines ersten Schalttransistors, der zwischen einen Leistungseingangsknoten und einen Induktivitätstreiberknoten geschaltet ist, und eines zweiten Schalttransistors, der zwischen einen Referenzknoten und den Induktivitätstreiberknoten geschaltet ist, gekoppelt zu werden, wobei die Steuerung dazu ausgebildet ist, während eines ersten Betriebsmodus, ein erstes Schaltsignals an den Steuerknoten des ersten Schalttransistors anzulegen und ein zweites Schaltsignal an den Steuerknoten des zweiten Schalttransistors anzulegen, wobei ein Tastverhältnis des ersten Schaltsignals kleiner als ein Tastverhältnis des zweiten Schaltsignals ist, und während eines zweiten vom ersten Betriebsmodus verschiedenen Betriebsmodus, ein drittes Schaltsignals an den Steuerknoten des ersten Transistors anzulegen und ein viertes Schaltsignals an den Steuerknoten des zweiten Transistors anzulegen, wobei ein Tastverhältnis des dritten Schaltsignals im Wesentlichen gleich einem Tastverhältnis des vierten Schaltsignals ist.
Leistungsversorgungsschaltung nach Anspruch 11, bei der eine Pulsweite des zweiten Schaltsignals lang genug ist, um es der Body-Diode des zweiten Schalttransistors zu ermöglichen, am Ende eines Schaltpulses des zweiten Schaltsignals in Sperrrichtung vorgespannt zu sein.
Leistungsversorgungsschaltung nach Anspruch 11 oder 12, bei der die Steuerung ferner ausgelegt ist, eine Totzone zwischen dem ersten Schaltsignal und dem zweiten Schaltsignal, und zwischen dem dritten Schaltsignal und dem vierten Schaltsignal anzuwenden, wobei der erste Schalttransistor und der zweite Schalttransistor nicht gleichzeitig eingeschaltet sind.
Leistungsversorgungsschaltung nach einem der Ansprüche 11–13, bei der die Steuerung in einer integrierten Schaltung angeordnet ist.
Leistungsversorgungsschaltung nach einem der Ansprüche 11 bis 14, die ferner den ersten Schalttransistor und den zweiten Schalttransistor aufweist.
Leistungsversorgungsschaltung nach einem der Ansprüche 11 bis 15, bei der das erste Schaltsignal und das zweite Schaltsignal eine erste Schaltfrequenz aufweisen, das dritte Schaltsignal und das vierte Schaltsignal eine zweite Schaltfrequenz aufweisen und die erste Schaltfrequenz größer als die zweite Schaltfrequenz ist.
Leistungsversorgungsschaltung nach Anspruch 16, bei der die erste Schaltfrequenz größer als 175 kHz und die zweite Schaltfrequenz kleiner als 125 kHz ist.
Getaktete Resonanz-Leistungsversorgung, die aufweist: eine Halbbrücke mit Eingängen, die an einen Leistungseingangsknoten und einen Referenzknoten gekoppelt sind, und einen Ausgang, der mit einem Induktivitätstreiberknoten gekoppelt ist; eine primärseitige Schaltung, die mit dem Induktivitätstreiberknoten gekoppelt ist, wobei die primärseitige Schaltung einen in Reihe mit einer ersten Wicklung eines Transformators geschalteten Kondensator aufweist; eine sekundärseitige Schaltung, die mit einem Ausgangsanschluss gekoppelt ist, wobei die sekundärseitige Schaltung einen Gleichrichter aufweist, der in Reihe mit einer Sekundärwicklung des Transformators geschaltet ist; und eine Steuerung mit Ausgängen, die mit einem Steuerknoten der Halbbrücke gekoppelt sind, wobei die Steuerung dazu ausgebildet ist, die getaktete Leistungsversorgung durch Anlegen eines ersten Schaltsignals an den Steuerknoten der Halbbrücke hochzufahren, wobei das erste Schaltsignal ein erstes Tastverhältnis aufweist; und nach dem Hochfahren der getakteten Leistungsversorgung, die getaktete Leistungsversorgung durch Anlegen eines zweiten Schaltsignals an den Steuerknoten der Halbbrücke in einem normalen Betriebsmodus zu betreiben, wobei das zweite Schaltsignal ein zweites Tastverhältnis aufweist, das größer als das erste Tastverhältnis ist.
Getaktete Resonanz-Leistungsversorgung nach Anspruch 18, bei der das erste Schaltsignal eine erste Schaltfrequenz aufweist, das zweite Schaltsignal eine zweite Schaltfrequenz aufweist und die erste Schaltfrequenz größer als die zweite Schaltfrequenz ist.
Getaktete Resonanz-Leistungsversorgung nach Anspruch 19, bei der die erste Schaltfrequenz größer als 175 kHz und die zweite Schaltfrequenz kleiner als 125 kHz ist.
Getaktete Resonanz-Leistungsversorgung nach einem der Ansprüche 18–20, die ferner eine Serien-Induktivität aufweist, die in Reihe mit dem Kondensator und der ersten Wicklung des Transformators geschaltet ist.
Getaktete Resonanz-Leistungsversorgung nach einem der Ansprüche 18–21, bei der die Halbbrücke einen High-Side-Transistor und einen Low-Side-Transistor aufweist.