DE102015101745B4

DE102015101745B4 - Redundante takt-umschaltung

Info

Publication number: DE102015101745B4
Application number: DE102015101745.8A
Authority: DE
Inventors: c/o Analog Devices Inc. Zhu Dan; c/o Analog Devices Inc. Nelson Reuben Pascal; c/o Analog Devices Inc. Wang Yi
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2014-02-10
Filing date: 2015-02-06
Publication date: 2016-12-08
Anticipated expiration: 2035-02-07
Also published as: DE102015101745A1

Abstract

Aspekte dieser Offenbarung betreffen eine Referenzumschaltung. Bei einer Ausführungsform weist eine Einrichtung einen Phasenfehlerdetektor, einen Phasenausrichtungsdetektor und eine Auswahlschaltung auf. Der Phasenfehlerdetektor ist so ausgelegt, dass er eine Anzeige einer relativen Phasendifferenz zwischen einem ersten Referenztaktsignal und einem zweiten Referenztaktsignal erzeugt. Der Phasenausrichtungsdetektor ist so ausgelegt, dass er die Anzeige der relativen Phasendifferenz empfängt und bestimmt, wann die relative Phasendifferenz einen vorgegebenen Schwellwert erfüllt. Die Auswahlschaltung ist so ausgelegt, dass sie in Reaktion darauf, dass der Phasenausrichtungsdetektor bestimmt, dass die relative Phasendifferenz den vorgegebenen Schwellwert erfüllt, vom Liefern des ersten Referenztakts als Taktsystem-Referenzsignal zum Liefern des zweiten Referenztakts als Taktsystem-Referenzsignal übergeht.

Description

Technisches Gebiet
Die offenbarte Technologie betrifft die Elektronik und insbesondere eine Einrichtung sowie ein Verfahren zum Schalten zwischen unterschiedlichen Takten.
Stand der Technik
Die US7126429B2 betrifft eine digitale Phasenregelschleife mit schneller Takt Synchronisation, umfassend einen digital gesteuerten Oszillator zur Erzeugung eines auf einen Eingangs-Referenztakt synchronisierten Ausgangssignals, einen Phasendetektor zum Messen der Phasendifferenz zwischen dem Eingangs-Referenztakt und einem Rückkopplungs-Takt, und einen Schleifenfilter zur Erzeugung des Steuersignals für den gesteuerten Oszillator.
Die US2001/0015678A1 betrifft Systeme und Verfahren zum Beseitigen eines Phasentransienten eines gesteuerten Frequenzoszillators verursacht durch das Ersetzen eines ersten Referenzsignals durch ein zweites Referenzsignal, wenn das erste Referenzsignal fehlerhaft oder anderweitig nicht verfügbar ist.
Die US5550514A betrifft ein Verfahren zum Umschalten zwischen zwei parallelen Verzögerungspfaden zur Phasenanpassung des Signals eines Kristall-Oszillators.
Die US5260979A betrifft ein Verfahren, bei welchem eine Phasenregelschleife die Frequenz redundanter Takteingangssignale überwacht und zwischen diesen hin und her schaltet, sollte eines davon ungültig sein.
Beschreibung der verwandten Technologie
Elektronische Systeme können Zeitgeberschaltungen aufweisen, die so ausgelegt sind, dass sie Taktsignale erzeugen. Solche Zeitgeberschaltungen können einen Phasenregelkreis aufweisen, der eine Phase eines Ausgangssignals mit einer Phase eines Referenzsignals verrastet. Das Referenzsignal kann unter Verwendung eines Kristalls, wie z. B. eines Quarzkristalls oder eines polykristallinen Keramikkristalls, erzeugt werden. Ein Kristalloszillator kann ein elektrisches Signal mit einer sehr präzisen Frequenz erzeugen.
Bei vielen Netzanwendungen wird ein lokaler Kristalloszillator als Taktsystemreferenz verwendet. Die Taktsystemreferenz muss typischerweise innerhalb eines bestimmten Fehlerbereichs frequenzstabil sein, um einen normalen Netzbetrieb sicherzustellen. Der lokale Kristalloszillator kann eine natürliche Charakteristik des Alterns aufweisen, wobei die Frequenz des lokalen Kristalloszillators bei Betrieb mit der Zeit abdriften kann. Ein solches Altern kann bewirken, dass die Frequenz des Lokaloszillators aus dem erforderlichen Bereich driftet.
Vor diesem Hintergrund ist es Aufgabe der vorliegenden Erfindung, Taktsystemreferenzen in Form einer Einrichtung zur Taktumschaltung sowie ein Verfahren zu deren Betrieb zur Verfügung zu stellen, welche die Nachteile des Standes der Technik zumindest teilweise überwinden und insbesondere eine verbesserte Frequenzstabilität eines Taktreferenzsystems zu gewährleisten geeignet sind.
Diese Aufgabe wird gelöst durch eine Einrichtung und ein Verfahren gemäß den unabhängigen Ansprüchen 1 und 17. Ausführungsformen der Erfindung sind Gegenstand der jeweiligen abhängigen Ansprüche.
KURZFASSUNG BESTIMMTER ERFINDUNGSGEMÄSSER ASPEKTE
Ein Aspekt dieser Offenbarung betrifft eine Einrichtung, die einen Phasenfehlerdetektor, einen Phasenausrichtungsdetektor und eine Auswahlschaltung aufweist. Der Phasenfehlerdetektor ist so ausgelegt, dass er eine Anzeige einer relativen Phasendifferenz zwischen einem ersten Referenztaktsignal und einem zweiten Referenztaktsignal erzeugt. Der Phasenausrichtungsdetektor ist so ausgelegt, dass er die Anzeige der relativen Phasendifferenz empfängt und bestimmt, wann die relative Phasendifferenz einen vorgegebenen Schwellwert erfüllt. Die Auswahlschaltung ist so ausgelegt, dass sie vom Liefern des ersten Referenztakts als Taktsystem-Referenzsignal zum Liefern des zweiten Referenztakts als Taktsystem-Referenzsignal übergeht in Reaktion darauf, dass der Phasenausrichtungsdetektor bestimmt, dass die relative Phasendifferenz den vorgegebenen Schwellwert erfüllt.
Das erste Referenztaktsignal kann eine erste Frequenz aufweisen, die sich von einer zweiten Frequenz des zweiten Referenztaktsignals unterscheidet, und das erste Referenztaktsignal und das zweite Referenztaktsignal können asynchron zueinander sein.
Der Phasenfehlerdetektor kann die Anzeige der relativen Phasendifferenz in Reaktion auf entweder ansteigende Flanken oder abfallende Flanken erzeugen. Alternativ kann der Phasenfehlerdetektor die Anzeige der relativen Phasendifferenz in Reaktion sowohl auf ansteigende Flanken als auch abfallende Flanken erzeugen. Die Anzeige der relativen Phasendifferenz wird über einen Zeitraum proportional zur relativen Phasendifferenz wirksam gemacht.
Der Phasenausrichtungsdetektor kann ein Verzögerungselement aufweisen, das so ausgelegt ist, dass es den vorgegebenen Schwellwert setzt. Das Verzögerungselement kann eine einstellbare Verzögerung aufweisen, wobei durch das Einstellen der einstellbaren Verzögerung der vorgegebene Schwellwert verändert werden kann. Alternativ oder zusätzlich kann der Phasenausrichtungsdetektor ein Flip-Flop aufweisen, das so ausgelegt ist, dass es einen Zustand der Anzeige der relativen Phasendifferenz in Reaktion auf einen Ausgang des Verzögerungselements erfasst.
Der Phasenfehlerdetektor und der Phasenausrichtungsdetektor können von digitalen Schaltungen implementiert werden.
Die Auswahlschaltung kann einen Multiplexer aufweisen, der so ausgelegt ist, dass er das Taktsystem-Referenzsignal liefert. Die Einrichtung kann ferner einen Phasenregelkreis aufweisen, der so ausgelegt ist, dass es das System-Referenztaktsignal aus der Auswahlschaltung empfängt.
Die Einrichtung kann einen ersten Kristalloszillator, der verwendet wird, um das erste Referenztaktsignal zu erzeugen, und einen zweiten Kristalloszillator aufweisen, der verwendet wird, um das zweite Referenztaktsignal zu erzeugen. Bei einigen Ausführungsformen können der Phasenfehlerdetektor, der Phasenausrichtungsdetektor und die Auswahlschaltung auf einer integrierten Schaltung aufgenommen sein, und ein erster Kontakt der integrierten Schaltung kann das erste Referenztaktsignal empfangen, und ein zweiter Kontakt der integrierten Schaltung kann das zweite Referenztaktsignal empfangen.
Ein weiterer Aspekt dieser Offenbarung ist eine Einrichtung, die eine Umschaltsteuerschaltung und eine Auswahlschaltung aufweist. Die Umschaltsteuerschaltung ist so ausgelegt, dass sie in Reaktion auf das Detektieren, dass eine relative Phasendifferenz zwischen einem ersten Referenztakt und einem zweiten Referenztakt einen vorgegebenen Schwellwert erfüllt, ein Taktauswahlsignal hin- und herschaltet. Das erste Referenztakt- und das zweite Referenztaktsignal sind asynchron zueinander. Die Auswahlschaltung steht in Kommunikation mit der Umschaltsteuerschaltung. Die Auswahlschaltung ist so ausgelegt, dass sie in Reaktion darauf, dass die Umschaltsteuerschaltung das Taktauswahlsignal hin- und herschaltet, vom Liefern des ersten Referenztaktsignals als Taktsystem-Referenzsignal zum Liefern des zweiten Referenztaktsignals als Taktsystem-Referenzsignal übergeht.
Die Umschaltsteuerschaltung kann in Reaktion auf eine Anzeige, dass das erste Referenztaktsignal außerhalb eines spezifizierten Fehlerbereichs liegt, aktiviert werden. Alternativ oder zusätzlich kann die Umschaltsteuerschaltung einen Phasenfehlerimpuls, der über einen Zeitraum proportional zur relativen Phasendifferenz wirksam ist, erzeugen und das Taktauswahlsignal in Reaktion auf den Zeitraum, in dem der vorgegebene Schwellwert erfüllt ist, hin- und herschalten.
Noch ein weiterer Aspekt dieser Offenbarung ist ein elektronisch implementiertes Verfahren für eine Redundant-Takt-Umschaltung. Das Verfahren umfasst ein gleichzeitiges Empfangen von zwei redundanten Taktsignalen mit unterschiedlichen Frequenzen. Das Verfahren umfasst ferner das Bestimmen, wann eine relative Phasendifferenz zwischen den zwei redundanten Taktsignalen einen vorbestimmten Schwellwert erfüllt. Das Verfahren umfasst ferner das Umschalten vom Verwenden eines der zwei redundanten Taktsignale als Taktsystem-Referenzsignal zum Verwenden des anderen der zwei redundanten Taktsignale als Taktsystem-Referenzsignal in Reaktion auf das Bestimmen, wann die relative Phasendifferenz den vorgegebenen Schwellwert erfüllt.
Das Verfahren kann ferner eine oder mehrere der folgenden Operationen umfassen: Aktivieren eines der zwei redundanten Taktsignale in Reaktion auf eine Anzeige, dass sich das andere der zwei redundanten Taktsignale außerhalb eines spezifizierten Fehlerbereichs befindet, Erzeugen jedes der zwei redundanten Taktsignale unter Verwendung unterschiedlicher Kristalloszillatoren oder Einstellen des vorgegebenen Schwellwerts.
Zum Zweck der Kurzfassung der Offenbarung sind bestimmte Aspekte, Vorteile und neuartige Merkmale der Erfindung hier beschrieben. Es versteht sich, dass nicht notwendigerweise sämtliche solcher Vorteile bei einer besonderen Ausführungsform der Erfindung erzielt werden können. Somit kann die Erfindung auf eine Art und Weise ausgeführt oder durchgeführt werden, in der ein Vorteil oder eine Gruppe von Vorteilen, die hier gelehrt werden, erzielt oder optimiert wird, ohne dass notwendigerweise andere Vorteile, die hier gelehrt oder nahegelegt werden können, erzielt werden.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 ist eine schematische Darstellung eines veranschaulichenden elektronischen Systems, das einen lokalen Kristalloszillator und eine Umschaltsteuerschaltung aufweist, gemäß einer Ausführungsform.
2 ist ein Zeitdiagramm mit Darstellung einer Zeitsteuerung einer Referenzumschaltung gemäß einer Ausführungsform.
3 ist ein Blockschaltbild und ein dazugehöriges Zeitdiagramm mit Darstellung einer Referenzumschaltung gemäß einer Ausführungsform.
4 ist ein schematisches Blockschaltbild einer veranschaulichenden Umschaltsteuerschaltung und einer Auswahlschaltung gemäß einer Ausführungsform.
5A ist eine schematische Darstellung eines veranschaulichenden Phasenfehlerdetektors und eines veranschaulichenden Phasenausrichtungsdetektors gemäß einer Ausführungsform. 5B ist ein Zeitdiagramm, das dem Phasenfehlerdetektor und dem Phasenausrichtungsdetektor von 5A zugehörig ist. 5C ist ein Zeitdiagramm, das dem Phasenausrichtungsdetektor von 5A zugehörig ist.
6 ist eine schematische Darstellung eines veranschaulichenden Phasenfehlerdetektors und eines veranschaulichenden Phasenausrichtungsdetektors gemäß einer Ausführungsform.
DETAILLIERTE BESCHREIBUNG BESTIMMTER AUSFÜHRUNGSFORMEN
Die folgende detaillierte Beschreibung von bestimmten Ausführungsformen bietet verschiedene Beschreibungen von spezifischen Ausführungsformen. Die hier beschriebenen Innovationen können jedoch auf eine Vielzahl von unterschiedlichen Arten ausgeführt sein, wie sie zum Beispiel in den Patentansprüchen definiert und abgedeckt sind. In dieser Beschreibung wird auf die Zeichnungen Bezug genommen, in denen gleiche Bezugszeichen identische oder funktional im Wesentlichen gleiche Elemente bezeichnen können. Es versteht sich, dass in den Figuren dargestellte Elemente nicht notwendigerweise maßstabsgetreu gezeichnet sind.
Wie oben diskutiert worden ist, kann ein lokaler Kristalloszillator eine Frequenz aufweisen, die zum Beispiel aufgrund einer natürlichen Charakteristik der Frequenzalterung allmählich aus einem spezifizierten Fehlerbereich driftet. Um dieses Problem mit der langsamen Alterung des Lokaloszillators zu lösen und ein Ersetzen der teuren Taktsystemplatte durch die nicht in die Spezifikation fallende Lokal-Kristalloszillator-Referenz zu vermeiden, können redundante lokale Kristalloszillatoren verwendet werden. Ein erster lokaler Kristalloszillator kann aktiviert und als Taktsystemreferenz verwendet werden, während der sekundäre lokale Kristalloszillator deaktiviert ist. Wenn bestimmt wird, dass die Frequenz des ersten lokalen Kristalloszillators außerhalb des spezifizierten Fehlerbereichs (z. B. ungefähr 100 Teile pro Million (ppm)) liegt, kann der zweite lokale Kristalloszillator aktiviert werden und dann den ersten lokalen Kristalloszillator als Taktsystemreferenz ersetzen. Dieser Prozess kann als Referenzumschaltung bezeichnet werden. Durch eine Referenzumschaltung kann die Lebensdauer einer Taktsystemplatte verlängert werden, ohne dass sie repariert werden muss.
Aufgrund der asynchronen Natur von separaten lokalen Kristalloszillatoren kann die Phasenbeziehung zwischen dem ersten und dem zweiten lokalen Kristalloszillator willkürlich sein. Gleichzeitig kann die Frequenz dieser lokalen Kristalloszillatoren relativ nahe beieinander liegen. Zum Beispiel kann die Frequenzdifferenz zwischen der Frequenz des ersten und des zweiten Lokaloszillators kleiner sein als ein Wert, der im Bereich von ungefähr 20 ppm bis 100 ppm ausgewählt wird. Bei bestimmten Anwendungen kann die Abweichung der Frequenz zwischen der Frequenz des ersten und des zweiten Lokaloszillators nicht größer als ungefähr 10 ppm sein. In einigen Fällen kann die Frequenzdifferenz zwischen dem ersten und dem zweiten Lokaloszillator ungefähr durch die Spezifikation des lokalen Kristalloszillators eingegrenzt sein.
Ohne einen Phasensteuermechanismus kann durch die Referenzumschaltung ein relativ großer Phasen-/Frequenzsprung oder Diskontinuität in die gewählte Taktsystemreferenz eingetragen werden, da die Referenzumschaltung erfolgen kann, wenn der erste und der zweite lokale Kristalloszillator stark phasenverschoben zueinander sind. Dadurch können Probleme verursacht werden, wie z. B. Unterbrechung von Netzdiensten bei einer Netzanwendung, insbesondere wenn die Taktsystemreferenz für einen Phasenregelkreis in dem Taktsystem verwendet wird.
Aspekte dieser Offenbarung beziehen sich auf das Steuern, wann Taktsystemreferenzen geschaltet werden. Dadurch kann ein Phasen-/Frequenzsprung bei der ausgewählten Taktsystemreferenz verringert und/oder minimiert werden. Es können zwei separate lokale Kristalloszillatoren gleichzeitig aktiviert werden. Diese lokalen Kristalloszillatoren können relativ nahe beieinanderliegende, jedoch unterschiedliche Frequenzen (z. B. Differenzen in der Größenordnung von einigen wenigen oder einigen zehn ppm) aufweisen. Die anfängliche Phasendifferenz zwischen diesen zwei lokalen Kristalloszillatoren sollte willkürlich sein. Mit Ablauf der Zeit sollte die Phasendifferenz zwischen den zwei lokalen Kristalloszillatoren periodisch einen vollständigen Bereich von Phasendifferenzen durchlaufen. Die Signale von den zwei Lokaloszillatoren können an Flankenbereichen, wo Flanken der Signale, die von unterschiedlichen Lokaloszillatoren erzeugt werden, miteinander ausgerichtet sind, eine minimale Phasendifferenz aufweisen. Diese Charakteristik kann verwendet werden, um die Referenzumschaltung zu steuern. Zum Beispiel kann in Reaktion auf ein Bestimmen, dass eine Phasendifferenz kleiner ist als ein Schwellwert, ein System vom Verwenden des ersten lokalen Kristalloszillators zum Verwenden des zweiten lokalen Kristalloszillators als Taktsystemreferenz übergehen. Entsprechend kann das System eine ungefähr minimale Phasen-/Frequenzstörung erfahren. Obwohl in dieser Offenbarung eine Referenzschaltung in Zusammenhang mit Kristalloszillatoren diskutiert wird, können die hier diskutierten Prinzipien und Vorteile auch auf ein Schalten zwischen stabilen Referenztaktsignalen angewendet werden.
1 zeigt ein beispielhaftes elektronisches System 100, das lokale Kristalloszillatoren 102, 104 und eine Umschaltsteuerschaltung 110 aufweist, gemäß einer Ausführungsform. Das elektronische System 100 kann ferner eine Auswahlschaltung 115, wie z. B. einen Multiplexer, und einen Phasenregelkreis aufweisen. Der Phasenregelkreis kann einen Phasenfrequenzdetektor 122, eine Ladepumpe 124, ein Schleifenfilter 126, einen spannungsgesteuerten Oszillator 128 und einen Frequenzteiler 130 aufweisen. Als ein Beispiel kann das elektronische System 100 in einer Netzanwendung implementiert sein. Die Elemente innerhalb der gestrichelten Linie in 1 können in einer integrierten Schaltung enthalten sein. Entsprechend können die Umschaltsteuerschaltung 110 und die Auswahlschaltung 115 auf derselben integrierten Schaltung implementiert sein. Wie dargestellt ist, befinden sich der erste und der zweite lokale Kristalloszillator 102, 104 außerhalb einer solchen integrierten Schaltung. Zumindest ein Abschnitt jedes der lokalen Kristalloszillatoren 102, 104 kann sich bei bestimmten Ausführungsformen außerhalb einer solchen integrierten Schaltung befinden. Die Kristalle der lokalen Kristalloszillatoren 102, 104 können zum Beispiel auf einer Schaltplatte montiert sein. Das elektronische System 100 kann mehr oder weniger Elemente als in 1 dargestellt aufweisen.
Die Umschaltsteuerschaltung 110 kann einen Phasenfehlerdetektor und einen Phasenausrichtungsdetektor, wie z. B. einen Impulsbreitenkomparator, aufweisen. Der Phasenfehlerdetektor kann die relative Phasendifferenz zwischen den lokalen Kristalloszillatoren 102, 104 detektieren. Der Phasenfehlerdetektor kann eine Anzeige der relativen Phasendifferenz zwischen den Referenztaktsignalen, die jeweils von den lokalen Kristalloszillatoren 102 und 104 erzeugt werden, erzeugen. Der Phasenausrichtungsdetektor kann detektieren, wann die relative Phasendifferenz einen vorgegebenen Schwellwert erfüllt. Zum Beispiel kann der Phasenausrichtungsdetektor detektieren, wann die relative Phasendifferenz nicht größer als ein gewünschter Betrag ist. Bei einer Implementierung kann der vorgegebene Schwellwert einer Laufzeitverzögerung eines CMOS-Puffers entsprechen. Zum Beispiel kann bei einem 0,18 μm-Prozess ein Detektionsschwellwert von ungefähr 200 Picosekunden (ps) implementiert sein, um eine Phasenstörung von weniger als 200 ps zu detektieren. Andere geeignete Detektionsschwellwerte können implementiert werden. Der vorgegebene Schwellwert kann von der Taktfrequenz unabhängig sein. Wenn die detektierte relative Phasendifferenz kleiner ist als der vorgegebene Schwellwert, kann der Phasenausrichtungsdetektor ein Ausgangssignal zum Übergehen zwischen der Verwendung eines ersten Referenztaktsignals und der Verwendung eines zweiten Referenztaktsignals als System-Referenztaktsignal erzeugen. Die Referenzumschaltung kann dann zum Beispiel an der nächsten Taktflanke erfolgen. Die Umschaltsteuerschaltung 110 kann ein Taktauswahlsignal zu einer Auswahlschaltung 115, die in 1 als Multiplexer dargestellt ist, liefern, um auszuwählen, ob ein Ausgang des ersten lokalen Kristalloszillators 102 oder der Ausgang des zweiten lokalen Kristalloszillators 104 als Ausgang der Auswahlschaltung 115 geliefert wird. Wie in 1 dargestellt ist, kann der Ausgang der Auswahlschaltung 115 zu einem Phasenregelkreis geliefert werden.
Der dargestellte Phasenregelkreis weist den Phasenfrequenzdetektor 122, die Ladepumpe 124, das Schleifenfilter 126, den spannungsgesteuerten Oszillator 128 und den Frequenzteiler 130 auf. Ein Ausgang des spannungsgesteuerten Oszillators 128 kann von einem oder mehreren Frequenzteilern frequenzgeteilt werden. Wie in 1 gezeigt ist, kann ein erster Frequenzteiler 132 die Frequenz des Ausgangs des spannungsgesteuerten Oszillators 128 um einen Faktor M1 verringern, und ein zweiter Frequenzteiler 134 kann die Spannung des Ausgangs des spannungsgesteuerten Oszillators 128 um einen Faktor M2, der sich von M1 unterscheiden kann, verringern. Signale mit einer frequenzgeteilten Version des spannungsgesteuerten Oszillators 128 können zu einem Ausgangskontakt einer integrierten Schaltung geliefert werden. Wie in 1 gezeigt ist, können Ausgänge des ersten und des zweiten Frequenzteilers 132 und 134 jeweils von Puffern 136 und 138 gepuffert werden. Der Ausgang der Puffer 136 und 138 kann zu Kontakten, wie z. B. Stiften, der integrierten Schaltung geliefert werden, die die Umschaltsteuerschaltung 110, die Auswahlschaltung 115 und den Phasenregelkreis aufweist. Des Weiteren kann der Referenztakt, der von der Auswahlschaltung 115 ausgegeben wird, in einem Puffer 140 gepuffert werden und zu einem Kontakt der integrierten Schaltung geliefert werden.
2 ist ein Zeitdiagramm mit Darstellung einer Zeit, zu der eine Referenzumschaltung in den hier offenbarten Schaltungen erfolgen kann. Diese Zeichnung kann nicht proportional sein. Der Ausgang eines ersten Oszillators, wie z. B. des ersten lokalen Kristalloszillators 102 von 1, ist in 2 als CLK0 bezeichnet. Der Ausgang eines zweiten Oszillators, wie z. B. des zweiten lokalen Kristalloszillators 104 von 1, ist in 2 als CLK1 bezeichnet. Eine XOR-Logikfunktion von CLK0 und CLK1 kann ein Signal erzeugen, das einen Phasenfehler zwischen CLK0 und CLK1 anzeigt. Das logische XOR von CLK0 und CLK1 kann für eine Flanke von CLK0 und CLK1, wie z. B. der ansteigenden Flanke, wie dargestellt, oder alternativ für die abfallende Flanke, detektiert werden. In Reaktion auf das Detektieren, dass der Impuls, der von dem logischen XOR von CLK0 und CLK1 erzeugt wird, über einen Zeitraum, der kleiner ist als ein vorgegebener Schwellwert, wirksam ist, kann ein Taktauswahlsignal CLK_SEL einen Übergang ausführen. Wie in 2 gezeigt ist, kann die Phasenregelkreis-Referenz PLL_REF CLK0 nachverfolgen, bis eine Referenzumschaltung erfolgt, und dann CLK1 nachverfolgen, nachdem die Referenzumschaltung erfolgt ist. Die Referenzumschaltung kann in der nächsten Taktphase oder Taktzyklus erfolgen, nachdem das Taktauswahlsignal CLK_SEL einen Übergang ausgeführt hat.
3 zeigt ein Blockschaltbild 300 mit einem dazugehörigen Zeitdiagramm zur Darstellung einer Referenzumschaltung gemäß einer Ausführungsform. Ein logisches XOR kann an den Ausgängen der zwei Referenztakte, wie z. B. den lokalen Kristalloszillatoren 102 und 104 von 1, ausgeführt werden. Wie dargestellt ist, kann eine XOR-Schaltung 302 ein logisches XOR des ersten Referenztaktsignals CLK0 und des zweiten Referenztaktsignals CLK1 ausführen. Die XOR-Schaltung 302 kann einen logischen Low-Pegel ausgeben, wenn das erste Referenztaktsignal CLK0 und das zweite Referenztaktsignal CLK1 den gleichen Logikpegel aufweisen. Im Gegensatz dazu kann die XOR-Schaltung 302 einen logischen High-Pegel ausgeben, wenn das erste Referenztaktsignal CLK0 und das zweite Referenztaktsignal CLK1 unterschiedliche Logikpegel aufweisen. Ein Zeitraum, in dem sich das erste Referenztaktsignal CLK0 und das zweite Referenztaktsignal CLK1 in unterschiedlichen Phasen befinden, kann die relative Phasendifferenz zwischen den Referenztakten anzeigen. Der Ausgang der XOR-Schaltung 302 kann ein Impulssignal sein, das für einen Zeitraum, der der relativen Phasendifferenz zwischen den Referenztakten entspricht, wirksam ist. Wenn das Impulssignal wirksam ist, kann es sich in einem aktiven Logikzustand befinden. Der aktive Logikzustand kann in Abhängigkeit von der Schaltungsimplementierung ein logischer Low-Zustand oder ein logischer High-Zustand sein. In 3 ist der Impulssignalausgang aus der XOR-Schaltung 302 auf einen logischen High-Zustand gesetzt.
Impulse, die einen Phasenfehler zwischen den Referenztaktsignalen anzeigen, können so gefiltert werden, dass ein Impuls für eine Taktflanke, wie z. B. die abfallende Flanke, detektiert wird. Das in 3 gezeigte Filter 304 kann ein solches Filtern implementieren. In dem Zeitdiagramm von 3 ist ein Ausgang des Filters 304 als k1 bezeichnet. Ein Impuls für die eine Taktflanke kann von einem Verzögerungselement 306 verzögert werden. Das Verzögerungselement 306 kann einen oder mehrere Inverter aufweisen. Das in 3 gezeigte Verzögerungselement 306 ist ein Puffer, der eine Verzögerung von T_delay aufweist. In dem Zeitdiagramm von 3 ist ein Ausgang des Verzögerungselements 306 als k2 bezeichnet.
Ein logisches UND des Impulses und des verzögerten Impulses kann detektieren, ob die Impulsbreite kleiner ist als die Verzögerung T_delay, wodurch ein vorgegebener Schwellwert implementiert werden kann. Eine UND-Schaltung 308 kann die logische UND-Funktion des Impulses und des verzögerten Impulses durchführen. In dem Zeitdiagramm von 3 ist ein Ausgang der UND-Schaltung 308 als k3 bezeichnet. Wenn sowohl der Impuls als auch der verzögerte Impuls wirksam sind, erzeugt die UND-Schaltung 308 einen kürzeren Impuls, wie in dem Zeitdiagramm von 3 gezeigt ist. Wenn der Impuls und der verzögerte Impuls nicht gleichzeitig während eines Taktzyklus wirksam sind, bleibt der Ausgang der UND-Schaltung 308 während des Taktzyklus unwirksam. Dadurch wird angezeigt, dass die relative Phasendifferenz zwischen dem ersten Referenztaktsignal CLK0 und dem zweiten Referenztaktsignal CLK1 kleiner ist als der vorgegebene Schwellwert.
Ein Fehlimpulsdetektor 310 kann dann detektieren, wann die Impulsbreite kleiner ist als der vorgegebene Schwellwert. In Reaktion darauf kann das Taktauswahlsignal CLK_SEL wirksam werden. In dem Zeitdiagramm von 3 ist ein Ausgang des Fehlimpulsdetektors 310 als k4 bezeichnet. Der Ausgang des Fehlimpulsdetektors 310 kann von einem Zustandselement, wie z. B. einem Flip-Flop, erfasst werden, und der Ausgang des Flip-Flops kann das Taktauswahlsignal CLK_SEL liefern. Das Taktauswahlsignal CLK_SEL kann zu einer Auswahlschaltung, wie z. B. dem in 1 dargestellten Multiplexer, geliefert werden. Durch das Wirksammachen des Taktauswahlsignals CLK_SEL kann bewirkt werden, dass ein System von der Verwendung des ersten Referenztaktsignals CLK0 zur Verwendung des zweiten Referenztaktsignals CLK1 als Taktsystemreferenz übergeht.
Andere logisch äquivalente Schaltungen können die Phasenfehlerdetektion und die Phasenausrichtungsdetektion, die in 3 dargestellt sind, implementieren. Bei einer Schaltungsimplementierung können die in 3 gezeigten logischen Funktionen in einer anderen Reihenfolge durchgeführt und/oder die logischen Funktionen unter Verwendung von äquivalenten Schaltungen kombiniert werden.
4 zeigt eine Ausführungsform einer Umschaltsteuerschaltung 110a und einer Auswahlschaltung 115 gemäß einer Ausführungsform. Die Umschaltsteuerschaltung 110a kann einen Phasenfehlerdetektor 410 und einen Phasenausrichtungsdetektor 420 aufweisen. Die dargestellte Umschaltsteuerschaltung 110a kann zum Beispiel die Umschaltsteuerschaltung 110 von 1 implementieren.
Der Phasenfehlerdetektor 410 kann ein Referenzumschaltsignal REF_SW als Aktivierungssignal empfangen. Das Referenzumschaltsignal REF_SW kann den Phasenfehlerdetektor 410 in Reaktion darauf aktivieren, dass der Referenztakt als Taktsystemreferenz geliefert wird, die sich außerhalb eines spezifizierten Fehlerbereichs befindet. Der Phasenfehlerdetektor 410 kann einen Phasenfehlerimpuls erzeugen, der den Phasenfehler zwischen einem ersten Referenztaktsignal CLK0 und einem zweiten Referenztaktsignal CLK1 anzeigt. Das erste Referenztaktsignal CLK0 und das zweite Referenztaktsignal CLK1 können asynchron zueinander sein. Der Phasenfehlerimpuls kann ein logisches XOR oder ein logisches XNOR des ersten Referenztaktsignals CLK0 und des zweiten Referenztaktsignals CLK1 sein. Der Phasenfehlerimpuls kann bei bestimmten Ausführungsformen einer relativen Phasendifferenz zwischen dem ersten Referenztaktsignal CLK0 und dem zweiten Referenztaktsignal CLK1 an einer der zwei Taktflanken, wie z. B. der ansteigenden Flanke, entsprechen. Bei einigen Ausführungsformen kann der Phasenfehlerimpuls einer relativen Phasendifferenz zwischen dem ersten Referenztaktsignal CLK0 und dem zweiten Referenztaktsignal CLK1 sowohl an der ansteigenden als auch der abfallenden Taktflanke entsprechen. Der Phasenfehlerimpuls kann über einen Zeitraum wirksam sein, der dem Zeitraum zwischen den ansteigenden Flanken des ersten Referenztaktsignals CLK0 und des zweiten Referenztaktsignals CLK1 in dem gleichen Taktzyklus entspricht. Entsprechend kann der Phasenfehlerimpuls für einen Zeitraum wirksam sein, der der relativen Phasendifferenz zwischen dem ersten Referenztaktsignal CLK0 und dem zweiten Referenztaktsignal CLK1 entspricht. Bei einigen Ausführungsformen kann der Phasenfehlerdetektor 410 auf unterschiedliche Weise ein Signal erzeugen, das die relative Phasendifferenz anzeigt. Zum Beispiel kann bei einer Ausführungsform der Phasenfehlerdetektor 410 ein Signal mit einem Signalpegel erzeugen, der die relative Phasendifferenz zwischen den unterschiedlichen Referenztakten anzeigt.
Der Phasenausrichtungsdetektor 420 kann detektieren, wann die Taktflanken des ersten Referenztaktsignals CLK0 und des zweiten Referenztaktsignals CLK1 innerhalb eines vorgegebenen Schwellwerts ausgerichtet sind. Der Phasenausrichtungsdetektor 420 kann eine Anzeige der relativen Phasendifferenz aus dem Phasenfehlerdetektor 410 empfangen und detektieren, wann die relative Phasendifferenz den vorgegebenen Schwellwert erfüllt.
Der Phasenausrichtungsdetektor 420 kann ein Impulsbreitenkomparator sein, der detektiert, wann ein Phasenfehlerimpuls für nicht länger als einen vorgegebenen Schwellwert wirksam ist. Der Phasenausrichtungsdetektor kann ein Verzögerungselement aufweisen, und der vorgegebene Schwellwert kann der Verzögerung des Verzögerungselements entsprechen. Bei bestimmten Ausführungsformen kann das Verzögerungselement eine einstellbare Verzögerung aufweisen, und durch das Einstellen der einstellbaren Verzögerung kann der vorgegebene Schwellwert verändert werden. Der Phasenausrichtungsdetektor 420 kann ferner ein Flip-Flop aufweisen, das so ausgelegt ist, dass es einen Zustand des Ausgangs des Phasenfehlerdetektors 410 in Reaktion auf einen Ausgang des Verzögerungselements erfasst.
Wenn der Ausgang des Phasenfehlerdetektors, wie z. B. ein Phasenfehlerimpuls, anzeigt, dass die relative Phasendifferenz zwischen dem ersten Referenztaktsignal CLK0 und dem zweiten Referenztaktsignal CLK1 kleiner ist als der vorgegebene Schwellwert, kann der Phasenausrichtungsdetektor 420 das Taktauswahlsignal CLK_SEL hin- und herschalten. In Reaktion auf das Hin- und Herschalten des Taktauswahlsignals CLK_SEL kann die Auswahlschaltung 115 statt des ersten Referenztaktsignals CLK0 das zweite Referenztaktsignal CLK1 als Referenztaktsignal CK_REF liefern. Das Referenztaktsignal CK_REF kann bei einigen Ausführungsformen der Taktsystemreferenz PLL_REF von 1 entsprechen. Die Referenzumschaltsteuerung, die von dem Phasenfehlerdetektor 410 und dem Phasenausrichtungsdetektor 420 bereitgestellt wird, kann eine Referenzumschaltung implementieren, ohne ein elektronisches System, bei dem das Referenztaktsignal CK_REF verwendet wird, wesentlich zu stören.
5A zeigt eine Ausführungsform eines Phasenfehlerdetektors 410a und eines Phasenausrichtungsdetektors 420a. Der Phasenfehlerdetektor 410 von 4 kann jede Kombination aus Merkmalen des Phasenfehlerdetektors 410a von 5A aufweisen. Auf im Wesentlichen gleiche Weise kann der Phasenausrichtungsdetektor 420 von 4 jede Kombination aus Merkmalen des Phasenausrichtungsdetektors 420a von 5A implementieren. Der Phasenfehlerdetektor 410a und der Phasenausrichtungsdetektor 420a können von digitalen Schaltungen implementiert werden, wie in 5A gezeigt ist. Der dargestellte Phasenausrichtungsdetektor 420a ist ein Impulsbreitenkomparator, der detektieren kann, wann ein Phasenfehlerimpuls aus dem Phasenfehlerdetektor 410a über eine längere oder kürzere Zeit als einen vorgegebenen Schwellwert, der von einem Verzögerungselement implementiert ist, wirksam ist. 5B ist ein Zeitdiagramm von Signalen in dem Phasenfehlerdetektor 410a und dem Phasenausrichtungsdetektor 420a von 5A. 5C ist ein Zeitdiagramm von Signalen in dem Phasenausrichtungsdetektor 420a von 5A.
Der Phasenfehlerdetektor 410a kann Flip-Flops 502 und 504, ein NAND-Gatter 506, ein Verzögerungselement 508, ein XNOR-Gatter 510 und ein ODER-Gatter 512 aufweisen. Das erste Flip-Flop 502 kann das erste Referenztaktsignal CLK0 an einem Takteingang empfangen, und das zweite Flip-Flop 504 kann das zweite Referenztaktsignal CLK1 an einem Takteingang empfangen. Die dargestellten Flip-Flops 502 und 504 sind D-Flip-Flops mit D-Eingängen, die auf einen Wert gesetzt sind, der einem logischen High-Zustand entspricht. Die Ausgänge pfdo_0 und pfdo_1 der Flip-Flops 502 bzw. 504 werden zu dem NAND-Gatter 506 geliefert. Der Ausgang fb_rb des NAND-Gatters 506 wird zu dem Verzögerungselement 508 geliefert. Das Verzögerungselement 508 kann einen oder mehrere Inverter oder andere Gatter, wie z. B. den in 5A dargestellten Puffer, aufweisen. Das Verzögerungselement 508 liefert ein Rücksetzsignal fb_rb_del zum Zurücksetzen von Eingängen der Flip-Flops 502 und 504. Das NAND-Gatter 506 und das Verzögerungselement 508 bewirken, dass die Ausgänge pfdo_0 und pfdo_1 der Flip-Flops 502 bzw. 504 in Reaktion darauf, dass der zweite dieser Ausgänge in den High-Zustand geht, unwirksam werden. Durch die Laufzeitverzögerung durch das NAND-Gatter 506 und das Verzögerungselement 508 kann bestimmt werden, wie lange die Ausgänge pfdo_0 und pfdo_1 der Flip-Flops 502 bzw. 504 wirksam sind.
Das XNOR-Gatter 510 kann ein logisches XNOR an den Ausgängen der Flip-Flops 502 und 504 ausführen. Eine logische XNOR-Funktion erzeugt einen Ausgang mit einem logischen High-Wert, wenn die Eingangssignale den gleichen Zustand aufweisen, und mit einem logischen Low-Wert, wenn die Eingangssignale unterschiedliche Zustände aufweisen. Der Ausgang pfdo_XNOR des XNOR-Gatters 510 kann ein Fehlerimpuls sein, der für einen Zeitraum wirksam ist, welcher der relativen Phasendifferenz zwischen dem ersten Referenztaktsignal CKL0 und dem zweiten Referenztaktsignal CLK1 entspricht. Wie in 5B dargestellt ist, ist der Ausgang pfdo_XNOR des XNOR-Gatters 510 in einem logischen Low-Zustand wirksam, wenn die Eingangssignale unterschiedliche Zustände aufweisen. Durch die Funktionalität des NAND-Gatters 506 und des Verzögerungselements 508 können die Flip-Flops 502 und 504 zurückgesetzt werden, so dass das XNOR-Gatter 510 den Phasenfehlerimpuls erzeugt, der für einen Typ von Taktflanke, wie z. B. die ansteigende Flanke bei der Ausführungsform von 5A, erzeugt wird.
Der dargestellte Phasenausrichtungsdetektor 420a weist ein programmierbares Verzögerungselement 520 und ein Flip-Flop 522 auf. Das programmierbare Verzögerungselement 520 weist eine einstellbare Verzögerung auf. Das programmierbare Verzögerungselement 520 kann den Ausgang pdfo_OR des ODER-Gatters 512 verzögern und eine verzögerte Version des Ausgangs des ODER-Gatters 512 zu einem Takteingang des Flip-Flops 522 liefern. Bei bestimmten Ausführungsformen kann eine Kette von Flip-Flops, die in Reihe angeordnet sind, die Funktionalität des Flip-Flops 522 implementieren. Dadurch können mögliche Metastabilitätsprobleme bei einigen Anwendungen gelöst werden. Das dargestellte Flip-Flop 522 ist ein D-Flip-Flop, das den Ausgang pfdo_XNOR des XNOR-Gatters 510 an einem D-Ausgang empfängt. Entsprechend kann das Flip-Flop 522 ein Taktauswahlsignal CLK_SEL erzeugen. Das Taktauswahlsignal CLK_SEL kann zu der Auswahlschaltung 115 von 1 und/oder 4 geliefert werden. Eine Referenzumschaltung kann in Reaktion auf das Hin- und Herschalten des Taktauswahlsignals CLK_SEL erfolgen.
Wie in 5B dargestellt ist, wird der Ausgang pfdo_OR des ODER-Gatters 512 um X verzögert, die so gesetzt werden kann, dass sie dem CLK0/CLK1-Flankenschrägen-Schwellwert gleich ist. Die Verzögerung X kann programmierbar sein, wie in 5A dargestellt ist. Unter Verwendung des verzögerten Signals pfdo_OR_del als Takteingang in ein Zustandselement, wie z. B. das Flip-Flop 522 von 5A, kann der Ausgang pfdo_XNOR des XNOR-Gatters 510 unter Verwendung des Zustandselements abgetastet werden. Wenn die CKL0/CLK1-Flankenschräge größer als X ist, liegt die ansteigende Flanke des verzögerten Signals pfdo_OR_del im Low-Zustand des Fehlerimpulses pfdo_XNOR, und die Zustandsmaschine speichert einen logischen 0-Wert. Dadurch wird angezeigt, dass die relative Phasendifferenz zwischen dem ersten Referenztaktsignal CLK0 und dem zweiten Referenztaktsignal CLK1 nicht den Schwellwert der Flankenschräge erfüllt. Andererseits liegt dann, wenn die Flankenschräge des Taktsignals CLK0/CLK1 kleiner ist als X, die ansteigende Flanke des verzögerten Signals pfdo_OR-del außerhalb des Low-Zustands des Fehlerimpulses pfdo_XNOR, und das Zustandselement speichert einen logischen 1-Wert. Dadurch wird angezeigt, dass die relative Phasendifferenz zwischen dem ersten Referenztaktsignal CLK0 und dem zweiten Referenztaktsignal CLK1 den Schwellwert der Flankenschräge erfüllt. Bei der in 5A dargestellten Schaltung ist der logische 1-Wert ein Flag zum Detektieren der relativen Phasenausrichtung.
5C zeigt ein Zeitdiagramm für den Phasenausrichtungsdetektor 420a. Das Taktauswahlsignal CLK_SEL schaltet in Reaktion darauf, dass eine Überlappung zwischen dem verzögerten Signal pfdo_OR_del und dem Ausgang pfdo_XNOR gleichzeitig im High-Zustand ist, hin und her. Insbesondere schaltet das Taktauswahlsignal CLK_SEL hin und her, wenn sich der Ausgang pfdo_XNOR des XNOR-Gatters 510 während einer ansteigenden Flanke des verzögerten Signals pfdo_OR_delay in einem High-Zustand befindet.
6 zeigt eine Ausführungsform eines Phasenfehlerdetektors 410b und eines Phasenausrichtungsdetektors 420a. Der Phasenfehlerdetektor 410 von 4 kann jede Kombination von Merkmalen des Phasenfehlerdetektors 410b von 6 aufweisen. Der dargestellte Phasenausrichtungsdetektor 420b ist ein Impulsbreitenkomparator. Der Phasenausrichtungsdetektor 420a kann die gleichen Funktionalitäten implementieren, wie sie mit Bezug auf 5A bis 5C diskutiert worden sind.
Der Phasenfehlerdetektor 410b von 6 weist eine weitere Schaltungsanordnung im Vergleich zu dem Phasenfehlerdetektor 410a von 5A auf. Die weitere Schaltungsanordnung kann eine Phasenfehler-Abdeckschaltung 601 aufweisen, um zu verhindern, dass sich der Phasenfehler einem vollen Zyklus von 2π Radianten annähert. Der Phasenfehler kann die Zeit zwischen einer ansteigenden Flanke eines nacheilenden Takts relativ zu der ansteigenden Flanke eines voreilenden Takts darstellen. Die Phasenfehler-Abdeckschaltung 601 kann detektieren, wann der Phasenfehler mehr als eine Hälfte eines Zyklus des voreilenden Takts beträgt. In Reaktion auf das Detektieren, dass der Phasenfehler größer ist als eine Hälfte eines Zyklus des voreilenden Takts, kann die Phasenfehler-Abdeckschaltung 601 die Phasenfehlerpolarität dadurch verändern, dass sie dahingehend eine Veränderung vornimmt, welcher Takt der voreilende Takt ist. Dadurch sollte sichergestellt sein, dass der Phasenfehler für den nächsten Taktzyklus kleiner ist als ein halber Taktzyklus. Entsprechend sollte die Phasenfehler-Abdeckschaltung 601 verhindern, dass sich der Phasenfehler einem vollen Zyklus von 2π Radianten annähert.
Die Phasenfehler-Abdeckschaltung 601 kann Inverter 602 und 604 zum Invertieren des ersten bzw. des zweiten Referenztakts CLK0 und CLK1 aufweisen. Ein erster Signalweg, der dem ersten Referenztaktsignal CLK0 zugeordnet ist, wird nachstehend beschrieben. Der erste Signalweg kann den Inverter 602, Flip-Flops 606 und 608, einen Inverter 614 und ein NAND-Gatter 616 aufweisen. Ein zweiter Signalweg, der dem zweiten Referenztaktsignal CLK1 zugeordnet ist, kann im Wesentlichen der gleiche sein wie der erste Signalweg, mit der Ausnahme, dass der zweite Signalweg mit anderen Eingängen und Ausgängen gekoppelt ist. Wie dargestellt, kann der zweite Signalweg den Inverter 604, Flip-Flops 610 und 612, einen Inverter 618 und ein NAND-Gatter 620 aufweisen.
Der invertierte erste Referenztakt kann zu dem Flip-Flop 606 geliefert werden. Somit kann der Ausgang des Flip-Flops 502 in Reaktion auf eine abfallende Flanke des ersten Referenztaktsignals CLK0 unter Verwendung des Flip-Flops 606 abgetastet werden. Das Flip-Flop 608 kann den vorhergehenden Zustand des Flip-Flops 606 unter Verwendung des invertierten ersten Referenztakts abtasten. Die Flip-Flops 606 und 608 können ein aktives Low-Aktivierungssignal Enable an Rücksetzeingängen empfangen. Der Ausgang des Flip-Flops 608 kann wie dargestellt unter Verwendung des Inverters 614 invertiert werden. Alternativ kann das Flip-Flop 608 einen aktiven Low-Ausgang liefern. Das NAND-Gatter 616 kann eine NAND-Funktion an dem abgetasteten Wert Det0 aus dem Flip-Flop 606 und einer invertierten Version des Werts, der von dem Flip-Flop 608 abgetastet worden ist (zum Beispiel wie von dem Ausgang des dargestellten Inverters 614 geliefert), durchführen. Der Ausgang des NAND-Gatters 616 sollte in Reaktion darauf, dass der Phasenfehler kleiner ist als der halbe Taktzyklus des ersten Referenztakts, ein logischer High-Wert sein. Der Ausgang des NAND-Gatters 616 sollte in Reaktion darauf, dass der Phasenfehler größer ist der halbe Taktzyklus des ersten Referenztakts ist, ein logischer Low-Wert sein. Der Ausgang des NAND-Gatters 616 kann zum Beispiel von dem Flip-Flop 502 abgetastet werden, und zwar dadurch, dass er zu dem D-Eingang geliefert wird, wenn das Flip-Flop 502 wie dargestellt ein D-Flip-Flop ist.
Wenn der abgetastete Wert Det0 einen logischen Low-Wert aufweist, ist der Phasenfehler kleiner als der erste halbe Zyklus des ersten Referenztakts, der bei diesem Beispiel der voreilende Takt ist. Der abgetastete Wert Det0 mit einem logischen Low-Wert kann einen Eingang mit einem logischen High-Zustand über das NAND-Gatter 616 zu dem Flip-Flop 502 liefern. In diesem Fall kann die Phasenfehlerdetektion des Phasenfehlerdetektors 410b wie der Phasenfehlerdetektor 410a von 5A funktionieren.
Andererseits kann dann, wenn der abgetastete Wert Det0 einen logischen High-Wert aufweist, der Phasenfehler größer sein als der erste halbe Zyklus des ersten Referenztakts. Die invertierte Version des vorhergehenden Zustands des Flip-Flops 606 zusammen mit dem abgetasteten Wert Det0 können gemeinsam den Eingang in das Flip-Flop 502 für einen Zyklus auf einen logischen Low-Pegel setzen. Zum Beispiel kann das NAND-Gatter 616 für einen Zyklus einen logischen Low-Pegel zu dem D-Eingang des dargestellten Flip-Flops 502 liefern. Entsprechend kann das zweite Referenztaktsignal CLK1 zu dem voreilenden Takt zum Bestimmen des Phasenfehlers in dem Phasenfehlerdetektor 410b werden.
Die in 6 dargestellten Flip-Flops 606 und 610 können bei bestimmten Implementierungen jeweils als Serienkette von Flip-Flops (z. B. eine Serienkette von 3 Flip-Flops) implementiert werden. In einigen Fällen kann die Serienkette von Flip-Flops mögliche Metastabilitätsprobleme lösen. Gleichermaßen kann das Flip-Flop 522 des Phasenausrichtungsdetektors 420a ebenfalls von einer Serienkette von Flip-Flops implementiert werden. Wie zuvor erwähnt worden ist, kann der zweite Signalweg mit dem Inverter 604, dem Flip-Flop 610 und dergleichen auf im Wesentlichen die gleiche Weise funktionieren wie der erste Signalweg.
Bei den oben beschriebenen Ausführungsformen sind die Einrichtungen, Systeme und Verfahren für eine Referenzumschaltung in Verbindung mit besonderen Ausführungsformen beschrieben worden. Es versteht sich jedoch, dass die Prinzipien und Vorteile der Ausführungsformen bei anderen Systemen, Einrichtungen und Verfahren angewendet werden können, bei denen eine sanfte Referenzumschaltung erforderlich ist. Obwohl bestimmte Ausführungsformen mit Bezug auf einen lokalen Kristalloszillator beschrieben worden sind, versteht sich, dass die hier beschriebenen Prinzipien und Vorteile auf Signale angewendet werden können, die von anderen Oszillatoren erzeugt werden. Obwohl die offenbarten Ausführungsformen mit Bezug auf zwei redundante Takte beschrieben worden sein können, können die hier diskutierten Prinzipien und Vorteile auf Systeme mit drei oder mehr redundanten Takten angewendet werden. Ferner sind zwar einige logische Schaltungen zu veranschaulichenden Zwecken vorgesehen, andere logisch äquivalente Schaltungen können jedoch alternativ implementiert werden, um die hier beschriebene Funktionalität zu erzielen.
Die hier beschriebenen Prinzipien und Vorteile können in verschiedenen Einrichtungen implementiert sein. Beispiele für solche Einrichtungen können umfassen, sind jedoch nicht beschränkt auf Verbraucherelektronikprodukte, Teile der Verbraucherelektronikprodukte, elektronische Prüfausrüstung etc. Beispiele für Teile von Verbraucherelektronikprodukten können Taktungsschaltungen, Analog-Digital-Umwandler, Verstärker, Gleichrichter, programmierbare Filter, Dämpfer, Schaltungen mit veränderbarer Frequenz etc. umfassen. Beispiele für die elektronischen Vorrichtungen können ferner Speicherchips, Speichermodule, Schaltungen von optischen Netzen oder anderen Kommunikationsnetzen und Diskettenlaufwerksschaltungen umfassen. Verbraucherelektronikprodukte können umfassen, sind jedoch nicht beschränkt auf drahtlose Vorrichtungen, ein Mobiltelefon (zum Beispiel ein Smartphone), Mobiltelefon-Basisstationen, ein Telefon, einen Fernseher, einen Computermonitor, einen Computer, einen Handheld-Computer, einen Tablet-Computer, einen Laptop-Computer, einen persönlichen digitalen Assistenten (PDA), eine Mikrowelle, einen Kühlschrank, ein Stereosystem, einen Kassettenrekorder oder -player, einen DVD-Player, einen CD-Player, einen digitalen Videorekorder (DVR), einen VCR, einen MP3-Player, ein Radio, einen Camcorder, eine Kamera, eine Digitalkamera, einen tragbaren Speicherchip, eine Waschmaschine, einen Trockner, einen Waschtrockner, einen Kopierer, eine Telefaxmaschine, einen Scanner, eine Multifunktions-Peripherievorrichtung, eine Armbanduhr, eine Großuhr etc. Ferner können die Einrichtungen unfertige Produkte umfassen.
Sofern im Zusammenhang nicht eindeutig etwas anderes gefordert ist, werden in der Beschreibung und den Patentansprüchen die Ausdrücke ”umfassen”, ”umfassend”, ”aufweisen”, ”aufweisend” und dergleichen durchgehend in einem einschließenden Sinn anstelle eines ausschließenden oder allumfassenden Sinns ausgelegt; das heißt, im Sinn von ”einschließlich, jedoch nicht beschränkt auf”. Die Ausdrücke ”gekoppelt” oder ”verbunden”, wie sie hier generell verwendet werden, beziehen sich auf zwei oder mehr Elemente, die entweder direkt verbunden oder mittels eines oder mehrerer Zwischenelemente verbunden sein können. Des Weiteren beziehen sich die Ausdrücke ”hier”, ”oben”, ”unten” und Ausdrücke mit einer im Wesentlichen gleichen Bedeutung, wenn sie in dieser Anmeldung verwendet werden, auf diese Anmeldung als Ganzes und nicht auf bestimmte Teile dieser Anmeldung. Wo es der Zusammenhang zulässt, können Ausdrücke, die in der Detaillierten Beschreibung im Singular oder Plural verwendet werden, auch den Plural bzw. den Singular umfassen. Der Ausdruck ”oder” in Bezug auf eine Auflistung von zwei oder mehr Teilen deckt sämtliche der nachfolgenden Auslegungen des Ausdrucks ab: jedes der Teile in der Auflistung, sämtliche der Teile der Auflistung und jede Kombination aus den Teilen in der Auflistung. Sämtliche hier aufgeführten Zahlenwerte umfassen im Wesentlichen gleiche Werte innerhalb eines Messfehlers.
Ferner vermitteln hier verwendete Konditionalausdrücke, wie z. B. unter anderem ”kann”, ”könnte”, ”dürfte”, ”darf”, ”z. B.”, ”zum Beispiel”, ”wie z. B.” und dergleichen, sofern nicht spezifisch etwas anderes angegeben ist oder in dem verwendeten Kontext anders verstanden werden kann, generell, dass bestimmte Ausführungsformen bestimmte Merkmale, Elemente und/oder Zustände aufweisen, während andere Ausführungsformen diese nicht aufweisen.
Die Lehren der vorliegenden Erfindung sind auf andere Systeme und nicht zwangsläufig nur auf die oben beschriebenen Systeme anwendbar. Die Elemente und Vorgänge der verschiedenen oben beschriebenen Ausführungsformen können kombiniert werden, um weitere Ausführungsformen zu bilden. Die Vorgänge der hier diskutierten Verfahren können in jeder zweckdienlichen Reihenfolge durchgeführt werden. Ferner können die Vorgänge der hier diskutierten Verfahren wie erforderlich seriell oder parallel durchgeführt werden.
Obwohl bestimmte Ausführungsformen der Erfindung beschrieben worden sind, sind diese Ausführungsformen nur beispielhaft dargestellt worden und sind nicht dazu vorgesehen, den Umfang der Offenbarung einzuschränken. Tatsächlich können die hier beschriebenen neuartigen Verfahren und Systeme in einer Vielzahl von anderen Formen ausgeführt sein. Ferner können verschiedene Weglassungen, Ersetzungen und Veränderungen an der Form der hier beschriebenen Verfahren und Systeme durchgeführt werden. Die beiliegenden Patentansprüche und deren Äquivalente sind dazu vorgesehen, solche Formen oder Modifikationen abzudecken, die in den Umfang der Offenbarung fallen. Entsprechend ist der Umfang der vorliegenden Erfindung durch die Patentansprüche definiert.

Claims

Einrichtung, die umfasst: einen Phasenfehlerdetektor (410), der so ausgelegt ist, dass er eine Anzeige einer relativen Phasendifferenz zwischen einem ersten Referenztaktsignal und einem zweiten Referenztaktsignal erzeugt; einen Phasenausrichtungsdetektor (420), der so ausgelegt ist, dass er die Anzeige der relativen Phasendifferenz empfängt und bestimmt, wann die relative Phasendifferenz einen vorgegebenen Schwellwert erfüllt; und eine Auswahlschaltung (115), die so ausgelegt ist, dass sie in Reaktion darauf, dass der Phasenausrichtungsdetektor (420) bestimmt, dass die relative Phasendifferenz den vorgegebenen Schwellwert erfüllt, vom Liefern des ersten Referenztakts als Taktsystem-Referenzsignal zum Liefern des zweiten Referenztakts als Taktsystem-Referenzsignal übergeht.
Einrichtung nach Anspruch 1, die ferner umfasst: einen ersten Kristalloszillator (102), wobei das erste Referenztaktsignal unter Verwendung des ersten Kristalloszillators erzeugt wird; und einen zweiten Kristalloszillator (104), wobei das zweite Referenztaktsignal unter Verwendung des zweiten Kristalloszillators erzeugt wird.
Einrichtung nach Anspruch 2, die ferner umfasst: eine integrierte Schaltung, die den Phasenfehlerdetektor (410), den Phasenausrichtungsdetektor (420) und die Auswahlschaltung umfasst, wobei die integrierte Schaltung ferner einen ersten Kontakt, der so ausgelegt ist, dass er das erste Referenztaktsignal empfängt, und einen zweiten Kontakt umfasst, der so ausgelegt ist, dass er das zweite Referenztaktsignal empfängt; und wobei ein erster Kristall des ersten Kristalloszillators (102) und ein zweiter Kristall des zweiten Kristalloszillators (104) außerhalb der integrierten Schaltung liegen.
Einrichtung nach einem der vorhergehenden Ansprüche, wobei das erste Referenztaktsignal eine erste Frequenz aufweist, die sich von einer zweiten Frequenz des zweiten Referenztaktsignals unterscheidet, und wobei das erste Referenztaktsignal und das zweite Referenztaktsignal asynchron zueinander sind.
Einrichtung nach einem der vorhergehenden Ansprüche, wobei die Anzeige der relativen Phasendifferenz für einen Zeitraum proportional zur relativen Phasendifferenz wirksam ist.
Einrichtung nach einem der vorhergehenden Ansprüche, wobei die Auswahlschaltung (115) einen Multiplexer umfasst, der so ausgelegt ist, dass er das Taktsystem-Referenzsignal liefert.
Einrichtung nach einem der vorhergehenden Ansprüche, die ferner einen Phasenregelkreis umfasst, wobei der Phasenregelkreis so ausgelegt ist, dass er das System-Referenztaktsignal aus der Auswahlschaltung empfängt.
Einrichtung nach einem der vorhergehenden Ansprüche, wobei der Phasenfehlerdetektor (410) und der Phasenausrichtungsdetektor (420) von digitalen Schaltungen implementiert sind.
Einrichtung nach einem der vorhergehenden Ansprüche, wobei der Phasenfehlerdetektor (410) so ausgelegt ist, dass er die Anzeige der relativen Phasendifferenz in Reaktion entweder auf ansteigende Flanken oder abfallende Flanken erzeugt.
Einrichtung nach einem der Ansprüche 1 bis 8, wobei der Phasenfehlerdetektor (410) so ausgelegt ist, dass er die Anzeige der relativen Phasendifferenz in Reaktion sowohl auf ansteigende Flanken als auch abfallende Flanken erzeugt.
Einrichtung nach einem der vorhergehenden Ansprüche, wobei der Phasenausrichtungsdetektor (420) ein Verzögerungselement umfasst, wobei das Verzögerungselement so ausgelegt ist, dass es den vorgegebenen Schwellwert setzt.
Einrichtung nach Anspruch 11, wobei das Verzögerungselement eine einstellbare Verzögerung aufweist und wobei durch Einstellen der einstellbaren Verzögerung der vorgegebene Schwellwert verändert wird.
Einrichtung nach Anspruch 11 oder 12, wobei der Phasenausrichtungsdetektor (420) ein Flip-Flop umfasst, das so ausgelegt ist, dass es einen Zustand der Anzeige der relativen Phasendifferenz in Reaktion auf einen Ausgang des Verzögerungselements erfasst.
Einrichtung nach einem der vorhergehenden Ansprüche, wobei der Phasenfehlerdetektor (410) und der Phasenausrichtungsdetektor (420) in einer Umschaltsteuerschaltung (110) angeordnet sind, die so ausgelegt ist, dass sie in Reaktion auf das Detektieren, dass eine relative Phasendifferenz zwischen einem ersten Referenztakt und einem zweiten Referenztakt einen vorgegebenen Schwellwert erfüllt, ein Taktauswahlsignal (CLK_SEL) hin- und herschaltet, wobei das erste Referenztaktsignal und das zweite Referenztaktsignal asynchron zueinander sind; und die Auswahlschaltung (115) mit der Umschaltsteuerschaltung (110) in Kommunikation steht, wobei die Auswahlschaltung so ausgelegt ist, dass sie in Reaktion darauf, dass die Umschaltsteuerschaltung (110) das Taktauswahlsignal (CLK_SEL) hin- und herschaltet, vom Liefern des ersten Referenztaktsignals als Taktsystem-Referenzsignal zum Liefern des zweiten Referenztaktsignals als Taktsystem-Referenzsignal übergeht.
Einrichtung nach Anspruch 14, wobei die Umschaltsteuerschaltung (110) in Reaktion auf eine Anzeige, dass das erste Referenztaktsignal außerhalb eines spezifizierten Fehlerbereichs liegt, aktiviert wird.
Einrichtung nach Anspruch 14 oder 15, wobei die Umschaltsteuerschaltung (110) so ausgelegt ist, dass sie einen Phasenfehlerimpuls erzeugt, der für einen Zeitraum proportional zur relativen Phasendifferenz wirksam ist, und in Reaktion darauf, dass der Zeitraum den vorgegebenen Schwellwert erfüllt, das Taktauswahlsignal (CLK_SEL) hin- und herschaltet.
Elektronisch implementiertes Verfahren zum Umschalten von redundanten Takten, wobei das Verfahren umfasst: gleichzeitiges Empfangen von zwei redundanten Taktsignalen mit unterschiedlichen Frequenzen; Bestimmen, wann eine relative Phasendifferenz zwischen den zwei redundanten Takten einen vorgegebenen Schwellwert erfüllt; und in Reaktion auf das Bestimmen Umschalten vom Verwenden eines der zwei redundanten Taktsignale als Taktsystem-Referenzsignal auf das Verwenden des anderen der zwei redundanten Taktsignale als Taktsystem-Referenzsignal.
Verfahren nach Anspruch 17, das ferner das Aktivieren eines der zwei redundanten Taktsignale in Reaktion auf eine Anzeige, dass das andere der zwei redundanten Taktsignale außerhalb eines spezifizierten Fehlerbereichs liegt, umfasst.
Verfahren nach Anspruch 17 oder 18, das ferner das Erzeugen jedes der zwei redundanten Takte unter Verwendung von unterschiedlichen Kristalloszillatoren umfasst.
Verfahren nach einem der Ansprüche 17 bis 19, das ferner das Einstellen des vorgegebenen Schwellwerts umfasst.