DE102014115202A1 - Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte - Google Patents

Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte Download PDF

Info

Publication number
DE102014115202A1
DE102014115202A1 DE102014115202.6A DE102014115202A DE102014115202A1 DE 102014115202 A1 DE102014115202 A1 DE 102014115202A1 DE 102014115202 A DE102014115202 A DE 102014115202A DE 102014115202 A1 DE102014115202 A1 DE 102014115202A1
Authority
DE
Germany
Prior art keywords
substrate
solder
mounting portion
substrate mounting
carrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014115202.6A
Other languages
English (en)
Other versions
DE102014115202B4 (de
Inventor
Patrick Jones
Michael Sielaff
Sven Schennetten
Andre Uhlemann
Stefan Edenharter
Marco Sobkowiak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014115202.6A priority Critical patent/DE102014115202B4/de
Publication of DE102014115202A1 publication Critical patent/DE102014115202A1/de
Application granted granted Critical
Publication of DE102014115202B4 publication Critical patent/DE102014115202B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Aspekt der Erfindung betrifft ein Verfahren zum Verlöten mindestens eines Substrats (2) mit einer Trägerplatte (3). Hierzu werden eine Trägerplatte (3) bereitgestellt, ein erstes Substrat (2), das eine Unterseite (2b) aufweist, sowie ein erstes Lot (42). Die Trägerplatte (3) weist eine Unterseite (3b) auf, sowie eine der Unterseite (3b) entgegengesetzte Oberseite (3t), die in einer vertikalen Richtung (v) von der Unterseite (3b) beabstandet ist und die einen ersten Substratmontageabschnitt (30) aufweist. Außerdem ist an der Oberseite (3t) der Trägerplatte (3) eine erste Lötstoppbarriere (31) ausgebildet, die sich in der vertikalen Richtung (v) über die Ebene des ersten Substratmontageabschnitts (30) hinaus erstreckt. Das erste Substrat (2) wird derart auf den ersten Substratmontageabschnitt (30) aufgelegt, dass die Unterseite (2b) des ersten Substrats (2) dem ersten Substratmontageabschnitt (30) zugewandt ist und das erste Lot (42) zwischen dem ersten Substratmontageabschnitt (30) und dem ersten Substrat (2) angeordnet ist. Danach wird das erste Lot (42) aufgeschmolzen und nachfolgend abgekühlt, bis es erstarrt und das erste Substrat (2) an dessen unterer Metallisierungsschicht (22) stoffschlüssig mit der Trägerplatte (3) verbindet.

Description

  • Die Erfindung betrifft die Herstellung einer Lötverbindung zwischen mindestens einem Substrat und einer Trägerplatte. Derartige Verbindungen werden beispielsweise bei Elektronikmodulen eingesetzt, bei denen die Trägerplatte eine Bodenplatte des Moduls bildet.
  • Üblicherweise werden Substrate mit der Trägerplatte verlötet. Dabei müssen sich die Substrate nach dem Lötvorgang einerseits hinreichend genau an einem vorgegebenen Zielbereich der Trägerplatte befinden, andererseits ist es für die Qualität der Lötverbindung vorteilhaft, wenn das Substrat beim Löten auf dem flüssigen Lot schwimmt. Letzteres kann allerdings dazu führen, dass das Substrat so weit verschwimmt, dass er sich außerhalb des Zielbereichs befindet. Dies kann beispielsweise auftreten, wenn die Trägerplatte auf der Seite, mit der das Substrat verlötet werden soll, eine Unebenheit aufweist, aufgrund der das Lot, wenn es während des Lötprozesses aufschmilzt, seitlich wegläuft. Bei Elektronikmodulen können die Toleranzen, die sich aus einem Verschwimmen des Substrats ergeben, beim Design der mit dem Substrat zu verbindenden elektrischen Anschlüsse berücksichtigt werden, allerdings dürfen die Substrate gleichwohl nicht beliebig stark verschwimmen.
  • Wenn zwei oder mehr Substrate nebeneinander auf dieselbe Trägerplatte gelötet werden, kann es außerdem vorkommen, dass sich Lote, mit denen die einzelnen Substrate jeweils mit der Trägerplatte verlötet werden, während des Lötprozesses verbinden, was zu einer ungleichmäßigen Lotverteilung führen kann, da sich hierdurch unterschiedlich dicke Lotschichten zwischen der Trägerplatte und den einzelnen Substraten ergeben können, was zu einer inhomogenen thermischen Anbindung der Substrate an die Trägerplatte führen kann.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Verlöten eines oder mehrerer Substrate mit einer Trägerplatte bereitzustellen, mit dem sich die Substrate jeweils innerhalb eines vorgegebenen Zielbereichs zuverlässig mit einer Trägerplatte verbinden lassen, und/oder mit dem sich ein oder mehrere Substrate mit Lotschichten definierter Dicke mit der Trägerplatte verbinden lassen.
  • Diese Aufgabe wird durch ein Verfahren zum Verbinden eines mindestens eines Substrats mit einer Trägerplatte gemäß Patentanspruch 1 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Gemäß einem Aspekt der Erfindung werden zum Verlöten mindestens eines Substrats mit einer Trägerplatte eine Trägerplatte bereitgestellt, ein erstes Substrat das eine Unterseite aufweist, sowie ein erstes Lot. Die Trägerplatte weist eine Unterseite auf, sowie eine der Unterseite entgegengesetzte Oberseite, die in einer vertikalen Richtung von der Unterseite beabstandet ist und die einen ersten Substratmontageabschnitt aufweist. Außerdem ist an der Oberseite der Trägerplatte eine erste Lötstoppbarriere ausgebildet, die sich in der vertikalen Richtung über die Ebene des ersten Substratmontageabschnitts hinaus erstreckt. Das erste Substrat wird derart auf den ersten Substratmontageabschnitt aufgelegt, dass die Unterseite des ersten Substrats dem ersten Substratmontageabschnitt zugewandt ist und das erste Lot zwischen dem ersten Substratmontageabschnitt und dem ersten Substrat angeordnet ist. Danach wird das erste Lot aufgeschmolzen und nachfolgend abgekühlt, bis es erstarrt und das erste Substrat an dessen unterer Metallisierungsschicht stoffschlüssig mit der Trägerplatte verbindet.
  • Dieser sowie weitere Aspekte der Erfindung werden nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren erläutert. Es zeigen:
  • 1–5 verschiedene Schritte eines Verfahrens zum Verlöten eines Substrats mit einer Trägerplatte.
  • 6 eine Draufsicht auf eine Trägerplatte, die eine Lötstoppbarriere aufweist, welche als geschlossener Ring ausgebildet ist.
  • 7 eine Draufsicht auf eine Trägerplatte, die eine Lötstoppbarriere aufweist, welche als segmentierter Ring ausgebildet ist.
  • 8 einen Querschnitt durch die Trägerplatte gemäß 7.
  • 9 die mit einem Substrat bestückte Trägerplatte gemäß 7.
  • 10 eine Draufsicht auf eine Trägerplatte, die drei Lötstoppbarrieren aufweist, welche jeweils als geschlossener Ring ausgebildet sind.
  • 11 eine Draufsicht auf eine Trägerplatte, die drei Lötstoppbarrieren aufweist, welche jeweils als segmentierter Ring ausgebildet sind.
  • 12 die Trägerplatte gemäß 10 mit drei aufgelöteten Substraten.
  • 13 die Trägerplatte gemäß 11 mit drei aufgelöteten Substraten.
  • Die Darstellung in den Figuren ist nicht maßstäblich. Sofern nicht anders angegeben, bezeichnen in den Figuren gleiche Bezugszeichen gleiche oder gleichwirkende Elemente.
  • 1 zeigt einen Querschnitt durch eine Trägerplatte 3 und ein Substrat 2, das mittels eines Lotes 42 auf die Trägerplatte 3 gelötet werden soll.
  • Das Substrat 2 weist eine Oberseite 2t auf, sowie eine der Oberseite entgegengesetzte Unterseite 2b. Die Oberseite 2t des bereitgestellten aber noch nicht mit der Trägerplatte 3 verlöteten Substrats 2 kann optional mit einem oder mehreren Halbleiterchips 1 vorbestückt sein.
  • Das Substrat 2 weist einen dielektrischen Isolationsträger 20 auf, sowie eine obere Metallisierungsschicht 21 und eine optionale untere Metallisierungsschicht 22, die auf einander entgegengesetzten Seiten des Isolationsträgers 20 angeordnet und flächig mit diesem verbunden sind. Die obere Metallisierungsschicht 21 kann bei Bedarf strukturiert sein, so dass sie Leiterbahnen aufweist, die beispielsweise zur elektrischen Verschaltung und/oder zur Chipmontage genutzt werden können. Der dielektrische Isolationsträger 20 kann dazu verwendet werden, die obere Metallisierungsschicht 21 und die untere Metallisierungsschicht 22 elektrisch voneinander zu isolieren.
  • Bei dem Substrat 2 kann es sich beispielsweise um ein Keramiksubstrat handeln, bei dem der Isolationsträger 20 als dünne Schicht ausgebildet ist, die Keramik aufweist oder aus Keramik besteht. Als Materialien für die obere Metallisierungsschicht 21 und, soweit vorhanden, die untere Metallisierungsschicht eignen sich elektrisch gut leitende Metalle wie beispielsweise Kupfer oder Kupferlegierungen, Aluminium oder Aluminiumlegierungen, aber auch beliebige andere Metalle oder Legierungen. Sofern der Isolationsträger 20 Keramik aufweist oder aus Keramik besteht, kann es sich bei der Keramik beispielsweise um Aluminiumoxid (Al2O3) oder Aluminiumnitrid (AlN) oder Zirkoniumoxid (ZrO2) handeln, oder um eine Mischkeramik, die neben zumindest einer der genannten Keramikmaterialien noch wenigstens ein weiteres, von diesem verschiedenes Keramikmaterial aufweist. Zum Beispiel kann ein Substrat 2 als DCB-Substrat (DCB = Direct Copper Bonding), als DAB-Substrat (DAB = Direct Aluminum Bonding), als AMB-Substrat (AMB = Active Metal Brazing) oder als IMS-Substrat (IMS = Insulated Metal Substrate) ausgebildet sein. Die obere Metallisierungsschicht 21 und die untere Metallisierungsschicht 22 können, unabhängig voneinander, jeweils eine Dicke im Bereich von 0,05 mm bis 2,5 mm aufweisen. Die Dicke des Isolationsträgers 20 kann z. B. im Bereich von 0,1 mm bis 2 mm liegen. Größere oder kleinere als die angegebenen Dicken sind jedoch ebenfalls möglich. Die Dicken sind dabei jeweils in einer Richtung senkrecht zur Unterseite 2b des Substrats 2 zu ermitteln.
  • Die Trägerplatte 3 weist eine Unterseite 3b auf, sowie eine der Unterseite 3b entgegengesetzte Oberseite 3t, die in einer vertikalen Richtung v von der Unterseite 3b beabstandet ist. Die vertikale Richtung v kann beispielsweise senkrecht zur Unterseite 3b verlaufen. Ein im Wesentlichen ebener Abschnitt 30 der Oberseite 3t bildet einen Substratmontageabschnitt 30, an dem das Substrat 2 an die Trägerplatte 3 gelötet wird.
  • Weiterhin ist an der Oberseite 3t der Trägerplatte 3 eine Lötstoppbarriere 31 ausgebildet, die sich in der vertikalen Richtung v über die Ebene des Substratmontageabschnitts 30 hinaus erstreckt.
  • Die Trägerplatte 3 kann zum Beispiel als metallische Platte ausgebildet sein. Sie kann vollständig oder zu wenigstens 90% aus Kupfer, Aluminium oder einer Kupfer-Aluminium-Legierung bestehen, oder aus einem Metall-Matrix-Kompositmaterial (MMC = Metal Matrix Composite), aber auch aus anderen thermisch gut leitenden Materialien. Optional kann sie zumindest an ihrer Oberseite 3t noch eine dünne Beschichtung, beispielsweise eine galvanisch aufgebrachte Nickelschicht, aufweisen, um die Lötbarkeit zu verbessern.
  • Soweit ein Substrat 2 mit einem oder mehreren optionalen Halbleiterchips 1 bestückt ist, kann es mit diesen Halbleiterchips 1 vorbestückt werden. Hierzu werden die Halbleiterchips 1 jeweils mittels einer Verbindungsschicht 41, beispielsweise einer Lotschicht, einer Schicht mit einem gesinterten Metallpulver oder einer elektrisch leitenden oder elektrisch isolierenden Klebstoffschicht stoffschlüssig mit der oberen Metallisierungsschicht 21 verbunden. Danach wird das auf diese Weise mit einem oder mehreren Halbleiterchips 1 vorbestückte Substrat 2 mit der Trägerplatte 3 verlötet werden. Ein jeder derartige Halbleiterchip 1 kann ein beliebiges elektronisches Bauelement enthalten, zum Beispiel einen MOSFET (Metal Oxide Semiconductor Field Effect Transistor), einen IGBT (Insulated Gate Bipolar Transistor), einen Thyristor, einen JFET (Junction Field Effect Transistor), einen HEMT (High Electron Mobility Transistor), eine Diode, etc., alternativ oder zusätzlich auch ein oder mehrere beliebige andere aktive oder passive elektronische Bauelemente.
  • Die Oberseite 2t des Substrats 2 stellt dessen Bestückungsseite dar und ist durch die der Trägerplatte 3 abgewandte Seite des Substrats 2 gegeben, während die der Trägerplatte 3 zugewandte Seite des Substrats 2 dessen Unterseite 2b bildet. Die Unterseite 2b des Substrats 2 dient dazu, dieses stoffschlüssig mit der Trägerplatte 3 zu verbinden.
  • Wie weiterhin in 2 dargestellt ist, wird dann das Lot 42 zwischen dem Substrat 2 und der Trägerplatte 3 positioniert. Beispielsweise kann das Lot 42 als Paste auf den Substratmontageabschnitt 30 aufgetragen oder als vorgeformtes, festes Lotplättchen auf den Substratmontageabschnitt 30 aufgelegt werden.
  • 3 zeigt das mittelbar über das Lot 42 auf den Chipmontageabschnitt 30 aufgelegte, vorbestückte Substrat 2. In diesem Zustand kontaktiert das Lot 42 sowohl die Oberseite 3t der Trägerplatte 3 als auch die Unterseite 2b des Substrats 2.
  • Das Lot 42 wird dann, wie in 4 dargestellt ist, aufgeschmolzen und verläuft dabei seitlich bis zur Lötstoppbarriere 31, von der es gestoppt wird. Sofern die Menge des Lotes 42 so gewählt ist, dass nach dessen Aufschmelzen der Abstand zwischen der Unterseite 2b des Substrats 2 und dem Substratmontageabschnitt 30 geringer ist als eine maximale Höhe h31, mit der sich die Lötstoppbarriere 31 in der vertikalen Richtung v über die Ebene des Chipmontageabschnitts 30 hinaus erstreckt, verhindert die Lötstoppbarriere 31 auch ein zu weites Verschwimmen des Substrats 2 auf dem flüssigen Lot 42, da sie einen Anschlag für das Substrat 2 bildet. Die maximale Höhe h31 kann zum Beispiel wenigstens 50 µm betragen, und/oder höchstens 1 mm oder 0,5 mm. Um Platz auf der Trägerplatte 3 einzusparen, kann eine Lötstoppbarriere 31 optional eine sehr geringe minimale Breite b bei halber maximaler Höhe h31 aufweisen. Die minimale Breite b bei halber maximaler Höhe h31 kann beispielsweise kleiner oder gleich 0,5 mm sein.
  • Nach dem Aufschmelzen wird das Lot 42 wieder bis zur Erstarrung abgekühlt und grenzt danach sowohl an die Oberseite 3t der Trägerplatte 3 als auch an die Unterseite 2b des Substrats 2 an und verbindet diese fest und stoffschlüssig miteinander. 5 zeigt den fertig gelöteten Verbund mit der Trägerplatte 3 und dem aufgelöteten Substrat 2.
  • 6 zeigt eine Draufsicht auf der in 1 dargestellten, noch nicht mit dem Substrat 2 bestückten Trägerplatte 3. In dieser Ansicht ist zu erkennen, dass eine Lötstoppbarriere 31 als geschlossener Ring ausgebildet sein kann, der den Chipmontageabschnitt 30 umgibt.
  • Gemäß einer alternativen, in 7 gezeigten Ausgestaltung kann eine Lötstoppbarriere 31 aber auch als segmentierter Ring ausgebildet sein, der den Chipmontageabschnitt 30 umgibt. 8 zeigt einen Querschnitt durch die Trägerplatte 3 gemäß 7, und 9 eine Draufsicht auf die Trägerplatte 3 gemäß den 7 und 8 nach dem Auflöten eines Substrats 2 auf den Substratmontageabschnitt 30.
  • Auch die Wirkungsweise einer segmentierten Lötstoppbarriere 31 basiert darauf, dass sie bei aufgeschmolzenem Lot 42 wie bereits erläutert einen seitlichen Anschlag für das Substrat 2, so dass dieses nicht allzu weit seitlich verschwimmen kann. Sofern nicht eine zu große Menge an Lot 42 verwendet wird, wird das flüssige Lot 42 aufgrund seiner Oberflächenspannung – abgesehen von nicht signifikanten Randeffekten – zwischen dem Substrat 2 und dem Chipmontageabschnitt 30 gehalten. Damit verhindert die segmentierte Lötstoppbarriere 31 nicht nur ein zu starkes seitliches Verschwimmen des Substrates 2, sondern indirekt auch ein zu starkes Auseinanderlaufen des Lotes 42.
  • Auf die vorangehend erläuterte Weise kann selbstverständlich nicht nur ein Substrat 2 auf eine Trägerplatte 3 gelötet werden, sondern es können auch zwei oder mehr Substrate 2 auf dieselbe Trägerplatte 3 gelötet werden. Hierbei wird zum Auflöten einen jeden Substrats 2 ein eigenes Lot 42 verwendet. Die zum Auflöten der einzelnen Substrate 2 jeweils eingesetzten Lötstoppbarrieren 31 verhindern, dass die Lote 42 dabei ineinander fließen.
  • Die 10 und 11 zeigen jeweils eine Trägerplatte 3 mit beispielshaft drei Substratmontageabschnitten 30, die jeweils als Abschnitte der Oberseite 3t der Trägerplatte 3 ausgebildet und von einer eigenen Lötstoppbarriere 31 umgeben sind. Bei der Trägerplatte 3 gemäß 10 sind die Lötstoppbarrieren 31 als geschlossene Ringe ausgebildet, bei der Trägerplatte 3 gemäß 11 hingegen als segmentierte Ringe.
  • 12 zeigt die Trägerplatte 3 gemäß 10, nachdem auf jeden der Substratmontageabschnitte 30 ein mit einem Halbleiterchip 1 bestücktes Substrat 2 gelötet wurde. Entsprechend zeigt 13 die Trägerplatte 3 gemäß 11, nachdem auf jeden der Substratmontageabschnitte 30 ein mit einem Halbleiterchip 1 bestücktes Substrat 2 gelötet wurde. Wie sowohl anhand von 12 als auch anhand von 13 zu erkennen ist, kann zwischen zwei benachbarten Substratmontageabschnitten 30 bzw. zwischen zwei benachbarten Substraten 2 sowohl ein Abschnitt der Lötstoppbarriere 31 des einen als auch ein Abschnitt der Lötstoppbarriere 31 des anderen der benachbarten Substratmontageabschnitte 30 bzw. Substrate 2 angeordnet sein.

Claims (12)

  1. Verfahren zum Verlöten mindestens eines Substrats (2) mit einer Trägerplatte (3) mit den Schritten: Bereitstellen einer Trägerplatte (3), die – eine Unterseite (3b) aufweist, sowie eine der Unterseite (3b) entgegengesetzte Oberseite (3t), die in einer vertikalen Richtung (v) von der Unterseite (3b) beabstandet ist und die einen ersten Substratmontageabschnitt (30) aufweist; – eine erste Lötstoppbarriere (31), die an der Oberseite (3t) der Trägerplatte (3) ausgebildet ist und die sich in der vertikalen Richtung (v) über die Ebene des ersten Substratmontageabschnitts (30) hinaus erstreckt; Bereitstellen eines ersten Substrats (2), das eine Unterseite (2b) aufweist; Bereitstellen eines ersten Lotes (42); Auflegen des ersten Substrats (2) auf den ersten Substratmontageabschnitt (30) derart, dass die Unterseite (2b) des ersten Substrats (2) dem ersten Substratmontageabschnitt (30) zugewandt ist und das erste Lot (42) zwischen dem ersten Substratmontageabschnitt (30) und dem ersten Substrat (2) angeordnet ist; und nachfolgend Aufschmelzen des ersten Lotes (42) und nachfolgendes Abkühlen des aufgeschmolzenen ersten Lotes (42), bis dieses erstarrt und das erste Substrat (2) an dessen unterer Metallisierungsschicht (22) stoffschlüssig mit der Trägerplatte (3) verbindet.
  2. Verfahren nach Anspruch 1, bei dem sich die eine Lötstoppbarriere (31) in der vertikalen Richtung (v) um mindestens 50 µm über die Ebene des ersten Substratmontageabschnitts (30) hinaus erstreckt.
  3. Verfahren nach Anspruch 1 oder 2, bei dem sich die erste Lötstoppbarriere (31) in der vertikalen Richtung (v) um höchstens 1 mm über die Ebene des ersten Substratmontageabschnitts (30) hinaus erstreckt.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem sich die erste Lötstoppbarriere (31) um eine maximale Höhe (h31) über die Ebene des ersten Substratmontageabschnitts (30) hinaus erstreckt; und die erste Lötstoppbarriere (31) bei der halben maximalen Höhe (0,5·h31) senkrecht zur vertikalen Richtung (v) eine minimale Breite (b) von kleiner oder gleich 0,5 mm aufweist.
  5. Verfahren nach einem der vorangehenden Ansprüche, bei dem die erste Lötstoppbarriere (31) als geschlossener Ring ausgebildet ist, der den ersten Substratmontageabschnitt (30) umgibt.
  6. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die erste Lötstoppbarriere (31) als segmentierter Ring ausgebildet ist, der den ersten Substratmontageabschnitt (30) umgibt.
  7. Verfahren nach einem der vorangehenden Ansprüche, bei dem das erste Substrat (2) einen dielektrischen Isolationsträger (20) aufweist, sowie eine obere Metallisierungsschicht (21) und eine untere Metallisierungsschicht (22), die auf einander entgegengesetzte Seiten des Isolationsträgers (20) aufgebracht und stoffschlüssig mit diesem verbunden sind.
  8. Verfahren nach Anspruch 7, bei dem der dielektrische Isolationsträger (20) als Keramikplättchen ausgebildet ist.
  9. Verfahren nach einem der vorangehenden Ansprüche, bei dem die untere Metallisierungsschicht (21) des ersten Substrats (2) eine Dicke im Bereich von 0,05 mm bis 2,5 mm aufweist.
  10. Verfahren nach einem der vorangehenden Ansprüche, bei dem das bereitgestellte erste Substrat (2) eine seiner Unterseite (2b) entgegengesetzte Oberseite (2t) aufweist, die mit einem ersten Halbleiterchip (1) bestückt ist.
  11. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Oberseite (3t) der bereitgestellten Trägerplatte (3) einen von dem ersten Substratmontageabschnitt (30) beabstandeten zweiten Substratmontageabschnitt (30) aufweist; und eine zweite Lötstoppbarriere (31), die an der Oberseite (3t) der Trägerplatte (3) ausgebildet ist und die sich in der vertikalen Richtung (v) über die Ebene des zweiten Substratmontageabschnitts (30) hinaus erstreckt; und wobei das Verfahren die weiteren Schritte aufweist: Bereitstellen eines zweiten Substrats (2), das eine Unterseite (2b) aufweist; Bereitstellen eines zweiten Lotes (42); Auflegen des zweiten Substrats (2) auf den zweiten Substratmontageabschnitt (30) derart, dass die Unterseite (2b) des zweiten Substrats (2) dem zweiten Substratmontageabschnitt (30) zugewandt ist und das zweite Lot (42) zwischen dem zweiten Substratmontageabschnitt (30) und dem zweiten Substrat (2) angeordnet ist; und nachfolgend Aufschmelzen des zweiten Lotes (42) und nachfolgendes Abkühlen des aufgeschmolzenen zweiten Lotes (42), bis dieses erstarrt und das zweite Substrat (2) an dessen unterer Metallisierungsschicht (22) stoffschlüssig mit der Trägerplatte (3) verbindet.
  12. Verfahren nach Anspruch 11, bei dem ein Abschnitt der ersten Lötstoppbarriere (31) und ein Abschnitt der zweiten Lötstoppbarriere (31) nebeneinander zwischen dem ersten Substratmontageabschnitts (30) und dem zweiten Substratmontageabschnitt (30) angeordnet sind.
DE102014115202.6A 2014-10-20 2014-10-20 Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte Active DE102014115202B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102014115202.6A DE102014115202B4 (de) 2014-10-20 2014-10-20 Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014115202.6A DE102014115202B4 (de) 2014-10-20 2014-10-20 Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte

Publications (2)

Publication Number Publication Date
DE102014115202A1 true DE102014115202A1 (de) 2016-04-21
DE102014115202B4 DE102014115202B4 (de) 2017-08-31

Family

ID=55637732

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014115202.6A Active DE102014115202B4 (de) 2014-10-20 2014-10-20 Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte

Country Status (1)

Country Link
DE (1) DE102014115202B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019132332B3 (de) * 2019-11-28 2021-01-28 Infineon Technologies Ag Verfahren zum Herstellen eines Moduls, Lötkörper mit einem erhöhten Rand zum Herstellen eines Moduls und Verwenden des Lötkörpers zum Herstellen eines Leistungsmoduls
EP3958302A1 (de) * 2020-08-17 2022-02-23 Infineon Technologies AG Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298033A (ja) * 2000-04-12 2001-10-26 Hitachi Ltd 半導体装置
DE102004055817B3 (de) * 2004-11-18 2006-01-12 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines Leistungshalbleitermoduls und Halbleitermodul
DE102012200325A1 (de) * 2011-09-12 2013-03-14 Infineon Technologies Ag Halbleiteranordnung mit plattierter Basisplatte

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298033A (ja) * 2000-04-12 2001-10-26 Hitachi Ltd 半導体装置
DE102004055817B3 (de) * 2004-11-18 2006-01-12 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines Leistungshalbleitermoduls und Halbleitermodul
DE102012200325A1 (de) * 2011-09-12 2013-03-14 Infineon Technologies Ag Halbleiteranordnung mit plattierter Basisplatte

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019132332B3 (de) * 2019-11-28 2021-01-28 Infineon Technologies Ag Verfahren zum Herstellen eines Moduls, Lötkörper mit einem erhöhten Rand zum Herstellen eines Moduls und Verwenden des Lötkörpers zum Herstellen eines Leistungsmoduls
CN112864031A (zh) * 2019-11-28 2021-05-28 英飞凌科技股份有限公司 使用具有升高边缘的焊料体制造模块
US11538694B2 (en) 2019-11-28 2022-12-27 Infineon Technologies Ag Manufacturing a module with solder body having elevated edge
US11942335B2 (en) 2019-11-28 2024-03-26 Infineon Technologies Ag Manufacturing a module with solder body having elevated edge
EP3958302A1 (de) * 2020-08-17 2022-02-23 Infineon Technologies AG Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte
US11935811B2 (en) 2020-08-17 2024-03-19 Infineon Technologies Ag Baseplate for a semiconductor module and method for producing a baseplate

Also Published As

Publication number Publication date
DE102014115202B4 (de) 2017-08-31

Similar Documents

Publication Publication Date Title
DE102009002065B4 (de) Lot mit intermetallische Phase aufweisenden Teilchen, Verfahrenzur Herstellung eines solchen Lots, Leistungshalbleitermodulmit stabiler Lötverbindung und Verfahren zur Herstellungeines solchen Leistungshalbleitermoduls
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102014115847B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
EP3386934B1 (de) Kupfer-keramik-substrat, kupferhalbzeug zur herstellung eines kupfer-keramik-substrats und verfahren zur herstellung eines kupfer-keramik-substrats
DE112015005836B4 (de) Leistungsmodul
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102012206758B3 (de) Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement
EP3036761B1 (de) Verfahren zum diffusionslöten eines elektronischen bauelements mit einer montagefläche mit vertiefungen auf einem substrat
DE102015104518B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist
DE102014221443B4 (de) Elektronikbauteil und Verfahren zur Herstellung von Elektronikbauteilen
DE102012201172A1 (de) Leistungshalbleitermodul mit geprägter Bodenplatte und Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE102014105957B3 (de) Verfahren zur Herstellung einer Lötverbindung
DE102014114808A1 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102019211109A1 (de) Verfahren und Entwärmungskörper-Anordnung zur Entwärmung von Halbleiterchips mit integrierten elektronischen Schaltungen für leistungselektronische Anwendungen
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102014105000A1 (de) Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
DE102015013511B3 (de) Laserstrahlungsquelle und Verfahren zur Herstellung einer Laserstrahlungsquelle und Verwendung eines Lötprozesses
DE102015114522A1 (de) Verfahren zum Auflöten eines ersten Lötpartners auf einen zweiten Lötpartner unter Verwendung von Abstandhaltern
DE102014115202B4 (de) Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte
DE102013200868B4 (de) Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
DE102015114521B4 (de) Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger
DE102016115221A1 (de) Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
DE102011080299B4 (de) Verfahren, mit dem ein Schaltungsträger hergestellt wird, und Verfahren zur Herstellung einer Halbleiteranordnung
DE102014115201A1 (de) Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative