DE102014106338A1 - Kompensationsbauelemente - Google Patents

Kompensationsbauelemente Download PDF

Info

Publication number
DE102014106338A1
DE102014106338A1 DE102014106338.4A DE102014106338A DE102014106338A1 DE 102014106338 A1 DE102014106338 A1 DE 102014106338A1 DE 102014106338 A DE102014106338 A DE 102014106338A DE 102014106338 A1 DE102014106338 A1 DE 102014106338A1
Authority
DE
Germany
Prior art keywords
layer
type
doping
trench
type dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014106338.4A
Other languages
English (en)
Inventor
Anton Mauder
Klemens Prügl
Hans Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014106338A1 publication Critical patent/DE102014106338A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

Es werden Verfahren, Geräte und Vorrichtungen in Bezug auf die Herstellung von Kompensationsbauelementen bereitgestellt. In einigen Fällen wird eine n/p-codotierte Schicht für Kalibrierzwecke abgeschieden, um die Nettodotierungskonzentration zu minimieren. In anderen Fällen werden dann alternierend n- und p-dotierte Schichten abgeschieden. Gemäß anderen Ausführungsformen wird eine n/p-codotierte Schicht in einem Graben abgeschieden, wobei n- und p-Dotierstoffe unterschiedliche Diffusionsverhalten haben. Um unter¬schiedliche Dotierungsprofile zu erhalten, kann eine Wärmebehandlung ausgeführt werden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung betrifft Kompensationsbauelemente und Verfahren und Vorrichtungen, die zur Herstellung solcher Kompensationsbauelemente verwendbar sind.
  • HINTERGRUND
  • Kompensationsbauelemente, beispielsweise Metall-Oxid-Halbleiter-Feldeffekttransistoren, bei denen Kompensationsgebiete verwendet werden, wurden zunehmend als Vorrichtungen für Leistungsanwendungen untersucht. Bei diesen Vorrichtungen werden beispielsweise alternierende vertikale p- und n-dotierte Halbleitergebiete verwendet, die einerseits hoch dotiert sein sollten, um einen niedrigen Widerstand bereitzustellen, wenn die Vorrichtung leitet, und die andererseits einander so genau wie möglich kompensieren sollten, um eine gute Sperrfähigkeit zu gewährleisten, um beispielsweise einen Durchbruch der Vorrichtung in der Art eines Lawinendurchbruchs selbst bei höheren Spannungen zu vermeiden, wenn die Vorrichtung nicht leitet, bevor eine Nennsperrspannung erreicht wird. Die Kompensation bedeutet in diesem Fall im Wesentlichen, dass die effektive Gesamt-n-Dotierung so genau wie möglich der effektiven Gesamt-p-Dotierung, beispielsweise der effektiven Gesamt-p-Dotierung angrenzend an die n-Dotierung entsprechen sollte.
  • Zu diesem Zweck wurden herkömmliche Quellen für die n- und p-Dotierung jeweils vor der Abscheidung von n- und p-dotierten Schichten getrennt kalibriert. Für einige Anwendungen kann die auf diese Weise erhaltene Genauigkeit der Kompensation jedoch nicht ausreichen, um ein gewünschtes Sperrverhalten, beispielsweise für Spannungen von bis zu 600 V oder darüber, zu erhalten.
  • Es ist daher eine Aufgabe, Möglichkeiten bereitzustellen, wie eine verbesserte Kalibrierung und/oder eine genauere Kompensation erreichbar ist und somit verbesserte Kompensationsbauelemente bereitgestellt werden können.
  • KURZZUSAMMENFASSUNG
  • Es werden eine Vorrichtung nach Anspruch 1 oder 6, ein Verfahren nach Anspruch 11 oder 18 sowie ein Bauelement nach Anspruch 20 bereitgestellt. Die Unteransprüche definieren weitere Ausführungsbeispiele.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Es zeigen:
  • 1 ein schematisches Blockdiagramm einer Vorrichtung gemäß einer Ausführungsform,
  • 2 ein Flussdiagramm eines Verfahrens gemäß einer Ausführungsform,
  • 3 ein Flussdiagramm eines Verfahrens gemäß einer Ausführungsform,
  • 4 eine gemäß einer Ausführungsform hergestellte Vorrichtung,
  • 5 Messergebnisse zum Erläutern von gemäß einigen Ausführungsformen eingesetzten Techniken,
  • 6 ein Flussdiagramm eines Verfahrens gemäß einer Ausführungsform,
  • 7 ein schematisches Diagramm einer Vorrichtung gemäß einer Ausführungsform in verschiedenen Stufen eines Herstellungsprozesses,
  • 8 ein schematisches Diagramm einer Vorrichtung gemäß einer weiteren Ausführungsform in verschiedenen Stufen eines Herstellungsprozesses,
  • 9 Dotierungsprofile vor und nach einer Wärmebehandlung und
  • 10 ein Beispiel einer Kalibrierung.
  • Nachfolgend werden Ausführungsformen detailliert mit Bezug auf die anliegende Zeichnung beschrieben. Diese Ausführungsformen dienen nur als Beispiele und sind nicht als den Schutzumfang der vorliegenden Anmeldung einschränkend auszulegen. Wenngleich Ausführungsformen beispielsweise als mehrere Merkmale aufweisend beschrieben werden können, können andere Ausführungsformen weniger Merkmale und/oder alternative Merkmale umfassen. Ferner können Merkmale von verschiedenen Ausführungsformen miteinander kombiniert werden, es sei denn, dass etwas anderes spezifisch angegeben wird.
  • DETAILLIERTE BESCHREIBUNG DER ERLÄUTERUNG DIENENDER AUSFÜHRUNGSFORMEN
  • Verschiedene Ausführungsformen betreffen die Herstellung von Kompensationsbauelementen und entsprechende Kompensationsbauelemente. Kompensationsbauelemente sind, wie bereits im Hintergrund erklärt wurde, im Allgemeinen als Vorrichtungen zu verstehen, bei denen n-dotierte und p-dotierte Gebiete auf einem Substrat, beispielsweise einem Halbleitersubstrat, bereitgestellt sind, wobei der Betrag der n-Dotierung im Wesentlichen dem Betrag der p-Dotierung entspricht. Weil bei technischen Systemen Schwankungen und Abweichungen von einem Zielwert üblich oder manchmal sogar unvermeidlich sind, können Kompensationsbauelemente als Vorrichtungen definiert werden, bei denen der Absolutwert der Differenz zwischen der Akzeptorladungsdichte in einer Halbleitervorrichtung und der Donatorladungsdichte in der Halbleitervorrichtung unter einer vordefinierten Grenze liegt. Beispielsweise kann bei einer Halbleitervorrichtung mit einer bestimmten Sperrfähigkeit die Obergrenze für diesen Absolutwert 1,4 × 1014/cm3 oder bis zu 2 × 1014/cm3 betragen. Bei höheren Sperrspannungen nimmt dieser Absolutwert ab. Daher kann die vordefinierte Grenze von Vorrichtungsanforderungen abhängen.
  • In 1 ist das Blockdiagramm einer Vorrichtung gemäß einer Ausführungsform dargestellt. Es sei bemerkt, dass, wenngleich gezeigt ist, dass die Vorrichtung aus 1 mehrere Komponenten hat, die Darstellung aus 1 keine spezifische räumliche Beziehung zwischen den Komponenten impliziert. Einige Komponenten können sich sogar fern voneinander befinden, und es können beispielsweise zu verarbeitende Substrate auch über größere Entfernungen zwischen den Komponenten übertragen werden.
  • Die Vorrichtung aus 1 ist dafür ausgelegt, Substrate als Teil eines Herstellungsprozesses für Kompensationsbauelemente zu verarbeiten. Zusätzlich kann die Vorrichtung aus 1 gemäß einigen Ausführungsformen auch für die Herstellung anderer Vorrichtungen als Kompensationsbauelemente in herkömmlichen Herstellungsprozessen verwendet werden. Eine Steuereinrichtung 14, beispielsweise eine Mikroprozessorbasierte Steuerung in der Art eines Computers, kann verwendet werden, um die Vorrichtung zu steuern und sie beispielsweise von der Herstellung von Kompensationsbauelementen zur Herstellung anderer Vorrichtungen in solchen Fällen umzuschalten.
  • Ferner kann die Vorrichtung aus 1, wie nachstehend detailliert erklärt wird, in einem Kalibriermodus und in einem Herstellungsmodus betrieben werden.
  • Im Kalibriermodus wird ein Substrat für Kalibrierzwecke einer Epitaxievorrichtung 11 zugeführt. Das Substrat kann ein unverarbeitetes Substrat sein, das beispielsweise nur für Kalibrierzwecke verwendet wird, oder es kann auch ein vorverarbeitetes Substrat sein, das beispielsweise in einer später in weiteren Einzelheiten beschriebenen Vorverarbeitungsvorrichtung 10 vorverarbeitet wurde, um zu bewirken, dass das für Kalibrierzwecke verwendete Substrat Substraten ähnelt, die später im Herstellungsmodus der Epitaxievorrichtung 11 zugeführt werden.
  • Die Epitaxievorrichtung 11 kann beispielsweise eine chemische Dampfabscheidungsvorrichtung (CVD-Vorrichtung) in der Art einer LPCVD-(chemische Dampfabscheidung bei niedrigem Druck)-, einer APCVD-(chemische Dampfabscheidung bei Atmosphärendruck)-, einer MOCVD-(metallorganische chemische Dampfabscheidung)- oder einer PECVD-(plasmaverstärkte chemische Dampfabscheidung)-Vorrichtung sein. Weil diese Abscheidungstechniken an sich herkömmliche Techniken sind, werden sie hier nicht weiter beschrieben. Anderer Epitaxietechniken, wie MBE (Molekularstrahlepitraxie), können gemäß anderen Ausführungsformen auch verwendet werden.
  • Die Epitaxievorrichtung 11 weist eine n-Dotierstoff-Quelle 12 und eine zugeordnete p-Dotierstoff-Quelle 13 auf. Beispielsweise können im Fall einer CVD-Vorrichtung entsprechende Vorläufergase für die n-Dotierung durch die n-Dotierstoff-Quelle 12 zugeführt werden und entsprechende Vorläufergase für die p-Dotierung durch die p-Dotierstoff-Quelle 13 zugeführt werden. Beispielsweise können für siliziumbasierte Prozesse, bei denen beispielsweise ein Siliziumwafer als ein Substrat verwendet wird, typische n-Dotierstoffe Phosphor (P), Arsen (As) oder Antimon (Sb) einschließen und typische p-Dotierstoffe beispielsweise Bor (B) oder Aluminium (Al) einschließen.
  • Für die Kalibrierung kann gemäß einigen Ausführungsformen die Steuerung 14 die n-Dotierstoff-Quelle 12 und die p-Dotierstoff-Quelle 13 sowie die Epitaxievorrichtung 11 steuern, um eine Epitaxieschicht abzuscheiden, die nominell mit dem gleichen Betrag sowohl n- als auch p-dotiert wird (beispielsweise entsprechend einer letzten Kalibrierung), um eine kompensierte Schicht herzustellen. Die Gesamtdotierstoffkonzentration wird dann in einer Dotierstoffkonzentrationsmessvorrichtung 15 gemessen, beispielsweise durch Messen eines Oberflächenwiderstands der so abgeschiedenen Kalibrierschicht. In dem Fall, dass die Nettodotierung unter einer vorgegebenen Schwelle liegt, wird die Kalibrierung beendet. Im Fall eines vorherrschenden n-Dotierstoffs wird die n-Dotierstoffkonzentration für eine nächste Kalibrierschicht beispielsweise unter Verwendung eines neuen Substarts verringert und/oder wird die p-Dotierstoffkonzentration erhöht. Falls sich herausstellt, dass die Kalibrierschicht eine Netto-p-Dotierung hat, kann ebenso die p-Dotierstoffkonzentration verringert werden und/oder kann die n-Dotierstoffkonzentration erhöht werden. Mit anderen Worten werden die Dotierstoffbeträge in Bezug zueinander eingestellt, um die Kompensation zu verbessern. Dieser Prozess wird wiederholt, bis der Kalibrierprozess abgeschlossen ist, d.h. die Nettodotierung (die Differenz zwischen der n-Dotierung und der p-Dotierung) unterhalb einer vorgegebenen Schwelle liegt. Die vorgegebene Schwelle kann beispielsweise unter 2 × 1014/cm3, unter 1,5 × 1014/cm3 oder unter 1 × 1014/cm3 sein, wenngleich auch andere Werte verwendet werden können. Die verwendete Schwelle kann beispielsweise abhängig von den Anforderungen des später herzustellenden Kompensationsbauelements gewählt werden.
  • Gemäß anderen Ausführungsformen kann die Steuerung 14 für die Kalibrierung die n-Dotierstoff-Quelle 12 und die p-Dotierstoff-Quelle 13 sowie die Epitaxievorrichtung 11 steuern, um Epitaxieschichten auf einer Reihe von Wafern abzuscheiden, die sowohl n- als auch p-dotiert sind, wobei eine der Dotierstoffkonzentrationen (n oder p) höher ist als die andere Dotierstoffkonzentration (p oder n) und wobei sich wenigstens eine der Dotierstoffkonzentrationen (p oder n) in der Reihe von Wafer zu Wafer ändert. Für jeden Wafer wird die Nettodotierstoffkonzentration gemessen, und anhand der Messungen kann ein Parameter in der Art des Dotierstoffgasflusses für das Erhalten einer Kompensationsdotierung (d.h. einer Nettodotierung unterhalb einer vordefinierten Schwelle) beispielsweise durch lineare Extrapolation extrapoliert werden. Ein Beispiel einer solchen Messung ist in 10 dargestellt. In diesem einfachen Beispiel wurde n-Dotierstoffgas einem CVD-Reaktor mit einer Flussrate von 50 sccm (Standardkubikzentimeter pro Minute) und einer bestimmten vorgewählten Verdünnung in einem Trägergas, wie beispielsweise Wasserstoff, zugeführt. Für drei verschiedene Testwafer wurde p-Dotierstoffgas bei Flussraten von 43 sccm, 41 sccm und 39 sccm bei einer bestimmten, beispielsweise vorgewählten Verdünnung, zugeführt, die gleich jener des n-Dotierstoffgases oder davon verschieden sein kann, so dass für alle Testwafer in dem Beispiel die sich ergebende p-Dotierung höher als die n-Dotierung war. Die Nettodotierungskonzentration wurde für alle drei Wafer als Netto-p-Dotierungskonzentration bei 1,4 × 1014/cm3, 1,1 × 1014/cm3 und 0,8 × 1014/cm3 gemessen. In 10 ist die gemessene Dotierung gegen den Fluss des p-Dotierstoffgases aufgetragen. Eine an den gemessenen Punkt angepasste Linie 100 stellt eine Extrapolation dar, und ein Punkt, an dem die Linie 18 die horizontale Achse (Flussratenachse) kreuzt, stellt einen Gasfluss des p-Dotierstoffgases für die Kompensation, im vorliegenden Beispiel 33, 67 sccm, dar.
  • Es sei bemerkt, dass die vorstehend erwähnten Zahlenwerte nur der Veranschaulichung dienen. Ferner können mehr als drei Wafer oder nur zwei Wafer verwendet werden. Gemäß anderen Ausführungsformen kann für die Kalibrierung eine höhere n-Dotierungskonzentration als eine p-Dotierungskonzentration verwendet werden. Gemäß wieder anderen Ausführungsformen kann für einige Wafer eine höhere n-Dotierungskonzentration verwendet werden und für andere Wafer eine höhere p-Dotierungskonzentration verwendet werden. Beispielsweise kann eine feste n-Dotierungskonzentration wie im Beispiel aus 10 in Fällen verwendet werden, in denen die Leitfähigkeit eines n-Wegs für eine herzustellende Vorrichtung wichtig ist.
  • Nach Abschluss der Kalibrierung kann die Vorrichtung aus 1 für die Herstellung von Kompensationsbauelementen verwendet werden. Insbesondere kann durch Kalibrieren des Betrags des n-Dotierstoffs und des p-Dotierstoffs durch Messen einer sowohl mit dem n-Dotierstoff als auch mit dem p-Dotierstoff dotierten codotierten Schicht eine verhältnismäßig hohe Genauigkeit in Bezug auf die Kompensation erhalten werden. Für die Herstellung von Kompensationsbauelementen können Substrate in der Art von Siliziumwafern, anderen Halbleiterwafern oder andere Substrate in der Vorverarbeitungsvorrichtung 10 vorverarbeitet werden. Beispielsweise kann ein Graben in das Substrat geätzt werden, wie später in weiteren Einzelheiten erklärt wird. Eine andere herkömmliche Vorverarbeitung in der Art einer Strukturierung, Dotierung usw. kann auch ausgeführt werden, beispielsweise zur Herstellung anderer Abschnitte des Kompensationsbauelements und/oder zur Herstellung anderer Vorrichtungen als des Kompensationsbauelements auf demselben Substrat. Für die Herstellung des Kompensationsbauelements kann gemäß einigen Ausführungsformen wenigstens eine n-dotierte Schicht und wenigstens eine p-dotierte Schicht abwechselnd in der Vorrichtung abgeschieden werden, wobei der Betrag der n-Dotierung dem Betrag der p-Dotierung auf der Grundlage der vorstehend beschriebenen Kalibrierung entspricht. Wenn gemäß einigen Ausführungsformen mehr als eine n-dotierte Schicht und mehr als eine p-dotierte Schicht in einem Graben abgeschieden wird, kann ein Zwischenätzen ausgeführt werden, um alle Epitaxieschichten oder einige der Epitaxieschichten vom Boden der Vorrichtung zu entfernen, so dass beispielsweise jede n-dotierte Schicht und/oder jede p-dotierte Schicht den Boden des Grabens und damit des Substrats berührt. Gemäß einigen Ausführungsformen kann zuerst eine n-dotierte Schicht und dann eine p-dotierte Schicht abgeschieden werden und kann nur die p-dotierte Schicht am Boden des Grabens entfernt werden. Gemäß anderen Ausführungsformen kann die Reihenfolge umgekehrt werden. Für diese alternierende Abscheidung n- und p-dotierter Schichten können die bei der Kalibrierung erhaltenen Parameter für das Zuführen eines n-Dotierstoffs und eines p-Dotierstoffs verwendet werden, woraus sich eine gute Kompensation ergibt. Gemäß anderen Ausführungsformen kann eine laterale Vorrichtung durch Abscheiden einer gewünschten Anzahl n- und p-dotierter Schichten auf einem planaren Substrat, beispielsweise einer Halbleiteroberfläche, hergestellt werden. Anschließend können Kontaktbereiche für Source, Drain und Body in einem Bereich einer jeweiligen Zelle und ein Drainkontakt hergestellt werden.
  • Gemäß anderen Ausführungsformen kann eine n/p-codotierte Schicht in diesem Graben unter Verwendung der während der Kalibrierung erhaltenen Parameter abgeschieden werden und kann eine anschließende Erwärmung ausgeführt werden. Gemäß einigen Ausführungsformen haben der n-Dotierstoff und der p-Dotierstoff unterschiedliche Diffusionskoeffizienten, was zu unterschiedlichen n-Dotierstoff- und p-Dotierstoffprofilen und damit zu n-dotierten und p-dotierten Gebieten führt. Der Erläuterung dienende Beispiele für diese Möglichkeiten werden später beschrieben. Nachdem die Epitaxie ausgeführt wurde, wie durch einen Pfeil 16 angegeben ist, kann das Substrat in herkömmlicher Weise weiterverarbeitet werden, um die Vorrichtung fertigzustellen. Beispielsweise können elektrische Kontakte auf dem Substrat bereitgestellt werden.
  • In 2 ist ein Flussdiagramm dargestellt, das ein Verfahren gemäß einer Ausführungsform zeigt. Wenngleich das Verfahren und andere später beschriebene Verfahren als eine Reihe von Handlungen oder Ereignissen beschrieben werden, ist die Reihenfolge der dargestellten Handlungen oder Ereignisse nicht als einschränkend anzusehen, weil gemäß anderen Ausführungsformen die Handlungen oder Ereignisse in anderen Reihenfolgen, gleichzeitig miteinander oder gleichzeitig mit anderen Handlungen oder Ereignissen ausgeführt werden können. Überdies können andere Ausführungsformen weniger Handlungen oder Ereignisse aufweisen als in den Figuren dargestellt ist und nachfolgend beschrieben wird.
  • Das Verfahren aus 2 kann beispielsweise in der Vorrichtung aus 1 implementiert werden und wird mit Bezug auf die vorhergehende Beschreibung von 1 beschrieben. Es ist jedoch zu verstehen, dass auch andere Vorrichtungen verwendet werden können, um das Verfahren aus 2 zu implementieren.
  • Bei 20 wird eine Kalibrierschicht auf einem Substrat abgeschieden, die n/p-codotiert ist, d.h. es sind sowohl n-Dotierstoffe als auch p-Dotierstoffe bewusst in die Kalibrierschicht aufgenommen.
  • Im Allgemeinen ist zu verstehen, dass im Zusammenhang der Anmeldung, sofern nichts anderes erwähnt wird, "Dotierung" eine bewusste Dotierung einer Schicht unter Verwendung von Dotierstoffen und keine Hintergrunddotierung infolge von Verunreinigungen, die unbeabsichtigt in Schichten aufgenommen werden, bezeichnet. Wie Fachleute verstehen werden, ist ein gewisser Betrag einer Hintergrunddotierung praktisch immer vorhanden. Die n/p-Codotierung wird so ausgeführt, dass die sich ergebende Schicht nominell undotiert ist, beispielsweise auf der Grundlage einer nominellen Spezifikation von Dotierstoffquellen oder auf der Grundlage einer vorhergehenden Kalibrierung.
  • Bei 21 wird die tatsächliche Dotierstoffkonzentration gemessen und werden die n- und p-Dotierstoff-Quellen eingestellt, um die Nettodotierung, d.h. die Gesamtdotierung, zu minimieren. Dies entspricht im Wesentlichen der bereits mit Bezug auf 1 beschriebenen Kalibrierung, kann jedoch auch in anderen Vorrichtungen als der in 1 dargestellten verwendet werden.
  • Bei 22 wird ein Kompensationsbauelement auf der Grundlage der Einstellung hergestellt. Verfahren zur Herstellung solcher Kompensationsbauelemente werden später mit Bezug auf die 3 und 6 beschrieben. Die Herstellung bei 22 ist jedoch nicht auf das Verfahren aus den 3 und 6 beschränkt, und andere Kompensationsbauelemente können auch auf der Grundlage der Einstellung, d.h. der vorstehend beschriebenen Kalibrierung der n- und p-Quellen, hergestellt werden.
  • Es sei bemerkt, dass die Kalibrierung wenn nötig wiederholt werden kann, beispielsweise nachdem eine bestimmte Anzahl von Substraten zur Herstellung von Kompensationsbauelementen verarbeitet wurde, nach einer bestimmten Zeit oder beispielsweise auf der Grundlage eines Tests der hergestellten Kompensationsbauelemente.
  • In 3 ist ein Beispiel eines Verfahrens zur Herstellung eines Kompensationsbauelements auf der Grundlage der Einstellung von 22 aus 2 dargestellt. Das Verfahren aus 3 kann in der Vorrichtung aus 1 implementiert werden, jedoch auch unter Verwendung anderer Vorrichtungen, Techniken und Geräte implementiert werden.
  • Bei 30 wird ein Graben in einem Substrat bereitgestellt, beispielsweise durch Ätzen eines Grabens in ein Substrat. Das Substrat kann beispielsweise ein Halbleiterwafer in der Art eines Siliziumwafers sein.
  • Bei 31 werden alternierend eine oder mehrere n-dotierte Schichten und eine oder mehrere p-dotierte Schichten im Graben abgeschieden. Im Fall von mehr als einer n-dotierten Schicht und mehr als einer p-dotierten Schicht kann ein Zwischenätzen ausgeführt werden, beispielsweise um einen Kontakt zwischen dem Substrat und den n-dotierten Schichten, zwischen dem Substrat und den p-dotierten Schichten oder zwischen dem Substrat und beiden Arten von Schichten zu gewährleisten.
  • 4 zeigt eine schematische Ansicht einer entsprechenden Vorrichtung, die beispielsweise unter Verwendung des Verfahrens aus 3 hergestellt werden kann. In einem Substrat 40, beispielsweise einem Siliziumwafer, anderen Halbleiterwafern oder auch anderen Substrattypen wird ein Graben 41 beispielsweise durch Ätzen bereitgestellt. Im Graben werden beispielsweise unter Verwendung einer Maske zur Begrenzung der Abscheidung auf den Graben beispielsweise eine n-leitende Epitaxieschicht 42, gefolgt von einer p-leitenden Epitaxieschicht 43, unter Verwendung einer Kalibrierung wie vorstehend beschrieben abgeschieden, so dass der Betrag der n-Dotierung dem Betrag der p-Dotierung entspricht, vorausgesetzt, dass die Schichtdicken gleich sind. Weil bei vielen Epitaxievorrichtungen eine gute Steuerung der Schichtdicke, manchmal bis auf das atomare Niveau, gegeben sein kann, gewährleistet dies einen verhältnismäßig genauen Kompensationsbetrag. Gemäß anderen Ausführungsformen kann die Schicht 42 eine p-leitende Schicht sein und kann die Schicht 43 eine n-leitende Schicht sein. Gemäß einigen Ausführungsformen kann das Substrat 40 ein n-leitendes Substrat oder ein mit einer n-leitenden Schicht versehenes Substrat sein. Gemäß anderen Ausführungsformen kann das Substrat 40 ein p-leitendes Substrat sein. Gemäß anderen Ausführungsformen kann die Schicht 42 und/oder die Schicht 43 auch abgeschieden werden und auf einer oberen Fläche des Substrats 40 bleiben.
  • Gemäß einigen Ausführungsformen kann der restliche Graben mit einer undotierten Epitaxieschicht gefüllt werden. Gemäß anderen Ausführungsformen kann ein Luftspalt verbleiben. Gemäß wieder anderen Ausführungsformen kann nach der Abscheidung der Schicht 43 eine weitere n-leitende Schicht (oder p-leitende Schicht), gefolgt von einer weiteren p-leitenden Schicht (oder n-leitenden Schicht) abgeschieden werden. Dieser Prozess kann wiederholt werden, um eine Folge mehrerer n-leitender Schichten und p-leitender Schichten bereitzustellen. Gemäß einigen Ausführungsformen kann nach jeder Abscheidung einer p-leitenden Schicht in der Art der Schicht 43 die p-leitende Schicht am Boden des Grabens 41, beispielsweise durch ein anisotropes Ätzen, entfernt werden. Beispielsweise kann ein Abschnitt 44 der p-leitenden Schicht 43 entfernt werden. Auf diese Weise berührt eine nachfolgend abgeschiedene n-leitende Schicht das Substrat 40 über die n-leitende Schicht 42. Gemäß anderen Ausführungsformen können n-leitende Schichten anisotrop geätzt werden, um am Boden entfernt zu werden, so dass die p-leitenden Schichten das Substrat berühren. Gemäß wieder anderen Ausführungsformen kann ein anisotropes Ätzen nach jeder Schichtabscheidung ausgeführt werden, so dass alle Schichten das Substrat berühren. Auf diese Weise kann gemäß einigen Ausführungsformen ein Kompensationsbauelement hergestellt werden, die mehrere vertikal dotierte Säulen in einem Graben mit einer genauen Kompensation aufweist.
  • Die integrale Nettodotierung der n- und p-Schichten kann jeweils in der Größenordnung von 2 × 1012/cm2 oder darunter liegen, und die Schichtdickentoleranz kann etwa 1 % betragen. Schichtdicken können in der Größenordnung von 0,2 oder 0,5 oder eines oder zweier Mikrometer sein.
  • Die Dotierung der n- und p-Schichten kann zwischen 1016/cm3 und 2 × 1017/cm3 liegen, wenngleich auch andere Konzentrationen möglich sind. In 5 ist eine während der Kalibrierung über einen Wafer gemessene als Beispiel dienende Dotierungskonzentration dargestellt. Auf der linken Seite ist eine Oberflächenkarte 50 des Wafers dargestellt, wobei unterschiedliche Farben unterschiedliche Dotierungsniveaus repräsentieren. Auf der rechten Seite ist in Form einer Bildschirmdarstellung (so. Screenshot) ein Querschnitt entlang einem Pfeil 53 dargestellt. Eine Kalibrierung kann beispielsweise als abgeschlossen angesehen werden, wenn die durch eine Kurve 51 dargestellte Nettodotierung zumindest über Teile des Wafers, die später für die Vorrichtungsherstellung verwendet werden (in manchen Fällen können beispielsweise einige Bereiche an oder in der Nähe des Waferrands nicht verwendet werden), unterhalb einer vorgegebenen Schwelle liegt, die beispielsweise durch eine Linie 52 dargestellt ist. Wie bereits mit Bezug auf die 1 und 2 erwähnt wurde, können eine Kalibrierung und eine Einstellung wiederholt werden, bis das gewünschte Kriterium, beispielsweise eine Nettodotierung unterhalb einer bestimmten Schwelle, erreicht wird.
  • 6 zeigt ein Flussdiagramm einer weiteren Ausführungsform zur Herstellung eines Kompensationsbauelements. Die Ausführungsform aus 6 kann als Herstellungsverfahren 22 der Ausführungsform aus 2 verwendet werden, jedoch auch unabhängig von der Ausführungsform aus 2 verwendet werden, beispielsweise in Fällen, in denen Dotierstoffquellen auf andere Weise als zuvor erörtert kalibriert wurden.
  • Bei 60 in der Ausführungsform aus 6 wird ein Graben in einem Substrat beispielsweise durch Ätzen des Grabens in das Substrat in der Art eines Siliziumsubstrats bereitgestellt. Bei 61 wird eine n/p-codotierte Schicht im Graben abgeschieden, so dass die Gesamtnettodotierung unterhalb einer gewünschten Schwelle liegt, was durch Ausführen einer Kalibrierung, wie vorstehend in einigen Ausführungsformen beschrieben, erhalten werden kann. Gemäß der Ausführungsform aus 6 hat der verwendete n-Dotierstoff ein anderes Diffusionsverhalten als der verwendete p-Dotierstoff. Beispielsweise kann ein langsam diffundierender Donator, d.h. ein n-Dotierstoff, wie Arsen (As) oder Antimon (Sb), zusammen mit einem schnell diffundierenden Akzeptor, d.h. einem p-Dotierstoff, wie beispielsweise Bor, verwendet werden. Wenn die Schicht dann wärmebehandelt wird, diffundiert der p-Dotierstoff schneller als der n-Dotierstoff, was zu einem sandwichförmig zwischen p-dotierten Gebieten angeordneten n-dotierten Gebiet mit einer Gesamtnettodotierung unterhalb der vorstehend erwähnten Schwelle führt, welches dann in dem Kompensationsbauelement verwendet werden kann.
  • Bei 62 wird auf der Grundlage der unterschiedlichen Diffusionsverhalten eine Wärmebehandlung ausgeführt, um unterschiedliche Dotierungsprofile für die n-Dotierung und die p-Dotierung zu erhalten.
  • Eine Veranschaulichung einer solchen Ausführungsform zusammen mit einem sich ergebenden Vorrichtungsabschnitt ist in 7 schematisch dargestellt. 7 ist lediglich als ein einfaches Beispiel für die weitere Veranschaulichung des Verfahrens aus 6 anzusehen, sie ist jedoch nicht als das Verfahren aus 6 einschränkend auszulegen. 7 zeigt vier Stufen (a) bis (d) der Herstellung, die aufeinander folgen, wie durch Pfeile angegeben ist.
  • In Stufe (a) wird ein vorverarbeitetes Substrat bereitgestellt. Wie bereits anfänglich erwähnt wurde, können Verfahren sowohl auf vorverarbeitete Substrate als auch auf Substrate ohne jede Vorverarbeitung angewendet werden. Das in der Situation (a) bereitgestellte Substrat umfasst den Halbleiterwafer 72, der ein hoch n-dotiertes Substrat sein kann, beispielsweise ein antimondotiertes Substrat, gefolgt von einem optionalen n-dotierten Puffer 71. Dem Puffer 71 folgt eine schwach dotierte Schicht 70, beispielsweise eine schwach n-dotierte Schicht. Die Gesamtdicke des n-dotierten Puffers 71 und der schwach dotierten Schicht 70 kann im Bereich von 30 bis 60 Mikrometern liegen, ist jedoch nicht darauf beschränkt. Gemäß Ausführungsformen kann die Dicke ttot des n-dotierten Puffers 71 und der schwach dotierten Schicht 70 in Mikrometern einer gewünschten Sperrspannung VSperr in Volt einer herzustellenden Vorrichtung nach
    Figure DE102014106338A1_0002
    entsprechen, was bedeutet, dass für eine Vorrichtung mit einer gewünschten Nennsperrspannung von beispielsweise 600 V die Dicke ttot im Bereich von 30 µm bis 60 µm liegen kann.
  • Durch Bereitstellen einer Pufferschicht in der Art der Pufferschicht 71 gemäß einigen Ausführungsformen kann die Robustheit der Vorrichtung, beispielsweise in Bezug auf das Lawinenverhalten oder das Strahlungsverhalten, verbessert werden.
  • Danach wird ein Graben in das Substrat geätzt, wie in der Situation (b) dargestellt ist. Zu diesem Zweck kann eine Maske 73 mit einer offenen Breite b von beispielsweise etwa 1 Mikrometer bereitgestellt werden. Dies definiert die obere Breite des Grabens 74, wie dargestellt ist. Gemäß der Ausführungsform aus 7 wird der Graben geätzt, um das Substrat 72 zu erreichen. Gemäß anderen Ausführungsformen kann der Graben 74 in der optionalen Pufferschicht 71 enden. Gemäß einigen Ausführungsformen kann die Pufferschicht 71 eine in vertikaler Richtung (Aufwärts-Abwärts-Richtung in 7) veränderliche Dotierung aufweisen, wobei eine höhere Dotierungskonzentration in der Nähe des Substrats 72 vorhanden ist.
  • Im Allgemeinen kann die Tiefe des Grabens in der Größenordnung von 42 Mikrometern liegen. Der Abstand zu einem nächsten Graben (nicht dargestellt), falls vorhanden, kann etwa 4,5 Mikrometer betragen. Diese Zahlenwerte dienen nur als Beispiele, und es können abhängig von der Anwendung auch andere Werte verwendet werden.
  • Als nächstes wird der Graben mit einer kompensierten Epitaxieschicht, d.h. mit einer n/p-Codotierung, gefüllt, wobei der Betrag der n-Dotierung den Betrag der p-Dotierung kompensiert und der n-Dotierstoff ein anderes Diffusionsverhalten als der p-Dotierstoff hat. Beispielsweise können, wie vorstehend erwähnt wurde, ein langsamer diffundierender n-Dotierstoff und ein schneller diffundierender p-Dotierstoff verwendet werden. Im Beispiel der Situation (c) wird der Graben mit einer bestimmten "Überfüllung" vollständig mit der kompensierten Epitaxieschicht 75 gefüllt. Gemäß anderen Ausführungsformen kann ein definierter Hohlraum (wie beispielsweise in 4 dargestellt ist) verbleiben, der mit einer schwach dotierten oder intrinsischen Schicht gefüllt werden kann oder der einfach geschlossen werden kann, um eine Ausdiffusion von Dotierstoffen zu verhindern.
  • Schließlich wird die Vorrichtung planarisiert, wie in der Situation (d) dargestellt ist, und wird eine Wärmebehandlung ausgeführt, um eine Diffusion der Dotierstoffe zu bewirken. Im dargestellten Beispiel hat der n-Dotierstoff eine erheblich langsamere Diffusion als der p-Dotierstoff. Daher bleibt ein n-dotiertes mittleres Gebiet 76 (in 7 in einem dunkleren Grau dargestellt) von p-dotierten Gebieten (in hellerem Grau dargestellt) umgeben.
  • Zur Herstellung beispielsweise eines Kompensationsbauelements in Form eines Transistors wird eine Zelle des Transistors so eingestellt, dass ein Kanalende die vertikale n-dotierte Mitte 76 des Grabens erreicht. Die in 7 dargestellte Herstellung kann für streifenförmige, quadratische, hexagonale oder andere Zellen verwendet werden. Hexagonale Zellen und hexagonale Gräben können vorteilhaft sein, wenn kleine Teilungen, d.h. kleine Abstände zwischen benachbarten Gräben, gebildet werden.
  • Weil die Schicht 75 kompensiert ist, d.h. den gleichen Betrag der p-Dotierung und der n-Dotierung aufweist, wird gemäß der Ausführungsform aus 7 gewährleistet, dass die Nettodotierung der durch die Diffusion gebildeten n-dotierten Gebiete und p-dotierten Gebiete auch kompensiert ist. Wenn mehrere Gräben verwendet werden, wird auf diese Weise gewährleistet, dass jeder Graben kompensiert ist.
  • Eine kleinere Teilung kann gemäß einigen Ausführungsformen durch alternierendes Abscheiden einer kompensationsdotierten, n/p-codotierten und nominell undotierten Schicht in einem Graben erhalten werden. Ein einfaches Beispiel hierfür wird mit Bezug auf 8 erklärt.
  • 8 zeigt wiederum verschiedene Stufen oder Situationen (a) bis (d) eines Vorrichtungsherstellungsprozesses, der dem Beispiel aus 7 etwas ähnelt. In der Situation (a) wird ein Substrat 80 mit einer sich darauf befindenden schwach dotierten Schicht 81 bereitgestellt. Mit anderen Worten wird im Beispiel aus 8 die Pufferschicht 71 aus 7 fortgelassen. Allerdings kann auch im Beispiel aus 8 eine Pufferschicht bereitgestellt werden.
  • In Situation (b) aus 8 wurde ähnlich der Situation (b) aus 7 ein das Substrat 80 erreichender Graben 83 unter Verwendung einer Maske 82 geätzt. Danach wird eine n/p-codotierte Schicht 83, gefolgt von einer intrinsischen Schicht, d.h. einer nominell undotierten Schicht oder einer schwach dotierten Schicht 85, im Graben abgeschieden. Es sei bemerkt, dass, wenngleich in 8 die Schicht 85 den Raum zwischen den Schichten 84 vollständig füllt, gemäß anderen Ausführungsformen nur eine dünnere Schicht 85, gefolgt von einer weiteren n/p-codotierten Schicht usw., abgeschieden werden kann. Es sei ferner bemerkt, dass ein anisotropes Ätzen ausgeführt werden kann, um die n/p-dotierte Schicht am Boden des Grabens zu entfernen, wie bereits mit Bezug auf 4 erklärt wurde. Daher werden im Fall der Situation (c) aus 8 zwei n/p-codotierte Säulen 84 innerhalb eines einzigen Grabens gebildet. Gemäß anderen Ausführungsformen können, wie vorstehend erwähnt, mehrere Säulen gebildet werden.
  • Nach einer Wärmebehandlung können zwei Säulen 86 ähnlich der Situation (d) in 7 gebildet werden, wobei jede Säule 86 ein von p-dotierten Gebieten umgebenes n-dotiertes mittleres Gebiet aufweist (oder umgekehrt in einem Fall, in dem der n-Dotierstoff ein schnelleres Diffusionsverhalten hat als der p-Dotierstoff).
  • Es sei bemerkt, dass die verschiedenen Situationen in den 7 und 8 nicht notwendigerweise maßstabsgerecht zueinander sind. Überdies sei bemerkt, dass durch die Diffusion der eigentliche durch die n- und p-dotierten Gebiete bedeckte Bereich breiter als der ursprüngliche Graben sein kann.
  • Wenn die Teilung durch Abscheiden mehrerer Säulen aus n/p-codotiertem Material innerhalb eines einzigen Grabens verringert wird, wie in 8 dargestellt ist, kann der spezifische Widerstand verringert werden. Umgekehrt kann jedoch in manchen Fällen der Bereich, in dem die Dotierung intrinsisch kompensiert wird, vergrößert werden.
  • Um robuste Vorrichtungen bereitzustellen, können die Vorrichtungen gemäß einigen Ausführungsformen so ausgelegt werden, dass ein möglicher Durchbruch etwa in der Mitte der eine Spannung empfangenden Tiefe geschehen kann. Um dies zu erreichen, kann der Kompensationsgrad in Tiefenrichtung variieren. Beispielsweise kann sich der Kompensationsgrad nach k(z) = 2 × [(Anzahl der n-Träger) – (Anzahl der p-Träger)]/[(Anzahl der n-Träger) + (Anzahl der p-Träger)] in der Tiefe z mit der Dicke dz verhalten, wobei k der Kompensationsgrad ist. Um dies zu erreichen, kann k(z) beginnend von der Oberfläche zur Rückseite der Vorrichtung, ausgehend von negativen Werten, zunehmen. Die Gesamtkompensation k = ∫k(z)xdz über die gesamte Spannungsempfangstiefe sollte 0 sein, um ein Kompensationselement zu erhalten. Um dies zu erreichen, kann gemäß einigen Ausführungsformen die Anfangsschicht (70 aus 7 oder 81 aus 8) entsprechend dotiert werden, so dass die untere Hälfte beispielsweise n-dotiert wird und die obere Hälfte p-dotiert wird, wobei ein symmetrisches Profil vorliegt. Gemäß anderen Ausführungsformen kann dies jedoch fortgelassen werden, und die Schicht 70 oder 81 kann homogen dotiert werden.
  • Um das Konzept aus den 6–8 weiter zu erläutern, zeigt 9 simulierte Dotierungsprofile vor und nach einer erwärmungsinduzierten Diffusion. Eine Kurve 90 zeigt das Dotierungsprofil von Arsen (n-Dotierstoff) und Bor (p-Dotierstoff), die vor einer Wärmebehandlung in einem Graben abgeschieden wurden. Im dargestellten Simulationsbeispiel wird ein Graben mit einer Breite von 1 µm mit einem Abstand von 4,5 µm zwischen zwei Gräben in ein Si-Substrat geätzt. Aus Symmetriegründen kann die Simulation in 9 unter Verwendung einer Halbzelle ausgeführt werden, d.h. die Hälfte eines Grabens und die Hälfte der restlichen Si-Mesa haben eine Breite von 0,5 µm bzw. 2,25 µm. Der Ursprung des Koordinatensystems befindet sich in der Mitte der Si-Mesa und dehnt sich seitlich aus, bis die Mitte des Grabens bei 2,75 µm erreicht wird. Der Dotierungsbetrag für beide Arten von Dotierstoffen ist der gleiche, d.h. die Schicht ist kompensiert. Eine Kurve 94 zeigt eine schwache Phosphordotierung in einer Schicht, in welche der Graben geätzt wurde, in der Art der Schicht 70 aus 7 oder der Schicht 81 aus 8, vor der Wärmebehandlung. Bei der Simulation wurde dann eine Wärmebehandlung bei 1150 °C 350 Minuten lang ausgeführt. Nach der Wärmebehandlung zeigt eine Kurve 91 das Profil für Arsen, zeigt eine Kurve 92 ein Profil für Bor und zeigt eine Kurve 94 das Profil für Phosphor, wodurch eine ursprüngliche und fast vernachlässigbare Hintergrunddotierung der Si-Mesa repräsentiert wird. Wie ersichtlich ist, diffundiert Bor schneller als Arsen, was in der Mitte des Grabens zu einer Arsenkonzentration führt, die höher als die Borkonzentration ist, und weiter weg vom Graben zu einer niedrigeren Arsenkonzentration und einer höheren Borkonzentration führt. Ferner zeigt die Kurve 94 den Phosphor nach der Diffusion, was zeigt, dass etwas Phosphor in das Gebiet des Grabens diffundiert. Die Gesamtdotierung (absolute Dotierung) ist durch die Kurve 93 dargestellt, was zeigt, dass sich ein Minimum bei einem Abstand von etwa 1,9 µm von einem Mesa-Zentrum befindet. Rechts dieses Minimums ist eine Netto-n-Dotierung vorhanden (weil die Arsenkonzentration höher als die Borkonzentration ist (man beachte die logarithmische Skala)), während links dieses Minimums eine Netto-p-Dotierung infolge der höheren Borkonzentration vorhanden ist. Die Gesamtdotierung ist kompensiert.
  • 9 zeigt nur die "linke" Seite des Grabens, d.h. eine Seite des Grabens. Das vollständige Profil wäre, wie bereits mit Bezug auf die Situation (b) in 7 erörtert wurde, im Wesentlichen symmetrisch zur Mitte des Grabens, die sich in 9 bei 2,75 µm befindet, oder im Wesentlichen symmetrisch zur Mitte der Mesa, die sich in 9 bei 0 µm befindet. Daher ergibt sich ein Dotierungsprofil, wo die beiden in der n/p-codotierten Schicht verwendeten Dotierstoffe ein Maximum bei der gleichen Position haben (lateraler Abstand in 9), sich jedoch im Betrag unterscheiden, wobei ein Dotierstoff im Allgemeinen ein schmaleres Profil mit einem höheren Maximum hat und der andere Dotierstoff (Kurve 92 in 9) ein breiteres Profil mit einem niedrigeren Maximum hat.
  • Die Simulation aus 9 dient lediglich der Veranschaulichung, und natürlich können andere Schichtdicken, Dotierstoffe und Strukturen verwendet werden. Ferner dienen alle in dieser Offenbarung angegebenen Zahlenwerte nur dazu, einige Beispiele zu geben, und es sind auch andere Werte möglich. Wenngleich verschiedene Abscheidungstechniken für das Abscheiden von Schichten beschrieben werden, können auch andere Techniken zur Bildung dieser Schichten verwendet werden, beispielsweise unter Verwendung anderer Schichtbildungsvorrichtungen als Epitaxievorrichtungen. Auch können Gräben unter Verwendung anderer Techniken als Ätzen gebildet oder bereitgestellt werden. Daher sind die erörterten Ausführungsformen in keiner Weise als den Schutzumfang einschränkend auszulegen.

Claims (25)

  1. Vorrichtung, welche Folgendes umfasst: eine Schichtbildungsvorrichtung, die dafür ausgelegt ist, Halbleiterschichten auszubilden, eine n-Dotierstoff-Quelle zum Zuführen eines n-Dotierstoffs zu der Schichtbildungsvorrichtung, eine p-Dotierstoff-Quelle zum Zuführen eines p-Dotierstoffs zu der Schichtbildungsvorrichtung, eine Steuereinrichtung, die dafür ausgelegt ist, den Betrag der n-Dotierung und den Betrag der p-Dotierung zu steuern, und eine Dotierstoffkonzentrationsmessvorrichtung, wobei die Steuereinrichtung dafür ausgelegt ist, die n-Dotierstoff-Quelle, die p-Dotierstoff-Quelle und die Schichtbildungsvorrichtung zu steuern, um eine n/p-codotierte Kalibrierschicht zu bilden, wobei die Dotierstoffkonzentrationsmessvorrichtung dafür ausgelegt ist, die Nettodotierstoffkonzentration der Kalibrierschicht zu messen, wobei die Steuereinrichtung dafür ausgelegt ist, den Betrag des n-Dotierstoffs in Bezug auf den Betrag des p-Dotierstoffs auf der Grundlage der Nettodotierstoffkonzentration einzustellen.
  2. Vorrichtung nach Anspruch 1, wobei die Vorrichtung ferner dafür ausgelegt ist, ein Kompensationsbauelement auf der Grundlage der Einstellung herzustellen.
  3. Vorrichtung nach Anspruch 2, wobei die Vorrichtung dafür ausgelegt ist, alternierend wenigstens eine n-dotierte Schicht und eine p-dotierte Schicht zu bilden, um das Kompensationsbauelement zu bilden.
  4. Vorrichtung nach Anspruch 3, welche ferner eine Grabenätzvorrichtung zum Ätzen eines Grabens in ein Substrat umfasst, wobei die wenigstens eine n-dotierte Schicht und die wenigstens eine p-dotierte Schicht innerhalb des Grabens ausgebildet werden.
  5. Vorrichtung nach Anspruch 3 oder 4, wobei die Vorrichtung dafür ausgelegt ist, eine n/p-codotierte Schicht auf der Grundlage der Einstellung zu bilden und wobei der n-Dotierstoff und der p-Dotierstoff unterschiedliche Diffusionskonstanten aufweisen, wobei die Vorrichtung ferner dafür ausgelegt ist, nach der Abscheidung der n/p-codotierten Schicht eine Wärmebehandlung auszuführen.
  6. Vorrichtung, welche Folgendes umfasst: eine Grabenbildungsvorrichtung, die dafür ausgelegt ist, einen Graben in einem Substrat zu bilden, eine Schichtbildungsvorrichtung, eine n-Dotierstoff-Quelle, die dafür ausgelegt ist, einen n-Dotierstoff zu der Schichtbildungsvorrichtung zuzuführen, eine p-Dotierstoff-Quelle, die dafür ausgelegt ist, einen p-Dotierstoff zu der Schichtbildungsvorrichtung zuzuführen, wobei der n-Dotierstoff und der p-Dotierstoff unterschiedliche Diffusionsverhalten haben, und wobei die Vorrichtung dafür ausgelegt ist, eine n/p-codotierte kompensierte Schicht in einem durch die Grabenbildungsvorrichtung gebildeten Graben zu bilden und die gebildete n/p-codotierte Schicht zu erwärmen, um eine unterschiedliche Diffusion des n-Dotierstoffs und des p-Dotierstoffs zu bewirken.
  7. Vorrichtung nach Anspruch 6, wobei die Vorrichtung dafür ausgelegt ist, wenigstens zwei getrennte n/p-codotierte Schichten in dem Graben zu bilden.
  8. Vorrichtung nach Anspruch 6 oder 7, wobei die Schichtbildungsvorrichtung eine chemische Dampfabscheidungsvorrichtung umfasst.
  9. Vorrichtung nach einem der Ansprüche 6–8, wobei der n-Dotierstoff Arsen und/oder Antimon umfasst und wobei der p-Dotierstoff Bor umfasst, wobei die Vorrichtung dafür ausgelegt ist, Siliziumsubstrate zu verarbeiten.
  10. Vorrichtung nach einem der Ansprüche 6–9, wobei die Grabenbildungsvorrichtung dafür ausgelegt ist, einen Graben durch eine auf einem Substrat bereitgestellte Schicht zu ätzen, um das Substrat zu erreichen.
  11. Verfahren, umfassend: Bilden einer n/p-codotierten Kalibrierschicht auf einem Substrat und Einstellen der Zufuhr des n-Dotierstoffs und des p-Dotierstoffs auf der Grundlage einer Nettodotierung der n/p-codotierten Kalibrierschicht.
  12. Verfahren nach Anspruch 11, welches ferner das Bilden n/p-codotierter Kalibrierschichten auf mehreren Substraten umfasst, wobei wenigstens eine von der p-Dotierkonzentration und der n-Dotierkonzentration zwischen Substraten variiert, wobei bei der Einstellung ein Wert der Zufuhr des n-Dotierstoffs und des p-Dotierstoffs auf der Grundlage der Nettodotierungen der mehreren n/p-codotierten Kalibrierschichten bestimmt wird.
  13. Verfahren nach Anspruch 11 oder 12, wobei das Bilden und das Einstellen wiederholt werden, bis die Nettodotierung der Kalibrierschicht unter einer vorgegebenen Schwelle liegt.
  14. Verfahren nach einem der Ansprüche 11-13, welches ferner die Herstellung eines Kompensationsbauelements auf der Grundlage der Einstellung umfasst.
  15. Verfahren nach Anspruch 14, wobei die Herstellung des Kompensationsbauelements das alternierende Bilden einer n-und einer p-dotierten Schicht auf der Grundlage der Einstellung umfasst.
  16. Verfahren nach Anspruch 14 oder 15, wobei die Herstellung des Kompensationsbauelements das Bilden wenigstens einer n/p-codotierten Schicht auf der Grundlage der Einstellung, wobei der n-Dotierstoff und der p-Dotierstoff unterschiedliche Diffusionsverhalten haben, und das Ausführen einer Wärmebehandlung umfasst.
  17. Verfahren nach einem der Ansprüche 14–16, wobei die Herstellung des Kompensationsbauelements das Bilden wenigstens einer Schicht in einem Graben umfasst.
  18. Verfahren, umfassend: Bereitstellen eines Grabens in einem Substrat, Bilden wenigstens einer n/p-codotierten Schicht in dem Graben, wobei ein n-Dotierstoff der n/p-Codotierung ein anderes Diffusionsverhalten aufweist als ein p-Dotierstoff der n/p-Codotierung, und Ausführen einer Wärmebehandlung, um unterschiedliche Dotierungsprofile für den n-Dotierstoff und den p-Dotierstoff zu erhalten.
  19. Verfahren nach Anspruch 18, wobei das Bilden der n/p-codotierten Schicht das Abscheiden von wenigstens zwei getrennten n/p-codotierten Schichten in dem Graben umfasst.
  20. Bauelement, welches Folgendes umfasst: ein Substrat, eine Schicht, die auf dem Substrat bereitgestellt ist, und ein vertikales Gebiet zumindest innerhalb dieser Schicht mit einem symmetrischen n-Dotierungsprofil und einem symmetrischen p-Dotierungsprofil, wobei ein Maximum des n-Dotierungsprofils im Wesentlichen mit einem Maximum des p-Dotierungsprofils übereinstimmt und wobei eines von dem n-Dotierungsprofil und dem p-Dotierungsprofil breiter ist als das andere von dem n-Dotierungsprofil und dem p-Dotierungsprofil.
  21. Bauelement nach Anspruch 20, wobei das Substrat hoch n-dotiert ist, wobei die Schicht, verglichen mit dem Substrat, schwach dotiert ist, und wobei ein Profil der n-Dotierung schmaler ist als ein Profil der p-Dotierung.
  22. Bauelement nach Anspruch 21, welches ferner eine n-dotierte Pufferschicht zwischen der schwach dotierten Schicht und dem Substrat umfasst.
  23. Bauelement nach Anspruch 21 oder 22, wobei ein Dotierungsprofil der Schicht in vertikaler Richtung variiert.
  24. Bauelement nach einem der Ansprüche 20–23, wobei die Gesamtnettodotierungskonzentration durch das n-Dotierungsprofil und das p-Dotierungsprofil unterhalb von 2 × 1014/cm3 liegt.
  25. Bauelement nach Anspruch 20, wobei die integrale Nettodotierung in der Schicht unterhalb von 2 × 1012/cm2 liegt.
DE102014106338.4A 2013-05-10 2014-05-07 Kompensationsbauelemente Withdrawn DE102014106338A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/891,947 2013-05-10
US13/891,947 US9275862B2 (en) 2013-05-10 2013-05-10 Compensation devices

Publications (1)

Publication Number Publication Date
DE102014106338A1 true DE102014106338A1 (de) 2014-11-13

Family

ID=51787695

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014106338.4A Withdrawn DE102014106338A1 (de) 2013-05-10 2014-05-07 Kompensationsbauelemente

Country Status (3)

Country Link
US (2) US9275862B2 (de)
CN (1) CN104183625B (de)
DE (1) DE102014106338A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016111940B4 (de) 2016-06-29 2019-07-25 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
CN117423692A (zh) * 2022-07-11 2024-01-19 华为技术有限公司 芯片和制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0973203A3 (de) * 1998-07-17 2001-02-14 Infineon Technologies AG Halbleiterschicht mit lateral veränderlicher Dotierung und Verfahren zu dessen Herstellung
US6303450B1 (en) * 2000-11-21 2001-10-16 International Business Machines Corporation CMOS device structures and method of making same
US7411266B2 (en) * 2006-05-30 2008-08-12 Semiconductor Components Industries, L.L.C. Semiconductor device having trench charge compensation regions and method
DE102007034802B8 (de) * 2007-03-26 2012-11-29 X-Fab Semiconductor Foundries Ag Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur
US8421196B2 (en) * 2009-11-25 2013-04-16 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
US9110314B2 (en) * 2010-12-29 2015-08-18 Agency For Science, Technology And Research Optical modulator and a method of forming the same
US8633095B2 (en) * 2011-06-30 2014-01-21 Infineon Technologies Austria Ag Semiconductor device with voltage compensation structure
US20140001514A1 (en) * 2012-07-02 2014-01-02 Infineon Technologies Ag Semiconductor Device and Method for Producing a Doped Semiconductor Layer
US8742550B2 (en) * 2012-07-05 2014-06-03 Infineon Technologies Austria Ag Charge compensation semiconductor device
US9166005B2 (en) * 2013-03-01 2015-10-20 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure
US9070580B2 (en) * 2013-05-01 2015-06-30 Infineon Technologies Austria Ag Semiconductor device with a super junction structure based on a compensation structure with compensation layers and having a compensation rate gradient
US9112022B2 (en) * 2013-07-31 2015-08-18 Infineon Technologies Austria Ag Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area
US9257503B2 (en) * 2013-10-23 2016-02-09 Infineon Technologies Austria Ag Superjunction semiconductor device and method for producing thereof

Also Published As

Publication number Publication date
US20160197141A1 (en) 2016-07-07
US20140332931A1 (en) 2014-11-13
US9577034B2 (en) 2017-02-21
US9275862B2 (en) 2016-03-01
CN104183625A (zh) 2014-12-03
CN104183625B (zh) 2017-06-09

Similar Documents

Publication Publication Date Title
DE102008026516B4 (de) Halbleitervorrichtung mit P-N-Säulenschicht und Verfahren zu deren Fertigung
DE112019001123B4 (de) Halbleitervorrichtung und herstellungsverfahren davon
DE60033656T2 (de) Halbleiteranordnung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE112017000949B4 (de) Verfahren zum herstellen einer verbindungshalbleitervorrichtung undverbindungshalbleitervorrichtung
EP2503612B1 (de) Vertikaler Hallsensor und Verfahren zur Herstellung eines vertikalen Hallsensors
DE102006045441B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
DE102016226235A1 (de) Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer stlsziumcarbid-halbleitervorrichtung
DE102007027519B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102013007215A1 (de) Leistungsvorrichtung und Herstellungsverfahren hierfür
DE102015202121A1 (de) SiC-basierte Supersperrschicht-Halbleitervorrichtung
DE102006045914A1 (de) Halbleitervorrichtung, Verfahren zu deren Fertigung und Verfahren zu deren Bewertung
DE102013204275B4 (de) Halbleiteranordnung
DE112019001738T5 (de) Halbleitervorrichtung und herstellungsverfahren
DE112016005210T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE112016007482T5 (de) Halbleiterwafer, Halbleiterchip und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112020002227T5 (de) Halbleitervorrichtung
DE112020002205T5 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE112019001741T5 (de) Halbleitervorrichtung und herstellungsverfahren
DE112014000565T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102014106338A1 (de) Kompensationsbauelemente
DE102017121693A1 (de) Dotierungsverfahren
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE112022000087T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021200000

Ipc: H01L0021660000

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee