DE102014105828A1

DE102014105828A1 - Phaseninterpolierer

Info

Publication number: DE102014105828A1
Application number: DE201410105828
Authority: DE
Inventors: Davide PONTON
Original assignee: Intel Mobile Communications GmbH
Current assignee: Apple Inc
Priority date: 2013-04-30
Filing date: 2014-04-25
Publication date: 2014-10-30
Anticipated expiration: 2034-04-26
Also published as: DE102014105828B4; US20140321515A1; US9077511B2

Abstract

Es ist ein Phaseninterpolierer vorgesehen. Der Phaseninterpolierer umfasst mehrere Kondensatoren, einen ersten Eingang für ein Taktsignal, einen zweiten Eingang für ein phasenverschobenes Taktsignal, einen Referenzeingang für ein Referenzsignal und einen Ausgang. Der Phaseninterpolierer ist dafür ausgelegt, an seinem Ausgang ein interpoliertes, moduliertes Phaseninformationssignal durch von einer Modulationsinformation abhängiges Schalten einer ersten Anzahl der Kondensatoren zwischen den ersten Eingang und den Ausgang, einer zweiten Anzahl der Kondensatoren zwischen den zweiten Eingang und den Ausgang und einer dritten Anzahl der Kondensatoren auf den Referenzeingang bereitzustellen.

Description

HINTERGRUND
Digital-Zeit-Wandler (DTC) wandeln Digitalinformationen in eine Zeitverzögerung oder eine Phasenverschiebung des Ausgangssignals um. Daher können Digital-Zeit-Wandler verwendet werden, um einen frequenz- oder phasenmodulierten Takt in einem Polarsender zu erzeugen.
Polarmodussender sind in jüngster Zeit dank einer höheren Leistungseffizienz, verglichen mit standardmäßigen IQ-(I = phasengleich; Q = Quadratur)-Sendern, attraktiv geworden. Im Polarmodus wird die Amplitudenmodulation durch einen DAC (DAC = Digital-Analog-Wandler) oder einen RFDAC (RFDAC = Hochfrequenz-Digital-Analog-Wandler) erreicht, während die Phaseninformation durch Modulieren eines Eingangstakts übermittelt wird.
Für niedrige Basisbandfrequenzen, beispielsweise für den GSM-(GSM = globales System für die Mobilkommunikation)-Standard und den UMTS-(UMTS = universelles Mobiltelekommunikationssystem)-Standard, kann die Modulation durch direkte Modulation eines PLL-(PLL = Phasenregelschleife)-Signals erreicht werden. Für moderne Standards, wie LTE (LTE = Langzeitentwicklung), wird die Signalbandbreite auf 40 MHz und darüber erhöht (durch Trägeraggregation), wodurch die PLL-Modulation ineffektiv wird. Folglich wird die Phasen-/Frequenzmodulation durch Modulieren eines von der PLL kommenden Festfrequenzsignals durch einen DTC erreicht.
Die integrale/differenzielle Linearität des DTCs ist eine Schlüssel-Gütezahl für die Leistungsfähigkeit des Wandlers. Eine hohe integrale Nichtlinearität erzeugt Harmonische im Ausgangsspektrum, während eine hohe differenzielle Nichtlinearität wiederum ein hohes Grundrauschen hervorruft. Das Identifizieren und Verringern/Beseitigen von Nichtlinearitätsquellen im DTC ist daher unbedingt erforderlich, um einen sauberen modulierten Takt für den Polarsender zu erreichen.
KURZFASSUNG
Es ist ein Phaseninterpolierer vorgesehen. Der Phaseninterpolierer umfasst mehrere Kondensatoren, einen ersten Eingang für ein Taktsignal, einen zweiten Eingang für ein phasenverschobenes Taktsignal, einen Referenzeingang für ein Referenzsignal und einen Ausgang. Der Phaseninterpolierer ist dafür ausgelegt, an seinem Ausgang ein interpoliertes, moduliertes Phaseninformationssignal durch von einer Modulationsinformation abhängiges Schalten einer ersten Anzahl der Kondensatoren zwischen den ersten Eingang und den Ausgang, einer zweiten Anzahl der Kondensatoren zwischen den zweiten Eingang und den Ausgang und einer dritten Anzahl der Kondensatoren auf den Referenzeingang bereitzustellen.
Es ist ein Digital-Zeit-Wandler vorgesehen. Der Digital-Zeit-Wandler umfasst einen Taktsignalbereitsteller, einen Phaseninterpolierer und ein Tiefpassfilter. Der Taktsignalbereitsteller ist dafür ausgelegt, ein Taktsignal und ein phasenverschobenes Taktsignal bereitzustellen. Der Phaseninterpolierer umfasst mehrere Kondensatoren, einen ersten Eingang, der dafür ausgelegt ist, das Taktsignal zu empfangen, einen zweiten Eingang, der dafür ausgelegt ist, das phasenverschobene Taktsignal zu empfangen, einen Referenzeingang, der dafür ausgelegt ist, ein Referenzsignal zu empfangen, und einen Ausgang. Der Phaseninterpolierer ist dafür ausgelegt, ein interpoliertes, moduliertes Phaseninformationssignal durch von einer Modulationsinformation abhängiges Schalten einer ersten Anzahl der Kondensatoren zwischen den ersten Eingang und den Ausgang, einer zweiten Anzahl der Kondensatoren zwischen den zweiten Eingang und den Ausgang und einer dritten Anzahl der Kondensatoren auf den Referenzeingang bereitzustellen. Das Tiefpassfilter ist dafür ausgelegt, eine Tiefpassfilterung des interpolierten, modulierten Phaseninformationssignals auszuführen, um ein moduliertes Phasensignal zu erhalten.
Es ist eine Mobilkommunikationsvorrichtung vorgesehen. Die Mobilkommunikationsvorrichtung umfasst eine HF-(HF = Hochfrequenz)-Schaltung, die dafür ausgelegt ist, HF-Signale bereitzustellen oder zu empfangen, und einen Antennenport, der mit der HF-Schaltung gekoppelt ist. Die HF-Schaltung umfasst einen Phaseninterpolierer, der mehrere Kondensatoren, einen ersten Eingang, der dafür ausgelegt ist, ein Taktsignal zu empfangen, einen zweiten Eingang, der dafür ausgelegt ist, ein phasenverschobenes Taktsignal zu empfangen, einen Referenzeingang, der dafür ausgelegt ist, ein Referenzsignal zu empfangen, und einen Ausgang umfasst. Der Phaseninterpolierer ist dafür ausgelegt, ein interpoliertes, moduliertes Phaseninformationssignal durch von einer Modulationsinformation abhängiges Schalten einer ersten Anzahl der Kondensatoren zwischen den ersten Eingang und den Ausgang, einer zweiten Anzahl der Kondensatoren zwischen den zweiten Eingang und den Ausgang und einer dritten Anzahl der Kondensatoren auf den Referenzeingang bereitzustellen.
Es ist ein Verfahren zum Betreiben eines Phaseninterpolierers vorgesehen, der mehrere Kondensatoren, einen ersten Eingang, der dafür ausgelegt ist, ein Taktsignal zu empfangen, einen zweiten Eingang, der dafür ausgelegt ist, ein phasenverschobenes Taktsignal zu empfangen, einen Referenzeingang, der dafür ausgelegt ist, ein Referenzsignal zu empfangen, und einen Ausgang umfasst. Das Verfahren umfasst das Bereitstellen eines interpolierten, modulierten Phaseninformationssignals durch von einer Modulationsinformation abhängiges Schalten einer ersten Anzahl der Kondensatoren zwischen den ersten Eingang und den Ausgang, einer zweiten Anzahl der Kondensatoren zwischen den zweiten Eingang und den Ausgang und einer dritten Anzahl der Kondensatoren auf den Referenzeingang.
KURZBESCHREIBUNG DER ZEICHNUNG
Es zeigen:
1 ein Blockdiagramm einer als Beispiel dienenden Mobilkommunikationsvorrichtung,
2 ein Blockdiagramm eines Digital-Zeit-Wandlers,
3 ein Diagramm von Zeitverschiebungen und integralen Nichtlinearitäten von am Ausgang des Phaseninterpolierers und am Ausgang des Tiefpassfilters vorhandenen Signalen, aufgetragen gegen die Eingangsdaten, welche die Anzahl der zwischen den ersten Eingang und den Ausgang geschalteten Kondensatoren definieren,
4 ein Blockdiagramm eines neuen Phaseninterpolierers,
5 ein Diagramm des Taktsignals und des phasenverschobenen Taktsignals, aufgetragen über die Zeit, und ein Diagramm des vom in 2 dargestellten Phaseninterpolierer (am Knoten x ohne das IC-Filter) bereitgestellten interpolierten, modulierten Phaseninformationssignals, aufgetragen über die Zeit,
6A ein Polardiagramm der durch den in 2 dargestellten Digital-Zeit-Wandler erreichbaren Punkte in der komplexen Ebene bei Annahme orthogonaler Takte,
6B ein Diagramm der über den normierten Modulationscode aufgetragenen Phasenverschiebung in Grad des Grundsignals des interpolierten, modulierten Phaseninformationssignals und ein Diagramm der über den normierten Modulationscode aufgetragenen normierten Amplitude des Grundsignals des interpolierten, modulierten Phaseninformationssignals bei Annahme orthogonaler Takte,
6C ein Diagramm der über den normierten Modulationscode aufgetragenen integralen Nichtlinearität in ps der Phasenverschiebung des Grundsignals des interpolierten, modulierten Phaseninformationssignals und ein Diagramm der über den normierten Modulationscode aufgetragenen integralen Nichtlinearität in ps der Phasenverschiebung des Grundsignals des interpolierten, modulierten Phaseninformationssignals bei Annahme orthogonaler Takte bei 4 GHz,
7 ein Blockdiagramm eines Digital-Zeit-Wandlers, der einen Taktsignalbereitsteller, ein Tiefpassfilter, einen Analog-Digital-Wandler und den in 4 dargestellten Phaseninterpolierer umfasst,
8 ein Diagramm des Taktsignals und des phasenverschobenen Taktsignals, aufgetragen über die Zeit, und ein Diagramm des durch den in den 4 und 7 dargestellten Phaseninterpolierer (am Knoten x ohne das IC-Filter) bereitgestellten interpolierten, modulierten Phaseninformationssignals, aufgetragen über die Zeit,
9A ein Polardiagramm der durch den in 7 dargestellten Digital-Zeit-Wandler erreichbaren Punkte in der komplexen Ebene und ein Diagramm der ersten Anzahl von Kondensatoren, der zweiten Anzahl von Kondensatoren und der dritten Anzahl von Kondensatoren, aufgetragen über den normierten Modulationscode bei Annahme orthogonaler Takte,
9B ein Diagramm der über den normierten Modulationscode aufgetragenen Phasenverschiebung in Grad des Grundsignals des interpolierten, modulierten Phaseninformationssignals und ein Diagramm der über den normierten Modulationscode aufgetragenen normierten Amplitude des Grundsignals des interpolierten, modulierten Phaseninformationssignals bei Annahme orthogonaler Takte,
9C ein Diagramm der über den normierten Modulationscode aufgetragenen integralen Nichtlinearität in Grad der Phasenverschiebung des Grundsignals des interpolierten, modulierten Phaseninformationssignals,
10 (einschließlich 10A und 10B) ein Blockdiagramm des in 7 dargestellten Digital-Zeit-Wandlers und Diagramme von an verschiedenen Knoten des Digital-Zeit-Wandlers vorhandenen Signalen,
11 ein Blockdiagramm einer Implementation des in einem Array angeordneten in den 7 und 10 dargestellten Digital-Zeit-Wandlers,
12A ein Blockdiagramm einer Implementation einer Kondensatorzelle des in 11 dargestellten Arrays von Kondensatorzellen,
12B ein Blockdiagramm einer weiteren Implementation einer Kondensatorzelle des in 11 dargestellten Arrays von Kondensatorzellen,
13A ein Blockdiagramm einer weiteren Implementation einer Kondensatorzelle des in 11 dargestellten Arrays von Kondensatorzellen,
13B ein Blockdiagramm einer weiteren Implementation einer Kondensatorzelle des in 11 dargestellten Arrays von Kondensatorzellen,
14 ein Blockdiagramm einer weiteren Implementation einer Kondensatorzelle des in 11 dargestellten Arrays von Kondensatorzellen
15 ein Diagramm von Zeitverschiebungen in ps und integralen Nichtlinearitäten der am Ausgang des Phaseninterpolierers und am Ausgang des Tiefpassfilters vorhandenen Signale, aufgetragen über den Modulationscode bei Annahme orthogonaler Takte bei 4 GHz, und
16 ein Flussdiagramm eines Verfahrens zum Betreiben eines Phaseninterpolierers.
DETAILLIERTE BESCHREIBUNG
In der folgenden Beschreibung sind gleiche oder gleichwertige Elemente oder Elemente mit der gleichen oder gleichwertigen Funktionalität mit den gleichen oder gleichwertigen Bezugszahlen bezeichnet. Es sei bemerkt, dass die folgende Beschreibung in Bezug auf Beispiele gegeben wird, bei denen orthogonale Phasenverschiebungen oder orthogonale Takte bei 4 GHz verwendet werden. Andere Beispiele können jedoch auch andere nicht orthogonale Phasenverschiebungen oder Takte verwenden. Auch können die Takte andere Frequenzen als 4 GHz, beispielsweise höhere oder niedrigere Frequenzen, aufweisen.
1 zeigt ein Blockdiagramm einer als Beispiel dienenden Mobilkommunikationsvorrichtung 100 mit einem digitalen Basisbandprozessor 102, einem HF-Frontend 104, das mit dem Basisbandprozessor 102 gekoppelt ist, und einem Antennenport 106. Der Antennenport 106 ist bereitgestellt, um die Verbindung einer Antenne 108 mit der Mobilkommunikationsvorrichtung 100 zu ermöglichen. Der Basisbandprozessor 102 erzeugt über die Antenne 108 zu sendende Signale, die zum HF-Frontend 104 weitergeleitet werden, um ein Sendesignal zu erzeugen, das zur Übertragung über die Antenne 108 an den Antennenport 106 ausgegeben wird. Das HF-Frontend 104 kann auch Signale über den Antennenport 106 von der Antenne 108 empfangen und dem Basisbandprozessor 102 jeweilige Signale bereitstellen, um die empfangenen Signale zu verarbeiten.
Der nachstehend in weiteren Einzelheiten beschriebene Phasenmodulator kann im HF-Frontend 104 der Mobilkommunikationsvorrichtung implementiert sein. Ferner kann der nachstehend in weiteren Einzelheiten beschriebene Phaseninterpolierer verwendet werden, um einen Digital-Zeit-Wandler (DTC) des HF-Frontends 104 der Mobilkommunikationsvorrichtung 100 zu implementieren oder zu verwirklichen.
Die Mobilkommunikationsvorrichtung 100 kann eine tragbare Mobilkommunikationsvorrichtung sein, und sie kann dafür ausgelegt sein, entsprechend einem Mobilkommunikationsstandard mit anderen Mobilkommunikationsvorrichtungen in der Art anderer Mobilkommunikationsvorrichtungen oder Basisstationen eines Mobilkommunikationsnetzes eine Sprach- und/oder Datenkommunikation auszuführen. Mobilkommunikationsvorrichtungen können einen mobilen Handapparat in der Art eines Mobiltelefons oder eines Smartphones, einen Tablett-PC, ein Breitbandmodem, einen Laptop, ein Notebook, einen Router, einen Switch, einen Repeater oder einen PC umfassen. Auch kann die Mobilkommunikationsvorrichtung 100 eine Basisstation eines Kommunikationsnetzes sein.
2 zeigt ein Blockdiagramm eines als Beispiel dienenden Digital-Zeit-Wandlers 130. Der Digital-Zeit-Wandler 130 kann einen Taktsignalbereitsteller 132, ein Tiefpassfilter 134, einen Phaseninterpolierer 120 und einen Analog-Digital-Wandler 142 umfassen. Der Taktsignalbereitsteller 132 kann dafür ausgelegt sein, ein Taktsignal clk_0 und ein Phasenverschiebungstaktsignal clk_90 bereitzustellen. Der Phaseninterpolierer 120 kann mehrere Kondensatoren 122_1 bis 122_κ, einen ersten Eingang 124_1 für ein Taktsignal clk_0, einen zweiten Eingang 124_2 für ein phasenverschobenes Taktsignal clk_90 und einen Ausgang 126 umfassen. Der Phaseninterpolierer 120 kann dafür ausgelegt sein, ein interpoliertes, moduliertes Phaseninformationssignal 128 durch Schalten einer ersten Anzahl α der Kondensatoren 122_1 bis 122_α zwischen den ersten Eingang 124_1 und den Ausgang 126 und einer zweiten Anzahl 5 der Kondensatoren 122_α + 1 bis 122_κ zwischen den zweiten Eingang 124_2 und den Ausgang 126 (δ = κ – α), abhängig von einer Modulationsinformation, bereitzustellen. Das Tiefpassfilter 134 kann dafür ausgelegt sein, das interpolierte, modulierte Phaseninformationssignal 128 einer Tiefpassfilterung zu unterziehen, um ein moduliertes Phasensignal 136 zu erhalten. Der Analog-Digital-Wandler 142 kann dafür ausgelegt sein, das modulierte Phasensignal 136 in ein moduliertes Taktsignal 144 umzuwandeln.
Der Phaseninterpolierer 120 kann κ Kondensatoren 122_1 bis 122_κ umfassen, wobei κ eine natürliche Zahl größer oder gleich 2 (κ ≥ 2) ist. Überdies kann der Phaseninterpolierer 120 κ = 2ⁿ Kondensatoren 122_1 bis 122_2 ⁿ umfassen, wobei n eine natürliche Zahl größer oder gleich 1 ist (n ≥ 1). Beispielsweise kann der Phaseninterpolierer 120 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024, 2048, 4096, 8192 oder sogar noch mehr Kondensatoren 122_1 bis 122_κ umfassen.
Demgemäß kann der Phaseninterpolierer 120 dafür ausgelegt sein, abhängig von der Modulationsinformation, α Kondensatoren 122_1 bis 122_α von den mehreren Kondensatoren 122_1 bis 122_κ zwischen den ersten Eingang 124_1 und den Ausgang 126 und δ = κ – α (oder δ = 2ⁿ – α) Kondensatoren 122_α + 1 bis 122_κ von den mehreren Kondensatoren 122_1 bis 122_κ zwischen den zweiten Eingang 124_2 und den Ausgang 126 zu schalten.
Wie in 2 dargestellt ist, kann der Phaseninterpolierer 120 mehrere Kondensatorzellen 140_1 bis 140_κ umfassen, wobei jede der mehreren Kondensatorzellen 140_1 bis 140_κ einen von mehreren Invertern 138_1 bis 138_κ und einen der mehreren Kondensatoren 122_1 bis 122_κ, die in Reihe geschaltet sind, umfassen kann. Dabei kann der Phaseninterpolierer 120 dafür ausgelegt sein, abhängig von der Modulationsinformation, jede Kondensatorzelle von den mehreren Kondensatorzellen 140_1 bis 140_κ entweder zwischen den ersten Eingang 124_1 und den Ausgang 126 oder zwischen den zweiten Eingang 124_2 und den Ausgang 126 zu schalten. Mit anderen Worten kann der Phaseninterpolierer 120 dafür ausgelegt sein, abhängig von der Modulationsinformation, eine erste Anzahl α der Kondensatorzellen 140_1 bis 140_α zwischen den ersten Eingang 124_1 und den Ausgang 126 und eine zweite Anzahl δ der Kondensatorzellen 140_α + 1 bis 140_κ zwischen den zweiten Eingang 124_2 und den Ausgang 126 (δ = κ – α) zu schalten.
Es sei bemerkt, dass die Modulationsinformation eine gewünschte Phase oder Phasenverschiebung des modulierten Phasensignals 136 und/oder des modulierten Taktsignals 144 angeben kann. Ferner kann die Modulationsinformation die Anzahl α der zwischen den ersten Eingang 124_1 und den Ausgang 126 zu schaltenden Kondensatoren und/oder die Anzahl δ der zwischen den zweiten Eingang 124_2 und den Ausgang zu schaltenden Kondensatoren angeben, um die gewünschte Phase oder Phasenverschiebung des modulierten Phasensignals 136 und/oder des modulierten Taktsignals 144 zu erreichen.
Nachfolgend wird angenommen, dass gemäß einer Ausführungsform die Modulationsinformation ein Digitalcode mit n Bits ist, wodurch die Anzahl α der Kondensatoren angegeben wird, die zwischen den ersten Eingang 124_1 und den Ausgang 126 zu schalten sind. Der Digitalcode wird nachfolgend als Modulationscode α bezeichnet.
Mit anderen Worten sei mit Bezug auf 2 bemerkt, dass ein Eingangstakt clk_0 und ein phasenverschobener Takt clk_90 (beispielsweise ein um 90 Grad verschobenes Taktsignal) durch ein Kondensatornetz interpoliert werden können. Die Information für die Phase befindet sich in der Amplitude des am Ausgang 126 (Knoten x) des Phaseninterpolierers 120 vorhandenen Signals 128. Die Phaseninformation kann durch Filtern der Grundfrequenz durch ein Tiefpassfilter 134 (beispielsweise ein passives IC-Filter) rekonstruiert werden. Die Phase dieses Signals kann durch Variieren der Anzahl (oder der Zahl) der Einheitskondensatoren, die wiederum mit dem Taktsignal clk_0 oder dem phasenverschobenen Taktsignal clk_90 verbunden sind, geändert werden. Schließlich kann ein Analog-Digital-Wandler 142 (beispielsweise ein CMOS-Puffer) die Sinuswelle am Ausgang 146 (Knoten y) des Tiefpassfilters 134 in ein Digitalsignal 144 umwandeln.
Bei einem gegebenen n-Bit-Digital-Zeit-Wandler (d. h. 2ⁿ) ist die Gesamtzahl der Einheitskondensatoren α die Anzahl (oder die Zahl) der Einheitskondensatoren 122_1 bis 122_α, die mit dem Taktsignal clk_0 (beispielsweise einem 0-Grad-Signal) verbunden sind, und ist δ = 2ⁿ – α die Anzahl (oder die Zahl) der Einheitskondensatoren 122_α + 1 bis 122_κ, die mit dem phasenverschobenen Taktsignal clk_90 (beispielsweise einem 90-Grad-Signal) verbunden sind. Durch Variieren des eingegebenen n-Bit-Digitalcodes α von 0 auf 2ⁿ überspannt die Phase des Ausgangssignals den Bereich zwischen den Phasen des Taktsignals clk_0 und des phasenverschobenen Taktsignals clk_90, beispielsweise von 0 bis 90 Grad.
Die sich ergebende Zeit-/Phasenverschiebung zeigt eine integrale Nichtlinearität (INL), wie anhand der Erörterung aus 3 klar wird.
3 zeigt ein Diagramm von Phasenverschiebungen und integralen Nichtlinearitäten von Signalen, die am Ausgang 144 und am Ausgang 146 vorhanden sind, über den Modulationscode α aufgetragen. Dabei bezeichnet die Ordinate die Zeitverschiebung in ps und die integrale Nichtlinearität (INL) in ps, wobei die Abszisse den Modulationscode α (d. h. die Anzahl α der Kondensatoren in tausenden, die zwischen den ersten Eingang 124_1 und den Ausgang 126 geschaltet sind) bezeichnet. Mit anderen Worten zeigt 3 die Zeitverschiebung und die integrale Nichtlinearität (INL) eines Digital-Zeit-Wandlers am Knoten y und am Knoten Ausgang gegenüber α (auf der Grundlage eines VerilogA-Modells) unter Annahme orthogonaler Takte bei 4 GHz.
Genauer gesagt gibt in 3 eine erste Kurve 10 eine ideale Zeitverschiebung als Referenz an, während eine zweite Kurve 12 die Zeitverschiebung des am Ausgang 146 (Knoten y) des Tiefpassfilters 134 vorhandenen modulierten Phasensignals 136 angibt und eine dritte Kurve 14 die Zeitverschiebung des am Ausgang 145 (Knoten Ausgang) des Digital-Zeit-Wandlers 130 vorhandenen modulierten Taktsignals 144 angibt. Ferner gibt in 3 eine vierte Kurve 16 die integrale Nichtlinearität (INL) des am Ausgang 146 (Knoten y) des Tiefpassfilters 134 vorhandenen modulierten Phasensignals 136 an, während eine fünfte Kurve 18 die integrale Nichtlinearität (INL) des am Ausgang 145 (Knoten Ausgang) des Digital-Zeit-Wandlers 130 vorhandenen modulierten Taktsignals 144 angibt.
Mit anderen Worten zeigt 3 die mit Verilog-A mit orthogonalen 4-GHz-Eingangstakten, einer 10-Bit-Auflösung, segmentiert in 8 Thermometer-codierte Bits und 2 binär gewichtete Bits, modellierte simulierte Zeitverschiebung und integrale Nichtlinearität (INL) für einen Digital-Zeit-Wandler 130. Die große Nichtlinearität am Knoten y (durch die vierte Kurve 16 angegeben) wird zusätzlich durch den Analog-Digital-Wandler 142 (beispielsweise Ausgangspuffer) (durch die fünfte Kurve 18 angegeben) verzerrt.
Nachfolgend wird ein neuer Phaseninterpolierer 121 in 4 beschrieben, der in der Lage ist, die vorstehend beschriebenen Nichtlinearitäten des am Ausgang 146 (Knoten y) des Tiefpassfilters 134 vorhandenen modulierten Phasensignals 136 und des am Ausgang 145 (Knoten Ausgang) des Digital-Zeit-Wandlers 130 vorhandenen modulierten Taktsignals 144 zu verringern (oder sogar zu beseitigen).
4 zeigt ein Blockdiagramm des neuen Phaseninterpolierers 121. Der Phaseninterpolierer 121 umfasst mehrere Kondensatoren 122_1 bis 122_κ, einen ersten Eingang 124_1 für ein Taktsignal clk_0, einen zweiten Eingang 124_2 für ein phasenverschobenes Taktsignal clk_90, einen Referenzeingang 124_3 für ein Referenzsignal ref und einen Ausgang 126. Der Phaseninterpolierer 121 ist dafür ausgelegt, an seinem Ausgang ein interpoliertes, moduliertes Phaseninformationssignal 128 durch Schalten, abhängig von einer Modulationsinformation 129, einer ersten Anzahl γ der Kondensatoren 122_1 bis 122_γ zwischen den ersten Eingang 124_1 und den Ausgang 126, einer zweiten Anzahl η der Kondensatoren 122_γ + 1 bis 122_β zwischen den zweiten Eingang 124_2 und den Ausgang und einer dritten Anzahl ε der Kondensatoren 122_β + 1 bis 122_κ auf den Referenzeingang 124_3 bereitzustellen.
Wie in 4 dargestellt ist, kann der Phaseninterpolierer 121 dafür ausgelegt sein, die dritte Anzahl ε der Kondensatoren 122_β + 1 bis 122_κ zwischen den Referenzeingang 124_3 und den Ausgang 126 zu schalten.
Es sei bemerkt, dass der Phaseninterpolierer 121 κ Kondensatoren 122_1 bis 122_κ umfassen kann, wobei κ eine natürliche Zahl größer oder gleich 2 ist (κ ≥ 2). Überdies kann der Phaseninterpolierer 121 κ = 2ⁿ Kondensatoren 122_1 bis 122_2 ⁿ umfassen, wobei n eine natürliche Zahl größer oder gleich 1 ist (n ≥ 1). Beispielsweise kann der Phaseninterpolierer 121 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024, 2048, 4096, 8192 oder sogar noch mehr Kondensatoren 122_1 bis 122_κ umfassen.
Die erste Anzahl γ der Kondensatoren 122_1 bis 122_γ, die zweite Anzahl η der Kondensatoren 122_γ + 1 bis 122_β und die dritte Anzahl ε der Kondensatoren 122_β + 1 bis 122_κ können die mehreren Kondensatoren 122_1 bis 122_κ bilden. Demgemäß kann die Summe der ersten Anzahl γ der Kondensatoren, der zweiten Anzahl η der Kondensatoren und der dritten Anzahl ε der Kondensatoren gleich den mehreren (oder der Gesamtzahl κ) von Kondensatoren (κ = γ + η + ε) sein.
Daher kann der Phaseninterpolierer 121 dafür ausgelegt sein, abhängig von der Modulationsinformation, γ Kondensatoren 122_1 bis 122_γ der mehreren Kondensatoren 122_1 bis 122_κ mit dem ersten Eingang 124_1 zu verbinden, η Kondensatoren 122_γ + 1 bis 122_β der mehreren Kondensatoren 122_1 bis 122_κ mit dem zweiten Eingang 124_2 zu verbinden und ε Kondensatoren 122_β + 1 bis 122_κ der mehreren Kondensatoren 122_1 bis 122_κ mit dem Referenzeingang 124_3 zu verbinden, wobei γ eine natürliche Zahl größer oder gleich null sein kann, η eine natürliche Zahl größer oder gleich null sein kann und ε eine natürliche Zahl größer oder gleich null sein kann. Mit anderen Worten kann der Phaseninterpolierer 121 dafür ausgelegt sein, abhängig von der Modulationsinformation 129, jeden der mehreren Kondensatoren 122_1 bis 122_κ entweder mit dem ersten Eingang 124_1, mit dem zweiten Eingang 124_2 oder mit dem Referenzeingang 124_3 zu verbinden. Mit anderen Worten kann der Phaseninterpolierer 121 dafür ausgelegt sein, jeden der mehreren Kondensatoren 122_1 bis 122_κ entweder zwischen den ersten Eingang 124_1 und den Ausgang 126, zwischen den zweiten Eingang 124_2 und den Ausgang 126 oder zwischen den Referenzeingang 124_3 und den Ausgang 126 zu schalten.
Es sei bemerkt, dass das Referenzsignal ref, das gemäß Beispielen am Referenzeingang 124_3 vorhanden ist, während wenigstens 3 (oder 4, 5, 10, 20, 50, 100, 1000 oder sogar mehr) Perioden des Taktsignals clk_0 und/oder des phasenverschobenen Taktsignals clk_90 im Wesentlichen konstant ist. Ferner kann das am Referenzeingang 124_3 vorhandene Referenzsignal ref gemäß einer Ausführungsform ein Gleichspannungssignal sein, das keine Wechselspannungskomponente hat. Beispielsweise kann das am Referenzeingang 124_3 vorhandene Referenzsignal ref eine positive Versorgungsspannung Vdd (beispielsweise eine positive Versorgungsspannung Vdd des Phaseninterpolierers 121), eine negative Versorgungsspannung Vcc (beispielsweise eine negative Versorgungsspannung Vcc des Phaseninterpolierers 121) oder ein Massepotential (d. h. der dritte Eingang 124_3 kann ein Masseanschluss sein) sein.
Natürlich ist es auch möglich, dass der Referenzeingang 124_3 ein differenzieller Eingang ist und dass das am differenziellen Referenzeingang 124_3 vorhandene Referenzsignal ref ein differenzielles Signal mit einer ersten Komponente (beispielsweise der positiven Versorgungsspannung Vdd) und einer zweiten Komponente (beispielsweise der negativen Versorgungsspannung Vcc oder dem Massepotential) ist. In diesem Fall kann der Phaseninterpolierer 121 dafür ausgelegt sein, einen ersten Teil ε₁ der dritten Anzahl ε der Kondensatoren mit der ersten Komponente des differenziellen Referenzsignals zu verbinden und einen zweiten Teil ε₂ der dritten Anzahl ε der Kondensatoren mit der zweiten Komponente des differenziellen Referenzsignals zu verbinden, wobei der erste Teil ε₁ und der zweite Teil ε₁ die dritte Anzahl ε der Kondensatoren bilden, d. h. ε = ε₁ + ε₂. Der erste Teil ε₁ und der zweite Teil ε₂ können die gleiche Anzahl (oder Zahl) von Kondensatoren, d. h. ε₁ = ε₂ = ε/2, umfassen. Mit anderen Worten kann der Phaseninterpolierer 121 dafür ausgelegt sein, eine erste Hälfte ε₁ der dritten Anzahl ε der Kondensatoren mit der ersten Komponente des differenziellen Referenzsignals und eine zweite Hälfte ε₂ der dritten Anzahl ε der Kondensatoren mit der zweiten Komponente des differenziellen Referenzsignals zu verbinden.
Die mehreren Kondensatoren 122_1 bis 122_κ können den gleichen Kapazitätswert aufweisen. Natürlich ist es auch möglich, dass die mehreren Kondensatoren 122_1 bis 122_κ verschiedene Kapazitätswerte aufweisen. In diesem Fall kann der Phaseninterpolierer 121 dafür ausgelegt sein, die Kondensatoren von den mehreren Kondensatoren 122_1 bis 122_κ mit dem jeweiligen Eingang 124_1, 124_2 und 124_3 zu verbinden, um die durch die aktuelle Modulationsinformation 129 beschriebene gleiche Modulation bereitzustellen.
Der Phaseninterpolierer 121 kann dafür ausgelegt sein, ansprechend auf eine Änderung der Modulationsinformation 129, die erste Anzahl γ der Kondensatoren 122_1 bis 122_γ, die zwischen den ersten Eingang 124_1 und den Ausgang 126 geschaltet sind, die zweite Anzahl η der Kondensatoren 122_γ + 1 bis 122_β, die zwischen den zweiten Eingang 124_2 und den Ausgang 126 geschaltet sind, und die dritte Anzahl ε der Kondensatoren 122_β + 1 bis 122_κ, die mit dem Referenzeingang 124_3 verbunden sind, zu steuern oder zu regeln, so dass die Änderung der Modulationsinformation 129 zu einer im Wesentlichen linearen Phasenverschiebung eines Grundsignals des interpolierten, modulierten Phaseninformationssignals 128 führt.
Überdies kann der Phaseninterpolierer 121 dafür ausgelegt sein, ansprechend auf eine Änderung der Modulationsinformation 129, die erste Anzahl γ der Kondensatoren 122_1 bis 122_γ, die zwischen den ersten Eingang 124_1 und den Ausgang 126 geschaltet sind, die zweite Anzahl η der Kondensatoren 122_γ + 1 bis 122_β, die zwischen den zweiten Eingang 124_2 und den Ausgang 126 geschaltet sind, und die dritte Anzahl ε der Kondensatoren 122_β + 1 bis 122_κ, die mit dem Referenzeingang 124_3 verbunden sind, zu steuern oder zu regeln, so dass trotz der Änderung der Modulationsinformation 129 die Amplitude eines Grundsignals des interpolierten, modulierten Phaseninformationssignals 128 im Wesentlichen konstant gehalten wird.
Das phasenverschobene Taktsignal clk_90 kann eine phasenverschobene Version des Taktsignals clk_0 sein, und die Phasenverschiebung kann im Bereich von 5° bis 179° liegen, beispielsweise bei 5°, 10°, 20°, 30°, 40°, 50° 60°, 70°, 80°, 90°, 100°, 110°, 120°, 130°, 140°, 150°, 160°, 170°, 179° einer phasenverschobenen Version des Taktsignals clk.
Die Modulationsinformation 129 kann eine gewünschte Phase oder Phasenverschiebung des Grundsignals des interpolierten, modulierten Phaseninformationssignals 128 angeben (das Grundsignal des interpolierten, modulierten Phaseninformationssignals 128 kann durch Tiefpassfiltern des interpolierten, modulierten Phaseninformationssignals 128 erhalten werden). Ferner kann die Modulationsinformation 129 mindestens zwei Anzahlen aus der ersten Anzahl γ der zwischen den ersten Eingang 124_1 und den Ausgang 126 zu schaltenden Kondensatoren, der zweiten Anzahl η der zwischen den zweiten Eingang 124_2 und den Ausgang 126 zu schaltenden Kondensatoren und der dritten Anzahl ε der zwischen den Referenzeingang 124_3 und den Ausgang 126 zu schaltenden Kondensatoren angeben, um die gewünschte Phase oder Phasenverschiebung des Grundsignals des interpolierten, modulierten Phaseninformationssignals 128 zu erreichen.
Nachfolgend werden Unterschiede zwischen dem in 2 dargestellten Phaseninterpolierer 120 des Digital-Zeit-Wandlers 130 und dem in 4 dargestellten Phaseninterpolierer 121 detailliert beschrieben.
Dabei wird angenommen, dass beide Phaseninterpolierer (d. h. der in 2 dargestellte Phaseninterpolierer 120 und der in 4 dargestellte Phaseninterpolierer 121) die gleiche Modulationsinformation 129 empfangen, wie den Modulationscode α. In diesem Fall kann der in 4 dargestellte Phaseninterpolierer 121 dafür ausgelegt sein, den Modulationscode α in mindestens zwei von der ersten Anzahl γ der zwischen den ersten Eingang 124_1 und den Ausgang 126 zu schaltenden Kondensatoren, der zweiten Anzahl η der zwischen den zweiten Eingang 124_2 und den Ausgang 126 zu schaltenden Kondensatoren und der dritten Anzahl ε der zwischen den Referenzeingang 124_3 und den Ausgang 126 zu schaltenden Kondensatoren zu wandeln, zu transformieren oder vorzuverzerren. Es sei bemerkt, dass die erste Anzahl γ von Kondensatoren, die zweite Anzahl η von Kondensatoren und die dritte Anzahl ε von Kondensatoren digital codiert (sie können beispielsweise jeweils einen Bereich von 1 bis 2ⁿ aufweisen) sein können und demgemäß als y-Code, n-Code und e-Code bezeichnet werden.
Wie überdies anhand der nachstehenden Erörterung klar werden wird, wurden zwei Hauptquellen für die Nichtlinearität im in 2 dargestellten Digital-Zeit-Wandler auf der Grundlage der Phaseninterpolation identifiziert.
5 zeigt ein Diagramm des Taktsignals clk_0 und des phasenverschobenen Taktsignals clk_90, die über die Zeit aufgetragen sind, und ein Diagramm des durch den in 2 dargestellten Phaseninterpolierer 120 am Knoten x bereitgestellten interpolierten, modulierten Phaseninformationssignals 128, das über die Zeit aufgetragen ist, unter der Annahme, dass das IC-Filter nicht vorhanden ist. In 5 bezeichnen die Ordinaten die normierten Amplituden der jeweiligen Signale, während die Abszissen die Zeit bezeichnen.
Wie in 5 dargestellt ist, ist zwischen ¼ T und ½ T die normierte Amplitude des Taktsignals clk_0 eins und die normierte Amplitude des phasenverschobenen Taktsignals clk_90 null (d. h. nur die erste Anzahl α von Kondensatoren 122_1 bis 122_α, die mit dem ersten Eingang 124_1 verbunden sind, empfängt ein Taktsignal mit einer normierten Amplitude von eins), was dazu führt, dass die normierte Amplitude des interpolierten, modulierten Phaseninformationssignals 128 α/2ⁿ beträgt.
Zwischen ½ T und ¾ T ist die normierte Amplitude des Taktsignals clk_0 null und ist die normierte Amplitude des phasenverschobenen Taktsignals clk_90 null. Demgemäß ist auch die Summe der normierten Amplituden null.
Zwischen ¾ T und T ist die normierte Amplitude des Taktsignals clk_0 null und ist die normierte Amplitude des phasenverschobenen Taktsignals clk_90 eins (d. h. nur die zweite Anzahl δ von Kondensatoren 122_α + 1 bis 122_κ, die mit dem zweiten Eingang 124_2 verbunden sind, empfängt ein Taktsignal mit einer normierten Amplitude von eins), was dazu führt, dass die normierte Amplitude des interpolierten, modulierten Phaseninformationssignals 128 1 – α/2ⁿ beträgt.
Es sei bemerkt, dass zwischen 0 T und ¼ T sowohl die normierte Amplitude des Taktsignals clk_0 als auch die normierte Amplitude des phasenverschobenen Taktsignals clk_90 eins betragen (d. h. alle Kondensatoren 122_1 bis 122_κ empfangen Taktsignale mit einer normierten Amplitude von eins), was dazu führt, dass die normierte Amplitude des interpolierten, modulierten Phaseninformationssignals 128 eins beträgt, was sein Maximalwert ist.
Mit anderen Worten sei mit Bezug auf den in 2 dargestellten Digital-Zeit-Wandler 130 unter der Annahme, dass das Tiefpassfilter 134 (beispielsweise IC-Filter) vom Ausgang 126 (Knoten x) des Phaseninterpolierers 120 getrennt ist, bemerkt, dass die resultierende Wellenform am Ausgang 126 (Knoten x) eine Treppenstufenwellenform ist, wie in 5 dargestellt ist (auf die Versorgungsspannung Vdd des Phaseninterpolierers 120 unter der Annahme keiner Verluste normiert), abhängig vom Eingangscode α (aus Gründen der Einfachheit wird ein 0,5-Vdd-Gleich-Vorspannungspunkt am Knoten x angenommen).
Im in 2 dargestellten Phaseninterpolierer 120 sind α Kondensatoren mit dem Taktsignal clk_0 verbunden und sind die restlichen 2ⁿ – α Kondensatoren mit dem phasenverschobenen Taktsignal clk_90 verbunden, wobei impliziert wird, dass die Summe der phasengleichen a₁-Komponente und der Quadratur-b₁-Komponente konstant ist (a₁ + b₁ = konstant).
Die normierte phasengleiche a₁-Komponente und die normierte Quadratur-b₁-Komponente des Grundtons (der Grundton kann durch Filtern des Signals 128 (des interpolierten, modulierten Phaseninformationssignals) am Ausgang 126 (Knoten x) des Phaseninterpolierers 120 in 2 mit einem Tiefpassfilter 134 (beispielsweise IC-Filter) erreicht werden) können folgendermaßen berechnet werden:
6A zeigt ein Polardiagramm der Punkte (Kurve 170) in der komplexen Ebene, die durch den in 2 dargestellten Digital-Zeit-Wandler 130 erreichbar sind. Dabei bezeichnet die Ordinate die Quadratur-b₁-Komponente des Grundsignals des interpolierten, modulierten Phaseninformationssignals 128, während die Abszisse die phasengleiche a₁-Komponente des Grundsignals des interpolierten, modulierten Phaseninformationssignals 128 bezeichnet.
Wie in 6A dargestellt ist, ist die Ortskurve der durch den in 2 dargestellten Digital-Zeit-Wandler 130 erreichbaren komplexen Punkte 170 daher eine gerade Linie in der komplexen Ebene.
Es ergeben sich wiederum die normierte Amplitude A und die Phasenverschiebung φ des Grundtons (des Grundsignals des interpolierten, modulierten Phaseninformationssignals 128):
6B zeigt ein Diagramm der Phasenverschiebung (Kurve 172) in Grad des Grundsignals des interpolierten, modulierten Phaseninformationssignals 128, über den normierten Modulationscode α aufgetragen, und ein Diagramm der normierten Amplitude (Kurve 174) des Grundsignals des interpolierten, modulierten Phaseninformationssignals 128, über den normierten Modulationscode α aufgetragen. Mit anderen Worten zeigt 6B die phasenverschobene und normierte Amplitude des Grundtons gegenüber dem Code. Der normierte Modulationscode α (oder α-Code) ist α/2ⁿ.
6C zeigt ein Diagramm der intrinsischen integralen Nichtlinearität in Grad (Kurve 176) der Phasenverschiebung des Grundsignals des interpolierten, modulierten Phaseninformationssignals 128, über den normierten Modulationscode α aufgetragen, und ein Diagramm der integralen Nichtlinearität in ps (Kurve 178) der Amplitude des Grundsignals des interpolierten, modulierten Phaseninformationssignals 128, über den normierten Modulationscode α aufgetragen. Mit anderen Worten zeigt 6C die integrale Nichtlinearität des Digital-Zeit-Wandlers 130 in der Phase und der Zeit (unter der Annahme eines orthogonalen 4-GHz-Eingangstakts) gegenüber dem Code (Matlab-Modelle). Der normierte Modulationscode α (oder α-Code) ist α/2ⁿ.
Wie in 6B dargestellt ist, ist die Phasenverschiebung nicht linear mit dem Eingangscode α, wodurch eine in der Implementation des Digital-Zeit-Wandlers 130 (6C) inhärente Nichtlinearität eingebracht wird. Es ist ersichtlich, wie die berechnete Nichtlinearität qualitativ und quantitativ die simulierte Nichtlinearität für den Knoten y, d. h. nach dem Tiefpassfilter (beispielsweise IC-Filter) 134, wie in 2 erwähnt, reproduziert.
Überdies ist die Amplitude der Sinuswelle am Ausgang 146 des Tiefpassfilters 134 (oder des Knotens y) gegenüber dem eingegebenen Digitalcode α nicht konstant (6B). Dies impliziert, dass das den Ausgangspuffer 142 ansteuernde Signal am Auslösepunkt eine codeabhängige Anstiegsrate aufweist, wodurch bewirkt wird, dass eine zusätzliche Nichtlinearität durch den Ausgangspuffer 142 (siehe 2) erzeugt wird.
Die beiden intrinsischen Nichtlinearitätsquellen können durch geeignete digitale Vorverzerrung des eingegebenen Codes beseitigt werden. Daher besteht das Ziel darin, 1) eine lineare Phasenverschiebung gegenüber dem eingegebenen Code α zu erreichen, und 2) eine konstante Amplitude der Sinuswelle am Ausgang 146 (Knoten y) des Tiefpassfilters 134, wodurch der Ausgangspuffer 142 angesteuert wird, zu erreichen.
Eine Sinuswelle mit einer konstanten Amplitude am Ausgang 146 (Knoten y) des Tiefpassfilters 134 entspricht einer kreisförmigen Bahn der polaren Auftragung. Anhand 6A ist ersichtlich, dass die maximale Amplitude A_cir für eine kreisförmige Bahn, die durch den betrachteten Digital-Zeit-Wandler 130 erreichbar ist, 1/√2 der maximalen Amplitude A_max, d. h. der Amplitude bei einer Phasenverschiebung von 45°, ist:
Kleinere Amplituden können auch erreicht werden, es ist jedoch wichtig, die Amplitude der Sinuswelle zu maximieren, um den Ausgangspuffer 142 mit steilen ansteigenden und abfallenden Flanken anzusteuern, wodurch der Stromverbrauch des Puffers 142 minimiert wird und das Rauschverhalten verbessert wird.
Durch Setzen der Randbedingungen 1) einer linearen Phasenverschiebung und 2) einer konstanten Amplitude kann die Abhängigkeit der phasengleichen a₁-Komponente und der Quadratur-b₁-Komponente vom eingegebenen Code α berechnet werden:
Wie erwartet, müssen die phasengleiche a₁-Komponente und die Quadratur-b₁-Komponente (des Grundsignals des interpolierten Phaseninformationssignals 128) eine Kosinus- bzw. Sinusabhängigkeit vom eingegebenen Code α aufweisen, um 1) eine lineare Phasenverschiebung und 2) eine konstante Amplitude der Sinuswelle am Ausgang 146 (Knoten y) des Tiefpassfilters 134 zu erreichen.
Folglich ist die Summe der phasengleichen a₁-Komponente und der Quadratur-b₁-Komponente (des Grundsignals des interpolierten Phaseninformationssignals 128) nicht mehr konstant. Dies bedeutet, dass wiederum ein Teil der Digital-Zeit-Wandlerzellen (oder Kondensatorzellen oder Kondensatoren) weder mit dem Taktsignal clk_0 noch mit dem phasenverschobenen Taktsignal clk_90 verbunden werden muss, sondern einfach ausgeschaltet werden muss. Für diese Zellen (Kondensatorzellen) können die Kondensatoren mit einer Wechselspannungsmasse, d. h. entweder mit einer positiven Versorgungsspannung Vdd oder mit Masse, verbunden werden. Um eine symmetrische Wellenform um den am Ausgang 126 (Knoten x) des Phaseninterpolierers 120 festgelegten Gleich-Vorspannungspunkt zu erreichen, kann die Hälfte der Kondensatorzellen, die ausgeschaltet sind, mit der positiven Versorgungsspannung Vdd verbunden werden, während die andere Hälfte der Kondensatorzellen, die ausgeschaltet sind, an Masse gelegt werden kann.
7 zeigt ein Blockdiagramm eines Digital-Zeit-Wandlers 130 mit einem Taktsignalbereitsteller 132, einem Tiefpassfilter 134, einem Analog-Digital-Wandler 142 und dem in 4 dargestellten Phaseninterpolierer 121. Wie bereits erwähnt wurde, ist der Phaseninterpolierer dafür ausgelegt, abhängig von der Modulationsinformation 129, eine erste Anzahl γ der Kondensatoren 122_1 bis 122_γ zwischen den ersten Eingang 124_1 und den Ausgang 126 zu schalten, eine zweite Anzahl η der Kondensatoren 122_γ + 1 bis 122_β zwischen den zweiten Eingang 124_2 und den Ausgang zu schalten und eine dritte Anzahl ε der Kondensatoren 122_β + 1 bis 122_κ mit dem Referenzeingang 124_3 zu verbinden.
Ferner kann der Digital-Zeit-Wandler 130 eine Vorverzerrungseinheit 148 umfassen, die dafür ausgelegt ist, die Modulationsinformation 129 zu empfangen und Steuersignale 149_1 und 149_2 bereitzustellen, welche den Phaseninterpolierer 121 steuern, um die erste Anzahl γ der Kondensatoren 122_1 bis 122_γ zwischen den ersten Eingang 124_1 und den Ausgang 126 zu schalten, die zweite Anzahl η der Kondensatoren 122_γ + 1 bis 122_β zwischen den zweiten Eingang 124_2 und den Ausgang 126 zu schalten und die dritte Anzahl ε der Kondensatoren 122_β + 1 bis 122_κ mit dem Referenzeingang 124_3 zu verbinden.
Das erste Steuersignal 149_1 von den Steuersignalen 149_1 und 149_2 kann die erste Anzahl γ der Kondensatoren angeben, während ein zweites Steuersignal 149_2 von den Steuersignalen 149_1 und 149_2 die dritte Anzahl ε der Kondensatoren angeben kann.
Ferner kann die Vorverzerrungseinheit 148 dafür ausgelegt sein, den Phaseninterpolierer 121 zu steuern, um, ansprechend auf eine Änderung der Modulationsinformation 129, die erste Anzahl γ der Kondensatoren 122_1 bis 122_γ, die zwischen den ersten Eingang 124_1 und den Ausgang 126 geschaltet sind, die zweite Anzahl η der Kondensatoren 122_γ + 1 bis 122_β, die zwischen den zweiten Eingang 124_2 und den Ausgang 126 geschaltet sind, und die dritte Anzahl ε der Kondensatoren 122_β + 1 bis 122_κ, die mit dem Referenzeingang 124_3 verbunden sind, zu variieren, so dass die Änderung der Modulationsinformation 129 zu einer im Wesentlichen linearen Phasenverschiebung des modulierten Phasensignals 136 führt.
Überdies kann die Vorverzerrungseinheit 148 dafür ausgelegt sein, den Phaseninterpolierer 121 zu steuern, um, ansprechend auf eine Änderung der Modulationsinformation 129, die erste Anzahl γ der Kondensatoren 122_1 bis 122_γ, die zwischen den ersten Eingang 124_1 und den Ausgang 126 geschaltet sind, die zweite Anzahl η der Kondensatoren 122_γ + 1 bis 122_β, die zwischen den zweiten Eingang 124_2 und den Ausgang 126 geschaltet sind, und die dritte Anzahl ε der Kondensatoren 122_β + 1 bis 122_κ, die mit dem Referenzeingang 124_3 verbunden sind, zu variieren, so dass trotz der Änderung der Modulationsinformation 129 die Amplitude des modulierten Phasensignals 136 im Wesentlichen konstant gehalten wird.
Der Digital-Zeit-Wandler 130 kann ferner einen Analog-Digital-Wandler 142 umfassen, der dafür ausgelegt ist, das modulierte Phasensignal 136 in ein moduliertes Taktsignal 144 umzuwandeln. Wie in 7 angegeben ist, kann der Analog-Digital-Wandler 142 durch einen oder mehrere kaskadierte Inverter implementiert sein.
Wie in 7 dargestellt ist, kann der Phaseninterpolierer 121 mehrere Kondensatorzellen 140_1 bis 140_κ umfassen, wobei jede der mehreren Kondensatorzellen 140_1 bis 140_κ einen der mehreren Kondensatoren 122_1 bis 122_κ umfasst, wobei jede Kondensatorzelle gesteuert wird (beispielsweise durch die Steuersignale 149_1 und 149_2), um, abhängig von der Modulationsinformation, ihren Kondensator entweder mit dem ersten Eingang 124_1, dem zweiten Eingang 124_2 oder dem Referenzeingang 124_3 zu verbinden.
Mit anderen Worten besteht die vorgeschlagene Anordnung eines linearen Digital-Zeit-Wandlers 130 auf der Grundlage des Phaseninterpolierers 121 (siehe 7) aus den folgenden Schlüsselbestandteilen: 1) einer Digital-Zeit-Wandlerzelle (oder Kondensatorzelle), die, falls sie eingeschaltet ist, entweder mit dem ersten Eingang 124_1 verbunden ist, an dem das Taktsignal clk_0 vorhanden ist, oder mit dem zweiten Eingang 124_2 verbunden ist, an dem das phasenverschobene Taktsignal clk_90 vorhanden ist, wobei die Zelle (oder Kondensatorzelle) andernfalls ausgeschaltet ist, so dass der Kondensator auf den Referenzeingang 124_3 geschaltet ist, an dem das Referenzsignal, beispielsweise die Wechselspannungsmasse (beispielsweise eine positive Versorgungsspannung Vdd oder ein Massepotential), vorhanden ist, und 2) einer Vorverzerrungslogik 148, die den eingegebenen n-Bit-Digitalcode α (Modulationscode α) in einen Digitalcode γ, der die Anzahl der mit dem Taktsignal clk_0 verbundenen Zellen bereitstellt, und einen Digitalcode ε, der die Anzahl der ausgeschalteten Zellen bereitstellt, umwandelt.
Auf diese Weise gibt es für den Code α γ Zellen (Kondensatorzellen 140_1 bis 140_γ), die mit dem ersten Eingang 124_1 verbunden sind, an dem das Taktsignal clk_0 vorhanden ist, ε Zellen (Kondensatorzellen 140_β + 1 bis 140_κ), die ausgeschaltet sind (beispielsweise mit dem Referenzeingang 124_3 verbunden sind), und η = 2ⁿ – γ – ε Zellen (Kondensatorzellen 140_γ + 1 bis 140_β), die mit dem zweiten Eingang 124_2 verbunden sind, an dem das phasenverschobene Taktsignal clk_90 vorhanden ist.
8 zeigt ein Diagramm des Taktsignals clk_0 und des phasenverschobenen Taktsignals clk_90, über die Zeit aufgetragen, und ein Diagramm des vom Phaseninterpolierer 121 am Knoten x, wie in den 4 und 7 dargestellt ist, bereitgestellten interpolierten, modulierten Phaseninformationssignals 128, über die Zeit aufgetragen und unter der Annahme, dass das IC-Filter nicht vorhanden ist. In 8 bezeichnen die Ordinaten die normierten Amplituden der jeweiligen Signale, während die Abszissen die Zeit bezeichnen. Mit anderen Worten zeigt 8 ein Diagramm der eingegebenen Takte clk_0 und clk_90 und ein Diagramm der Wellenform am Knoten x für den in 7 dargestellten Digital-Zeit-Wandler 130, falls das Tiefpassfilter 134 (beispielsweise IC-Filter) getrennt ist.
Wie in 8 dargestellt ist, ist die normierte Amplitude des interpolierten, modulierten Phaseninformationssignals 128 γ/2ⁿ, während die normierte Amplitude des Taktsignals clk_0 eins ist und die normierte Amplitude des phasenverschobenen Taktsignals clk_90 null ist (beispielsweise zwischen ¼ T und ½ T), weil nur die erste Anzahl γ von Kondensatoren 122_1 bis 122_γ, die mit dem ersten Eingang 124_1 verbunden sind, ein Taktsignal mit einer normierten Amplitude von eins empfängt.
Zwischen ½ T und ¾ T ist die normierte Amplitude des Taktsignals clk_0 null und ist die normierte Amplitude des phasenverschobenen Taktsignals clk_90 null. Demgemäß ist auch die Summe der normierten Amplituden null.
Während die normierte Amplitude des Taktsignals clk_0 null ist und die normierte Amplitude des phasenverschobenen Taktsignals clk_90 eins ist (beispielsweise zwischen ¾ T und T), beträgt die normierte Amplitude des interpolierten, modulierten Phaseninformationssignals 128 η/2ⁿ, weil nur die zweite Anzahl η der Kondensatoren 122_γ + 1 bis 122_β, die mit dem zweiten Eingang 124_2 verbunden sind, ein Taktsignal mit einer normierten Amplitude von eins empfängt.
Es sei bemerkt, dass, während die normierte Amplitude des Taktsignals clk_0 und die normierte Amplitude des phasenverschobenen Taktsignals clk_90 eins betragen (beispielsweise zwischen 0 T und ¼ T), die normierte Amplitude des interpolierten, modulierten Phaseninformationssignals 128 (γ + η)/2ⁿ beträgt, weil nur die erste Anzahl γ der Kondensatoren 122_1 bis 122_γ, die mit dem ersten Eingang 124_1 verbunden sind, und die zweite Anzahl η der Kondensatoren 122_γ + 1 bis 122_β, die mit dem zweiten Eingang 124_2 verbunden sind, Taktsignale mit einer normierten Amplitude von eins empfangen.
Demgemäß ist der in den 4 und 7 dargestellte Phaseninterpolierer 121 im Gegensatz zum in 2 dargestellten Phaseninterpolierer 120 auch in der Lage, die Amplitude des interpolierten, modulierten Phaseninformationssignals 128 in den Perioden einzustellen, während derer die normierte Amplitude des Taktsignals clk_0 und die normierte Amplitude des phasenverschobenen Taktsignals clk_90 eins sind (beispielsweise zwischen 0 T und ¼ T). Die Schritte können in einem Fall, in dem ein Takt eins ist und der andere Takt null ist, wegen γ, η und ε unabhängig eingestellt werden.
Mit anderen Worten stellt der vorgeschlagene Digital-Zeit-Wandler 130 eine Treppenstufenwellenform am Ausgang 126 (oder am Knoten x ohne IC-Filter) des in 8 dargestellten Phaseninterpolierers 121 bereit (auf die positive Versorgungsspannung Vdd des Phaseninterpolierers 121 normiert). Es ist offensichtlich, dass im Gegensatz zum in 2 dargestellten Digital-Zeit-Wandler 130 auch der Maximalwert der Treppenstufen mit dem eingegebenen Digitalcode (Modulationscode α) moduliert werden kann.
Die normierten phasengleichen a₁- und Quadratur-b₁-Komponenten des Grundtons für die Anordnung des in 7 dargestellten vorgeschlagenen Digital-Zeit-Wandlers 130 können folgendermaßen berechnet werden:
Durch Einsetzen ergibt sich:
Die digitale Vorverzerrung lässt sich leicht definieren:
9A zeigt ein Polardiagramm der durch den in 7 dargestellten Digital-Zeit-Wandler 130 erreichbaren Punkte 180 (durchgezogene Linie) in der komplexen Ebene. Dabei bezeichnet die Ordinate die Quadratur-b₁-Komponente des Grundsignals des interpolierten, modulierten Phaseninformationssignals 128, während die Abszisse die phasengleiche a₁-Komponente des Grundsignals des interpolierten, modulierten Phaseninformationssignals 128 bezeichnet.
Wie in 9A dargestellt ist, ist die Ortskurve der durch den in 7 dargestellten Digital-Zeit-Wandler 130 erreichbaren komplexen Punkte daher eine kreisförmige Linie in der komplexen Ebene.
Ferner zeigt 9A ein Diagramm der ersten Anzahl γ von Kondensatoren, der zweiten Anzahl η von Kondensatoren und der dritten Anzahl ε von Kondensatoren, aufgetragen über den normierten α-Code. Der normierte α-Code ist α/2ⁿ.
Es sei bemerkt, dass in 9A zum Vergleich eine Kurve 170 (gestrichelte Linie) komplexe Punkte angibt, die durch den in 2 dargestellten Digital-Zeit-Wandler 130 erreichbar sind.
9B zeigt ein Diagramm der Phasenverschiebung 182 (durchgezogene Linie) in Grad des Grundsignals des durch den in 7 dargestellten Phaseninterpolierer bereitgestellten interpolierten, modulierten Phaseninformationssignals 128, über den normierten α-Code aufgetragen, und ein Diagramm der normierten Amplitude 184 (durchgezogene Linie) des Grundsignals des durch den in 7 dargestellten Phaseninterpolierer 121 bereitgestellten interpolierten, modulierten Phaseninformationssignals 128, über den normierten α-Code aufgetragen. Mit anderen Worten zeigt 9B die Phasenverschiebung und die normierte Amplitude des Grundtons gegenüber dem Code. Der normierte α-Code ist α/2ⁿ.
Zum Vergleich gibt in 9B eine Kurve 172 (gestrichelte Linie) die Phasenverschiebung in Grad des Grundsignals des durch den in 2 dargestellten Phaseninterpolierer bereitgestellten interpolierten, modulierten Phaseninformationssignals 128 an, während eine Kurve 174 (gestrichelte Linie) die normierte Amplitude des Grundsignals des durch den in 2 dargestellten Phaseninterpolierer 120 bereitgestellten interpolierten, modulierten Phaseninformationssignals 128 angibt.
9C zeigt ein Diagramm der intrinsischen integralen Nichtlinearität 186 (durchgezogene Linie) in Grad der Phasenverschiebung des Grundsignals des durch den in 7 dargestellten Phaseninterpolierer 121 bereitgestellten interpolierten, modulierten Phaseninformationssignals 128, über den normierten α-Code aufgetragen. Mit anderen Worten zeigt 9C die integrale Nichtlinearität des in 7 dargestellten Digital-Zeit-Wandlers 130 in der Phase gegenüber dem Code (Matlab-Modelle). Der normierte α-Code ist α/2ⁿ.
Auch gibt in 9C zum Vergleich eine Kurve 176 (gestrichelte Linie) die integrale Nichtlinearität in ps der Phasenverschiebung des Grundsignals des vom in 2 dargestellten Phaseninterpolierer 120 bereitgestellten interpolierten, modulierten Phaseninformationssignals 128 an.
Zusammenfassend sei bemerkt, dass die untere Auftragung aus 9A die vorverzerrten Digitalcodes gegenüber dem eingegebenen Code α darstellt. Die sich ergebende Ortskurve der durch die in 7 dargestellte Digital-Zeit-Wandleranordnung erreichbaren komplexen Punkte ist in der oberen Auftragung aus 9B dargestellt. Wie erwartet handelt es sich um eine kreisförmige Bahn im 0°–90° Quadranten. Die normierte Amplitude A des Grundtons ist konstant, und die Phasenverschiebung φ ist gegenüber dem eingegebenen Code α linear (9B). Daher wird die integrale Nichtlinearität des Digital-Zeit-Wandlers 130 am Knoten y beseitigt. Die konstante Amplitude der Sinuswelle am Knoten y minimiert wiederum die durch den Ausgangspuffer 142 eingebrachte Verzerrung.
Es sei bemerkt, dass die vorstehend präsentierte digitale Vorverzerrung auf eine beliebige Art eines Digital-Zeit-Wandlers auf der Grundlage einer gewichteten Interpolation zweier orthogonaler Phasen angewendet werden kann.
10 zeigt ein Blockdiagramm des Digital-Zeit-Wandlers 130 und Diagramme von Signalen, die an verschiedenen Knoten des Digital-Zeit-Wandlers 130 vorhanden sind.
Ein erstes Diagramm 150 zeigt eine Wellenform des am Ausgang 126 des Phaseninterpolierers 121 bereitgestellten interpolierten, modulierten Phaseninformationssignals 128. Dabei bezeichnet die Ordinate die Amplitude in Volt, während die Abszisse die Zeit in ns bezeichnet.
Ein zweites Diagramm 152 zeigt eine Wellenform des vom Tiefpassfilter 134 an seinem Ausgang 146 (Knoten filt) bereitgestellten modulierten Phasensignals 136. Dabei bezeichnet die Ordinate die Amplitude in Volt, während die Abszisse die Zeit in ns bezeichnet.
Ein drittes Diagramm 154 zeigt eine Wellenform des durch den Analog-Digital-Wandler 142 bereitgestellten modulierten Taktsignals 144. Dabei bezeichnet die Ordinate die Amplitude in Volt, während die Abszisse die Zeit in ns bezeichnet.
Mit anderen Worten zeigt 10 ein Konzept eines Digital-Zeit-Wandlers 130, wobei ein Teil der Einheitszellen (Kondensatorzellen 140_1 bis 140_κ) auch ausgeschaltet sein kann. Es sei bemerkt, dass die erzeugte Sinuswelle am Ausgang 126 (Knoten y) des Phaseninterpolierers 121 eine konstante Amplitude aufweist, wobei die durch den Ausgangspuffer 142 herbeigeführte codeabhängige Verzerrung beseitigt ist.
11 zeigt ein Blockdiagramm eines Digital-Zeit-Wandlers 130. Der Phaseninterpolierer 121 des Digital-Zeit-Wandlers 130 kann ein Array in Linien und Spalten angeordneter Kondensatorzellen 140_1 bis 140_κ umfassen. Jede Kondensatorzelle des Arrays von Kondensatorzellen 140_1 bis 140_κ umfasst einen der mehreren Kondensatoren 122_1 bis 122_κ, wobei jede der mehreren Kondensatorzellen 140_1 bis 140_κ gesteuert wird, um ihren Kondensator, abhängig von der Modulationsinformation 119, entweder mit dem ersten Eingang 124_1, dem zweiten Eingang 124_2 oder dem Referenzeingang 124_3 zu verbinden.
Ferner kann jede Kondensatorzelle von dem Array von Kondensatorzellen 140_1 bis 140_κ einen Multiplexer umfassen, der dafür ausgelegt ist, den Kondensator 122_1 bis 122_κ der jeweiligen Kondensatorzelle 140_1 bis 140_κ, abhängig von der Modulationsinformation 129, entweder mit dem ersten Eingang 124_1 des Phaseninterpolierers 121, dem zweiten Eingang 124_2 des Phaseninterpolierers 121 oder dem Referenzeingang 124_3 des Phaseninterpolierers 121 zu verbinden.
Beispielsweise kann die erste Kondensatorzelle 140_1 von den mehreren Kondensatorzellen 140_1 bis 140_κ einen ersten Multiplexer und einen ersten Kondensator 122_1 umfassen. Der erste Multiplexer kann dafür ausgelegt sein, abhängig von der Modulationsinformation 129, den ersten Kondensator 122_1 entweder mit dem ersten Eingang 124_1 des Phaseninterpolierers 121, dem zweiten Eingang 124_2 des Phaseninterpolierers 121 oder dem Referenzeingang 124_3 des Phaseninterpolierers 121 zu verbinden.
Ähnlich kann die zweite Kondensatorzelle 140_2 von den mehreren Kondensatorzellen 140_1 bis 140_κ einen zweiten Multiplexer und einen zweiten Kondensator 122_2 umfassen. Der zweite Multiplexer kann dafür ausgelegt sein, abhängig von der Modulationsinformation 129, den zweiten Kondensator 122_2 entweder mit dem ersten Eingang 124_1 des Phaseninterpolierers 121, dem zweiten Eingang 124_2 des Phaseninterpolierers 121 oder dem Referenzeingang 124_3 des Phaseninterpolierers 121 zu verbinden.
Alternativ kann jede Kondensatorzelle von dem Array von Kondensatorzellen 140_1 bis 140_κ einen Multiplexer und einen Umgehungsschalter umfassen. Der Multiplexer kann dafür ausgelegt sein, den Kondensator 122_1 bis 122_κ der jeweiligen Kondensatorzelle 140_1 bis 140_κ, abhängig von der Modulationsinformation 129, entweder mit dem ersten Eingang 124_1 des Phaseninterpolierers 121 oder mit dem zweiten Eingang 124_2 des Phaseninterpolierers zu verbinden. Der Umgehungsschalter kann dafür ausgelegt sein, abhängig von der Modulationsinformation 129, den Kondensator 122_1 bis 122_κ der jeweiligen Kondensatorzelle 140_1 bis 140_κ mit dem Referenzeingang 124_3 des Phaseninterpolierers 121 zu verbinden (wodurch die durch den Multiplexer verwirklichte Verbindung umgangen wird).
Es sei bemerkt, dass in 11 der Phaseninterpolierer 121 gemäß einer Ausführungsform ein Array von Kondensatorzellen 140_1 bis 140_κ umfasst. Der Phaseninterpolierer 121 kann ein Array von 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024, 2048, 4096, 8192 oder sogar noch mehr Kondensatorzellen 140_1 bis 140_κ umfassen.
Der Phaseninterpolierer 121 kann dafür ausgelegt sein, die Modulationsinformation 129 in mehreren Zeilensteuersignalen und mehreren Spaltensteuersignalen unter Verwendung eines Thermometercodes zu transformieren und die Kondensatorzellen 140_1 bis 140_κ mit den Zeilensteuersignalen und den Spaltensteuersignalen zu steuern.
Ferner kann der Phaseninterpolierer 121 einen Spaltendecodierer 190, der dafür ausgelegt ist, die mehreren Spaltensteuersignale auf der Grundlage der Modulationsinformation 129 bereitzustellen, und einen Zeilendecodierer 192, der dafür ausgelegt ist, die mehreren Zeilensteuersignale auf der Grundlage der Modulationsinformation 129 bereitzustellen, umfassen.
Beispielsweise können der Spaltendecodierer 190 und der Zeilendecodierer 192, wie in 10 dargestellt ist, mit der Vorverzerrungseinheit 148 verbunden sein. Die Vorverzerrungseinheit 148 kann dafür ausgelegt sein, die Modulationsinformation 129 zu empfangen und die Steuersignale 149_1 und 149_2 (beispielsweise die Codes γ und ε) zum Steuern des Phaseninterpolierers 121 auf der Grundlage der Modulationsinformation 129 bereitzustellen. Dabei kann der Spaltendecodierer 190 des Phaseninterpolierers 121 dafür ausgelegt sein, die mehreren Spaltensteuersignale auf der Grundlage wenigstens eines der von der Vorverzerrungseinheit 148 bereitgestellten Steuersignale 149_1 und 149_2 bereitzustellen, während der Zeilendecodierer 192 dafür ausgelegt sein kann, die mehreren Zeilensteuersignale auf der Grundlage wenigstens eines der von der Vorverzerrungseinheit 148 bereitgestellten Steuersignale 149_1 und 149_2 bereitzustellen.
Ferner kann der Taktsignalbereitsteller 132 des Digital-Zeit-Wandlers 130 einen Phasenmultiplexer 194 umfassen, der gesteuert wird, um, abhängig von der Modulationsinformation 129, zwei von wenigstens drei Taktsignalen mit unterschiedlichen Phasenverschiebungen als das Taktsignal clk_0 und das phasenverschobene Taktsignal clk_90 bereitzustellen.
Der Phasenmultiplexer 194 kann mit der Vorverzerrungseinheit 148 verbunden sein, wobei die Vorverzerrungseinheit 148 dafür ausgelegt sein kann, abhängig von der Modulationsinformation 129, den Phasenmultiplexer 194 zu steuern (beispielsweise über ein weiteres Steuersignal 149_3), um zwei der mindestens drei Taktsignale mit unterschiedlichen Phasenverschiebungen als das Taktsignal clk_0 und das phasenverschobene Taktsignal clk_90 bereitzustellen.
Beispielsweise kann der Phasenmultiplexer 194 ein erstes Taktsignal mit einer ersten Phase (beispielsweise 0°), ein zweites Taktsignal mit einer zweiten Phase (beispielsweise 90°), ein drittes Taktsignal mit einer dritten Phase (beispielsweise 180°) und ein viertes Taktsignal mit einer vierten Phase (beispielsweise 270°) empfangen. Die Vorverzerrungseinheit 148 kann dafür ausgelegt sein, den Phasenmultiplexer 194 zu steuern, um zwei der vier Taktsignale als das Taktsignal clk_0 und das phasenverschobene Taktsignal clk_90 bereitzustellen, wie das erste Taktsignal und das zweite Taktsignal, das zweite Taktsignal und das dritte Taktsignal, das dritte Taktsignal und das vierte Taktsignal oder das vierte Taktsignal und das erste Taktsignal.
Mit anderen Worten kann der Phaseninterpolierer 121 ein Kondensatorarray 140_1 bis 140_κ mit einem Multiplexer sein. Es kann matrixartig angeordnet sein, wie in 11 dargestellt ist. Der Digital-Zeit-Wandler 130 mit dem Phasenmultiplexer 194 ermöglicht eine Phasendrehung und eine Phasenverschiebung um 360°. Bei einem gegebenen eingegebenen Code α von n + 2 Bits können die beiden höchstwertigen Bits (MSB) den Quadranten definieren und dem Phasenmultiplexer 194 zugeführt werden, um die geeigneten beiden orthogonalen Phasen auszuwählen. Die restlichen n Bits können vorverzerrt werden, um y- und e-Codes zu erzeugen.
Für verschiedene Frequenzkanäle kann die Frequenz der Eingangstakte entsprechend geändert werden, und das Tiefpassfilter 134 (beispielsweise IC-Filter) kann wiederum für eine optimale Funktionsweise des Digital-Zeit-Wandlers 130 abgestimmt (geeignet abgestimmt) werden.
12A zeigt eine mögliche Implementation einer Kondensatorzelle 140_i des in 11 dargestellten Arrays von Kondensatorzellen 140_1 bis 140_κ. Die Kondensatorzelle 140_i kann einen Kondensator 122_i von den mehreren Kondensatoren 122_1 bis 122_κ, einen Multiplexer 194_i von den mehreren Multiplexern 194_i, einen Umgehungsschalter 196_i von mehreren Umgehungsschaltern und einen lokalen Decodierer 198_i von mehreren lokalen Decodierern 198_i umfassen.
Wie bereits erwähnt wurde, kann der Multiplexer 194_i dafür ausgelegt sein, abhängig von der Modulationsinformation 129, den Kondensator 122_i der jeweiligen Kondensatorzelle 140_i entweder mit dem ersten Eingang 124_1 des Phaseninterpolierers 121 oder mit dem zweiten Eingang 124_2 des Phaseninterpolierers 121 zu verbinden. Der Umgehungsschalter 196_i kann dafür ausgelegt sein, abhängig von der Modulationsinformation 129, den Kondensator 122_i der jeweiligen Kondensatorzelle 140_i mit dem Referenzeingang 124_3 des Phaseninterpolierers 121 zu verbinden, wenn keiner der Eingänge des Multiplexers ausgewählt wird, d. h. wenn sich der Multiplexer in seinem Dreierzustand befindet.
Der lokale Decodierer 198_i kann dafür ausgelegt sein, wenigstens ein Steuersignal zum Steuern der jeweiligen Kondensatorzelle 140_i bereitzustellen, um seinen Kondensator 122_i, abhängig von einem Spaltensteuersignal col von den mehreren Spaltensteuersignalen und einem Zeilensteuersignal row von den mehreren Zeilensteuersignalen, entsprechend der jeweiligen Kondensatorzelle 122_i, entweder mit dem ersten Eingang 124_1 des Phaseninterpolierers 121, mit dem zweiten Eingang 124_2 des Phaseninterpolierers 121 oder mit dem Referenzeingang 124_3 des Phaseninterpolierers 121 zu verbinden. Überdies kann der lokale Decodierer 198_i dafür ausgelegt sein, mindestens ein Steuersignal zum Steuern der jeweiligen Kondensatorzelle 140_i, ferner abhängig von einem weiteren Spaltensteuersignal on_col von mehreren weiteren Spaltensteuersignalen und einem weiteren Zeilensteuersignal on_row von mehreren weiteren Zeilensteuersignalen, entsprechend der jeweiligen Kondensatorzelle 122_i, bereitzustellen.
Beispielsweise kann der lokale Decodierer 198_i dafür ausgelegt sein, ein erstes Steuersignal sel0 zum Steuern der Kondensatorzelle 140_i (oder genauer des Multiplexers 194_i der jeweiligen Kondensatorzelle 140_i), um den Kondensator 122_i der jeweiligen Kondensatorzelle 140_i mit dem ersten Eingang 124_1 des Phaseninterpolierers 121 zu verbinden, ein zweites Steuersignal sel90 zum Steuern der Kondensatorzelle 140_i (oder genauer des Multiplexers 194_i der jeweiligen Kondensatorzelle 140_i), um den Kondensator 122_i der jeweiligen Kondensatorzelle 140_i mit dem zweiten Eingang 124_2 des Phaseninterpolierers 121 zu verbinden, und ein drittes Steuersignal pdwn zum Steuern der Kondensatorzelle 140_i (oder genauer gesagt, abhängig von der Implementation der Kondensatorzelle 140_i, des Multiplexers 194_i oder des Umgehungsschalters 196_i der jeweiligen Kondensatorzelle 140_i), um den Kondensator 122_i der jeweiligen Kondensatorzelle 140_i mit dem Referenzeingang 124_3 des Phaseninterpolierers 121 zu verbinden, bereitzustellen.
Es sei bemerkt, dass das erste Steuersignal sel0 ein differenzielles Steuersignal mit einer ersten Komponente sel0p und einer zweiten Komponente sel0n sein kann. Ähnlich kann das zweite Steuersignal sel90 ein differenzielles Steuersignal mit einer ersten Komponente sel90p und einer zweiten Komponente sel90n sein.
Ferner kann der lokale Decodierer 198_i dafür ausgelegt sein, ein Spaltensteuersignal col zu empfangen, das einer Spalte mit einer höheren Ordnung entspricht, und das jeweilige Spaltensteuersignal col und das jeweilige Zeilensteuersignal row, abhängig vom der Spalte mit der höheren Ordnung entsprechenden Spaltensteuersignal col, zu überschreiben.
Zusätzlich kann der lokale Decodierer 198_i dafür ausgelegt sein, ein weiteres Spaltensteuersignal on_col zu empfangen, das einer Spalte mit einer höheren Ordnung entspricht, und das jeweilige weitere Spaltensteuersignal on_col und das jeweilige weitere Zeilensteuersignal on_row, abhängig vom der Spalte mit der höheren Ordnung entsprechenden weiteren Spaltensteuersignal on_col, zu überschreiben.
Es sei bemerkt, dass das Spaltensteuersignal col und das Zeilensteuersignal row angeben können, ob der Kondensator 122_i der jeweiligen Kondensatorzelle 140_i auf den ersten Eingang 124_1 des Phaseninterpolierers 121 oder den zweiten Eingang 124_2 des Phaseninterpolierers 121 zu schalten ist, während das weitere Spaltensteuersignal on_col und das weitere Zeilensteuersignal on_row angeben können, ob der Kondensator 122_i der jeweiligen Kondensatorzelle 140_i auf den Referenzeingang 124_3 zu schalten ist (beispielsweise ein- oder auszuschalten ist).
Wie in 12A dargestellt ist, kann der Multiplexer 194_i durch ein erstes Übertragungsgatter 200_i, das dafür ausgelegt ist, den Kondensator 122_i, abhängig von der ersten Komponente sel0p und der zweiten Komponente sel0n des differenziellen ersten Steuersignals sel0, mit dem ersten Eingang 124_1 des Phaseninterpolierers 121 zu verbinden, und durch ein zweites Übertragungsgatter 202_i, das dafür ausgelegt ist, den Kondensator 122_i, abhängig von der ersten Komponente sel90p und der zweiten Komponente sel90n des differenziellen zweiten Steuersignals sel90, mit dem zweiten Eingang 124_2 des Phaseninterpolierers 121 zu verbinden, implementiert werden.
Der Umgehungsschalter 196_i kann durch einen Transistor (beispielsweise einen NMOS-Transistor) implementiert werden, der dafür ausgelegt ist, den Kondensator 122_i, abhängig vom dritten Steuersignal pdwn, das ferner von sel0 und sel90 abhängt, mit dem dritten Eingang 124_2 des Phaseninterpolierers 121 zu verbinden.
Mit Bezug auf 12A sei bemerkt, dass der Multiplexer 194_i ferner einen ersten Inverter 204_i und einen zweiten Inverter 206_i umfassen kann. Der erste Inverter 204_i und das erste Übertragungsgatter 200_i können in Reihe zwischen den ersten Eingang 124_1 des Phaseninterpolierers 121 und einen Ausgang 208_i des Multiplexers 194_i geschaltet sein, während der zweite Inverter 206_i und das zweite Übertragungsgatter 202_i in Reihe zwischen den zweiten Eingang 124_2 des Phaseninterpolierers 121 und den Ausgang 208_i des Multiplexers 194_i geschaltet sein können.
Der Umgehungsschalter 196_i kann in Reihe zwischen den Ausgang 208_i des Multiplexers 194_i und den Referenzeingang 124_3 des Phaseninterpolierers geschaltet sein.
Die Kondensatorzelle 140_i kann ferner einen Inverter 210_i umfassen, wobei der Inverter 210_i und der Kondensator 122_i in Reihe zwischen den Ausgang 208_i des Multiplexers 194_i und den Ausgang 126 des Phaseninterpolierers 121 geschaltet sein können.
Mit anderen Worten zeigt 12A eine Implementation einer Digital-Zeit-Wandlerzelle 140_i mit einer durch Übertragungsgatter 200_i und 202_i implementierten Dreizustandsmultiplexierung. Der NMOS-Transistor 196_i verbindet den Kondensator 122_i mit dem Referenzeingang 124_3 (beispielsweise Masse) im Ausschaltzustand. Die komplementäre Implementation kann durch einen mit dem Referenzeingang 124_3 (beispielsweise einer positiven Versorgungsspannung Vdd) verbundenen PMOS-Transistor erhalten werden.
12B zeigt eine weitere mögliche Implementation einer Kondensatorzelle 140_i des in 11 dargestellten Arrays von Kondensatorzellen 140_1 bis 140_κ. Im Gegensatz zu 12A kann der Multiplexer 194_i durch einen ersten Dreizustandspuffer 212_i, der dafür ausgelegt ist, den Kondensator 122_i, abhängig von der ersten Komponente sel0p und der zweiten Komponente sel0n des differenziellen ersten Steuersignals sel0, mit dem ersten Eingang 124_1 des Phaseninterpolierers 121 zu verbinden, und durch einen zweiten Dreizustandspuffer 214_i, der dafür ausgelegt ist, den Kondensator 122_i, abhängig von der ersten Komponente sel90p und der zweiten Komponente sel90n des differenziellen zweiten Steuersignals sel90, mit dem zweiten Eingang 124_2 des Phaseninterpolierers 121 zu verbinden, implementiert sein.
13A zeigt eine weitere mögliche Implementation einer Kondensatorzelle 140_i des in 11 dargestellten Arrays von Kondensatorzellen 140_1 bis 140k.
Im Gegensatz zu den 13A und 13B umfasst die Kondensatorzelle 140_i einen Multiplexer 194, der dafür ausgelegt ist, abhängig von der Modulationsinformation 129, den Kondensator 122_i der jeweiligen Kondensatorzelle 140_i entweder mit dem ersten Eingang 124_1 des Phaseninterpolierers 121, mit dem zweiten Eingang 124_2 des Phaseninterpolierers 121 oder mit dem Referenzeingang 124_3 (der in diesem Beispiel Masse ist) des Phaseninterpolierers 121 zu verbinden.
In 13A ist der Multiplexer durch ein erstes NAND-Gatter 216_i, ein zweites NAND-Gatter 218_i und ein drittes NAND-Gatter 220_i implementiert. Ein erster Eingang des ersten NAND-Gatters 216_i kann mit dem lokalen Decodierer 198_i verbunden werden, um das erste Steuersignal sel0 zu empfangen, während ein zweiter Eingang des ersten NAND-Gatters 216_i mit dem ersten Eingang 124_1 des Phaseninterpolierers 121 verbunden werden kann, um das Taktsignal clk_0 zu empfangen. Ein erster Eingang des zweiten NAND-Gatters 218_i kann mit dem lokalen Decodierer 198_i verbunden werden, um das zweite Steuersignal sel90 zu empfangen, während ein zweiter Eingang des zweiten NAND-Gatters 218_i mit dem zweiten Eingang 124_2 des Phaseninterpolierers 121 verbunden werden kann, um das phasenverschobene Taktsignal clk_90 zu empfangen. Ein erster Eingang des dritten NAND-Gatters 220_i kann mit einem Ausgang des ersten NAND-Gatters 216_i verbunden werden, während ein zweiter Eingang des dritten NAND-Gatters 220_i mit einem Ausgang des zweiten NAND-Gatters 218_i verbunden werden kann. Ein Ausgang des dritten NAND-Gatters 220_i kann mit dem Ausgang 208_i des Multiplexers 194_i verbunden werden.
13B zeigt eine weitere mögliche Implementation einer Kondensatorzelle 140_i des in 11 dargestellten Arrays von Kondensatorzellen 140_1 bis 140_κ (worin anders als in 13A eine Verbindung mit dem Referenzsignal Vdd dargestellt ist).
Im Gegensatz zu 13A ist der Multiplexer durch ein erstes NOR-Gatter 216_i, ein zweites NOR-Gatter 218_i und ein drittes NOR-Gatter 220_i implementiert. Ein erster Eingang des ersten NOR-Gatters 216_i kann mit dem lokalen Decodierer 198_i verbunden werden, um das erste Steuersignal sel0 zu empfangen, während ein zweiter Eingang des ersten NOR-Gatters 216_i mit dem ersten Eingang 124_1 des Phaseninterpolierers 121 verbunden werden kann, um das Taktsignal clk_0 zu empfangen. Ein erster Eingang des zweiten NOR-Gatters 218_i kann mit dem lokalen Decodierer 198_i verbunden werden, um das zweite Steuersignal sel90 zu empfangen, während ein zweiter Eingang des zweiten NOR-Gatters 218_i mit dem zweiten Eingang 124_2 des Phaseninterpolierers 121 verbunden werden kann, um das phasenverschobene Taktsignal clk_90 zu empfangen. Ein erster Eingang des dritten NOR-Gatters 220_i kann mit einem Ausgang des ersten NOR-Gatters 216_i verbunden werden, während ein zweiter Eingang des dritten NOR-Gatters 220_i mit einem Ausgang des zweiten NOR-Gatters 218_i verbunden werden kann. Ein Ausgang des dritten NOR-Gatters 220_i kann mit dem Ausgang 208_i des Multiplexers 194_i verbunden werden.
14 zeigt eine weitere mögliche Implementation einer Kondensatorzelle 140_i des in 11 dargestellten Arrays von Kondensatorzellen 140_1 bis 140k.
Im Gegensatz zu den 12A und 12B ist der Multiplexer 194_i durch ein erstes NAND-Gatter 216_i, ein zweites NAND-Gatter 218_i und ein drittes NAND-Gatter 220_i implementiert. Ein erster Eingang des ersten NAND-Gatters 216_i kann mit dem lokalen Decodierer 198_i verbunden werden, um das erste Steuersignal sel0 zu empfangen, während ein zweiter Eingang des ersten NAND-Gatters 216_i mit dem ersten Eingang 124_1 des Phaseninterpolierers 121 verbunden werden kann, um das Taktsignal clk_0 zu empfangen. Ein erster Eingang des zweiten NAND-Gatters 218_i kann mit dem lokalen Decodierer 198_i verbunden werden, um das zweite Steuersignal sel90 zu empfangen, während ein zweiter Eingang des zweiten NAND-Gatters 218_i mit dem zweiten Eingang 124_2 des Phaseninterpolierers 121 verbunden werden kann, um das phasenverschobene Taktsignal clk_90 zu empfangen. Ein erster Eingang des dritten NAND-Gatters 220_i kann mit einem Ausgang des ersten NAND-Gatters 216_i verbunden werden, während ein zweiter Eingang des dritten NAND-Gatters 220_i mit einem Ausgang des zweiten NAND-Gatters 218_i verbunden werden kann. Ein Ausgang des dritten NAND-Gatters 220_i kann mit dem Ausgang 208_i des Multiplexers 194_i verbunden werden (eine komplementäre Lösung kann unter Verwendung von NOR-Gattern bereitgestellt werden).
Ferner ist der Umgehungsschalter 196_i im Gegensatz zu den 12A und 12B durch ein XNOR-Gatter implementiert. Ein erster Eingang des XNOR-Gatters 196_i kann mit dem Ausgang 208_i des Multiplexers 194_i verbunden werden, während ein zweiter Eingang des XNOR-Gatters 196_i mit dem lokalen Decodierer 198_i verbunden werden kann, um das dritte Steuersignal offsel zu empfangen, während ein Ausgang des XNOR-Gatters 196_i mit dem Kondensator 122_i verbunden werden kann.
Mit anderen Worten zeigt 14 eine Implementation einer Digital-Zeit-Wandlerzelle 140_i, wobei die Multiplexierung durch NAND-Gatter 216_i bis 220_i implementiert ist (eine komplementäre Lösung kann unter Verwendung von NOR-Gattern bereitgestellt werden). Im Ausschaltzustand kann der Kondensator 122_i durch geeignetes Ansteuern des XNOR-Gatters 196_i entweder mit der positiven Versorgungsspannung Vdd oder mit Masse verbunden werden.
15 zeigt ein Diagramm der Zeitverschiebung und der integralen Nichtlinearität (INL) am Ausgang 126 des Phaseninterpolierers 121 und am Ausgang 146 des Tiefpassfilters 136, über den Modulationscode α aufgetragen. Mit anderen Worten zeigt 15 die Zeitverschiebung und die Nichtlinearität an den Knoten x und Ausgang gegenüber α für den in 7 dargestellten Digital-Zeit-Wandler 130 (auf der Grundlage des VerilogA-Modells). Dabei bezeichnet die Ordinate die Zeitverschiebung in ps und die integrale Nichtlinearität (INL) in ps unter der Annahme orthogonaler 4-GHz-Eingangsphasen, während die Abszisse den Modulationscode α bezeichnet (die Anzahl α der Kondensatoren in tausenden).
Insbesondere gibt in 15 eine erste Kurve 240 eine ideale Zeitverschiebung als Referenz an, während eine zweite Kurve 242 die Zeitverschiebung des am Ausgang 146 (Knoten y) des Tiefpassfilters 134 vorhandenen modulierten Phasensignals 136 angibt und während eine dritte Kurve 246 die Zeitverschiebung des am Ausgang 145 (Knoten Ausgang) des Digital-Zeit-Wandlers 130 vorhandenen modulierten Taktsignals 144 angibt. Ferner gibt in 15 eine vierte Kurve 246 die integrale Nichtlinearität (INL) des am Ausgang 146 (Knoten y) des Tiefpassfilters 134 vorhandenen modulierten Phasensignals 136 an, während eine fünfte Kurve 246 die integrale Nichtlinearität (INL) des am Ausgang 145 (Knoten Ausgang) des Digital-Zeit-Wandlers 130 vorhandenen modulierten Taktsignals 144 angibt.
Wie in 15 dargestellt ist, sind die erste Kurve 240, die zweite Kurve 242 und die dritte Kurve 244 überlagert, so dass nur eine Kurve sichtbar ist. Wie anhand der unteren Auftragung klar ist, ist die integrale Nichtlinearität minimiert und verbleibt nur der Quantisierungsfehler.
Mit anderen Worten zeigen Simulationen, dass die Nichtlinearität des in den 7, 10 und 11 dargestellten Digital-Zeit-Wandlers 130 verringert (oder sogar minimiert) ist. 15 zeigt die simulierte Zeitverschiebung und Nichtlinearität (Digital-Zeit-Wandlerzellen (Kondensatorzellen 140_1 bis 140_κ) sind mit Verilog-A modelliert) bei 4-GHz-Eingangstakten, einer 10-Bit-Auflösung, einer Segmentierung in 8 Thermometer-codierte Bits und 2 binär gewichteten Bits. Die integrale Nichtlinearität ist durch die digitale Vorverzerrung, durch die Digital-Zeit-Wandler-Einheitszelle (Kondensatorzellen 140_1 bis 140_κ) ermöglicht, verringert (oder sogar beseitigt). Es ist ersichtlich, dass dank der Sinuswelle konstanter Amplitude am Knoten y keine zusätzliche Verzerrung durch den Ausgangspuffer 142 eingebracht wird.
Der vorstehend beschriebene Digital-Zeit-Wandler beruht auf einer Phaseninterpolation, wodurch eine digitale Vorverzerrung ermöglicht wird. Die Digital-Zeit-Wandler-Einheitszelle (Kondensatorzelle) im Einschaltzustand ist entweder mit dem Taktsignal (beispielsweise einem 0°-Takt) oder mit dem phasenverschobenen Taktsignal (beispielsweise einem um 90° verschobenen Takt) verbunden, wobei die Zelle ansonsten ausgeschaltet ist, d. h. der Kondensator mit dem Referenzeingang 124_3 verbunden ist, an dem beispielsweise eine Wechselspannungsmasse (beispielsweise eine positive Versorgungsspannung Vdd oder ein Massepotential) vorhanden ist.
Ferner stellt der vorstehend beschriebene Digital-Zeit-Wandler eine digitale Vorverzerrung des eingegebenen Digitalcodes (Modulationscode α) bereit, wodurch zwei Hauptquellen der Nichtlinearität beseitigt werden. Die präsentierte digitale Vorverzerrung kann auf eine beliebige Art eines Digital-Zeit-Wandlers auf der Grundlage einer gewichteten Interpolation zweier orthogonaler Phasen angewendet werden.
Ferner stellt der vorstehend beschriebene Digital-Zeit-Wandler ein Kondensatorarray mit einem in einem Array angeordneten Multiplexer bereit.
Ferner stellt der vorstehend beschriebene Digital-Zeit-Wandler einen Phasenmultiplexer für eine Phasenverzögerung um 360° und/oder eine Phasendrehung bereit. Dabei kann der Digital-Zeit-Wandler ein abstimmbares IC-Filter zum Verbessern der Filterung des Grundtons umfassen.
16 zeigt ein Flussdiagramm eines Verfahrens 300 zum Betreiben eines Phaseninterpolierers, der mehrere Kondensatoren, einen ersten Eingang für ein Taktsignal, einen zweiten Eingang für ein phasenverschobenes Taktsignal, einen Referenzeingang für ein Referenzsignal und einen Ausgang umfasst. Das Verfahren 300 umfasst das Bereitstellen eines interpolierten, modulierten Phaseninformationssignals durch von einer Modulationsinformation abhängiges Schalten einer ersten Anzahl der Kondensatoren zwischen den ersten Eingang und den Ausgang, einer zweiten Anzahl der Kondensatoren zwischen den zweiten Eingang und den Ausgang und einer dritten Anzahl der Kondensatoren auf den Referenzeingang bei 302.
Wenngleich einige Aspekte in Zusammenhang mit einer Vorrichtung beschrieben wurden, ist klar, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens repräsentieren, wobei ein Block oder eine Vorrichtung einem Verfahrensschritt oder einem Merkmal eines Verfahrensschritts entspricht. Analog repräsentieren in Zusammenhang mit einem Verfahrensschritt beschriebene Aspekte auch eine Beschreibung eines entsprechenden Blocks oder Elements oder Merkmals einer entsprechenden Vorrichtung. Einige oder alle Verfahrensschritte können durch eine (oder unter Verwendung einer) Hardwarevorrichtung in der Art eines Mikroprozessors, eines programmierbaren Computers oder einer elektronischen Schaltung ausgeführt werden. Einer oder mehrere der wichtigsten Verfahrensschritte können durch eine solche Vorrichtung ausgeführt werden.
Die Implementation kann in Hardware oder in Software erfolgen oder unter Verwendung eines digitalen Speichermediums, beispielsweise einer Diskette, einer DVD, einer Blu-ray-Scheibe, einer CD, eines ROMs, eines PROMs, eines EPROMs, eines EEPROMs oder eines FLASH-Speichers ausgeführt werden, worauf elektronisch lesbare Steuersignale gespeichert sind, die mit einem programmierbaren Computersystem zusammenwirken (oder zusammenwirken können), so dass das jeweilige Verfahren ausgeführt wird. Ein Datenträger kann bereitgestellt werden, der elektronisch lesbare Steuersignale aufweist, die mit einem programmierbaren Computersystem zusammenwirken können, so dass das hier beschriebene Verfahren ausgeführt wird.
Die Implementation kann auch in Form eines Computerprogrammprodukts mit einem Programmcode in einem nicht flüchtigen Medium erfolgen, wobei der Programmcode dafür ausgelegt ist, das Verfahren auszuführen, wenn das Computerprogrammprodukt auf einem Computer läuft. Der Programmcode kann auf einem maschinenlesbaren Träger gespeichert sein.
Das vorstehend Beschriebene dient lediglich der Erläuterung, und es ist zu verstehen, dass Modifikationen und Abänderungen der Anordnungen und der Einzelheiten, die hier beschrieben wurden, anderen Fachleuten verständlich sein werden. Daher soll eine Einschränkung nur durch den Schutzumfang der anliegenden Ansprüche und nicht durch die spezifischen Einzelheiten, die vorstehend zur Beschreibung und Erklärung präsentiert wurden, gegeben sein.

Claims

Phaseninterpolierer, welcher Folgendes umfasst: mehrere Kondensatoren, einen ersten Eingang, der dafür ausgelegt ist, ein Taktsignal zu empfangen, einen zweiten Eingang, der dafür ausgelegt ist, ein phasenverschobenes Taktsignal zu empfangen, einen Referenzeingang, der dafür ausgelegt ist, ein Referenzsignal zu empfangen, und einen Ausgang, wobei der Phaseninterpolierer dafür ausgelegt ist, an seinem Ausgang ein interpoliertes, moduliertes Phaseninformationssignal durch von einer Modulationsinformation abhängiges Schalten einer ersten Anzahl der Kondensatoren zwischen den ersten Eingang und den Ausgang, einer zweiten Anzahl der Kondensatoren zwischen den zweiten Eingang und den Ausgang und einer dritten Anzahl der Kondensatoren auf den Referenzeingang bereitzustellen.
Phaseninterpolierer nach Anspruch 1, wobei der Phaseninterpolierer mehrere Inverter umfasst, wobei der Phaseninterpolierer dafür ausgelegt ist, die erste Anzahl der Kondensatoren über eine erste Anzahl der Inverter mit dem ersten Eingang zu verbinden, die zweite Anzahl der Kondensatoren über eine zweite Anzahl der Inverter mit dem zweiten Eingang zu verbinden und die dritte Anzahl der Kondensatoren über eine dritte Anzahl der Inverter mit dem Referenzeingang zu verbinden.
Phaseninterpolierer nach einem der vorhergehenden Ansprüche, wobei die erste Anzahl der Kondensatoren, die zweite Anzahl der Kondensatoren und die dritte Anzahl der Kondensatoren die mehreren Kondensatoren bilden.
Phaseninterpolierer nach einem der vorhergehenden Ansprüche, wobei der Phaseninterpolierer dafür ausgelegt ist, ansprechend auf eine Änderung der Modulationsinformation, die erste Anzahl der Kondensatoren, die zwischen den ersten Eingang und den Ausgang geschaltet werden, die zweite Anzahl der Kondensatoren, die zwischen den zweiten Eingang und den Ausgang geschaltet werden, und die dritte Anzahl der Kondensatoren, die mit dem Referenzeingang verbunden werden, zu steuern oder zu regeln, so dass die Änderung der Modulationsinformation zu einer im Wesentlichen linearen Phasenverschiebung eines Grundsignals des interpolierten, modulierten Phaseninformationssignals führt.
Phaseninterpolierer nach einem der vorhergehenden Ansprüche, wobei der Phaseninterpolierer dafür ausgelegt ist, ansprechend auf eine Änderung der Modulationsinformation, die erste Anzahl der Kondensatoren, die zwischen den ersten Eingang und den Ausgang geschaltet werden, die zweite Anzahl der Kondensatoren, die zwischen den zweiten Eingang und den Ausgang geschaltet werden, und die dritte Anzahl der Kondensatoren, die mit dem Referenzeingang verbunden werden, zu steuern oder zu regeln, so dass trotz der Änderung der Modulationsinformation eine Amplitude eines Grundsignals des interpolierten, modulierten Phaseninformationssignals im Wesentlichen konstant gehalten wird.
Phaseninterpolierer nach einem der vorhergehenden Ansprüche, wobei jeder von den mehreren Kondensatoren den gleichen Kapazitätswert aufweist.
Phaseninterpolierer nach einem der vorhergehenden Ansprüche, wobei der Phaseninterpolierer dafür ausgelegt ist, die dritte Anzahl der Kondensatoren zwischen den Referenzeingang und den Ausgang zu schalten.
Phaseninterpolierer nach einem der vorhergehenden Ansprüche, wobei das phasenverschobene Taktsignal eine phasenverschobene Version des Taktsignals ist.
Phaseninterpolierer nach einem der vorhergehenden Ansprüche, wobei der Phaseninterpolierer mehrere Kondensatorzellen umfasst, wobei jede Kondensatorzelle von den mehreren Kondensatorzellen einen Kondensator der mehreren Kondensatoren umfasst, wobei jede Kondensatorzelle gesteuert wird, um, abhängig von der Modulationsinformation, ihren Kondensator entweder mit dem ersten Eingang, dem zweiten Eingang oder dem Referenzeingang zu verbinden.
Phaseninterpolierer nach Anspruch 9, wobei jede Kondensatorzelle der mehreren Kondensatorzellen einen Multiplexer, der dafür ausgelegt ist, abhängig von der Modulationsinformation, den Kondensator der jeweiligen Kondensatorzelle entweder mit dem ersten Eingang, dem zweiten Eingang oder dem Referenzeingang zu verbinden, und einen lokalen Decodierer, der dafür ausgelegt ist, den Multiplexer, abhängig von der Modulationsinformation, anzusteuern, umfasst.
Phaseninterpolierer nach einem der vorhergehenden Ansprüche, wobei der Phaseninterpolierer ein Array in Zeilen und Spalten angeordneter Kondensatorzellen umfasst, wobei jede Kondensatorzelle von dem Array von Kondensatorzellen einen Kondensator der mehreren Kondensatoren umfasst, wobei jede Kondensatorzelle der mehreren Kondensatorzellen gesteuert wird, um ihren Kondensator, abhängig von der Modulationsinformation, entweder mit dem ersten Eingang, dem zweiten Eingang oder dem Referenzeingang zu verbinden.
Phaseninterpolierer nach Anspruch 11, wobei jede Kondensatorzelle von dem Array von Kondensatorzellen einen Multiplexer, der dafür ausgelegt ist, abhängig von der Modulationsinformation, den Kondensator der jeweiligen Kondensatorzelle mit dem ersten Eingang oder dem zweiten Eingang zu verbinden, und einen Umgehungsschalter, der dafür ausgelegt ist, abhängig von der Modulationsinformation, den Kondensator der jeweiligen Kondensatorzelle mit dem Referenzeingang zu verbinden, umfasst.
Phaseninterpolierer nach Anspruch 11 oder 12, wobei jede Kondensatorzelle von dem Array von Kondensatorzellen einen Multiplexer umfasst, der dafür ausgelegt ist, abhängig von der Modulationsinformation, den Kondensator der jeweiligen Kondensatorzelle entweder mit dem ersten Eingang, dem zweiten Eingang oder dem Referenzeingang zu verbinden.
Phaseninterpolierer nach Anspruch 11, 12 oder 13, wobei der Phaseninterpolierer dafür ausgelegt ist, die Modulationsinformation unter Verwendung eines Thermometercodes in mehrere Zeilensteuersignale und mehrere Spaltensteuersignale zu transformieren und die Kondensatorzellen mit den Zeilensteuersignalen und den Spaltensteuersignalen zu steuern.
Phaseninterpolierer nach Anspruch 14, wobei jede Kondensatorzelle von dem Array von Kondensatorzellen einen lokalen Decodierer umfasst, der dafür ausgelegt ist, ein Steuersignal zum Steuern der jeweiligen Kondensatorzelle bereitzustellen, um ihren Kondensator, abhängig von einem Spaltensteuersignal der mehreren Spaltensteuersignale und einem Zeilensteuersignal der mehreren Zeilensteuersignale, entsprechend der jeweiligen Kondensatorzelle, entweder mit dem ersten Eingang, dem zweiten Eingang oder dem Referenzeingang zu verbinden.
Phaseninterpolierer nach Anspruch 15, wobei lokale Decodierer von Kondensatorzellen einer Spalte mit einer niedrigeren Ordnung ferner dafür ausgelegt sind, ein Spaltensignal zu empfangen, das einer Spalte mit einer höheren Ordnung entspricht, und das jeweilige Spaltensteuersignal und das jeweilige Zeilensteuersignal, abhängig vom der Spalte mit der höheren Ordnung entsprechenden Spaltensteuersignal, zu überschreiben.
Phaseninterpolierer nach Anspruch 14, 15 oder 16, wobei der Phaseninterpolierer einen Spaltendecodierer, der dafür ausgelegt ist, die mehreren Spaltensteuersignale auf der Grundlage der Modulationsinformation bereitzustellen, und einen Zeilendecodierer, der dafür ausgelegt ist, die mehreren Zeilensteuersignale auf der Grundlage der Modulationsinformation bereitzustellen, umfasst.
Digital-Zeit-Wandler, welcher Folgendes umfasst: einen Taktsignalbereitsteller, der dafür ausgelegt ist, ein Taktsignal und ein phasenverschobenes Taktsignal bereitzustellen, einen Phaseninterpolierer, der mehrere Kondensatoren, einen ersten Eingang, der dafür ausgelegt ist, das Taktsignal zu empfangen, einen zweiten Eingang, der dafür ausgelegt ist, das phasenverschobene Taktsignal zu empfangen, einen Referenzeingang, der dafür ausgelegt ist, ein Referenzsignal zu empfangen, und einen Ausgang umfasst, wobei der Phaseninterpolierer dafür ausgelegt ist, ein interpoliertes, moduliertes Phaseninformationssignal durch von einer Modulationsinformation abhängiges Schalten einer ersten Anzahl der Kondensatoren zwischen den ersten Eingang und den Ausgang, einer zweiten Anzahl der Kondensatoren zwischen den zweiten Eingang und den Ausgang und einer dritten Anzahl der Kondensatoren auf den Referenzeingang bereitzustellen, und ein Tiefpassfilter, das dafür ausgelegt ist, das interpolierte, modulierte Phaseninformationssignal einer Tiefpassfilterung zu unterziehen, um ein moduliertes Phasensignal zu erhalten.
Digital-Zeit-Wandler nach Anspruch 18, wobei der Digital-Zeit-Wandler ferner eine Vorverzerrungseinheit umfasst, die dafür ausgelegt ist, die Modulationsinformation zu empfangen und Steuersignale bereitzustellen, welche den Phaseninterpolierer steuern, um die erste Anzahl der Kondensatoren zwischen den ersten Eingang und den Ausgang zu schalten, die zweite Anzahl der Kondensatoren zwischen den zweiten Eingang und den Ausgang zu schalten und die dritte Anzahl der Kondensatoren auf den Referenzeingang zu schalten.
Digital-Zeit-Wandler nach Anspruch 19, wobei die Vorverzerrungseinheit dafür ausgelegt ist, den Phaseninterpolierer zu steuern, um, ansprechend auf eine Änderung der Modulationsinformation, die erste Anzahl der Kondensatoren, die zwischen den ersten Eingang und den Ausgang geschaltet werden, die zweite Anzahl der Kondensatoren, die zwischen den zweiten Eingang und den Ausgang geschaltet werden, und die dritte Anzahl der Kondensatoren, die mit dem Referenzeingang verbunden werden, zu variieren, so dass die Änderung der Modulationsinformation zu einer im Wesentlichen linearen Phasenverschiebung des modulierten Phasensignals führt.
Digital-Zeit-Wandler nach Anspruch 19 oder 20, wobei die Vorverzerrungseinheit dafür ausgelegt ist, den Phaseninterpolierer zu steuern, um, ansprechend auf eine Änderung der Modulationsinformation, die erste Anzahl der Kondensatoren, die zwischen den ersten Eingang und den Ausgang geschaltet werden, die zweite Anzahl der Kondensatoren, die zwischen den zweiten Eingang und den Ausgang geschaltet werden, und die dritte Anzahl der Kondensatoren, die mit dem Referenzeingang verbunden werden, zu variieren, so dass trotz der Änderung der Modulationsinformation eine Amplitude des modulierten Phasensignals im Wesentlichen konstant gehalten wird.
Digital-Zeit-Wandler nach einem der Ansprüche 18 bis 21, wobei der Taktsignalbereitsteller einen Phasenmultiplexer umfasst, der gesteuert wird, um, abhängig von der Modulationsinformation, zwei von wenigstens drei Taktsignalen mit unterschiedlichen Phasenverschiebungen als das Taktsignal und das phasenverschobene Taktsignal bereitzustellen.
Digital-Zeit-Wandler nach einem der Ansprüche 18 bis 22, wobei der Digital-Zeit-Wandler einen Analog-Digital-Wandler umfasst, der dafür ausgelegt ist, das modulierte Phasensignal in ein moduliertes Taktsignal umzuwandeln.
Mobilkommunikationsvorrichtung, welche Folgendes umfasst: eine HF-Schaltung, die dafür ausgelegt ist, HF-Signale bereitzustellen oder zu empfangen, und einen Antennenport, der mit der HF-Schaltung gekoppelt ist, wobei die HF-Schaltung einen Phaseninterpolierer umfasst, der mehrere Kondensatoren, einen ersten Eingang, der dafür ausgelegt ist, ein Taktsignal zu empfangen, einen zweiten Eingang, der dafür ausgelegt ist, ein phasenverschobenes Taktsignal zu empfangen, einen Referenzeingang, der dafür ausgelegt ist, ein Referenzsignal zu empfangen, und einen Ausgang umfasst, wobei der Phaseninterpolierer dafür ausgelegt ist, ein interpoliertes, moduliertes Phaseninformationssignal durch von einer Modulationsinformation abhängiges Schalten einer ersten Anzahl der Kondensatoren zwischen den ersten Eingang und den Ausgang, einer zweiten Anzahl der Kondensatoren zwischen den zweiten Eingang und den Ausgang und einer dritten Anzahl der Kondensatoren auf den Referenzeingang bereitzustellen.
Verfahren zum Betreiben eines Phaseninterpolierers, der mehrere Kondensatoren, einen ersten Eingang, der dafür ausgelegt ist, ein Taktsignal zu empfangen, einen zweiten Eingang, der dafür ausgelegt ist, ein phasenverschobenes Taktsignal zu empfangen, einen Referenzeingang, der dafür ausgelegt ist, ein Referenzsignal zu empfangen, und einen Ausgang umfasst, wobei das Verfahren umfasst: Bereitstellen eines interpolierten, modulierten Phaseninformationssignals durch von einer Modulationsinformation abhängiges Schalten einer ersten Anzahl der Kondensatoren zwischen den ersten Eingang und den Ausgang, einer zweiten Anzahl der Kondensatoren zwischen den zweiten Eingang und den Ausgang und einer dritten Anzahl der Kondensatoren auf den Referenzeingang.
Verfahren nach Anspruch 25, welches ferner umfasst: Ausführen einer Vorverzerrung zum Empfangen der Modulationsinformation und zum Bereitstellen von Steuersignalen, welche den Phaseninterpolierer steuern, um die erste Anzahl der Kondensatoren zwischen den ersten Eingang und den Ausgang, die zweite Anzahl der Kondensatoren zwischen den zweiten Eingang und den Ausgang und die dritte Anzahl der Kondensatoren auf den Referenzeingang zu schalten.
Nicht flüchtiges Speichermedium, auf dem ein Computerprogramm mit einem Programmcode gespeichert ist, um, wenn es auf einem Computer oder einem Mikroprozessor läuft, ein Verfahren zum Betreiben eines Phaseninterpolierers auszuführen, der mehrere Kondensatoren, einen ersten Eingang, der dafür ausgelegt ist, ein Taktsignal zu empfangen, einen zweiten Eingang, der dafür ausgelegt ist, ein phasenverschobenes Taktsignal zu empfangen, einen Referenzeingang, der dafür ausgelegt ist, ein Referenzsignal zu empfangen, und einen Ausgang umfasst, wobei das Verfahren umfasst: Bereitstellen eines interpolierten, modulierten Phaseninformationssignals durch von einer Modulationsinformation abhängiges Schalten einer ersten Anzahl der Kondensatoren zwischen den ersten Eingang und den Ausgang, einer zweiten Anzahl der Kondensatoren zwischen den zweiten Eingang und den Ausgang und einer dritten Anzahl der Kondensatoren auf den Referenzeingang.