DE102014105367A1 - Pressmasse und Verfahren zum Verpacken von Halbleiterchips - Google Patents

Pressmasse und Verfahren zum Verpacken von Halbleiterchips Download PDF

Info

Publication number
DE102014105367A1
DE102014105367A1 DE201410105367 DE102014105367A DE102014105367A1 DE 102014105367 A1 DE102014105367 A1 DE 102014105367A1 DE 201410105367 DE201410105367 DE 201410105367 DE 102014105367 A DE102014105367 A DE 102014105367A DE 102014105367 A1 DE102014105367 A1 DE 102014105367A1
Authority
DE
Germany
Prior art keywords
chip
layer
conductive
carrier
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201410105367
Other languages
English (en)
Other versions
DE102014105367B4 (de
Inventor
Kok Chai Goh
Meng-Tong Ong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014105367A1 publication Critical patent/DE102014105367A1/de
Application granted granted Critical
Publication of DE102014105367B4 publication Critical patent/DE102014105367B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/37611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/84002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/84005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/84897—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Ein Verfahren und eine Vorrichtung zum Verpacken eines Halbleiterchips (12) werden dargelegt. Ein Halbleiterbauelement (10) beinhaltet einen Chip (12), einen Anschluss (14) und ein Einkapselungsmaterial (16). Das Einkapselungsmaterial (16) beinhaltet eine Stabilisierungsschicht (18), eine Laminatpressschicht (22), die mit der Stabilisierungsschicht (18) verbunden ist, und einen leitfähigen Streifen (20), der mit der Laminatpressschicht (22) verbunden ist. Der leitfähige Streifen (20) verbindet die Kontaktfläche des Chips (12) elektrisch mit dem Anschluss (14).

Description

  • Die vorliegende Erfindung betrifft allgemein Halbleiterbauelemente. Insbesondere betreffen Ausführungsformen der vorliegenden Erfindung ein Verfahren und eine Vorrichtung zum Verpacken von Halbleiterchips.
  • Auf dem Gebiet der Halbleiterchipverpackung kann ein immer größeres Bestreben beobachtet werden, einen Halbleiterchip derart zu verpacken (zu häusen), dass er die individuellen Anforderungen von Abnehmern erfüllt. Industrieabnehmer sind bestrebt, Halbleiterchips effizient zu verpacken, sodass die resultierenden Bauelemente eine reduzierte Größe aufweisen, und gleichzeitig dieselbe stabile Leistungsfähigkeit aufrechtzuerhalten.
  • In einer Halbleiterchipbaugruppe ist der Halbleiterchip oder Die innerhalb der Chipbaugruppe eingebettet oder eingehaust und die Kontaktinseln (Kontaktpads) des Halbleiterchips sind mit externen Kontaktelementen der Chipbaugruppe verbunden. Es ist wünschenswert, Halbleiterchipbaugruppen so zu produzieren, dass ihre externen Kontaktelemente ein höheres Maß an Flexibilität zulassen, was die Befestigung der Halbleiterchipbaugruppe an einer Platte betrifft. Es ist auch wünschenswert, die modulare Anwendbarkeit der Halbleiterchipbaugruppe zu erhöhen und insbesondere die Möglichkeit des Verbindens weiterer Bauelemente mit der Halbleiterchipbaugruppe zu erweitern.
  • Der Halbleiterchipverpackungsprozess geht mit einer Anzahl unterschiedlicher Schritte einher. Sobald ein Halbleiterchip auf einem Leiterrahmen oder einem Träger positioniert ist, wird der Halbleiterchip zum Beispiel drahtgebondet, eingekapselt und ausgesägt, sodass eine Halbleiterchipbaugruppe produziert wird. Diese Schritte erfolgen der Reihe nach und jeder Schritt unterliegt konkreten Ausbringungs- und Qualitätseinschränkungen. Beispielsweise erfolgt der Drahtbondprozess drahtweise und klammerweise. Somit kann in einem Zeitraum nur eine bestimmte Anzahl von Einheiten produziert werden und folglich lassen sich Kosteneinsparungen mittels derzeit verfügbarer Verpackungsverfahren nur bis zu einem bestimmten Grad erzielen.
  • Des Weiteren erhöht die Hinzufügung weiterer Komponenten innerhalb der Halbleiterchipbaugruppe die Dauer und die Komplexität des Verpackungsprozesses. Zum Beispiel ist es unter Nutzung von Leistungshalbleiterbauelementen möglicherweise wünschenswert, den Halbleiterchip mit einem wärmeleitfähigen Bauelement wie einer Wärmesenke zu verbinden. Infolge der Nutzung einer Wärmesenke erhöht sich die Komplexität des Verpackungsprozesses. Mithin kann das Halbleiterchipbauelement nicht so effizient wie gewünscht verpackt werden. Folglich besteht ein allgemeiner Bedarf an kosteneffizienten Lösungen für das Verpacken von Halbleiterchips, damit in kürzerer Zeit mehr Einheiten produziert werden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Halbleiterbauelement einen Chip, einen Anschluss und ein Einkapselungsmaterial. Das Einkapselungsmaterial umfasst eine Stabilisierungsschicht (z. B. Glasfaser), eine Laminatpressschicht, die mit der Stabilisierungsschicht verbunden ist, und einen leitfähigen Streifen (z. B. Kupfer), der mit der Laminatpressschicht verbunden ist. Der leitfähige Streifen verbindet den Chip elektrisch mit dem Anschluss.
  • In einer Ausgestaltung kann wobei die Laminatpressschicht die Stabilisierungsschicht umgeben. In noch einer Ausgestaltung kann das Halbleiterbauelement des Weiteren Folgendes umfassen: eine Mehrzahl zusätzlicher Chips, wobei jeder Chip eine Kontaktfläche aufweist; eine Mehrzahl zusätzlicher Anschlüsse; und eine Mehrzahl zusätzlicher leitfähiger Streifen, die jeden zusätzlichen Anschluss an eine entsprechende Kontaktfläche koppeln. In noch einer Ausgestaltung kann ein erster Chip aus der Mehrzahl zusätzlicher Chips mit einem zweiten Chip aus der Mehrzahl zusätzlicher Chips mit einem zweiten leitfähigen Streifen elektrisch verbunden sein. In noch einer Ausgestaltung kann die Stabilisierungsschicht Glasfaser umfassen. In noch einer Ausgestaltung kann der leitfähige Streifen einen Kupferstreifen umfassen.
  • Gemäß einer anderen Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Verpacken eines Halbleiterbauelements dargelegt. Ein Chip wird an einem Leiterrahmen befestigt. Eine Pressmasse wird auf dem Leiterrahmen und dem Chip platziert. Die Pressmasse besteht aus einer Stabilisierungsschicht, einer Laminatpressschicht, welche die Stabilisierungsschicht umgibt oder mit der Stabilisierungsschicht anders verbunden ist, und einem leitfähigen Streifen, der mit der Laminatpressschicht verbunden ist, sodass der leitfähige Streifen mit dem Chip assoziiert ist. Der Chip und der Leiterrahmen werden eingekapselt, indem die Pressmasse am Leiterrahmen und am Chip befestigt wird, sodass jeweilige der leitfähigen Streifen den Chip mit Anschlüssen des Leiterrahmens elektrisch verbinden.
  • In einer Ausgestaltung kann ein zusätzlicher Chip am Leiterrahmen befestigt werden und das Einkapseln kann ferner ein Einkapseln des zusätzlichen Chips umfassen. In noch einer Ausgestaltung können der Chip und der zusätzliche Chip über einen leitfähigen Streifen der Mehrzahl leitfähiger Streifen elektrisch miteinander verbunden sein. In noch einer Ausgestaltung kann das Verfahren des Weiteren ein Biegen eines Abschnitts des leitfähigen Streifens umfassen. In noch einer Ausgestaltung kann das Biegen während des Einkapselungsschritts erfolgen. In noch einer Ausgestaltung kann die Stabilisierungsschicht Glasfaser umfassen. In noch einer Ausgestaltung kann der leitfähige Streifen Kupfer umfassen. In noch einer Ausgestaltung kann der Einkapselungsschritt Drucksintern der Laminatpressschicht umfassen. In noch einer Ausgestaltung kann die Pressmasse eine leitfähige Schicht, die mit der Stabilisierungsschicht verbunden ist, sodass die Stabilisierungsschicht zwischen der leitfähigen Schicht und der Laminatpressschicht angeordnet ist, umfassen. In noch einer Ausgestaltung kann die Laminatpressschicht die Stabilisierungsschicht umgeben.
  • Gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Verpacken eines Halbleiterbauelements bereitgestellt. Ein Träger wird mit einer Mehrzahl von daran befestigten leitfähigen Streifen versehen. Die leitfähigen Streifen werden zwischen Kontaktflächen eines Chips und Anschlüssen befestigt. Der Träger wird entfernt. Der Chip und die leitfähigen Streifen werden mit einer Pressmasse eingekapselt, um eine Halbleiterchipbaugruppe zu bilden.
  • In einer Ausgestaltung kann das Befestigen der leitfähigen Streifen ein Nutzen eines Drucksinterprozesses umfassen. In noch einer Ausgestaltung kann der Träger ein poröses Metall umfassen. In noch einer Ausgestaltung kann das Verfahren des Weiteren Folgendes umfassen: Bereitstellen eines Chipträgers, der den Chip und die Anschlüsse beinhaltet; vor dem Befestigen der leitfähigen Streifen Aufbringen einer Opferbeschichtung auf den Chip und den Anschluss auf dem Träger; und nach dem Befestigen der leitfähigen Streifen Entfernen der Opferbeschichtung.
  • Gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Verpacken eines Halbleiterbauelements bereitgestellt. Eine Mehrzahl von Anschlüssen wird auf einem Chipträger gebildet. Eine Mehrzahl von Chips wird auf dem Chipträger platziert. Ein Streifenträger wird am Chipträger so ausgerichtet, dass leitfähige Streifen des Streifenträgers so ausgerichtet werden, dass sie Kontaktgebiete der Chips mit entsprechenden der Anschlüsse elektrisch verbinden. Der Streifenträger wird auf den Chipträger so aufgebracht, dass ein Beschichtungsmaterial des Streifenträgers die Chips eingekapselt und damit die leitfähigen Streifen die Kontaktgebiete der Chips mit den entsprechenden der Anschlüsse elektrisch verbinden. Der Chipträger wird entfernt, um einen Abschnitt jedes der Anschlüsse zu exponieren.
  • In einer Ausgestaltung kann das Verfahren des Weiteren Vereinzeln der eingekapselten Chips umfassen. In noch einer Ausgestaltung kann das Platzieren der Chips auf dem Chipträger ein Die-Kaltbonden der Chips an den Chipträger umfassen.
  • Gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung umfasst eine Pressmasse eine Stabilisierungsschicht, eine Laminatpressschicht, die mit der Stabilisierungsschicht verbunden ist, und eine leitfähige Filmschicht, die mit der Laminatpressschicht verbunden ist. Aus der leitfähigen Filmschicht kann eine Anzahl leitfähiger Streifen gebildet sein oder werden.
  • In einer Ausgestaltung kann die Pressmasse des Weiteren eine zweite leitfähige Filmschicht, die mit der Stabilisierungsschicht verbunden ist, sodass die Stabilisierungsschicht zwischen der zweiten leitfähigen Filmschicht und der Laminatpressschicht angeordnet ist oder von der Laminatpressschicht umgeben wird, umfassen, wobei die leitfähige Filmschicht Kupfer umfasst und die Stabilisierungsschicht Glasfaser umfasst, und wobei die Stabilisierungsschicht von der Laminatpressschicht umgeben wird.
  • Zu einem umfassenderen Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun Bezug auf die folgenden Beschreibungen in Verbindung mit der beigefügten Zeichnung genommen, in der:
  • 1 eine bildliche Darstellung einer Ausführungsform einer einen einzelnen Chip enthaltenden Halbleiterchipbaugruppe ist;
  • 2 eine bildliche Darstellung einer Ausführungsform einer mehrere Chips enthaltenden Halbleiterchipbaugruppe ist;
  • 3 eine andere bildliche Darstellung einer Ausführungsform einer mehrere Chips enthaltenden Halbleiterchipbaugruppe ist;
  • 4 noch eine andere bildliche Darstellung einer Ausführungsform einer mehrere Chips enthaltenden Halbleiterchipbaugruppe ist;
  • 5 eine bildliche Darstellung einer Ausführungsform einer Halbleiterchipbaugruppe mit gebogenen leitfähigen Streifen ist;
  • 6 eine bildliche Darstellung einer Ausführungsform einer Halbleiterchipbaugruppe mit einem einzelnen Chip und einer Wärmesenke ist;
  • 7 eine bildliche Darstellung einer Ausführungsform einer Halbleiterchipbaugruppe mit mehreren Chips und mehreren Wärmesenken ist;
  • die 8A und 8B bildliche Darstellungen eines Prozesses zum Verpacken von Halbleiterchips sind;
  • 8C eine bildliche Darstellung einer Ausführungsform einer Halbleiterchipbaugruppe, die einen Leiterrahmen beinhaltet, ist;
  • die 9A–9D bildliche Darstellungen eines anderen Prozesses zum Verpacken von Halbleiterchips sind;
  • die 10A–10E bildliche Darstellungen eines Prozesses zum Verpacken von Halbleiterchips und Wärmesenken sind;
  • die 11A und 11B Abbildungen noch eines anderen Prozesses zum Verpacken von Halbleiterchips sind;
  • die 12A und 12B bildliche Darstellungen eines anderen Prozesses zum Verpacken von Halbleiterchips sind; und
  • die 13A–13C bildliche Darstellungen eines Prozesses zum gleichzeitigen Verpacken mehrerer Halbleiterchips sind.
  • Die Anfertigung und die Nutzung verschiedener Ausführungsformen werden unten ausführlich erörtert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare Erfindungsgedanken bereitstellt, die in zahlreichen verschiedenen speziellen Kontexten ausgeführt werden können. Die erörterten speziellen Ausführungsformen veranschaulichen lediglich spezielle Möglichkeiten zum Anfertigen und zum Nutzen der Erfindung und schränken den Schutzbereich der Erfindung nicht ein.
  • In verschiedenen Ausführungsformen lehrt die vorliegende Erfindung einen Prozess zum Verpacken eines Halbleiterchips, bei dem der Drahtbondprozess und der Einkapselungsprozess im Wesentlichen zur selben Zeit erfolgen. Verschiedene Ausführungsformen nutzen eine neue Pressmasse, die eine Bondkomponente enthält, um in einem Schritt den Halbleiterchip mit einer Anzahl von Anschlüssen elektrisch zu verbinden und die Halbleiterchipbaugruppe einzukapseln, wodurch die Effizienz des Verpackungsprozesses erhöht wird. Ferner bewirken verschiedene Ausführungsformen, dass sich der Schritt des drahtweisen Bondens erübrigt, und schaffen die Voraussetzungen für Einzelarbeitsgang-Drahtbondverbindungen für einen Gesamtleiterrahmen, einen Nutzen oder einen Wafer. Mithin erhöhen Ausführungsformen der vorliegenden Erfindung die Ausbringung von Halbleiterchipbaugruppen, während sie die gewünschte Größe und die stabile Leistungsfähigkeit des Halbleiterbauelements aufrechterhalten.
  • Zuerst wird Bezug auf 1 genommen, in der eine Halbleiterchipbaugruppe 10 einen Chip 12, einen Anschluss 14 und eine Pressmasse 16 beinhaltet. In dieser bildlichen Darstellung wurden der Chip 12 und der Anschluss 14 mittels der Pressmasse 16 eingekapselt. Das eingekapselte Bauelement wurde ausgesägt oder vereinzelt, um die Halbleiterchipbaugruppe 10 zu bilden.
  • Der Chip 12 kann vielfältige unterschiedliche Typen von Chips sein. Der Chip 12 ist zum Beispiel möglicherweise ein diskretes Bauelement wie ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET), eine Diode oder ein Chip irgendeines anderen geeigneten Typs. In anderen Ausführungsformen kann der Chip 12 eine integrierte Schaltung sein, z. B. ein Logikchip, etwa ein Steuerbaustein oder ein Prozessor, ein Speicher oder irgendein anderes Bauelement. Alternative Implementierungen des Anschlusses 14 werden unten beschrieben.
  • In einer Ausführungsform kann von außerhalb der Baugruppe eine direkte elektrische Verbindung zum Anschluss 14 hergestellt werden. In anderen Ausführungsformen, etwa der in 8C gezeigten Halbleiterchipbaugruppe, kann der Anschluss 14 mit einem Leiterrahmen verbunden werden.
  • Wie abgebildet, umfasst die Pressmasse 16 eine Stabilisierungsschicht 18, einen leitfähigen Streifen 20, eine Laminatpressschicht 22 und eine zweite leitfähige Schicht 24. Die Stabilisierungsschicht 18 erhält die Mindestdicke der Pressmasse aufrecht, die während der Einkapselung des Chips 12 und des Anschlusses 14 Stabilität gewährt. Die Stabilisierungsschicht 18 besteht möglicherweise aus einem glasverstärkten Kunststoff (z. B. Glasfaser), einem Polyesterharz mit einem gewünschten Prozentanteil von E-Glas-Gehalt und anderen geeigneten Materialien.
  • In einer Ausführungsform wird der leitfähige Streifen 20 möglicherweise aus einer an der Stabilisierungsschicht 18 befestigten leitfähigen Filmschicht gebildet. Eine Mehrzahl leitfähiger Streifen kann zusätzlich zum leitfähigen Streifen 20 aus dem leitfähigen Film gebildet werden. Der leitfähige Streifen 20 verbindet den Chip 12 elektrisch mit dem Anschluss 14.
  • In diesem Beispiel hat der Chip 12 im Wesentlichen dieselbe Höhe wie der Anschluss 14. Mithin muss der leitfähige Streifen 20 nicht bearbeitet werden, um die elektrische Verbindung zwischen dem Chip 12 und dem Anschluss 14 bereitzustellen. Vielmehr ist der leitfähige Streifen 20 so gestaltet, dass er an der oberen Oberfläche des Chips 12 und der oberen Oberfläche des Anschlusses 14 befestigt wird. Somit können Kontakte des Chips 12 mit dem Anschluss 14 elektrisch verbunden werden.
  • In einigen Ausführungsformen hat der Chip 12 möglicherweise nicht im Wesentlichen dieselbe Höhe wie der Anschluss 14. In diesem Fall wird der leitfähige Streifen 20 möglicherweise bearbeitet, um die ungleiche Höhe des Chips 12 relativ zum Anschluss 14 auszugleichen. Zum Beispiel kann der leitfähige Streifen 20 so gebogen werden, dass er sowohl den Chip 12 als auch den Anschluss 14 kontaktiert, die Pressmasse kann den Zwischenraum zwischen dem leitfähigen Streifen 20 und der kleineren Komponente füllen oder eine Kombination davon.
  • Die Länge des leitfähigen Streifens 20 ist von einer Anzahl unterschiedlicher Faktoren abhängig. Die Länge des leitfähigen Streifens 20 ist zum Beispiel möglicherweise abhängig vom freien Raum zwischen dem assoziierten Kontakt auf dem Chip 12 und dem Anschluss 14, einer gewünschten Überlappung des leitfähigen Streifens 20 über dem Chip 12 und/oder dem Anschluss 14 oder irgendeinem anderen geeigneten Faktor. In einer Implementierung eines Ausführungsbeispiels kann der leitfähige Streifen 20 eine Länge von 200 μm aufweisen, z. B. zwischen 150 μm und 300 μm. Selbstverständlich kann der leitfähige Streifen 20 in anderen Ausführungsbeispielen abhängig vom Baugruppenaufbau auch noch andere Längen aufweisen. Eine typische Implementierung beinhaltet mehrere leitfähige Streifen, welche die gleichen oder ungleiche Längen aufweisen können.
  • Der leitfähige Streifen 20 kann abhängig von der Funktionalität der Halbleiterchipbaugruppe 10 auch eine Anzahl ungleicher Dicken aufweisen. Zum Beispiel weist ein Leistungsbauelement, das viel Strom führt, in der Regel dickere (und/oder breitere) Anschlüsse auf als ein Logikchip. Beispielhafte Dicken des leitfähigen Streifens 20 beinhalten Dicken zwischen etwa 25 μm und etwa 700 μm. Während des Fertigungsprozesses wird die Pressmasse 16 unter Berücksichtigung dieser Parameter über dem Chip 12 und dem Anschluss 14 ausgerichtet.
  • In diesem abgebildeten Beispiel ist der leitfähige Streifen 20 ein Teil der Pressmasse 16 und nimmt möglicherweise die Stelle einer drahtweise hergestellten Bondverbindung zwischen Kontakten des Chips 12 und der Anschlüsse 14 ein. Somit werden der Chip 12 und der Anschluss 14 in dieser Ausführungsform während des Einkapselungsprozesses statt während eines gesonderten Drahtbondschritts elektrisch verbunden. Die Laminatpressschicht 22 der Pressmasse 16 kapselt die Halbleiterchipbaugruppe 10 ein, sodass sich der leitfähige Streifen 20 nicht bewegen kann. In diesen Beispielen ist kein Löt- oder Bondmaterial nötig, um den leitfähigen Streifen 20 am Chip 12 oder am Anschluss 14 festzumachen.
  • In anderen Ausführungsformen wird abhängig vom Typ des im leitfähigen Streifen 20 beinhalteten leitfähigen Materials möglicherweise Drahtbondmaterial genutzt, um die leitfähige Zwischenverbindung festzumachen. In diesem Fall werden Drahtbonden und Pressen in einem Schritt durchgeführt.
  • Die Laminatpressschicht 22 besteht aus einem Laminatmaterial, das so gestaltet ist, dass es in die Zwischenräume zwischen Komponenten innerhalb der Halbleiterchipbaugruppe 10 fließt. Wenn die Laminatpressschicht 22 zum Beispiel erwärmt wird, füllt sie die Zwischenräume zwischen dem Chip 12 und dem Anschluss 14, dem Chip 12 und der Stabilisierungsschicht 18, dem Anschluss 14 und der Stabilisierungsschicht 18, anderen Chips oder Anschlüssen in der Halbleiterchipbaugruppe 10 oder irgendeiner Kombination davon. Auf diese Weise kapselt die Pressmasse 16 mit der Laminatpressschicht 22 den Chip 12 und den Anschluss 14 vollständig ein, um die Halbleiterchipbaugruppe 10 zu bilden.
  • In anderen Beispielen fließt das Laminatmaterial möglicherweise in die Zwischenräume zwischen den Komponenten in der Halbleiterchipbaugruppe 10, wenn die Pressmasse 16 unter Druck auf den Chip 12 und den Anschluss 14 gesintert wird. In einigen Beispielen wird die Pressmasse 16 auf eine nicht über 250 Grad Celsius hinausgehende Temperatur erwärmt. Selbstverständlich können auch noch andere Temperaturen genutzt werden. Des Weiteren kann der Pressprozess bei einer gewünschten Druckstärke und/oder in einer Vakuumumgebung durchgeführt werden.
  • Wenn die Pressmasse 16 schichtförmig ist, lässt sich die Laminatpressschicht 22 derart mit der Stabilisierungsschicht 18 verbinden, dass die Stabilisierungsschicht 18 zwischen der zweiten leitfähigen Schicht 24 und der Laminatpressschicht 22 ist. Alternativ kann die Laminatpressschicht 22 die Stabilisierungsschicht 18 innerhalb der Pressmasse 16 umgeben.
  • Das Laminatmaterial in der Laminatpressschicht 22 kann ein Material diverser unterschiedlicher Typen sein. Die Laminatpressschicht 22 beinhaltet zum Beispiel möglicherweise ein Polyesterharz, ein Epoxid oder andere geeignete polymerbasierte Materialien zum Einkapseln des Chips 12 und des Anschlusses 14.
  • In diesem Beispiel ist die zweite leitfähige Schicht 24 gestaltet, um Hochfrequenzabschirmung bereitzustellen. Die zweite leitfähige Schicht 24 kann auch thermische Aushärtung bereitstellen.
  • Diese zweite leitfähige Schicht 24 kann ein beliebiges leitfähiges Material wie Kupfer, Aluminium oder ein leitfähiges Metall eines anderen Typs sein.
  • Wenngleich die Pressmasse 16 in diesem Ausführungsbeispiel mit vier Schichten gezeigt wird, können auch mehr oder weniger Schichten vorhanden sein. Beispielsweise ist die zweite leitfähige Schicht 24 bei einigen Implementierungen eines Ausführungsbeispiels optional. Des Weiteren kann die Pressmasse 16 abhängig von der konkreten Implementierung aus zusätzlichen Schichten bestehen.
  • Außerdem soll die Gestaltung der in 1 veranschaulichten Schichten nicht einschränken, wie ein Ausführungsbeispiel implementiert werden kann. In diesem Beispiel ist die gezeigte Stabilisierungsschicht 18 etwas dicker als die zweite leitfähige Schicht 24. Diese Schichten können in anderen Beispielen eines Ausführungsbeispiels dünner, dicker oder im Wesentlichen gleich dick sein. Parameter für die Dicke und die Länge von Schichten in der Pressmasse können durch Fertigungsrichtlinien und -einstellungen definiert werden.
  • 2 veranschaulicht die Halbleiterchipbaugruppe 10 mit dem Chip 12, einem Chip 26 und einem Chip 28. Des Weiteren beinhaltet die Halbleiterchipbaugruppe 10 zusätzlich zum Anschluss 14 einen Anschluss 30 und einen Anschluss 32.
  • In diesem abgebildeten Beispiel wird mittels der Pressmasse 16 jeder Chip mit einem korrespondierenden Anschluss elektrisch verbunden und eingekapselt. Im Einzelnen umfasst die Pressmasse 16 einen leitfähigen Streifen 34 zum elektrischen Verbinden des Chips 26 mit dem Anschluss 30 und einen leitfähigen Streifen 36 zum elektrischen Verbinden des Chips 28 mit dem Anschluss 32. Die Laminatpressschicht 22 füllt den freien Raum zwischen den Komponenten, wie in 1 beschrieben.
  • Wenngleich in diesem Beispiel drei Chips gezeigt werden, können in der Halbleiterchipbaugruppe 10 beliebig viele Chips und Anschlüsse beinhaltet sein. Zum Beispiel können zwei Chips, vier Chips, sechs Chips, zehn Chips oder Chips in irgendeiner anderen Anzahl vorhanden sein.
  • 3 veranschaulicht die Halbleiterchipbaugruppe 10 mit dem mit dem Anschluss 14 verbundenen Chip 12 und dem mit dem Anschluss 30 verbundenen Chip 26, wofür der leitfähige Streifen 20 bzw. der leitfähige Streifen 34 genutzt wird. In dieser Ansicht sind der Chip 12 und der Chip 26 auch über einen leitfähigen Streifen 38 elektrisch miteinander verbunden.
  • In diesem Beispiel sind der leitfähige Streifen 20, der leitfähige Streifen 34 und der leitfähige Streifen 38 mittels eines Trägers 40 implementiert. Der Träger 40 besteht aus einem nicht leitfähigen, porösen Metall mit guter Wärmeübertragung. Der Träger 40 besteht zum Beispiel möglicherweise aus Aluminiumoxid oder anderen geeigneten Materialien. Wenn der Träger 40 aus einem porösen Metall besteht, kann der Träger 40 für eine erhöhte Wärmeübertragung für die Halbleiterchipbaugruppe 10 genutzt werden.
  • Wie abgebildet, wird die Halbleiterchipbaugruppe 10 mittels der Pressmasse 16 mit der Laminatpressschicht 22 eingekapselt. Das Laminatmaterial in der Laminatpressschicht 22 dringt auch in das poröse Metall im Träger 40 ein. Da der leitfähige Streifen 20, der leitfähige Streifen 34 und der leitfähige Streifen 38 am Träger 40 befestigt sind, besteht die Pressmasse 16 in diesem konkreten Beispiel aus keinen zusätzlichen leitfähigen Streifen.
  • 4 zeigt den Chip 12 und den Chip 26, die mit dem Anschluss 14 elektrisch verbunden sind. In diesem Beispiel verbindet der leitfähige Streifen 20 den Chip 12 mit dem Anschluss 14. Ähnlich verbindet der leitfähige Streifen 34 den Chip 26 mit dem Anschluss 14. In anderen Beispielen können zusätzliche Chips und Anschlüsse derart bereitgestellt sein, dass jeder Anschluss mit zwei Chips verbunden ist. Selbstverständlich lassen sich unter Nutzung eines Ausführungsbeispiels noch andere Kombinationen und Verbindungen zwischen Chips und Anschlüssen realisieren.
  • 5 veranschaulicht die Halbleiterchipbaugruppe 10 mit Chips und Anschlüssen mit ungleichen Höhen. Die Höhe der Chips kann sich basierend auf der Komplexität der Chips erhöhen oder verringern. Zum Beispiel hat ein komplexerer Chip möglicherweise eine größere Höhe als ein weniger komplexer Chip.
  • In dieser bildlichen Darstellung ist eine Höhe 42 des Chips 12 größer als eine Höhe 44 des Anschlusses 14. Zum Beispiel beträgt die Höhe 42 des Chips 12 möglicherweise 200 Mikrometer, während die Höhe 44 des Anschlusses 14 möglicherweise 50 Mikrometer beträgt. Selbstverständlich können noch andere Höhen des Chips 12 und des Anschlusses 14 vorgesehen sein. Eine bevorzugte Höhendifferenz zwischen dem Chip 12 und dem Anschluss 14 betrüge etwa 100 Mikrometer oder weniger.
  • Bei dieser Gestaltung des Chips 12 und des Anschlusses 14 kann der leitfähige Streifen 20 den Chip 12 nicht in der gleichen Weise wie in den 1–4 beschrieben elektrisch mit dem Anschluss 14 verbinden. Somit wird der leitfähige Streifen 20 gebogen, um die Differenz zwischen der Höhe 42 und der Höhe 44 auszugleichen, sodass der gebogene leitfähige Streifen 20 den Chip 12 mit dem Anschluss 14 in einer gewünschten Weise elektrisch verbindet. Zudem werden der leitfähige Streifen 34 und der leitfähige Streifen 36 gebogen, um die gewünschte Verbindung zwischen den Chips und den Anschlüssen bereitzustellen. In diesem Beispiel sollten die leitfähigen Streifen so gebogen werden, dass zwischen dem leitfähigen Streifen und dem Anschluss ein Abstand von unter 50 Mikrometern besteht.
  • Das Biegen des leitfähigen Streifens 20, des leitfähigen Streifens 34 und des leitfähigen Streifens 36 kann vor oder beim Einkapselungsprozess erfolgen. Des Weiteren können der leitfähige Streifen 20, der leitfähige Streifen 34 und der leitfähige Streifen 36 abhängig von der Differenz der Höhe zwischen jedem Chip und den korrespondierenden Anschlüssen gleich weit oder unterschiedlich weit gebogen werden. In einigen Fällen muss der leitfähige Streifen 38 in 3 möglicherweise auch gebogen werden, um den Chip 12 mit dem Chip 26 zu verbinden.
  • Unter Nutzung eines Ausführungsbeispiels kann die Pressmasse 16 Chips und Anschlüsse vielfältiger unterschiedlicher Typen einkapseln. Das Biegen der leitfähigen Streifen ermöglicht, dass unterschiedlich große oder komplexe Chips in demselben Bauelement genutzt werden, während ein vereinfachter Fertigungsprozess aufrechterhalten wird.
  • 6 zeigt die Halbleiterchipbaugruppe 10, die eine Wärmesenke 46 beinhaltet. In diesem Beispiel ist der leitfähige Streifen 20 mit der Wärmesenke 46 verbunden. Die Nutzung der Wärmesenke 46 kann gewünscht sein, um vom Chip 12 erzeugte Wärme abzuleiten.
  • Wie abgebildet, kapselt die Pressmasse 16 die Wärmesenke 46 nebst dem Chip 12, dem Anschluss 14 und dem leitfähigen Streifen 20, ein. Der leitfähige Streifen 20 und die Wärmesenke 46 werden vor der Einkapselung am Chip 12 und am Anschluss 14 befestigt. Folglich umfasst die Pressmasse 16 in diesem Ausführungsbeispiel keinen gesonderten leitfähigen Streifen. In einem anderen Beispiel kann die Wärmesenke 46 über der Laminatpressschicht 22 sein.
  • 7 veranschaulicht die Halbleiterchipbaugruppe 10, die des Weiteren eine Wärmesenke 48 und eine Wärmesenke 50 umfasst. Wie in dieser Figur gezeigt, ist die Wärmesenke 48 mit dem leitfähigen Streifen 34 verbunden und die Wärmesenke 50 ist mit dem leitfähigen Streifen 36 verbunden. Die Wärmesenke 48 und die Wärmesenke 50 leiten vom Chip 26 bzw. vom Chip 28 erzeugte Wärme ab. Mithin können die Wärmesenke 46, die Wärmesenke 48 und die Wärmesenke 50 das Risiko eines Schadens am Chip 12, am Chip 26 und am Chip 28 infolge von Wärme reduzieren. Außerdem können die Wärmesenke 46, die Wärmesenke 48 und die Wärmesenke 50 das Risiko eines Wärmeschadens an anderen Komponenten reduzieren, die sich innerhalb der Halbleiterchipbaugruppe 10 befinden oder mit der Halbleiterchipbaugruppe 10 verbunden sind.
  • Die 8A und 8B veranschaulichen schematisch ein Verfahren zum Bilden der in 5 gezeigten Halbleiterchipbaugruppe 10. Der in den 8A und 8B veranschaulichte Prozess soll die Reihenfolge der Schritte oder die Weise, in der dieses Verfahren durchgeführt werden kann, nicht einschränken.
  • Vor allem stellt 8A einen Träger 52 bereit, wobei der Chip 12, der Chip 26 und der Chip 28 an den Träger 52 gebondet sind. In diesem Beispiel ist der Träger 52 ein Leiterrahmen 54, wobei der Anschluss 14, der Anschluss 30 und der Anschluss 32 auf dem Leiterrahmen 54 gebildet sind.
  • Wie abgebildet, ist die Pressmasse 16 schichtförmig. Somit lässt sich die Pressmasse 16 während der Fertigung der Halbleiterchipbaugruppe 10 einfach auf dem Leiterrahmen 54 platzieren. Die Laminatpressschicht 22 ist zwischen den leitfähigen Streifen und der Stabilisierungsschicht 18 angeordnet. Die Laminatpressschicht 22 kann die Stabilisierungsschicht 18 auch umgeben.
  • In diesem Beispiel wurde die Pressmasse 16 auf dem Leiterrahmen 54 so ausgerichtet, dass der leitfähige Streifen 20, der leitfähige Streifen 34 und der leitfähige Streifen 36 mit dem gewünschten Chip und dem gewünschten Anschluss korrespondieren. Alternativ können der Chip 12, der Chip 26 und der Chip 28 so an den Leiterrahmen 54 gebondet werden, dass zwischen den Chips und den korrespondierenden Anschlüssen ein vorbestimmter Abstand besteht. Dieser vorbestimmte Abstand basiert möglicherweise auf der Länge des leitfähigen Streifens, der den Chip mit dem Anschluss verbindet. Zum Beispiel können der Chip 12, der Chip 26 und der Chip 28 mit einer Bestückungsgenauigkeit von 25 μm (3 Sigma) durch Die-Kaltbonden am Leiterrahmen 54 befestigt werden. Eine Draufsicht auf den Träger 52 ist in den 13A–13C gezeigt, die unten ausführlich beschrieben werden.
  • Die Pressmasse 16 wird dann am Leiterrahmen 54 befestigt, um die Halbleiterchipbaugruppe 10 zu bilden. Die Pressmasse 16 kann auf vielfältige unterschiedliche Arten am Leiterrahmen 54 befestigt werden. Die Pressmasse 16 kann zum Beispiel mittels eines Drucksinterprozesses, eines Drucklaminierprozesses und anderer Verfahren am Leiterrahmen 54 befestigt werden.
  • Vor allem können die Komponenten mittels einer Anzahl unterschiedlicher Typen von Zwischenverbindungstechniken miteinander verbunden werden. Zum Beispiel kann der Chip durch Verfahren wie eine Cu-Cu-Zwischenverbindung, lötbare Vorderseite und Cu-Streifen, eutektische Vorderseite und Cu-Streifen und andere Techniken mit dem leitfähigen Streifen verbunden werden. Der leitfähige Streifen kann durch Cu-Streifen mit Anschluss, eutektische Prozesse (z. B. Sn-Plattierung auf Cu), Cu-Streifen mit Cu-Anschluss, Cu-Streifen mit Anschluss mit μPPF-Plattierung und andere Techniken mit dem Anschluss verbunden werden.
  • Falls die Höhe der Chips größer ist als die Höhe der Anschlüsse (oder umgekehrt), werden die leitfähigen Streifen vor oder während der Einkapselung gebogen. Diese leitfähigen Streifen können zum Beispiel im 50-Mikrometer-Bereich der Anschlüsse gebogen werden, um die Chips mit den Anschlüssen elektrisch zu verbinden.
  • 8B veranschaulicht die Halbleiterchipbaugruppe 10 während der Einkapselung. Das Laminatmaterial in der Laminatpressschicht 22 fließt in den Zwischenraum zwischen den Chips und den Anschlüssen.
  • Der leitfähige Streifen 20 kann gebogen werden, um die Höhendifferenz zwischen dem Chip 12 und dem Anschluss 14 auszugleichen. Mittels der Stabilisierungsschicht 18 lässt sich während des Einkapselungsprozesses die Dicke regulieren.
  • Auf diese Weise kann die Halbleiterchipbaugruppe 10 während desselben Schritts mittels der Pressmasse 16 gebondet und eingekapselt werden. Somit können beim Fertigungsprozess Schritte entfallen und Kostenersparnisse erzielt werden.
  • In 8C wurde die Halbleiterchipbaugruppe 10 von den anderen in 8B gezeigten Chipbaugruppen getrennt. In dieser Ansicht ist der Chip 12 über einen leitfähigen Streifen 21 auch mit einem Anschluss 15 verbunden. Sowohl der Anschluss 14 als auch der Anschluss 15 sind durch einen Anschluss 53 bzw. einen Anschluss 55 mit dem Leiterrahmen 54 elektrisch verbunden. Der Chip 12 ist auf einer Chipkontaktstelle 51 montiert. Somit kann über den Anschluss 53 und den Anschluss 55 des Leiterrahmens 54 ein elektrischer Kontakt zur Halbleiterchipbaugruppe 10 hergestellt werden. In der veranschaulichten Ausführungsform erstrecken sich die Anschlüsse 53 und 55 seitlich aus der Einkapselung heraus. In anderen Ausführungsformen sind auch noch andere Gestaltungen möglich.
  • Die 9A–9C veranschaulichen schematisch ein anderes Verfahren zum Bilden der Halbleiterchipbaugruppe 10. In 9A sind der Chip 12, der Chip 26 und der Chip 28 am Träger 40 befestigt. In diesem Beispiel ist der Träger 40 möglicherweise Silizium, ein Glasträger oder ein Material irgendeines anderen Typs.
  • Als Nächstes, in 9B, wird die Pressmasse 16 über dem Träger 40 am Chip 12, am Chip 26, am Chip 28, am Anschluss 14, am Anschluss 30 und am Anschluss 32 ausgerichtet. Der Chip 12, der Chip 26, der Chip 28 und der Anschluss 14, der Anschluss 30 und der Anschluss 32 weisen in diesem Ausführungsbeispiel eine einheitliche Dicke auf. Mithin müssen der leitfähige Streifen 20, der leitfähige Streifen 34 und der leitfähige Streifen 36 nicht gebogen werden, um den Chip 12, den Chip 26 bzw. den Chip 28 mit dem Anschluss 14, dem Anschluss 30 bzw. dem Anschluss 32 elektrisch zu verbinden. Ferner fließt das Laminatmaterial in der Laminatpressschicht 22 nicht zwischen die leitfähigen Streifen und die Anschlüsse. In verschiedenen Ausführungsformen kann dieser Schritt bei einer Temperatur zwischen etwa 150°C und etwa 250°C durchgeführt werden.
  • In 9C wird die Pressmasse 16 unter Druck auf den Träger 40 gesintert, um in einem einzigen Arbeitsgang die Komponenten einzukapseln und den Chip 12, den Chip 26 bzw. den Chip 28 mit dem Anschluss 14, dem Anschluss 30 bzw. dem Anschluss 32 elektrisch zu verbinden. In verschiedenen Ausführungsformen kann dieser Schritt bei einer Temperatur zwischen etwa 150°C und etwa 250°C und einem Druck zwischen etwa 0,3 MPa und etwa 10,0 MPa durchgeführt werden.
  • Schließlich veranschaulicht 9D die Halbleiterchipbaugruppe 10, nachdem sie durch Demontage und Aussägen vom Träger 40 getrennt worden ist. Ähnlich wie beim Prozess, der in den 8A und 8B beschrieben wird, ist kein gesonderter Drahtbondschritt vorgesehen. Somit erfolgt Bilden der Halbleiterchipbaugruppe 10 mittels eines Ausführungsbeispiels schneller und effizienter als mittels derzeit verfügbarer Verpackungsverfahren.
  • Die 10A–10E veranschaulichen schematisch ein Verfahren zum Bilden der Halbleiterchipbaugruppe 10 wie in 7 gezeigt. In 10A wurden der Chip 12, der Chip 26 und der Chip 28 am Träger 40 durch Die-Kaltbonden befestigt.
  • In 10B wird zu den Chips und den Anschlüssen ein Opfermaterial, etwa eine Photolackbeschichtung 56, hinzugefügt. Die Photolackbeschichtung schützt die Chips und die Anschlüsse während der anschließenden Verarbeitung. In alternativen Ausführungsformen kann die Photolackbeschichtung 56 weggelassen werden.
  • In 10C sind der leitfähige Streifen 20, der leitfähige Streifen 34 und der leitfähige Streifen 36 mit der Photolackbeschichtung 58 am Chip 12, am Chip 26, am Chip 28 und am korrespondierenden Anschluss jedes Chips ausgerichtet. Zudem sind die Wärmesenke 46, die Wärmesenke 48 und die Wärmesenke 50 mit der Photolackbeschichtung 60 an den Chips und den Anschlüssen ausgerichtet.
  • Als Nächstes, in 10D, werden der leitfähige Streifen 20, der leitfähige Streifen 34, der leitfähige Streifen 36 mit der Photolackbeschichtung 58 und die Wärmesenke 46, die Wärmesenke 48 und die Wärmesenke 50 mit der Photolackbeschichtung 60 an den Chips und den Anschlüssen befestigt. Diese Befestigung erfolgt möglicherweise durch Stapelwafersintern für die leitfähigen Streifen und die Wärmesenken. Mittels des Stapelwafersinterns lässt sich eine gleichmäßige Dicke zum Pressen erzielen.
  • 10E veranschaulicht das Bauelement, nachdem das Ätzen und die Photolackentfernung erfolgt sind. Wie in dieser bildlichen Darstellung gezeigt, wurden die Photolackbeschichtung 56, die Photolackbeschichtung 58 und die Photolackbeschichtung 60 entfernt. Das Bauelement kann nun mittels eines Standardpress-Einkapselungsprozesses eingekapselt werden. Bei diesem Prozess enthält die Pressmasse 16 keine zusätzlichen leitfähigen Streifen oder kein anderes Drahtbondmaterial. Des Weiteren kann die Stabilisierungsschicht 18 in einigen Ausführungsformen in der Pressmasse 16 auch weggelassen werden.
  • Die 11A und 11B veranschaulichen schematisch noch einen anderen Prozess zum Bilden der Halbleiterchipbaugruppe 10. In 11A wird eine künstliche Waferstapelung durchgeführt, bei welcher der leitfähige Streifen 20, der leitfähige Streifen 34 und der leitfähige Streifen 36 am Träger 40 befestigt werden. Die Verbindung mit dem Träger 40 wird durch Drucksintern hergestellt.
  • Als Nächstes, in 11B, kapselt die Pressmasse 16 die leitfähigen Streifen, die Chips und die Anschlüsse, ein. In diesem Beispiel enthält die Pressmasse 16 keine zusätzlichen leitfähigen Streifen. Das Bauelement kann dann ausgesägt werden, um die Halbleiterchipbaugruppe 10 mit so vielen Chips und Anschlüssen wie gewünscht zu bilden.
  • Die 12A und 12B veranschaulichen ein anderes Verfahren zum Bilden der Halbleiterchipbaugruppe 10. Mittels des in dieser bildlichen Darstellung gezeigten Prozesses wird die in 3 ausführlich beschriebene Halbleiterchipbaugruppe 10 gebildet. Vor allem kann dieser Prozess zusammen mit Mehrchipanwendungen genutzt werden.
  • In 12A wurden der Anschluss 14 und der Anschluss 30 auf einem Träger 52 gebildet. Der Chip 12 und der Chip 26 wurden ebenfalls am Träger 52 befestigt. Des Weiteren wurden auf dem Träger 40 der leitfähige Streifen 20, der leitfähige Streifen 34 und der leitfähige Streifen 38 gebildet. Der Träger 52 und der Träger 40 werden in diesem Ausführungsbeispiel durch einen hochgenauen Überlagerungsprozess zusammen gesintert.
  • Als Nächstes, in 12B, wurde der Träger 52 demontiert und die Pressmasse 16 hinzugefügt, um das Bauelement einzukapseln. Das Bauelement kann dann in gewünschter Weise ausgesägt werden, um die Halbleiterchipbaugruppe 10 von 3 zu bilden.
  • Die 13A und 13B veranschaulichen eine Draufsicht eines Verfahrens zum Bilden der Halbleiterchipbaugruppe 10. Vor allem zeigt 13A den Träger 52 mit einer Mehrzahl von auf dem Träger 52 gebildeten Anschlüssen 64. In diesem Beispiel umfasst die Mehrzahl von Anschlüssen 64 Anschlüsse für drei Halbleiterbauelemente. Jedoch kann dieser Prozess so implementiert werden, dass abhängig von der konkreten Implementierung gleichzeitig zusätzliche Halbleiterchipbaugruppen gebildet werden. Zum Beispiel können unter Nutzung eines Ausführungsbeispiels Tausende von Halbleiterchipbaugruppen gleichzeitig gebondet und eingekapselt werden.
  • In 13B wurden Chips am Träger 52 befestigt. Zum Beispiel wurden an einer Fläche 66 auf dem Träger 52 der Chip 12 und der Chip 26 befestigt. Die Fläche 66 stellt die Fläche dar, auf der die Halbleiterchipbaugruppe 10 von 3 gebildet wird. Ähnlich wurden am Träger 52 noch andere Chips befestigt, um mit dem Bilden anderer Halbleiterchipbaugruppen zu beginnen.
  • Wie abgebildet, wurden auf einer Fläche 68 auf dem Träger 40 der leitfähige Streifen 20, der leitfähige Streifen 34 und der leitfähige Streifen 38 gebildet. Auf dem Träger 40 wurde auch eine Mehrzahl zusätzlicher leitfähiger Streifen 70 gebildet. Die Fläche 68 auf dem Träger 40 korrespondiert mit der Fläche 66 auf dem Träger 52. Als Nächstes werden der Träger 52 und der Träger 40 zusammen gesintert, eingekapselt und ausgesägt, sodass mehrere Halbleiterchipbaugruppen gebildet werden können.
  • Auf diese Weise kann die in 3 gezeigte Halbleiterchipbaugruppe 10 im Wesentlichen zur selben Zeit gebildet werden wie eine Anzahl anderer Halbleiterchipbaugruppen. Ferner können mehrere Halbleiterchipbaugruppen gebildet werden, ohne dass der drahtweise, klammerweise ablaufende Prozess erfolgt, der bislang zum elektrischen Verbinden von Chips und Anschlüssen implementiert wurde.
  • Somit stellt die vorliegende Erfindung ein Verfahren und eine Vorrichtung zu einem effizienteren und weniger kostspieligen Bilden einer Halbleiterchipbaugruppe bereit. Unter Nutzung eines Ausführungsbeispiels erfolgen der Drahtbondprozess und der Einkapselungsprozess im Wesentlichen zur selben Zeit. Verschiedene Ausführungsformen nutzen eine neue Pressmasse, die eine Bondkomponente enthält, um in einem Schritt den Halbleiterchip mit einer Anzahl von Anschlüssen elektrisch zu verbinden und die Halbleiterchipbaugruppe einzukapseln, wodurch die Effizienz des Verpackungsprozesses erhöht wird. Ferner bewirken verschiedene Ausführungsformen, dass sich der Schritt des drahtweisen Bondens erübrigt, und schaffen die Voraussetzungen für Einzelarbeitsgang-Drahtbondverbindungen für einen Gesamtleiterrahmen, einen Nutzen oder einen Wafer. Mithin erhöhen verschiedene Ausführungsformen der vorliegenden Erfindung erheblich die Ausbringung von Halbleiterchipbaugruppen.
  • Auch wenn diese Erfindung mit Bezug auf Ausführungsbeispiele beschrieben wurde, soll diese Beschreibung nicht einschränkend ausgelegt werden. Der Fachmann erkennt bei der Bezugnahme auf die Beschreibung verschiedene Abwandlungen und Kombinationen der Ausführungsbeispiele sowie andere Ausführungsformen der Erfindung. Zur Veranschaulichung können die in den 1–13 beschriebenen Ausführungsformen in verschiedenen Ausführungsformen miteinander kombiniert werden. Die beigefügten Ansprüche sollen deshalb alle solchen Abwandlungen oder Ausführungsformen einschließen.

Claims (22)

  1. Halbleiterbauelement (10), das Folgendes umfasst: einen Chip (12), der eine Kontaktfläche beinhaltet; einen Anschluss (14); und ein Einkapselungsmaterial (16), das eine Stabilisierungsschicht (18), eine Laminatpressschicht (22), die mit der Stabilisierungsschicht (18) verbunden ist, und einen leitfähigen Streifen (20), der mit der Laminatpressschicht (22) verbunden ist, umfasst, wobei der leitfähige Streifen (20) die Kontaktfläche des Chips (12) mit dem Anschluss (14) elektrisch verbindet.
  2. Halbleiterbauelement (10) gemäß Anspruch 1, wobei die Laminatpressschicht (22) die Stabilisierungsschicht (18) umgibt.
  3. Halbleiterbauelement (10) gemäß Anspruch 1 oder 2, das des Weiteren Folgendes umfasst: eine Mehrzahl zusätzlicher Chips, wobei jeder zusätzliche Chip eine Kontaktfläche aufweist; eine Mehrzahl zusätzlicher Anschlüsse; und eine Mehrzahl zusätzlicher leitfähiger Streifen, die jeden zusätzlichen Anschluss an eine entsprechende Kontaktfläche koppeln; wobei vorzugsweise ein erster Chip aus der Mehrzahl zusätzlicher Chips mit einem zweiten Chip aus der Mehrzahl zusätzlicher Chips mit einem zweiten leitfähigen Streifen elektrisch verbunden ist.
  4. Halbleiterbauelement (10) gemäß einem der Ansprüche 1 bis 3, wobei die Stabilisierungsschicht (18) Glasfaser umfasst.
  5. Halbleiterbauelement (10) gemäß einem der Ansprüche 1 bis 4, wobei der leitfähige Streifen (20) einen Kupferstreifen (20) umfasst.
  6. Verfahren zum Verpacken eines Halbleiterbauelements (10), wobei das Verfahren Folgendes umfasst: Befestigen eines Chips (12) an einem Leiterrahmen; Platzieren einer Pressmasse auf dem Leiterrahmen und dem Chip (12), wobei die Pressmasse eine Stabilisierungsschicht (18), eine Laminatpressschicht (22), die mit der Stabilisierungsschicht (18) verbunden ist, und eine Mehrzahl leitfähiger Streifen (20), die mit der Laminatpressschicht (22) verbunden sind, sodass jeder leitfähige Streifen (20) an einer entsprechenden Kontaktfläche auf dem Chip (12) ausgerichtet ist, umfasst; und Einkapseln des Chips (12) und des Leiterrahmens, indem die Pressmasse am Leiterrahmen und am Chip (12) befestigt wird, sodass jeweilige der leitfähigen Streifen (20) den Chip (12) mit Anschlüssen des Leiterrahmens elektrisch verbinden.
  7. Verfahren gemäß Anspruch 6, wobei ein zusätzlicher Chip am Leiterrahmen befestigt wird und wobei das Einkapseln ferner ein Einkapseln des zusätzlichen Chips umfasst; wobei vorzugsweise der Chip (12) und der zusätzliche Chip über einen leitfähigen Streifen (20) der Mehrzahl leitfähiger Streifen (20) elektrisch miteinander verbunden sind.
  8. Verfahren gemäß Anspruch 6 oder 7, das des Weiteren Biegen eines Abschnitts des leitfähigen Streifens (20) umfasst; wobei vorzugsweise das Biegen während des Einkapselungsschritts erfolgt.
  9. Verfahren gemäß einem der Ansprüche 6 bis 8, wobei die Stabilisierungsschicht (18) Glasfaser umfasst.
  10. Verfahren gemäß einem der Ansprüche 6 bis 9, wobei der leitfähige Streifen (20) Kupfer umfasst.
  11. Verfahren gemäß einem der Ansprüche 6 bis 10, wobei der Einkapselungsschritt Drucksintern der Laminatpressschicht (22) umfasst.
  12. Verfahren gemäß einem der Ansprüche 6 bis 11, wobei die Pressmasse eine leitfähige Schicht, die mit der Stabilisierungsschicht (18) verbunden ist, sodass die Stabilisierungsschicht (18) zwischen der leitfähigen Schicht und der Laminatpressschicht (22) angeordnet ist, umfasst.
  13. Verfahren gemäß einem der Ansprüche 6 bis 12, wobei die Laminatpressschicht (22) die Stabilisierungsschicht (18) umgibt.
  14. Verfahren zum Verpacken eines Halbleiterbauelements (10), wobei das Verfahren Folgendes umfasst: Versehen eines Trägers mit einer Mehrzahl von daran befestigten leitfähigen Streifen (20); Befestigen der leitfähigen Streifen (20) zwischen Kontaktflächen eines Chips (12) und Anschlüssen; Entfernen des Trägers; und Einkapseln des Chips (12) und der leitfähigen Streifen (20) mit einer Pressmasse, um eine Halbleiterchipbaugruppe zu bilden.
  15. Verfahren gemäß Anspruch 14, wobei Befestigen der leitfähigen Streifen (20) Nutzen eines Drucksinterprozesses umfasst.
  16. Verfahren gemäß Anspruch 14 oder 15, wobei der Träger ein poröses Metall umfasst.
  17. Verfahren gemäß einem der Ansprüche 14 bis 16, das des Weiteren Folgendes umfasst: Bereitstellen eines Chipträgers, der den Chip (12) und die Anschlüsse beinhaltet; vor dem Befestigen der leitfähigen Streifen (20) Aufbringen einer Opferbeschichtung auf den Chip (12) und den Anschluss (14) auf dem Träger; und nach dem Befestigen der leitfähigen Streifen (20) Entfernen der Opferbeschichtung.
  18. Verfahren zum Verpacken eines Halbleiterbauelements (10), wobei das Verfahren Folgendes umfasst: Bilden einer Mehrzahl von Anschlüssen auf einem Chipträger; Platzieren einer Mehrzahl von Chips (12) auf dem Chipträger; Ausrichten eines Streifenträgers am Chipträger, sodass leitfähige Streifen (20) des Streifenträgers so ausgerichtet werden, dass sie Kontaktgebiete der Chips (12) mit entsprechenden der Anschlüsse elektrisch verbinden; Aufbringen des Streifenträgers auf den Chipträger, sodass ein Beschichtungsmaterial des Streifenträgers die Chips (12) eingekapselt und damit die leitfähigen Streifen (20) die Kontaktgebiete der Chips (12) mit den entsprechenden der Anschlüsse elektrisch verbinden; und Entfernen des Chipträgers, um einen Abschnitt jedes der Anschlüsse zu exponieren.
  19. Verfahren gemäß Anspruch 18, das des Weiteren Vereinzeln der eingekapselten Chips (12) umfasst.
  20. Verfahren gemäß Anspruch 18 oder 19, wobei Platzieren der Chips (12) auf dem Chipträger Die-Kaltbonden der Chips (12) an den Chipträger umfasst.
  21. Pressmasse, die Folgendes umfasst: eine Stabilisierungsschicht (18); eine Laminatpressschicht (22), die mit der Stabilisierungsschicht (18) verbunden ist; und eine leitfähige Filmschicht, die mit der Laminatpressschicht (22) verbunden ist, wobei aus der leitfähigen Filmschicht eine Anzahl leitfähiger Streifen (20) gebildet wird.
  22. Pressmasse gemäß Anspruch 21, die des Weiteren eine zweite leitfähige Filmschicht (24), die mit der Stabilisierungsschicht (18) verbunden ist, sodass die Stabilisierungsschicht (18) zwischen der zweiten leitfähigen Filmschicht (24) und der Laminatpressschicht (22) angeordnet ist oder von der Laminatpressschicht (22) umgeben wird, umfasst, wobei die leitfähige Filmschicht Kupfer umfasst und die Stabilisierungsschicht (18) Glasfaser umfasst, und wobei die Stabilisierungsschicht (18) von der Laminatpressschicht (22) umgeben wird.
DE102014105367.2A 2013-04-19 2014-04-15 Pressmasse und Verfahren zum Verpacken von Halbleiterchips Expired - Fee Related DE102014105367B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/866,811 US9209152B2 (en) 2013-04-19 2013-04-19 Molding material and method for packaging semiconductor chips
US13/866,811 2013-04-19

Publications (2)

Publication Number Publication Date
DE102014105367A1 true DE102014105367A1 (de) 2014-10-23
DE102014105367B4 DE102014105367B4 (de) 2023-09-28

Family

ID=51629071

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014105367.2A Expired - Fee Related DE102014105367B4 (de) 2013-04-19 2014-04-15 Pressmasse und Verfahren zum Verpacken von Halbleiterchips

Country Status (3)

Country Link
US (1) US9209152B2 (de)
CN (1) CN104112733B (de)
DE (1) DE102014105367B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9341671B2 (en) 2013-03-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Testing holders for chip unit and die package
US10571510B2 (en) * 2014-05-16 2020-02-25 Prysmian S.P.A. Partial discharge acquisition system comprising a capacitive coupling electric field sensor
DE102016118784A1 (de) * 2016-10-04 2018-04-05 Infineon Technologies Ag Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680617A (en) 1984-05-23 1987-07-14 Ross Milton I Encapsulated electronic circuit device, and method and apparatus for making same
CN101480116B (zh) * 2006-04-27 2013-02-13 日本电气株式会社 电路基板、电子器件配置及用于电路基板的制造工艺
DE102007036045A1 (de) 2007-08-01 2009-02-05 Siemens Ag Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung
JP5879030B2 (ja) 2010-11-16 2016-03-08 新光電気工業株式会社 電子部品パッケージ及びその製造方法
CN102176418B (zh) * 2011-03-22 2013-02-20 南通富士通微电子股份有限公司 扇出系统级封装方法
CN102171825B (zh) * 2011-04-29 2013-02-27 华为技术有限公司 电源模块及其封装集成方法
CN102241388B (zh) * 2011-05-18 2015-02-18 中国科学院上海微系统与信息技术研究所 Mems圆片级三维混合集成封装结构及方法
CN102344110B (zh) * 2011-10-31 2015-07-15 嘉盛半导体(苏州)有限公司 微机电系统器件的方形扁平无引脚封装结构及方法

Also Published As

Publication number Publication date
CN104112733A (zh) 2014-10-22
US9209152B2 (en) 2015-12-08
DE102014105367B4 (de) 2023-09-28
US20140312497A1 (en) 2014-10-23
CN104112733B (zh) 2017-07-04

Similar Documents

Publication Publication Date Title
EP1772900B1 (de) Herstellungsverfahren einer Anordnung mit Leistungshalbleiterbauelementen, welches einen Schritt Drucksintern beinhaltet
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE112008000229B4 (de) Leistungshalbleitervorrichtung
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102014102006B4 (de) Halbleitermodul
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102009017853B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016120516A1 (de) Multi-Die-Package mit verschiedenen Arten von Halbleiter-Dies, an dem gleichen thermisch leitfähigen Flansch angebracht
DE102010037439B4 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102014100509A1 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE10221857A1 (de) Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
DE102010000402B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102014111908A1 (de) Hybrid-Leadframe und Verfahren zum Herstellen desselben
DE102014105367B4 (de) Pressmasse und Verfahren zum Verpacken von Halbleiterchips
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102021006157A1 (de) Mehrfachsubstratgehäusesysteme und verwandte verfahren
DE102021102421A1 (de) Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren
DE102016101887A1 (de) Befestigung eines Chipbefestigungsmediums an einem bereits gekapselten elektronischen Chip

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee