DE102014009932B4 - Verfahren, Vorrichtung und Schaltung zum Erkennen eines Fehlers auf einem Differenzbus - Google Patents

Abstract

Verfahren zum Erkennen eines Fehlers auf einem Differenzbus, umfassend:- Bestimmen eines zulässigen Spannungsbereichs des Differenzbusses auf der Grundlage einer Mindestlast und einer Höchstlast;- Vergleichen einer Differenzbusspannung mit dem zulässigen Spannungsbereich;- Bestimmen eines Fehlerzustands für den Fall, dass die Differenzbusspannung außerhalb des zulässigen Spannungsbereichs liegt.

Description

• Die Die Erkennung eines Fehlers in Hochgeschwindigkeitsnetzen kann aufgrund der hohen Variabilität der Netzwerkparameter, des Masseversatzes (Ground Shift), wegen Wirkungen der Gleichtaktdrossel (Common Mode Choke; CMC) sowie externen Störungen eine komplizierte Aufgabe darstellen.
• DE 42 12 742 A1 beschreibt Verfahren zur Fehlererkennung bei einem Datenbus.
• DE 197 26 538 C1 betrifft ein Verfahren und eine Schaltungsanordnung zur Überprüfung von Leitungsfehlern in einem Zweidraht-Bus-System.
• Eine Aufgabe besteht darin, insbesondere eine verbesserte oder effizientere Möglichkeit Erkennung eines Fehlers auf einem differentiellen Bus (hier auch bezeichnet als ein Differenzbus) zu schaffen.
• Diese Aufgabe wird gemäß den Merkmalen der unabhängigen Ansprüche gelöst. Bevorzugte Ausführungsformen sind insbesondere den abhängigen Ansprüchen entnehmbar.
• Mindestens eines/eine der folgenden Beispiele und/oder Ausführungsformen können als innovativ betrachtet werden. Sie können mit anderen beschriebenen Aspekten oder Ausführungsformen kombiniert werden. Jede hier beschriebene Ausführungsform oder Ausgestaltung ist nicht unbedingt als gegenüber anderen Ausführungsformen oder Ausgestaltungen bevorzugt oder vorteilhaft aufzufassen.
• Insbesondere können Kombinationen der folgenden Merkmale genutzt werden, um das gewünschte Ergebnis zu erreichen. Die Merkmale des Verfahrens können mit (einem) beliebigen Merkmal(en) der Vorrichtung oder des Systems oder umgekehrt kombiniert werden.
• Es wird ein Verfahren zum Erkennen eines Fehlers auf einem Differenzbus vorgestellt, das die folgenden Schritte aufweist:
• - Bestimmen eines zulässigen Spannungsbereichs des Differenzbusses auf der Grundlage einer Mindestlast und einer Höchstlast;
• - Vergleichen einer Differenzbusspannung mit dem zulässigen Spannungsbereich;
• - Bestimmen eines Fehlerzustands für den Fall, dass die Differenzbusspannung außerhalb des zulässigen Spannungsbereichs liegt.
• Die vorliegende Lösung betrifft insbesondere eine Erkennung von (z.B. physischen) Busfehlern in einer Umgebung eines differentiellen Datenbusses (hier auch bezeichnet als Differenzdatenbus oder Differenzbus), z.B. einem Netzwerk, in dem Daten in einem differentiellen Modus (hier auch bezeichnet als Differenzmodus) übermittelt verwendet werden können. Ein beispielhaftes Differenzbussystem nutzt das FlexRay-Protokoll, ein weiteres Beispiel stellt der CAN-Bus dar.
• Es ist anzumerken, dass die Mindestlast als erster oder unterer Schwellenwert und die Höchstlast als zweiter oder oberer Schwellenwert für eine Last angesehen wird, die für den Differenzbus zulässig, nützlich oder geeignet sein kann. Die Höchstlast und die Mindestlast können entsprechend bestimmten Anforderungen, Spezifikationen oder Anwendungsfallszenarien festgelegt oder konfiguriert werden. Die beiden Begriffe „Mindest-“ und „Höchst-“ können in diesem Zusammenhang daher auch als „niedrige“ und „hohe“ Werte für eine Last (auf dem Differenzbus) verstanden werden.
• In einer Ausführungsform weist das Verfahren den folgenden Schritt auf:
• - Bestimmen eines zulässigen Spannungsbereichs des Differenzbusses auf der Grundlage mindestens eines gemessenen Differenzmodus-Stroms (DM-Stroms).
• In einer Ausführungsform weist das Vergleichen einer Differenzbusspannung mit dem zulässigen Spannungsbereich die folgenden Schritte auf:
• - für ein erstes Signal, Durchführen von Vergleichen anhand der Mindestlast und der Höchstlast;
• - für ein zweites Signal, Durchführen von Vergleichen anhand der Mindestlast und der Höchstlast.
• Das erste Signal kann das als Data_1 und das zweite Signal das als Data_0 bezeichnete Signal sein.
• Die vorgestellte Lösung gestattet insbesondere den Vergleich einer Differenzmodus-Spannung auf einem Bus (auch als DM-Busspannung bezeichnet) während eines Signals „Data_1“ (VTX1) und/oder eines Signals „Data_0“ (VTX0), insbesondere mit einem zulässigen DM-Busspannungsbereich, z.B. definiert als beginnend bei dem im betrachteten Transceiver fließenden DM-Strom. Data_1 kann ein Signal angeben, das dem Logikwert „1“ entspricht, und Data_0 kann ein Signal angeben, das dem Logikwert ,,0" entspricht. Sowohl Data_0 als auch Data_1 sind Differenzsignale, die zum Kodieren eines einzelnen Informationsbits auf einem Differenzbussystem verwendet werden können.
• In einer Ausführungsform können das erste und das zweite Signal Differenzsignale zwischen zwei Busleitungen des Differenzbusses sein.
• In einer Ausführungsform können die Vergleiche für das erste Signal Folgendes umfassen: $$R_{MIN}\cdot i_{DM1}<V_{TX1}<R_{MAX}\cdot i_{DM1}$$

  

  wobei

iDMI

ein Differenzmodus-Strom während des ersten Signals ist;

RMIN

die Mindestlast ist;

RMAX

die Höchstlast ist;

VTXI

der zulässige Spannungsbereich für das erste Signal ist.

• In einer Ausführungsform können die Vergleiche für das zweite Signal Folgendes umfassen: $$R_{MAX}\cdot i_{DM0}<V_{TX0}<R_{MIN}\cdot i_{DM0}$$

  

  wobei

iDM0

ein negativer Differenzmodus-Strom während des zweiten Signals ist;

RMIN

die Mindestlast ist;

RMAX

die Höchstlast ist; und

VTX0

der zulässige negative Spannungsbereich für das zweite Signal ist.

• In einer Ausführungsform basiert der Fehlerzustand auf mehreren Vergleichen für das erste Signal und für das zweite Signal.
• In einer Ausführungsform umfassen die Vergleiche Folgendes:
1. (a) für das erste Signal: $$V_{TX1}<R_{MIN}\cdot i_{DM1}$$
   
2. (b) für das erste Signal: $$V_{TX1}>R_{MAX}\cdot i_{DM1}$$
   
3. (c) für das zweite Signal: $$\left|V_{TX0}\right|<R_{MIN}\cdot \left|i_{DM0}\right|$$
   
4. (d) für das zweite Signal: $$\left|V_{TX0}\right|>R_{MAX}\cdot \left|i_{DM0}\right|$$
   
wobei

iDMI

ein Differenzmodus-Strom während des ersten Signals ist;

iDM0

ein Differenzmodus-Strom während des zweiten Signals ist;

RMIN

die Mindestlast ist;

RMAX

die Höchstlast ist;

VTXI

die DM-Busspannung für das erste Signal ist;

VTX0

die DM-Busspannung für das zweite Signal ist.

• In einer Ausführungsform weist das Verfahren den folgenden Schritt auf:
• - wiederholtes Anwenden eines Vergleichszyklus, wobei der Vergleichszyklus die Vergleiche (a) bis (d) umfasst.
• Es ist anzumerken, dass die Reihenfolge der in einem solchen Zyklus durchgeführten Vergleiche von der Folge (a), (b), (c) und (d) verschieden sein kann. Zum Beispiel kann eine andere Vergleichsreihenfolge (d), (b), (a) und (c) verwendet werden.
• In einer Ausführungsform weist das Verfahren den folgenden Schritt auf:
• - Erkennen mindestens einer gebrochenen Leitung des Differenzbusses in dem Fall, dass die Vergleiche (b) und (d) wahr und die Vergleiche (a) und (c) falsch sind.
• Ein Vergleich gilt als wahr in dem Fall, dass die vom Vergleich bestimmte Bedingung erfüllt oder befriedigt ist. Entsprechend gilt ein Vergleich als falsch in dem Fall, dass die vom Vergleich bestimmte Bedingung nicht erfüllt oder nicht befriedigt ist.
• In einer Ausführungsform weist das Verfahren den folgenden Schritt auf:
• - Erkennen eines Kurzschlusses zwischen Busleitungen in dem Fall, dass die Vergleiche (a) und (c) wahr und die Vergleiche (b) und (d) falsch sind.
• In einer Ausführungsform weist das Verfahren den folgenden Schritt auf:
• - Erkennen einer Verbindung der positiven Busleitung mit Masse oder der negativen Busleitung entweder mit der Versorgungsspannung V_CC oder der Batteriespannung V_BAT in dem Fall, dass eine der folgenden Kombinationen gilt:
  • - die Vergleiche (a) und (d) sind wahr und die Vergleiche (b) und (c) sind falsch;
  • - der Vergleich (d) ist wahr und die Vergleiche (a), (b) und (c) sind falsch;
  • - der Vergleich (a) ist wahr und die Vergleiche (b) (c) und (d) sind falsch.
• In einer Ausführungsform weist das Verfahren den folgenden Schritt auf:
• - Erkennen einer Verbindung der positiven Busleitung entweder gegen die Versorgungsspannung Vcc oder die Batteriespannung V_BAT oder der negativen Busleitung mit Masse in dem Fall, dass eine der folgenden Kombinationen gilt:
  • - die Vergleiche (b) und (c) sind wahr und die Vergleiche (a) und (d) sind falsch;
  • - der Vergleich (c) ist wahr und die Vergleiche (a), (b) und (d) sind falsch;
  • - der Vergleich (b) ist wahr und die Vergleiche (a), (c) und (d) sind falsch.
• In einer Ausführungsform basiert die Mindestlast auf einem Bruchteil einer auf dem Differenzbus zulässigen Mindestlast und basiert die Höchstlast auf einem Bruchteil der auf dem Differenzbus zulässigen Höchstlast.
• In einer Ausführungsform werden Mindestlast und Höchstlast entsprechend einer Spezifikation des Differenzbussystems festgelegt.
• In einer Ausführungsform erfolgt das Vergleichen der Differenzbusspannung mit dem zulässigen Spannungsbereich gleichzeitig oder nacheinander.
• In einer Ausführungsform weist das Verfahren mindestens einen der folgenden Schritte auf, nachdem ein Fehlerzustand erkannt wird:
• - Lieferung von Informationen über die Fehlerart;
• - Ausgabe einer Alarmmeldung;
• - Änderung des Zustands einer Schaltung, einer Vorrichtung oder eines Systems;
• - Eintritt in einen sicheren Zustand;
• - Ausschalten;
• - Auslösen einer Wartungsaktion.
• In einer Ausführungsform wird der Differenzbus nach einem FlexRay-Protokoll betrieben.
• In einer Ausführungsform ist der Differenzbus ein CAN-Bus.
• Es wird eine Vorrichtung zum Erkennen eines Fehlers auf einem Differenzbus vorgeschlagen, wobei die Vorrichtung eine Verarbeitungseinheit aufweist, die ausgelegt ist zum:
• - Bestimmen eines zulässigen Spannungsbereichs des Differenzbusses auf der Grundlage einer Mindestlast und einer Höchstlast;
• - Vergleichen einer Differenzbusspannung mit dem zulässigen Spannungsbereich;
• - Bestimmen eines Fehlerzustands für den Fall, dass die Differenzbusspannung außerhalb des zulässigen Spannungsbereichs liegt.
• In einer Ausführungsform ist die Verarbeitungseinheit zur Durchführung mindestens einer der folgenden Maßnahmen ausgelegt, nachdem ein Fehlerzustand erkannt wird:
• - Lieferung von Informationen über die Fehlerart;
• - Ausgabe einer Alarmmeldung;
• - Änderung des Zustands einer Schaltung, einer Vorrichtung oder eines Systems;
• - Eintritt in einen sicheren Zustand;
• - Ausschalten;
• - Auslösen einer Wartungsaktion.
• Es wird eine Vorrichtung zum Erkennen eines Fehlers auf einem Differenzbus bereitgestellt, wobei die Vorrichtung Folgendes aufweist:
• - Mittel zum Bestimmen eines zulässigen Spannungsbereichs des Differenzbusses auf der Grundlage einer Mindestlast und einer Höchstlast;
• - Mittel zum Vergleichen einer Differenzbusspannung mit dem zulässigen Spannungsbereich;
• - Mittel zum Bestimmen eines Fehlerzustands für den Fall, dass die Differenzbusspannung außerhalb des zulässigen Spannungsbereichs liegt.
• Es wird eine Schaltung zum Erkennen eines Fehlers auf einem Differenzbus bereitgestellt, wobei der Differenzbus eine erste Busleitung und eine zweite Busleitung aufweist, umfassend:
• - einen Speicher zum Speichern einer Differenzbusspannung zwischen der ersten Busleitung und der zweiten Busleitung;
• - eine Einheit, die einen zulässigen Spannungsbereich auf der Grundlage einer Mindestlast und einer Höchstlast bereitstellt;
• - eine Komparatoreinheit zum Vergleichen der Differenzbusspannung, die in dem Speicher mit dem zulässigen Spannungsbereich gespeichert ist;
• - eine Koppeleinheit für
  • - das Verbinden der Busleitungen mit dem Speicher während einer Belastungsphase;
  • - das Verbinden des Speichers und der Einheit, die den zulässigen Spannungsbereich für die Komparatoreinheit liefert, während einer Vergleichsphase,
• - wobei die Komparatoreinheit den Fehler in dem Fall erkennt, dass die Differenzbusspannung außerhalb des zulässigen Spannungsbereichs liegt.
• Die Komparatoreinheit erkennt unter Umständen keinen Fehler, wenn sich die Spannung im zulässigen Spannungsbereich befindet.
• In einer Ausführungsform weist der Speicher mindestens einen Kondensator auf.
• In einer Ausführungsform ist die Koppeleinheit für das Trennen der Busleitungen vom Speicher während der Vergleichsphase ausgelegt.
• In einer Ausführungsform umfasst die Belastungsphase
• - eine erste Belastungsphase, bei der die Busleitungen in einer ersten Polarität mit dem Speicher verbunden sind; und
• - eine zweite Belastungsphase, bei der die Busleitungen in der umgekehrten Polarität mit dem Speicher verbunden sind.
• In einer Ausführungsform weist der Speicher zwei Speichereinheiten auf, die an einem Ende miteinander verbunden werden können, wobei deren verbleibende Enden mit einer der Busleitungen verbunden werden können.
• In einer Ausführungsform ist die Koppeleinheit dafür ausgelegt,
• - entweder die erste Busleitung mit einem ersten Knoten und die zweite Busleitung mit einem zweiten Knoten zu verbinden oder
• - die erste Busleitung mit dem zweiten Knoten und die zweite Busleitung mit dem ersten Knoten zu verbinden, und
• - der erste Knoten ist mit einem verbleibenden Ende der Speichereinheiten verbunden und der zweite Knoten ist mit dem anderen verbleibenden Ende der Speichereinheiten verbunden.
• Jede der Speichereinheiten kann insbesondere mindestens einen Kondensator aufweisen.
• In einer Ausführungsform weist die Schaltung eine Abtast- und Haltestufe auf, um den Ausgang der Komparatoreinheit für einen festgelegten Zeitraum oder bis zum Vorliegen des nächsten Vergleichsergebnisses aufrecht zu erhalten.
• Auch wird ein System vorgeschlagen, das mindestens eine wie hierin beschriebene Vorrichtung aufweist.
• Ausführungsformen werden unter Bezugnahme auf die Zeichnungen dargestellt und veranschaulicht. Die Zeichnungen dienen der Veranschaulichung des Grundprinzips, so dass zum Verständnis des Grundprinzips notwendige Aspekte dargestellt werden. Die Zeichnungen sind nicht maßstabgerecht. In den Zeichnungen stehen gleiche Bezugszeichen für gleiche Merkmale.
• 1 zeigt eine schematische Darstellung eines FlexRay-Netzwerks;
• 2 zeigt ein Schaltschema des Konzepts der Fehlererkennungsschaltung, die ein Koppelnetz, einen Referenzgenerator und einen Komparator sowie Logikschaltkreise zur Ermittlung einer Fehlerbedingung aufweist;
• 3 zeigt ein Funktionsschaltbild, das mehrere Signale des Schaltschemas aus 2 aufweist;
• 4 zeigt ein Prinzipschaltbild eines FlexRay-Senders während des Sendens eines Signals Data_1;
• 5 zeigt den FlexRay-Sender aus 4 während des Sendens eines Signals Data_0;
• 6 zeigt ein Prinzipschaltbild der Verarbeitung des von der in 2 dargestellten Schaltung gelieferten Signals Comp OUTPUT;
• 7 zeigt ein Funktionsschaltbild, das mehrere Signale des Prinzipschaltbilds nach 2 und 6 aufweist;
• 8 zeigt eine beispielhafte Realisierung des Referenzgenerators in dem Fall, dass in der Ausgangsstufe des Senders ein High-Side-Strom i_HS und ein Low-Side-Strom i_LS festgestellt werden können;
• 9 zeigt eine Ausgangsstufe des auf 4 und 5 basierenden Senders mit integrierten Widerständen R_MIN und R_MAX für den Fall, dass kein High-Side-Strom i_HS und Low-Side-Strom i_LS isoliert werden können;
• 10 zeigt eine alternative Realisierung des Referenzgenerators nach 9;
• 11 zeigt ein Funktionsschaltbild, das mehrere Signale des Prinzipschaltbilds nach 8 und 10 aufweist;
• 12 zeigt ein Funktionsschaltbild, das mehrere auf den in 2 und 6 gezeigten Schaltungen basierende Signale aufweist, wobei der Referenzgenerator entsprechend der in 8 oder 10 dargestellten Schaltung realisiert sein kann;
• 13 zeigt ein Funktionsschaltbild, das mehrere auf den in 2 und 6 gezeigten Schaltungen basierende Signale aufweist, wobei der Referenzgenerator entsprechend der in 8 oder 10 dargestellten Schaltung realisiert sein kann und veranschaulicht wird, wie durch Nutzung einer festen Verzögerung T_FIX beim Signal Circuit OUTPUT schnellere Ergebnisse erzielt werden können;
• 14 zeigt eine Beispieltabelle, in der mehrere Fehlerarten im Hinblick auf die erfüllten (oder nicht erfüllten) Fehlerbedingungen (Vergleiche) zusammengefasst sind.
• Die Beispiele betreffen insbesondere eine Erkennung von (z.B. physischen) Busfehlern in einer Umgebung eines differentiellen Datenbusses (hier auch bezeichnet als Differenzdatenbus oder Differenzbus), z.B. einem Netzwerk, in dem Daten in einem differentiellen Modus (hier auch bezeichnet als Differenzmodus) für Datenübertragungszwecke verwendet werden können. Ein beispielhaftes Differenzbussystem nutzt das FlexRay-Protokoll. Für Einzelheiten zum FlexRay-Protokoll wird auf http://en.wikipedia.org/wiki/FlexRay verwiesen. Ein weiteres Beispiel ist ein CAN-Bus (siehe auch z.B. http://en.wikipedia.org/wiki/Controller_area_network).
• Dieser Ansatz ist insbesondere von Nutzen bei Verwendung eines Differenzbusses, der zur symmetrischen Übertragung in der Lage ist. Ein solcher Bus kann z.B. auf dem FlexRay-Protokoll basieren.
• In einem CAN-System kann die zulässige Last in einem Differenzmodus (DM) RLOAD im Bereich zwischen 50Ω und 65Ω liegen; in einem FlexRay-System kann die DM-Last RLOAD im Bereich zwischen 40Ω und 55Ω liegen. Allerdings können für die erwähnten Systeme oder auch für andere Systeme andere Mengen oder Bereiche gelten.
• Bei einem der Erkennung unterworfenen Fehler kann es sich um mindestens einen der folgenden handeln:
• - eine gebrochene Busleitung (z.B. eine oder beide Leitungen des Busses sind gebrochen);
• - miteinander kurzgeschlossene Busleitungen (mit oder ohne zusätzlichen Kurzschluss mit einer festen Spannung);
• - eine Leitung des Busses ist kurzgeschlossen, z.B. mit Masse (GND), eine Versorgungsspannung (V_CC) oder eine Batteriespannung (V_BAT).
• Die hierin beschriebenen Beispiele können auf mehrere Anwendungsfälle angewendet werden, insbesondere in der Automobilumgebung, z.B. auf in einem Fahrzeug betriebene Bussysteme.
• Ein Bereich der (gesamten) DM-Last eines FlexRay- oder CAN-Systems kann vorbestimmt sein, z.B. nach einer EPL-Spezifikation (EPL: Electrical Physical Layer). Dieser Bereich der DM-Last wird hierin auch als „DM-Lastbedarf“ bezeichnet.
• Der DM-Lastbedarf kann verwendet werden, um physische Fehler auf Datenbusleitungen zu erkennen. Ein Fehler kann angezeigt, z.B. mit einem Flag versehen, werden, wenn eine „äquivalente DM-Last“ für einen Sender (d.h. V_DM/I_DM, eine DM-Spannung auf dem Bus über einen erzeugten DM-Strom) den DM-Lastbedarf nicht erfüllt.
• Ein Beispiel für die vorgestellte Lösung kann ein FlexRay-System oder -Netzwerk sein, das im Folgenden erläutert wird. Die Lösung ist jedoch nicht auf ein FlexRay-Szenario beschränkt, sondern könnte auch auf ein beliebiges anderes DM-System, insbesondere auf ein CAN-Netzwerk, angewendet werden.
• 1 zeigt ein Schaltschema eines FlexRay-Netzwerks, das Busleitungen 101 und 102, einen ersten Netzknoten 103 und einen zweiten Netzknoten 104 aufweist. Es können mehr als zwei Netzknoten an die Busleitungen 101 und 102 angeschlossen sein. Jeder Netzknoten 103, 104 weist einen Sender und einen Empfänger (die in Kombination auch als „Transceiver“ bezeichnet werden können) zum Transport von Daten über die Busleitungen 101, 102 und zum Empfang von Daten über die Busleitungen 101, 102 auf. An beiden Enden des Busses sind die Busleitungen 101, 102 über Abschlusswiderstände 105 und 106 (wobei jeder solcher Widerstände auch als „Abschluss“ bezeichnet wird) verbunden.
• Leitungsbruch:
• Hochfrequenznetze werden oft mit zwei gleichen, im Wesentlichen parallel geschalteten DM-Impedanzen abgeschlossen. Jeder Abschluss kann mit einem Ende des (Daten-) Busses verbunden sein, um Reflexionen zu verhindern. Wenn eine oder beide Busleitungen gebrochen sind, ist das Netzwerk in zwei Teilnetzwerke unterteilt. Die beiden Teilnetzwerke arbeiten weiterhin im Wesentlichen unabhängig voneinander über einen der beiden Abschlüsse. Die auf einen Sendeknoten wirkende äquivalente DM-Last beträgt das Doppelte der Last des fehlerfreien Falles. Eine solche DM-Last kann bei CAN zwischen 100Ω und 130Ω und bei FlexRay zwischen 80Ω und 110Ω liegen. Daher kann der Fehler der gebrochenen Leitung(en) erkannt werden.
• Miteinander kurzgeschlossene Busleitungen:
• In diesem Fall ist die DM-Last sehr gering und geht gegen null, was die Erkennung dieses Fehlers gestattet.
• Eine Busleitung mit Masse kurzgeschlossen:
• Die Netzwerksymmetrie (bei V_CC/2) zwischen High Side und Low Side ist gestört. Ein hoher Gleichtaktstrom (CM-Strom) wird erzeugt und fließt durch die Abschlüsse zur Masse. Ein solch hoher CM-Strom erzeugt eine Differenzmodus-Spannungskomponente die zu der vom DM-Strom erzeugten normalen hinzukommt. Die effektive DM-Buslast, die auf den Sender wirkt (V_DM/I_DM: DM-Spannung auf dem Bus über einem erzeugten DM-Strom) erfüllt die DM-Lastbedarfe nicht.
• Fehlererkennung:
• Ein Fehler kann somit während der Datenübertragung auf der Grundlage eines vorbestimmten „online“ zulässigen Bereichs für die DM-Spannung auf dem Bus und eines Vergleichs der Effektivspannung auf dem Bus mit diesem zulässigen Bereich erkannt werden.
• Der zulässige DM-Spannungsbereich kann von dem in einer Ausgangsstufe des Senders gemessenen High-Side-Strom und Low-Side-Strom wie folgt hergeleitet werden:
1. (1) während eines Signals Data_1 : $$R_{MIN}\cdot i_{DM1}<V_{TX1allowed}<R_{MAX}\cdot i_{DM1}$$
   
   wobei

   iDM1

   ein effektiver (insbesondere gemessener) DM-Strom während des Signals Data_1 ist;

   RMIN

   eine (z.B. durch eine Spezifikation) vorbestimmte Mindestlast ist;

   RMAX

   eine (z.B. durch eine Spezifikation) vorbestimmte Höchstlast ist; und

   VTX1allowed

   die zulässige DM-Spannung am Empfänger des sendenden Knotens während des Signals Data_1 ist.

2. (2) während eines Signals Data_0: $$R_{MAX}\cdot i_{DM0}>V_{TX0allowed}>R_{MIN}\cdot i_{DM0}$$
   
   wobei

   iDM0

   ein effektiver (insbesondere gemessener) negativer DM-Strom während des Signals Data_0 ist; und

   VTX0allowed

   die zulässige negative DM-Spannung am Empfänger des sendenden Knotens während des Signals Data _0 ist.

• Die vorgestellte Lösung gestattet insbesondere den Vergleich einer Differenzmodus-Spannung auf einem Bus (auch als DM-Busspannung bezeichnet) während eines Signals „Data_1“ (VTX1) und/oder eines Signals „Data_0“ (VTX0) mit einem zulässigen DM-Busspannungsbereich, z.B. definiert als beginnend bei dem im betrachteten Transceiver fließenden DM-Strom. Data_1 kann ein Signal angeben, das dem Logikwert „1“ entspricht, und Data_0 kann ein Signal angeben, das dem Logikwert „0“ entspricht. Sowohl Data_0 als auch Data_1 sind Differenzsignale, die zum Kodieren eines einzelnen Informationsbits auf einem Differenzbussystem verwendet werden können.
• Die DM-Ströme (i_DM1 und i_DM0) können beim Austritt aus einer positiven Busleitung (BP) und beim Eintritt in eine negative Busleitung (BM) - oder bei einem CAN-System beim Austritt aus CANH („H“ entspricht dabei einem „hohen“ Potential (High)) und beim Eintritt in CANL („L“ entspricht dabei einem „niedrigem“ Potential (Low)) positiv sein. Der DM-Strom kann somit wie folgt definiert werden: $$\begin{array}{cc}{i}_{DM}=\frac{i_{BP}-i_{BM}}{2}& \text{für FlexRay; oder}\end{array}$$

  

  $$\begin{array}{cc}{i}_{DM}=\frac{i_{CANH}-i_{CANL}}{2}& \text{für CAN}\text{.}\end{array}$$

  
• Die Ströme i_BP, i_BM oder i_CANH und i_CANL können beim Austritt aus einem Pin als positiv und beim Eintritt in einen Pin als negativ betrachtet werden.
• Die Last R_MIN und die Last R_MAX sind die minimal und maximal zulässige DM-Last, z.B. auf der Grundlage von Anforderungen und/oder Spezifikationen.
• Die Differenzspannung auf dem Bus während des Signals Data_1 und des Signals Data_0 wird mit dem jeweils zulässigen DM-Spannungsbereich verglichen. Im Fall einer kurzgeschlossenen Busleitung hängen sowohl die zulässigen Bereiche als auch die Differenzspannungen auf dem Bus von der Effektivspannung ab, bei der der Bus kurzgeschlossen wird. Normalerweise kann die Busleitung mit Masse, Versorgungsspannung oder Batteriespannung kurzgeschlossen werden. Doch wegen eines Masseversatzes zwischen einem Knoten 1 (Sender) und einem Knoten 2 (Empfänger) kommt es am Knoten 1 zu einem Kurzschluss gegen eine dem Masseversatz zwischen beiden Knoten entsprechende Spannung, wenn die Leitung am Knoten 2 mit Masse kurzgeschlossen ist.
• Im dynamischen Fall können die zulässigen Bereiche und Differenzspannungen auf dem Bus aufgrund der langen Zeitkonstante einer Gleichtaktdrossel (CMC) vom Lastzyklus der Übertragung abhängen. Ein Fehler kann erkannt werden, solange mindestens eine Differenzspannung auf dem Bus (d.h. das Signal Data_1 und/oder das Signal Data_0) nicht im zulässigen Bereich liegt.
• Daher kann mindestens einer der folgenden Schritte ausgeführt werden:
• (a) Ströme in aktiven Zweigen der Ausgangsstufe des Senders werden gemessen und herangezogen zum Definieren des tatsächlichen zulässigen Bereichs für die DM-Spannung auf dem Bus in Abhängigkeit von dem Sendesignal während des Signals Data_1 $$R_{MIN}\cdot i_{DM1}<V_{TX1allowed}<R_{MAX}\cdot i_{DM1}$$
  
  und während des Signals Data 0 $$R_{MAX}\cdot i_{DM0}<V_{TX0allowed}<R_{MIN}\cdot i_{DM0}.$$
  
• (b) Die Spannung V_TXI, V_TX0 auf dem Bus wird mit dem gerade errechneten zulässigen DM-Spannungsbereich verglichen, d.h., es können für jede Datenart zwei Vergleiche durchgeführt werden:
  • für Data_1: $$V_{TX1}<R_{MIN}\cdot i_{DM1}=V_{MIN1}$$
    
    $$V_{TX1}>R_{MAX}\cdot i_{DM1}=V_{MAX1}$$
    
  • für Data_0: $$V_{TX0}>R_{MIN}\cdot i_{DM0}=-V_{MIN0}$$
    
    $$V_{TX0}<R_{MAX}\cdot i_{DM0}=-V_{MAX0}$$
    
  • Die Vergleichsoperationen können gleichzeitig mit zwei Komparatoren oder in aufeinander folgenden Perioden der Signaldaten durchgeführt werden. Im letzteren Beispiel kann ein einzelner Komparator ausreichen.
• (c) Ein Fehlerzustand wird mit einem Flag versehen, wenn mindestens eine Fehlerbedingung erfüllt ist. Der Fehlerzustand kann nach jedem Vergleich oder nach jedem Vergleichszyklus (wobei jeder solche Vergleichszyklus vier Vergleiche umfassen kann) aktualisiert werden. Es ist von Vorteil, dass alle vier Vergleiche zur Feststellung, ob ein Fehler aufgetreten ist (oder ob ein Fehlerzustand erreicht ist) oder nicht, berücksichtigt werden können.
• (d) Verarbeiten der Fehlerbedingungen, Liefern von Informationen über die Fehlerart. Insbesondere kann dieser Schritt (d) optional sein.
• Auf der Grundlage eines Fehlerzustands kann eine vorbestimmte Aktion ausgelöst werden, z.B. kann eine Alarmmeldung ausgegeben werden, eine Modusänderung der Vorrichtung kann auftreten oder es kann in einen sicheren Zustand eingetreten werden. Es kann auch eine Wartungsaktion auf der Grundlage des Fehlerzustands ausgelöst werden. Eine weitere Möglichkeit besteht im Warten auf eine vorbestimmte Anzahl von Fehlern, bevor ein Fehler-Flag gesetzt wird. Dies kann insbesondere Teil einer Wartungsaktion sein.
• Der hierin beschriebene Ansatz kann unter Bezugnahme auf 2, die ein Prinzipschaltbild der Fehlererkennungsschaltung zeigt, veranschaulicht werden. Wie oben angegeben, kann dieser Ansatz auch bei anderen Sende- und Empfangsgeräten wie zum Beispiel bei CAN-Transceivern angewendet werden.
• Ein Differenzbus weist eine positive Busleitung BP und eine negative Busleitung BM auf.
• Die positive Busleitung BP ist über einen Schalter 201 mit einem Knoten 230 und über einen Schalter 204 mit einem Knoten 231 verbunden. Die negative Busleitung BM ist über einen Schalter 202 mit einem Knoten 231 und über einen Schalter 205 mit einem Knoten 230 verbunden. Der Knoten 230 und der Knoten 231 sind über einen Schalter 206 miteinander verbunden. Der Knoten 230 ist über einen Kondensator C1 mit einem Knoten 232 und der Knoten 231 ist über einen Kondensator C2 mit einem Knoten 233 verbunden. Der Knoten 232 und der Knoten 233 sind über einen Schalter 203 miteinander verbunden. Der Knoten 232 ist mit einem nicht-invertierenden Anschluss einer Komparatoreinheit 209 verbunden. Der Knoten 233 ist über einen Schalter 207 mit einem Anschluss 234 eines Referenzgenerators 208 verbunden, wobei ein Anschluss 235 (Ausgang) des Referenzgenerators 208 mit dem invertierenden Anschluss der Komparatoreinheit 209 verbunden ist.
• Der Referenzgenerator 208 weist zwei Schalter 213 und 214 und zwei Referenzspannungsquellen 215 und 216 auf. Der Anschluss 234 ist über den Schalter 213 und die Spannungsquelle 215 mit dem Anschluss 235 verbunden; außerdem ist der Anschluss 234 über den Schalter 214 und die Spannungsquelle 216 mit dem Anschluss 235 verbunden.
• Der Ausgang 236 der Komparatoreinheit 209 ist mit einem ersten Eingang eines UND-Gatters 210 verbunden, und ein invertierter Ausgang 236 ist mit einem ersten Eingang eines UND-Gatters 211 verbunden. Ein Signal out-ca wird zum zweiten Eingang des UND-Gatters 210 geführt, und ein Signal out-cb wird zum zweiten Eingang des UND-Gatters 211 geführt. Der Ausgang des UND-Gatters 210 wird dem ersten Eingang eines ODER-Gatters 212 zugeführt, und der Ausgang des UND-Gatters 211 wird dem zweiten Eingang des ODER-Gatters 212 zugeführt. Der Ausgang des ODER-Gatters 212 liefert ein Signal Comp OUTPUT 310.
• Bei den hierin beschriebenen Schaltern kann es sich um elektronische Schalter, z.B. Übertragungsgatter, Transistoren, insbesondere MOSFETs handeln, die von einer Steuereinheit gesteuert werden, welche die hierin beschriebenen unterschiedlichen Phasen anwendet. Es ist anzumerken, dass ein hierin erwähnter Schalter beim Ausschalten eine hohe Impedanz und beim Einschalten eine niedrige Impedanz haben kann.
• 3 zeigt ein Funktionsschaltbild, das mehrere Signale des Schaltschemas aus 2 aufweist. Ein Sendesignal TX 301 wird beispielhaft als Basis für die Erzeugung der nachfolgenden Signale herangezogen. Die erzeugten Signale können vorzugsweise jegliche Überlappung vermeiden, damit die über den Kondensatoren abgetasteten Signale nicht an Qualität verlieren und die Busleitungen BP und BM nicht kurzgeschlossen werden.
• Die Phase1 ph-1 ist als Signal 302 angegeben, und die Phase0 ph-0 ist als Signal 303 dargestellt. Die Vergleichsphase ph-c ist als ein Signal 304 dargestellt, das ein Vergleichsphasensignal ph-ca 305 und ein Vergleichsphasensignal ph-cb 306 kombiniert, wobei das Signal 305 darauf basiert, dass der Schalter 213 eingeschaltet und der Schalter 214 ausgeschaltet ist, und wobei das Signal 306 darauf basiert, dass der Schalter 213 ausgeschaltet und der Schalter 214 eingeschaltet ist.
• Ein Signal 307 gibt ein Signal der positiven Flanke des Takts an, das zur Komparatoreinheit 209 geführt wird. Das Signal out-ca 308 wird wie oben beschrieben zum UND-Gatter 210 und das Signal out-cb 309 zum UND-Gatter 211 geführt. Das Signal Comp OUTPUT 310 stellt das Signal am Ausgang des ODER-Gatters 212 dar. Die Signale 308 und 309 werden zum Verarbeiten des Ausgangs 236 der Komparatoreinheit 209 verwendet.
• Eine Phase1 (ph-1) ist mit den Schaltern 201, 202 und 203 assoziiert, eine Phase0 (ph-0) ist mit den Schaltern 204, 205 und 203 assoziiert. Eine Vergleichsphase ph-c ist mit den Schaltern 206, 207, 213 und 214 assoziiert. Es ist anzumerken, dass der Schalter 213 mit der Phase ph-ca (die eine Teilphase der Vergleichsphase ph-c ist) und der Schalter 214 mit der Phase ph-cb (die eine weitere Teilphase der Vergleichsphase ph-c ist) assoziiert ist.
• Während der Phase1 und während der Phase0 wird eine Differenzmodus-Spannung (DM-Spannung) auf dem Bus V_TX = V_BP - V_BM (oder ein definierter Bruchteil davon, der p_·V_TX entspricht) in den Kondensatoren C1 und C2 gespeichert, d.h. $$\begin{array}{cc}{\text{V}}_{\text{C1}}-{\text{V}}_{\text{C2}}=\text{Data\_}1& \text{während Phase1}\left(\text{ph-1}\right)\end{array}$$

  

  und $$\begin{array}{cc}{\text{V}}_{\text{C1}}-{\text{V}}_{\text{C2}}=-\text{Data\_0}& \text{während Phase0}\left(\text{ph-0}\right).\end{array}$$

  
• Während der Vergleichsphase ph-c wird die gespeicherte Spannung V_C1-V_C2 mit einer vom Referenzgenerator 208 bereitgestellten Referenzspannung V_REF verglichen. Die Referenzspannung V_REF kann auf der Basis eines DM-Stroms i_DM definiert werden, der in der Ausgangsstufe des Senders floss, als die DM-Spannung V_TX in C1 und C2 gespeichert wurde. Der Referenzgenerator 208 stellt eine Mindestspannung V_MIN über die Spannungsquelle 215 und den Schalter 213 oder eine Höchstspannung V_MAX über die Spannungsquelle 216 und den Schalter 214 bereit. Die Schalter 213 und 214 können abwechselnd betätigt werden, um die gespeicherte Spannung (V_C1-V_C2) mit der Spannung V_MAX und mit der Spannung V_MIN zu vergleichen. Wenn die gespeicherte Spannung (V_C1-V_C2) nicht in diesen Bereich fällt, kann ein Fehler angezeigt werden.
• Insbesondere können zwei verschiedene Fehlerbedingungen für die einzelnen Daten, d.h. für Data_1 und für Data_0, definiert werden (was zu insgesamt vier Vergleichen führt):
• (1) Vergleich „comp 1a““ für Data_1: $$V_{TX1}<R_{MIN}\cdot i_{DM1}=V_{MIN1}$$
  
• (2) Vergleich „comp 1b“ für Data_1: $$V_{TX1}>R_{MAX}\cdot i_{DM1}=V_{MAX1}$$
  
• (3) Vergleich „comp 0a“ für Data_0: $$-V_{TX0}<-R_{MIN}\cdot i_{DM0}=V_{MIN0}$$
  
• (4) Vergleich „comp 0b“ für Data_0: $$-V_{TX0}>-R_{MAX}\cdot i_{DM0}=V_{MAX0}$$
  
• Die Widerstände R_MIN und R_MAX können insbesondere die auf dem Bus zulässige minimale und maximale DM-Buslast (wahlweise einschließlich einer vorbestimmten Toleranz aufgrund von z.B. nicht-idealem Verhalten der Schaltung, um eine Beeinträchtigung der Vergleiche zu vermeiden) bestimmen, wenn die DM-Gesamtspannung V_TX im Kondensator C1 und/oder Kondensator C2 gespeichert wird.
• Als eine Option können die Widerstände R_MIN und R_MAX einen Bruchteil p der minimalen und maximalen auf dem Bus zulässigen DM-Last (wahlweise einschließlich einer vorbestimmten Toleranz) bestimmen, wenn die DM-Gesamtspannung V_TX auf dem Bus skaliert wird (p·V_TX), bevor sie im Kondensator C1 und/oder im Kondensator C2 gespeichert wird. Wenn zum Beispiel zwischen den Busleitungen und einer Fehlererkennungsschaltung ein Spannungsteiler verwendet wird, können die Widerstände R_MIN und R_MAX zum Skalieren des zulässigen Spannungsbereichs verwendet werden.
• Die Ströme i_DM1 und i_DM0 können den effektiven DM-Strömen in der Ausgangsstufe des Senders entsprechen (siehe auch oben), d.h. $$i_{DM1}=\frac{i_{HS1}+i_{LS1}}{2}$$

  

  und $$i_{DM0}=\frac{i_{HS0}+i_{LS0}}{2},$$

  

  wobei die Ströme i_HS und i_LS wie in 4 und in 5 als positiv angesehen werden und wobei

iHS1

der High-Side-Strom während der Phase1 (entsprechend dem Signal Data_1) ist;

iLS1

der Low-Side-Strom während der Phase1 (entsprechend dem Signal Data_1) ist;

iHS0

der High-Side-Strom während der Phase0 (entsprechend dem Signal Data_0) ist;

iLS0

der Low-Side-Strom während der Phase0 (entsprechend dem Signal Data 0) ist.

• 4 zeigt ein Prinzipschaltbild eines FlexRay-Senders während des Sendens eines Signals Data_1 und 5 zeigt den FlexRay-Sender während des Sendens eines Signals Data_0.
• Eine Spannungsquelle V_CC ist über einen High-Side-Schalter 501 und eine Diode 505 mit einem Knoten 509 verbunden. Der Knoten 509 ist über eine Diode 507 und einen Low-Side-Schalter 503 mit Masse GND verbunden. Die Spannungsquelle V_CC ist über einen High-Side-Schalter 502 und eine Diode 506 auch mit einem Knoten 510 verbunden. Der Knoten 510 ist über eine Diode 508 und einen Low-Side-Schalter 504 mit Masse GND verbunden. Der Knoten 509 ist mit der Busleitung BP und der Knoten 510 ist mit der Busleitung BM verbunden. Der Bus verfügt über eine Last R_LOAD, die (symbolisch) mit den Knoten 509 und 510, d.h. mit den Busleitungen BP und BM, verbunden ist.
• Jeder der Schalter 501 bis 504 kann beim Ausschalten eine hohe Impedanz und im eingeschalteten Zustand etwas Widerstand, z.B. in einem Bereich zwischen 20Ω und 90Ω, aufweisen.
• Die Dioden 505 bis 508 sind so angeordnet, dass die jeweilige Kathode zur Masse GND weist.
• Die Schalter 501 und 502 sind p-Kanal-MOSFETs, wobei der Source-Anschluss mit der Spannungsquelle V_CC und der Drain-Anschluss mit der Anode der jeweiligen Diode 505, 506 verbunden ist. Die Schalter 503 und 504 sind n-Kanal-MOSFETs, wobei der Source-Anschluss mit Masse GND und der Drain-Anschluss mit der Kathode der jeweiligen Diode 507, 508 verbunden ist.
• Das Signal Data O wird durch Aktivieren der Schalter 502 und 503 transportiert (siehe 5), wobei ein Strom i_HS0 durch den Schalter 502 und ein Strom i_LS0 durch den Schalter 503 fließt. Dies führt zu einer Spannung V_TX-0 zwischen den Knoten 509 und 510.
• Das Signal Data_1 wird durch Aktivieren der Schalter 501 und 504 transportiert (siehe 4), wobei ein Strom i_HS1 durch den Schalter 501 und ein Strom i_LS1 durch den Schalter 504 fließt. Dies führt zu einer Spannung V_TX-1 zwischen den Knoten 509 und 510.
• Daher weist die Ausgangsstufe des FlexRay-Senders nach 4 und 5 zwei von der Spannungsquelle V_CC bereitgestellte Push-Pull-Zweige auf. Zwei entgegengesetzte Signale (V_TX-1 für Data_1 und V_TX-0 für Data_0) werden über die Buslast RLOAD erzeugt, wobei die Gesamtlast des Differenzbusses R_LOAD zwei Netzabschlusswiderstände 2R_T (zur Vermeidung von Reflexionen) und die angeschlossenen Knoten aufweisen kann. Jeder Knoten trägt mit seinen Empfängerwiderständen R_i (siehe auch 1 ) zur Gesamtlast bei. Eine Gleichtaktdrossel (CMC) kann vorgesehen werden, um Emissionen auf dem Bus zu reduzieren und die Immunität gegen Störungen zu erhöhen.
• Um nur einen einzigen Komparator einzusetzen, können alle vier Vergleiche nacheinander durchgeführt werden, indem die Verbindung der Erkennungsschaltung mit dem Netzwerk (Eingangsschalter) invertiert wird und die Vergleichsphasen ph-ca und ph-cb definiert werden. Während der Vergleichsphase ph-ca liefert der Referenzgenerator 208 die zulässige Mindestspannung, und der durchgeführte Vergleich ergibt $${\text{V}}_{\text{IN}}>0{\text{wenn V}}_{\text{C1}}-{\text{V}}_{\text{C2}}=\left|{\text{V}}_{\text{TX}}\right|<{\text{V}}_{\text{MIN}}.$$

  
• Im Gegensatz dazu liefert der Referenzgenerator 208 während der Vergleichsphase ph-cb die zulässige Höchstspannung, was zu einem Vergleich wie folgt führt: $${\text{V}}_{\text{IN}}>0{\text{wenn V}}_{\text{C1}}-{\text{V}}_{\text{C2}}=\left|{\text{V}}_{\text{TX}}\right|<{\text{V}}_{\text{MAX}},$$

  

  was das Gegenteil der Fehlerbedingung ist. In diesem Fall muss der Ausgang 236 invertiert werden, was durch die Inversion am oberen Eingangsanschluss des UND-Gatters 211 angegeben ist.
• Die Komparatoreinheit 209 vergleicht die gespeicherte Spannung V_C1-V_C2 mit der vom Referenzgenerator 208 gelieferten (V_MIN oder V_MAX, was von dem durchzuführenden Vergleich abhängt). Die Komparatoreinheit 209 kann einen Komparator (der während der Phase ph-c aktiv ist) und ein von der positiven Flanke ausgelöstes D-Flipflop (angesteuert von der positiven Flanke des Signaltakts 307), das den Komparatorausgang 236 am Ende einer jeden Vergleichsphase ph-c abtastet und speichert, aufweisen.
• Die UND-Gatter 210 und 211 gestatten die Verwendung des Ausgangs der Vergleichsphasen ph-ca und die Verwendung des invertierten Ausgangs der Vergleichsphasen ph-cb, um die vier Fehlerbedingungen zu erhalten.
• Das ODER-Gatter 212 kombiniert die Vergleiche wie folgt:
• (1) Im Fall von Phase1 (ph1), $${\text{V}}_{\text{C1}}={\text{V}}_{\text{BP}}-{\text{V}}_{\text{c1p}}\text{und}$$
  
  $${\text{V}}_{\text{C2}}={\text{V}}_{\text{BM}}-{\text{V}}_{\text{c1p}},$$
  
  wobei V_c1p die Spannung am nicht-invertierenden Anschluss der Komparatoreinheit 209 während des Signals Data_1 angibt.
• (1.1) Im Fall der Vergleichsphase ph-ca beträgt eine Spannung V_IN an den Eingängen der Komparatoreinheit 209 $${\text{V}}_{\text{IN}}=-{\text{V}}_{\text{C1}}+{\text{V}}_{\text{C2}}+{\text{V}}_{\text{MIN1}}=-{\text{V}}_{\text{BP}}+{\text{V}}_{\text{BM}}+{\text{V}}_{\text{MIN1}}>\mathrm{0,}$$
  
  was für $$\text{Data\_1}<{\text{V}}_{\text{MIN1}}\text{gilt}\text{.}$$
  
  Der Ausgang 236 der Komparatoreinheit 209 liefert ein Signal, das der Fehlerbedingung Data_1 < V_MIN1 entspricht. Das Signal wird unverändert über das UND-Gatter 210 transportiert und im Signal Comp OUTPUT 310 bereitgestellt. Wenn daher die Bedingung Data_1 < V_MIN1 gilt, wird die Fehlerbedingung comp 1a im Signal Comp OUTPUT 310 angegeben.
• (1.2) Im Fall der Vergleichsphase ph-cb: $${\text{V}}_{\text{IN}}=-{\text{V}}_{\text{C1}}+{\text{V}}_{\text{C2}}+{\text{V}}_{\text{MAX1}}=-{\text{V}}_{\text{BP}}+{\text{V}}_{\text{BM}}+{\text{V}}_{\text{MAX1}}>\mathrm{0,}$$
  
  was für $$\text{Data\_1}<{\text{V}}_{\text{MAX1}}\text{gilt}\text{.}$$
  
  Der Ausgang 236 der Komparatoreinheit 209 ist das Gegenteil der Fehlerbedingung. Daher wird das inverse Signal davon zum Eingang des UND-Gatters 211 gesendet. Wenn Data_1 > V_MAX1, gibt der Ausgang 236 der Komparatoreinheit 209 den Wert „0“ an, der zu „1“ invertiert und zum UND-Gatter 211 geführt wird. Wenn daher die Bedingung Data_1 > V_MAX1 gilt, wird die Fehlerbedingung comp 1b im Signal Comp OUTPUT 310 angegeben.
• (2) Im Fall von Phase0 (ph0), $${\text{V}}_{\text{C2}}={\text{V}}_{\text{BP}}-{\text{V}}_{\text{c0p}},$$
  
  wobei V_c0p die Spannung am nicht-invertierenden Anschluss der Komparatoreinheit 209 während des Signals Data_0 angibt.
• (2.1) Im Fall der Vergleichsphase ph-ca: $${\text{V}}_{\text{IN}}=-{\text{V}}_{\text{C1}}+{\text{V}}_{\text{C2}}+{\text{V}}_{\text{MIN0}}=-{\text{V}}_{\text{BM}}+{\text{V}}_{\text{BP}}+{\text{V}}_{\text{MIN0}}>\mathrm{0,}$$
  
  was für $$-\text{Data\_0}<{\text{V}}_{\text{MIN0}}.$$
  
  $$\left(-\text{Data\_0}>0\text{und}{V}_{MIN0}=-R_{MIN}\cdot i_{DM0}>0\right)\text{gilt}\text{.}$$
  
  Der Ausgang 236 der Komparatoreinheit 209 liefert ein Signal, das der Fehlerbedingung - Data_0 < V_MIN0 entspricht. Das Signal wird unverändert über das UND-Gatter 210 transportiert und im Signal Comp OUTPUT 310 bereitgestellt. Wenn daher die Bedingung - Data_0 < V_MIN0 gilt, wird die Fehlerbedingung comp 0a im Signal Comp OUTPUT 310 angegeben.
• (2.2) Im Fall der Vergleichsphase ph-cb: $${\text{V}}_{\text{IN}}=-{\text{V}}_{\text{C1}}+{\text{V}}_{\text{C2}}+{\text{V}}_{\text{MAX0}}=-{\text{V}}_{\text{BM}}+{\text{V}}_{\text{BP}}+{\text{V}}_{\text{MAX0}}>\mathrm{0,}$$
  
  was für $$-\text{Data\_0}<{\text{V}}_{\text{MAX0}}\text{.}$$
  
  $$\left(-\text{Data\_0}>0\text{und}{V}_{MAX0}=-R_{MAX}\cdot i_{DM0}>0\right)\text{gilt}\text{.}$$
  
  Der Ausgang 236 der Komparatoreinheit 209 ist das Gegenteil der Fehlerbedingung. Daher wird das inverse Signal davon zum Eingang des UND-Gatters 211 gesendet. Wenn -Data_0 > V_MAX0, gibt der Ausgang 236 der Komparatoreinheit 209 den Wert ,,0" an, der zu „1“ invertiert und zum UND-Gatter 211 geführt wird. Wenn daher die Bedingung - Data_0 > V_MAX0 gilt, wird die Fehlerbedingung comp 0b im Signal Comp OUTPUT 310 angegeben.
• Nach jedem Vergleich (1.1), (1.2), (2.1) und (2.2) kann ein Fehler angegeben oder mit einem Flag versehen werden, z.B. über einen Logikwert „1“ im Signal Comp OUTPUT 310, wenn die entsprechende Fehlerbedingung erfüllt ist.
• Es ist von Vorteil, das Signal „1“ so lange aufrecht zu erhalten, wie ein nachfolgender Vergleich durchgeführt wird. Dies ergibt ein stabiles Signal; wenn das Signal Comp OUTPUT 310 den Logikwert ,,0" hat, wird Normalbetrieb ohne erkannten Fehler angegeben.
• 6 zeigt ein Prinzipschaltbild der Verarbeitung des Signals Comp OUTPUT 310 des ODER-Gatters 212 in 2. Dieses Signal Comp OUTPUT 310 wird zu vier von der positiven Flanke des Takts ausgelösten D-Flipflops 601 bis 604 transportiert, wobei zu D-Flipflop 601 ein Taktsignal 1a 701, zu D-Flipflop 602 ein Taktsignal 1b 702, zu D-Flipflop 603 ein Taktsignal 0a 703 und zu D-Flipflop 604 ein Taktsignal 0b 704 geführt wird. Die Taktsignale sind in Kombination mit den Signalen aus 3 in 7 dargestellt. Die Ausgänge der D-Flipflops 601 bis 604 sind jeweils mit einem Eingang eines ODER-Gatters 605 verbunden, wobei der Ausgang des ODER-Gatters 605 ein Signal Circuit OUTPUT 705 liefert, das auch in 7 dargestellt ist.
• Daher kann zum Erhalt eines stabilen Ausgangssignals 705 im Fall eines Fehlers ein Erkennungszyklus verwendet werden, der die vier Vergleiche umfasst. Die vier Fehlerbedingungen werden somit nacheinander geprüft, und der als Signal Comp OUTPUT 310 am Ausgang des ODER-Gatters 212 verfügbare Ausgang der Vergleiche wird mit den vier durch die positive Flanke des Takts ausgelösten D-Flipflops 601 bis 604 gespeichert. Die D-Flipflops werden so durch die Taktsignale 701 bis 704 gesteuert, dass für jedes Vergleichsergebnis zu einem Zeitpunkt nur eines der vier D-Flipflops 601 bis 604 ausgelöst, d.h. zum Speichern des Signals Comp OUTPUT 310 in einem D-Flipflop 601 bis 604, verwendet wird. Entsprechend wird wie bei einem Zeitmultiplex zu einem Zeitpunkt nur eines der Vergleichsergebnisse in einem der D-Flipflops 601 bis 604 gespeichert.
• Vorteilhaft kann jeder Vergleichsausgang den vorherigen Wert des gleichen Vergleichs überschreiben. Daher wird der Fehlerzustand bei jedem Vergleich aktualisiert, wobei alle vier Ausgänge berücksichtigt werden (der Ausgang des gerade bearbeiteten Vergleichs plus die drei vorherigen Vergleichsausgänge). Eine Fehlerbedingung wird mit einem Flag versehen, sobald eine Fehlerbedingung erfüllt ist. Es besteht so lange, wie in mindestens einem der D-Flipflops 601 bis 604 eine Fehlerbedingung gespeichert ist. Wahlweise kann die Fehlerart bestimmt werden, sobald alle vier Vergleiche zur Verfügung stehen.
• Referenzgenerator
• Es gibt mehrere Möglichkeiten für die Realisierung der vom Referenzgenerator 208 bereitgestellten Funktionen.
• 8 zeigt eine beispielhafte Realisierung des Referenzgenerators für den Fall, dass ein High-Side-Strom i_HS und ein Low-Side-Strom i_LS, d.h. die Ströme i_HS1 und i_LS1 während Phase1 ph-1 und die Ströme i_HS0 und i_LS0 während Phase0 ph-0 (siehe auch 4 und 5 oben), in der Ausgangsstufe des Senders ermittelt werden können.
• Der Strom i_HS wird zu einem Knoten 801 geführt, der Knoten 801 ist über einen Widerstand 803 mit einem Knoten 802 verbunden. Der Knoten 801 ist über einen Schalter 804 mit dem Anschluss 234 verbunden. Der Knoten 802 ist über einen Schalter 805 mit dem Anschluss 234 verbunden. Der Anschluss 234 ist über einen Kondensator C3 mit einem Knoten 806 verbunden. Der Knoten 802 ist über einen Widerstand 809, der mit einem Schalter 807 in Reihe geschaltet ist, mit dem Knoten 806 verbunden. Der Knoten 806 ist über einen Schalter 808 mit einem Knoten 810 verbunden.
• Der Strom i_LS wird zu einem Knoten 811 geführt. Der Knoten 811 ist über einen Schalter 812 mit dem Knoten 810 verbunden. Der Knoten 811 ist über einen Widerstand 815 mit einem Knoten 814 verbunden. Der Knoten 814 ist über einen Schalter 813 mit dem Knoten 810 verbunden. Der Knoten 810 ist über einen Kondensator C4 mit dem Anschluss 235 verbunden. Der Knoten 814 ist über einen Widerstand 816, der mit einem Schalter 817 in Reihe geschaltet ist, mit dem Anschluss 235 verbunden.
• Die Widerstände können wie folgt dimensioniert sein:
• Widerstände 803, 815: $\frac{R_{MAX}-R_{MIN}}{2}$
  
• Widerstände 809, 816: $\frac{R_{MIN}}{2}$
  
• Die Schalter sind mit den folgenden Phasen assoziiert:

Schalter 804:

Phase1, zum Durchführen der Vergleichsphase phcb (kurz: ph-1b); Phase0, zum Durchführen der Vergleichsphase phcb (kurz: ph-Ob)

Schalter 805:

Phase1, zum Durchführen der Vergleichsphase phca (kurz: ph-1a); Phase0, zum Durchführen der Vergleichsphase phca (kurz: ph-0a)

Schalter 807:

Phase1 (ph-1); Phase0 (ph-0)

Schalter 808:

Vergleichsphase (ph-c)

Schalter 812:

Phase1, zum Durchführen der Vergleichsphase phcb (kurz: ph-1b); Phase0, zum Durchführen der Vergleichsphase phcb (kurz: ph-Ob)

Schalter 813:

Phase1, zum Durchführen der Vergleichsphase phca (kurz: ph-1a); Phase0, zum Durchführen der Vergleichsphase phca (kurz: ph-0a)

Schalter 817:

Phase 1 (ph-1); Phase0 (ph-0)

• Es ist anzumerken, dass die Phase ph-1b angibt, dass der jeweilige Schalter während einer Teilphase der Phase1 aktiviert ist, um die Referenzspannung zu erzeugen und zu speichern, die während der Vergleichsphase ph-c zur Durchführung der Vergleichsphase ph-cb verwendet wird. Entsprechend gibt die Phase ph-0b an, dass der jeweilige Schalter während einer Teilphase der Phase0 aktiviert ist, um die Referenzspannung zu erzeugen und zu speichern, die während der Vergleichsphase ph-c zur Durchführung der Vergleichsphase ph-cb verwendet wird.
• Das gleiche gilt entsprechend für die Vergleichsphase ph-ca.
• Wenn der High-Side-Strom i_HS und der Low-Side-Strom i_LS nicht in der Ausgangsstufe des Senders isoliert werden können, können die Widerstände R_MIN und R_MAX wie in 9 dargestellt in die Ausgangsstufe des Senders integriert werden.
• Das Diagramm aus 9 basiert auf dem Diagramm aus 4 und 5. Im Unterschied zu diesen Figuren ist die Spannungsquelle Vcc in 9 nicht direkt mit den High-Side-Schaltern 501 und 502 verbunden, und die Low-Side-Schalter 503 und 504 sind nicht direkt mit Masse GND verbunden.
• Stattdessen ist die Spannungsquelle V_CC über einen Widerstand 909 mit einem Knoten 910, der ein Signal 901 V_PU1min bereitstellt, verbunden. Der Knoten 910 ist über einen Widerstand 911 mit einem Knoten 921, der ein Signal 902 V_PU1max bereitstellt, verbunden. Der Knoten 921 ist mit dem Source-Anschluss des MOSFET 501 verbunden.
• Außerdem ist die Spannungsquelle Vcc über einen Widerstand 915 mit einem Knoten 916, der ein Signal 903 V_PU0min bereitstellt, verbunden. Der Knoten 916 ist über einen Widerstand 917 mit einem Knoten 923, der ein Signal 904 V_PU0max bereitstellt, verbunden. Der Knoten 923 ist mit dem Source-Anschluss des MOSFET 502 verbunden.
• Der Source-Anschluss des MOSFET 503 ist mit einem Knoten 922, der ein Signal 908 V_PD0max bereitstellt, verbunden. Der Knoten 922 ist über einen Widerstand 912 mit einem Knoten 913, der ein Signal 907 V_PD0min bereitstellt, verbunden. Der Knoten 913 ist über einen Widerstand 914 mit Masse GND verbunden.
• Der Source-Anschluss des MOSFET 504 ist mit einem Knoten 924, der ein Signal 906 V_PD1max bereitstellt, verbunden. Der Knoten 924 ist über einen Widerstand 918 mit einem Knoten 919, der ein Signal 905 V_PD1min bereitstellt, verbunden. Der Knoten 919 ist über einen Widerstand 920 mit Masse GND verbunden.
• Die Widerstände können wie folgt dimensioniert sein:
• Widerstände 911, 917, 912, 918: $\frac{R_{MAX}-R_{MIN}}{2}$
  
• Widerstände 909, 915, 914, 920: $\frac{R_{MIN}}{2}$
  
• Außerdem zeigt 10 eine alternative Realisierung des Referenzgenerators nach 9. Die Versorgungsspannung Vcc ist über einen Schalter 1001 mit dem Anschluss 234 verbunden. Der Anschluss 234 ist über einen Kondensator C3 mit einem Knoten 1011 verbunden. Der Knoten 1011 ist über einen Schalter 1013 mit einem Knoten 1012 verbunden. Der Knoten 1012 ist über einen Kondensator C4 mit dem Anschluss 235 verbunden. Der Anschluss 235 ist über einen Schalter 1010 mit Masse GND verbunden.
• Das Signal 901 ist über einen Schalter 1002 mit dem Knoten 1011 verbunden. Das Signal 902 ist über einen Schalter 1003 mit dem Knoten 1011 verbunden. Das Signal 903 ist über einen Schalter 1004 mit dem Knoten 1011 verbunden. Das Signal 904 ist über einen Schalter 1005 mit dem Knoten 1011 verbunden.
• Das Signal 905 ist über einen Schalter 1006 mit dem Knoten 1012 verbunden. Das Signal 906 ist über einen Schalter 1007 mit dem Knoten 1012 verbunden. Das Signal 907 ist über einen Schalter 1008 mit dem Knoten 1012 verbunden. Das Signal 908 ist über einen Schalter 1009 mit dem Knoten 1012 verbunden.
• In den in 8 und 10 dargestellten Schaltungen wird die Referenzspannung V_REF über die Kondensatoren C3 und C4 erzeugt, beginnend bei den Strömen, die auf der aktiven High Side (i_HS) und Low Side (i_LS) des Senders fließen, d.h. den Strömen i_HS1 und i_LS) während Phase1 ph-1 und den Strömen i_HS0 und i_LS0 während Phase0 ph-0 (siehe auch 4 und 5 oben).
• Die Schalter sind mit den folgenden Phasen assoziiert:

Schalter 1001:

Phase1 (ph-1); Phase0 (ph-0)

Schalter 1002:

Phase1 zum Durchführen der Vergleichsphase ph-ca (kurz: ph-1a)

Schalter 1003:

Phase1 zum Durchführen der Vergleichsphase ph-cb (kurz: ph-1b)

Schalter 1004:

Phase0 zum Durchführen der Vergleichsphase ph-ca (kurz: ph-0a)

Schalter 1005:

Phase0 zum Durchführen der Vergleichsphase ph-cb (kurz: ph-Ob)

Schalter 1006:

Phase1 zum Durchführen der Vergleichsphase ph-ca (kurz: ph-1a)

Schalter 1007:

Phase1 zum Durchführen der Vergleichsphase ph-cb (kurz: ph-1b)

Schalter 1008:

Phase0 zum Durchführen der Vergleichsphase ph-ca (kurz: ph-0a)

Schalter 1009:

Phase0 zum Durchführen der Vergleichsphase ph-cb (kurz: ph-Ob)

Schalter 1010:

Phase 1 (ph-1); Phase0 (ph-0)

Schalter 1013:

Vergleichsphase (ph-c)

• 11 zeigt ein Funktionsschaltbild, das mehrere Signale des Prinzipschaltbilds nach 8 und 10 aufweist.
• Ein Sendesignal TX 1101 wird beispielhaft als Basis für die Erzeugung der nachfolgenden Signale herangezogen. Außerdem zeigt 11 die folgenden Signale:
• Signal von Phase1 zum Durchführen der Vergleichsphase ph-ca, bezeichnet als Signal ph-1a 1102;
• Signal von Phase1 zum Durchführen der Vergleichsphase ph-cb, bezeichnet als Signal ph-1b 1103;
• Signal von Phase1 ph-1 1104;
• Signal von Phase0 zum Durchführen der Vergleichsphase ph-ca, bezeichnet als Signal ph-Oa 1105;
• Signal von Phase0 zum Durchführen der Vergleichsphase ph-cb, bezeichnet als Signal ph-0b 1106;
• Signal von Phase0 ph-0 1107;
• Signal der Vergleichsphase ph-c 1108.
• Verhalten der Vergleiche:
• (1) Erster Vergleich „comp 1a“ für Data_1: $$Data\_1<V_{MIN1}$$
  
  • (1.1) Die mit den Phasen ph-1a und ph1 assoziierten Schalter sind geschlossen, die mit den Phasen ph-1b, ph-0 (auch ph-Oa und ph-Ob) und ph-c assoziierten Schalter sind geöffnet.
    1. (a) Das Signal Data_1 wird über die Kondensatoren C1 und C2 gespeichert: $$\begin{array}{cc}{V}_{C1}=V_{BP1}-V_{c1p}& V_{C2}=V_{BM1}-V_{c1p}\end{array}$$
       
       $$\to V_{C1}-V_{C2}=V_{BP1}-V_{BM1}=Data\_1$$
       
    2. (b) Die Referenzspannung V_MIN1 wird über die Kondensatoren C3 und C4 gespeichert: $$\begin{array}{cc}{V}_{C3}=\frac{R_{MIN}}{2}{i}_{HS1}& V_{C4}=\frac{R_{MIN}}{2}{i}_{LS1}\end{array}$$
       
       $$\to V_{C3}+V_{C4}=R_{MIN}\left(\frac{i_{HS1}+i_{LS1}}{2}\right)=R_{MIN}{i}_{DM1}=V_{MIN1}$$
       
  • (1.2) Die mit der Phase ph-c assoziierten Schalter sind geschlossen, die mit den Phasen ph-1 und ph-0 (auch ph-1a, ph-1b, ph-Oa und ph-Ob) assoziierten Schalter sind geöffnet, die Komparatoreinheit 209 ist aktiv. Die Spannungen werden verglichen: $$V_{IN}=-V_{C1}+V_{C2}+V_{C3}+V_{C4}=-Data\_1+V_{MIN1}$$
    
    $$\to V_{IN}>0\to Data\_1<V_{MIN1}$$
    
  • (1.3) Das Signal out-ca ist „1“ am Eingang des UND-Gatters 210, und das Signal out-cb ist „0“ am Eingang des UND-Gatters 211 (siehe 2). Das Ausgangssignal Comp OUTPUT 310 ist „1“, wenn die folgende Bedingung erfüllt ist: $$Data\_1<V_{MIN1}$$
    
• (2) Zweiter Vergleich „comp 1b“ für Data_1: $$Data\_1>V_{MAX1}$$
  
  • (2.1) Die mit den Phasen ph-1b und ph1 assoziierten Schalter sind geschlossen, die mit den Phasen ph-1a, ph-0 (auch ph-Oa und ph-Ob) und ph-c assoziierten Schalter sind geöffnet.
    1. (a) Data_1 wird über die Kondensatoren C1 und C2 gespeichert: $$\begin{array}{cc}{V}_{C1}=V_{BP1}-V_{c1p}& V_{C2}=V_{BM1}-V_{c1p}\end{array}$$
       
       $$\to V_{C1}-V_{C2}=V_{BP1}-V_{BM1}=Data\_1$$
       
    2. (b) Die Referenzspannung V_MAX1 wird über die Kondensatoren C3 und C4 gespeichert: $$\begin{array}{cc}{V}_{C3}=\frac{R_{MAX}}{2}{i}_{HS1}& V_{C4}=\frac{R_{MAX}}{2}{i}_{LS1}\end{array}$$
       
       $$\to V_{C3}+V_{C4}=R_{MAX}\left(\frac{i_{HS1}+i_{LS1}}{2}\right)=R_{MAX}{i}_{DM1}=V_{MAX1}$$
       
  • (2.2) Die mit der Phase ph-c assoziierten Schalter sind geschlossen, die mit den Phasen ph-1 und ph-0 (auch ph-1a, ph-1b, ph-Oa und ph-Ob) assoziierten Schalter sind geöffnet, die Komparatoreinheit 209 ist aktiv. Die Spannungen werden verglichen: $$V_{IN}=-V_{C1}+V_{C2}+V_{C3}+V_{C4}=-Data\_1+V_{MAX1}$$
    
    $$\to V_{IN}>0\to Data\_1<V_{MAX1}$$
    
  • (2.3) Das Signal out-cb ist „1“, und das Signal out-ca ist „0“. Das Ausgangssignal Comp OUTPUT 310 ist „1“, wenn die folgende Bedingung erfüllt ist: $$Data\_1>V_{MAX1}$$
    
• (3) Dritter Vergleich „comp 0a“ für Data_0: $$-Data\_0<V_{MIN0}$$
  
  • (3.1) Die mit den Phasen ph-Oa und ph0 assoziierten Schalter sind geschlossen, die mit den Phasen ph-0b, ph-1 (auch ph-1a und ph-1b) und ph-c assoziierten Schalter sind geöffnet.
    1. (a) Das Signal Data_0 wird über die Kondensatoren C1 und C2 gespeichert: $$\begin{array}{cc}{V}_{C1}=V_{BM0}-V_{c0p}& V_{C2}=V_{BP0}-V_{c0p}\end{array}$$
       
       $$\to V_{C2}-V_{C1}=V_{BP0}-V_{BM0}=Data\_0$$
       
    2. (b) Die Referenzspannung V_MIN0 wird über die Kondensatoren C3 und C4 gespeichert: $$\begin{array}{cc}{V}_{C3}=\frac{R_{MIN}}{2}{i}_{HS0}& V_{C4}=\frac{R_{MIN}}{2}{i}_{LS0}\end{array}$$
       
       $$\to V_{C3}+V_{C4}=R_{MIN}\left(\frac{i_{HS0}+i_{LS0}}{2}\right)=-R_{MIN}{i}_{DM0}=V_{MIN0}$$
       
  • (3.2) Die mit der Phase ph-c assoziierten Schalter sind geschlossen, die mit den Phasen ph-1 und ph-0 (auch ph-1a, ph-1b, ph-Oa und ph-Ob) assoziierten Schalter sind geöffnet, die Komparatoreinheit 209 ist aktiv. Die Spannungen werden verglichen: $$V_{IN}=-V_{C1}+V_{C2}+V_{C3}+V_{C4}=Data\_0+V_{MIN0}$$
    
    $$\to V_{IN}>0\to -Data\_0<V_{MIN0}$$
    
  • (3.3) Das Signal out-ca ist „1“, und das Signal out-cb ist „0“. Das Ausgangssignal Comp OUTPUT 310 ist „1“, wenn die folgende Bedingung erfüllt ist: $$-Data\_0<V_{MIN0}$$
    
• (4) Vierter Vergleich „comp 0b“ für Data_0: $$-Data\_0>V_{MAX0}$$
  
  • (4.1) Die mit den Phasen ph-0b und ph0 assoziierten Schalter sind geschlossen, die mit den Phasen ph-0a, ph-1 (auch ph-1a und ph-1b) und ph-c assoziierten Schalter sind geöffnet.
    1. (a) Das Signal Data_0 wird über die Kondensatoren C1 und C2 gespeichert: $$\begin{array}{cc}{V}_{C1}=V_{BM0}-V_{c0p}& V_{C2}=V_{BP0}-V_{c0p}\end{array}$$
       
       $$\to V_{C2}-V_{C1}=V_{BP0}-V_{BM0}=Data\_0$$
       
    2. (b) Die Referenzspannung V_MAX0 wird über die Kondensatoren C3 und C4 gespeichert: $$\begin{array}{cc}{V}_{C3}=\frac{R_{MAX}}{2}{i}_{HS0}& V_{C4}=\frac{R_{MAX}}{2}{i}_{LS0}\end{array}$$
       
       $$\to V_{C3}+V_{C4}=R_{MAX}\left(\frac{i_{HS0}+i_{LS0}}{2}\right)=R_{MAX}{i}_{DM0}=V_{MAX0}$$
       
  • (4.2) Die mit der Phase ph-c assoziierten Schalter sind geschlossen, die mit den Phasen ph-1 und ph-0 (auch ph-1a, ph-1b, ph-Oa und ph-Ob) assoziierten Schalter sind geöffnet, die Komparatoreinheit 209 ist aktiv. Die Spannungen werden verglichen: $$V_{IN}=-V_{C1}+V_{C2}+V_{C3}+V_{C4}=Data\_0+V_{MAX0}$$
    
    $$\to V_{IN}>0\to -Data\_0<V_{MAX0}$$
    
  • (4.3) Das Signal out-cb ist „1“, und das Signal out-ca ist „0“. Das Ausgangssignal Comp OUTPUT 310 ist „1“, wenn die folgende Bedingung erfüllt ist: $$-Data\_0>V_{MAX0}$$
    
• 12 zeigt ein Funktionsschaltbild, das mehrere Signale aufweist, die auf einem Sendesignal TX basieren können, welches beispielhaft als Grundlage für die Erzeugung der nachfolgenden Signale herangezogen wird. Die zugrunde liegende Schaltung weist die Anordnung nach 2 und 6 auf, wobei der Referenzgenerator 208 entsprechend der in 8 oder 10 dargestellten Schaltung realisiert sein kann.
• 12 umfasst das Sendesignal TX, das Signal der Phasen ph-1a, ph-1b, ph-1, ph-0a, ph-0b, ph-0, ph-c, ph-ca und ph-cb. Die Phasen sind wie oben erläutert und dargestellt mit Schaltern assoziiert. Es wird außerdem ein Signal der positiven Flanke des Takts, das an der Komparatoreinheit 209 anliegt, dargestellt. Die an den Gattern 210 und 211 anliegenden Signale out-ca und out-cb sind ebenso dargestellt wie das Signal Comp OUTPUT 310 und die an den D-Flipflops 601 bis 604 anliegenden Taktsignale, die zu einem Signal Circuit OUTPUT 705 führen.
• 13 zeigt ein Funktionsschaltbild, das mehrere auf den in 2 und 6 gezeigten Schaltungen basierende Signale aufweist und durch Nutzung einer festen Verzögerung T_FIX beim Signal Circuit OUTPUT 705 schnellere Ergebnisse liefert. Die Verzögerung T_FIX ist vorzugsweise konstant und groß genug, um den Vergleich durchzuführen (die Dehnung von ph-c ist T_FIX), aber klein genug, dass in den Kondensatoren C1 und C2 ein richtiger Wert gespeichert werden kann. Für die Definition oder Konfiguration der Verzögerung T_FIX kann die kleinste Bitlänge herangezogen werden.
• 14 zeigt eine Beispieltabelle, in der mehrere Fehlerarten im Hinblick auf die erfüllten (oder nicht erfüllten) Fehlerbedingungen (Vergleiche) zusammengefasst sind. Eine Zeile 1401 gibt die Fehlerart an, dass mindestens eine Busleitung gebrochen ist. Eine Zeile 1402 gibt die Fehlerart an, dass Busleitungen miteinander kurzgeschlossen sind. Eine Zeile 1403 gibt die Fehlerart an, dass die positive Busleitung BP mit Masse verbunden oder die negative Busleitung BM entweder mit der Versorgungsspannung Vcc oder der Batteriespannung VBAT verbunden ist. Eine Reihe 1404 gibt die Fehlerart an, dass die positive Busleitung BP entweder mit der Versorgungsspannung Vcc oder der Batteriespannung VBAT verbunden oder die negative Busleitung BM mit Masse verbunden ist.
• Eine Spalte 1405 gibt den Vergleich comp 1a für das Signal Data_1 an, eine Spalte 1406 gibt den Vergleich comp 1b für das Signal Data 1 an, eine Spalte 1407 gibt den Vergleich comp 0a für das Signal Data_0 an und eine Spalte 1408 gibt den Vergleich comp 0b für das Signal Data_0 an.
• Die in 14 dargestellte Tabelle zeigt die Abhängigkeiten zwischen den Fehlerarten und den Vergleichen auf, wobei „y“ angibt, dass ein Vergleich wahr ist, und „n“ angibt, dass ein Vergleich nicht wahr ist. Daher kann die jeweilige Fehlerart auf der Grundlage von „y“ und „n“ pro Zeile erkannt werden.
• Weitere Vorteile
• Dieser Ansatz gestattet die Erkennung einer wachsenden Anzahl von Fehlerarten. Insbesondere können Fehler wie ein Kurzschluss auf einer Busleitung, eine gebrochene Leitung, gebrochene Leitungen und miteinander kurzgeschlossene Busleitungen erkannt werden.
• Weiterhin verbessert dieser Ansatz die Erkennungsleistung für den Fall eines Kurzschlusses auf einer Busleitung sowohl im statischen als auch im dynamischen Modus.
• Der Ansatz gestattet auch die Erkennung der Fehlerart über erfüllte Fehlerbedingungen.
• Doch kann der Ansatz unabhängig von der Ausgangskennlinie des Senders angewendet werden. Die DM-Ströme zum Ableiten der zulässigen DM-Spannungsbereiche können gemessen und brauchen nicht berechnet zu werden.
• Somit kann die Netzwerkzuverlässigkeit deutlich verbessert werden. Der Ansatz kann unabhängig von den Ausgangswerten eines Senders angewendet werden.
• Obwohl verschiedene Ausführungsbeispiele der Erfindung offenbart wurden, ist es für den Fachmann offensichtlich, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, mit denen manche Vorteile der Erfindung erreicht werden können, ohne vom Geist und Schutzbereich der Erfindung abzuweichen. Es ist für den hinreichend qualifizierten Fachmann nachvollziehbar, dass weitere Komponenten, die die gleichen Funktionen erfüllen, auf geeignete Weise ersatzweise verwendet werden können. Es sollte erwähnt werden, dass die unter Bezugnahme auf eine bestimmte Figur erläuterten Merkmale mit Merkmalen anderer Figuren kombiniert werden können, selbst in jenen Fällen, in denen dies nicht ausdrücklich erwähnt wurde. Weiterhin können die erfindungsgemäßen Verfahren in entweder allen Software-Implementierungen, unter Verwendung von geeigneten Prozessoranweisungen, oder in Hybridimplementierungen, die eine Kombination aus Hardware- und Softwarelogik nutzen, um die gleichen Ergebnisse zu erzielen, erreicht werden. Solche Modifikationen des Erfindungsgedankens sollen von den angefügten Ansprüchen abgedeckt werden.

Claims (29)

1. Verfahren zum Erkennen eines Fehlers auf einem Differenzbus, umfassend: - Bestimmen eines zulässigen Spannungsbereichs des Differenzbusses auf der Grundlage einer Mindestlast und einer Höchstlast; - Vergleichen einer Differenzbusspannung mit dem zulässigen Spannungsbereich; - Bestimmen eines Fehlerzustands für den Fall, dass die Differenzbusspannung außerhalb des zulässigen Spannungsbereichs liegt.
2. Verfahren nach Anspruch 1, weiterhin umfassend: - Bestimmen eines zulässigen Spannungsbereichs des Differenzbusses auf der Grundlage mindestens eines gemessenen Differenzmodus-Stroms.
3. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Vergleichen einer Differenzbusspannung mit dem zulässigen Spannungsbereich Folgendes umfasst: - für ein erstes Signal, Durchführen von Vergleichen anhand der Mindestlast und der Höchstlast; - für ein zweites Signal, Durchführen von Vergleichen anhand der Mindestlast und der Höchstlast.
4. Verfahren nach Anspruch 3, bei dem das erste Signal und das zweite Signal Differenzsignale zwischen den beiden Busleitungen des Differenzbusses sind.
5. Verfahren nach einem der Ansprüche 3 oder 4, bei dem die Vergleiche für das erste Signal Folgendes umfassen: $$R_{MIN}\cdot i_{DM1}<V_{TX1}<R_{MAX}\cdot i_{DM1}$$

   

   wobei i_DMI ein Differenzmodus-Strom während des ersten Signals ist; R_MIN die Mindestlast ist; R_MAX die Höchstlast ist; V_TXI der zulässige Spannungsbereich für das erste Signal ist.
6. Verfahren nach einem der Ansprüche 3 bis 5, bei dem die Vergleiche für das zweite Signal Folgendes umfassen: $$R_{MAX}\cdot i_{DM0}<V_{TX0}<R_{MIN}\cdot i_{DM0}$$

   

   wobei i_DM0 ein negativer Differenzmodus-Strom während des zweiten Signals ist; R_MIN die Mindestlast ist; R_MAX die Höchstlast ist; und V_TX0 der zulässige negative Spannungsbereich für das zweite Signal ist.
7. Verfahren nach einem der Ansprüche 3 bis 6, bei dem der Fehlerzustand auf mehreren Vergleichen für das erste Signal und für das zweite Signal basiert.
8. Verfahren nach einem der Ansprüche 3 bis 7, bei dem die Vergleiche Folgendes umfassen: (a) für das erste Signal: $$V_{TX1}<R_{MIN}\cdot i_{DM1}$$

   

   (b) für das erste Signal: $$V_{TX1}>R_{MAX}\cdot i_{DM1}$$

   

   (c) für das zweite Signal: $$\left|V_{TX0}\right|<R_{MIN}\cdot \left|i_{DM0}\right|$$

   

   (d) für das zweite Signal: $$\left|V_{TX0}\right|>R_{MAX}\cdot \left|i_{DM0}\right|$$

   

   wobei i_DM1 ein Differenzmodus-Strom während des ersten Signals ist; i_DM0 ein Differenzmodus-Strom während des zweiten Signals ist; R_MIN die Mindestlast ist; R_MAX die Höchstlast ist; V_TXI die DM-Busspannung für das erste Signal ist; V_TX0 die DM-Busspannung für das zweite Signal ist.
9. Verfahren nach Anspruch 8, umfassend: - wiederholtes Anwenden eines Vergleichszyklus, wobei der Vergleichszyklus die Vergleiche (a) bis (d) umfasst.
10. Verfahren nach einem der Ansprüche 8 oder 9, umfassend: - Erkennen mindestens einer gebrochenen Leitung des Differenzbusses in dem Fall, dass die Vergleiche (b) und (d) wahr und die Vergleiche (a) und (c) falsch sind.
11. Verfahren nach einem der Ansprüche 8 bis 10, umfassend: - Erkennen eines Kurzschlusses zwischen Busleitungen in dem Fall, dass die Vergleiche (a) und (c) wahr und die Vergleiche (b) und (d) falsch sind.
12. Verfahren nach einem der Ansprüche 8 bis 11, umfassend: - Erkennen einer Verbindung der positiven Busleitung mit Masse oder der negativen Busleitung entweder mit der Versorgungsspannung VCC oder der Batteriespannung VBAT in dem Fall, dass eine der folgenden Kombinationen gilt: - die Vergleiche (a) und (d) sind wahr und die Vergleiche (b) und (c) sind falsch; - der Vergleich (d) ist wahr und die Vergleiche (a), (b) und (c) sind falsch; - der Vergleich (a) ist wahr und die Vergleiche (b) (c) und (d) sind falsch.
13. Verfahren nach einem der Ansprüche 8 bis 12, umfassend: - Erkennen einer Verbindung der positiven Busleitung entweder mit der Versorgungsspannung VCC oder der Batteriespannung VBAT oder der negativen Busleitung mit Masse in dem Fall, dass eine der folgenden Kombinationen gilt: - die Vergleiche (b) und (c) sind wahr und die Vergleiche (a) und (d) sind falsch; - der Vergleich (c) ist wahr und die Vergleiche (a), (b) und (d) sind falsch; - der Vergleich (b) ist wahr und die Vergleiche (a), (c) und (d) sind falsch.
14. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Mindestlast auf einem Bruchteil einer auf dem Differenzbus zulässigen Mindestlast basiert und die Höchstlast auf einem Bruchteil der auf dem Differenzbus zulässigen Höchstlast basiert.
15. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Mindestlast und die Höchstlast entsprechend einer Spezifikation des Differenzbussystems festgelegt werden.
16. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Vergleichen der Differenzbusspannung mit dem zulässigen Spannungsbereich gleichzeitig oder nacheinander erfolgt.
17. Verfahren nach einem der vorhergehenden Ansprüche, bei dem mindestens einen der folgenden Schritte aufweist, nachdem ein Fehlerzustand erkannt wird: - Lieferung von Informationen über die Fehlerart; - Ausgabe einer Alarmmeldung; - Änderung des Zustands einer Schaltung, einer Vorrichtung oder eines Systems; - Eintritt in einen sicheren Zustand; - Ausschalten; - Auslösen einer Wartungsaktion.
18. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Differenzbus nach einem FlexRay-Protokoll betrieben wird.
19. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Differenzbus einen CAN-Bus aufweist.
20. Vorrichtung zum Erkennen eines Fehlers auf einem Differenzbus, wobei die Vorrichtung eine Verarbeitungseinheit aufweist zum: - Bestimmen eines zulässigen Spannungsbereichs des Differenzbusses auf der Grundlage einer Mindestlast und einer Höchstlast; - Vergleichen einer Differenzbusspannung mit dem zulässigen Spannungsbereich; - Bestimmen eines Fehlerzustands für den Fall, dass die Differenzbusspannung außerhalb des zulässigen Spannungsbereichs liegt.
21. Vorrichtung nach Anspruch 20, wobei die Verarbeitungseinheit zur Durchführung mindestens einer der folgenden Maßnahmen ausgelegt ist, nachdem ein Fehlerzustand festgestellt wird: - Lieferung von Informationen über die Fehlerart; - Ausgabe einer Alarmmeldung; - Änderung des Zustands einer Schaltung, einer Vorrichtung oder eines Systems; - Eintritt in einen sicheren Zustand; - Ausschalten; - Auslösen einer Wartungsaktion.
22. Schaltung zum Erkennen eines Fehlers auf einem Differenzbus, wobei der Differenzbus eine erste Busleitung und eine zweite Busleitung aufweist, umfassend: - einen Speicher zum Speichern einer Differenzbusspannung zwischen der ersten Busleitung und der zweiten Busleitung, - eine Einheit, die einen zulässigen Spannungsbereich auf der Grundlage einer Mindestlast und einer Höchstlast bereitstellt; - eine Komparatoreinheit zum Vergleichen der Differenzbusspannung, die in dem Speicher mit dem zulässigen Spannungsbereich gespeichert ist; - eine Koppeleinheit für - das Verbinden der Busleitungen mit dem Speicher während einer Belastungsphase; - das Verbinden des Speichers und der Einheit, die den zulässigen Spannungsbereich für die Komparatoreinheit liefert, während einer Vergleichsphase, - wobei die Komparatoreinheit den Fehler in dem Fall erkennt, dass die Differenzbusspannung außerhalb des zulässigen Spannungsbereichs liegt.
23. Schaltung nach Anspruch 22, bei der der Speicher mindestens einen Kondensator aufweist.
24. Schaltung nach einem der Ansprüche 22 oder 23, wobei die Koppeleinheit während der Vergleichsphase die Busleitungen vom Speicher trennen soll.
25. Schaltung nach einem der Ansprüche 22 bis 24, wobei die Belastungsphase Folgendes umfasst: - eine erste Belastungsphase, bei der die Busleitungen in einer ersten Polarität mit dem Speicher verbunden sind; und - eine zweite Belastungsphase, bei der die Busleitungen in der umgekehrten Polarität mit dem Speicher verbunden sind.
26. Schaltung nach einem der Ansprüche 22 bis 25, bei der der Speicher zwei Speichereinheiten aufweist, die an einem Ende miteinander verbunden werden können und deren verbleibende Enden mit einer der Busleitungen verbunden werden können.
27. Schaltung nach Anspruch 26, - wobei die Koppeleinheit dafür ausgelegt ist, - entweder die erste Busleitung mit einem ersten Knoten und die zweite Busleitung mit einem zweiten Knoten zu verbinden oder - die erste Busleitung mit dem zweiten Knoten und die zweite Busleitung mit dem ersten Knoten zu verbinden, - wobei der erste Knoten mit einem verbleibenden Ende der Speichereinheiten verbunden ist und der zweite Knoten mit dem anderen verbleibenden Ende der Speichereinheiten verbunden ist.
28. Schaltung nach einem der Ansprüche 22 bis 27, aufweisend eine Abtast- und Haltestufe, um den Ausgang der Komparatoreinheit für einen festgelegten Zeitraum oder bis zum Vorliegen des nächsten Vergleichsergebnisses aufrecht zu erhalten.
29. System, aufweisend mindestens eine Vorrichtung nach einem der Ansprüche 20 bis 28.

Images