DE102013113150B4

DE102013113150B4 - Ladungserhaltung in Pixeln

Info

Publication number: DE102013113150B4
Application number: DE102013113150.6A
Authority: DE
Inventors: Franz-Michael Darrer; Markus Dielacher; Martin Flatscher; Michael Mark; Josef Prainsack
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2012-11-28
Filing date: 2013-11-28
Publication date: 2020-08-20
Anticipated expiration: 2033-11-29
Also published as: US9648263B2; DE102013113150A1; US20140145686A1; US9948876B2; US20170244922A1

Abstract

Elektrische Schaltung (100, 200, 300), umfassend:ein Pixel (102) mit einer ersten Kapazität zwischen ersten Abschnitten des Pixels (102) und einer zweiten Kapazität zwischen zweiten Abschnitten des Pixels (102); undein Schalter (S; S1, S2), welcher eingerichtet ist, die erste Kapazität elektrisch mit der zweiten Kapazität zu koppeln; undeine oder mehrere Dioden (D1, D2), welche eingerichtet sind, einer Ladung zu ermöglichen, sich über eine Induktivität (L) von einer von der ersten und zweiten Kapazität auf die andere von der ersten und zweiten Kapazität zu verschieben.

Description

Beispielsweise so genannte Time-of-Flight-Kameras („time-of-flight“ (TOF): Laufzeit) können Pixel verwenden, um die Laufzeit eines Lichtsignals zwischen der Kamera und einem Objekt zu messen, um so eine Distanz des Objekts von der Kamera bestimmen zu können. Es können auch mehrere Pixel verwendet werden, wobei die zu individuellen Pixeln gehörenden Lichtsignale Distanzmessungen für diskrete Punkte auf dem Objekt liefern können, wodurch ein dreidimensionales „Distanzbild“ bereitgestellt werden kann. Dies kann beispielsweise ermöglicht werden, indem Differenzen in den Verzögerungen erfasst werden, welche mit von den diskreten Punkten reflektierten Lichtsignalen verknüpft sind. Pixel-basierte Sensoren für TOF Kameras sind beispielsweise bekannt aus „A 64x8 Pixel 3-D CMOS Time of Flight Image Sensor for Car Safety Applications“, O. Elkhalili et al., ESSCIRC 2006, 32nd European Solid-State Circuits Conference, Proceedings (2006), aus der US 2008/0048100 A1 und aus der WO 2012/149422 A1 .
Pixel können aus Halbleitermaterialien (wie z.B. Silizium, Germanium, Indium-Gallium-Arsenid, Bleisulfid usw.) aufgebaut sein und können einen Strom oder eine Spannung erzeugen, wenn sie einem Lichtsignal ausgesetzt werden. Pixel können auch Kapazitäten beinhalten (z.B. parasitäre Kapazitäten, Gate-Kapazitäten usw.), welche beim Betrieb des Pixels geladen und entladen werden. In manchen Fällen kann ein Pixel mit wenigstens einem Paar von Spannungspotenzialen, beispielsweise mit einer Spannungsquelle und Masse, gekoppelt sein. Während des Betriebs können die Kapazitäten abwechselnd geladen werden, indem sie mit einem höheren der Spannungspotenziale gekoppelt werden, und entladen werden, indem sie mit einem niedrigeren der Spannungspotenzialen gekoppelt werden. In vielen Fällen kann dies zu einem erheblichen Energieverbrauch bzw. -verlust führen, insbesondere wenn die Frequenz des Ladens/Entladens zunimmt. Dies kann beispielsweise in Fällen offenkundiger sein, wenn eine geladene Kapazität auf Masse entladen wird. Weiterhin kann sich bei einer Anordnung von mehreren Pixeln der Leistungsverbrauch vervielfachen.
Gemäß der hierin offenbarten Erfindung werden eine elektrische Schaltung nach Anspruch 1, ein Verfahren nach Anspruch 7 und ein Verfahren nach Anspruch 15 bereitgestellt. Die abhängigen Patentansprüche definieren Weiterbildungen der Schaltung bzw. der Verfahren.
Gemäß einer Ausführungsform der Erfindung wird somit eine elektrische Schaltung bereitgestellt, welche ein Pixel, einen Schalter und eine oder mehrere Dioden umfasst. Das Pixel hat eine erste Kapazität zwischen ersten Abschnitten des Pixels und eine zweite Kapazität zwischen zweiten Abschnitten des Pixels. Der Schalter ist eingerichtet, die erste Kapazität elektrisch mit der zweiten Kapazität zu koppeln. Die eine oder die mehreren Dioden sind eingerichtet, einer Ladung zu ermöglichen, sich über eine Induktivität von einer von der ersten und zweiten Kapazität auf die andere von der ersten und zweiten Kapazität zu verschieben.
Gemäß einer weiteren Ausführungsform der Erfindung wird somit ein Verfahren bereitgestellt. Bei dem Verfahren wird eine erste Kapazität eines Pixels während einer ersten Betriebsphase geladen. Während einer zweiten Betriebsphase wird die erste Kapazität über eine oder mehrere Dioden und eine Induktivität mit einer zweiten Kapazität des Pixels kurzgeschlossen. Das Kurzschließen lädt die zweite Kapazität zumindest teilweise. In einer dritten Betriebsphase wird die zweite Kapazität geladen.
Gemäß einer weiteren Ausführungsform der Erfindung wird somit ein weiteres Verfahren bereitgestellt. Bei dem Verfahren wird eine erste Kapazität eines Pixels während einer ersten Betriebsphase mit einer Spannungsquelle gekoppelt. Während einer zweiten Betriebsphase wird die erste Kapazität über eine Induktivität und eine oder mehrere Dioden elektrisch mit einer zweiten Kapazität des Pixels gekoppelt. Das Koppeln lädt die zweite Kapazität zumindest teilweise.
Weitere Details der obigen und weiterer Ausführungsformen der Erfindung werden aus der nachfolgenden Beschreibung anhand der beigefügten Zeichnungen ersichtlich sein.
In den Figuren bezeichnet die linke Ziffer eines Bezugszeichens die Figur, in welchem das Bezugszeichen zuerst auftritt. Die Verwendung derselben Bezugszeichen in verschiedenen Figuren bezeichnet ähnliche oder identische Elemente.
Zum Zwecke dieser Diskussion werden die in den Figuren veranschaulichten Vorrichtungen und Systeme als eine Vielzahl von Komponenten aufweisend dargestellt. Verschiedene Implementierungen von hierin beschriebenen Vorrichtungen und/oder Systemen können jedoch weniger Komponenten beinhalten und dennoch innerhalb des Umfangs der offenbarten Konzepte liegen. Alternativ können andere Implementierungen von Vorrichtungen und/oder Systemen zusätzliche Komponenten oder verschiedenartige Kombinationen der beschriebenen Komponenten beinhalten und innerhalb des Umfangs der offenbarten Konzepte bleiben.

1 ist ein Satz von schematischen Darstellungen eines Pixels mit Steuerschaltern, welche in vier Zuständen gezeigt sind, die bei einer Implementierung vier Betriebsphasen entsprechen. Ein Signaldiagramm für Steuersignale und ihre relative Zeitabstimmung ist in dem unteren Abschnitt der Figur ebenfalls dargestellt.
2 ist ein Satz von schematischen Darstellungen des Pixels von 1 einschließlich einer Induktivität mit in vier Zuständen dargestellten Steuerschaltern, welche bei einer weiteren Implementierung vier Betriebsphasen entsprechen. Ein Signaldiagramm für Steuersignale und ihre relative Zeitabstimmung ist in dem unteren Abschnitt der Figur ebenfalls dargestellt.
3 ist ein Satz von schematischen Darstellungen des Pixels von 1 einschließlich einer Induktivität und Dioden mit in vier Zuständen dargestellten Steuerschaltern, welche bei einer weiteren Implementierung vier Betriebsphasen entsprechen. Ein Signaldiagramm für Steuersignale und ihre relative Zeitabstimmung ist in dem unteren Abschnitt der Zeichnung ebenfalls dargestellt.
4 ist ein Signaldiagramm eines periodischen Steuersignals, welches eine Abhängigkeit von Kapazitäts- und Induktivitätswerten von einer Zeitkonstante gemäß einer Implementierung veranschaulicht.
5 ist ein Flussdiagramm, welches einen beispielhaften Prozess zur Erhaltung von Ladung in einem Pixel gemäß einer Implementierung veranschaulicht.
6 ist ein Flussdiagramm, welches einen weiteren beispielhaften Prozess zur Erhaltung von Ladung in einem Pixel unter Verwendung einer Induktivität gemäß einer Implementierung veranschaulicht.

Bei Distanzmessungsanwendungen oder dergleichen können ein oder mehrere elektrische Modulationssignale (d.h. Steuersignale) an ein Pixel angelegt werden und mit einem dem Pixel zugehörigen optischen Signal korreliert werden, um die Distanz zu einem Objekt zu berechnen. Die Steuersignale können beispielsweise die Zeitabstimmung des Ladens und Entladens von Gate-Kapazitäten des Pixels steuern. Darüber hinaus können Steuersignale verwendet werden, um Ladung zu erhalten und dadurch die Leistungsaufnahme des Pixels (oder beispielsweise einer Anordnung von Pixeln) zu reduzieren.
Repräsentative Implementierungen von Vorrichtungen und Techniken erlauben eine Erhaltung von Ladung in einem Pixel. Ladung in dem Pixel kann während des Betriebs des Pixels abwechselnd in einer ersten Gate-Kapazität des Pixels und einer zweiten Gate-Kapazität des Pixels gespeichert werden. Zum Beispiel kann während des Betriebs die in einer Gate-Kapazität gespeicherte Ladung teilweise oder vollständig auf die andere Gate-Kapazität übertragen werden. Bei einem Beispiel wird kontinuierlich Ladung zwischen Gate-Kapazitäten hin und her übertragen. Übertragen der Ladung zwischen den Gate-Kapazitäten erhält die Ladung teilweise oder vollständig und reduziert die Menge von Eingangsleistung, welche aufgewendet wird, um die Gate-Kapazitäten zu laden.
Bei verschiedenen Implementierungen werden Steuersignale im Zusammenhang mit einem oder mehreren Schaltern oder anderen elektrischen Komponenten (z.B. Dioden usw.) verwendet, um Ladung zwischen Kapazitäten eines Pixels zu übertragen. Zum Beispiel werden bei einer Implementierung ein oder mehrere Schalter verwendet, um Gate-Kapazitäten für eine vorbestimmte Zeitspanne kurzzuschließen, was eine Übertragung von Ladung ermöglicht. Bei einer weiteren Implementierung wird unter Verwendung einer Induktivität ein Schwingkreis ausgebildet. Der Schwingkreis erlaubt eine kontinuierliche Ladungsübertragung zwischen Kapazitäten.
Verschiedene Implementierungen und Anordnungen für eine elektrische Schaltung, welche ein Pixel beinhaltet, werden in dieser Offenbarung diskutiert. Techniken und Vorrichtungen werden mit Bezug auf beispielhafte Halbleiter-basierte Pixelvorrichtungen diskutiert. Jedoch ist dies nicht als einschränkend zu verstehen, sondern dient der Vereinfachung der Diskussion und angemessenen Veranschaulichung. Die diskutierten Techniken und Vorrichtungen können bei beliebigen von verschiedenen Designs, Strukturen und dergleichen für lichtempfindliche Vorrichtungen (z.B. Transistoren, Dioden, diodenähnliche Vorrichtungen, optische Vorrichtungen, lichtempfindliche Elemente oder Komponenten usw.) angewendet werden und innerhalb des Umfangs der offenbarten Konzepte liegen.
Implementierungen werden nachfolgend unter Verwendung einer Vielzahl von Beispielen näher beschrieben. Obwohl verschiedene Implementierungen und Beispiele hier und nachstehend beschrieben werden, können weitere Implementierungen und Beispiele realisiert werden, indem die Merkmale und Elemente von individuellen Implementierungen und Beispielen kombiniert werden.
Bei verschiedenen Implementierungen kann ein Pixel mit einer oder mehreren elektrischen Komponenten (z.B. Schalter, Induktivitäten, Dioden usw.) in einer Schaltung angeordnet sein, sodass während des Betriebs des Pixels Ladung erhalten wird und die Leistungsaufnahme reduziert wird. Zum Beispiel kann das Pixel während des Betriebs Gate-Kapazitäten des Pixels laden und entladen. Eine Schaltung kann eingerichtet sein, um zu ermöglichen, dass aus einer ersten Kapazität entladene Ladung zu einer zweiten Kapazität fließt, wodurch die zweite Kapazität wenigstens teilweise aufgeladen wird. Somit wird die Leistungsaufnahme durch Erhaltung der Ladung reduziert.
1-3 zeigen Sätze von schematischen Zeichnungen von Schaltungsanordnungen (100, 200, 300), welche ein Pixel 102 enthalten, wobei die Schaltung (100, 200, 300) dazu ausgestaltet ist, Ladung in dem Pixel 102 während des Betriebs des Pixels 102 zu erhalten. Jede der Figuren (1-3) veranschaulicht eine andere beispielhafte Implementierung. Die Implementierungen in den Figuren (1-3) sind nicht als einschränkend zu verstehen, sondern dienen der Vereinfachung der Diskussion. Alternative Ausgestaltungen der veranschaulichten Implementierungen (mit alternativen Designs, Komponenten usw.) liegen innerhalb des Umfangs der offenbarten Konzepte. Bei verschiedenen Implementierungen kann eine Schaltung (100, 200, 300) eine beliebige Anzahl von Komponenten enthalten. Zum Beispiel wird die Schaltung (100, 200, 300) durchgängig als zwei Gate-Kapazitäten (eine erste und eine zweite Gate-Kapazität) aufweisend beschrieben. Dies ist nicht als einschränkend zu verstehen, und alternative Implementierungen einer Schaltung (100, 200, 300) können eine größere Anzahl von Gate-Kapazitäten aufweisen, mit der entsprechenden Anzahl von Schaltern, Induktivitäten, Dioden oder anderen zugehörigen Komponenten.
Bei weiteren Implementierungen kann eine Schaltung (100, 200, 300) zusätzliche Vorrichtungen, Schaltungen, Strukturen und dergleichen aufweisen. Darüber hinaus können bei alternativen Implementierungen andere Anordnungen, welche ein oder mehrere Pixel 102 zusammen mit einer oder mehreren elektrischen Komponenten beinhalten, ebenfalls innerhalb des Umfangs der offenbarten Konzepte liegen. Mehrere Anordnungen von Pixeln 102 (z.B. Felder, Matrizen, Vielzahlen usw.) in ähnlichen Schaltungen liegen ebenfalls innerhalb des Umfangs der offenbarten Konzepte. Es ist beabsichtigt, dass die Verwendung des Singulars (Pixel 102) auch mehrere Pixel 102 umfasst, und es ist beabsichtigt, dass die Diskussion einer Schaltung (100, 200, 300) auch mehrere ähnliche Schaltungen umfasst.
Die hierin mit Bezug auf die Schaltung (100, 200, 300) beschriebenen Techniken, Komponenten und Vorrichtungen sind nicht auf die Darstellungen in 1-3 beschränkt und können auf andere Schaltungsdesigns angewendet werden, ohne den Umfang der offenbarten Konzepte zu verlassen. In einigen Fällen können zusätzliche oder alternative Komponenten verwendet werden, um die hierin beschriebenen Techniken zu implementieren.
Bei verschiedenen Implementierungen ist, wie in 1-3 dargestellt, eine Schaltung (100, 200, 300) mit einem oder mehreren Pixeln 102 eingerichtet. Das Pixel 102 ist als zwei Anschlüsse (A und B) und zwei Gate-Anschlüsse (C und D) aufweisend dargestellt. Bei alternativen Implementierungen kann das Pixel 102 zusätzliche oder alternative Anschlüsse und/oder Gate-Anschlüsse aufweisen.
Weiterhin hat, wie ebenfalls in 1-3 dargestellt, das Pixel 102 eine erste Gate-Kapazität AC zwischen dem Anschluss A und dem Gate-Anschluss C, und eine zweite Gate-Kapazität BD zwischen dem Anschluss B und dem Gate-Anschluss D. Bei verschiedenen Implementierungen sind die Gate-Kapazitäten AC und BD parasitäre Gateoxid-Kapazitäten der Pixelvorrichtung 102 oder dergleichen. Bei alternativen Implementierungen können die Gate-Kapazitäten AC und BD durch kapazitive Komponenten, Elemente, Abschnitte oder dergleichen bereitgestellt sein, welche als Teil des Pixels 102 hergestellt sind oder dem Pixel 102 oder der Schaltung hinzugefügt sind. Bei alternativen Implementierungen kann das Pixel 102 zusätzliche oder alternative Kapazitäten zu denjenigen aufweisen, welche in 1-3 dargestellt sind. Zum Beispiel können die Kapazitäten zusätzlich oder alternativ zwischen dem Gate-Anschluss C und Masse, zwischen dem Gate-Anschluss D und Masse oder eine beliebige andere Kapazität sein, wobei die Kapazität mit einem Abschnitt (beispielsweise der AC-Seite) oder einem anderen Abschnitt (beispielsweise der BD-Seite) des Pixels 102 verknüpft ist. Bei einigen Implementierungen können die Kapazitäten eines Pixels 102 eine Kombination von verschiedenen parasitären Kapazitäten beinhalten. Folglich umfasst die Bezugnahme auf eine „Gate-Kapazität“ in dieser Offenbarung auch zusätzliche und/oder alternative Kapazitäten, einschließlich Kombinationen von Kapazitäten, mit Bezug auf entsprechende Abschnitte (z.B. AC oder BD) des Pixels 102.
Bei verschiedenen Implementierungen kann, wie in 1-3 dargestellt, eine Schaltung (100, 200, 300) einen oder mehrere Schalter (A1, B1) beinhalten, welche eingerichtet sind, die Gate-Kapazitäten AC und BD mit einem höheren Potenzial (in 1-3 als VDD dargestellt) zu koppeln, um die Gate-Kapazitäten (AC und BD) zu laden, und einen oder mehrere Schalter (A2, B2) beinhalten, welche eingerichtet sind, um die Gate-Kapazitäten AC und BD mit einem niedrigeren Potenzial (in 1-3 als Masse dargestellt) zu koppeln, um die Gate-Kapazitäten (AC und BD) zu entladen. Bei alternativen Implementierungen kann z.B. das niedrigere Potenzial ein niedrigeres Potenzial als das VDD-Potenzial sein und muss nicht notwendigerweise ein Massepotenzial sein.
Bei verschiedenen alternativen Implementierungen können andere Schalteranordnungen in einer Schaltung (100, 200, 300) verwendet werden. Zum Beispiel können bei einer Implementierung beispielsweise die Schalter A1, A2 zu einem einzigen mehrpoligen Schalter kombiniert werden und beispielsweise die Schalter B1, B2 zu einem weiteren mehrpoligen Schalter kombiniert werden. Bei weiteren Implementierungen können weniger, zusätzliche oder alternative Schalter in einer Schaltung (100, 200, 300) verwendet werden, um die hierin beschriebenen Techniken und Prozesse auszuführen.
Bei verschiedenen Implementierungen kann die Funktion einer Schaltung (100, 200, 300) anhand von mehreren Betriebsphasen („Phasen“) beschrieben werden. Zum Beispiel können Ereignisse, welche während des Betriebs der Schaltung (100, 200, 300) auftreten, als während einer Phase auftretend beschrieben werden. Dies dient lediglich der Vereinfachung der Diskussion und ist nicht als einschränkend zu verstehen. Verschiedene beschriebene Ereignisse usw. können in alternativen Phasen als den beschriebenen auftreten, oder können in einer anderen Reihenfolge auftreten als beschrieben. Im Rahmen dieser Diskussion werden die beschriebenen Phasen während des Betriebs des Pixels und/oder der Schaltung (100, 200, 300) wiederholt (z.B. kontinuierlich oder dergleichen).
1-3 zeigen einen Satz von vier schematischen Darstellungen der Schaltungen 100, 200 und 300, gemäß verschiedenen Implementierungen, in vier Zuständen, welche vier Betriebsphasen darstellen. Ein Signaldiagramm, welches Steuersignale („Mod A“, „Mod B“ und „Short“) und ihre relative Zeitabstimmung zeigt, ist in dem unteren Abschnitt von 1-3 ebenfalls dargestellt. Bei verschiedenen Implementierungen steuern die Steuersignale („Mod A“, „Mod B“ und „Short“) das Umschalten von verschiedenen Schaltern in den Schaltungen 100, 200 und 300 während der Betriebsphasen.
Auf 1-3 Bezug nehmend beinhaltet die erste Betriebsphase: 1) Mod A, wobei die erste Gate-Kapazität AC durch den Schalter A1 elektrisch mit dem höheren Spannungspotenzial (z.B. VDD) gekoppelt ist und geladen wird (Stromfluss ist durch den Pfeil angezeigt), während die zweite Gate-Kapazität BD durch den Schalter B2 elektrisch mit dem niedrigeren Spannungspotenzial (z.B. Masse) gekoppelt ist und entladen wird. Bei einer alternativen Implementierung wurde die Gate-Kapazität AC in einer vorherigen Phase geladen oder teilweise geladen und wird so in dem geladenen Zustand gehalten oder wird vollständig geladen, wenn die Gate-Kapazität AC mit dem höheren Spannungspotenzial (z.B. VDD) gekoppelt ist. Entsprechend wurde bei der alternativen Implementierung die Gate-Kapazität BD in einer vorherigen Stufe entladen oder teilweise entladen und wird so in dem entladenen Zustand gehalten oder vollständig entladen, wenn die Gate-Kapazität BD mit dem niedrigeren Spannungspotenzial (z.B. Masse) gekoppelt ist.
Während der ersten Stufe ist das Steuersignal „Mod A“ im hohen Zustand und das Steuersignal „Mod B“ ist im niedrigen Zustand, wie in 1-3 dargestellt. Basierend auf den Steuersignalen („Mod A“ und „Mod B“) ist der Schalter A1 geschlossen, der Schalter A2 offen, der Schalter B1 offen und der Schalter B2 geschlossen. Somit ist bei einer Implementierung, wenn ein Steuersignal („Mod A“ oder „Mod B“) im hohen Zustand ist, die entsprechende Gate-Kapazität (AC bzw. BD) mit dem höheren Spannungspotenzial (z.B. VDD) gekoppelt, und die gegenüberliegende Gate-Kapazität (BD bzw. AC) ist mit dem niedrigeren Spannungspotenzial gekoppelt (z.B. Masse oder VSS mit einem niedrigern Potenzial als VDD). Bei dieser Implementierung dürfen beide Steuersignale („Mod A“ oder „Mod B“) nicht gleichzeitig im hohen Zustand sein.
Wiederum auf 1-3 Bezug nehmend beinhaltet die zweite Betriebsphase: 2) „Short“, wobei die erste Gate-Kapazität AC elektrisch mit der zweiten Gate-Kapazität BD gekoppelt ist. Dies kann unter Verwendung von verschiedenen Techniken und Vorrichtungen bewerkstelligt werden, wie es in den Implementierungen von 1-3 veranschaulicht und nachstehend näher diskutiert wird. Während der zweiten Phase wird die vollständig geladene erste Gate-Kapazität AC in die zweite Gate-Kapazität BD entladen oder teilweise entladen, wodurch die Gate-Kapazität BD geladen oder teilweise geladen wird (Stromfluss ist durch den Pfeil angezeigt).
Während der zweiten Phase können die Steuersignale „Mod A“ und „Mod B“ beide in dem niedrigen Zustand sein, wie in 1-3 dargestellt. Basierend auf den Steuersignalen („Mod A“ und „Mod B“) ist der Schalter A1 offen, der Schalter A2 offen, der Schalter B1 offen, und der Schalter B2 offen.
Wiederum auf 1-3 Bezug nehmend beinhaltet die dritte Betriebsphase: 3) „Mod B“, wobei die erste Gate-Kapazität AC durch den Schalter A2 elektrisch mit dem niedrigeren Spannungspotenzial (z.B. Masse) gekoppelt ist und entladen wird, während die zweite Gate-Kapazität BD elektrisch durch den Schalter B1 mit dem höheren Spannungspotenzial (z.B. VDD) gekoppelt ist und geladen wird (Stromfluss ist durch den Pfeil angezeigt). Bei einer alternativen Implementierung wurde die Gate-Kapazität BD in einer vorherigen Phase (z.B. der zweiten Phase) geladen oder teilweise geladen und wird so in dem geladenen Zustand gehalten oder vollständig geladen, wenn die Gate-Kapazität BD mit dem höheren Spannungspotenzial (z.B. VDD) gekoppelt ist. Entsprechend wurde bei der alternativen Implementierung die Gate-Kapazität AC in einer vorherigen Phase (z.B. der zweiten Phase) entladen oder teilweise entladen und wird so in dem entladenen Zustand gehalten oder vollständig entladen, wenn die Gate-Kapazität AC mit dem niedrigeren Spannungspotenzial (z.B. Masse) gekoppelt ist.
Während der dritten Phase ist das Steuersignal „Mod A“ im niedrigen Zustand und das Steuersignal „Mod B“ ist im hohen Zustand, wie in 1-3 dargestellt. Basierend auf den Steuersignalen („Mod A“ und „Mod B“) ist der Schalter A1 offen, der Schalter A2 geschlossen, der Schalter B1 geschlossen und der Schalter B2 offen.
Wiederum auf 1-3 Bezug nehmend beinhaltet die vierte Betriebsphase: 4) „Short“, wobei die zweite Gate-Kapazität BD elektrisch mit der ersten Gate-Kapazität AC gekoppelt wird. Dies kann unter Verwendung von verschiedenen Techniken und Vorrichtungen bewerkstelligt werden, wie es in den Implementierungen von 1-3 veranschaulicht ist und nachstehend näher diskutiert wird. Während der vierten Phase wird die vollständig geladene zweite Gate-Kapazität BD in die erste Gate-Kapazität AC entladen oder teilweise entladen, wodurch die Gate-Kapazität AC geladen oder teilweise geladen wird (Stromfluss ist durch den Pfeil angezeigt).
Während der vierten Phase können die Steuersignale „Mod A“ und „Mod B“ beide im niedrigen Zustand sein, wie in 1-3 gezeigt. Basierend auf den Steuersignalen („Mod A“ und „Mod B“) ist der Schalter A1 offen, der Schalter A2 offen, der Schalter B1 offen und der Schalter B2 offen.
Wie oben erwähnt wiederholen sich bei verschiedenen Implementierungen die Phasen, wobei erneut mit der ersten Betriebsphase begonnen wird. Bei einer Implementierung werden die Phasen wie beschrieben fortlaufend zyklisch durchlaufen, während das Pixel 102 in Betrieb ist. Bei alternativen Implementierungen können weniger, zusätzliche oder alternative Betriebsphasen eingefügt sein.
Bei einer Implementierung beinhaltet, wie in 1 und 2 dargestellt, eine Schaltung 100 oder 200 einen Schalter S, welcher eingerichtet ist, die erste Gate-Kapazität AC elektrisch mit der zweiten Gate-Kapazität BD zu koppeln. Zum Beispiel kann der Schalter S die erste Gate-Kapazität AC während einer oder beiden von der zweiten und vierten Betriebsphase mit der zweiten Gate-Kapazität BD koppeln. Der Schalter S schließt den ersten Gate-Anschluss C mit dem zweiten Gate-Anschluss D kurz und ermöglicht der ersten Gate-Kapazität AC oder der zweiten Gate-Kapazität BD, gespeicherte Ladung in die andere Gate-Kapazität (BD bzw. AC) zu entladen.
Bei einer Implementierung ist der Schalter S eingerichtet, den ersten Gate-Anschluss C mit dem zweiten Gate-Anschluss D zu koppeln und einer Ladung zu erlauben, sich ohne wesentlichen Verlust der Ladung von einer von der ersten und zweiten Gate-Kapazität (AC und BD) auf die andere von der ersten und zweiten Gate-Kapazität (BD und AC) zu verschieben. Folglich wird ein gewisses Ausmaß an Ladung erhalten und die Leistungsaufnahme des Pixels 102 kann reduziert werden.
Bei einer Implementierung wird eine Ladung im Wesentlichen gleich auf die erste und zweite Gate-Kapazität verteilt, wenn der Schalter S geschlossen wird (z.B. während der zweiten oder vierten Betriebsphase). Wenn z.B. die erste Kapazität mit der zweiten Gate-Kapazität kurzgeschlossen wird, indem der Schalter S geschlossen wird, wird die auf einer von den Gate-Kapazitäten gespeicherte Ladung in die andere der Gate-Kapazitäten entladen, bis zu dem Punkt, an welchem die zwei Gate-Kapazitäten im Wesentlichen gleiche Ladung aufweisen.
Bei einer Implementierung ist der Schalter S eingerichtet, basierend auf dem Steuersignal „Short“ den Zustand umzuschalten, wie es in 1-3 gezeigt ist. Wie in 1-3 gezeigt, kann das Steuersignal „Short“ im hohen Zustand sein, wenn die Steuersignale „Mod A“ und „Mod B“ beide im niedrigen Zustand sind. Somit ist der Schalter S geschlossen, wenn die Schalter A1, A2, B1 und B2 offen sind. Diese Zeitabstimmung stellt sicher, dass der Schalter S das höhere Spannungspotenzial (z.B. VDD) nicht mit dem niedrigeren Spannungspotenzial oder Masse kurzschließt. Somit können die Pulse mit hohem Signalpegel des Steuersignals „Short“ eine beliebige Zeitdauer aufweisen, welche sich innerhalb des Zeitrahmens befindet, in welchem sowohl das Steuersignal „Mod A“ als auch das Steuersignal „Mod B“ in dem niedrigen Zustand sind. Bei einer alternativen Implementierung kann, wie in 3 gezeigt, das Steuersignal „Short“ (z.B. „Short 1“ oder „Short 2“) im hohen Zustand bleiben und der entsprechende Schalter (z.B. S1 oder S2) kann geschlossen bleiben, selbst wenn sich das Steuersignal „Mod A“ bzw. „Mod B“ von dem niedrigen auf den hohen Zustand ändert, wodurch die nächste Phase begonnen wird. Bei dieser Implementierung kann die gegenüberliegende Diode (z.B. D2 bzw. D1) verhindern, dass Ladung abweichend von der vorgesehenen Abfolge zurückverschoben wird. Dies spiegelt sich beispielsweise in den erleichterten Zeitabstimmungserfordernissen des Diagramms von 3 wieder.
Bei einer Implementierung ist der Schalter S eingerichtet, mit einer Rate umzuschalten, die eine höhere Frequenz aufweist als eine Modulationsfrequenz des Pixels 102 (z.B. höher als die Rate der Steuersignale „Mod A“ und „Mod B“). Bei alternativen Implementierungen ist der Schalter S eingerichtet, mit einer Modulationsfrequenz des Pixels 102, oder mit einer anderen vorbestimmten Frequenz umzuschalten (z.B. einem Vielfachen der Modulationsfrequenz oder dergleichen).
Bei einer weiteren Implementierung beinhaltet, wie in 2 und 3 dargestellt, eine Schaltung (200, 300) eine Induktivität L, welche eingerichtet ist, eine Ladung ohne einen wesentlichen Verlust der Ladung von einer von der ersten und zweiten Gate-Kapazität (AC und BD) auf die andere von der ersten und zweiten Gate-Kapazität (BD und AC) zu verschieben. Zum Beispiel gewährleistet bei einer Implementierung die Induktivität L, dass ein Großteil der Ladung oder die gesamte Ladung während der zweiten und vierten Betriebsphase von einer Gate-Kapazität (AC, BD) auf die andere Gate-Kapazität (BD, AC) übertragen wird. Bei solchen Implementierungen kann die Leistungsaufnahme des Pixels niedriger sein als beispielsweise bei der Schaltung 100 von 1. Dies ist darauf zurückzuführen, dass mit jedem Zyklus nur geringes oder kein zusätzliches Laden der Gate-Kapazitäten AC und BD erforderlich ist, da ein Großteil der Ladung (oder sogar die gesamte Ladung) basierend auf den Ladungsübertragungen während der zweiten und vierten Phase erhalten wird.
Bei einer Implementierung umfasst die Schaltung (200, 300) einen Schwingkreis, und die Ladung oszilliert auf im Wesentlichen kontinuierliche Weise zwischen der ersten Gate-Kapazität AC und der zweiten Gate-Kapazität BD. Bei einer Implementierung ist der Schalter S eingerichtet, mit einer Rate umzuschalten, welche eine höhere Frequenz aufweist als eine Modulationsfrequenz des Pixels 102 (z.B. höher als die Rate der Steuersignale „Mod A“ und „Mod B“), und die Rate basiert auf der ersten und zweiten Gate-Kapazität (AC und BD) und der Induktivität L.
Zum Beispiel kann, wie in dem Signaldiagramm von 4 dargestellt, die Phase des Kurzschließens (z.B. die Dauer des Pulses des Steuersignals „Short“) optimal durch die Zeitkonstante T bestimmt werden, welche in Relation zu der Induktivität L und den Gate-Kapazitäten AC und BD steht. Die Ladung kann in den Phasen 1 und 3 von einer der Gate-Kapazitäten AC und BD gehalten werden für eine Zeitdauer H, welche auf der Zeitabstimmung von einer oder mehreren Komponenten basiert, wie z.B. den Schaltern A1, A2, B1, B2 und S.
Bei einer weiteren Implementierung beinhaltet die Schaltung 300, wie in 3 dargestellt, eine oder mehrere Dioden (D1, D2), welche eingerichtet sind, einer Ladung zu ermöglichen, sich über die Induktivität L von einer von der ersten und zweiten Gate-Kapazität (AC und BD) auf die andere von der ersten und zweiten Gate-Kapazität (BD und AC) zu verschieben. Bei einer Implementierung beinhaltet die Schaltung 300, wie in 3 dargestellt, auch Schalter S1 und S2, welche eingerichtet sind, die Dioden D1 und D2 während der vierten bzw. zweiten Stufe kurzzuschließen.
Zum Beispiel sind während der ersten und dritten Phase die Schalter S1 und S2 offen, sodass die Dioden D1 und D2 die Ladung auf einer der Gate-Kapazitäten AC und BD halten. Jedoch schließt sich z.B. während der zweiten Phase der Schalter S2, wodurch die Diode D2 kurzgeschlossen wird, und ermöglicht wird, dass eine in der Gate-Kapazität AC gespeicherte Ladung durch die unter Vorwärtsspannung gesetzte Diode D1 und Induktivität L über den Schalter S2 auf die Gate-Kapazität BD übertragen wird. Weiterhin schließt sich beispielsweise während der vierten Phase der Schalter S1, wodurch die Diode D1 kurzgeschlossen wird, und ermöglicht wird, dass eine in einer Gate-Kapazität BD gespeicherte Ladung durch die unter Vorwärtsspannung gesetzte Diode D2 und Induktivität L über den Schalter S1 auf die Gate-Kapazität AC übertragen wird.
Bei einer Implementierung kann die Funktion der Schalter S1 und S2 durch ein oder mehrere Steuersignale gesteuert werden, wie z.B. durch Steuersignale „Short 1“ und „Short 2“. Bei verschiedenen Implementierungen haben die Steuersignale „Short 1“ und „Short 2“ eine Frequenz, welche ein Bruchteil der Modulationsfrequenz des Pixels 102 ist (z.B. ein Bruchteil der Frequenz von „Mod A“ und „Mod B“), oder eine andere vorbestimmte Frequenz. Wie oben erwähnt kann der Puls der Steuersignale „Short 1“ und „Short 2“ eine Zeitdauer aufweisen, welche beispielsweise auf der Induktivität L und den Gate-Kapazitäten AC und BD basiert.
Bei verschiedenen Implementierungen können einer oder mehrere der Schalter (A1, A2, B1, B2, S, S1 und S2) unter Verwendung von Schaltvorrichtungen, wie z.B. Transistoren oder dergleichen, implementiert sein. Bei verschiedenen Implementierungen können die Schaltungen 100, 200 und 300 mit weniger, zusätzlichen oder alternativen Komponenten und/oder Elementen implementiert sein und innerhalb des Umfangs der offenbarten Konzepte liegen. Darüber hinaus können die Schaltungen 100, 200 und 300 mit alternativen Schaltungsdesigns oder -typen implementiert sein, welche Komponenten oder Elemente und/oder ihre Funktionen kombinieren oder neu organisieren.
5 und 6 veranschaulichen repräsentative Prozesse 500 und 600 zur Erhaltung einer Ladung in einem Pixel (wie z.B. das Pixel 102). Bei verschiedenen Implementierungen kann das Pixel in einer Schaltung (wie z.B. die Schaltung 100, 200, 300) mit einer oder mehreren Komponenten angeordnet sein. Bei verschiedenen Implementierungen können die Komponenten eines oder mehrere von Schaltern, Induktivitäten, Dioden und dergleichen enthalten. Die Prozesse 500 und 600 werden auch mit Bezug auf 1-4 beschrieben.
Es ist nicht beabsichtigt, dass die Reihenfolge, in welcher die Prozesse beschrieben werden, als Einschränkung zu verstehen ist, und eine beliebige Anzahl der beschriebenen Prozessblöcke kann in einer beliebigen Reihenfolge kombiniert werden, um die Prozesse oder alternative Prozesse zu implementieren. Außerdem können individuelle Blöcke aus den Prozessen weggelassen werden, ohne vom Grundgedanken der hierin offenbarten Konzepte abzuweichen. Darüber hinaus können die Prozesse in beliebigen geeigneten Materialien oder Kombinationen davon implementiert werden, ohne vom Grundgedanken der hierin offenbarten Konzepte abzuweichen.
Unter Bezugnahme auf 5 beinhaltet der Prozess 500 bei Block 502 ein Laden einer ersten Gate-Kapazität (wie z.B. die Gate-Kapazität AC) eines Pixels (wie z.B. das Pixel 102) während einer ersten Betriebsphase. Bei einer alternativen Implementierung kann die erste Gate-Kapazität in einer vorherigen Phase geladen oder teilweise geladen worden sein und wird somit während der ersten Phase in dem geladenen Zustand gehalten.
Bei Block 504 beinhaltet der Prozess 500 ein Kurzschließen der ersten Gate-Kapazität mit einer zweiten Gate-Kapazität (wie z.B. die Gate-Kapazität BD) des Pixels während einer zweiten Betriebsphase. Bei einer Implementierung lädt das Kurzschließen zumindest teilweise die zweite Gate-Kapazität. Bei einigen Implementierungen wird die zweite Gate-Kapazität während der zweiten Phase näherungsweise vollständig oder nahezu vollständig geladen.
Bei Block 506 beinhaltet der Prozess 500 ein Laden der zweiten Gate-Kapazität während einer dritten Betriebsphase. Bei einer alternativen Implementierung kann die zweite Gate-Kapazität während der zweiten Phase geladen oder teilweise geladen worden sein und wird somit während der dritten Phase in dem geladenen Zustand gehalten.
Bei einer Implementierung beinhaltet der Prozess 500 ein Kurzschließen der zweiten Gate-Kapazität mit der ersten Kapazität während einer vierten Betriebsphase, wobei das Kurzschließen zumindest teilweise die erste Gate-Kapazität lädt. Bei einigen Implementierungen wird die erste Gate-Kapazität während der vierten Phase näherungsweise vollständig geladen oder nahezu vollständig geladen.
Bei verschiedenen Implementierungen wiederholt der Prozess die erste bis vierte Phase fortlaufend, während das Pixel in Betrieb ist.
Bei einer Implementierung beinhaltet der Prozess 500, dass eine Ladung während wenigsten einer von der zweiten und vierten Betriebsphase im Wesentlichen gleichmäßig auf die erste und zweite Gate-Kapazität verteilt wird. Wenn z.B. die erste Gate-Kapazität mit der zweiten Gate-Kapazität kurzgeschlossen wird, wird die auf einer der Gate-Kapazitäten gespeicherte Ladung in die andere der Gate-Kapazitäten entladen, bis zu dem Punkt, an welchem die zwei Gate-Kapazitäten eine im Wesentlichen gleiche Ladung aufweisen. An diesem Punkt eines ungefähren Gleichgewichts haben die zwei Gate-Kapazitäten im Wesentlichen gleiche gespeicherte Ladungen.
Bei einer Implementierung beinhaltet der Prozess 500 ein Entladen der ersten Gate-Kapazität, während die zweite Gate-Kapazität geladen wird, und/oder ein Entladen der zweiten Gate-Kapazität, während die erste Gate-Kapazität geladen wird. Bei einer weiteren Implementierung beinhaltet der Prozess 500 ein Laden der ersten Gate-Kapazität basierend auf einem ersten Steuersignal (wie z.B. „Mod A“) und ein Laden der zweiten Gate-Kapazität basierend auf einem zweiten Steuersignal (wie z.B. „Mod B“). Bei einer Implementierung umfasst wenigstens eines von dem ersten und zweiten Steuersignal ein periodisches und/oder ein moduliertes Signal. Bei verschiedenen Implementierungen können die Steuersignale von einem Steuermodul stammen oder bereitgestellt werden, wie z.B. von einer Gruppe von Logikelementen, einem Signalprozessor, einem Rechenprozessor, einem On-Chip-Generator oder dergleichen.
Bei einer Implementierung beinhaltet der Prozess 500 ein Kurzschließen der ersten Gate-Kapazität mit der zweiten Gate-Kapazität basierend auf einem dritten Steuersignal (wie z.B. „Short“, „Short 1“ und „Short 2“). Bei einer Implementierung wird dem dritten Steuersignal erlaubt, einen hohen Zustand einzunehmen, wenn sich das erste und zweite Steuersignal beide in einem niedrigen Zustand befinden.
Bei einer Implementierung beinhaltet der Prozess 500 die Verwendung von Induktivitäten, Dioden, Schaltern oder dergleichen, wie oben beschrieben, um eine Ladung auf einer Gate-Kapazität zu halten und Ladung zwischen Gate-Kapazitäten zu übertragen.
Bei einer Implementierung beinhaltet der Prozess 500 ein Berechnen eines Abstands eines Objekts von dem Pixel basierend auf dem ersten und/oder zweiten Steuersignal. Zum Beispiel können das erste und zweite Steuersignal mit einem von dem Pixel verwendeten optischen Signal korreliert werden, um die Distanz des Pixels von dem Objekt zu bestimmen, wobei das Pixel beispielsweise eine Spannung oder einen Strom basierend auf dem aufgenommenen/reflektierten optischen Signal erzeugt.
Bei einer alternativen Implementierung beinhaltet der Prozess 500 ein Laden einer Vielzahl von ersten und zweiten Gate-Kapazitäten einer Anordnung von Pixeln basierend auf dem ersten und zweiten Steuersignal. Zum Beispiel kann eine dreidimensionale Bildgebungsvorrichtung oder eine ähnliche Vorrichtung eine Vielzahl von Pixeln verwenden, welche in einem Feld, einer Matrix oder dergleichen angeordnet sind. Die Vielzahl von Pixeln kann eine Vielzahl von ersten und zweiten Gate-Kapazitäten aufweisen, wobei die Vielzahl von ersten Gate-Kapazitäten basierend auf dem ersten Steuersignal geladen werden und die Vielzahl von zweiten Gate-Kapazitäten basierend auf dem zweiten Steuersignal geladen werden.
Unter Bezugnahme auf 6 beinhaltet der Prozess 600 bei Block 602 ein elektrisches Koppeln einer ersten Gate-Kapazität (wie z.B. die Gate-Kapazität AC) eines Pixels (wie z.B. das Pixel 102) mit einer Spannungsquelle (wie z.B. VDD) während einer ersten Betriebsphase.
Bei Block 604 beinhaltet der Prozess 600 ein elektrisches Koppeln der ersten Gate-Kapazität mit einer zweiten Gate-Kapazität (wie z.B. die Gate-Kapazität BD) des Pixels über eine Induktivität (wie z.B. die Induktivität L) während einer zweiten Betriebsphase. Bei einer Implementierung lädt das Koppeln zumindest teilweise die zweite Gate-Kapazität. Bei einer Implementierung beinhaltet der Prozess 600 ein Entkoppeln der ersten Gate-Kapazität von der Spannung, bevor die erste Gate-Kapazität elektrisch mit der zweiten Gate-Kapazität gekoppelt wird.
Bei einer Implementierung beinhaltet der Prozess 600 die Verwendung von Dioden und Schaltern, wie oben beschrieben, um eine Ladung auf einer Gate-Kapazität zu halten und um Ladung zwischen Gate-Kapazitäten zu übertragen.
Bei einer Implementierung beinhaltet der Prozess 600 ein annähernd vollständiges Entladen der ersten Gate-Kapazität und ein annähernd vollständiges Laden der zweiten Gate-Kapazität während der zweiten Betriebsphase. Bei einer weiteren Implementierung beinhaltet der Prozess 600 ein Koppeln der ersten Gate-Kapazität des Pixels mit einer Spannungsquelle und Koppeln der ersten Gate-Kapazität mit der zweiten Gate-Kapazität basierend auf einem oder mehreren Steuersignalen.
Bei einer Implementierung beinhaltet der Prozess 600 ein elektrisches Koppeln der zweiten Gate-Kapazität mit der Spannungsquelle während einer dritten Betriebsphase. Bei einer Implementierung beinhaltet der Prozess 600 ein elektrisches Koppeln der ersten Gate-Kapazität mit einer Spannungssenke (wie z.B. ein niedrigeres Potenzial oder Masse), während die zweite Gate-Kapazität elektrisch mit der Spannungsquelle gekoppelt ist.
Bei einer Implementierung beinhaltet der Prozess 600 ein elektrisches Koppeln der zweiten Gate-Kapazität mit der ersten Gate-Kapazität über die Induktivität während einer vierten Betriebsphase, wobei das Koppeln zumindest teilweise die erste Gate-Kapazität lädt.
Bei einer Implementierung beinhaltet der Prozess ein abwechselndes Verschieben einer Ladung zwischen der ersten und zweiten Gate-Kapazität während der zweiten und vierten Betriebsphase, wobei die Ladung zwischen der ersten und zweiten Gate-Kapazität oszilliert. Bei der Implementierung beinhaltet der Prozess, dass wenigstens ein Teil eines Schwingkreises unter Verwendung des Pixels und der Induktivität ausgebildet wird.
Bei alternativen Implementierungen können andere Techniken in den Prozessen 500 und/oder 600 in verschiedenen Kombinationen einbezogen sein und innerhalb des Umfangs der offenbarten Konzepte liegen.
Obwohl die obigen Implementierungen unter Verwendung einer Terminologie beschrieben wurden, welche spezifisch für strukturelle Merkmale und/oder verfahrensmäßige Maßnahmen ist, versteht es sich, dass die Implementierungen nicht notwendigerweise auf die beschriebenen spezifischen Merkmale oder Maßnahmen beschränkt sind. Vielmehr werden die spezifischen Merkmale und Maßnahmen als repräsentative Arten zur Implementierung von beispielhaften Vorrichtungen und Techniken offenbart.

Claims

Elektrische Schaltung (100, 200, 300), umfassend: ein Pixel (102) mit einer ersten Kapazität zwischen ersten Abschnitten des Pixels (102) und einer zweiten Kapazität zwischen zweiten Abschnitten des Pixels (102); und ein Schalter (S; S1, S2), welcher eingerichtet ist, die erste Kapazität elektrisch mit der zweiten Kapazität zu koppeln; und eine oder mehrere Dioden (D1, D2), welche eingerichtet sind, einer Ladung zu ermöglichen, sich über eine Induktivität (L) von einer von der ersten und zweiten Kapazität auf die andere von der ersten und zweiten Kapazität zu verschieben.
Elektrische Schaltung (200, 300) nach Anspruch 1, wobei die Induktivität (L) eingerichtet ist, die Ladung ohne einen wesentlichen Verlust der Ladung von einer von der ersten und zweiten Kapazität auf die andere von der ersten und zweiten Kapazität zu übertragen.
Elektrische Schaltung (200, 300) nach Anspruch 2, wobei die Schaltung (200, 300) einen Schwingkreis umfasst und die Ladung zwischen der ersten Kapazität und der zweiten Kapazität oszilliert.
Elektrische Schaltung (200, 300) nach Anspruch 2 oder 3, wobei der Schalter (S; S1, S2) eingerichtet ist, mit einer Rate umzuschalten, welche eine höhere Frequenz aufweist als eine Modulationsfrequenz des Pixels (102), wobei die Rate auf der ersten und zweiten Kapazität und der Induktivität basiert.
Elektrische Schaltung nach einem der vorhergehenden Ansprüche, wobei der Schalter (S; S1, S2) eingerichtet ist, wenigstens einen Abschnitt von den ersten Abschnitten des Pixels mit wenigstens einem Abschnitt von den zweiten Abschnitten des Pixels (102) zu koppeln, um einer Ladung zu ermöglichen, sich ohne einen wesentlichen Verlust der Ladung von einer von der ersten und zweiten Kapazität auf die andere von der ersten und zweiten Kapazität zu verschieben.
Elektrische Schaltung nach einem der vorhergehenden Ansprüche, wobei der Schalter (S; S1, S2) eingerichtet ist, mit einer Modulationsfrequenz des Pixels (102) umzuschalten.
Verfahren, umfassend: Laden einer ersten Kapazität eines Pixels (102) während einer ersten Betriebsphase; Kurzschließen der ersten Kapazität mit einer zweiten Kapazität des Pixels (102) während einer zweiten Betriebsphase, wobei das Kurzschließen über eine oder mehrere Dioden (D1, D2) und eine Induktivität (L) erfolgt und wenigstens teilweise die zweite Kapazität lädt; und Laden der zweiten Kapazität während einer dritten Betriebsphase.
Verfahren nach Anspruch 7, darüber hinaus umfassend ein Kurzschließen der zweiten Kapazität mit der ersten Kapazität während einer vierten Betriebsphase, wobei das Kurzschließen wenigstens teilweise die erste Kapazität lädt.
Verfahren nach Anspruch 8, darüber hinaus umfassend ein Verteilen einer Ladung im Wesentlichen gleichmäßig auf die erste und zweite Kapazität während wenigstens einer von der zweiten und vierten Betriebsphase.
Verfahren nach einem der Ansprüche 7-9, darüber hinaus umfassend ein Entladen der ersten Kapazität, während die zweite Kapazität geladen wird, und/oder ein Entladen der zweiten Kapazität, während die erste Kapazität geladen wird.
Verfahren nach einem der Ansprüche 7-10, darüber hinaus umfassend ein Laden der ersten Kapazität basierend auf einem ersten Steuersignal (Mod A) und Laden der zweiten Kapazität basierend auf einem zweiten Steuersignal (Mod B), wobei wenigstens eines von dem ersten und zweiten Steuersignal (Mod A, Mod B) ein periodisches und/oder moduliertes Signal umfasst.
Verfahren nach Anspruch 11, darüber hinaus umfassend ein Kurzschließen der ersten Kapazität mit der zweiten Kapazität basierend auf einem dritten Steuersignal (Short), wobei das dritte Steuersignal mit dem ersten und zweiten Steuersignal korreliert ist.
Verfahren nach Anspruch 11 oder 12, darüber hinaus umfassend ein Berechnen einer Distanz eines Objekts von dem Pixel (102) basierend auf dem ersten und/oder zweiten Steuersignal (Mod A, Mod B).
Verfahren nach einem der Ansprüche 11-13, darüber hinaus umfassend ein Laden einer Vielzahl von ersten und zweiten Kapazitäten einer Anordnung von Pixeln (102) basierend auf dem ersten und zweiten Steuersignal (Mod A, Mod B).
Verfahren, umfassend: elektrisches Koppeln einer ersten Kapazität eines Pixels (102) mit einer Spannungsquelle während einer ersten Betriebsphase; und elektrisches Koppeln der ersten Kapazität mit einer zweiten Kapazität des Pixels (102) über eine Induktivität (L) und eine oder mehrere Dioden (D1, D2)während einer zweiten Betriebsphase, wobei das Koppeln wenigstens teilweise die zweite Kapazität lädt.
Verfahren nach Anspruch 15, darüber hinaus umfassend ein elektrisches Koppeln der zweiten Kapazität mit der Spannungsquelle während einer dritten Betriebsphase.
Verfahren nach Anspruch 15 oder 16, darüber hinaus umfassend ein elektrisches Koppeln der ersten Kapazität mit einer Spannungssenke, während die zweite Kapazität elektrisch mit der Spannungsquelle gekoppelt ist.
Verfahren nach einem der Ansprüche 15-17, darüber hinaus umfassend ein elektrisches Koppeln der zweiten Kapazität mit der ersten Kapazität über die Induktivität (L) während einer vierten Betriebsphase, wobei das Koppeln zumindest teilweise die erste Kapazität lädt.
Verfahren nach Anspruch 18, darüber hinaus umfassend ein abwechselndes Verschieben einer Ladung zwischen der ersten und zweiten Kapazität während der zweiten und vierten Betriebsphase, wobei die Ladung zwischen der ersten und zweiten Kapazität oszilliert.
Verfahren nach einem der Ansprüche 15-19, darüber hinaus umfassend ein Ausbilden wenigstens eines Abschnitts eines Schwingkreises unter Verwendung des Pixels (102) und der Induktivität (L).
Verfahren nach einem der Ansprüche 15-20, darüber hinaus umfassend ein Entkoppeln der ersten Kapazität von der Spannungsquelle, bevor die erste Kapazität elektrisch mit der zweiten Kapazität gekoppelt wird.
Verfahren nach einem der Ansprüche 15-21, darüber hinaus umfassend ein annähernd vollständiges Entladen der ersten Kapazität und ein annähernd vollständiges Laden der zweiten Kapazität während der zweiten Betriebsphase.
Verfahren nach einem der Ansprüche 15-22, darüber hinaus umfassend ein Koppeln der ersten Kapazität des Pixels (102) mit einer Spannungsquelle und ein Koppeln der ersten Kapazität mit der zweiten Kapazität basierend auf einem oder mehreren Steuersignalen (Mod A, Mod B, Short, Short1, Short2).