DE102013103581A1 - Gestaltungsschema für die Verbindungsbeabstandung und sich daraus ergebende Strukturen - Google Patents

Gestaltungsschema für die Verbindungsbeabstandung und sich daraus ergebende Strukturen Download PDF

Info

Publication number
DE102013103581A1
DE102013103581A1 DE201310103581 DE102013103581A DE102013103581A1 DE 102013103581 A1 DE102013103581 A1 DE 102013103581A1 DE 201310103581 DE201310103581 DE 201310103581 DE 102013103581 A DE102013103581 A DE 102013103581A DE 102013103581 A1 DE102013103581 A1 DE 102013103581A1
Authority
DE
Germany
Prior art keywords
contact
contact pad
diameter
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201310103581
Other languages
English (en)
Other versions
DE102013103581B4 (de
Inventor
Hao-Juin Liu
Chen-Cheng Kuo
Yao-Chun Chuang
Chita Chuang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/667,330 external-priority patent/US9472521B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102013103581A1 publication Critical patent/DE102013103581A1/de
Application granted granted Critical
Publication of DE102013103581B4 publication Critical patent/DE102013103581B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05005Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05022Disposition the internal layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05575Plural external layers
    • H01L2224/0558Plural external layers being stacked
    • H01L2224/05583Three-layer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157Cobalt [Co] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171Chromium [Cr] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13172Vanadium [V] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden ein System und ein Verfahren für die Unterdrückung von Rissen in einer Passivierungsschicht bereitgestellt. Bei einer Ausführungsform weist ein Kontaktfeld einen ersten Durchmesser auf, wobei eine Öffnung, die sich durch die Passivierungsschicht erstreckt, einen zweiten Durchmesser aufweist, wobei der erste Durchmesser um einen ersten Abstand von ungefähr 10 μm größer als der zweite Durchmesser ist. Bei einer anderen Ausführungsform wird eine Underbump-Metallisierung durch die Öffnung hindurch ausgebildet, wobei die Underbump-Metallisierung einen dritten Durchmesser aufweist, der um einen zweiten Abstand von ungefähr 5 μm größer als der erste Durchmesser ist. Bei noch einer anderen Ausführungsform ist eine Summe des ersten Abstandes und des zweiten Abstandes größer als ungefähr 15 μm.

Description

  • Diese Anmeldung beansprucht den Zeitrang der provisorischen US-Anmeldung Nr. 61/653,277, die am 30. Mai 2012 eingereicht worden ist und den Titel „Gestaltungsschema für die Verbindungsbeabstandung und sich daraus ergebende Strukturen” trägt, wobei diese Anmeldung hiermit durch Bezugnahme aufgenommen wird.
  • HINTERGRUND
  • Grundsätzlich kann ein Halbleiterchip mit anderen externen Bauteilen über eine Verpackungsart verbunden werden, welche externe Verbindungen verwendet. Die externen Verbindungen können ausgebildet werden, indem zunächst eine Schicht einer Underbump-Metallisierung in elektrischem Kontakt mit einem Kontaktfeld auf dem Halbleiterchip ausgebildet wird, wobei daraufhin zusätzliches leitfähiges Material auf der Underbump-Metallisierung angeordnet wird. Zwischen der Underbump-Metallisierung und dem Kontaktfeld kann eine Passivierungsschicht angeordnet sein, welche dazu verwendet wird, die Strukturen des Halbleiterchips zu schützen und zu tragen. Nachdem das zusätzliche leitfähige Material einmal angeordnet worden ist, kann es in physikalischem Kontakt mit dem externen Bauteil angeordnet werden, und daraufhin kann das Halbleiterbauteil mit dem externen Bauteil verbunden werden. Auf diese Weise kann eine physikalische und eine elektrische Verbindung zwischen dem Halbleiterchip und einem externen Bauteil, etwa einer Leiterplatine, einem anderen Halbleiterchip oder dergleichen hergestellt werden.
  • Die Materialien, welche die Underbump-Metallisierung, die Passivierungsschicht und das Kontaktfeld aufweisen, sind jedoch unterschiedliche Arten von Materialien, welche mit Hilfe unterschiedlicher Prozesse ausgebildet und übereinander hergestellt werden, wobei diese unterschiedliche Arten von Materialien umfassen können, etwa dielektrische Materialien, Metallisierungsmaterialien, Ätzstoppmaterialien, Sperrschichtmaterialien und andere Materialien, welche für die Ausbildung des Halbleiterchips verwendet werden. Jedes dieser unterschiedlichen Materialien hat spezifische Eigenschaften, welche sich voneinander unterscheiden und die Ausbildung erheblicher Spannungen verursachen können, welchen die Materialien in jeder der Schichten ausgesetzt sind. Wenn diese Spannungen nicht gesteuert werden, können sie die Ausbildung von Rissen verursachen, beispielsweise innerhalb der Passivierungsschicht zwischen dem Kontaktfeld und der Underbump-Metallisierung. Derartige Risse können den Halbleiterchip während des Herstellungsprozesses oder anderweitig während seiner beabsichtigten Verwendung beschädigen oder sogar zerstören.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Für ein umfassenderes Verständnis der vorliegenden Ausführungsformen sowie deren Vorteile wird nunmehr Bezug auf die nachstehende Beschreibung in Verbindung mit den begleitenden Figuren genommen, bei welchen:
  • Die 1A1B veranschaulichen eine Ausbildung eines Kontaktfeldes, einer Passivierungsschicht sowie einer Öffnung durch die Passivierungsschicht gemäß einer Ausführungsform;
  • die 2 veranschaulicht eine Ausbildung einer Underbump-Metallisierung und eines externen Kontaktes gemäß einer Ausführungsform;
  • die 3 veranschaulicht eine Ausbildung einer ersten Deckschicht und einer zweiten Deckschicht gemäß einer Ausführungsform;
  • die 4 veranschaulicht eine Strukturierung der Underbump-Metallisierungsschicht gemäß einer Ausführungsform;
  • die 5 veranschaulicht Experimentaldaten der Vorteile mancher Ausführungsformen;
  • die 6A6C veranschaulichen weitere Experimentaldaten gemäß manchen Ausführungsformen; und
  • die 7 veranschaulicht einen Wiederaufschmelzlötprozess gemäß einer Ausführungsform.
  • Entsprechende Bezugszeichen und -symbole in den unterschiedlichen Figuren beziehen sich grundsätzlich auf entsprechende Teile, soweit nichts anderes angegeben ist. Die Figuren sind dazu gezeichnet, die relevanten Aspekte der Ausführungsformen deutlich darzustellen, sie sind jedoch nicht notwendigerweise maßstabsgetreu gezeichnet.
  • GENAUE BESCHREIBUNG DER VERANSCHAULICHENDEN AUSFÜHRUNGSFORMEN
  • Die Herstellung und die Verwendung der vorliegenden Ausführungsformen werden nachstehend im Detail beschrieben. Es sollte jedoch verstanden werden, dass die vorliegende Offenbarung viele anwendbare erfindungsgemäße Konzepte bereitstellt, die in einer breiten Vielfalt spezifischer Zusammenhänge umgesetzt werden können. Die diskutierten spezifischen Ausführungsformen sind lediglich für spezifische Weisen, um von dem offenbarten Gegenstand Nutzen zu machen, veranschaulichend, sie sollen jedoch nicht den Umfang der unterschiedlichen Ausführungsformen beschränken.
  • Die Ausführungsformen werden mit Bezug auf einen spezifischen Zusammenhang beschrieben, nämlich eine Passivierung, eine Underbump-Metallisierung sowie eine Kupfersäule, die auf einem Kontaktfeld ausgebildet ist. Weitere Ausführungsformen können jedoch auch auf andere Arten externer Kontakte angewendet werden.
  • Nunmehr mit Bezug auf 1 wird ein Ausschnitt einer Ausführungsform eines Halbleiterbauteils 100 gezeigt. Bei einer Ausführungsform kann das Halbleiterbauteil 100 ein Halbleitersubstrat 101, aktive Bauteile 102, Metallisierungsschichten 103, ein Kontaktfeld 105 sowie eine erste Passivierungsschicht 107 aufweisen. Das Halbleitersubstrat 101 kann massives Silizium, dotiert oder undotiert, oder eine aktive Schicht eines Silizium-auf-Nichtleiter(SOI)-Substrates aufweisen. Grundsätzlich weist ein SOI-Substrat eine Schicht eines Halbleitermaterials wie Silizium, Germanium, Silizium-Germanium, SOI, Silizium-Germanium auf einem Nichtleiter (SGOI) oder Kombinationen dieser auf. Andere Substrate, die verwendet werden können, umfassen mehrschichtige Substrate, Gradientensubstrate oder Substrate mit hybrider Orientierung.
  • Aktive Bauteile 102 können auf dem Halbleitersubstrat 101 ausgebildet sein (in 1A als ein einzelner Transistor dargestellt). Wie der Fachmann erkennen wird, kann eine Vielfalt aktiver Bauteile und passiver Bauteile wie Kondensatoren, Widerstände, Spulen und dergleichen dazu verwendet werden, um die angestrebten strukturellen und funktionalen Erfordernisse der Gestaltung des Halbleiterbauteils 100 zu erreichen. Die aktiven Bauteile 102 können unter Verwendung irgendwelcher geeigneter Verfahren entweder innerhalb oder irgendwo auf der Oberfläche des Halbleitersubstrates 101 ausgebildet sein.
  • Der Fachmann wird jedoch erkennen, dass das zuvor beschriebene Halbleitersubstrat 101 mit aktiven Bauteilen 102 nicht das einzige Substrat ist, welches verwendet werden kann. Alternative Substrate wie ein Verpackungssubstrat oder ein Interposer, welcher keine aktiven Bauteile enthält, können ebenso alternativ verwendet werden. Diese Substrate und irgendwelche anderen geeigneten Substrate können alternativ verwendet werden und sind dazu vorgesehen, innerhalb des Umfangs der vorliegenden Offenbarung vollumfänglich mit umfasst zu sein.
  • Die Metallisierungsschichten 103 sind über dem Halbleitersubstrat 101 und den aktiven Bauteilen 102 ausgebildet, wobei sie derart gestaltet sind, dass sie die verschiedenen aktiven Bauteile kontaktieren, um einen funktionalen Schaltkreis auszubilden. Während die Metallisierungsschichten 103 in 1 als eine einzige Schicht ausgebildet sind, können diese aus abwechselnden Schichten eines dielektrischen Materials (z. B. eines dielektrischen Materials mit niedrigem k-Wert) und einem leitfähigen Material (z. B. Kupfer) ausgebildet sein und sie können mit Hilfe irgendeines geeigneten Prozesses (etwa mittels Abscheidung, Damaszierung, doppelter Damaszierung, usw.) ausgebildet sein. Bei einer Ausführungsform können vier Schichten einer Metallisierung vorliegen, welche von dem Substrat 101 über zumindest eine dielektrische Zwischenschicht (ILD) getrennt sind, wobei jedoch der genaue Anteil der Metallisierungsschichten 103 von der Gestaltung des Halbleiterbauteils 100 abhängt.
  • Das Kontaktfeld 105 kann über und in elektrischem Kontakt mit den Metallisierungsschichten 103 ausgebildet sein. Das Kontaktfeld 105 kann Aluminium aufweisen, wobei jedoch auch andere Materialien wie Kupfer alternativ verwendet werden können. Das Kontaktfeld 105 kann unter Verwendung eines Abscheidungsprozesses, etwa mittels Sputter-Deposition, ausgebildet sein, um eine Materialschicht (nicht dargestellt) auszubilden, wobei Abschnitte der Materialschicht daraufhin mit Hilfe eines geeigneten Prozesses (etwa mittels Fotolithografiemaskierung und Ätzen) entfernt werden kann, um das Kontaktfeld 105 auszubilden. Es können jedoch auch andere geeignete Prozesse verwendet werden, um das Kontaktfeld 105 auszubilden. Das Kontaktfeld 105 kann mit einer Dicke zwischen ungefähr 0,5 μm und ungefähr 4 μm, etwa mit ungefähr 1,45 μm, ausgebildet werden.
  • Darüber hinaus kann das Kontaktfeld 105 derart ausgebildet werden, dass es die Entstehung von Rissen im Bereich um das Kontaktfeld 105 herum innerhalb der ersten Passivierungsschicht 107 verringert oder vollständig verhindert. Insbesondere kann durch die Herstellung des Kontaktfeldes 105 unter einem bestimmten Verhältnis zu entweder einer Öffnung 109 durch die erste Passivierungsschicht 107 (dies wird nachstehend im Detail diskutiert) und/oder unter einer bestimmten Beziehung zu der UBM-Schicht 201 (in 1 nicht dargestellt, jedoch nachstehend mit Bezug auf die 24 veranschaulicht und diskutiert) die Anzahl der Risse, welche sich innerhalb der ersten Passivierungsschicht 107 ausbilden, deutlich verringert oder sogar völlig verhindert werden. Bei einer Ausführungsform kann das Kontaktfeld 105 derart ausgebildet werden, dass es einen Durchmesser aufweist, welcher einem ersten Abstand d1 zwischen ungefähr 35 μm und ungefähr 100 μm, etwa ungefähr 74 μm, entspricht.
  • Die erste Passivierungsschicht 107 kann auf dem Halbleitersubstrat 101 über den Metallisierungsschichten 103 und dem Kontaktfeld 105 ausgebildet sein. Die erste Passivierungsschicht 107 kann aus einem oder mehreren geeigneten dielektrischen Materialien wie Siliziumoxid, Siliziumnitrid, Dielektrika mit niedrigem k-Wert wie Kohlenstoff-dotierten Oxiden, Dielektrika mit extrem niedrigem k-Wert wie porös Kohlenstoff-dotiertes Siliziumdioxid, Kombinationen dieser oder dergleichen hergestellt sein. Die erste Passivierungsschicht 107 kann mit Hilfe eines Prozesses wie chemischer Dampfabscheidung (CVD) ausgebildet sein, obwohl auch jegliche andere geeignete Prozesse verwendet werden können, wobei sie eine Dicke zwischen ungefähr 0,5 μm und ungefähr 5 μm, etwa ungefähr 9,25 KÅ, aufweisen kann.
  • Nachdem die erste Passivierungsschicht 107 ausgebildet worden ist, kann eine Öffnung 109 durch die erste Passivierungsschicht 107 durch Entfernen von Anteilen der ersten Passivierungsschicht 107 ausgebildet werden, um zumindest einen Teil des darunterliegenden Kontaktfeldes 105 freizulegen. Die Öffnung 109 erlaubt die Kontaktierung zwischen dem Kontaktfeld 105 und der UBM-Schicht 201 (nachstehend mit Bezug auf die 2 näher diskutiert). Die Öffnung 109 kann unter Verwendung einer geeigneten Fotolithografiemaske und eines Ätzprozesses ausgebildet werden, obwohl auch irgendein anderer geeigneter Prozess für das Freilegen von Teilen des Kontaktfeldes 105 verwendet werden kann.
  • Die Öffnung kann ebenso mit einem zweiten Durchmesser d2 hergestellt werden, welcher in Verbindung mit dem ersten Abstand d1 des Kontaktfeldes 105 zur Verringerung oder Unterdrückung der Entstehung von Rissen innerhalb der ersten Passivierungsschicht 107 zusammenwirkt. Bei einer ersten Ausführungsform kann eine erste Abweichung der Durchmesser zwischen der Öffnung und dem Kontaktfeld 105 (in 1 durch den dritten Abstand d3 wiedergegeben) größer als ungefähr 10 μm (5 μm an jeder Seite) gehalten werden, etwa bei ungefähr 11 μm. Durch Einhalten dieses Abstandes der Durchmesser bei mehr als ungefähr 10 μm können die Spannungen innerhalb der ersten Passivierungsschicht 107 im Bereich um das Kontaktfeld 105 herum besser kontrolliert werden, ohne dass Risse entstehen, welche das Halbleiterbauteil 100 zerstören können.
  • Die 1B veranschaulicht eine Tabelle, welche die Verringerung der Anzahl der Risse veranschaulicht, wenn lediglich der dritte Abstand d3 erhöht wird (der in der Tabelle angegebene fünfte Abstand d5 ist in 1A nicht wiedergegeben, er wird jedoch nachstehend mit Bezug auf die 24 veranschaulicht und diskutiert). Insbesondere wird bei einer Ausführungsform, bei welcher das Halbleiterbauteil 100 einen externen Kontakt 200 aufweist (in 1A nicht dargestellt, jedoch nachstehend mit Bezug auf die 2 veranschaulicht und diskutiert), wobei es ein 45/0/0-Höckerschema aufweist (bei welchem der externe Kontakt 200 eine Kupferschicht von ungefähr 45 μm und keine zusätzlichen Schichten wie Nickelschichten oder bleifreie Lotkappen aufweist), und wobei sämtliche übrigen Variablen konstant gehalten werden, wobei der zweite Durchmesser d2 von 65 μm auf 55 μm herabgesetzt ist, wodurch ebenso eine Erhöhung des dritten Abstandes d3 von 9 μm auf 19 μm verursacht wird. Mit dieser Erhöhung des dritten Abstandes d3 wird die Anzahl der sich ausbildenden Risse von 74 auf 20 herabgesetzt. Daher kann durch Steuerung des dritten Abstandes d3 die Anzahl der Risse in der ersten Passivierungsschicht 107 bedeutend herabgesetzt werden, wodurch die Gesamteffizienz des Halbleiterbauteils 100 verbessert werden kann.
  • Die 2 veranschaulicht eine Ausbildung eines externen Kontaktes 200, welche sich im elektrischen Kontakt mit dem Kontaktfeld 105 über die erste Passivierungsschicht 107 befindet. Bei einer Ausführungsform kann der externe Kontakt 200 beispielsweise eine Kupfersäule oder eine Kupferstelle sein. Die Ausführungsformen sind jedoch nicht auf diese beschränkt, und sie können alternativ Lothöcker, Kupferhöcker oder andere geeignete externe Kontakte 200 aufweisen, welche dazu ausgebildet sind, eine elektrische Verbindung zwischen dem Halbleiterbauteil 100 und anderen externen Bauteilen (in 2 nicht einzeln dargestellt) auszubilden. Sämtliche derartige Kontakte sind voll umfänglich dazu vorgesehen, innerhalb des Umfangs der Ausführungsform mit umfasst zu sein.
  • Bei einer Ausführungsform, bei welcher der externe Kontakt 200 eine Kupfersäule ist, kann der externe Kontakt 200 durch anfängliches Ausbilden einer Underbump-Metallurgie(UBM)-Schicht 201, einer Saatschicht 203 sowie einer Polymerschicht 205 mit einer Öffnung ausgebildet sein. Ein Kontakt 207 kann innerhalb der Öffnung der Polymerschicht 205 ausgebildet sein. Die UBM-Schicht 201 kann in elektrischem Kontakt mit dem Kontaktfeld 105 ausgebildet sein. Die UBM-Schicht 201 kann eine einzelne Schicht leitfähigen Materials aufweisen, etwa eine Titanschicht oder eine Nickelschicht. Alternativ kann die UBM-Schicht 201 eine Mehrzahl Unterschichten aufweisen, welche nicht dargestellt sind. Der Fachmann wird erkennen, dass es eine Vielzahl geeigneter Anordnungen von Materialien und Schichten gibt, etwa eine Anordnung von Chrom/Chrom-Kupfer-Legierung/Kupfer/Gold, eine Anordnung von Titan/Titan-Wolfram/Kupfer oder eine Anordnung von Kupfer/Nickel/Gold, welche jeweils für die Ausbildung der UBM-Schicht 201 geeignet sind. Jegliche geeignete Materialien oder Materialschichten, welche für die Ausbildung der UBM-Schicht 201 verwendet werden können, sind vollumfänglich dazu vorgesehen, von der vorliegenden Ausführungsformen mit umfasst zu sein. Die UBM-Schicht 201 kann unter Verwendung von Prozessen wie Sputter-Deposition, Verdampfung oder mit Hilfe von PECVD-Prozessen hergestellt werden, abhängig von den angestrebten Materialien. Die UBM-Schicht 201 kann mit einer Dicke zwischen ungefähr 0,7 μm und ungefähr 10 μm, etwa mit ungefähr 5 μm, ausgebildet werden.
  • Die Saatschicht 203 kann in elektrischem Kontakt mit der UBM-Schicht 201 oben auf dem Kontaktfeld 105 ausgebildet werden. Die Saatschicht 203 ist eine dünne Schicht eines leitfähigen Materials, welches bei der Ausbildung einer dickeren Schicht während nachfolgender Prozessschritte dient. Die Saatschicht 203 kann eine Titanschicht mit einer Dicke von ungefähr 1000 Å aufweisen, gefolgt von einer Kupferschicht mit einer Dicke von ungefähr 5000 Å, welche weiterhin für die Verbindung mit dem Kontakt 207 verwendet wird. Die Saatschicht 203 kann unter Verwendung eines Prozesses wie Sputter-Deposition, Verdampfung oder mit Hilfe von PECVD-Prozessen hergestellt werden, abhängig von den angestrebten Materialien. Die Saatschicht 203 kann mit einer Dicke zwischen ungefähr 0,7 μm und ungefähr 10 μm, etwa mit ungefähr 5 μm, ausgebildet werden.
  • Die Polymerschicht 205 kann durch Beschichten der Saatschicht 203 ausgebildet werden. Die Polymerschicht 205 kann Benzol-basierte Polymere, Dioxan-basierte Polymere, Methylbenzol-basierte Polymere, Phenylthiol-basierte Polymere, Phenol-basierte Polymere, Cyclohexan-basierte Polymere, p-Cresol-basierte Polymere, Kombinationen dieser und dergleichen aufweisen. Die Ausbildungsverfahren umfassen Spin-Coating oder andere gewöhnlicherweise verwendete Verfahren. Die Dicke der Polymerschicht 205 kann zwischen ungefähr 5 μm und ungefähr 30 μm liegen. Eine Öffnung der Polymerschicht 205 kann unter Verwendung von Fotolithografietechniken ausgebildet werden, um einen Anteil der Saatschicht 203, wo der Kontakt 207 ausgebildet wird, freizulegen.
  • Der Kontakt 207 weist eines oder mehrere leitfähige Materialien wie Kupfer, Wolfram oder andere leitfähige Metalle oder dergleichen auf und kann beispielsweise mit Hilfe von Elektroplattieren, stromlosem Plattieren oder dergleichen ausgebildet werden. Bei einer Ausführungsform wird ein Elektroplattierungsprozess verwendet, bei dem das Halbleiterbauteil 100 in eine Elektroplattierungslösung ein- oder untergetaucht wird. Die Oberfläche des Halbleiterbauteils 100 wird mit dem negativen Anschluss einer externen DC-Stromquelle verbunden, derart, dass das Halbleiterbauteil 100 als Kathode des Elektroplattierungsprozesses wirkt. Eine massive leitfähige Anode, etwa eine Kupferanode, wird ebenso in die Lösung eingetaucht und an den positiven Anschluss der Stromquelle angeschlossen. Die Atome der Anode lösen sich in der Lösung, aus welcher die Kathode, z. B. das Halbleiterbauteil 100, die gelösten Atome bezieht, wodurch die freigelegten leitfähigen Bereiche des Halbleiterbauteils 100, z. B. die freigelegten Teile der Saatschicht 203 innerhalb der Öffnung der Polymerschicht plattiert werden.
  • Die 3 veranschaulicht eine Ausbildung einer ersten Deckschicht 301 und einer zweiten Deckschicht 303 auf dem Kontakt 207. Bei einer Ausführungsform kann die erste Deckschicht 301 über dem Kontakt 207 ausgebildet werden. Beispielsweise wird bei einer Ausführungsform, bei welcher der Kontakt 207 aus Kupfer ausgebildet ist, die erste Deckschicht 301 aus Nickel ausgebildet, obwohl auch andere Materialien wie Pt, Au, Ag, Ni, Co, V, Cr, Sn, Pd, Bi, Cd, Zn, Kombinationen dieser oder dergleichen ebenso verwendet werden können. Die erste Deckschicht 301 kann mit Hilfe irgendeiner Anzahl geeigneter Techniken, einschließlich PVD, CVD, ECD, MBE, ALD, Elektroplattieren und dergleichen ausgebildet werden.
  • Die zweite Deckschicht 303 kann auf der ersten Deckschicht 301 ausgebildet sein. Die zweite Deckschicht 301 kann aus Lotmaterialien bestehen, aufweisend SnAu, SnPb, ein hoch bleihaltiges Material, ein Sn-basiertes Lot, ein bleifreies Lot, ein SnAg-Lot, ein SnAgCu-Lot oder andere geeignete leitfähige Materialien. Die zweite Deckschicht 303 kann mit Hilfe irgendeiner Anzahl geeigneter Techniken, einschließlich PVD, CVD, ECD, MBE, ALD, Elektroplattieren und dergleichen ausgebildet sein.
  • Die Anzahl der Schichten auf dem Kontakt 207, etwa die erste Deckschicht 301 und die zweite Deckschicht 303, dient lediglich der Veranschaulichung und ist nicht beschränkend. Es kann eine davon abweichende Anzahl von Schichten auf dem Kontakt 207 ausgebildet sein. Die verschiedenen Schichten auf dem Kontakt 207 können aus unterschiedlichen Materialien verschiedener Formen ausgebildet sein. Der Kontakt 207, die erste Deckschicht 301 sowie die zweite Deckschicht 303 können gemeinschaftlich als ein Metallkontakt 120 bezeichnet werden.
  • Die 4 veranschaulicht eine Entfernung der Polymerschicht 205 sowie eine Strukturierung der Saatschicht 203 und der UBM-Schicht 201. Bei einer Ausführungsform wird ein Plasmaveraschungsprozess dazu verwendet, um die Polymerschicht 205 zu entfernen, wobei die Temperatur der Polymerschicht 205 so weit erhöht werden kann, bis die Polymerschicht 205 eine thermische Zersetzung erfährt und entfernt werden kann. Es können jedoch auch irgendwelche anderen geeigneten Prozesse wie Nassabziehen alternativ verwendet werden. Die Entfernung der Polymerschicht 205 kann die darunterliegenden Anteile der Saatschicht 203 freilegen.
  • Die freigelegten Anteile der Saatschicht 203 können beispielsweise mit Hilfe eines Nass- oder eines Trockenätzprozesses entfernt werden. Beispielsweise können bei einem Trockenätzprozess die Reaktanten auf die Saatschicht 203 ausgerichtet sein, wobei die erste Deckschicht 301 und die zweite Deckschicht 303 als Masken verwendet werden. Alternativ können die Ätzmittel auf die Saatschicht 203 gesprüht oder anderweitig mit dieser in Kontakt gebracht werden, um die freigelegten Anteile der Saatschicht 203 zu entfernen. Nachdem der freigelegte Anteil der Saatschicht 203 weggeätzt worden ist, wird ein Anteil der UBM-Schicht 201 freigelegt.
  • Die freigelegten Anteile der UBM-Schicht 201 können daraufhin beispielsweise mit Hilfe eines Trockenätzprozesses entfernt werden. Der Trockenätzprozess kann unter Verwendung von Chemikalien wie CF4 oder CHF3 durchgeführt werden. Es können irgendeine bestehende oder zukünftig entwickelte Ätztechnologien verwendet werden. Nachdem die UBM-Schicht 109 weggeätzt worden ist, wird ein Anteil der ersten Passivierungsschicht 107 freigelegt.
  • Nachdem die freigelegten Anteile der UBM-Schicht 201 entfernt worden sind, kann die UBM-Schicht 201 einen vierten Durchmesser d4 aufweisen, welcher in Verbindung mit dem ersten Durchmesser d1 des Kontaktpads 105 dazu verwendet werden kann, die Entstehung von Rissen innerhalb der Passivierungsschicht 107 zu verringern oder völlig zu unterbinden. Insbesondere kann eine zweite Abweichung im Durchmesser zwischen der UBM-Schicht 201 und dem Kontaktfeld 105 (in 4 durch einen fünften Abstand d5 wiedergegeben) in einem bestimmten Bereich oder Verhältnis gehalten werden, um die Ausbildung von Rissen innerhalb der ersten Passivierungsschicht 107 zu verhindern. Beispielsweise veranschaulicht die 5 die sich ergebende Anzahl von Rissen, welche in der ersten Passivierungsschicht 107 bei unterschiedlichen Werten des fünften Abstandes d5 entstehen. Wie deutlich zu erkennen ist, besteht eine große Anzahl von Rissen, welche sich innerhalb der ersten Passivierungsschicht 107 ausbilden, wenn der fünfte Abstand d5 unterhalb von ungefähr 8 μm ist. Die Anzahl der Risse in der ersten Passivierungsschicht 107 wird jedoch deutlich herabgesetzt, wenn der fünfte Abstand d5 größer als ungefähr 5 μm ist, und wird sich auf eine herabgesetzte Anzahl von Rissen bei ungefähr 10 μm oder mehr einstellen. Durch das Herabsetzen der Anzahl der Risse kann die Zuverlässigkeit des gesamten Halbleiterbauteils verbessert werden, wodurch die Leistungsfähigkeit und die Effizienz verbessert werden.
  • Bei einer anderen Ausführungsform können zusätzlich zu der ausschließlichen Anpassung des dritten Abstandes d3 (wie zuvor mit Bezug auf die 1A1B beschrieben) oder zusätzlich zu der ausschließlichen Modifizierung des fünften Abstandes d5 (wie zuvor mit Bezug auf die 45 beschrieben), sowohl der dritte Abstand d3 als auch der fünfte Abstand d5 gleichzeitig angepasst werden, um noch bessere Ergebnisse zu erreichen. Beispielsweise kann bei einer Ausführungsform der dritte Abstand d3 größer als 10 μm gehalten werden, während der fünfte Abstand d5 größer als ungefähr 5 μm gehalten wird. Darüber hinaus kaue eine Summe des dritten Abstandes d3 und des fünften Abstandes d5 (d3 + d5) größer als ungefähr 15 μm gehalten werden.
  • Die 6A6B veranschaulichen Vergleichsergebnisse der gleichzeitigen Anpassung des dritten Abstandes d3 sowie des fünften Abstandes d5. Beispielsweise kann in 6 für eine Ausführungsform, bei welcher das Höckerschema 45/0/0 ist (ähnlich zu der 1B zuvor) und bei dem dieses z. B. mit einer Opferschicht verbunden ist, welche Sn, Ag und/oder Cu aufweisen kann, die Anzahl der Risse in der ersten Passivierungsschicht 107 auf weniger als 20 herabgesetzt werden, bei einem dritten Abstand d3 von 24 μm (12 μm an jeder Seite des dritten Abstandes d3) und bei einem fünften Abstand d5 von 23 μm (11,5 μm pro Seite), bei einer zusammengesetzten Summe von 47 μm (23,5 μm pro Seite). Die 6B veranschaulicht das Ergebnis der in 6A in grafischer Form veranschaulichten Tabelle. Wie zu erkennen ist, kann durch Steuerung des dritten Abstandes d3 zusätzlich zu dem fünften Abstand d5 die Anzahl der Risse innerhalb der ersten Passivierungsschicht 107 herabgesetzt werden.
  • Die 6C veranschaulicht eine weitere Tabelle von Ergebnissen für ein Schema getrennter Höcker, bei welchem der externe Kontakt 202 ein 35/0/15 + SnCu-Höckerschema aufweist. Beispielsweise kann der externe Kontakt 200 eine Kupferschicht von ungefähr 35 μm mit einer SnAg-Schicht von ungefähr 15 μm über der Kupferschicht aufweisen. Eine SnCu-Abdeckung kann über dem SnAg verwendet werden und die SnCu-Abdeckung kann ungefähr 98,2% Sn und ungefähr 1,8% Cu aufweisen. Wie zu erkennen ist, kann durch Festhalten des dritten Abstandes d3 bei mehr als 10 μm (5 μm pro Seite) und durch Festhalten des fünften Abstandes d5 bei mehr als 5 μm (2,5 μm pro Seite) die Anzahl der Risse innerhalb der ersten Passivierungsschicht 107 bei einer geringen Anzahl gehalten werden. Wenn jedoch diese Verhältnisse nicht angewendet werden, beispielsweise wenn der dritte Abstand d3 unterhalb von 10 μm (5 μm pro Seite) ist, etwa bei 9 μm (4,5 μm pro Seite), kann die Anzahl der Risse, welche innerhalb der ersten Passivierungsschicht 107 auftreten können, auf eine größere Zahl emporschnellen.
  • Die 7 veranschaulicht, dass nachdem die zweite Deckschicht 303 auf der ersten Deckschicht 301 ausgebildet worden ist und die freigelegten Anteile der UBM-Schicht 201 entfernt worden sind, ein Wiederaufschmelzlötprozess durchgeführt werden kann, um die zweite Deckschicht 303 in eine Höckerform zu überführen. Bei dem Wiederaufschmelzlötprozess wird die Temperatur der zweiten Deckschicht 303 auf zwischen ungefähr 200°C und ungefähr 260°C erhöht, etwa auf ungefähr 250°C, für ungefähr 10 bis 60 Sekunden, etwa für ungefähr 35 Sekunden. Dieser Wiederaufschmelzlötprozess verflüssigt die zweite Deckschicht 303 teilweise, welche sich daraufhin aufgrund der Oberflächenspannung der zweiten Deckschicht 303 selbst in die angestrebte Höckerform zieht.
  • Durch die Herstellung des Kontaktfeldes 105, die Öffnung durch die erste Passivierungsschicht 107 sowie die UBM-Schicht 201 unter den hierin beschriebenen Bedingungen kann die Anzahl der sich innerhalb der ersten Passivierungsschicht 107 ausbildenden Risse verringert oder vollständig unterbunden werden. Durch die Verringerung der Anzahl der unerwünschten Risse innerhalb der ersten Passivierungsschicht 107 kann der von der ersten Passivierungsschicht 107 gewährte Schutz während der Weiterverarbeitung und Verwendung des Halbleiterbauteils 100 aufrechterhalten werden. Ein derartiger Schutz erhöht die Gesamteffizienz des Herstellungsprozesses und führt zu einer Leistungssteigerung sowie verbesserten Leistungsfähigkeit jedes Halbleiterbauteils.
  • Bei einer Ausführungsform wird ein Halbleiterbauteil, das ein Kontaktfeld mit einem ersten Durchmesser und eine Underbump-Metallisierung in elektrischem Kontakt mit dem Kontaktfeld aufweist, bereitgestellt. Die Underbump-Metallisierung weist einen zweiten Durchmesser auf, wobei der zweite Durchmesser um einen ersten Abstand von ungefähr 10 μm größer als der erste Durchmesser ist.
  • Bei noch einer anderen Ausführungsform wird ein Halbleiterbauteil bereitgestellt, das ein Kontaktfeld auf einem Substrat aufweist, wobei das Kontaktfeld eine erste Abmessung aufweist. Eine Passivierungsschicht ist zumindest teilweise über dem Kontaktfeld angeordnet, wobei eine Öffnung durch die Passivierungsschicht hindurch ausgebildet ist, wobei die Öffnung eine zweite Abmessung aufweist. Eine Underbump-Metallisierung erstreckt sich durch die Öffnung zu dem Kontakt des Kontaktfeldes, wobei die Underbump-Metallisierung eine dritte Abmessung aufweist, wobei die dritte Abmessung um einen ersten Wert, der größer als ungefähr 5 μm ist, größer als die erste Abmessung ist.
  • Bei noch einer anderen Ausführungsform wird ein Verfahren für die Herstellung eines Halbleiterbauteils bereitgestellt, das die Ausbildung eines Kontaktfeldes auf einem Substrat aufweist, wobei das Kontaktfeld einen ersten Durchmesser aufweist. Eine Passivierungsschicht wird über dem Kontaktfeld abgeschieden, wobei die Passivierungsschicht strukturiert wird, um eine Öffnung durch die Passivierungsschicht hindurch auszubilden. Die Öffnung weist einen zweiten Durchmesser auf, der kleiner als ein erster Durchmesser ist. Eine Underbump-Metallisierung wird derart ausgebildet, dass sie sich durch die Öffnung hindurch erstreckt, wobei die Underbump-Metallisierung einen dritten Durchmesser aufweist, der um einen ersten Abstand, der größer als ungefähr 5 μm ist, größer als der erste Durchmesser ist.
  • Obwohl die vorliegenden Ausführungsformen und deren Vorteile im Detail beschrieben worden sind, sollte verstanden werden, dass verschieden Änderungen, Ersetzungen und Abwandlungen davon erfolgen können, ohne dass dadurch aus dem Umfang der Offenbarung, wie er in den anhängenden Ansprüchen festgelegt ist, herausgetreten wird. Beispielsweise kann die Art des externen Kontaktes geändert werden, oder es können die verwendeten genauen Materialien und Prozesse in einer Weise geändert werden, dass sie sich immer noch innerhalb des Umfangs der Ausführungsformen befinden.
  • Darüber hinaus ist der Umfang der vorliegenden Anmeldung nicht dazu vorgesehen, auf bestimmte Ausführungsformen des Prozesses, der Maschine, der Herstellungsverfahren, der Zusammensetzung der Materie, der Mittel, der Verfahren und Schritte, die in der Beschreibung beschrieben worden sind, beschränkt zu werden. Wie der Fachmann ohne weiteres der Offenbarung entnehmen wird, sollen auch derartige Prozesse, Maschinen, Herstellungsverfahren, Zusammensetzungen der Materie, Mittel, Verfahren oder Schritte, welche derzeit existieren oder erst später entwickelt werden, welche jedoch im Wesentlichen dieselbe Funktion aufweisen oder im Wesentlichen dasselbe Ergebnis wie die hierin beschriebenen entsprechenden Ausführungsformen erreichen, ebenso gemäß der vorliegenden Offenbarung verwendet werden. Dementsprechend sind die anhängenden Ansprüche dazu vorgesehen, in ihrem Umfang derartige Prozesse, Maschinen, Herstellungsverfahren, Zusammensetzungen der Materie, Mittel, Verfahren oder Schritte mit zu umfassen.

Claims (17)

  1. Halbleiterbauteil, das aufweist: ein Kontaktfeld mit einem ersten Durchmesser; und eine Underbump-Metallisierung in elektrischem Kontakt mit dem Kontaktfeld, wobei die Underbump-Metallisierung einen zweiten Durchmesser aufweist, wobei der zweite Durchmesser um einen ersten Abstand von ungefähr 10 μm größer als der erste Durchmesser ist.
  2. Halbleiterbauteil nach Anspruch 1, das weiterhin eine erste Passivierungsschicht aufweist, die zumindest teilweise zwischen dem Kontaktfeld und der Underbump-Metallisierung angeordnet ist.
  3. Halbleiterbauteil nach Anspruch 2, das weiterhin eine Öffnung durch die Passivierungsschicht hindurch aufweist, wobei sich die Underbump-Metallisierung durch die Öffnung hindurch erstreckt, um das Kontaktfeld zu kontaktieren, wobei die Öffnung einen dritten Durchmesser aufweist, und wobei der dritte Durchmesser um einen zweiten Abstand von ungefähr 5 μm größer als der erste Durchmesser ist.
  4. Halbleiterbauteil nach Anspruch 3, bei dem eine Summe des ersten Abstandes und des zweiten Abstandes größer als ungefähr 15 μm ist.
  5. Halbleiterbauteil, das aufweist: ein Kontaktfeld auf einem Substrat, wobei das Kontaktfeld eine erste Abmessung aufweist; eine Passivierungsschicht, die zumindest teilweise über dem Kontaktfeld angeordnet ist; eine Öffnung durch die Passivierungsschicht hindurch, wobei die Öffnung eine zweite Abmessung aufweist; und eine Underbump-Metallisierung, die sich durch die Öffnung hindurch erstreckt, um das Kontaktfeld zu kontaktieren, wobei die Underbump-Metallisierung eine dritte Abmessung aufweist, wobei die dritte Abmessung um einen ersten Wert von mehr als ungefähr 5 μm größer als die erste Abmessung ist.
  6. Halbleiterbauteil nach Anspruch 5, bei dem die erste Abmessung um einen zweiten Wert, der größer als ungefähr 10 μm ist, größer als die zweite Abmessung ist.
  7. Halbleiterbauteil nach Anspruch 6, bei dem eine Summe des ersten Wertes und des zweiten Wertes größer als ungefähr 15 μm ist.
  8. Halbleiterbauteil nach einem der vorangegangenen Ansprüche, das weiterhin einen externen Kontakt aufweist, der über der Underbump-Metallisierung ausgebildet ist.
  9. Halbleiterbauteil nach Anspruch 8, bei dem der externe Kontakt eine Kupfersäule ist.
  10. Halbleiterbauteil nach einem der vorangegangenen Ansprüche, bei dem das Kontaktfeld Aluminium ist.
  11. Verfahren für die Herstellung eines Halbleiterbauteils, das aufweist: Ausbilden eines Kontaktfeldes auf einem Substrat, wobei das Kontaktfeld einen ersten Durchmesser aufweist; Abscheiden einer Passivierungsschicht über dem Kontaktfeld; Strukturieren der Passivierungsschicht, um eine Öffnung durch die Passivierungsschicht hindurch auszubilden, wobei die Öffnung einen zweiten Durchmesser aufweist, der kleiner als der erste Durchmesser ist; und Ausbilden einer Underbump-Metallisierung, die sich durch die Öffnung hindurch erstreckt, wobei die Underbump-Metallisierung einen dritten Durchmesser aufweist, der um einen ersten Abstand, der größer als ungefähr 5 μm ist, größer als der erste Durchmesser ist.
  12. Verfahren nach Anspruch 11, bei dem der erste Durchmesser um einen zweiten Abstand, der größer als ungefähr 10 μm ist, größer als der zweite Durchmesser ist.
  13. Verfahren nach Anspruch 12, bei dem eine Summe des ersten Abstandes und des zweiten Abstandes größer als ungefähr 15 μm ist.
  14. Verfahren nach einem der Ansprüche 11 bis 13, bei dem das Ausbilden der Underbump-Metallisierung weiterhin aufweist: deckendes Abscheiden einer Underbump-Metallisierung; Ausbilden eines externen Kontaktes auf der Underbump-Metallisierungsschicht; und Entfernen von Anteilen der Underbump-Metallisierungsschicht unter Verwendung des externen Kontaktes als eine Maske.
  15. Verfahren nach Anspruch 14, bei dem das Ausbilden des externen Kontaktes weiterhin das Ausbilden einer Kupfersäule umfasst.
  16. Verfahren nach Anspruch 15, bei dem das Ausbilden der Kupfersäule zumindest teilweise mit Hilfe eines Elektroplattierungsprozesses durchgeführt wird.
  17. Verfahren nach einem der Ansprüche 11 bis 16, bei dem das Ausbilden des Kontaktfeldes weiterhin aufweist: deckendes Abscheiden einer Aluminiumschicht; und Entfernen von Anteilen der Aluminiumschicht, um das Kontaktfeld auszubilden.
DE102013103581.7A 2012-05-30 2013-04-10 Halbleiterbauteil und entsprechendes Herstellungsverfahren Active DE102013103581B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261653277P 2012-05-30 2012-05-30
US61/653,277 2012-05-30
US13/667,330 US9472521B2 (en) 2012-05-30 2012-11-02 Scheme for connector site spacing and resulting structures
US13/667,330 2012-11-02

Publications (2)

Publication Number Publication Date
DE102013103581A1 true DE102013103581A1 (de) 2013-12-05
DE102013103581B4 DE102013103581B4 (de) 2022-01-13

Family

ID=49579589

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013103581.7A Active DE102013103581B4 (de) 2012-05-30 2013-04-10 Halbleiterbauteil und entsprechendes Herstellungsverfahren

Country Status (1)

Country Link
DE (1) DE102013103581B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112106192A (zh) * 2018-06-18 2020-12-18 德州仪器公司 用于焊接应用中的界面的锌-钴阻挡层

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3654485B2 (ja) 1997-12-26 2005-06-02 富士通株式会社 半導体装置の製造方法
TW200638497A (en) 2005-04-19 2006-11-01 Elan Microelectronics Corp Bumping process and bump structure
US7973418B2 (en) 2007-04-23 2011-07-05 Flipchip International, Llc Solder bump interconnect for improved mechanical and thermo-mechanical performance
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
TW201113962A (en) 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
US8227926B2 (en) 2009-10-23 2012-07-24 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112106192A (zh) * 2018-06-18 2020-12-18 德州仪器公司 用于焊接应用中的界面的锌-钴阻挡层

Also Published As

Publication number Publication date
DE102013103581B4 (de) 2022-01-13

Similar Documents

Publication Publication Date Title
DE102014019414B4 (de) Fan-out-Gehäuse und Verfahren zu seiner Herstellung
TWI625835B (zh) 半導體裝置及其製作方法
DE102012219330A1 (de) Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht
DE102013100645A1 (de) Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile
DE102015105950A1 (de) Pufferschicht(en) auf einer gestapelten Struktur mit einer Durchkontaktierung
DE102013101192A1 (de) Dreidimensionales (3-D), aufgefächertes Gehäusebauteil
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE112008000592T5 (de) Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lötmittelüberzug
DE102012100796A1 (de) Chip-Zu-Chip-Abstandskontrolle für eine Halbleiterstruktur und Verfahren zu deren Herstellung
DE102008047916A1 (de) Halbleiterbauelement mit Mehrfachschichtmetallisierung
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102015108510A1 (de) Bearbeiten von dicken Metallpads
DE102004003538B3 (de) Integrierte Halbleiterschaltung mit einer Logik- und Leistungs-Metallisierung ohne Intermetall-Dielektrikum und Verfahren zu ihrer Herstellung
DE102015107041A1 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück
DE102011053302A1 (de) Schichtstapel und Integrierter-Schaltkreis-Anordnungen
DE10146353A1 (de) Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben
DE102013103581B4 (de) Halbleiterbauteil und entsprechendes Herstellungsverfahren
DE102019118681B4 (de) Leistungs-Metallisierungsstruktur für Halbleitervorrichtungen
DE102014103293B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
EP3014656B1 (de) Bauelementanordnung
DE102005035771B4 (de) Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall
DE10056869B4 (de) Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben
DE102009021488A1 (de) Verbessertes Elektromigrationsverhalten von Kupferleitungen in Metallisierungssystemen von Halbleiterbauelementen durch Legierung von Oberflächen
DE102011053259A1 (de) Halbleiterstruktur und verfahren zu deren herstellung
DE102006051490B4 (de) Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final