-
Einleitung
-
Die serielle Datenübertragung in KfZ erfolgt vorzugsweise mittels Eindraht-Bussen, da diese einen verringerten Verdrahtungs- und Materialaufwand aufweisen.
-
Bei solchen Bussen treten vermehrt Probleme mit der elektromagnetischen Verträglichkeit (EMV) im Gesamtsystem eines KfZ auf, da eine Verdrillung wie bei Zweidrahtsystemen nicht möglich ist.
-
Aus diesem Grund sind aus der Literatur sogenannte Slew-Rate-Limiter-Schaltungen bekannt, die die Anstiegszeit der Datenflanken begrenzen.
-
1a zeigt eine solche Schaltung aus dem Stand der Technik. Eine derartige Vorrichtung ist zwar zur Ansteuerung eines Eindraht-Busses und/oder LIN-Busses und/oder Single-Wire-CAN-Busses geeignet, führt jedoch leicht zu Abstrahlungsproblemen bei sehr steilen Signalflanken. Die Schaltung ist typischerweise ein Teil einer integrierten Schaltung (IC), beispielsweise eines Bus-Transceivers, der hier nicht weiter beschrieben wird, da nur die Eigenschaften der Treiberstufe für diese Offenbarung relevant sind. Sie weist einen ersten Transistor (T1) auf, der mit einem zweiten Transistor (T2) so in Reihe geschaltet ist, dass der Drain-Anschluss des zweiten Transistors (T2) mit dem Source-Anschluss des ersten Transistors (T1) verbunden ist. Der Source-Anschluss des zweiten Transistors (T2) ist mit einem Bezugspotenzial, typischerweise dem Massepotenzial oder der Bus-Masse verbunden. Das Schaltsignal für die Datenübertragung wird von der nicht gezeichneten Steuerlogik mittels einer durch diese Steuerlogik steuerbaren Stromquelle (Q1) mittels des von dieser gelieferten Stromes (I1) dem Gate des zweiten Transistors (T2) aufgeprägt. Das Gate des zweiten Transistors (T2) ist dabei gleichzeitig mittels einer ersten Kapazität (C1) mit dem Drain des ersten Transistors (T1) verbunden und bildet so eine Miller-Kapazität, die eine trapezförmige Ausformung des Signals (1b) ermöglicht. Die Stromquelle (Q1) lädt oder entlädt je nach logischem Zustand des nicht gezeichneten Steuersignals der Stromquelle (Q1) diese erste Kapazität (C1) und die Gate-Source-Kapazität des zweiten Transistors (T2) und erzeugt so die Steuerspannung für das Gate des zweiten Transistors (T2). Das Drain des ersten Transistors (T1) bildet den Ausgang der Schaltung und ist mit dem Bus verbunden. Der Bus ist in der 1a durch eine Ersatzkapazität (Cbus) symbolisiert. Er wird durch einen Pull-Up-Widerstand (Rpull) auf eine BusSpannung (Vbus) vorgeladen. Der Pull-Up-Widerstand (Rpull) wird dabei aus der Systemspannungsquelle (Vbat) versorgt.
-
Die Anbindung des ersten Transistors (T1) kann auch über Schutzstrukturen erfolgen, die hier zur Vereinfachung nicht eingezeichnet sind.
-
Der Puls aus dem Stand der Technik (1b) ist dabei so geformt, dass er weitestgehend trapezförmig ist. Lediglich die Ecke beim Übergang von der steigenden Flanke auf das Spannungs-Plateau - üblicherweise in der Nähe des Versorgungsspannungsniveaus von Vbat - wird durch das RC-Verhalten verrundet. Die Pulsdauer (D2) ist dabei nur schwer beispielsweise innerhalb der LIN-Spezifikation zu halten.
-
Aus der
DE19822259C2 ist eine sehr aufwendige Lösung bekannt, die die Pulsform mittels eines DAC an eine Sinusform angleicht. Die Implementierung erfordert einen erheblichen Flächenbedarf und ist daher in preissensitiven Märkten nicht realisierbar.
-
Aus der
DE3013678C2 ist eine Lösung bekannt, bei die exponentiellen Anteile von Bipolartransistorkennlinen ausgenutzt werden, um die Form eines Datenpulses einer Sinus-Form anzunähern. Diese Schaltung ist im Übrigen nicht hochspannungsfest und muss zusätzlich geschützt werden. Außerdem erfordert sie einen Bipolarprozess zur monolithischen Herstellung.
-
Aus der
US 4 216 393 A ist eine BICMOS-Schaltung bekannt, die mittels einer Kapazität (Bezugszeichen C1 der
US 4 216 393 A ) eine Trapezform einstellt.
-
In der
US 2012/0212260 A1 werden Geräte und Methoden bereitgestellt, die Schwankungen der Pufferanstiegsgeschwindigkeit aufgrund von Schwankungen der kapazitiven Ausgangslast, eines Herstellungsprozesses, einer Spannung und/oder einer Temperatur (PVT) mindern. Eine beispielhafte Ausführung umfasst einen invertierenden Puffer mit einem Eingang und einem Ausgang sowie einen aktiven Widerstand, der mit einem Kondensator zwischen dem Eingang und dem Ausgang in Reihe geschaltet ist. Der Widerstand des aktiven Widerstandes variiert auf der Grundlage einer Änderung des Herstellungsprozesses, der Spannung und/oder der Temperatur. Der aktive Widerstand kann ein Pass-Gate sein. In einem anderen Beispiel ist der Ausgang eines CMOS-Inverters mit dem Eingang des invertierenden Puffers gekoppelt, und zwei in Reihe geschaltete invertierende Puffer sind zwischen dem Eingang des CMOS-Inverters und dem Ausgang des invertierenden Puffers gekoppelt. Damit gibt die
US 2012/021226 A1 keinen Hinweis zur Lösung der im Folgenden beschriebenen Aufgabe.
-
In der
DE 689 12 277 T2 ist ein Ausgangspuffer-Schaltkreis offenbart welcher den Vorteil birgt, die Änderungsgeschwindigkeit des Ausgangspufferstroms bezüglich der Größe der kapazitiven Belastung zur Begrenzung von Schnellen Stromänderungen auf der Ausgangsplatte zu verstellen, dadurch zugehörende Stromversorgungs- und Erdleitungs- di/dt- Rauschstörungen zu begrenzen und ein volles Pull-up der Ausgangsstufe nach der Umstellung zu bewirken. Damit gibt die
DE 689 12 277 T2 keinen Hinweis zur Lösung der im Folgenden beschriebenen Aufgabe.
-
Alle Schaltungen sind nicht in der Lage, die Anforderungen an eine Treiberstufe für einen Eindraht-Bus mit niedriger EMV-Belastung zu erfüllen. Entweder weisen sie nicht die erforderliche Spannungsfestigkeit auf oder sie ermöglichen nur eine trapezförmige Pulsformung, die zur Einhaltung der EMV-Bedingungen sehr flache Flanken des Trapezes erzwingen. Damit wird dann aber die Einhaltung der Unterschreitung der maximalen Puls-Länge (D2-Länge), wie sie beispielsweise im LIN-Standard als D2-Länge definiert ist, sehr schwierig oder unmöglich. Andere Lösungen erfordern eine komplexe Schaltmatrix zur Einstellung unterschiedlicher Anstiegszeiten während des Pulses.
-
Aufgabe der Erfindung
-
Es ist daher die Aufgabe der Erfindung, durch ein geeignetes Verfahren die Pulsformung so zu gestalten, dass diese den Anforderungen genügt, ohne unnötige Pulsformungen vorzunehmen, die zusätzlichen Schaltungsaufwand erfordern würden. Dies soll mit einer möglichst einfachen Beschaltung realisiert werden.
-
Die Erfindung löst dieses Problem mit einem Verfahren gemäß Anspruch 1 und Vorrichtungen gemäß den Ansprüchen 2 und 3.
-
Beschreibung der Erfindung
-
Die Grundidee der Erfindung ist es, in einem Bereich, in dem der Anstieg nach der Spezifikation des jeweiligen Bussystems noch nicht als Anstieg gewertet wird, einen sehr langsamen Spannungsanstieg vorzusehen, wenn ein Spannungspuls gesendet werden soll. Wie beim zuvor erwähnten Stand der Technik kommt es auch hier zu einer Verschleifung der Ecke, die ansonsten viele Oberwellen und damit ein zu hohes Maß an Abstrahlung erzeugen würde. Ein geeignetes Maß für die Nicht-Wertung als Spannungsanstieg ist beim LIN-Bus ein Wert des 0,282-fachen der Versorgungsspannung (Vbat). Unterhalb dieses Wertes wird ein Spannungsanstieg nicht als Spannungsanstieg im Sinne einer Signalflanke gewertet.
-
Ein Verfahren zur Erzeugung eines LIN-Bus konformen Datenpulses nach dieser erfinderischen Idee zeichnet sich somit dadurch aus, dass Signalanteile unterhalb dieser Spannungsschwelle mit niedrigeren Steigungswerten versehen sind als die darüber. Dies wird anhand von 2 b erläutert. Der Umschaltpunkt liegt dabei zwischen diesen typischerweise zwei Steigungswerten unterhalb des besagten Wertes des 0,282-fachen der Versorgungsspannung (Vbat). Soll ein Datenpuls gesendet werden, so steigt nach dem erfindungsgemäßen Verfahren die Spannung des Datensignals in der steigenden Datenflanke bis zu einem ersten Zeitpunkt (1), beim dem die Signalspannung unterhalb eines ersten Spannungswertes, der beim des 0,282-fachen der Betriebsspannung liegt, mit einer ersten Anstiegsgeschwindigkeit, der ersten Slew-Rate, an. Nach dem Überschreiten dieses ersten Spannungswertes durch die Busspannung (Vbus) steigt diese nur noch mit einer zweiten Anstiegsgeschwindigkeit an und geht schließlich in ein Sättigungs-Plateau über.
-
In der Abfallenden Flanke wird das Verfahren in umgekehrter Reihenfolge durchgeführt. Die Spannung des Datensignals (Vbus) fällt während der fallenden Datenflanke bis zu einem zweiten Zeitpunkt, beim dem die Signalspannung wieder unterhalb eines zweiten Spannungswertes, der ebenfalls beim des 0,282-fachen der Betriebsspannung liegt, mit einer ersten Abfallgeschwindigkeit, der dritten Slew-Rate, ab. Nach dem Unterschreiten dieses zweiten Spannungswertes fällt die Spannung nur noch mit einer zweiten Abfallgeschwindigkeit ab. Dabei ist selbstverständlich die zweite Anstiegsgeschwindigkeit höher ist als die erste Anstiegsgeschwindigkeit und die zweite Abfallgeschwindigkeit niedriger ist als die erste Abfallgeschwindigkeit. Dies stellt sicher, dass nur während der Phasen mit der jeweils höheren Anstiegsgeschwindigkeit bzw. Abfallgeschwindigkeit eine signifikante Emission elektromagnetischer Strahlung durch den Bus stattfindet.
-
Der linke obere Punkt der Verschleifung (2) wird durch die bereits erwähnte erste Kapazität (C1) aus dem Stand der Technik erzielt. Bei diesem Verfahren wird die verbleibende Signalecke (3) nicht zusätzlich bearbeitet und verbessert. Der Puls weist dann zwei Bereiche (1, 4) auf, in denen die Änderungsgeschwindigkeit des Pulses herabgesetzt ist und somit die Abstrahlung minimiert wird. Die Pulslänge (D2new) ist bei Anwendung des Verfahrens gegenüber der ursprünglichen Pulslänge (D2) um eine Größe (DD2) verkürzt, die noch von den Schaltschwellen, wie oben beschrieben, abhängt.
-
Das Verfahren eignet sich besonders für eine Anwendung im Zusammenhang von Eindraht-Bussen und/oder LIN-Bussen und/oder Single-Wire-CAN-Bussen. Natürlich kann das Verfahren auch auf Zweidraht-Busse angewendet werden.
-
Der Realisierung einer geeigneten Schaltung liegt die Erkenntnis zugrunde, dass die Kaskodespannung (V1) während des Pulses einen konstanten Wert annimmt. Durch die Verlangsamung des Einschaltens des zweiten Transistors (T2) kann das Einschalten des ersten Transistors verzögert werden, da dessen Gate-Source-Spannung die Schwellspannung dann langsamer erreicht.
-
Durch eine zweite Kapazität (C2) kann somit in die aus dem Stand der Technik bekannte Ausgangsstufe eine zweite Zeitkonstante eingebaut werden. Die zusätzliche Kapazität (C2) bildet dabei wieder eine Miller-Kapazität. Sie wird wie die erste Kapazität (C1) aus der Stromquelle (Q1) geladen, deren Strom nun auf beide Kapazitäten aufgeteilt wird.
-
War es aus dem Stand der Technik bekannt, durch ein RC-Glied eine Zeitkonstante in die Ausgangsstufe einzubauen, so verfügt die erfindungsgemäße Treiberstufe durch die sehr einfach Ergänzung um eine zweite Kapazität (C2) nun über zwei Zeitkonstanten, die eine Strukturierung eines Pulses in der zuvor beschriebenen Weise erlauben.
-
Es ist hierbei von besonderer Wichtigkeit, dass die Treiberstufe aufgrund der Tatsache, dass es sich bei dem ersten Transistor (
T1) um einen Hochspannungstransistor, wie er beispielsweise in der
DE4322549C2 offenbart ist, handeln kann, hochspannungsfest ausgeführt werden kann, wobei der Begriff Hochspannung sich auf die Spannungserfordernisse der einschlägigen Busspezifikationen, beispielsweise der LIN-Bus-Spezifikation bezieht.
-
Bei einer geeigneten Dimensionierung der Schaltung verhält sie sich dann so, dass die Spannung am Drain des zweiten Transistors (T2) gegen Source des zweiten Transistors (T2) oder gegen ein Referenzpotenzial oder gegen Masse, also die Kaskodespannung (V1), typischerweise unterhalb des 0,282-fachen der Betriebsspannung liegt, wenn der Transistor (T1) voll eingeschaltet ist und/oder das Ausgangssignal seinen Maximalwert erreicht hat.
- 1a stellt eine Treiberschaltung entsprechend dem Stand der Technik dar.
- 1b stellt den zugehörigen trapezförmigen Puls entsprechend dem Stand der Technik dar.
- Die Schaltung ist in 2a dargestellt und ein nach dem erfindungsgemäßen Verfahren erzeugte Puls in der 2b.
-
Abschließend sei noch erwähnt, dass es für den Fachmann offensichtlich ist, dass die Schaltung statt mit N-Kanal-Transistoren auch komplett mit zwei P-Kanal-Transistoren aufgebaut werden kann. In dem Fall ändert sich Vbat in Masse und Masse in Vbat. Allerdings ist dann die Kompatibilität zu den erwähnten Bus-Standards typischerweise nicht mehr gegeben.
-
Schließlich ist es auch denkbar, die Schaltung in bipolarer Schaltungstechnik mit NPN-Transistoren zu fertigen. Allerdings ergibt sich dann ein Spannungsfestigkeitsproblem für T1. Hierbei würde ein Gate des in der obigen Beschreibung zugrunde gelegten N-Kanal-Transistors durch die Basis eines NPN-Transistors ersetzt. Der Source-Anschluss eines N-Kanal-Transistors würde durch den Emitter-Anschluss eines NPN-Transistors ersetzt und der Drain-Anschluss eines N-Kanal-Transistors würde durch den Collector-Anschluss eines NPN-Transistors ersetzt.
-
Wie für eine Realisierung mit N-Kanal-Transistoren ist wieder die komplementäre Realisierung möglich. Statt eines P-Kanal-Transistors wird dann jeweils ein PNP-Transistor verwendet.
-
Bezüglich der Ansprüche sei erwähnt, dass es dem Fachmann klar ist, dass die einzelnen Bauteile durch komplexere Zusammenschaltungen von Bauteilen ersetzt werden können. So ist es beispielsweise denkbar, einzelne bipolare Transistoren durch Darlington-Transistoren zu ersetzen. Des Weiteren ist es denkbar, die Schaltung um weitere Elemente zu ergänzen. Beispielsweise ist es denkbar, zur zweiten Kapazität C2 einen Widerstand parallel und/oder in Serie zu schalten. Gleiches gilt für alle anderen bisher erwähnten Bauelemente. Ebenso ist die Ergänzung um Kapazitäten und komplexere Schaltungsteile denkbar. Alles dieses ist jedoch typischerweise mit einer Aufwandssteigerung verbunden und daher im Sinne einer minimalistischen Schaltung nicht hilfreich. Wichtig ist die Realisierung der hier beschriebenen Grundfunktionalität. Diese wird insbesondere durch eine Geeignete Dimensionierung der in dieser Offenbarung erwähnten Bauteile und der ggf. hinzugefügten Bauteile sichergestellt.
