DE102011081689B4 - Signalverarbeitungsvorrichtung und verfahren zur bereitstellung eines ersten analogsignals und eines zweiten analogsignals - Google Patents

Signalverarbeitungsvorrichtung und verfahren zur bereitstellung eines ersten analogsignals und eines zweiten analogsignals Download PDF

Info

Publication number
DE102011081689B4
DE102011081689B4 DE102011081689.5A DE102011081689A DE102011081689B4 DE 102011081689 B4 DE102011081689 B4 DE 102011081689B4 DE 102011081689 A DE102011081689 A DE 102011081689A DE 102011081689 B4 DE102011081689 B4 DE 102011081689B4
Authority
DE
Germany
Prior art keywords
signal
path
clock
digital signal
clocked digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011081689.5A
Other languages
English (en)
Other versions
DE102011081689A1 (de
Inventor
Timo Gossmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Intel Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Deutschland GmbH filed Critical Intel Deutschland GmbH
Priority to DE102011081689.5A priority Critical patent/DE102011081689B4/de
Priority to US13/589,486 priority patent/US8761697B2/en
Priority to CN201210434372.6A priority patent/CN103023854B/zh
Publication of DE102011081689A1 publication Critical patent/DE102011081689A1/de
Application granted granted Critical
Publication of DE102011081689B4 publication Critical patent/DE102011081689B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/361—Modulation using a single or unspecified number of carriers, e.g. with separate stages of phase and amplitude modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Dc Digital Transmission (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Signalverarbeitungsvorrichtung (100) zur Bereitstellung eines ersten Analogsignals (135-1) und eines zweiten Analogsignals (135-2), mit folgenden Merkmalen:einer ersten getakteten digitalen Signalpfadschaltung (110-1), die ausgelegt ist, um erste Digitaldaten (115-1) für die Bereitstellung des ersten Analogsignals (135-1) zu liefern;einer zweiten getakteten digitalen Signalpfadschaltung (110-2), die ausgelegt ist, um zweite Digitaldaten (115-2) für die Bereitstellung des zweiten Analogsignals (135-2) zu liefern;einer Laufzeitdifferenzmessvorrichtung (120), die ausgelegt ist, um ein Laufzeitdifferenzmesssignal (125) zu liefern, das eine Differenz zwischen einer Signallaufzeit entlang eines ersten Messpfades (105-1) und einer Signallaufzeit entlang eines zweiten Messpfades (105-2) beschreibt,wobei der erste Messpfad (105-1) eine erste Taktzuführung (205-1), die der ersten getakteten digitalen Signalpfadschaltung (110-1) zugeordnet ist, und einen ersten Vorwärtspfad (305-1), wobei der erste Vorwärtspfad (305-1) mit einem ersten Rückwärtspfad (307-1) verbindbar ist, so dass ein erster geschlossener Ring (309-1) gebildet wird, umfasst, undwobei der zweite Messpfad (105-2) eine zweite Taktzuführung (205-2), die der zweiten getakteten digitalen Signalpfadschaltung (110-2) zugeordnet ist, und einen zweiten Vorwärtspfad (305-2), wobei der zweite Vorwärtspfad (305-2) mit einem zweiten Rückwärtspfad (307-2) verbindbar ist, so dass ein zweiter geschlossener Ring (309-2) gebildet wird, umfasst;wobei die Signalverarbeitungsvorrichtung (100) so ausgelegt ist, dass der erste Vorwärtspfad (305-1) und der erste Rückwärtspfad (307-1) Teil eines ersten Ringoszillators sind, wenn der erste Ring (309-1) geschlossen ist, und so dass der zweite Vorwärtspfad (305-2) und der zweite Rückwärtspfad (307-2) Teil eines zweiten Ringoszillators sind, wenn der zweite Ring (309-2) geschlossen ist; undwobei die Laufzeitdifferenzmessvorrichtung (120) eine Frequenzmesseinrichtung aufweist, die ausgelegt ist, um nacheinander oder gleichzeitig eine Frequenz einer Oszillation in dem ersten Ringoszillator und eine Frequenz einer Oszillation in dem zweiten Ringoszillator zu messen; undwobei die Laufzeitdifferenzmessvorrichtung (120) ausgelegt ist, um basierend auf der ersten gemessenen Frequenz und auf der zweiten gemessenen Frequenz eine Differenz zwischen einer Signallaufzeit entlang des ersten Vorwärtspfades (305-1) und einer Signallaufzeit entlang des zweiten Vorwärtspfades (305-2) zu ermitteln.

Description

  • Hintergrund der Erfindung
  • Ausführungsbeispiele der Erfindung beziehen sich auf eine Signalverarbeitungsvorrichtung und auf ein Verfahren zur Bereitstellung eines ersten Analogsignals und eines zweiten Analogsignals. Weitere Ausführungsbeispiele der Erfindung beziehen sich auf eine AM/PM-Ausrichtung in einer Digital-Polar-Sender-Architektur.
  • Ein Verfahren zur Erzeugung eines phasen- und amplitudenmodulierten Trägersignals ist die sog. Polarmodulation. Dabei wird die Phase bzw. die Frequenz eines hochfrequenten Trägers bevorzugt mittels einer entsprechend angesteuerten PLL (Phase-locked loop, Phasenregelschleife) moduliert und dann diesem phasenmodulierten Träger zusätzlich eine Amplitudenmodulation durch Multiplikation mit einem entsprechenden Signal aufgeprägt, wie beispielsweise gemäß der folgenden Gleichung: R F ( t ) = A ( t ) ⋅ cos ( 2 π f ( t ) + φ 0 )
    Figure DE102011081689B4_0001
  • Bei einem Polarmodulator wird die eingangsseitige Modulationsinformation in Phasen- und Amplitudeninformation aufgetrennt und getrennt verarbeitet. Polarmodulatoren können in Mobilfunkgeräten eingesetzt werden, die auf speziellen Modulationsverfahren basieren, wie beispielsweise gemäß dem Mobilfunk-Standard GSM-EDGE (Global System for Mobile Communication, globales System zur Mobilkommunikation - Enhanced Data Rate for GSM Evolution, erhöhte Datenraten zur GSM-Evolution) oder UMTS.
  • Bisher wurden in bekannten Systemen für Polarmodulatoren aus der VCO/DCO (Voltage/Digitally Controlled Oscillator, Spannungs/Digital-Gesteuerter-Oszillator)-Ausgangsfrequenz die Takte für die digitale Signalverarbeitung fuer den DAC im Amplitudenpfad (Digital Analog Converter, Digital-Analogkonvertierer), den DCO und auch die LO(LokalOszillator)-Kanalfrequenz mittels getrennter spezieller Teilerschaltungen erzeugt.
  • Die US 2005/0047532 A1 beschreibt ein System zum dynamischen Korrigieren einer elektromagnetischen Welle durch Verarbeiten von zwei oder mehreren Aspekten der elektromagnetischen Welle entlang zweier oder mehrerer getrennter Signalpfade, Vergleichen eines erwarteten Wertes für zumindest einen der Aspekte der elektromagnetischen Welle mit einem aktuellen Wert für den Aspekt der elektromagnetischen Welle, um ein Korrektursignal zu erzeugen, und Anwenden des Korrektursignals auf zumindest einen anderen Aspekt der elektromagnetischen Welle. Die Aspekte der zu verarbeitenden elektromagnetischen Welle können Amplitude und Phase sein, wobei der Vergleich entlang des Phasenpfades und die Einstellung entlang eines analogen Bereichs des Amplitudenpfades sein können. Ein digitaler Phasenregelkreis kann für den Vergleich verwendet werden und um das Korrektursignal zu erzeugen, und eine Bank von Pipeline-Registern kann verwendet werden, um den Amplitudenpfad einzustellen.
  • Die DE 10 2010 064 212 A1 beschreibt ein Verfahren zum Modifizieren einer Charakteristik einer Darstellung eines komplexwertigen Signals, das zumindest eine Darstellung eines ersten und eines zweiten komplexwertigen Symbols umfasst, wobei das Verfahren ein Ableiten eines relativen Phasenwinkels zwischen der Darstellung des ersten und des zweiten komplexwertigen Symbols umfasst. Ferner umfasst das Verfahren ein Kombinieren einer Darstellung eines komplexwertigen Verbesserungspulses und der Darstellung des komplexwertigen Signals, um eine Darstellung eines ersten und eines zweiten korrigierten komplexwertigen Symbols zu erhalten, wobei der Verbesserungspuls so gewählt wird, dass der relative Phasenwinkel zwischen dem ersten und dem zweiten korrigierten Symbol kleiner ist als eine vorbestimmte Schwelle.
  • Die DE 10 2008 027 774 A1 beschreibt, dass ein Modulationssystem eine Phasenregelschleife verwendet. Eine Signalquelle für ein internes Referenzsignal ist eingerichtet, um ein internes Referenzsignal mit einer internen Frequenz bereitzustellen, die im Wesentlichen unabhängig von der Referenzfrequenz ist. Eine Frequenzsignalquelle ist eingerichtet, um eine Mehrzahl von ersten Abtastwerten eines Frequenzsignals bereitzustellen, die bei einer ersten Abtastfrequenz gemäß dem internen Referenzsignal aufgenommen werden. Eine Wiederabtasteinrichtung ist eingerichtet, um die Mehrzahl von ersten Abtastwerten wiederabzutasten, um eine Mehrzahl von zweiten Abtastwerten zu erzeugen, die bei einer zweiten Abtastfrequenz gemäß der Referenzfrequenz aufgenommen werden. Eine Kompensationseinrichtung für eine Schleifenverstärkung ist eingerichtet, um die Referenzfrequenz zu empfangen und eine Offsetverstärkung anzuwenden, um eine Änderung der Schleifenverstärkung der PLL in Abhängigkeit von einer Änderung der Referenzfrequenz auszugleichen.
  • Die WO 2008/106415 A1 beschreibt ein System und ein Verfahren zur zeitlichen Ausrichtung von Signalen in Sendern. Ein Sender umfasst einen ersten Signalpfad, der mit einem ersten Dateneingang gekoppelt ist, einen zweiten Signalpfad, der mit einem zweiten Dateneingang gekoppelt ist, eine Fehler-Signal-Energie-Quelle, die mit dem ersten und zweiten Signalpfad gekoppelt ist, wobei die Fehler-Signal-Energie-Quelle ein Fehler-Signal ansprechend auf eine Zeitausrichtungs-Differenz zwischen einem ersten Datenstrom und einem zweiten Datenstrom erzeugt, einen Zeitausrichtungs-Schaltkreis, der mit der Fehler-Signal-Energie-Quelle und dem ersten und zweiten Dateneingang gekoppelt ist, wobei der Zeitausrichtungs-Schaltkreis ein digitales Kontrollwort ansprechend auf das Fehler-Signal und den ersten und zweiten Datenstrom erzeugt, und eine Zeiteinstellungs-Einheit, die mit dem Zeitausrichtungs-Schaltkreis und dem ersten und zweiten Signalpfad gekoppelt ist, wobei die Zeiteinstellungs-Einheit ausgelegt ist, um eine Verzögerung proportional zu dem digitalen Kontrollwort in zumindest einem des ersten Signalpfads oder des zweiten Signalpfads einzufügen.
  • Die US 2010/124889 A1 beschreibt einen polaren Sender, der einen Leistungsverstärker (PA), einen Amplitudenmodulationspfad (AM) mit einer einstellbaren Verzögerung des AM-Pfads, eine AM-Pfad-Verzögerungsmessschaltung, einen Phasenmodulationspfad (PM) mit einer einstellbaren Verzögerung des PM-Pfads und eine PM-Pfadverzögerungsmessschaltung enthält. Die AM-Pfadverzögerungs-Messschaltung ist konfiguriert, um eine AM-Pfadverzögerung unter Verwendung einer Wellenformkorrelation zu messen, z. B. unter Verwendung von Spitzengrößenereignissen (peak magnitude events, PMEs) in Signalen, die entlang des AM-Pfades zu einem Stromversorgungsanschluss des PA übertragen werden. Die PM-Pfadverzögerungs-Messschaltung ist konfiguriert, um eine PM-Pfadverzögerung unter Verwendung einer Wellenformkorrelation zu messen, z. B. unter Verwendung von PMEs in Signalen, die entlang des PM-Pfads zu einem phasenmodulierten Eingang des PA übertragen werden. Die gemessenen AM- und PM-Pfadverzögerungen werden zum Einstellen der einstellbaren AM- und PM-Pfadverzögerungen verwendet, um die Verzögerungsfehlanpassung zwischen Signalen, die an der Stromversorgung auftreten, und phasenmodulierten Eingangsanschlüssen der PA des polaren Senders zu verringern.
  • Die US 2006/246856 A1 beschreibt, dass die Synchronisation eines Amplitudensignals und eines Phasensignals in einer Sendevorrichtung, wie beispielsweise einer Polarmodulationssendevorrichtung, automatisch eingestellt wird. Eine Polarsignalerzeugungsschaltung erzeugt Signale, die der Amplitude und der Phase einer sendemodulierten Welle entsprechen, aus einem Eingangssignal entsprechen, und multipliziert das Amplitudensignal mit dem Phasensignal durch eine Multiplikationsschaltung, um eine phasenmodulierte Welle amplitudenmoduliert zu erzeugen, um eine sendemodulierte Welle zu erzeugen, und strahlt diese sendemodulierte Welle als Funkwelle von einer Antenne ab. Eine Amplituden-/Phasenerfassungsschaltung erfasst ein Amplitudensignal und ein Phasensignal vom Eingang der Multiplikationsschaltung und vom Eingang einer phasenmodulierten Signalerzeugungsschaltung. Eine Verzögerungsdifferenzberechnungsschaltung berechnet eine Korrelationsfunktion zwischen dem von der Polarsignalerzeugungsschaltung erzeugten Amplitudensignal und dem von der Amplituden- / Phasendetektionsschaltung detektierten Amplitudensignal und eine Korrelationsfunktion zwischen dem von der Polarsignalerzeugungseinrichtung erzeugten Phasensignal und der Phase Signal, das von der Amplituden- / Phasendetektionseinrichtung detektiert wird, und berechnet eine Verzögerungsdifferenz zwischen dem Amplitudensignal und dem Phasensignal aus Maximalwerten der jeweiligen Korrelationsfunktionen. Anschließend passt eine Zeiteinstellschaltung die Verzögerungszeit zwischen dem Amplitudensignal und dem Phasensignal auf der Grundlage der berechneten Verzögerungsdifferenz an.
  • Aufgabe ist es eine Signalverarbeitungsvorrichtung und ein Verfahren bereitzustellen, welche jeweils ein erstes Analogsignal und ein zweites Analogsignal liefern. Insbesondere ist ein Laufzeitdifferenzmesssignal zu liefern, wobei eine Differenz zwischen einer Signallaufzeit entlang eines ersten Messpfades und einer Signallaufzeit entlang eines zweiten Messpfades gemessen werden soll.
  • Die vorliegende Erfindung ist durch den Patentanspruch 1 und die nebengeordneten Patentansprüche 7, 13 und 14 definiert. Weitere vorteilhafte Ausführungsformen sind durch die abhängigen Patentansprüche definiert.
  • Zusammenfassung der Erfindung
  • Ausführungsbeispiele der Erfindung schaffen eine Signalverarbeitungsvorrichtung zur Bereitstellung eines ersten Analogsignals und eines zweiten Analogsignals. Die Signalverarbeitungsvorrichtung umfasst eine erste getaktete digitale Signalpfadschaltung, die ausgelegt ist, um erste Digitaldaten für die Bereitstellung des ersten Analogsignals zu liefern, eine zweite getaktete digitale Signalpfadschaltung, die ausgelegt ist, um zweite Digitaldaten für die Bereitstellung des zweiten Analogsignals zu liefern und eine Laufzeitdifferenzmessvorrichtung, die ausgelegt ist, um ein Laufzeitdifferenzmesssignal zu liefern, das eine Differenz zwischen einer Signallaufzeit entlang eines ersten Messpfades und einer Signallaufzeit entlang eines zweiten Messpfades beschreibt. Der erste Messpfad umfasst eine erste Taktzuführung, die der ersten getakteten digitalen Signalpfadschaltung zugeordnet ist. Der zweite Messpfad umfasst eine zweite Taktzuführung, die der zweiten getakteten digitalen Signalpfadschaltung zugeordnet ist.
  • Ausführungsbeispiele der Erfindung schaffen eine Signalverarbeitungsvorrichtung zur Bereitstellung eines ersten Analogsignals und eines zweiten Analogsignals. Die Signalverarbeitungsvorrichtung weist eine erste getaktete digitale Signalpfadschaltung, die ausgelegt ist, um erste Digitaldaten für die Bereitstellung des ersten Analogsignals zu liefern, eine zweite getaktete digitale Signalpfadschaltung, die ausgelegt ist, um zweite Digitaldaten für die Bereitstellung des zweiten Analogsignals zu liefern und eine Laufzeitdifferenzmessvorrichtung, die ausgelegt ist, um ein Laufzeitdifferenzmesssignal zu liefern, das eine Differenz zwischen einer Signallaufzeit entlang eines ersten Messpfades und einer Signallaufzeit entlang eines zweiten Messpfades beschreibt, auf, wobei der erste Messpfad eine erste Taktzuführung, die einer letzten synchronen Stufe der ersten getakteten digitalen Signalpfadschaltung zugeordnet ist, umfasst, und wobei der zweite Messpfad eine zweite Taktzuführung, die einer letzten synchronen Stufe der zweiten getakteten digitalen Signalpfadschaltung zugeordnet ist, umfasst.
  • Ausführungsbeispiele der Erfindung schaffen eine Signalverarbeitungsvorrichtung zur Bereitstellung eines ersten Analogsignals und eines zweiten Analogsignals. Die Signalverarbeitungsvorrichtung weist eine erste getaktete digitale Signalpfadschaltung, die ausgelegt ist, um erste Digitaldaten für die Bereitstellung des ersten Analogsignals zu liefern, eine zweite getaktete digitale Signalpfadschaltung, die ausgelegt ist, um zweite Digitaldaten für die Bereitstellung des zweiten Analogsignals zu liefern und einen Takterzeuger, der ausgelegt ist, um ein erstes Taktsignal zur Taktung einer letzten synchronen Stufe der ersten getakteten digitalen Signalpfadschaltung und ein zweites Taktsignal zur Taktung einer letzten synchronen Stufe der zweiten getakteten digitalen Signalpfadschaltung bereitzustellen, auf, wobei der Takterzeuger ausgelegt ist, um eine relative zeitliche Lage von Taktflanken des ersten Taktsignals und Taktflanken des zweiten Taktsignals zueinander einzustellen, um eine zeitliche Synchronisation des ersten Analogsignals und des zweiten Analogsignals zu erreichen.
  • Ausführungsbeispiele der Erfindung schaffen ein Verfahren zur Bereitstellung eines ersten Analogsignals und eines zweiten Analogsignals. Das Verfahren weist ein getaktetes Schalten einer ersten getakteten digitalen Signalpfadschaltung, um erste Digitaldaten für die Bereitstellung des ersten Analogsignals zu liefern, ein getaktetes Schalten einer zweiten getakteten digitalen Signalpfadschaltung, um zweite Digitaldaten für die Bereitstellung des zweiten Analogsignals zu liefern und ein Messen einer Differenz zwischen einer Signallaufzeit entlang eines ersten Messpfades und einer Signallaufzeit entlang eines zweiten Messpfades, um ein Laufzeitdifferenzmesssignal zu liefern, wobei der erste Messpfad eine erste Taktzuführung, die der ersten getakteten digitalen Signalpfadschaltung zugeordnet ist, umfasst, und wobei der zweite Messpfad eine zweite Taktzuführung, die der zweiten getakteten digitalen Signalpfadschaltung zugeordnet ist, umfasst.
  • Figurenliste
  • Ausführungsbeispiele gemäß der Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Figuren näher erläutert. Es zeigen:
    • 1 ein Blockdiagramm einer Signalverarbeitungsvorrichtung zur Bereitstellung eines ersten Analogsignals und eines zweiten Analogsignals mit einer Laufzeitdifferenzmessvorrichtung gemäß einem Ausführungsbeispiel der Erfindung;
    • 2 ein Blockdiagramm von Ausführungsbeispielen einer ersten und einer zweiten getakteten digitalen Signalpfadschaltung mit zugehörigen letzten synchronen Stufen und von Ausführungsbeispielen eines DAC und eines DCO der Signalverarbeitungsvorrichtung gemäß 1;
    • 3a, b jeweils ein Blockdiagramm eines Ausführungsbeispiels eines ersten bzw. eines zweiten Messpfades der Signalverarbeitungsvorrichtung gemäß 1 mit jeweils einer Frequenzmesseinrichtung zur Messung einer Frequenz einer Oszillation in einem Ringoszillator;
    • 4a, b jeweils ein Blockdiagramm eines weiteren Ausführungsbeispiels eines ersten bzw. eines zweiten Messpfades der Signalverarbeitungsvorrichtung gemäß 1 mit jeweils einer Start/Stopp-Zeitmesseinrichtung;
    • 4c ein Blockdiagramm für eine Implementierung einer gemeinsam genutzten Zeitmesseinrichtung gemäß einem Ausführungsbeispiel der Erfindung;
    • 4d ein Blockdiagramm für eine Implementierung einer gemeinsam genutzten Zeitmesseinrichtung gemäß einem weiteren Ausführungsbeispiel der Erfindung;
    • 5 ein Blockdiagramm einer Signalverarbeitungsvorrichtung zur Bereitstellung eines ersten Analogsignals und eines zweiten Analogsignals mit einem Takterzeuger gemäß einem weiteren Ausführungsbeispiel der Erfindung;
    • 6 ein Blockdiagramm eines Ausführungsbeispiels eines Takterzeugers der Signalverarbeitungsvorrichtung gemäß 5 mit einem Takterzeugungs-Flip-Flop und einem Phasenselektor; und
    • 7 ein Blockdiagramm eines Ausführungsbeispiels einer Signalverarbeitungsvorrichtung mit einer ersten und einer zweiten einstellbaren Verzögerungseinheit zur Einstellung einer digitalen Verzögerung.
  • Detaillierte Beschreibung der Ausführungsbeispiele
  • Bevor im Folgenden die vorliegende Erfindung anhand der Figuren näher erläutert wird, wird darauf hingewiesen, dass in den nachfolgend dargestellten Ausführungsbeispielen gleiche Elemente oder funktionell gleiche Elemente in den Figuren mit den gleichen Bezugszeichen versehen sind. Eine Beschreibung von Elementen mit gleichen Bezugszeichen ist daher gegenseitig austauschbar und/oder in den verschiedenen Ausführungsbeispielen aufeinander anwendbar.
  • Bei einem Polarmodulator kann sich während der getrennten Verarbeitung der Phasen- und Amplitudeninformation aufgrund von digitalen und/oder analogen Latenzen in den verschiedenen Schaltungsblöcken eine Differenz zwischen den Signallaufzeiten der AM- und PM-Signale ergeben. Dadurch arbeitet der Polarmodulator nicht mehr so präzise, so dass sich die Leistung des Polarmodulators signifikant verschlechtern kann.
  • Daher ist es wünschenswert, die Laufzeitdifferenz zu messen und ggf. basierend auf der Erkenntnis der gemessenen Laufzeitdifferenz eine Einstellung einer zeitlichen Synchronisation der AM- und PM-Signale durchführen zu können.
  • 1 zeigt ein Blockdiagramm einer Signalverarbeitungsvorrichtung 100 zur Bereitstellung eines ersten Analogsignals 135-1 und eines zweiten Analogsignals 135-2 mit einer Laufzeitdifferenzmessvorrichtung 120 gemäß einem Ausführungsbeispiel der Erfindung. Wie in 1 gezeigt, weist die Signalverarbeitungsvorrichtung 100 eine erste getaktete digitale Signalpfadschaltung 110-1, eine zweite getaktete digitale Signalpfadschaltung 110-2 und eine Laufzeitdifferenzmessvorrichtung 120 auf. Hierbei ist die erste getaktete digitale Signalpfadschaltung 110-1 ausgelegt, um erste Digitaldaten 115-1 für die Bereitstellung des ersten Analogsignals 135-1 zu liefern. Ferner ist die zweite getaktete digitale Signalpfadschaltung 110-2 ausgelegt, um zweite Digitaldaten 115-2 für die Bereitstellung des zweiten Analogsignals 135-2 zu liefern. Die in 1 gezeigte Laufzeitdifferenzmessvorrichtung 120 der Signalverarbeitungsvorrichtung 100 ist ausgelegt, um ein Laufzeitdifferenzmesssignal 125 zu liefern, das eine Differenz zwischen einer Signallaufzeit entlang eines ersten Messpfades 105-1 und einer Signallaufzeit entlang eines zweiten Messpfades 105-2 beschreibt. Bei dem Ausführungsbeispiel gemäß 1 umfasst der erste Messpfad 105-1 eine erste Taktzuführung, die der ersten getakteten digitalen Signalpfadschaltung 110-1 zugeordnet ist. Ferner umfasst der zweite Messpfad 105-2 eine zweite Taktzuführung, die der zweiten getakteten digitalen Signalpfadschaltung 110-2 zugeordnet ist.
  • Die erste getaktete digitale Signalpfadschaltung 110-1 der Signalverarbeitungsvorrichtung 100 kann ausgelegt sein, um die ersten Digitaldaten 115-1 in Abhängigkeit von einem AM-Eingangssignal 101-1 zu liefern. Ferner kann die zweite getaktete digitale Signalpfadschaltung 110-2 der Signalverarbeitungsvorrichtung 100 ausgelegt sein, um die zweiten Digitaldaten 115-2 in Abhängigkeit von einem PM-Eingangssignal 101-2 zu liefern. Wie in 1 gezeigt, kann die Signalverarbeitungsvorrichtung 100 ein DAC 130-1 und ein DCO 130-2 aufweisen. Hierbei kann der DAC 130-1 ausgelegt sein, um das erste Analogsignal 135-1 in Abhängigkeit von den ersten Digitaldaten 115-1 bereitzustellen. Ferner kann der DOC 130-2 ausgelegt sein, um das zweite Analogsignal 135-2 in Abhängigkeit von den zweiten Digitaldaten 115-2 bereitzustellen.
  • Bei dem in 1 gezeigten Ausführungsbeispiel kann das Laufzeitdifferenzmesssignal 125, das von der Laufzeitdifferenzmessvorrichtung 120 geliefert wird, beispielsweise eine Differenz Δ zwischen einer Signallaufzeit Tclk1 entlang der ersten Taktzuführung und einer Signallaufzeit Tclk2 entlang der zweiten Taktzuführung beschreiben (z.B. Δ=Tclk1-Tclk2).
  • 2 zeigt ein Blockdiagramm von Ausführungsbeispielen einer ersten und einer zweiten getakteten digitalen Signalpfadschaltung 210-1, 210-2 mit zugehörigen letzten synchronen Stufen 220-1, 220-2 und von Ausführungsbeispielen eines DAC 230-1 und eines DCO 230-2 der Signalverarbeitungsvorrichtung 100 gemäß 1. Die erste getaktete digitale Signalpfadschaltung 210-1, der DAC 230-1, die zweite getaktete digitale Signalpfadschaltung 210-2 und der DCO 230-2 in 2 entsprechen im Wesentlichen der ersten getakteten digitalen Signalpfadschaltung 110-1, dem DAC 130-1, der zweiten getakteten digitalen Signalpfadschaltung 110-2 und dem DCO 130-2 in 1. Die in 2 gezeigte erste getaktete digitale Signalpfadschaltung 210-1 ist ausgelegt, um erste Digitaldaten 215-1 in Abhängigkeit von einem AM-Eingangssignal 201-1 zu liefern. Ferner ist die in 2 gezeigte zweite getaktete Digitalsignalpfadschaltung 210-2 ausgelegt, um zweite Digitaldaten 215-2 in Abhängigkeit von einem PM-Eingangssignal 201-2 zu liefern. Hierbei entsprechen das AM-Eingangssignal 201-1, die ersten Digitaldaten 215-1, das PM-Eingangssignal 201-2 und die zweiten Digitaldaten 215-2 in 2 im Wesentlichen dem Am-Eingangssignal 101-1, den ersten Digitaldaten 115-1, dem PM-Eingangssignal 101-2 und den zweiten Digitaldaten 115-2 in 1.
  • Bezug nehmend auf 2 weist die erste getaktete digitale Signalpfadschaltung 210-1 eine zugehörige letzte synchrone Stufe 220-1 mit einem ersten Takteingang 222-1 für ein erstes Taktsignal auf. Ferner weist die zweite getaktete digitale Signalpfadschaltung 210-2 eine zugehörige letzte synchrone Stufe 220-2 mit einem zweiten Takteingang 222-2 für ein zweites Taktsignal auf.
  • In 2 ist zu erkennen, dass die erste Taktzuführung 205-1 des ersten Messpfades 105-1 mit dem ersten Takteingang 222-1 der letzten synchronen Stufe 220-1 der ersten getakteten digitalen Signalpfadschaltung 210-1 verbunden sein kann. Ferner kann die zweite Taktzuführung 205-2 des zweiten Messpfades 105-2 mit dem zweiten Takteingang 222-2 der letzten synchronen Stufe 220-2 der zweiten getakteten digitalen Signalpfadschaltung 210-2 verbunden sein.
  • Bezug nehmend auf 1 und 2 kann bei Ausführungsbeispielen mit Hilfe einer Laufzeitdifferenzmessvorrichtung ein Laufzeitdifferenzmesssignal geliefert werden, das eine Differenz zwischen einer Signallaufzeit entlang der ersten Taktzuführung 205-1 und einer Signallaufzeit entlang der zweiten Taktzuführung 205-2 beschreibt.
  • Bei Ausführungsbeispielen können die letzte synchrone Stufe 220-1 der ersten getakteten digitalen Signalpfadschaltung 210-1 und die letzte synchrone Stufe 220-2 der zweiten getakteten digitalen Signalpfadschaltung 210-2 jeweils als finales Register bzw. finales Kontrollsignalregister ausgebildet sein. Ferner können bei Ausführungsbeispielen die Datensignale innerhalb der ersten und der zweiten getakteten digitalen Signalpfadschaltung 210-1, 210-2 und die von der ersten und der zweiten getakteten digitalen Signalpfadschaltung 210-1, 210-2 gelieferten ersten und zweiten Digitaldaten 215-1, 215-2 entlang mehrerer Digital-Kontrollleitungen übertragen werden.
  • Gemäß 2 kann die erste Taktzuführung 205-1 ausgelegt sein, um das erste Taktsignal mit einer ersten Taktfrequenz 211-1, fclk1, zur Taktung der letzten synchronen Stufe 220-1 der ersten getakteten digitalen Signalpfadschaltung 210-1 zu liefern. Ferner kann gemäß 2 die zweite Taktzuführung 205-2 ausgelegt sein, das zweite Taktsignal mit einer zweiten Taktfrequenz 211-2, fclk2, zur Taktung der letzten synchronen Stufe 220-2 der zweiten getakteten digitalen Signalpfadschaltung 210-2 zu liefern.
  • Bei Ausführungsbeispielen gemäß 2 kann der Digital-Analogkonvertierer 230-1 (DAC) ein erstes lokales Logikelement 232-1 aufweisen. Der in 2 gezeigte DAC 230-1 ist ausgelegt, um die ersten Digitaldaten 215-1, die von der ersten getakteten digitalen Signalpfadschaltung 210-1 geliefert werden, in das erste Analogsignal 235-1 zu konvertieren. Ferner kann der Digital-Gesteuerte-Oszillator 230-2 (DCO) ein zweites lokales Logikelement 232-2 aufweisen. Der in 2 gezeigte DCO 230-2 ist ausgelegt, um die zweiten Digitaldaten 215-2, die von der zweiten getakteten digitalen Signalpfadschaltung 210-2 geliefert werden, in das zweite Analogsignal 235-2 zu konvertieren.
  • Bei Ausführungsbeispielen gemäß 1 und 2 kann der erste Messpfad 105-1 die erste Taktzuführung 205-1 umfassen, während der zweite Messpfad 105-2 die zweite Taktzuführung 205-2 umfassen kann.
  • Bei weiteren Ausführungsbeispielen gemäß 1 und 2 kann der erste Messpfad 105-1 einen ersten Signalweg von einem Ausgang der letzten synchronen Stufe 220-1 der ersten getakteten digitalen Signalpfadschaltung 210-1 bis zu einem Ausgang des ersten lokalen Logikelements 232-1 des DAC 230-1 umfassen. Ferner kann der zweite Messpfad 105-2 einen zweiten Signalweg von einem Ausgang der letzten synchronen Stufe 220-2 der zweiten getakteten digitalen Signalpfadschaltung 210-2 bis zu einem Ausgang des zweiten lokalen Logikelements 232-2 des DCO 230-2 umfassen.
  • Bei weiteren Ausführungsbeispielen kann die Laufzeitdifferenzmessvorrichtung ausgelegt sein, um ein Laufzeitdifferenzmesssignal zu liefern, das eine Differenz zwischen einer Signallaufzeit entlang der ersten Taktzuführung 205-1 und entlang des ersten Signalwegs von dem Ausgang der letzten synchronen Stufe 220-1 der ersten getakteten digitalen Signalpfadschaltung 210-1 bis zu dem Ausgang des ersten lokalen Logikelements 232-1 des DAC 230-1 und einer Signallaufzeit entlang der zweiten Taktzuführung 205-2 und entlang des zweiten Signalwegs von dem Ausgang der letzten synchronen Stufe 220-2 der zweiten getakteten digitalen Signalpfadschaltung 210-2 bis zu dem Ausgang des zweiten lokalen Logikelements 232-2 des DCO 230-2 beschreibt.
  • Bezug nehmend auf 2 ist anzumerken, dass das AM-Eingangssignals 201-1 und das PM-Eingangssignal 201-2 Daten von einem Haupt-Digital-Signalverarbeitungs-Teil bzw. -Block repräsentieren können. Ferner kann das von dem DAC 230-1 bereitgestellte erste Analogsignal 235-1 ein AM-Ausgangssignal sein, das die Amplitudenmodulation- (AM)Information trägt, während das von dem DCO 230-2 bereitgestellte zweite Analogsignal 235-2 ein PM-Ausgangssignal sein kann, das die Phasenmodulation- (PM)Information trägt.
  • Bei Ausführungsbeispielen kann der DAC 230-1 eine Anordnung von umschaltbaren analogen Strom- oder Spannungsquellen aufweisen. Ferner kann der DCO 230-2 eine Anordnung 234 von umschaltbaren Kapazitäten und einen Oszillatorkern 236 aufweisen.
  • Bei weiteren Ausführungsbeispielen kann die erste getaktete digitale Signalpfadschaltung 210-1 eine erste Vorverarbeitungseinrichtung 240-1 aufweisen, während die zweite getaktete digitale Signalpfadschaltung 210-2 eine zweite Vorverarbeitungseinrichtung 240-2 aufweisen kann. Hierbei kann die erste Vorverarbeitungseinrichtung 240-1 ausgelegt sein, um ein erstes vorverarbeitetes Datensignal 245-1 in Abhängigkeit von dem AM-Eingangssignal 201-1 zu liefern. Ferner kann die zweite Vorverarbeitungseinrichtung 240-2 ausgelegt sein, um ein zweites vorverarbeitetes Datensignal 245-2 in Abhängigkeit von dem PM-Eingangssignal 201-2 zu liefern.
  • Ferner ist in 2 ein Frequenzteiler 250 gezeigt, der dem DCO 230-2 nachgeschaltet ist. Der in 2 gezeigte Frequenzteiler 250 kann ausgelegt sein, um basierend auf dem von dem DCO 230-2 bereitgestellten zweiten Analogsignal 235-2 ein Lokaloszillator- (LO)Signal 255 zu liefern.
  • Bei Ausführungsbeispielen können die in 2 gezeigten Blöcke 240-1 und 220-1 der ersten getakteten digitalen Signalpfadschaltung 210-1 bzw. die in 2 gezeigten Blöcke 240-2 und 220-2 der zweiten getakteten digitalen Signalpfadschaltung 210-2 synchrone getaktete Digitalschaltungen sein.
  • Bezug nehmend auf 2 kann der DAC als geschaltete Strom- oder Spannungsquelle angesehen werden, der die entsprechende analoge Ausgangsgröße anhand eines ggf. vorverarbeiteten digitalen Eingangssignals berechnet. Die Berechnung erfolgt in einer mit fclk1 getakteten Digitalschaltung, die eine gewisse synchrone und asynchrone Latenz aufweist, d.h. die Signalgröße ist erst nach einer gewissen Anzahl von Takten, n1·Tclk1, plus einer gewissen analogen Signallaufzeit, Tprop1, des Taktes und des Signals selbst am Ausgang verfügbar.
  • Der DCO bzw. Oszillator stellt ebenfalls nach ggf. digitaler Vorverarbeitung eine Frequenz durch ein mit einer Taktfrequenz fclk2 synchrones Ein- und Ausschalten verschiedener frequenzbestimmender Elemente (geschaltete Kapazitäten) in den Schwingkreis ein.
  • Wie im Vorhergehenden beschrieben, kann dem Oszillator noch ein Frequenzteiler (Divider) nachgeschaltet sein, der mit einer festen Teilerrate aus der Oszillatorfrequenz eine niedrigere, für den Betrieb nötige Kanalfrequenz (fLO) erzeugt. Gewissermaßen kann der Oszillator zusammen mit dem Frequenzteiler (Divider) als ein DAC angesehen werden, dessen Ausgangsgröße allerdings die Frequenz der erzeugten Signalschwingung ist. Entsprechend weist auch dieser Oszillator eine synchrone, n2·Tclk2, und asynchrone Latenz, Tprop2, der Ausgangsfrequenz gegenüber dem digitalen Eingangssignal auf.
  • Bezug nehmend auf 1 und 2 kann bei weiteren Ausführungsbeispielen die Signalverarbeitungsvorrichtung 100 zur Bereitstellung des ersten Analogsignals 135-1 und des zweiten Analogsignals 135-2 eine erste getaktete digitale Signalpfadschaltung 210-1, eine zweite getaktete digitale Signalpfadschaltung 210-2 und eine Laufzeitdifferenzmessvorrichtung 120 aufweisen. Hierbei kann die erste getaktete digitale Signalpfadschaltung 210-1 ausgelegt sein, um erste Digitaldaten 215-1 für die Bereitstellung des ersten Analogsignals 235-1 zu liefern. Ferner kann die zweite getaktete digitale Signalpfadschaltung 210-2 ausgelegt sein, um zweite Digitaldaten 215-2 für die Bereitstellung des zweiten Analogsignals 235-2 zu liefern.
  • Insbesondere kann hierbei die Laufzeitdifferenzmessvorrichtung 120 ausgelegt sein, um ein Laufzeitdifferenzmesssignal 125 zu liefern, das eine Differenz zwischen einer Signallaufzeit entlang eines ersten Messpfades 105-1 und einer Signallaufzeit entlang eines zweiten Messpfades 105-2 beschreibt. Der erste Messpfad 105-1 kann hierbei eine erste Taktzuführung 205-1, die einer letzten synchronen Stufe 220-1 der ersten getakteten digitalen Signalpfadschaltung 210-1 zugeordnet ist, umfassen, während der zweite Messpfad 105-2 eine zweite Taktzuführung 205-2, die einer letzten synchronen Stufe 220-2 der zweiten getakteten digitalen Signalpfadschaltung 210-2 zugeordnet ist, umfassen kann.
  • 3a und b zeigen jeweils ein Blockdiagramm eines Ausführungsbeispiels eines ersten bzw. eines zweiten Messpfades 105-1, 105-2 der Signalverarbeitungsvorrichtung 100 gemäß 1 mit jeweils einer Frequenzmesseinrichtung 370-1, 370-2 zur Messung einer Frequenz einer Oszillation in einem ersten Ringoszillator und einer Frequenz einer Oszillation in einem zweiten Ringoszillator. Die in 3a und b gezeigten Blöcke 310-1, 320-1, 340-1 bzw. 310-2, 320-2, 340-2 entsprechen im Wesentlichen den in 2 gezeigten Blöcken 210-1, 220-1, 240-1 bzw. 210-2, 220-2, 240-2. Wie in 3 a und b gezeigt, umfasst der erste Messpfad 105-1 einen ersten Vorwärtspfad 305-1, wobei der erste Vorwärtspfad 305-1 mit einem ersten Rückwärtspfad 307-1 verbindbar ist, so dass ein erster geschlossener Ring 309-1 gebildet wird. Ferner umfasst der zweite Messpfad 105-2 einen zweiten Vorwärtspfad 305-2, wobei der zweite Vorwärtspfad 305-2 mit einem zweiten Rückwärtspfad 307-2 verbindbar ist, so dass ein zweiter geschlossener Ring 309-2 gebildet wird. Insbesondere können der erste Vorwärtspfad 305-1 und der erste Rückwärtspfad 307-1 Teil eines ersten Ringoszillators sein, wenn der erste Ring 309-1 geschlossen ist. Ferner können der zweite Vorwärtspfad 305-2 und der zweite Rückwärtspfad 307-2 Teil eines zweiten Ringoszillators sein, wenn der zweite Ring 309-2 geschlossen ist.
  • Bei Ausführungsbeispielen kann die in 1 gezeigte Laufzeitdifferenzmessvorrichtung 120 eine Frequenzmesseinrichtung aufweisen, die ausgelegt ist, um nacheinander oder gleichzeitig eine Frequenz einer Oszillation in dem ersten Ringoszillator und eine Frequenz einer Oszillation in dem zweiten Ringoszillator zu messen. Insbesondere kann die Laufzeitdifferenzmessvorrichtung 120 ausgelegt sein, um basierend auf der ersten gemessenen Frequenz und auf der zweiten gemessenen Frequenz eine Differenz zwischen einer Signallaufzeit entlang des ersten Vorwärtspfades 305-1 und einer Signallaufzeit entlang des zweiten Vorwärtspfades 305-2 zu ermitteln.
  • Bei Ausführungsbeispielen gemäß 3a und b kann die Frequenzmesseinrichtung eine erste Frequenzmesseinrichtung 370-1 und eine zweite Frequenzmesseinrichtung 370-2 aufweisen. Wie in 3a und b gezeigt, kann hierbei die erste Frequenzmesseinrichtung 370-1 mit dem ersten geschlossenen Ring 309-1 verbunden werden, während die zweite Frequenzmesseinrichtung 370-2 mit dem zweiten geschlossenen Ring 309-2 verbunden werden kann.
  • Bei weiteren Ausführungsbeispielen können die beiden Einrichtungen 370-1 und 370-2 (Frequenzmesseinrichtungen in 3a und b) eine in beiden Pfaden gemeinsam genutzte Vorrichtung sein, die alternierend zwischen den Pfaden hin und her geschaltet werden kann. Dadurch kann die Messung (Frequenzmessung) in den beiden Messpfaden nacheinander (beispielsweise alternierend) mit einer gemeinsamen Messeinrichtung durchgeführt werden.
  • Insbesondere können bei Ausführungsbeispielen gemäß 3a und b der erste Rückwärtspfad und der zweite Rückwärtspfad ausgelegt sein, um entlang des ersten Rückwärtspfades und entlang des zweiten Rückwärtspfades gleiche Signallaufzeiten zu erhalten.
  • Bei weiteren Ausführungsbeispielen gemäß 3a und b kann der erste Vorwärtspfad 305-1 oder der erste Rückwärtspfad 307-1 zumindest einen Inverter 380-1 aufweisen (siehe 3a), so dass eine Anzahl von Invertern in dem ersten geschlossenen Ring 309-1 ungerade ist, während der zweite Vorwärtspfad 305-2 oder der zweite Rückwärtspfad 307-2 zumindest einen Inverter 380-2 aufweisen kann (siehe 3b), so dass eine Anzahl von Invertern in dem zweiten geschlossenen Ring 309-2 ungerade ist.
  • In 3a ist eine erste getaktete digitale Signalpfadschaltung 310-1 gezeigt, die eine letzte synchrone Stufe 320-1 mit einem ersten Takteingang 322-1 für ein erstes Taktsignal ausweist. Ferner ist in 3b eine zweite getaktete digitale Signalpfadschaltung 310-2 gezeigt, die eine letzte synchrone Stufe 320-2 mit einem zweiten Takteingang 322-2 für ein zweites Taktsignal aufweist.
  • Wie in 3a gezeigt, ist eine erste Taktzuführung 311-1 des ersten Vorwärtspfades 305-1 mit dem ersten Takteingang 322-1 der letzten synchronen Stufe 320-1 der ersten getakteten digitalen Signalpfadschaltung 310-1 verbunden. Wie in 3b gezeigt, ist eine zweite Taktzuführung 311-2 des zweiten Vorwärtspfades 305-2 mit dem zweiten Takteingang 322-2 der letzten synchronen Stufe 320-2 der zweiten getakteten digitalen Signalpfadschaltung 310-2 verbunden.
  • Bei Ausführungsbeispielen gemäß 3a und b kann die Signalverarbeitungsvorrichtung ferner einen ersten Datensignalbereitsteller 330-1 (siehe 3a) und einen zweiten Datensignalbereitsteller 330-2 (siehe 3b) aufweisen. Der erste Datensignalbereitsteller 330-1 ist ausgelegt, um ein erstes Datensignal 335-1 zu liefern, während der zweite Datensignalbereitsteller 330-2 ausgelegt ist, um ein zweites Datensignal 335-2 zu liefern.
  • Gemäß 3a kann der erste Datensignalbereitsteller 330-1 ausgelegt sein, um in einem Nutzdaten-Weiterleitungs-Betriebszustand das erste Datensignal 335-1 in Abhängigkeit von Nutzdaten, die das erste Analogsignal 235-1 beschreiben, bereitzustellen, und um in einem Mess-Betriebszustand als erstes Datensignal 335-1 einen vorgegebenen logischen Wert zu liefern. Ferner kann gemäß 3b der zweite Datensignalbereitsteller 330-2 ausgelegt sein, um in einem Nutzdaten-Weiterleitungs-Betriebszustand das zweite Datensignal 335-2 in Abhängigkeit von Nutzdaten, die das zweite Analogsignal 235-2 beschreiben, bereitzustellen, und um in einem Mess-Betriebszustand als zweites Datensignal 335-2 einen vorgegebenen logischen Wert zu liefern.
  • Bei weiteren Ausführungsbeispielen können Nutzdaten 345-1, die das erste Analogsignal 235-1 beschreiben, von einer ersten Vorverarbeitungseinrichtung 340-1 in Abhängigkeit von einem AM-Eingangssignal 301-1 geliefert werden. Ferner können Nutzdaten 345-2, die das zweite Analogsignal 235-2 beschreiben, von einer zweiten Vorverarbeitungseinrichtung 340-2 in Abhängigkeit von einem PM-Eingangssignal 301-2 geliefert werden.
  • Bei Ausführungsbeispielen kann der von dem ersten Datensignalbereitsteller 330-1 bzw. dem zweiten Datensignalbereitsteller 330-2 gelieferte vorgegebene logische Wert als konstantes Potenzial, wie z.B. in Form eines konstanten Hoch-Potenzials oder eines konstanten Tief-Potenzials, vorliegen. Hierbei kann das konstante Potenzial bzw. der vorgegebene logische Wert beispielsweise eine logische Eins, eine logische Null oder einen dazwischenliegenden Wert darstellen. Bei bevorzugten Ausführungsbeispielen liefern der erste und der zweite Datensignalbereitsteller 330-1, 330-2 als erstes und zweites Datensignal 335-1, 335-2 jeweils beispielsweise eine logische Eins. Daher haben die in 3a und b gezeigten Blöcke 330-1, 330-2 die Bezeichnung „Logisch Hoch“.
  • Bezug nehmend auf 3a und b kann die letzte synchrone Stufe 320-1 der ersten getakteten digitalen Signalpfadschaltung 310-1 einen ersten Dateneingang 324-1, der mit dem ersten Datensignalbereitsteller 330-1 verbunden ist, und einen ersten Rücksetzeingang 326-1, der mit der ersten Taktzuführung 311-1 des ersten Vorwärtspfades 305-1 verbindbar ist, aufweisen. Ferner kann die letzte synchrone Stufe 320-2 der zweiten getakteten digitalen Signalpfadschaltung 310-2 einen zweiten Dateneingang 324-2, der mit dem zweiten Datensignalbereitsteller 330-2 verbunden ist, und einen zweiten Rücksetzeingang 326-2, der mit der zweiten Taktzuführung 311-2 des zweiten Vorwärtspfades 305-2 verbindbar ist, aufweisen.
  • Bei Ausführungsbeispielen können der erste und der zweite Rücksetzeingang 326-1, 326-2 asynchrone Rücksetzeingänge sein. In 3a und b sind der erste und der zweite Rücksetzeingang 326-1, 326-2 mit „Reset_n“ bezeichnet.
  • Insbesondere ist bei Ausführungsbeispielen gemäß 3a und b die letzte synchrone Stufe 320-1 der ersten getakteten digitalen Signalpfadschaltung 310-1 ausgelegt, um ein Durchschalten eines an dem ersten Dateneingang 324-1 anliegenden logischen Wertes auf den Ausgang der letzten synchronen Stufe 320-1 der ersten getakteten digitalen Signalpfadschaltung 310-1 durch eine Taktflanke eines ersten Taktsignals, die an dem ersten Takteingang 322-1 der letzten synchronen Stufe 320-1 der ersten getakteten digitalen Signalpfadschaltung 310-1 auftritt, auszulösen. Ferner ist die letzte synchrone Stufe 320-2 der zweiten getakteten digitalen Signalpfadschaltung 310-2 ausgelegt, um ein Durchschalten eines an dem zweiten Dateneingang 324-2 anliegenden logischen Wertes auf den Ausgang der letzten synchronen Stufe 320-2 der zweiten getakteten digitalen Signalpfadschaltung 310-2 durch eine Taktflanke eines zweiten Taktsignals, die an dem zweiten Takteingang 322-2 der letzten synchronen Stufe 320-2 der zweiten getakteten digitalen Signalpfadschaltung 310-2 auftritt, auszulösen.
  • Darüber hinaus ist bei Ausführungsbeispielen gemäß 3a und b die letzte synchrone Stufe 320-1 der ersten getakteten digitalen Signalpfadschaltung 310-1 ausgelegt, um ein Rücksetzen der letzten synchronen Stufe 320-1 der ersten getakteten digitalen Signalpfadschaltung 310-1 ansprechend auf einen Rücksetzsignalpegel des an der ersten Taktzuführung 311-1 anliegenden ersten Taktsignals zu bewirken. Ferner ist die letzte synchrone Stufe 320-2 der zweiten getakteten digitalen Signalpfadschaltung 310-2 ausgelegt, um ein Rücksetzen der letzten synchronen Stufe 320-2 der zweiten getakteten digitalen Signalpfadschaltung 310-2 ansprechend auf einen Rücksetzsignalpegel des an der zweiten Taktzuführung 311-2 anliegenden zweiten Taktsignals zu bewirken.
  • In 3a und b ist ein (und derselbe) Takterzeuger 360 gezeigt, der ausgelegt ist, um ein erstes Taktsignal 365-1 (Taktfrequenz fclk1) zur Taktung der letzten synchronen Stufe 320-1 der ersten getakteten digitalen Signalpfadschaltung 310-1 und ein zweites Taktsignal 365-2 (Taktfrequenz fclk1) zur Taktung der letzten synchronen Stufe 320-2 der zweiten getakteten digitalen Signalpfadschaltung 310-2 bereitzustellen.
  • Bei Ausführungsbeispielen gemäß 3a und b kann die Signalverarbeitungsvorrichtung so ausgelegt sein, dass der Takterzeuger 360 in dem Nutzendaten-Weiterleitungs-Betriebszustand mit dem ersten Vorwärtspfad 305-1 und dem zweiten Vorwärtspfad 305-2 gekoppelt ist und in dem Mess-Betriebszustand von dem ersten Vorwärtspfad 305-1 und dem zweiten Vorwärtspfad 305-2 entkoppelt ist.
  • Bei weiteren Ausführungsbeispielen gemäß 3a und b kann der ersten Datensignalbereitsteller 330-1 ausgelegt sein, um in dem Nutzdaten-Weiterleitungs-Betriebszustand den Rücksetzeingang 326-1 der letzten synchronen Stufe 320-1 der ersten getakteten digitalen Signalpfadschaltung 310-1 in einen inaktiven Zustand zu bringen, und um in dem Mess-Betriebszustand als erstes Datensignal 335-1 den vorgegebenen logischen Wert zu liefern. Ferner kann der zweite Datensignalbereitsteller 330-2 ausgelegt sein, um in dem Nutzdaten-Weiterleitungs-Betriebszustand den Rücksetzeingang 326-2 der letzten synchronen Stufe 320-2 der zweiten getakteten digitalen Signalpfadschaltung 310-2 in einen inaktiven Zustand zu bringen, und um in dem Mess-Betriebszustand als zweites Datensignal 335-2 den vorgegebenen logischen Wert zu liefern.
  • Bei weiteren Ausführungsbeispielen gemäß 3a und b kann die Signalverarbeitungsvorrichtung so ausgelegt sein, dass in dem Nutzdaten-Weiterleitungs-Betriebszustand der erste Rückwärtspfad 307-1 von dem ersten Vorwärtspfad 305-1 entkoppelt ist und in dem Mess-Betriebszustand der erste Rückwärtspfad 307-1 mit dem ersten Vorwärtspfad 305-1 gekoppelt ist. Ferner kann die Signalverarbeitungsvorrichtung 100 so ausgelegt sein, dass in dem Nutzdaten-Weiterleitungs-Betriebszustand der zweite Rückwärtspfad 307-2 von dem zweiten Vorwärtspfad 305-2 entkoppelt ist und in dem Mess-Betriebszustand der zweite Rückwärtspfad 307-2 mit dem zweiten Vorwärtspfad 305-2 gekoppelt ist.
  • Gemäß 3a und b kann somit zwischen dem Nutzdaten-Weiterleitungs-Betriebzustand und dem Mess-Betriebszustand umgeschaltet werden, wobei der Nutzdaten-Weiterleitungs-Betriebszustand oder der Mess-Betriebszustand einer ersten Schalterstellung bzw. einer zweiten Schalterstellung von umschaltbaren Schaltern entspricht. In 3a und b ist die erste Schalterstellung, die dem Nutzdaten-Weiterleitungs-Betriebszustand entspricht, mit „BZ1“ bezeichnet, während die zweite Schalterstellung, die dem Mess-Betriebszustand entspricht, mit „BZ2“ bezeichnet ist.
  • Ausführungsbeispiele gemäß 3a und b basieren darauf, die Laufzeitmessung bzw. Laufzeitdifferenzmessung auf eine Frequenzmessung zurückzuführen, da Frequenzen sehr genau bestimmt werden können.
  • In 3a und b ist jeweils eine Anordnung zur Laufzeitmessung für einen Taktpfad dargestellt. Bei dem System kann die eigentliche Frequenzmesseinrichtung auch für beide Taktpfade genutzt werden, wenn im System genügend Zeit vorhanden ist, um die Messungen hintereinander ablaufen zu lassen.
  • Im Folgenden werden weitere Einzelheiten des in 3a und b gezeigten Systems erläutert.
  • Bei Ausführungsbeispielen kann während der Messung der Signallaufzeit am Ende des zu vermessenden zum DCO oder DAC hinlaufenden Taktpfades bzw. Vorwärtspfades ein zur Quelle zurückführender Pfad bzw. Rückwärtspfad angeschlossen werden. Dieser Pfad kann bei Bedarf an- oder abgeschaltet werden, so dass während des normalen Betriebes bzw. während des Nutzdaten-Weiterleitungs-Betriebszustands keine zusätzliche Stromaufnahme und keine Störung durch eine zusätzliche Aktivität anfallen.
  • Für die Messung kann der Ausgang des jeweiligen Rückwärtspfades an der Taktquelle (Takterzeuger) auf den Eingang des jeweiligen hinlaufenden Pfades, ggf. über einen zusätzlichen Inverter, geklemmt werden, so dass jeweils ein geschlossener Ring gebildet wird. Wichtig ist, dass während eines Signalumlaufs innerhalb des geschlossenen Ringes die Gesamtzahl der Invertierungen ungerade ist, so dass dieses Gesamtgebilde einen Ringoszillator bildet und mit seiner Eigenfrequenz schwingt.
  • Die jeweilige Eigenfrequenz einer Oszillation in dem Ringoszillator kann durch einen Frequenzzähler genau gemessen werden. Aus der jeweiligen Frequenz kann die jeweilige Periodendauer und somit die jeweilige Gesamtlaufzeit Tges1 bzw. Tges2 des Signals durch den Ring berechnet werden. Die jeweilige Gesamtlaufzeit ergibt sich aus der jeweiligen Laufzeit für das hinlaufende Signal Tclk1 bzw. Tclk2 und der jeweiligen Laufzeit T_reverse1 bzw. T_reverse2 im Rückwärtspfad (z.B. Tges1 = Tclk1 + T_reverse1 bzw. Tges1 = Tclk2 + T_reverse2).
  • Wenn diese Methode für beide zu vermessenden Pfade angewendet wird, sollte dafür gesorgt werden, dass die Laufzeiten T_reverse1 und T_reverse2 in den Rückwärtspfaden möglichst gleich sind. Dies kann erreicht werden, wenn in den Rückwärtspfaden aus Matching-Gründen bzw. Anpassungsgründen relativ große Strukturen für Leitungen (d.h. relativ große Leitungsbreiten) und eventuell nötige Pufferstufen (z.B. Pufferstufen 350-1, 350-2 in 3a und b) gewählt werden und diese mit möglichst gleichen Betriebsparametern versorgt werden.
  • Wenn die Laufzeit T_reverse1 gleich der Laufzeit T_reverse2 ist, bleibt nach der Differenzbildung von Tges1 und Tges2 der Unterschied der Laufzeiten in den Vorwärtspfaden übrig (z.B. Δ = Tclk1 - Tclk2).
  • Da es bei dem System nicht erforderlich ist, die absoluten Signallaufzeiten anzugleichen, sondern lediglich der Unterschied minimiert werden sollte, kann durch diese Methode genau die richtige Größe ermittelt werden. Die ermittelte Differenz (Δ) kann bei Ausführungsbeispielen als Grundlage für die Einstellung von Phasenselektion-Multiplexern in einem PHASE_SEL - Block (siehe z.B. 6) verwendet werden.
  • Nach der Messung der Laufzeiten und ggf. einer Einstellung der Phasenlage von Taktsignalen zur Taktung der in 3a bzw. b gezeigten Anordnung können zur Aufnahme des normalen Betriebes die Rückwärtspfade abgeschaltet und die Eingänge der hinlaufenden Pfade wieder an die Ausgänge der Taktquelle bzw. des in 3a und b gezeigten Takterzeugers 360 geschaltet werden.
  • Wenn in die Messung auch die jeweilige Signallaufzeit vom finalen Datenregister (finales Kontrollsignalregister) bis zum eigentlichen, die analoge Ausgangsgröße bestimmenden Schaltungselement (lokale Logik bzw. lokales Logikelement) eingehen soll, so kann gemäß weiteren Ausführungsbeispielen für die Messung das finale Kontrollsignalregister oder mindestens ein Flip-Flop (FF) davon transparent geschaltet werden bzw. speziell konfiguriert werden, wie es im Vorhergehenden beschrieben wurde. Mindestens ein FF (z.B. D-FF, D-Flip-Flop) des finalen Kontrollsignalregisters kann dazu beispielsweise einen asynchronen Reseteingang („low-aktiv“ wenn das FF positiv flankengetriggert ist, „high-aktiv“ wenn das FF negativ flankengetriggert ist) erhalten. Während der Messung kann am D-Eingang dieses (D-)FF bzw. am Dateneingang der letzten synchronen Stufe beispielsweise ein konstantes „High-Potential“ (Hochpotential) bzw. eine logische Eins angelegt werden. In der Funktion als Ringoszillator bewirkt eine steigende Taktflanke ein Durchschalten dieser logischen „1“ auf den (D-)FF-Ausgang bzw. auf den Ausgang der letzten synchronen Stufe, die dann bis zum Ende der lokalen Logik läuft, dort in den Rückwärtspfad einläuft und letztendlich durch die insgesamte Invertierung innerhalb der Schleife (Ring) als logische „0“ wieder am Reseteingang des (D-)FF bzw. am Rücksetzeingang der letzten synchronen Stufe ankommt und dort wieder eine logische „0“ am (D-)FF-Ausgang bewirkt. Damit kann trotz des (D-)FF in der Schleife eine Oszillation erreicht werden und die Signallaufzeit auf dem gesamten Vorwärtspfad mit in die Messung einbezogen werden.
  • Durch solch eine Messung der Frequenz kann die Frequenzmesseinrichtung prinzipiell an einer beliebigen Stelle an die oszillierende Schleife angeschlossen werden.
  • 4a und b zeigen jeweils ein Blockdiagramm eines weiteren Ausführungsbeispiels eines ersten bzw. eines zweiten Messpfades 105-1, 105-2 der Signalverarbeitungsvorrichtung 100 gemäß 1 mit einer ersten und einer zweiten Start/Stopp-Zeitmesseinrichtung 450-1, 450-2. Die in 4a und b gezeigten Blöcke 410-1, 420-1, 440-1 bzw. 410-2, 420-2, 440-2 entsprechen im Wesentlichen den in 2 gezeigten Blöcken 210-1, 220-1, 240-1 bzw. 210-2, 220-2, 240-2. Bei Ausführungsbeispielen gemäß 4a und b umfasst der erste Messpfad 105-1 einen ersten Vorwärtspfad 405-1, wobei der erste Vorwärtspfad 405-1 mit einem ersten Rückwärtspfad 407-1 verbindbar ist. Ferner umfasst der zweite Messpfad 105-2 einen zweiten Vorwärtspfad 405-2, wobei der zweite Vorwärtspfad 405-2 mit einem zweiten Rückwärtspfad 407-2 verbindbar ist.
  • Bezug nehmend auf 1, 4a und 4b kann die Laufzeitdifferenzmessvorrichtung 120 eine erste Start/Stopp-Zeitmesseinrichtung 450-1 mit einem ersten Start-Eingang 452-1 und einem ersten Stopp-Eingang 454-1 und eine zweite Start/Stopp-Zeitmesseinrichtung 450-2 mit einem zweiten Start-Eingang 452-2 und einem zweiten Stopp-Eingang 454-2 aufweisen.
  • In 4a ist gezeigt, dass der erste Start-Eingang 452-1 der ersten Start/Stopp-Zeitmesseinrichtung 450-1 mit einem Eingangsknoten 411-1 des ersten Vorwärtspfades 405-1 verbunden ist. Ferner ist der erste Stopp-Eingang 454-1 der ersten Start/Stopp-Zeitmesseinrichtung 450-1 mit dem ersten Rückwärtspfad 407-1 verbunden.
  • In 4b ist gezeigt, dass der zweite Start-Eingang 452-2 der zweiten Start/Stopp-Zeitmesseinrichtung 450-2 mit einem Eingangsknoten 411-2 des zweiten Vorwärtspfades 405-2 verbunden ist. Ferner ist der zweite Stopp-Eingang 454-2 der zweiten Start/Stopp-Zeitmesseinrichtung 450-2 mit dem zweiten Rückwärtspfad 407-2 verbunden.
  • Wie in 4a gezeigt, kann der erste Start-Eingang 452-1 der ersten Start/Stopp-Zeitmesseinrichtung 450-1 mit dem Eingangsknoten 411-1 des ersten Vorwärtspfades 405-1 über eine erste Referenzleitung 403-1 verbunden werden. Ferner kann der zweite Start-Eingang 452-2 der zweiten Start/Stopp-Zeitmesseinrichtung 450-2 mit dem Eingangsknoten 411-2 über eine zweite Referenzleitung 403-2 verbunden werden.
  • Bei Ausführungsbeispielen können die erste Referenzleitung 403-1 und die zweite Referenzleitung 403-2 ausgelegt sein, um entlang der ersten und entlang der zweiten Referenzleitung gleiche Signallaufzeiten zu erhalten.
  • Die in 4a gezeigte erste getaktete digitale Signalpfadschaltung 410-1 kann eine erste Vorverarbeitungseinrichtung 440-1 aufweisen, während die in 4b gezeigte zweite getaktete digitale Signalpfadschaltung 410-2 eine zweite Vorverarbeitungseinrichtung 440-2 aufweisen kann. Hierbei kann die erste Vorverarbeitungseinrichtung 440-1 der ersten getakteten digitalen Signalpfadschaltung 410-1 ausgelegt sein, um ein erstes vorverarbeitetes Datensignal 445-1 zu liefern. Ferner kann die zweite Vorverarbeitungseinrichtung 440-2 der zweiten getakteten digitalen Signalpfadschaltung 410-2 ausgelegt sein, um ein zweites vorverarbeitetes Datensignal 445-2 zu liefern.
  • Bei Ausführungsbeispielen gemäß 4a und b kann die Signalverarbeitungsvorrichtung ferner einen Takterzeuger 460, der mit dem Eingangsknoten 411-1 des ersten Vorwärtspfades 405-1 und dem Eingangsknoten 411-2 des zweiten Vorwärtspfades 405-2 verbunden ist, aufweisen. Insbesondere kann hierbei der Takterzeuger 460 ausgelegt sein, um ein erstes Taktsignal 465-1 (Taktfrequenz fclk1) zur Taktung einer letzten synchronen Stufe 420-1 der ersten getakteten digitalen Signalpfadschaltung 410-1 (siehe 4a) und ein zweites Taktsignal 465-2 (Taktfrequenz fclk2) zur Taktung einer letzten synchronen Stufe 420-2 der zweiten getakteten digitalen Signalpfadschaltung 410-2 (siehe 4b) bereitzustellen.
  • Bei Ausführungsbeispielen gemäß 4a und b kann die letzte synchrone Stufe 420-1 der ersten getakteten digitalen Signalpfadschaltung 410-1 ausgelegt sein, um ein Durchschalten des von der ersten Vorverarbeitungsvorrichtung 440-1 gelieferten ersten vorverarbeiteten Datensignals 445-1 auf den Ausgang der letzten synchronen Stufe 420-1 der ersten getakteten digitalen Signalpfadschaltung 410-1 durch eine Taktflanke des ersten Taktsignals 465-1, die nach Durchlaufen des Vorwärtspfades 405-1 an einem ersten Takteingang 422-1 der letzten synchronen Stufe 420-1 der ersten getakteten digitalen Signalpfadschaltung 410-1 auftritt, auszulösen, so dass das von der letzten synchronen Stufe 420-1 der ersten getakteten digitalen Signalpfadschaltung 410-1 durchgeschaltete erste vorverarbeitete Datensignal 415-1 nach Durchlaufen des Rückwärtspfades 407-1 an dem ersten Stopp-Eingang 454-1 der ersten Start/Stopp-Zeitmesseinrichtung 450-1 auftritt.
  • Ferner kann die letzte synchrone Stufe 420-2 der zweiten getakteten digitalen Signalpfadschaltung 410-2 ausgelegt sein, um ein Durchschalten des von der zweiten Vorverarbeitungsvorrichtung 440-2 gelieferten vorverarbeiteten Datensignals 445-2 auf den Ausgang der letzten synchronen Stufe 420-2 der zweiten getakteten digitalen Signalpfadschaltung 410-2 durch eine Taktflanke des zweiten Taktsignals 465-2, die nach Durchlaufen des Vorwärtspfades 405-2 an einem zweiten Takteingang 422-2 der letzten synchronen Stufe 420-2 der zweiten getakteten digitalen Signalpfadschaltung 410-2 auftritt, auszulösen, so dass das von der letzten synchronen Stufe 420-2 der zweiten getakteten digitalen Signalpfadschaltung 410-2 durchgeschaltete zweite vorverarbeitete Datensignal 415-2 nach Durchlaufen des Rückwärtspfades 407-2 an dem zweiten Stopp-Eingang 454-2 der zweiten Start/Stopp-Zeitmesseinrichtung 450-2 auftritt.
  • Bei Ausführungsbeispielen gemäß 4a und b kann somit prinzipiell eine ähnliche Anordnung mit zusätzlichen rücklaufenden Pfaden wie in 3a und b verwendet werden. Allerdings werden in 4a und b die Ringe nicht geschlossen, sondern am jeweiligen Eingang (Eingangsknoten 411-1, 411-2) der hinlaufenden Pfade kann ein Puls eingespeist werden, so dass die Zeitdifferenz zwischen hinlaufendem Puls und zurückkommenden Puls direkt mit einer Laufzeitmesseinrichtung (z.B. TDC, Time-to-Digital-Converter) digital gemessen werden kann. Die weitere Rechnung und das weitere Vorgehen kann wie im Zusammenhang mit 3a und b beschrieben erfolgen.
  • Bei Ausführungsbeispielen gemäß 4a und b ist es nicht erforderlich, dass das finale Register (letzte synchrone Stufe) umgebaut wird. Durch entsprechende Daten am jeweiligen Registereingang (Dateneingänge 424-1, 424-2 des finalen Registers) kann dafür gesorgt werden, dass auf jeden Fall nach einem Eingangstakt ein logischer „1“-Puls vom Register in die jeweilige lokale Logik gespeist wird und durch den Rückwärtspfad wieder am Messpunkt ankommt.
  • Da hier die Laufzeit direkt gemessen wird, ist es vorteilhaft, wenn die Messeinrichtungen bzw. Start/Stopp-Zeitmesseinrichtungen am Eingang des hinlaufenden Pfades (Vorwärtspfad) und am Ausgang des rücklaufenden Pfades (Rückwärtspfad) in den in 4a und b zu vermessenden Systemen jeweils mit den gleichen Bedingungen angeschlossen sind (z.B. gleiche Leitungslängen, ggf. Isolationsbuffer, etc.), damit die Laufzeiten auf den Messanschlüssen keinen systematischen Offset bzw. keine systematische Abweichung verursachen. Die Messeinrichtungen bzw. Start/Stopp-Zeitmesseinrichtungen sollten bevorzugt in der Nähe des takterzeugenden Systems bzw. des Takterzeugers angeordnet sein.
  • Bei weiteren Ausführungsbeispielen kann (ähnlich wie im Zusammenhang mit 3a und b beschrieben) eine gemeinsam genutzte Zeitmesseinrichtung verwendet werden. Anders ausgedrückt, es ist eine gemeinsame alternierende Nutzung von den beiden Einrichtungen 450-1 bzw. 450-2 (Zeitmesseinrichtungen in 4a und b) in beiden Pfaden möglich, wenn die Eingangsleitungen (z.B. für die Start-/Stopp-Eingänge 452-1, 454-1; 452-2, 454-2) entsprechend gemultiplext auf eine Messeinrichtung geschaltet werden.
  • Dementsprechend zeigt 4c ein Blockdiagramm für eine Implementierung einer gemeinsam genutzten Zeitmesseinrichtung (Start/Stopp-Zeitmesseinrichtung 450-3) gemäß einem Ausführungsbeispiel der Erfindung. In 4c sind außerdem die Blöcke 460 (Takterzeuger), 410-1, 410-2 (erste und zweite getaktete digitale Signalpfadschaltung) und 230-1, 230-2 (DAC und DCO) gezeigt. Bei dem in 4c gezeigten Ausführungsbeispiel umfasst der erste Messpfad 105-1 den ersten Vorwärtspfad 405-1 und den ersten Rückwärtspfad 407-1. Ferner umfasst der zweite Messpfad 105-2 den zweiten Vorwärtspfad 405-2 und den zweiten Rückwärtspfad 407-2.
  • Bezug nehmend auf 1 und 4c kann die Laufzeitdifferenzmessvorrichtung 120 eine gemeinsam genutzte Start/Stopp-Zeitmesseinrichtung 450-3 mit einem Start-Eingang 452 und einem Stopp-Eingang 454 aufweisen.
  • In 4c ist gezeigt, dass der Start-Eingang 452 der Start/Stopp-Zeitmesseinrichtung 450-3 über eine Referenzleitung 403 mit einem Eingangsknoten 411 verbunden ist. Der Eingangsknoten 411 ist wiederum mit dem Takterzeuger 460 verbunden. Der Stopp-Eingang 454 der Start/Stopp-Zeitmesseinrichtung 450-3 kann beispielsweise über einen Schalter 401 mit dem ersten Rückwärtspfad 407-1 oder mit dem zweiten Rückwärtspfad 407-2 gekoppelt werden. Der Schalter 401 kann ausgelegt sein, um die Rückwärtspfade 407-1, 407-2 der Messpfade 105-1, 105-2 jeweils nacheinander mit dem Stopp-Eingang 454 der Start/Stopp-Zeitmesseinrichtung 450-3 zu koppeln und beispielsweise alternierend zwischen diesen Pfaden hin und her zu schalten.
  • Somit kann bei dem in 4c gezeigten Ausführungsbeispiel die Messung (Zeitmessung) in den beiden Messpfaden nacheinander (beispielsweise alternierend) mit einer gemeinsamen Messeinrichtung durchgeführt werden.
  • Alternativ dazu können die beiden Rückwärtspfade 407-1 und 407-2 direkt auf eine gemeinsam genutzte Zeitmesseinrichtung (Laufzeitdifferenzmesseinrichtung) geschaltet werden. Dies wird dadurch ermöglicht, dass die beiden Rückführtakte bzw. Messpfade eine gemeinsame Taktwurzel (Eingangsknoten 411, der mit dem Takterzeuger 460 verbunden ist) in ihrem Vorwärtspfad (405-1, 405-2) haben.
    Dementsprechend zeigt 4d ein Blockdiagramm für eine Implementierung einer gemeinsam genutzten Zeitmesseinrichtung (Start/Stopp-Zeitmesseinrichtung 450-4) gemäß einem weiteren Ausführungsbeispiel der Erfindung. In 4d sind wiederum die Blöcke 460 (Takterzeuger), 410-1, 410-2 (erste und zweite getaktete digitale Signalpfadschaltung) und 230-1, 230-2 (DAC und DCO) gezeigt. Bei dem in 4d gezeigten Ausführungsbeispiel umfasst der erste Messpfad 105-1 den ersten Vorwärtspfad 405-1 und den ersten Rückwärtspfad 407-1. Ferner umfasst der zweite Messpfad 105-2 den zweiten Vorwärtspfad 405-2 und den zweiten Rückwärtspfad 407-2.
  • Bezug nehmend auf 1 und 4d kann die Laufzeitdifferenzmessvorrichtung 120 eine gemeinsam genutzte Start/Stopp-Zeitmesseinrichtung 450-4 mit einem Start-Eingang 452 und einem Stopp-Eingang 454 aufweisen.
  • In 4d ist gezeigt, dass der Start-Eingang 452 der Start/Stopp-Zeitmesseinrichtung 450-4 mit dem zweiten Rückwärtspfad 407-2 und der Stopp-Eingang 454 der Start/Stopp-Zeitmesseinrichtung 450-4 mit dem ersten Rückwärtspfad 407-1 verbunden sind. Die Messpfade 105-1, 105-2, die die Vorwärtspfade 405-1 bzw. 405-2 und die Rückwärtspfade 407-1 bzw. 407-2 umfassen, sind mit einem Eingangsknoten 411 verbunden. Der Eingangsknoten 411 ist wiederum mit dem Takterzeuger 460 verbunden. Wie in 4d gezeigt, sind die beiden Rückwärtspfade bzw. Messpfade gleichzeitig mit dem Stopp-Eingang 454 und dem Start-Eingang 452 der Start/Stopp-Zeitmesseinrichtung 450-4 verbunden.
  • Somit kann bei dem in 4d gezeigten Ausführungsbeispiel die Messung (Zeitmessung) in den beiden Messpfaden gleichzeitig mit einer gemeinsamen Messeinrichtung durchgeführt werden.
  • Da während obiger Messung kein Eingriff in die Vorwärtspfade nötig ist, kann die Messeinrichtung bzw. Laufzeitdifferenzmessvorrichtung auch während des normalen Betriebes dynamisch oder permanent ein-/zugeschaltet werden, um eine kontinuierliche oder wiederkehrende Messung zu ermöglichen.
  • 5 zeigt eine Signalverarbeitungsvorrichtung 500 zur Bereitstellung eines ersten Analogsignals 535-1 und eines zweiten Analogsignals 535-2 mit einem Takterzeuger 560 gemäß einem weiteren Ausführungsbeispiel der Erfindung. Wie in 5 gezeigt, weist die Signalverarbeitungsvorrichtung 500 eine erste getaktete digitale Signalpfadschaltung 510-1, eine zweite getaktete digitale Signalpfadschaltung 510-2 und einen Takterzeuger 560 auf. Hierbei ist die erste getaktete digitale Signalpfadschaltung 510-1 ausgelegt, um erste Digitaldaten 515-1 für die Bereitstellung des ersten Analogsignals 535-1 zu liefern. Ferner ist die zweite getaktete digitale Signalpfadschaltung 510-2 ausgelegt, um zweite Digitaldaten 515-2 für die Bereitstellung des zweiten Analogsignals 535-2 zu liefern.
  • Insbesondere ist der Takterzeuger 560 ausgelegt, um ein erstes Taktsignal 565-1 zur Taktung einer letzten synchronen Stufe 520-1 der ersten getakteten digitalen Signalpfadschaltung 510-1 und ein zweites Taktsignals 565-2 zur Taktung einer letzten synchronen Stufe 520-2 der zweiten getakteten digitalen Signalpfadschaltung 510-2 bereitzustellen.
  • Bei dem in 5 gezeigten Ausführungsbeispiel kann der Takterzeuger 560 ausgelegt sein, um eine relative zeitliche Lage von Taktflanken des ersten Taktsignals 565-1 und Taktflanken des zweiten Taktsignals 565-2 zueinander einzustellen, um eine zeitliche Synchronisation des ersten Analogsignals 535-1 und des zweiten Analogsignals 535-2 zu erreichen.
  • Bezug nehmend auf 5 kann die letzte synchrone Stufe 520-1 der ersten getakteten digitalen Signalpfadschaltung 510-1 der Signalverarbeitungsvorrichtung 500 ausgelegt sein, um die ersten Digitaldaten 515-1 in Abhängigkeit von einem Am-Eingangssignal 501-1 bereitzustellen. Ferner kann die letzte synchrone Stufe 520-2 der zweiten getakteten digitalen Signalpfadschaltung 510-2 ausgelegt sein, um die zweiten Digitaldaten 515-2 in Abhängigkeit von einem PM-Eingangssignal 501-2 bereitzustellen. Es ist außerdem in 5 gezeigt, dass die Signalverarbeitungsvorrichtung 500 ferner einen DAC 530-1 und einen DCO 530-2 aufweisen kann. Hierbei kann der DAC 530-1 ausgelegt sein, um die ersten Digitaldaten 515-1 zu konvertieren, um das erste Analogsignal 535-1 zu liefern. Ferner kann der DCO 530-2 ausgelegt sein, um die zweiten Digitaldaten 515-2 zu konvertieren, um das zweite Analogsignal 535-2 zu liefern.
  • 6 zeigt ein Blockdiagramm eines Ausführungsbeispiels eines Takterzeugers 560 der Signalverarbeitungsvorrichtung 500 gemäß 5 mit einem Takterzeugungs-Flip-Flop 610 und einem Phasenselektor 620. Insbesondere kann der in 6 gezeigte Phasenselektor 620 ausgelegt sein, um ein Steuersignal 602 zu erzeugen, das angibt, bei welcher Taktflanke eines Eingangs-Taktsignals 601 das Takterzeugungs-Flip-Flop 610 umschaltet, um ein Ausgangs-Taktsignal 611 zu erzeugen.
  • In 6 sind außerdem weitere Details des Phasenselektors 620 gezeigt. Bei Ausführungsbeispielen gemäß 6 kann der Phasenselektor 620 eine synchrone Schaltung 630 zur Erzeugung des Steuersignals 602 aufweisen. Hierbei können Flip-Flops 640 der synchronen Schaltung 630 des Phasenselektors 620 so ausgelegt sein können, dass eine Signalverzögerung in denselben beispielsweise mindestens zehnmal so groß ist wie eine Signalverzögerung des Takterzeugungs-Flip-Flops 610. Dies ermöglicht vorteilhaft eine Aufteilung der Signalerzeugung in einen stromsparenden low-performance- bzw. nicht leistungskritischen Teil (Flip-Flops im Phasenselektor) und einen high-performance- bzw. leistungskritischen Teil (Takterzeugungs-Flip-Flops).
  • Wie in 6 gezeigt, kann der Takterzeuger 560 ein weiteres Takterzeugungs-Flip-Flop 612 aufweisen. Ferner kann der Phasenselektor 620 ausgelegt sein, um ein weiteres Steuersignal 603 zu erzeugen, das angibt, bei welcher Taktflanke eines Eingangs-Taktsignals 601 das weitere Takterzeugungs-Flip-Flop 612 umschaltet, um ein weiteres Ausgangs-Taktsignal 613 zu erzeugen.
  • Zusätzlich kann bei Ausführungsbeispielen gemäß 6 der Takterzeuger 560 ein LO-Signal-generierendes-Flip-Flop 614 aufweisen. Ferner kann der Phasenselektor 620 ausgelegt sein, um ein Steuersignal 604 für das LO-Signal-generierende-Flip-Flop 614 zu erzeugen, das angibt, bei welcher Taktflanke eines Eingangs-Taktsignals 601 das LO-Signal-generierende-Flip-Flop 614 umschaltet, um ein Ausgangs-LO-Signal 615 zu erzeugen.
  • Das von dem Takterzeugungs-Flip-Flop 610 erzeugte Ausgangs-Taktsignal 611 und das von dem weiteren Takterzeugungs-Flip-Flop 612 erzeugte weitere Ausgangs-Taktsignal 613 in 6 entsprechen im Wesentlichen dem ersten Taktsignal 565-1 zur Taktung der letzten synchronen Stufe 520-1 der ersten getakteten digitalen Signalpfadschaltung 510-1 und dem zweiten Taktsignal 565-2 zur Taktung der letzten synchronen Stufe 520-2 der zweiten getakteten digitalen Signalpfadschaltung 510-2 in 5. In 6 ist das Ausgangs-Taktsignal 611 mit „clkl“ bezeichnet, während das weitere Ausgangs-Taktsignal 613 mit „clk2“ bezeichnet ist. Die von dem Takterzeuger 560 erzeugten Ausgangs-Taktsignale 611, 613 können dazu verwendet werden, die beiden in 5 gezeigten letzten synchronen Stufen 520-1, 520-2 separat bzw. unabhängig voneinander einzustellen, um die zeitliche Synchronisation der ersten und zweiten Analogsignale 535-1, 535-2 zu erreichen.
  • Im Folgenden wird die Funktionsweise des in 6 gezeigten Takterzeugers 560 bzw. des Takterzeugungssystems näher erläutert. Die in 6 dargestellte Anordnung kann je nach Situation entweder dem in 2 gezeigten Frequenzteiler 250 (Divider) nachgeschaltet sein oder diesen direkt als LOerzeugende Schaltung ersetzen. Bei bevorzugten Ausführungsbeispielen sollte die Frequenz des Eingangssignals (LO-Signal 255 oder zweites Analogsignal 235-2) für den Takterzeuger viermal so hoch sein wie die gewünschte Frequenz der Ausgangs-Taktsignale 611, 613 (clk1, clk2).
  • In 6 sind alle Signale zur besseren Übersicht einphasig gezeichnet. Generell können diese in konkreten Implementierungen auch ganz oder teilweise als differenzielle Signale ausgeführt sein. Das Oszillatorsignal (z.B. LO-Signal 255) wird durch einen Buffer (Puffer, Treiberstufe) 600-1 (ISO_BUF) verstärkt, der gleichzeitig auch die Rückwärtsisolation des Takterzeugungssystems zum Oszillatorkern (z.B. Oszillatorkern 236) darstellt. Der Buffer 600-1 kann dabei galvanisch mit dem Oszillator bzw. DCO verbunden sein oder durch eine kapazitive oder induktive Kopplung an diesen angebunden sein.
  • Der Ausgang des Buffers 600-1 bedient erstens einen Phasenselektor 620 (PHASE_SEL), der keine Anforderungen an ein gutes Phasenrauschen haben muss und deshalb sehr stromsparend aufgebaut werden kann. Die Ausgänge 622 des Phasenselektors 620 dienen als D-Eingänge für die Steuersignale 602, 603 der Treiber-Flip-Flops (Takterzeugungs-Flip-Flops 610, 612) für die Erzeugung der Takte bzw. Taktsignale 611, 613 und des LO-Signals 615 (CLK1_DFF, CLK2_DFF und LO_DFF).
  • Die Takteingänge (C-Eingänge) der D-Flip-Flops (D-FFs) bzw. der Takterzeugungs-Flip-Flops 610, 612 können ebenso wie der Phasenselektor 620 vom Oszillator-Buffer 600-1 und ggf. noch durch weitere in 6 angedeutete Buffer 600-2 verstärkt gespeist werden. Die D-Flip-Flops 610, 612, 614 können entsprechend den Rauschanforderungen an die Takt- und LO-Signale 611, 613, 615 dimensioniert werden.
  • Der Phasenselektor 620 kann mit wenig Stromverbrauch die Signalformen für die Takt- und LO-Signale 611, 613, 615 bereitstellen, die dann in den D-FFs CLK1_DFF 610, CLK2_DFF 612 und LO_DFF 614 mit der Oszillatorfrequenz aufsynchronisiert werden können und somit mit wenig zusätzlichen kaskadierten Rauschbeiträgen erzeugt werden können.
  • Der Phasenselektor 620 enthält intern einen 2Bit breiten Zähler 632, der an seinen beiden Ausgängen 633 gegenüber der Oszillatorfrequenz ein durch zwei und ein durch vier geteiltes Signal zur Verfügung stellt. Durch einen Multiplexer 634 kann eines der beiden Signale ausgewählt werden, ggf. in einem weiteren LOSyncFF-Flip-Flop 636 aufsynchronisiert werden (nur nötig, wenn der Zähler 632 und Multiplexer 634 gegenüber der Oszillatorperiode eine zu lange Signallaufzeit aufweisen) und dann als D-Signal für das außerhalb des Phasenselektors 620 angeordnete D-Flip-Flop LO_DFF 614 für die LO-Signalerzeugung verwendet werden. Mit dem Multiplexer 634 kann ausgewählt werden, ob das LO-Signal 615 beispielsweise ein durch zwei oder ein durch vier geteiltes Oszillatorsignal ist.
  • Das durch vier geteilte Oszillatorsignal kann außerdem in eine Hintereinanderschaltung von zwei weiteren mit der Oszillatorfrequenz getakteten D-Flip-Flops 640 (DelFF1 und DelFF2) eingespeist werden. Die nicht invertierten und invertierten Ausgänge dieser beiden D-FFs können an je einen Multiplexer 638-1, 638-2 angelegt werden, mit denen je eine gewünschte Phasenlage ausgewählt werden kann. Die Multiplexerausgänge können wiederum (nur bei langen Signallaufzeiten durch Multiplexer 638-1, 638-2, etc. nötig) mit je einem weiteren D-Flip-Flop 642-1, 642-2 aufsynchronisiert werden, um dann die D-Eingänge der Flip-Flops (FFs) CLK1_DFF und CLK2_DFF 610, 612 zu speisen.
  • Durch entsprechende Einstellung der Multiplexer 638-1, 638-2 können die Phasenlagen der Takte bzw. Taktsignale 611, 613 zueinander in 90-Grad-Schritten bzw. in Vierteln der Oszillatorperiode eingestellt werden.
  • Außerdem bewirkt die phasenstarre und die feste Frequenzbeziehung aller Signale zueinander eine exakte Vorhersehbarkeit der Signalverläufe für die Modulation der Oszillatorfrequenz und der DAC-Ausgangsgröße, so dass ggf. eine entsprechende Vorkonditionierung im Digitalteil des Systems vorgenommen werden kann.
  • Wenn gemäß Ausführungsbeispielen zwischen die beiden positiv flankengetriggerten D-FFS DelFF1 und DelFF2 und hinter DelFF2 in 6 zusätzlich negativ flankengetriggerte D-FFs eingefügt werden, die FFs CLK1_DFF und CLK2_DFF auf beide Taktflanken reagieren und statt der 4:1-Multiplexer 638-1, 638-2 8:1-Multiplexer verwendet werden, kann die erreichbare Auflösung noch einmal um den Faktor 2 gesteigert werden.
  • Bei weiteren Ausführungsbeispielen ist die Anordnung nicht auf zwei Taktsignale beschränkt. Mit Hilfe zusätzlicher Multiplexer, Synchronisierstufen und weiteren Flip-Flops CLKx_DFFs können weitere benötigte Taktsignale erzeugt werden.
  • Wenn die erreichbare Genauigkeit bzw. die Granularität nicht ausreicht, kann bei weiteren Ausführungsbeispielen durch eine geschaltete, einstellbare Anzahl von weiteren zusätzlich in mindestens eine der Taktleitungen eingefügte Anzahl von Treibern/Verzögerungsstufen 650 eine zusätzliche Laufzeit eingestellt werden, die dann allerdings bedingt durch äußere Einflüsse eine geringere Reproduzierbarkeit hat als die exakt durch die Taktphase bedingte Präzision der direkten CLKx_DFF-Ausgänge.
  • Bezug nehmend auf 5 und 6 kann der takterzeugende Block bzw. Takterzeuger 560 nicht gleichzeitig in der Nähe des Oszillators (DCO) 530-2 und des DAC 530-1 platziert werden, so dass die dann größeren Leitungslängen durch zusätzliches Einfügen von Bufferstufen in die Taktleitungen (zwischen dem Takterzeuger 560 und den letzten synchronen Stufen 510-1 bzw. 510-2) kompensiert werden können, die eine Prozess-, Temperatur- und Versorgungsspannungsabhängige Signalverzögerung bewirken. Zu solch einer Signalverzögerung addiert sich jeweils noch die Signallaufzeit innerhalb der Ansteuerung für DCO und DAC (siehe 2). Da die beiden Taktpfade typischerweise nicht die gleiche Umgebung und ggf. Betriebsbedingung haben, ist deren Verzögerung nur mäßig miteinander korreliert. Ausführungsbeispiele der Erfindung hingegen ermöglichen es, je nach Betriebsfall eine andere optimale relative Phasenlage der Takte zueinander einzustellen, um damit Laufzeitunterschiede auszugleichen.
  • Bei weiteren Ausführungsbeispielen können die Signallaufzeiten mindestens einmalig vor dem Betrieb bestimmt werden und aus deren Differenz mittels eines festen Algorithmus eine optimale Einstellung der Multiplexer 634, 638-1, 638-2 im Phasenselektor 630 und ggf. der Anzahl zusätzlich in die Taktpfade eingeschalteten Treiberstufen getroffen werden.
  • 7 zeigt ein Blockdiagramm eines Ausführungsbeispiels einer Signalverarbeitungsvorrichtung 700 mit einer ersten und einer zweiten einstellbaren Verzögerungseinheit 770-1, 770-2 zur Einstellung einer digitalen Verzögerung. Die in 7 gezeigten Blöcke 710-1, 720-1, 730-1, bzw. 710-2, 720-2, 730-2 entsprechen im Wesentlichen den in 5 gezeigten Blöcken 510-1, 520-1, 530-1 bzw. 510-2, 520-2, 530-2. Wie in 7 gezeigt, weist die Signalverarbeitungsvorrichtung 700 einen CORDIC-Algorithmus-Block 702, eine erste getaktete digitale Signalpfadschaltung 710-1, eine zweite getaktete digitale Signalpfadschaltung 710-2, einen DAC 730-1, einen DCO 730-2, einen Kombinierer 750 und eine Antenne 800 auf. Hierbei arbeiten der CORDIC-Algorithmus-Block 702, die erste getaktete digitale Signalpfadschaltung 710-1 und die zweite getaktete digitale Signalpfadschaltung 710-2 in einem digitalen/synchronen getakteten Bereich, während der DAC 730-1, der DCO 730-2 und der Kombinierer 750 im analogen Bereich arbeiten.
  • Der CORDIC-Algorithmus-Block 702 ist ausgelegt, um Modulationsdaten 701 (z.B. I/Q-Daten) zu verarbeiten, um ein AM-Eingangssignal 711-1 (Amplitudeninformation) und ein PM-Eingangssignal 711-2 (Phaseninformation) zu erhalten. Die erste getaktete digitale Signalpfadschaltung 710-1 ist ausgelegt, um erste Digitaldaten 715-1 für die Bereitstellung eines ersten Analogsignals 735-1 zu liefern. Ferner ist die zweite getaktete digitale Signalpfadschaltung 710-2 ausgelegt, um zweite Digitaldaten 715-2 für die Bereitstellung eines zweiten Analogsignals 735-2 zu liefern. Der DAC 730-1 ist ausgelegt, um die ersten Digitaldaten 715-1, die von der ersten getakteten digitalen Signalpfadschaltung 710-1 geliefert werden, in das erste Analogsignal 735-1 zu konvertieren. Ferner ist der DCO 730-2 ausgelegt, um die zweiten Digitaldaten 715-2, die von der zweiten getakteten digitalen Signalpfadschaltung 710-2 geliefert werden, in das zweite Analogsignal 735-2 zu konvertieren.
  • Bei dem in 7 gezeigten Ausführungsbeispiel ist der Kombinierer 750 ausgelegt, um das erste Analogsignal 735-1 und das zweite Analogsignal 735-2 zu kombinieren, um ein kombiniertes Ausgangssignal 755 zu erhalten.
  • Bei weiteren Ausführungsbeispielen kann die Signalverarbeitungsvorrichtung 700 ferner einen Takterzeuger aufweisen, der ausgelegt ist, um ein erstes Taktsignal 765-1 zur Taktung einer letzten synchronen Stufe 720-1 (finales Register) der ersten getakteten digitalen Signalpfadschaltung 710-1 und ein zweites Taktsignal 765-2 zur Taktung einer letzten synchronen Stufe 720-2 (finales Register) der zweiten getakteten digitalen Signalpfadschaltung 710-2 bereitzustellen.
  • Wie im Vorhergehenden beschrieben, kann der Takterzeuger ausgelegt sein, um eine relative zeitliche Lage von Taktflanken des ersten Taktsignals 765-1 und Taktflanken des zweiten Taktsignals 765-2 zueinander einzustellen, um eine zeitliche Synchronisation des ersten Analogsignals 735-1 und des zweiten Analogsignals 735-2 zu erreichen.
  • Die im digitalen bzw. synchronen getakteten Bereich arbeitende erste getaktete digitale Signalpfadschaltung 710-1 weist eine erste Vorverarbeitungseinrichtung 740-1 und eine letzte synchrone Stufe 720-1 (finales Register) auf, während die im digitalen bzw. synchronen getakteten Bereich arbeitende zweite getaktete digitale Signalpfadschaltung 710-2 eine zweite Vorverarbeitungseinrichtung 740-2 und eine letzte synchrone Stufe 720-2 (finales Register) aufweist. Die letzten synchronen Stufen 720-1, 720-2 bzw. finalen Register der ersten und der zweiten getakteten digitalen Signalpfadschaltung 710-1, 710-2 können über das erste und das zweite Taktsignal 765-1, 765-2 getrennt voneinander getaktet werden.
  • Die erste Vorverarbeitungseinrichtung 740-1 der ersten getakteten digitalen Signalpfadschaltung 710-1 weist einen digitalen AM-Verarbeitungs-Block 742-1 und eine erste einstellbare Verzögerungseinheit 770-1 auf. Ferner weist die zweite Vorverarbeitungseinrichtung 740-2 der zweiten getakteten digitalen Signalpfadschaltung 710-2 einen digitalen PM-Verarbeitungs-Block 742-2, eine zweite einstellbare Verzögerungseinheit 770-2, einen Differenzierer (d/dt) 780 und eine digitale PLL 790 auf. Der digitale AM-Verarbeitungs-Block 742-1 ist ausgelegt, um das AM-Eingangssignal 711-1 zu verarbeiten, während der digitale PM-Verarbeitungs-Block 742-2 ausgelegt ist, um das PM-Eingangssignal 711-2 zu verarbeiten.
  • Bei dem in 7 gezeigten Ausführungsbeispiel kann die erste einstellbare Verzögerungseinheit 770-1 der ersten getakteten digitalen Signalpfadschaltung 710-1 ausgelegt sein, um eine erste digitale Verzögerung einzustellen. Ferner kann die zweite einstellbare Verzögerungseinheit 770-2 der zweiten getakteten digitalen Signalpfadschaltung 710-2 ausgelegt sein, um eine zweite digitale Verzögerung einzustellen. Bei Ausführungsbeispielen können die erste digitale Verzögerung und die zweite digitale Verzögerung nur in Schritten einer Taktperiode des ersten Taktsignals 765-1 bzw. des zweiten Taktsignals 765-2 eingestellt werden.
  • Im Gegensatz dazu kann der Takterzeuger (z.B. der Takterzeuger 560 in 5) ausgelegt sein, um die relative zeitliche Lage von Taktflanken des ersten Taktsignals 765-1 und Taktflanken des zweiten Taktsignals 765-2 mit einer Auflösung, die kleiner als eine Taktperiode des ersten Taktsignals 765-1 oder des zweiten Taktsignals 765-2 ist, einzustellen.
  • Anders ausgedrückt, die erste und die zweite digitale Verzögerung können mit der ersten und der zweiten einstellbaren Verzögerungseinheit 770-1, 770-2 nur relativ grob eingestellt werden, während die relative zeitliche Lage von Taktflanken des ersten Taktsignals 765-1 und Taktflanken des zweiten Taktsignals 765-2 für die beiden letzten synchronen Stufen feiner (d.h. mit einer Auflösung im Sub-Perioden-Bereich) eingestellt werden kann.
  • Innerhalb der zweiten getakteten digitalen Signalpfadschaltung 710-2 kann der Differenzierer 780 ausgelegt sein, um das von der zweiten einstellbaren Verzögerungseinheit 770-2 gelieferte verzögerte Signal zu differenzieren. Ferner kann die digitale PLL 790 der zweiten getakteten digitalen Signalpfadschaltung 710-2 ausgelegt sein, um das von dem Differenzierer 780 gelieferte Signal zu modulieren, um ein moduliertes Signal für den DCO 730-2 bereitzustellen.
  • Wie in 7 gezeigt, kann der im analogen Bereich arbeitende Kombinierer 750 einen Mischer oder einen Multiplizierer 760 aufweisen. Ferner kann der Kombinierer 750 einen analogen AM-Verarbeitungs-Block 752-1 und einen analogen PM-Verarbeitungs-Block 752-2 aufweisen. Hierbei kann der analoge AM-Verarbeitungs-Block 752-1 ausgelegt sein, um das von dem DAC 730-1 bereitgestellte erste Analogsignal 735-1 weiterzuverarbeiten und das weiterverarbeitete Signal für den Mixer bzw. Multiplizierer 760 bereitzustellen. Ferner kann der analoge PM-Verarbeitungs-Block 752-2 ausgelegt sein, um das von dem DCO 730-2 bereitgestellte zweite Analogsignal 735-2 weiterzuverarbeiten und das weiterverarbeitete Signal für den Mixer bzw. Multiplizierer 760 bereitzustellen. Der in 7 gezeigte Mixer/Multiplizierer 760 kann ausgelegt sein, um die von dem analogen Am-Verarbeitungs-Block 752-1 und dem analogen PM-Verarbeitungs-Block 752-2 bereitgestellten weiterverarbeiteten Signale zu mischen bzw. zu multiplizieren, um als kombiniertes Ausgangssignal 755 ein gemischtes bzw. multipliziertes Ausgangssignal zu erhalten. Das kombinierte Ausgangssignal 755 kann schließlich über eine Antenne 800 gesendet werden.
  • Zusammenfassend zeigt 7 eine prinzipielle Anordnung des Systems gemäß einem Ausführungsbeispiel der Erfindung. Die eingangsseitige Modulationsinformation 701 (z.B. Modulationsdaten vom Typ I/Q, I = „Inphase“, Q = „Quadrature phase“) kann in einem CORDIC („Coordinate Rotation Digital Computer“)-Algorithmus-Block 702 in Amplituden- und Phaseninformation 711-1, 711-2 aufgetrennt werden und dann getrennte Signalverarbeitungsketten (z.B. Filter, Pegelanpassungen, etc.) durchlaufen. Die Phaseninformation 711-2 kann dann mit einem Differenzierer 780 differenziert werden und letztendlich dazu dienen, eine PLL 790 mit einem frequenzsteuerbaren Oszillator entsprechend so zu modulieren, dass der Oszillatorausgang die gewünschte Phasenmodulation enthält.
  • Die Amplitudeninformation 711-1 kann nach Durchlaufen weiterer analoger Signalverarbeitungsblöcke in einem Mischer bzw. Multiplizierer 760 mit dem phasenmodulierten sog. LO-Signal (ggf. frequenzgeteilter Oszillatorausgang) zum Sendesignal beispielsweise gemäß Gleichung (1) kombiniert werden.
  • Bei Implementierungen der Architektur können die in 7 gezeigten Schaltungsblöcke bis auf den Oszillatorkern (730-2) und die Amplitudensignalerzeugung im DAC (730-1) synchrone getaktete Digitalschaltungen sein (siehe 2).
  • Für einen korrekten Betrieb der Signalverarbeitungsvorrichtung 700 bzw. der polaren Modulatorarchitektur ist es wichtig, dass am Multiplizierer 760 (MIXER) das weiterverarbeitete Amplitudensignal und das weiterverarbeitete Frequenzsignal zeitlich genau zusammentreffen. Eine bevorzugte Toleranz liegt dabei im Bereich von beispielsweise kleiner einer Nanosekunde.
  • Bezug nehmend auf 2 und 7 sollte bei gleichzeitigem Anliegen des AM- und PM-Signals am Ausgang des Digitalteils folgende Bedingung eingehalten werden: n2 ⋅ Tclk2 + Tprop2 = n1 ⋅ Tclk1 + Tprop1 .
    Figure DE102011081689B4_0002
  • Da n2 und n1 durch die Schaltung von DCO und DAC fest vorgegeben sind und sich aufgrund der Ähnlichkeit der Schaltungsfunktion im DCO und DAC nicht wesentlich voneinander unterscheiden, ist es sinnvoll, bei Ausführungsbeispielen die Parameter Tclk2 und Tclk1 gleich und möglichst klein zu wählen. D.h. der DCO und DAC sollten mit der gleichen, möglichst hohen Frequenz (in Sendeeinrichtungen für Mobilfunksysteme beispielsweise im GHz-Bereich) getaktet werden. Die ggf. verschienen Werte von n2 und n1 können bei der Berechnung der AM- und PM-Information bereits im synchronen Digitalteil berücksichtigt werden. D.h. die berechneten Werte können von vorne herein entsprechend versetzt berechnet und mit einer in der Regel deutlich niedrigeren Taktrate fclk_dig als fclk2 bzw. fclk1 ausgegeben werden.
  • Da fclk_dig in der Regel kleiner ist als fclk2 bzw. fclk1, ist es relativ schwierig, die AM- und PM-Signale im Digitalteil rechnerisch in Bruchteilen einer Nanosekunde gegeneinander zu verschieben. Ausführungsbeispiele der Erfindung hingegen ermöglichen es, bei einer Granularität im Nanosekundenbereich zusätzlich die verbleibende Signalverschiebung durch die digitale Latenz und auch durch die analogen Latenzen Tprop2-Tprop1 auszugleichen.
  • Weiterhin schaffen Ausführungsbeispiele der Erfindung eine Möglichkeit, bestimmte system- und schaltungstechnische Anforderungen zu erfüllen, indem die Phasenlagen von LO-Signal und fclk1 (Takt des AM-Signal-DAC) nicht nur fest zueinander, sondern auch variabel eingestellt werden können, um bei mehrmaligem Einschalten des Systems stets die gleiche Synchronizität im System zu bewahren.
  • Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, so dass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar.
  • Ausführungsbeispiele der Erfindung schaffen ein System zur Erzeugung von verschiedenen Takten bzw. Taktsignalen (CLK1, CLK2) und einem LO-Signal, das ebenfalls als ein Takt angesehen werden kann, wobei das System in einem Polarmodulator für UMTS- und ähnlich breitbandige Sendesysteme eingesetzt werden kann, und wobei deren Erzeugung voneinander getrennt werden kann.
  • Außerdem schaffen Ausführungsbeispiel ein Takterzeugungssystem, das so flexibel ist, dass die gegenseitige Phasenlage der erzeugten Takte variabel programmiert werden kann, um ggf. auf prozess-, temperatur- und versorgungsspannungsabhängige unterschiedliche Werte von Tprop2-Tprop1 flexibel reagieren zu können. Weiterhin kann durch den Einsatz des erfindungsgemäßen Systems speziell in mobilen Applikationen eine möglichst geringe Stromaufnahme erreicht werden. Darüber hinaus kann gleichwohl eine gewisse spektrale Reinheit der erzeugten Takte und des LO-Signals gewährleistet werden.
  • Ausführungsbeispiele der Erfindung schaffen ein Takterzeugungssystem, dass aus einem Oszillatorsignal ein LO-Signal von entweder der halben oder der viertel Frequenz erzeugt und gleichzeitig zwei weitere Taktsignale mit einem Viertel der Oszillatorfrequenz bereitstellt, deren Phasenlagen zueinander und gegenüber dem LO-Signal um ganzzahlige Vielfache der Oszillatorperioden verschoben werden können. Mit einem auf beispielsweise ca. 4GHz schwingenden Oszillator können somit die Taktphasen in 250ps-Schritten gegeneinander verschoben werden.
  • Ausführungsbeispiele der Erfindung ermöglichen es, dass die analogen Signallaufzeiten der Takte zu den analogen Schaltungsblöcken DCO und DAC gemessen werden können, um mit Hilfe der einstellbaren Phasenlagen eine möglichst optimale Kompensation der Laufzeiten zu erreichen.
  • Ausführungsbeispiele der Erfindung schaffen ein Konzept, wie die Signallaufzeiten auf den Taktzuführungen bis zum finalen Register im DCO und DAC bzw. sogar inklusive den Laufzeiten in den Signalführungen innerhalb des DCO bzw. DAC-Analogteils gemessen werden können.
  • Des Weiteren schaffen Ausführungsbeispiele der Erfindung eine Möglichkeit zur Aufteilung der Signalerzeugung in einen stromsparenden, nicht leistungskritischen Teil und einen leistungskritischen Teil.
  • Zusammenfassend schaffen Ausführungsbeispiele der Erfindung eine Möglichkeit zur genauen Einstellung der relativen Phasenlage zweier oder mehrerer Taktsignale und/oder eines lokalen Oszillatorsignals.
  • Ganz allgemein schaffen Ausführungsbeispiele der Erfindung ein Konzept zur Erfassung bzw. Messung der Unterschiede von analogen Signallaufzeiten in verteilten Taktsystemen.

Claims (14)

  1. Signalverarbeitungsvorrichtung (100) zur Bereitstellung eines ersten Analogsignals (135-1) und eines zweiten Analogsignals (135-2), mit folgenden Merkmalen: einer ersten getakteten digitalen Signalpfadschaltung (110-1), die ausgelegt ist, um erste Digitaldaten (115-1) für die Bereitstellung des ersten Analogsignals (135-1) zu liefern; einer zweiten getakteten digitalen Signalpfadschaltung (110-2), die ausgelegt ist, um zweite Digitaldaten (115-2) für die Bereitstellung des zweiten Analogsignals (135-2) zu liefern; einer Laufzeitdifferenzmessvorrichtung (120), die ausgelegt ist, um ein Laufzeitdifferenzmesssignal (125) zu liefern, das eine Differenz zwischen einer Signallaufzeit entlang eines ersten Messpfades (105-1) und einer Signallaufzeit entlang eines zweiten Messpfades (105-2) beschreibt, wobei der erste Messpfad (105-1) eine erste Taktzuführung (205-1), die der ersten getakteten digitalen Signalpfadschaltung (110-1) zugeordnet ist, und einen ersten Vorwärtspfad (305-1), wobei der erste Vorwärtspfad (305-1) mit einem ersten Rückwärtspfad (307-1) verbindbar ist, so dass ein erster geschlossener Ring (309-1) gebildet wird, umfasst, und wobei der zweite Messpfad (105-2) eine zweite Taktzuführung (205-2), die der zweiten getakteten digitalen Signalpfadschaltung (110-2) zugeordnet ist, und einen zweiten Vorwärtspfad (305-2), wobei der zweite Vorwärtspfad (305-2) mit einem zweiten Rückwärtspfad (307-2) verbindbar ist, so dass ein zweiter geschlossener Ring (309-2) gebildet wird, umfasst; wobei die Signalverarbeitungsvorrichtung (100) so ausgelegt ist, dass der erste Vorwärtspfad (305-1) und der erste Rückwärtspfad (307-1) Teil eines ersten Ringoszillators sind, wenn der erste Ring (309-1) geschlossen ist, und so dass der zweite Vorwärtspfad (305-2) und der zweite Rückwärtspfad (307-2) Teil eines zweiten Ringoszillators sind, wenn der zweite Ring (309-2) geschlossen ist; und wobei die Laufzeitdifferenzmessvorrichtung (120) eine Frequenzmesseinrichtung aufweist, die ausgelegt ist, um nacheinander oder gleichzeitig eine Frequenz einer Oszillation in dem ersten Ringoszillator und eine Frequenz einer Oszillation in dem zweiten Ringoszillator zu messen; und wobei die Laufzeitdifferenzmessvorrichtung (120) ausgelegt ist, um basierend auf der ersten gemessenen Frequenz und auf der zweiten gemessenen Frequenz eine Differenz zwischen einer Signallaufzeit entlang des ersten Vorwärtspfades (305-1) und einer Signallaufzeit entlang des zweiten Vorwärtspfades (305-2) zu ermitteln.
  2. Signalverarbeitungsvorrichtung (100) nach Anspruch 1, bei der die erste getaktete digitale Signalpfadschaltung (210-1) eine zugehörige letzte synchrone Stufe (220-1) mit einem ersten Takteingang (222-1) für ein erstes Taktsignal aufweist, und die zweite getaktete digitale Signalpfadschaltung (210-2) eine zugehörige letzte synchrone Stufe (220-2) mit einem zweiten Takteingang (222-2) für ein zweites Taktsignal aufweist; wobei die erste Taktzuführung (205-1) des ersten Messpfades (105-1) mit dem ersten Takteingang (222-1) der letzten synchronen Stufe (220-1) der ersten getakteten digitalen Signalpfadschaltung (210-1) verbunden ist, und wobei die zweite Taktzuführung (205-2) des zweiten Messpfades (105-2) mit dem zweiten Takteingang (222-2) der letzten synchronen Stufe (220-2) der zweiten getakteten digitalen Signalpfadschaltung (210-2) verbunden ist.
  3. Signalverarbeitungsvorrichtung (100) nach Anspruch 1 oder 2, bei der die erste getaktete digitale Signalpfadschaltung (210-1) eine zugehörige letzte synchrone Stufe (220-1) mit einem ersten Takteingang (222-1) für ein erstes Taktsignal aufweist, und die zweite getaktete digitale Signalpfadschaltung (210-2) eine zugehörige letzte synchrone Stufe (220-2) mit einem zweiten Takteingang (222-2) für ein zweites Taktsignal aufweist; wobei die Signalverarbeitungsvorrichtung (100) ferner einen Digital-Analogkonvertierer (230-1) (DAC) mit einem ersten lokalen Logikelement (232-1) aufweist, der ausgelegt ist, um die ersten Digitaldaten (215-1), die von der ersten getakteten digitalen Signalpfadschaltung (210-1) geliefert werden, in das erste Analogsignal (235-1) zu konvertieren, und einen Digital-Gesteuerten-Oszillator (230-2) (DCO) mit einem zweiten lokalen Logikelement (232-2) aufweist, der ausgelegt ist, um die zweiten Digitaldaten (215-2), die von der zweiten getakteten digitalen Signalpfadschaltung (210-2) geliefert werden, in das zweite Analogsignal (235-2) zu konvertieren; wobei der erste Messpfad (105-1) einen ersten Signalweg von einem Ausgang der letzten synchronen Stufe (220-1) der ersten getakteten digitalen Signalpfadschaltung (210-1) bis zu einem Ausgang des ersten lokalen Logikelements (232-1) des Digital-Analogkonvertierers (230-1) (DAC) umfasst, und wobei der zweite Messpfad (105-2) einen zweiten Signalweg von einem Ausgang der letzten synchronen Stufe (220-2) der zweiten getakteten digitalen Signalpfadschaltung (210-2) bis zu einem Ausgang des zweiten lokalen Logikelements (232-2) des Digital-Gesteuerten-Oszillators (230-2) (DCO) umfasst.
  4. Signalverarbeitungsvorrichtung (100) nach Anspruch 1, bei der der erste Vorwärtspfad (305-1) oder der erste Rückwärtspfad (307-1) zumindest einen Inverter (320-1) aufweist, so dass eine Anzahl von Invertern in dem ersten geschlossenen Ring (309-1) ungerade ist, und der zweite Vorwärtspfad (305-2) oder der zweite Rückwärtspfad (307-2) zumindest einen Inverter (320-2) aufweist, so dass eine Anzahl von Invertern in dem zweiten geschlossenen Ring (309-2) ungerade ist.
  5. Signalverarbeitungsvorrichtung (100) nach Anspruch 4, bei der die erste getaktete digitale Signalpfadschaltung (310-1) eine letzte synchrone Stufe (320-1) mit einem ersten Takteingang (322-1) für ein erstes Taktsignal aufweist, und die zweite getaktete digitale Signalpfadschaltung (310-2) eine letzte synchrone Stufe (320-2) mit einem zweiten Takteingang (322-2) für ein zweites Taktsignal aufweist; wobei die erste Taktzuführung (311-1) des ersten Vorwärtspfades (305-1) mit dem ersten Takteingang (222-1) der letzten synchronen Stufe (220-1) der ersten getakteten digitalen Signalpfadschaltung (310-1) verbunden ist, und wobei die zweite Taktzuführung (311-2) des zweiten Vorwärtspfades (305-2) mit dem zweiten Takteingang (222-2) der letzten synchronen Stufe (220-2) der zweiten getakteten digitalen Signalpfadschaltung (310-2) verbunden ist; wobei die Signalverarbeitungsvorrichtung (100) ferner einen ersten Datensignalbereitsteller (330-1), der ausgelegt ist, um ein erstes Datensignal (335-1) zu liefern, aufweist, und wobei der erste Datensignalbereitsteller (330-1) ausgelegt ist, um in einem Nutzdaten-Weiterleitungs-Betriebszustand das erste Datensignal (335-1) in Abhängigkeit von Nutzdaten, die das erste Analogsignal (335-1) beschreiben, bereitzustellen, und um in einem Mess-Betriebszustand als erstes Datensignal (335-1) einen vorgegebenen logischen Wert zu liefern, einen zweiten Datensignalbereitsteller (330-2), der ausgelegt ist, um ein zweites Datensignal (335-2) zu liefern, aufweist; wobei der zweite Datensignalbereitsteller (330-1) ausgelegt ist, um in einem Nutzdaten-Weiterleitungs-Betriebszustand das zweite Datensignal (335-2) in Abhängigkeit von Nutzdaten, die das zweite Analogsignal (235-2) beschreiben, bereitzustellen, und um in einem Mess-Betriebszustand als zweites Datensignal (335-2) einen vorgegebenen logischen Wert zu liefern, wobei die letzte synchrone Stufe (320-1) der ersten getakteten digitalen Signalpfadschaltung (310-1) einen ersten Dateneingang (324-1), der mit dem ersten Datensignalbereitsteller (330-1) verbunden ist, und einen ersten Rücksetzeingang (326-1), der mit der ersten Taktzuführung (311-1) des ersten Vorwärtspfades (305-1) verbindbar ist, aufweist, und wobei die letzte synchrone Stufe (320-2) der zweiten getakteten digitalen Signalpfadschaltung (310-2) einen zweiten Dateneingang (324-2), der mit dem zweiten Datensignalbereitsteller (330-2) verbunden ist, und einen zweiten Rücksetzeingang (326-2), der mit der zweiten Taktzuführung (311-2) des zweiten Vorwärtspfades (305-2) verbindbar ist, aufweist; wobei die letzte synchrone Stufe (320-1) der ersten getakteten digitalen Signalpfadschaltung (310-1) ausgelegt ist, um ein Durchschalten eines an dem ersten Dateneingang (324-1) anliegenden logischen Wertes auf den Ausgang der letzten synchronen Stufe (320-1) der ersten getakteten digitalen Signalpfadschaltung (310-1) durch eine Taktflanke des ersten Taktsignals, die an dem ersten Takteingang (322-1) der letzten synchronen Stufe (320-1) der ersten getakteten digitalen Signalpfadschaltung (310-1) auftritt, auszulösen, und wobei die letzte synchrone Stufe (320-2) der zweiten getakteten digitalen Signalpfadschaltung (310-2) ausgelegt ist, um ein Durchschalten eines an dem zweiten Dateneingang (324-2) anliegenden logischen Wertes auf den Ausgang der letzten synchronen Stufe (320-2) der zweiten getakteten digitalen Signalpfadschaltung (310-2) durch eine Taktflanke des zweiten Taktsignals, die an dem zweiten Takteingang (322-2) der letzten synchronen Stufe (320-2) der zweiten getakteten digitalen Signalpfadschaltung (310-2) auftritt, auszulösen; wobei die letzte synchrone Stufe (320-1) der ersten getakteten digitalen Signalpfadschaltung (310-1) ausgelegt ist, um ein Rücksetzen der letzten synchronen Stufe (320-1) der ersten getakteten digitalen Signalpfadschaltung (310-2) ansprechend auf einen Rücksetzsignalpegel des an der ersten Taktzuführung (311-1) anliegenden ersten Taktsignals zu bewirken; und wobei die letzte synchrone Stufe (320-2) der zweiten getakteten digitalen Signalpfadschaltung (310-2) ausgelegt ist, um ein Rücksetzen der letzten synchronen Stufe (320-2) der zweiten getakteten digitalen Signalpfadschaltung (320-2) ansprechend auf einen Rücksetzsignalpegel des an der zweiten Taktzuführung (311-2) anliegenden zweiten Taktsignals zu bewirken.
  6. Signalverarbeitungsvorrichtung (100) nach Anspruch 5, die ferner einen Takterzeuger (360) aufweist, der ausgelegt ist, um das erste Taktsignal (365-1) zur Taktung der letzten synchronen Stufe (320-1) der ersten getakteten digitalen Signalpfadschaltung (310-1) und das zweite Taktsignal (365-2) zur Taktung der letzten synchronen Stufe (320-2) der zweiten getakteten digitalen Signalpfadschaltung (310-2) bereitzustellen, wobei die Signalverarbeitungsvorrichtung (100) so ausgelegt ist, dass der Takterzeuger (360) in einem Mess-Betriebszustand mit dem ersten Vorwärtspfad (3045-1) und dem zweiten Vorwärtspfad (305-2) gekoppelt ist und in einem Nutzdaten-Weiterleitungs-Betriebszustand von dem ersten Vorwärtspfad (305-1) und dem zweiten Vorwärtspfad (305-2) entkoppelt ist; wobei der erste Datensignalbereitsteller (330-1) ausgelegt ist, um in dem Nutzdaten-Weiterleitungs-Betriebszustand den Rücksetzeingang (326-1) der letzten synchronen Stufe (320-1) der ersten getakteten digitalen Signalpfadschaltung (310-1) in einen inaktiven Zustand zu bringen, und um in dem Mess-Betriebszustand als erstes Datensignal (335-1) einen vorgegebenen logischen Wert zu liefern; wobei der zweite Datensignalbereitsteller (330-2) ausgelegt ist, um in dem Nutzdaten-Weiterleitungs-Betriebszustand den Rücksetzeingang (326-2) der letzten synchronen Stufe (320-2) der zweiten getakteten digitalen Signalpfadschaltung (310-2) in einen inaktiven Zustand zu bringen, und um in dem Mess-Betriebszustand als zweites Datensignal (335-2) einen vorgegebenen logischen Wert zu liefern; wobei die Signalverarbeitungsvorrichtung (100) so ausgelegt ist, dass in dem Nutzdaten-Weiterleitungs-Betriebszustand der erste Rückwärtspfad 307-1) von dem ersten Vorwärtspfad (305-1) entkoppelt ist und in dem Mess-Betriebszustand der erste Rückwärtspfad (307-1) mit dem ersten Vorwärtspfad (305-1) gekoppelt ist, und wobei die Signalverarbeitungsvorrichtung (100) so ausgelegt ist, dass in dem Nutzdaten-Weiterleitungs-Betriebszustand der zweite Rückwärtspfad (307-2) von dem zweiten Vorwärtspfad (305-2) entkoppelt ist und in dem Mess-Betriebszustand der zweite Rückwärtspfad (307-2) mit dem zweiten Vorwärtspfad (305-2) gekoppelt ist.
  7. Signalverarbeitungsvorrichtung (100) zur Bereitstellung eines ersten Analogsignals (135-1) und eines zweiten Analogsignals (135-2), mit folgenden Merkmalen: einer ersten getakteten digitalen Signalpfadschaltung (110-1), die ausgelegt ist, um erste Digitaldaten (115-1) für die Bereitstellung des ersten Analogsignals (135-1) zu liefern; einer zweiten getakteten digitalen Signalpfadschaltung (110-2), die ausgelegt ist, um zweite Digitaldaten (115-2) für die Bereitstellung des zweiten Analogsignals (135-2) zu liefern; einer Laufzeitdifferenzmessvorrichtung (120), die ausgelegt ist, um ein Laufzeitdifferenzmesssignal (125) zu liefern, das eine Differenz zwischen einer Signallaufzeit entlang eines ersten Messpfades (105-1) und einer Signallaufzeit entlang eines zweiten Messpfades (105-2) beschreibt, wobei der erste Messpfad (105-1) eine erste Taktzuführung (205-1), die der ersten getakteten digitalen Signalpfadschaltung (110-1) zugeordnet ist, umfasst, und wobei der zweite Messpfad (105-2) eine zweite Taktzuführung (205-2), die der zweiten getakteten digitalen Signalpfadschaltung (110-2) zugeordnet ist, umfasst; bei der der erste Messpfad (105-1) einen ersten Vorwärtspfad (405-1) umfasst, wobei der erste Vorwärtspfad (405-1) mit einem ersten Rückwärtspfad (407-1) verbindbar ist, und der zweite Messpfad (105-2) einen zweiten Vorwärtspfad (405-2) umfasst, wobei der zweite Vorwärtspfad (405-2) mit einem zweiten Rückwärtspfad (407-2) verbindbar ist; wobei die Laufzeitdifferenzmessvorrichtung (120) eine erste Start/Stopp-Zeitmesseinrichtung (450-1) mit einem ersten Start-Eingang (452-1) und einem ersten Stopp-Eingang (454-1) und eine zweite Start/Stopp-Zeitmesseinrichtung (450-2) mit einem zweiten Start-Eingang (452-2) und einem zweiten Stopp-Eingang (454-2) aufweist, wobei der erste Start-Eingang (452-1) der ersten Start/Stopp-Zeitmesseinrichtung (450-1) mit einem Eingangsknoten (411-1) des ersten Vorwärtspfades (405-1) verbunden ist, und wobei der zweite Start-Eingang (452-2) der zweiten Start/Stopp-Zeitmesseinrichtung (450-2) mit einem Eingangsknoten (411-2) des zweiten Vorwärtspfades (405-2) verbunden ist; wobei der erste Stopp-Eingang (454-1) der ersten Start/Stopp-Zeitmesseinrichtung (450-1) mit dem ersten Rückwärtspfad (407-1) verbunden ist, und wobei der zweite Stopp-Eingang (454-2) der zweiten Start/Stopp-Zeitmesseinrichtung (450-2) mit dem zweiten Rückwärtspfad (407-2) verbunden ist; wobei die erste getaktete digitale Signalpfadschaltung (410-1) eine erste Vorverarbeitungseinrichtung (440-1), die ausgelegt ist, um ein erstes vorverarbeitetes Datensignal (445-1) zu liefern, aufweist, und wobei die zweite getaktete digitale Signalpfadschaltung (410-2) eine zweite Vorverarbeitungseinrichtung (440-2), die ausgelegt ist, um ein zweites vorverarbeitetes Datensignal (445-2) zu liefern, aufweist; wobei die Signalverarbeitungsvorrichtung (100) ferner einen Takterzeuger (460), der mit dem Eingangsknoten (411-1) des ersten Vorwärtspfades (405-1) und des zweiten Vorwärtspfades (405-2) verbunden ist, aufweist, wobei der Takterzeuger (460) ausgelegt ist, um ein erstes Taktsignal (465-1) zur Taktung einer letzten synchronen Stufe (420-1) der ersten getakteten digitalen Signalpfadschaltung (410-1) und ein zweites Taktsignal (465-2) zur Taktung einer letzten synchronen Stufe (420-2) der zweiten getakteten digitalen Signalpfadschaltung (410-2) bereitzustellen; wobei die erste Start/Stopp-Zeitmesseinrichtung (450-1) ausgelegt ist, um eine Zeitmessung ansprechend auf eine Taktflanke des ersten Taktsignals (465-1) zu starten, und wobei die zweite Start/Stopp-Zeitmesseinrichtung (450-2) ausgelegt ist, um eine Zeitmessung ansprechend auf eine Taktflanke des zweiten Taktsignals (465-2) zu starten; wobei die letzte synchrone Stufe (420-1) der ersten getakteten digitalen Signalpfadschaltung (410-1) ausgelegt ist, um ein Durchschalten des von der ersten Vorverarbeitungsvorrichtung (440-1) gelieferten ersten vorverarbeiteten Datensignals (445-1) auf den Ausgang der letzten synchronen Stufe (420-1) der ersten getakteten digitalen Signalpfadschaltung (410-1) durch eine Taktflanke des ersten Taktsignals (465-1), die nach Durchlaufen des Vorwärtspfades (405-1) an einem ersten Takteingang (422-1) der letzten synchronen Stufe (420-1) der ersten getakteten digitalen Signalpfadschaltung (410-1) auftritt, auszulösen, so dass das von der letzten synchronen Stufe (420-1) der ersten getakteten digitalen Signalpfadschaltung (410-1) durchgeschaltete erste vorverarbeitete Datensignal (445-1) nach Durchlaufen des Rückwärtspfades (407-1) an dem ersten Stopp-Eingang (454-1) der ersten Start/Stopp-Zeitmesseinrichtung (450-1) auftritt, und wobei die letzte synchrone Stufe (420-2) der zweiten getakteten digitalen Signalpfadschaltung (410-2) ausgelegt ist, um ein Durchschalten des von der zweiten Vorverarbeitungsvorrichtung (440-2) gelieferten vorverarbeiteten Datensignals (445-2) auf den Ausgang der letzten synchronen Stufe (420-2) der zweiten getakteten digitalen Signalpfadschaltung (410-2) durch eine Taktflanke des zweiten Taktsignals (465-2), die nach Durchlaufen des Vorwärtspfades (405-2) an einem zweiten Takteingang (422-2) der letzten synchronen Stufe (420-2) der zweiten getakteten digitalen Signalpfadschaltung (410-2) auftritt, auszulösen, so dass das von der letzten synchronen Stufe (420-2) der zweiten getakteten digitalen Signalpfadschaltung (410-2) durchgeschaltete zweite vorverarbeitete Datensignal (445-2) nach Durchlaufen des Rückwärtspfades (407-2) an dem zweiten Stopp-Eingang (454-2) der zweiten Start/Stopp-Zeitmesseinrichtung (450-2) auftritt.
  8. Signalverarbeitungsvorrichtung (100) nach einem der Ansprüche 1 bis 7, wobei die erste Taktzuführung (205-1) des ersten Messpfades (105-1) einer letzten synchronen Stufe (220-1) der ersten getakteten digitalen Signalpfadschaltung (210-1) zugeordnet ist, und wobei die zweite Taktzuführung (205-2) des zweiten Messpfades (105-2) einer letzten synchronen Stufe (220-2) der zweiten getakteten digitalen Signalpfadschaltung (210-2) zugeordnet ist.
  9. Signalverarbeitungsvorrichtung (700) nach einem der Ansprüche 1 bis 8, die ferner einen Digital-Analogkonvertierer (730-1) (DAC), des ausgelegt ist, um die ersten Digitaldaten (715-1), die von der ersten getakteten digitalen Signalpfadschaltung (710-1) geliefert werden, in das erste Analogsignal (735-1) zu konvertieren, aufweist, und einen Digital-Gesteuerten-Oszillator (730-2) (DCO), der ausgelegt ist, um die zweiten Digitaldaten (715-2), die von der zweiten getakteten digitalen Signalpfadschaltung (710-2) geliefert werden, in das zweite Analogsignal (735-2) zu konvertieren, aufweist, und die ferner einen Kombinierer (750), der ausgelegt ist, um das erste Analogsignal (735-1) und das zweite Analogsignal (735-2) zu kombinieren, um ein kombiniertes Ausgangssignal (755) zu erhalten, aufweist.
  10. Signalverarbeitungsvorrichtung (700) nach Anspruch 9, bei der der Kombinierer (750) einen Mischer oder einen Multiplizierer (760) aufweist.
  11. Signalverarbeitungsvorrichtung (100) nach einem der Ansprüche 1 bis 10, wobei das von der Laufzeitdifferenzmessvorrichtung (120) gelieferte Laufzeitdifferenzmesssignal (125) eine Differenz zwischen der Signallaufzeit entlang der ersten Taktzuführung (205-1) und der Signallaufzeit entlang der zweiten Taktzuführung (205-2) beschreibt.
  12. Signalverarbeitungsvorrichtung (700) nach Anspruch 10, bei der die erste getaktete digitale Signalpfadschaltung (710-1) eine erste einstellbare Verzögerungseinheit (770-1), die ausgelegt ist, um eine erste digitale Verzögerung einzustellen, aufweist, und die zweite getaktete digitale Signalpfadschaltung (710-2) eine zweite einstellbare Verzögerungseinheit (770-2), die ausgelegt ist, um eine zweite digitale Verzögerung einzustellen, aufweist, wobei die erste digitale Verzögerung nur in Schritten einer Taktperiode des ersten Taktsignals (765-1) einstellbar ist, und wobei die zweite digitale Verzögerung nur in Schritten einer Taktperiode des zweiten Taktsignals (765-2) einstellbar ist; und wobei der Takterzeuger (500) ausgelegt ist, um die relative zeitliche Lage von Taktflanken des ersten Taktsignals (765-1) und Taktflanken des zweiten Taktsignals (765-2) mit einer Auflösung, die kleiner als eine Taktperiode des ersten Taktsignals (765-1) oder des zweiten Taktsignals (765-2) ist, einzustellen.
  13. Signalverarbeitungsvorrichtung (500) zur Bereitstellung eines ersten Analogsignals (535-1) und eines zweiten Analogsignals (535-2), mit folgenden Merkmalen: einer ersten getakteten digitalen Signalpfadschaltung (510-1), die ausgelegt ist, um erste Digitaldaten (515-1) für die Bereitstellung des ersten Analogsignals (535-1) zu liefern; einer zweiten getakteten digitalen Signalpfadschaltung (510-2), die ausgelegt ist, um zweite Digitaldaten (515-2) für die Bereitstellung des zweiten Analogsignals (535-2) zu liefern; und einem Takterzeuger (560), der ausgelegt ist, um ein erstes Taktsignal (565-1) zur Taktung einer letzten synchronen Stufe (520-1) der ersten getakteten digitalen Signalpfadschaltung (510-1) und ein zweites Taktsignal (565-2) zur Taktung einer letzten synchronen Stufe (520-2) der zweiten getakteten digitalen Signalpfadschaltung (510-2) bereitzustellen, wobei der Takterzeuger (560) ausgelegt ist, um eine relative zeitliche Lage von Taktflanken des ersten Taktsignals (565-1) und Taktflanken des zweiten Taktsignals (565-2) zueinander einzustellen, um eine zeitliche Synchronisation des ersten Analogsignal (535-1) und des zweiten Analogsignals (535-2) zu erreichen; bei der der Takterzeuger (560) ein Takterzeugungs-Flip-Flop (610) und einen Phasenselektor (620) aufweist, wobei der Phasenselektor (620) ausgelegt ist, um ein Steuersignal (602) zu erzeugen, das angibt, bei welcher Taktflanke eines Eingangstaktsignals (601) das Takterzeugungs-Flip-Flop (610) umschaltet, um ein Ausgangs-Taktsignal (611) zu erzeugen, wobei der Phasenselektor (620) eine synchrone Schaltung (630) zur Erzeugung des Steuersignals (602) aufweist, wobei Flip-Flops (640) der synchronen Schaltung (630) des Phasenselektors (620) so ausgelegt sind, dass eine Signalverzögerung in den Flip-Flops (640) der synchronen Schaltung (630) des Phasenselektors (620) mindestens 10 Mal so groß ist wie eine Signalverzögerung des Takterzeugungs-Flip-Flops (610).
  14. Verfahren zur Bereitstellung eines ersten Analogsignals und eines zweiten Analogsignals (135-2), mit folgenden Schritten: getaktetes Schalten einer ersten getakteten digitalen Signalpfadschaltung (110-1), um erste Digitaldaten (115-1) für die Bereitstellung des ersten Analogsignals (135-1) zu liefern; getaktetes Schalten einer zweiten getakteten digitalen Signalpfadschaltung (110-2), um zweite Digitaldaten (115-2) für die Bereitstellung des zweiten Analogsignals (135-2) zu liefern; und Messen einer Differenz zwischen einer Signallaufzeit entlang eines ersten Messpfades (105-1) und einer Signallaufzeit entlang eines zweiten Messpfades (105-2), um ein Laufzeitdifferenzmesssignal (125) zu liefern, wobei der erste Messpfad (105-1) eine erste Taktzuführung (205-1), die der ersten getakteten digitalen Signalpfadschaltung (110-1) zugeordnet ist, und einen ersten Vorwärtspfad (305-1), wobei der erste Vorwärtspfad (305-1) mit einem ersten Rückwärtspfad (307-1) verbindbar ist, so dass ein erster geschlossener Ring (309-1) gebildet wird, umfasst, und wobei der zweite Messpfad (105-2) eine zweite Taktzuführung (205-2), die der zweiten getakteten digitalen Signalpfadschaltung (110-2) zugeordnet ist, und einen zweiten Vorwärtspfad (305-2), wobei der zweite Vorwärtspfad (305-2) mit einem zweiten Rückwärtspfad (307-2) verbindbar ist, so dass ein zweiter geschlossener Ring (309-2) gebildet wird, umfasst; wobei der erste Vorwärtspfad (305-1) und der erste Rückwärtspfad (307-1) Teil eines ersten Ringoszillators sind, wenn der erste Ring (309-1) geschlossen ist, und der zweite Vorwärtspfad (305-2) und der zweite Rückwärtspfad (307-2) Teil eines zweiten Ringoszillators sind, wenn der zweite Ring (309-2) geschlossen ist; Messen nacheinander oder gleichzeitig einer Frequenz einer Oszillation in dem ersten Ringoszillator und einer Frequenz einer Oszillation in dem zweiten Ringoszillator; und Ermitteln des Laufzeitdifferenzsignals basierend auf der ersten gemessenen Frequenz und auf der zweiten gemessenen Frequenz.
DE102011081689.5A 2011-08-26 2011-08-26 Signalverarbeitungsvorrichtung und verfahren zur bereitstellung eines ersten analogsignals und eines zweiten analogsignals Active DE102011081689B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102011081689.5A DE102011081689B4 (de) 2011-08-26 2011-08-26 Signalverarbeitungsvorrichtung und verfahren zur bereitstellung eines ersten analogsignals und eines zweiten analogsignals
US13/589,486 US8761697B2 (en) 2011-08-26 2012-08-20 Signal processing device and method for providing a first analog signal and a second analog signal
CN201210434372.6A CN103023854B (zh) 2011-08-26 2012-08-24 用于提供第一模拟信号和第二模拟信号的信号处理装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011081689.5A DE102011081689B4 (de) 2011-08-26 2011-08-26 Signalverarbeitungsvorrichtung und verfahren zur bereitstellung eines ersten analogsignals und eines zweiten analogsignals

Publications (2)

Publication Number Publication Date
DE102011081689A1 DE102011081689A1 (de) 2013-02-28
DE102011081689B4 true DE102011081689B4 (de) 2020-07-02

Family

ID=47664943

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011081689.5A Active DE102011081689B4 (de) 2011-08-26 2011-08-26 Signalverarbeitungsvorrichtung und verfahren zur bereitstellung eines ersten analogsignals und eines zweiten analogsignals

Country Status (3)

Country Link
US (1) US8761697B2 (de)
CN (1) CN103023854B (de)
DE (1) DE102011081689B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103645658B (zh) * 2013-11-25 2016-02-10 北京经纬恒润科技有限公司 一种多片信号转换器的相位同步方法、装置及fpga控制器
EP3267578B1 (de) * 2016-07-08 2023-04-19 IMEC vzw Polarsender und verfahren zur erzeugung eines sendesignals über einen polarsender
CN107359946B (zh) * 2016-11-07 2020-09-15 天地融科技股份有限公司 一种电路延时自检测方法、装置和系统
JP6939261B2 (ja) * 2017-08-29 2021-09-22 セイコーエプソン株式会社 時間デジタル変換回路、回路装置、物理量測定装置、電子機器及び移動体
FR3091433B1 (fr) * 2018-12-28 2020-12-18 St Microelectronics Sa Dispositif électronique formant un convertisseur numérique-analogique et un mélangeur

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050047532A1 (en) 2003-08-25 2005-03-03 Robert Servilio Apparatus, methods and articles of manufacture for dynamic differential delay correction
US20060246856A1 (en) 2003-08-07 2006-11-02 Matsushita Electric Industrial Co., Ltd Transmitter apparatus
WO2008106415A1 (en) 2007-02-27 2008-09-04 Texas Instruments Incorporated System and method for time aligning signals in transmitters
DE102008027774A1 (de) 2007-06-18 2008-12-24 Infineon Technologies Ag Vorrichtungen und Verfahren zur Signalmodulation
US20100124889A1 (en) 2008-11-17 2010-05-20 Matsushita Electric Industrial Co., Ltd. Adaptive delay alignment in polar transmitters
DE102010064212A1 (de) 2009-12-29 2011-06-30 Infineon Technologies AG, 85579 Verfahren und Vorrichtung zum Modifizieren einer Charakteristik eines komplexwertigen Signals

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342969B2 (en) * 2003-07-28 2008-03-11 Intel Corporation Signaling with multiple clocks
US7359680B2 (en) * 2004-09-14 2008-04-15 Telefonaktiebolaget Lm Ericsson (Publ) Delay calibration in polar modulation transmitters
US7715808B2 (en) * 2005-04-28 2010-05-11 Panasonic Corporation Polar modulating circuit, polar coordinate modulating method, integrated circuit and radio transmission device
CN101233681B (zh) * 2005-07-27 2011-08-10 Nxp股份有限公司 具有差分通道延迟补偿的rf发射机
JP4903718B2 (ja) * 2005-12-27 2012-03-28 パナソニック株式会社 マルチモード対応極座標変調送信装置、及び、マルチモード無線通信方法
US7817747B2 (en) * 2006-02-15 2010-10-19 Texas Instruments Incorporated Precise delay alignment between amplitude and phase/frequency modulation paths in a digital polar transmitter
US20070189431A1 (en) * 2006-02-15 2007-08-16 Texas Instruments Incorporated Delay alignment in a closed loop two-point modulation all digital phase locked loop
US8170494B2 (en) * 2008-06-12 2012-05-01 Qualcomm Atheros, Inc. Synthesizer and modulator for a wireless transceiver
US8514972B2 (en) * 2009-12-15 2013-08-20 Electronics And Telecommunications Research Institute Apparatus and method for compensating for delay mismatch between amplitude component signal and phase component signal
JP2011188123A (ja) * 2010-03-05 2011-09-22 Panasonic Corp ポーラ変調方式を用いた送信回路及び通信機器
US8373472B2 (en) * 2011-06-20 2013-02-12 Intel Mobile Communications GmbH Digital PLL with automatic clock alignment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060246856A1 (en) 2003-08-07 2006-11-02 Matsushita Electric Industrial Co., Ltd Transmitter apparatus
US20050047532A1 (en) 2003-08-25 2005-03-03 Robert Servilio Apparatus, methods and articles of manufacture for dynamic differential delay correction
WO2008106415A1 (en) 2007-02-27 2008-09-04 Texas Instruments Incorporated System and method for time aligning signals in transmitters
DE102008027774A1 (de) 2007-06-18 2008-12-24 Infineon Technologies Ag Vorrichtungen und Verfahren zur Signalmodulation
US20100124889A1 (en) 2008-11-17 2010-05-20 Matsushita Electric Industrial Co., Ltd. Adaptive delay alignment in polar transmitters
DE102010064212A1 (de) 2009-12-29 2011-06-30 Infineon Technologies AG, 85579 Verfahren und Vorrichtung zum Modifizieren einer Charakteristik eines komplexwertigen Signals

Also Published As

Publication number Publication date
US20130052972A1 (en) 2013-02-28
CN103023854B (zh) 2016-04-27
DE102011081689A1 (de) 2013-02-28
CN103023854A (zh) 2013-04-03
US8761697B2 (en) 2014-06-24

Similar Documents

Publication Publication Date Title
DE102011081689B4 (de) Signalverarbeitungsvorrichtung und verfahren zur bereitstellung eines ersten analogsignals und eines zweiten analogsignals
DE102008045570B4 (de) Digitaler LINC- (linear amplification with non-linear components) Transmitter
DE102004060698B3 (de) Polarmodulator und Verfahren zur Modulation eines Signals
CN102882519B (zh) 可调节延迟器、用于延迟输入信号的方法及极坐标传送器
DE102012210405A1 (de) Digitale pll mit automatischer taktausrichtung
DE102012106101B4 (de) Empfängerschaltungen, Schaltung und Verfahren zum Testen eines oder mehrerer Empfangswege einer Empfängerschaltung
DE102012222952B4 (de) Verfahren und Vermögen, um DCO-Frequenzverzerrungen unter Verwendung eines DPLL zu messen und zu kompensieren
DE102009029425B4 (de) Sprunglose Phasenmodulation in einer Polarmodulationsumgebung
US8278987B2 (en) Duty cycle based phase interpolators and methods for use
DE102012222977B4 (de) Adaptive Kompensation von nicht linearer Frequenzverzerrung bei Polarsendern basierend auf einer Abschätzung nach der Methode der kleinsten Quadrate
WO2011101305A1 (en) Down-conversion using square wave local oscillator signals
DE102011087204B4 (de) Kommunikationsvorrichtung, die mehrere lo-empfänger aufweist
DE3326147A1 (de) Signalgenerator
DE602004007868T2 (de) Lokaloszillator für einen harmonischen Mischer mit Unterdrückung der Spiegelfrequenz
DE112016007282T5 (de) Modulationsschaltung mit N,5-Teilung
DE102020000629B4 (de) Digitaler hochgeschwindigkeitssender für drahtlose kommunikationssysteme
DE2715741C2 (de) Schaltungsanordnung zur Übertragung von stereophonen Signalen
DE102009043078A1 (de) Digitalphasenrückkopplung zum Bestimmen einer Phasenverzerrung
DE102015107198A1 (de) System und verfahren zum erzeugen eines datenabhängigen taktes für einen dac in einem modulator
DE102020206800B4 (de) Phasenschieberkonzept und Radartransmitterkonzept
DE102008049666B4 (de) Digitale Modulation
DE102012108547A1 (de) Breitbandiger LC-I/Q-Phasenverschieber mit niedrigem Verlust
JP6445286B2 (ja) 位相検出器、位相調整回路、受信器及び送信器
EP3411955B1 (de) Schaltungsanordnung und verfahren zur erzeugung eines hochfrequenten, analogen sendesignals mit verringerten störsignalen
DE102014116667A1 (de) Verfahren und Vorrichtungen zur Bereitstellung von Schnittpunktinformation

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER, DE

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final