DE102011054380A1 - Speicherschaltungen, -systeme und -module zum Durchführen von DRAM-Wiederauffrischungsoperationen und Betriebsverfahren derselben - Google Patents

Speicherschaltungen, -systeme und -module zum Durchführen von DRAM-Wiederauffrischungsoperationen und Betriebsverfahren derselben Download PDF

Info

Publication number
DE102011054380A1
DE102011054380A1 DE102011054380A DE102011054380A DE102011054380A1 DE 102011054380 A1 DE102011054380 A1 DE 102011054380A1 DE 102011054380 A DE102011054380 A DE 102011054380A DE 102011054380 A DE102011054380 A DE 102011054380A DE 102011054380 A1 DE102011054380 A1 DE 102011054380A1
Authority
DE
Germany
Prior art keywords
refresh
memory
pagem
page1
time interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011054380A
Other languages
English (en)
Inventor
Chul-Woo Park
Young-Hyun Jun
Joo-Sun Choi
Hong-Sun Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100102515A external-priority patent/KR101796116B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102011054380A1 publication Critical patent/DE102011054380A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

Ein Speichermodul (1000) kann eine Mehrzahl von dynamischen Speichervorrichtungen (1200_1 bis 1200_n) enthalten, wobei jede ein dynamisches Speicherzellenfeld (1210) mit jeweiligen Bereichen (PAGE1 bis PAGEm) darin enthalten kann, wobei die Mehrzahl von dynamischen Speichervorrichtungen (1200_1 bis 1200_n) konfiguriert sein kann zum Betreiben der jeweiligen Bereiche (PAGE1 bis PAGEm) als Antwort auf einen Befehl (CMD_Ref). Eine DRAM-Verwaltungseinheit (1100) kann auf dem Modul (1000) und mit der Mehrzahl von dynamischen Speichervorrichtungen (1200_1 bis 1200_n) gekoppelt sein, und kann eine Speicherschaltung (1130) für Speichervorrichtungs-Betriebsparameter enthalten, die konfiguriert ist zum Speichern von Speichervorrichtungs-Betriebsparametern für jeweilige Bereiche (PAGE1 bis PAGEm) zum Beeinflussen des Betriebs der jeweiligen Bereiche (PAGE1 bis PAGEm) als Antwort auf den Befehl (CMD_Ref).

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht den Nutzen der koreanischen Patentanmeldung mit der Anmeldenummer 10-2010-0102515 , die am 20. Oktober 2010 beim Koreanischen Amt für Geistiges Eigentum eingereicht wurde, wobei der gesamte Inhalt durch Inbezugnahme hier mit aufgenommen wird.
  • HINTERGRUND
  • Das erfinderische Konzept bezieht sich auf das Gebiet der Halbleitervorrichtungen und insbesondere auf die Wiederauffrischung für dynamische Direktzugriffsspeichervorrichtungen.
  • Bei elektronischen Hochleistungssystemen oft verwendete Halbleitervorrichtungen haben sich stark verbessert sowohl bezüglich ihrer Kapazität als auch ihrer Geschwindigkeit. Ein dynamischer Direktzugriffsspeicher (DRAM) ist ein flüchtiger Speicher, der Ladung in Kondensatoren entsprechende Daten speichert. Die in dem Kondensator gespeicherte Ladung kann entweichen, so dass die darin gespeicherten Daten nur für eine begrenzte Zeit gehalten werden können bevor eine Verschlechterung soweit auftritt, dass der Zustand der Daten unzuverlässig sein kann.
  • Verschiedene Strategien wurden zum Erhalt der Daten in DRAMs implementiert. Zur allgemeinen Verwendung des DRAM in verschiedenen Bereichen werden die meisten der verschiedenen Methoden ausgeführt durch eine Speichersteuerung oder eine Zentraleinheit (CPU).
  • KURZDARSTELLUNG
  • Ausführungsformen gemäß dem erfinderischen Konzept können Speicherschaltungen, -systeme und -module zum Durchführen von DRAM-Wiederauffrischungsoperationen sowie Verfahren zum Betrieben bereitstellen. Gemäß diesen Ausführungsformen kann ein Speichermodul eine Mehrzahl von dynamischen Speichervorrichtungen enthalten, die jede ein dynamisches Speicherzellenfeld mit entsprechenden Bereichen darin enthalten, wobei die Mehrzahl von dynamischen Speichervorrichtungen ausgebildet sein kann zum Betreiben der entsprechenden Bereiche als Antwort auf einen Befehl. Eine DRAM-Verwaltungseinheit kann auf dem Modul und an die Mehrzahl von dynamischen Speichervorrichtungen gekoppelt sein, und kann eine Speicherschaltung für Speichervorrichtungs-Betriebsparameter enthalten, die dafür eingerichtet ist, Speichervorrichtungs-Betriebsparameter für die entsprechenden Bereiche zu speichern, um den Betrieb der jeweiligen Bereiche als Antwort auf den Befehl zu beeinflussen.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept können die Speichervorrichtungs-Betriebsparameter Wiederauffrischungs-Betriebsparameter zum Beeinflussen der in den jeweiligen Bereichen durchgeführten Wiederauffrischungs-Operationen enthalten. Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann die DRAM-Verwaltungseinheit ausgebildet sein zum Steuern des Wiederauffrischens für einen ersten Bereich als Antwort auf einen ersten Wiederauffrischungs-Betriebsparameter, der mit dem ersten Bereich verknüpft ist, und zum Steuern des Wiederauffrischens für einen zweiten Bereich als Antwort auf einen zweiten Wiederauffrischungs-Betriebsparameter, der mit dem zweiten Bereich verknüpft ist.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann eine dynamische Speicherverwaltungsschaltung eine Speicherschaltung für Dynamische-Direktzugriffsspeicher(DRAM)-Betriebsparameter enthalten, welche in einer DRAM-Verwaltungseinheit enthalten ist, wobei die Speicherschaltung für DRAM-Betriebsparameter eingerichtet werden kann zum Speichern von Wiederauffrischungs-Betriebsparametern für bestimmte Bereiche des DRAM, die konfiguriert sind zum getrennten Beeinflussen von Wiederauffrischungs-Operationen der jeweiligen Bereiche.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept können die Wiederauffrischungs-Betriebsparameter Wiederauffrischungs-Feldwerte enthalten, die dafür konfiguriert sind, für jeden Bereich anzuzeigen, ob eine angeforderte Wiederauffrischungs-Operation für jeden Bereich durchgeführt werden wird auf der Grundlage eines Vergleichs der Wiederauffrischungs-Feldwerte für jeden Bereich mit einem Master-Zeitintervall-Flag, das einen gegenwärtigen Abschnitt des Wiederauffrischungs-Zeitintervalls angezeigt.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept wird die angeforderte Wiederauffrischungs-Operation durchgeführt, wenn der Wiederauffrischungs-Feldwert für einen assoziierten Bereich zu dem Master-Zeitintervallflag passt, und wird nicht durchgeführt, wenn der Wiederauffrischungs-Feldwert für den assoziierten Bereich nicht zu dem Master-Zeitintervall-Flag passt. Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann das den gegenwärtigen Abschnitt des Wiederauffrischungs-Zeitintervalls anzeigende Master-Zeitintervallflag eine erste Hälfte des Wiederauffrischungs-Zeitintervalls oder eine zweite Hälfte des Wiederauffrischungs-Zeitintervalls sein. Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann eine Wiederauffrischungs-Treiberschaltung operativ an die Speicherschaltung für DRAM-Betriebsparameter gekoppelt sein, und kann eingerichtet sein zum Invertieren des Wiederauffrischungs-Feldwertes für einen Bereich, auf den eine gegenwärtige Operation gerichtet ist, wenn eine Adresse für die gegenwärtige Operation für eine Wiederauffrischungs-Anforderung später geplant ist während des gegenwärtigen Abschnittes des Wiederauffrischung, basierend auf dem Vergleich Zeitintervalls auf der Grundlage des Vergleichs mit dem Master-Zeitintervall-Flag.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann eine Wiederauffrischungs-Treiberschaltung operativ gekoppelt sein an die Speicherschaltungen für DRAM-Betriebsparameter, die dafür eingerichtet sein kann, den Wiederauffrischungs-Feldwert für einen Bereich, auf den eine gegenwärtige Operation gerichtet ist, zu invertieren, wenn eine Adresse für die gegenwärtige Operation vorgesehen war für eine Wiederauffrischungs-Anforderung früher in einem gegenwärtigen Abschnitt des Wiederauffrischungs-Zeitintervalls, aber ausgelassen wurde auf der Grundlage des Vergleichs mit dem Master-Zeitintervallflag.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept können die Wiederauffrischungs-Betriebsparameter duale Speicherungsfeldwerte enthalten, die dafür eingerichtet sind, für jeden Bereich eines von einer Mehrzahl von verschiedenen Wiederauffrischungs-Zeitintervallen zur Verwendung damit anzuzeigen. Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept können die dualen Speicherfeldwerte Bereichen zugeordnet sein auf der Grundlage von Datenspeicherung für Zellen in den jeweiligen Bereichen als eine Funktion der Wiederauffrischungs-Frequenz.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept wird ein erster Bereich mit geringerer Datenspeicherung dualen Speicherungsfeldwerten zugeordnet, die eine häufigere Wiederauffrischung anzeigen, und wird ein zweiter Bereich mit einer größeren Datenspeicherung dualen Speicherungsfeldwerten zugeordnet, die eine geringere Häufigkeit der Wiederauffrischung anzeigen als der erste Bereich. Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept können die Wiederauffrischungs-Betriebsparameter duale Speicherungsfeldwerte sein, die dafür konfiguriert sind, für jeden Bereich anzuzeigen, ob eine angeforderte Wiederauffrischungs-Operation für jeden Bereich durchgeführt wird auf der Grundlage eines Vergleichs der dualen Speicherungsfeldwerte für jeden Bereich mit Master-Zeitintervallflags, die einen gegenwärtigen Abschnitt eines Niederfrequenz-Wiederauffrischungs-Zeitintervalls anzeigen.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann die angewiesene Operation immer durchgeführt werden, wenn der duale Speicherungs-Feldwert für einen assoziierten Bereich, für den die Wiederauffrischungs-Operation angewiesen ist ein Höchstfrequenz-Wiederauffrischungs-Zeitintervall aufweist, dass geringer ist als das Niederfrequenz-Wiederauffrischungs-Zeitintervall. Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann die angewiesene Wiederauffrischungs-Operation durchgeführt werden, wenn der duale Speicherungs-Feldwert für einen assoziierten Bereich, für den die Wiederauffrischungs-Operation angewiesen ist, zu den Master-Zeitintervall-Flags passt, und nicht durchgeführt wird, wenn der duale Speicherungs-Feldwert nicht zu den Master-Zeitintervall-Flags passt.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann die angewiesene Wiederauffrischungs-Operation durchgeführt werden, wenn der duale Speicherungsfeldwert für einen assoziierten Bereich, für den die Wiederauffrischungs-Operation angewiesen ist, zu einem niedrigstwertigen Bit der Master-Zeitintervallflags passt, und wird nicht durchgeführt, wenn der duale Speicherungsfeldwert nicht zu dem niedrigstwertigen Bit der Master-Zeitintervallflags passt.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann die angewiesene Wiederauffrischungsoperation durchgeführt werden, wenn der duale Speicherungsfeldwert für einen assoziierten Bereich, für den die Wiederauffrischungs-Operation angewiesen ist, zu allen Bits der Master-Zeitintervallflags passt, und wird nicht durchgeführt, wenn der duale Speicherungsfeldwert nicht zu allen Bits der Master-Zeitintervallflags passt.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann die Speicherschaltung für DRAM-Betriebsparameter eine Registerschaltung mit separaten Wiederauffrischungs-Feldwerten für jeden Bereich sein. Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann das Wiederauffrischungs-Zeitintervall ein bestimmtes Zeitintervall sein, in dem eine Zelle in einem DRAM zum Aufrechterhalten von Daten wieder aufgefrischt wird.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann ein Speichermodul eine Mehrzahl von dynamischen Speichervorrichtungen sein, wobei auf dem Modul, das jeweils ein dynamisches Speicherzellenfeld mit jeweiligen Seiten darin enthält, die Mehrzahl von dynamischen Speichervorrichtung der Art ausgebildet sind, dass sie die jeweiligen Seiten als Antwort auf einen Befehl betreiben. Eine Speicherschaltung für Speichervorrichtungs-Betriebsparameter kann in einer Speicherpuffer-Vorrichtung auf dem Modul enthalten sein, und kann operativ mit der Mehrzahl von dynamischen Speichervorrichtung gekoppelt sein, wobei die Speicherschaltung für Speichervorrichtungs-Betriebsparameter ausgebildet sein kann zum Speichern von Speichervorrichtungs-Betriebsparametern für die jeweiligen Seiten eingerichtet sein, zum Beeinflussen des Betriebs der jeweiligen Seiten als Antwort auf den Befehl.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann ein Speichermodul eine Mehrzahl von dynamischen Speichervorrichtung auf dem Modul enthalten, wobei jede ein dynamisches Speicherzellenfeld mit jeweiligen Seiten darin enthalten kann. Eine DRAM-Verwaltungseinheit kann an die Mehrzahl von dynamischen Speichervorrichtung und an eine externe Schnittstelle des Moduls mit einer Speicherschaltung für Dynamische-Speichervorrichtungs-Betriebsparameter gekoppelt sein, die dafür eingerichtet sein kann, einen jeweiligen Wiederauffrischungs-Betriebsparameter für jede der jeweiligen Seiten zu speichern, zum Beeinflussen der Wiederauffrischungs-Operation bei jeder der jeweiligen Seiten.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann ein Speichersystem eine Speichersteuerungsvorrichtung, die zum Schreiben und Lesen von Daten in dem Speichersystem eingerichtet ist, und ein Speichermodul enthalten, dass an die Speichersteuerungsvorrichtung gekoppelt ist, wobei das Speichermodul eine Mehrzahl von dynamischen Speichervorrichtung am auf dem Modul enthalten kann, die jeweils ein dynamisches Speicherzellenfeld mit jeweiligen Bereichen darin enthalten kann, wobei die Mehrzahl von dynamischen Speichervorrichtung in eingerichtet sein kann zum Betreiben der jeweiligen Bereiche als Antwort auf Operationen der Speichersteuerungsvorrichtung.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann eine gestapelte Speichervorrichtung eine erste integrierte Schaltungsschicht mit einer DRAM-Verwaltungseinheit enthalten, die eine Speicherschaltung für Speichervorrichtungs-Betriebsparameter enthält, die eingerichtet sein kann zum Speichern eines Speichervorrichtungs-Betriebsparameters für jeden der jeweiligen Bereiche eines dynamischen Speicherzellenfeldes zum Beeinflussen des Betriebs der jeweiligen Bereiche als Antwort auf einen Befehl. Eine zweite integrierte Schaltungsschicht kann über der ersten integrierten Schaltungsschicht angeordnet sein, wobei sie das dynamische Speicherzellenfeld mit entsprechenden Bereichen darin enthält und durch eine Siliziumdurchkontaktierung an die erste integrierte Schaltungsschicht gekoppelt ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Blockdiagramm eines Speichermoduls und eines Speichersystems gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts.
  • 2 ist ein Blockdiagramm einer beispielhaften Ausführung eines in 1 gezeigten Speicher-Verwaltungs-Chips gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts.
  • 3 ist ein Blockdiagramm einer beispielhaften Ausführung eines in 1 gezeigten dynamischen Direktzugriffsspeicher(DRAM)-Chips gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts.
  • 4A und 4B zeigen beispielhafte Ausführungen einer Seitenstruktur eines Speicherzellenfeldes und einer Speicherschaltung für Speichervorrichtungs-Betriebsparameter gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts.
  • 5 ist ein Blockdiagramm einer beispielhaften Ausführung eines in 2 gezeigten Ablaufplaners gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts.
  • 6 ist ein Blockdiagramm einer beispielhaften Ausführung eines in 5 gezeigten Wiederauffrischungs-Treibers gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts.
  • 7 bis 9 zeigen Beispiele von Zuständen von Wiederauffrischungs-Feldwerten, die einer Wiederauffrischungs-Operation entsprechen, gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts.
  • 10A und 10B sind Blockdiagramme eines Speichermoduls und eines Speichersystems gemäß einer weiteren beispielhaften Ausführungsform des erfinderischen Konzepts.
  • 11 ist ein Blockdiagramm einer beispielhaften Ausführung eines in 10A gezeigten AMB gemäß einer weiteren beispielhaften Ausführungsform des erfinderischen Konzepts.
  • 12 ist ein Blockdiagramm einer beispielhaften Ausführung einer in 11 gezeigten Speicherverwaltungseinheit gemäß einer weiteren beispielhaften Ausführungsform des erfinderischen Konzepts.
  • 13A, 13B, 13C und 13D zeigen beispielhafte Ausführungen von Komponenten, die in der in 12 gezeigten Speicherverwaltungseinheit enthalten sind, gemäß einer weiteren Ausführungsform des erfinderischen Konzepts.
  • 14A und 14B sind Blockdiagramme eines Speichermoduls gemäß einer weiteren Ausführungsform des erfinderischen Konzepts.
  • 15A und 15B sind Blockdiagramme eines Speichermoduls gemäß einer weiteren beispielhaften Ausführungsform des erfinderischen Konzepts.
  • 16 ist ein Blockdiagramm eines Speichermoduls gemäß einer weiteren beispielhaften Ausführungsform des erfinderischen Konzepts.
  • 17 ist eine strukturelle Darstellung einer Halbleitervorrichtung gemäß einer weiteren beispielhaften Ausführungsform des erfinderischen Konzepts.
  • 18A und 18B sind Querschnittsansichten von beispielhaften Ausführungen der in 17 gezeigten Halbleitervorrichtung gemäß einer weiteren beispielhaften Ausführungsform des erfinderischen Konzepts.
  • 19 zeigt eine beispielhafte Ausführung eines Speichermoduls, auf welches die in 17 gezeigte Halbleitervorrichtung angewendet wird.
  • 20 ist ein Blockdiagramm eines Computersystems, mit einem daran montiertem Speichersystem gemäß einer beispielhaften Ausführungsform das erfinderischen Konzepts.
  • DETAILIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN GEMÄSS DES ERFINDERISCHEN KONZEPTS
  • Im Folgenden werden beispielhafte Ausführungsformen des erfinderischen Konzepts im Detail beschrieben werden mit Bezug auf die begleitenden Zeichnungen ohne irgend eine andere Absicht als ein eingehendes Verständnis den Fachleuten bereitzustellen.
  • Speichervorrichtung enthalten flüchtige Speicher wie z. B. einen dynamischen Direktzugriffsspeicher (DRAM), einen statischen Direktzugriffsspeicher (SRAM) usw., und nichtflüchtige Speicher, die nicht wieder aufgefrischt werden müssen, wie z. B. einen Phasenwechsel-Direktzugriffsspeicher (PRAM), einen resistiven Direktzugriffsspeicher (RRAM), der variable Widerstands-Substanzen wie zusammengesetzte Metalloxide verwendet, und einem magnetischen Direktzugriffsspeicher (MRAM), der ferromagnetische Substanzen verwendet.
  • Wie von den vorliegenden Erfindern hier erkannt wird der Speichersteuerung oder der CPU mit der erhöhten Kapazität und Integration eines DRAM eine zunehmend große Last des Unterstützens verschiedener Regeln zum Steuern eines DRAM aufgebürdet, was es schwierig macht, die Regeln zu ändern, da die Grundstruktur des DRAM mit diesem Ansatz im Hinterkopf fortgeschritten ist. Zum Beispiel ist es eine solche Regel, Wiederauffrischungs-Operationen des DRAM, wobei Hardware zum Ausführen von Wiederauffrischungs-Operationen zu vorbestimmten Zeiten verwendet wird, zu verwalten.
  • Aufgrund des endlichen Datenspeicherungsmerkmals des DRAM kann die Gültigkeit von Daten einer normalen Zelle nicht garantiert werden, nachdem eine bestimmte Zeit vergangen ist. Gemäß einer beispielhaften Wiederauffrischungs-Regel für einen DRAM kann die Zeit zwischen Wiederauffrischungs-Operationen einer bestimmten Speicherzelle 64 ms sein, so dass die bestimmte Speicherzelle alle 64 ms wiederaufgefrischt wird zum Erhalten der durch die bestimmte Zelle gespeicherten Daten. Wenn jedoch die Größe der bestimmten Zelle verringert wird kann auch die Fähigkeit der Zelle die Daten zu halten verringert sein, so dass die Zelle häufiger wieder aufgefrischt werden sollte, was den Leistungsbedarf erhöhen und die Bandbreite der Daten Eingabe/Ausgabe (I/O) verringern kann aufgrund der verstärkten Zuordnung von Bandbreite zu Wiederauffrischungs-Operationen anstelle von Daten-Operationen (d. h. Leseoperationen und Schreiboperationen).
  • Um die Gültigkeit von Daten sicherzustellen können zusätzlich verschiedene Regeln auf verschiedene Anwendungen angewendet werden. Zum Beispiel kann auch eine Fehlerkorrekturschaltung oder Techniken zum Reparieren defekter Stellen durch Ersetzen einer Adresse einer Speicherzelle mit einer anderen eingeführt werden zum Verbessern der Datenintegrität. Jedoch kann es schwierig sein verschiedene Regeln innerhalb des DRAM-Chips selbst anzuwenden, da die Herstellung von verschiedenen DRAM-Chips mit verschiedenen Regeln für verschiedene Anwendungen die Entwicklungs- und Produktionskosten erhöhen kann. Darüber hinaus kann die Verwendung von verschiedenen Regeln die Brauchbarkeit des DRAM als ein Universalspeicher verringern.
  • In der folgenden Beschreibung werden gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts Halbleitervorrichtungen, Speichermodule und -systeme, die verschiedene Regeln zum Verbessern von Speicheroperationseigenschaften verwenden, offenbart. Es ist selbstverständlich, dass der Begriff ”Parameter” zum Beispiel verwendet werden kann, um sich auf die Beeinflussung von Wiederauffrischungs-Operationen zu beziehen, wohingegen der Begriff Wert verwendet wird, um sich auf bestimmte Zustände zu beziehen, die diese Parameter annehmen können, um diese Wiederauffrischungs-Operationen zu beeinflussen. Es ist selbstverständlich, dass der Begriff ”Einheit” sich auf Schaltungen bezieht, die in der gleichen Art und Weise wie hierin beschrieben arbeiten.
  • 1 ist ein Blockdiagramm eines Speichermoduls 1000, das in einem Speichersystem 100 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts enthalten ist.
  • Wie in 1 gezeigt kann das Speichermodul 1000 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts eine oder mehrere Halbleitervorrichtungen 1101 1200_1 bis 1200_n enthalten. Wie in 1 gezeigt kann das Speichersystem 10 eine mit dem Speichermodul gekoppelte Speichersteuerung 2000 enthalten. Die Speichersteuerung 2000 stellt verschiedene Signale, zum Beispiel einen Befehl CMD, eine Adresse ADD und ein Taktsignal CLK, zur Verfügung zum Steuern der in dem Speichermodul 1000 enthaltenen Speichervorrichtung, und kann mit dem Speichermodul 1000 kommunizieren zum Bereitstellen von Daten DQ an das Speichermodul 1000 oder zum Empfangen der Daten DQ von dem Speichermodul 1000. Im Folgenden werden Operationen gemäß einer beispielhaften Ausführungsform das erfinderischen Konzepts beschrieben werden mit Bezug auf das Speichermodul 1000.
  • Die Halbleitervorrichtungen 1100 und 1200_1 bis 1200_n, die zum Beispiel einen Speicherverwaltungschip 1100 (auch als DRAM-Verwaltungseinheit bezeichnet) und ein oder mehrere Speicherchips 1200_1 bis 1200_n mit Speicherzellenfeldern enthalten können, sind auf eine Modulplatte montiert. Bei einigen Ausführungsformen gemäß dem. erfinderischen Konzept sind die Speicherchips 1200_1 bis 1200_n DRAM-Chips, welche die jeweiligen Speicher Zellenfelder enthalten.
  • Jedes der Speicherzellenfelder kann in eine Mehrzahl von Bereichen unterteilt sein. Zum Beispiel enthält ein Speicherzellenfeld eine Mehrzahl von Bänken, wobei ein Bereich definiert ist als eine der Bänke. Das Speicherzellenfeld kann eine Mehrzahl von Ranks enthalten, wobei ein Bereich als einen Rank definiert ist. Es ist selbstverständlich, dass eine Seite (von Daten) in einem DRAM-Modul sich auf einen Datenblock beziehen kann, der von einer Gruppe von DRAM-Zellen zu einem Bitleitungs-Leseverstärker verschoben wird nach Anlegen eines Row-Address-Strobe(RAS)-Aktivbefehls. Daher kann das Speicherzellenfeld eine Mehrzahl von Seiten enthalten. Die folgende Beschreibung von Operationen gemäß einer beispielhaften Ausführungsform das erfinderischen Konzepts wird auf der Annahme gemacht, dass der Bereich des Speicherzellenfeldes als eine Seite definiert ist, jedoch können andere Arten von Bereichen verwendet werden.
  • Auf der Betriebsebene des Speichermoduls kann der Speicherverwaltungs-Chip 1100 direkt oder indirekt jeden der DRAM-Chips 1200_1 bis 1200_n steuern. Verschiedene Regeln zum Verbessern der Speicher Leistungsfähigkeit werden in dem Speicherverwaltungs-Chip 1100 verwendet, und insbesondere werden in dem Speicherverwaltungs-Chip funktionale Blöcke verwendet zum Durchführen von Operationen gemäß den Regeln, die sich auf begrenzte Datenspeicherung (d. h. Wiederauffrischungs-Regel) beziehen. Beim durchführen von direkten und/oder indirekten Steueroperationen mit Bezug zu den Operationen jedes DRAM-Chips 1200_1 bis 1200_n kann der Speicherverwaltungs-Chip 1100 Speichervorrichtungs-Betriebsparameterwerte für jede Seite eines Speicherzellenfeld ist in jedem der DRAM-Chips 1200_1 bis 1200_n speichern. Die Werte können in einer Speicherschaltung für Speichervorrichtungs-Betriebsparameter gespeichert werden, die in dem Speicherverwaltungs-Chip 1100 enthalten ist. Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann die Speicherschaltung für Speichervorrichtungs-Betriebsparameter ein Register sein.
  • Bei einigen Ausführungsformen das erfinderischen Konzepts können die DRAM-Betriebs Parameterwerte als ”Meta Daten” bezeichnet werden, die Daten sein können, welche nicht Daten sind, die tatsächlich in den Speicherzellen gespeichert sind, sondern Werte sind, die die Operationen der jeweiligen Seiten beeinflussen.
  • 2 ist ein Blockdiagramm einer beispielhaften Ausführung des in 1 gezeigten Speicherverwaltungs-Chips gemäß dem erfinderischen Konzept. Bezugnehmend auf 1 und 2 kann der Speicherverwaltungs-Chip 1100 eine Steuereinheit 1110, einen Wiederauffrischungs-Scheduler 1120, eine Speicherschaltung 1130 für Speichervorrichtungs-Betriebsparameter und einen Temperatursensor 1140 enthalten. Der Wiederauffrischungs-Scheduler 1120 plant Wiederauffrischungs-Operatioxen bezüglich jeder einer Mehrzahl von Seiten eines Speicherzellenfeldes. Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept plant der Wiederauffrischungs-Scheduler 1120 Wiederauffrischungs-Operationen für bestimmte Seiten basierend auf einer spezifizierten Häufigkeit, ob jedoch die Wiederauffrischungs-Operation tatsächlich an der bestimmten Seite ausgeführt wird kann von dem Wert des Speichervorrichtungs-Betriebsparameters für diese Seite abhängen, der in der Speicherschaltung 1130 für Speichervorrichtungs-Betriebsparameter gespeichert ist. In einigen Fällen kann die geplante Wiederauffrischung ausgelassen werden und später erneut geplant werden, während in anderen Fällen die geplante Wiederauffrischungs durchgeführt werden kann, basierend auf dem Wert des Speichervorrichtungs-Betriebsparameters für diese Seite. Dementsprechend können die Speichervorrichtungs-Betriebsparameter für jeweilige Seiten Wiederauffrischungs-Operationen für die jeweiligen Seiten als Antwort auf Befehle beeinflussen.
  • Die Steuereinheit 1110 empfängt den Befehl CMD, die Adresse ADD, das Taktsignal CLK und die von der Speichersteuerung 2000 bereitgestellten Daten DQ. Die Steuereinheit 1110 kann ein Signal von der Speichersteuerung 2000 in einem Puffer einer vorbestimmten Größe und das Signal an die DRAM-Chips 1200_1 bis 1200_n zu liefern. Die Steuereinheit 1110 kann außerdem ein Signal, wie zum Beispiel den Befehl CMD oder die Adresse ADD, dass von der Speichersteuerung 2000 bereitgestellt wird, durch Bezugnahme auf in der Speicherschaltung 1130 für Speichervorrichtungs Betriebsparameter gespeicherte Information verarbeiten, und das verarbeitete Signal an die DRAM-Chips 1200_1 bis 1200_n bereitstellen.
  • Der Wiederauffrischungs-Scheduler 1120 verwaltet Wiederauffrischungs-Operationen bezüglich eines Speicherzellenfeldes. Zum Beispiel erzeugt der Wiederauffrischungs-Scheduler 1120 dabei einen Wiederauffrischungs-Befehl CMD_Ref und eine Wiederauffrischungs-Adresse ADD_Ref unabhängig von einem externen Wiederauffrischungs-Befehl, und liefert diese an die DRAM-Chips 1200_1 bis 1200_n. Dazu kann in dem Wiederauffrischungs-Scheduler 1120 ein Timer zum Erzeugen von Information, die sich auf eine Wiederauffrischungs-Periode bezieht, und ein Timer zum Erzeugen eines Wiederauffrischungs-Zyklus enthalten sein. Der Wiederauffrischungs-Scheduler 1120 kann eine Wiederauffrischungs-Operation in der gleichen Art und Weise wie oder in einer ähnlichen Weise wie ein Nur-RAS-Wiederauffrischungs(ROR)-Verfahren, und kann ein Aktivsignal, das den Beginn und das Ende der Wiederauffrischungs-Operation anzeigt, Zyklus-Information der Wiederauffrischungs-Operation und Adress-Information einer wieder aufzufrischenden Seite an die DRAM-Chips 1200_1 bis 1200_n liefern. Während der Wiederauffrischungs-Operation kann ein Aktivsignal für Lese/Schreib-Operationen von der Speichersteuerung 2000 an den Speicherverwaltungs-Chip 1100 geliefert werden, und die Speichereinheit 1110 kann Information bereitstellen, die der Speichersteuerung 2000 anzeigt, dass die DRAM-Chips 1200_1 bis 1200_n in beschäftigten Zuständen sind durch bezugnehmend auf den Betriebszustand des Wiederauffrischungs-Scheduler 1120.
  • Der Wiederauffrischungs-Scheduler 1120 verwaltet Wiederauffrischungs-Operationen auf einer seitenweisen Basis, Die Wiederauffrischungs-Operation des DRAM kann durchgeführt werden durch Verschieben von Daten in einer DRAM-Zelle zu einem Bitleitungs-Leseverstärker durch sequenzielle Anwendung eines RAS-Aktivbefehls ohne Lese/Schreib-Operationen und dann Zurückschreiben der Daten des Bitleitungs-Leseverstärkers in die DRAM-Zelle.
  • Wenn die Wiederauffrischung auf einer seitenweisen Basis verwaltet wird, kann die Wiederauffrischungs-Operation an einigen Seiten durchgeführt und an anderen Seiten nicht durchgeführt werden. Zum Beispiel wenn einige Seiten ausgewählt sind für Lese/Schreib-Operationen während der sequenzielle Wiederauffrischung von Seiten, kann die Wiederauffrischungs-Operation für die ausgewählten Seiten während der sequenziellen Wiederauffrischungs-Operation ausgelassen werden. Während einer sequenziellen Wiederauffrischungs-Operation bezüglich der ersten bis m-ten Seite kann die Wiederauffrischungs-Operation für die (a + b)-te Seite ausgelassen werden, wenn die Lese/Schreib-Operationen durchgeführt werden an einer (a + b)-ten Seite nach Beendigung der Wiederauffrischungs-Operation bezüglich einer a-ten Seite.
  • Der Wiederauffrischungs-Scheduler 1120 kann die Wiederauffrischung an einer bestimmten Seite selektiv durchführen durch Bezugnahme auf den Speichervorrichtungs-Betriebsparameter für diese Seite. Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann der Speichervorrichtungs-Betriebsparameter für verschiedene Seiten verschiedene Werte besitzen, die jeweils die Wirkung besitzen können, dass eine Wiederauffrischung für jede Seite anders durchgeführt wird. Dabei speichert die Speicherschaltung 1130 für Speichervorrichtung-Betriebsparameter einen Speichervorrichtung-Betriebsparameter für jede Seite in jedem der Speicherchips 1200_1 bis 1200_n. Die Speicherschaltung 1130 für Speichervorrichtungs-Betriebsparameter kann implementiert sein als ein Register, in dem ein Puffer von vorbestimmten Bits (zum Beispiel 64 Bits pro Seite) für jede Seite bereitgestellt ist. Der Wiederauffrischungs-Scheduler 1120 erzeugt Steuersignale ADD_Ref und CMD_Ref zum Verwalten der Wiederauffrischungs-Operationen auf einer seitenweisen Basis durch Bezugnehmen auf Speichervorrichtungs-Betriebsparameter, die in der Speicherschaltung 1130 gespeichert sind. Der in 2 gezeigte Temperatursensor 1140 ist der Art vorgesehen, dass er das Steuern/Einstellen der Wiederauffrischungs-Periode durch Bezugnehmen auf mit dem Speichermodul 1000 verbundene Temperaturinformation ermöglicht, wobei der Wiederauffrischungs-Scheduler 1120 die Temperaturinformation von dem Temperatursensor 1140 empfangen kann und die Wiederauffrischungs-Periode für ein Speicherzellenfeld durch Bzugnehmen auf die empfangene Temperaturinformation festlegen kann.
  • 3 ist ein Blockdiagramm einer beispielhaften Ausführung des in 1 gezeigten DRAM-Chips gemäß einer beispielhaften Ausführungsform das erfinderischen Konzepts. Die folgende Beschreibung bezieht sich auf einen der in 1 gezeigten DRAM-Chips 1200_1 bis 1200_n als ein Beispiel. Wie in 3 gezeigt kann der DRAM-Chip 1200_1 ein Speicherzellenfeld 1210 mit einer Mehrzahl von DRAM-Zellen, einem Zeilen-Decoder 1220, einem Spalten-Decoder 1230 und einem Leseverstärker 1240 enthalten. Der DRAM-Chip 1200_1 kann einen Befehls-Decoder 1250, eine Wiederauffrischungs-Steuer Einheit 1160, einen internen Adressgenerator 1170 und einen Adresspuffer als Peripherieschaltungen zum Treiben des Speicherzellenfeldes 1210 oder zum Durchführen einer Wiederauffrischungs-Operation enthalten.
  • Der Befehls-Decoder 1250 erzeugt einen internen Befehl zum Treiben des DRAM-Chips 1200_1 durch dekodieren eines von außen eingegebenen externen Befehls (zum Beispiel ein Signal /RAS, /CAS, /WE usw.). Eine externe Adresse ADD wird dem Adresspuffer 1280 bereitgestellt, und eine Zeilenadresse ADD_R zum Auswählen einer Zeile und keine Spaltenadresse ADD_C zum Auswählen einer Spalte wird dem Zeilen-Decoder 1220 und dem Spaltendecoder 1130 bereitgestellt. Der DRAM-Chip 1200_1 kann in einen Auto-Wiederauffrischungs-Modus oder einen Selbst-Wiederauffrischungs-Modus gehen gemäß einem Dekodierergebnis des Befehls-Decoders 1250, und die Wiederauffrischungs-Steuer Einheit 1260 kann ein Wiederauffrischungs-Signal REF_S als Antwort auf das Dekodierergebnis des Befehls-Decoders 1250. Der interne Adressgenerator 1270 kann eine interne Adresse ADI zum Auswählen einer Seite, an der eine Wiederauffrischungs-Operation durchgeführt werden soll, erzeugen als Antwort auf das Wiederauffrischungs-Signal REF_S erzeugen und kann die interne Adresse an den Adresspuffer 1280 liefern.
  • Der Adresspuffer 1280 kann einen Schalter darin enthalten, und kann die externe Adresse ADD empfangen zum Bereitstellen der externen Adresse ADD an den Zeilen-Decoder 1220 für eine Seitenauswahl während der Lese-/Schreib-Operationen. Andererseits, wenn der DRAM-Chip 1200_1 in den Auto-Wiederauffrischungs-Modus oder den Selbst-Wiederauffrischungs-Modus geht, kann der Adresspuffer 1280 die interne Adresse ADI empfangen zum Bereitstellen der internen Adresse ADI an den Zeilen-Decoder 1220 für die Seitenauswahl Während der Wiederauffrischungs-Operation des Wiederauffrischungs-Schedulers 1120 des Speicherverwaltungs-Chips 1120, ist der interne Adressgenerator die aktiviert, und die Wiederauffrischungs-Adresse ADD_Ref wird von dem Wiederauffrischungs-Scheduler dem Adresspuffer 1200 bereitgestellt. Bei einigen Ausführungsformen das erfinderischen Konzepts ist während dem Betrieb des Wiederauffrischungs-Schedulers 1120 der Auto-Wiederauffrischungs-Modus oder der Selbst-der Auffrischung-Modus in dem DRAM-Chip 1200_1 deaktiviert. Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann die Wiederauffrischungs-Operation bezüglich des Speicherzellenfelds 1210 des DRAM-Chips 1200_1 verwaltet werden durch den Wiederauffrischungs-Scheduler 1120, so dass eine Schaltung für eine Auto-Wiederauffrischungs-Operation und/oder eine Selbst-Wiederauffrischungs-Operation dem DRAM-Chip 1200_1 fehlen kann.
  • 4A und 4B zeigen beispielhafte Ausführungen einer Seitenstruktur eines Speicherzellenfeldes und die in 2 gezeigte Speicherschaltung für Speichervorrichtungs-Betriebsparameter 1130 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. In 4A sind auf einer Modulplatte montierte n DRAM-Chips DRAM1 bis DRAMn gezeigt, von denen jeder ein Speicherzellenfeld mit m Seiten enthalten kann. Nach Anwendung eines RAS-Aktivbefehls an ein Speichermodul werden Daten in einer ausgewählten Seite auf dem Speichermodul an einen Bitleitungs-Leseverstärker verschoben. Eine Seite kann ausgewählt werden durch die gleiche Adresse, und Daten einer vorbestimmten Byte-Anzahl (z. B. Daten von 8 KB) werden an den Bitleitungs-Leseverstärker durch die einzelne Adresse auf dem Speichermodul verschoben. Daher kann wie in 4A gezeigt eine Wiederauffrischungs-Operation an die gleiche Seite ausgegeben werden (zum Beispiel Seite 1) in dem DRAM 1, DRAM 2, ... DRAM M unter Verwendung des Speichervorrichtungs-Betriebsparameterwertes für Seite 1.
  • 4B zeigt eine beispielhafte Ausführung der in 2 gezeigten Speicherschaltung 1130 für Speichervorrichtungs-Betriebsparameter. Wie in 4B gezeigt kann die Speicherschaltung 1130 für Speichervorrichtungs-Betriebsparameter als ein Register implementiert sein, bei dem m erste bis m-te Speicherbereiche R[1] bis R[m] den m Seiten auf dem Speichermodul zugeordnet sind. Zum Beispiel sind mit der ersten Seite Page1 verknüpfte Speichervorrichtungs-Betriebsparameterwerte in dem ersten Speicherbereich R[1] gespeichert, und mit der zweiten Seite Page2 verknüpfte Speichervorrichtungs-Betriebsparameterwerte sind in dem zweiten Speicherbereich R[2] gespeichert. Ein Puffer einer vorbestimmten Größe kann jedem Speicherbereich zugeordnet sein, und zum Beispiel kann ein Puffer von 64 Bits jedem Speicherbereich zugeordnet sein.
  • Die Speicherschaltung 1130 für Speichervorrichtungs-Betriebsparameter kann darin Information die sich auf verschiedene Regeln zum Beeinflussen des Betriebs der DRAM-Chips auf einer seitenweisen Basis bezieht. Wie in 4B gezeigt ist jeder der m Speicherbereiche R[1] bis R[m] konfiguriert zum Speichern einer Mehrzahl von Parametern, und jeder Speicherbereich kann einen Puffer von 64 Bits wie oben erwähnt enthalten. Jeder Speicherbereich enthält eine Mehrzahl von Feldern, von denen jeder Information speichert, welche sich auf verschiedene Regeln zum Beeinflussen des Betriebs der DRAM-Chips bezieht. Zum Beispiel speichert jedes Feld Speichervorrichtungs-Betriebsparameterwerte Mdata_Ref, die sich auf jede der Auffrischung-Operationen beziehen, wie z. B. einen Wiederauffrischungs-Feldwert, der sich auf die Ausführung der Wiederauffrischungs-Operation bezieht und einen dualen Speicherungsfeldwert, der sich auf eine Wiederauffrischungs-Operation bezieht. Obwohl dies nicht in 4B gezeigt ist, dass das Wiederauffrischungsfeld 1 Bit enthält und das duale Speicherungsfeld 2 Bits enthält, kann die Anzahl an Bits in den Feldern variieren.
  • 5 ist ein Blockdiagramm einer beispielhaften Ausführung des in 2 gezeigten Wiederauffrischungs-Schedulers 1130. Wie in 5 gezeigt kann der Wiederauffrischungs-Scheduler 1130 einen Wiederauffrischungs-Treiber 1131 zum Durchführen der Gesamtsteuerung von die Wiederauffrischung betreffenden Operationen, einen Periodeninformations-Generator 1132 zum Erzeugen von Periodeninformation T_Ref die sich auf ein Wiederauffrischungs-Zeitintervall durch Zählen des Taktsignals CLK bezieht, einen Zyklusinformations-Generator 1133 zum Erzeugen von Zyklusinformation T_Rfc, die sich auf einen Wiederauffrischungs-Zyklus basierend auf einer Verzögerungsoperation bezieht, und einen Wiederauffrischungs-Adresszeiger 1134 zum Erzeugen einer Wiederauffrischungs-Adresse enthalten. Der Wiederauffrischungs-Adresszeiger 1134 kann implementiert sein als ein asynchrone Zähler, bei dem Toggle-Fip-Flops in der Anzahl einer Zeilenadresse in Serie verbunden sind. Wenn eine Adresse zum Auswählen einer Seite eines Speicherzellenfeldes p Bits enthält erzeugt der Wiederauffrischungs-Adresszeiger 1134 eine p-Bit-Wiederauffrischungs-Adresse. Der Wiederauffrischungs-Scheduler 1130 kann eine Wiederauffrischungs-Operation Verwalten durch Vergleichen des Wertes eines Speichervorrichtungs-Betriebsparameters in der Speicherschaltung mit zumindest einem Master-Flag, und dabei Master-Flag-Speichereinheit 1135 zum Speichern des Master-Flag-Wertes enthalten. Verschiedene in dem Wiederauffrischungs-Scheduler 1130 erzeugte Informationen können als das Master-Flag verwendet werden, und z. B. eines oder mehrere Bits der Wiederauffrischungs-Adresse, die von dem Wiederauffrischungs-Adresszeiger 1134 erzeugt wurde, können als das Master-Flag verwendet werden.
  • Der Periodeninformationsgenerator 1132 kann die Periodeninformation T_Ref, die sich auf ein Wiederauffrischungs-Zeitintervall bezieht, gemäß einem digitalen Verfahren oder einem analogen Verfahren erzeugen. In 5 ist es gezeigt, dass eine Komponente zum Erzeugen der Periodeninformation T_Ref durch Zählen des Taktsignals CLK und eine Komponente zum Erzeugen eines Oszillationssignals von einem Oszillator als die Periodeninformation T_Ref in dem Periodeninformationsgenerator 1132 enthalten sind, und ein Multiplexer zum Bereitstellen entweder des Taktsignals CLK oder des Oszillationssignals als die Periodeninformation T_Ref ist außerdem in dem Periodeninformationsgenerator 1132 enthalten. Jedoch kann der Periodeninformationsgenerator außerdem die Periodeninformation T_Ref gemäß dem digitalen Verfahren oder dem analogen Verfahren erzeugen. Der Zyklusinformationsgenerator 1133 wird versorgt mit einem Signal Init, das den Start einer Wiederauffrischungs-Periode angezeigt, von dem Wiederauffrischungs-Treiber 1131, und erzeugt die Zyklusinformation T_Rfc, die sich auf einen Wiederauffrischungs-Zyklus bezieht, durch Verzögern des Signals Init.
  • Der Wiederauffrischungs-Treiber 1131 empfangt verschiedene Steuersignale und Informationen, die sich auf die Wiederauffrischungs-Operation beziehen, wie z. B. Mode Controls, Field Values, Temp usw. Als einer von verschiedenen Befehlen und Informationen können Steuersignale Mode Controls, die sich auf einen Betriebsmodus beziehen, an den Wiederauffrischungs-Treiber 1131 abgegeben werden. Als Antwort auf die Modus-Steuersignale Mode Controls wird der Betriebsmodus des Wiederauffrischungs-Schedulers 1130 gesteuert, und zum Beispiel kann der Betrieb des Wiederauffrischungs-Treibers 1131 an- oder ausgeschaltet werden. Die Feldwerte Field Values können ein Speichervorrichtungs-Betriebsparameter sein, der verwendet wird zum unterschiedlichen Beeinflussen der Wiederauffrischungs-Operation für verschiedene Seiten. Auf die Temperaturinformation Temp kann Bezug genommen werden zum Festlegen eines Wiederauffrischungs-Zeitintervalls, und kann von dem in 2 gezeigten Temperatursensor 1140 an den Wiederauffrischungs-Treiber 1131 abgegeben werden.
  • Der Wiederauffrischungs-Treiber 1131 empfängt die von dem Wiederauffrischungs-Adresszeiger erzeugte Wiederauffrischungs-Adresse ADD_Ref und gibt die gleiche an den in 1 gezeigten DRAM-Chip ab. Dementsprechend kann ADD_Ref, die von dem Wiederauffrischungs-Adresszeiger 1134 erzeugt wird, die Basis für eine angeforderte Wiederauffrischungs-Operation sein, die an der ADD_Ref entsprechenden Seite durchgeführt werden soll. Insbesondere zum Bereitstellen der Wiederauffrischungs-Adresse ADD_Ref vergleicht der Wiederauffrischungs-Treiber 1131 einen Wiederauffrischungs-Feldwert für die Seite, die der Wiederauffrischungs-Adresse ADD_Ref entspricht, mit dem Master-Flag-Wert und führt selektiv die geforderte Wiederauffrischungs-Operation an der Seite durch, die der Wiederauffrischungs-Adresse ADD_Ref entspricht, auf der Grundlage des Vergleichsergebnisses. Zum Beispiel werden für die Wiederauffrischungs-Operation verschiedene Wiederauffrischungs-Befehle Refresh Begin und Refresh End mit der Wiederauffrischungs-Periode und Zyklus-Information sowie die Wiederauffrischungs-Adresse ADD_Ref zum Auswählen einer Seite an den DRAM-Chip abgegeben. Durch Abgeben der Wiederauffrischungs-Adresse ADD_Ref der Seite, an der die Wiederauffrischungs-Operation tatsächlich durchgeführt werden soll, an den DRAM-Chip gemäß dem Ergebnis des Vergleichs zwischen dem Feldwert und dem Master-Flag-Wert, kann die Wiederauffrischungs-Operation selektiv durchgeführt werden.
  • 6 ist ein Blockdiagramm einer beispielhaften Ausführung des in 5 gezeigten Wiederauffrischungs-Treibers 1131 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Wie in 6 gezeigt kann der Wiederauffrischungs-Treiber 1131 eine Vergleichseinheit 1131_1, eine Befehls/Adress-Steuereinheit 1131_2, eine Register-Steuereinheit 1131_3 und eine Master-Flag-Steuereinheit 1131_4 enthalten. Der Wiederauffrischungs-Treiber 1131 kann weiter eine Aktivzeilen-Erfassungseinheit 1131_5 zum Erfassen eines aktiven Zustands einer Zeile für Lese/Schreib-Operationen bezüglich des DRAM-Chips enthalten.
  • Die Vergleichseinheit 1131_1 führt verschiedene Vergleichsoperationen zum Steuern der Wiederauffrischungs-Operation bezüglich der Seite durch. Die Vergleichseinheit 1131_1 empfängt eines oder mehrerer Master-Zeitintervall-Flags Master Time Interval Flag_1 und Master Time Interval_2 von der Master-Flag-Speichereinheit 1135, die in 5 gezeigt ist, und empfängt außerdem zumindest einen sich auf die Wiederauffrischungs-Operation beziehenden Speichervorrichtungs-Betriebsparameterwert, welcher den Wiederauffrischungs-Feldwert, der zu der Ausführung der geforderten Wiederauffrischungs-Operation in Beziehung steht, und einen dualen Speicherungs-Feldwert, der zu einem Wiederauffrischungs-Zeitintervall jeder Seite in Beziehung steht, enthalten kann.
  • Die Befehls/Adress-Steuereinheit 1131_2 steuert die Abgabe des Befehls CMD_Ref und/oder der Adresse ADD_Ref zum Ausführen der angeforderten Wiederauffrischungs-Operation bezüglich jeder Seite des Speicherzellenfelds auf der Grundlage des durch die Vergleichseinheit 1131_1 durchgeführten Vergleichs. Die Register-Steuereinheit 1131_3 führt außerdem eine Steueroperation durch zum Ändern des Wiederauffrischungs-Feldwertes in der Speicherschaltung 1130, die in 2 gezeigt ist, und empfängt sowie analysiert verschiedene Informationen zum Erzeugen eines ersten Steuersignals CON1 zum Ändern des sich auf die angeforderte Wiederauffrischungs-Operationen beziehenden Wiederauffrischungs-Feldwertes, der in der Speicherschaltung 1130 gespeichert ist. Zum Beispiel können das Master-Zeitintervall-Flag (zum Beispiel das erste Master-Zeitintervall-Flag Master Flag_1 und/oder das zweite Master-Zeitintervall-Flag Master Flag_2) und das Ergebnis von der Vergleichseinheit 1131_1 an die Register-Steuereinheit 1131_3 geliefert werden. Testinformation Test_info, die Ergebnisse des Testens der DRAM-Chips 1200_1 bis 1280_n aus 1 angibt, kann außerdem an die Register-Steuereinheit 1131_3 geliefert werden.
  • Die Aktivzeilen-Erfassungseinheit 1131_5 erfasst, dass eine Seite des Speicherzellenfelds geöffnet (d. h. aktiviert) wird für eine Lese- oder Schreiboperation, zum Beispiel wenn eine Zeile einer Seite aktiviert ist, und stellt das Erfassungsergebnis der Register-Steuereinheit 1131_3 zur Verfügung. Die Register-Steuereinheit 1131_3 empfängt dann Adressinformation bezüglich der für die Lese- oder Schreiboperation von der Aktivzeilen-Erfassungseinheit 1131_5 geöffnete Seite, und kann einen Wiederauffrischungs-Feldwert für die Seite, die der empfangenen Adressinformation entspricht, zum Beispiel in Abhängigkeit davon, ob geplant ist, eine Wiederauffrischungs-Operation anzufordern unter Verwendung der Master-Zeitintervall-Flag-Information. Die Register-Steuereinheit 1131_3 kann außerdem den Wiederauffrischungs-Feldwert in der Speicherschaltung 1130 festlegen durch Verwenden der durch Testen des Speicherzellenfeldes erhaltenen Testinformation. Zum Beispiel wird Testinformation Test_info, die sich auf eine Wiederauffrischungs-Periode jeder Seite des Speicherzellenfeldes bezieht, bereitgestellt, und die Register-Steuereinheit 1131_3 kann dann den Wiederauffrischungs-Feldwert für diese Seite in der Speicherschaltung 1130 als Antwort auf die Testinformation Test_info ändern. Die Testinformation Test_info kann von einem externen Tester bereitgestellt sein. Zum Beispiel kann die Testinformation Test_info von einem Testgerät außerhalb des Speichermoduls 1000 oder von einem Integrierten-Selbsttest(BIST)-Tester in jedem der DRAM-Chips 1200_1 bis 1200_n bereitgestellt werden. Wenn die Testinformation Test_info von einem externen Testgerät bereitgestellt wird, kann die Register-Steuereinheit 1131_3 einen festen Feldwert an die Speicherschaltung 1130 liefern durch Verwenden der Testinformation Test_info. Wenn die BIST-Tester periodisch das Speicherzellenfeld testen, schreibt die Register-Steuereinheit 1131_3 einen sich auf die Wiederauffrischungs-Operation beziehenden Feldwert in die Speicherschaltung 1130 während einer Anfangsoperation (oder bei einer Einschalt-Operation), oder schreibt periodisch einen sich auf die Wiederauffrischungs-Operation beziehenden Feldwert in die Speicherschaltung 1130 während einer Operation des Speichermoduls 1000.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept kann der Tester verwendet werden zum Bestimmen, wie lange jede Seite des Speichers zuverlässig Daten halten kann. Insbesondere einige ”schwache” Speicherzellen können Ladung verlieren als andere ”starke” Speicherzellen. Seiten, welche die ”schwachen” Speicherzellen enthalten müssen daher häufiger wiederaufgefrischt werden, so dass die darin gespeicherten Daten gehalten werden können trotz des größeren Verlusts an Ladung. Zum Beispiel kann der Tester ein Testmuster in den Speicher schreiben und dann das Wiederauffrischungs, Zeitintervall, das zum Wiederauffrischen der verschiedenen Seiten verwendet wird, variieren. Die in den Seiten gespeicherten Daten können gelesen werden und mit dem Testmuster verglichen werden, das ursprünglich geschrieben wurde zum Bestimmen, ob Daten verloren gegangen sind. Darüber hinaus kann der Tester durch wiederholtes Schreiben des Testmusters und dann Ändern des Wiederauffrischungs-Zeitintervalls das Näherungs-Wiederauffrischungs-Zeitintervall für jede Seite bestimmen, dass eine größere Datenspeicherung innerhalb jeder Seite fördern kann. Das Wiederauffrischungs-Zeitintervall kann daher in der Speicherschaltung 1130 für jede Seite gespeichert werden.
  • Die Master-Flag-Steuereinheit 1131_4 führt eine Steueroperation zum Ändern eines Master-Zeitintervall-Flagwertes durch, empfängt Zeitinformation Time Info, die sich auf die Wiederauffrischungs-Periode bezieht, und erzeugt ein zweites Steuersignal CON2 zum Ändern des Master-Zeitintervall-Flagwertes. Die Register-Steuereinheit 1131_3 kann den Wiederauffrischungs-Feldwert für eine bestimmte Seite ändern.
  • Ein detailliertes Beispiel der Wiederauffrischungs-Operation in dem Speichermodul 1000 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts wird mit Bezug auf die 7–9 beschrieben werden.
  • 7 ist ein Diagramm, das ein erstes Beispiel eines Zustands eines Wiederauffrischungs-Feldwertes gemäß einer Wiederauffrischungs-Operation bei einigen Ausführungsformen gemäß dem erfinderischen Konzept zeigt. Wie in 7 gezeigt enthält die Speicherschaltung 1130 erste bis m-te Speicherschaltungen, die dafür eingerichtet sind, Parameterwerte für den Betrieb des Speichers für jede der jeweiligen m Seiten zu speichern, und jeder der Speicherbereiche enthält einen Puffer einer Mehrzahl von Bits. Der mit der Ausführung der Wiederauffrischungs-Operation verknüpfte Wiederauffrischungs-Feldwert kann ein Bit sein.
  • Die Wiederauffrischungs-Feldwerte der Speicherbereiche R[1] bis R[m] können alle auf ”0” oder ”1” festgelegt werden, oder wie in 7 gezeigt können die Wiederauffrischungs-Feldwerte der m Speicherbereiche R[1] bis R[m] abwechselnd ”0” oder ”1” sein. Das erste Master-Zeitintervall-Flag Master Flag_1 kann zwischen ”0” und ”1” abwechseln. Zum Beispiel kann das erste Master-Zeitintervall-Flag für einen Wiederauffrischungs-Zeitintervall T_Ref von 64 ms wiederholt zwischen ”0” und ”1” hin- und herschalten, wobei das erste Master-Zeitintervall-Flag für die ersten 32 ms gleich ”0” ist und für verbleibende 32 ms der 64 ms gleich ”1” ist. Das erste Master-Zeitintervall-Flag Master Flag_1 kann einen von der Master-Flag-Speichereinheit, die in 5 gezeigt ist, erzeugtes Signal oder das höchstwertige Bit (MSB) der Wiederauffrischungs-Adresse ADD_Ref, die durch den Wiederauffrischungs-Adresszeiger 1134 erzeugt wurde, sein. Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept sind die Wiederauffrischungs-Feldwerte für unmittelbar benachbarte Seiten in der Speicherschaltung voneinander verschieden. Zum Beispiel ist der Wiederauffrischungs-Feldwert für Seite 1 gleich ”0” und schaltet mit zunehmender Seitenzahl hin und her, so dass der Wiederauffrischungs-Feldwert für Seite m gleich ”1” ist.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept gemäß 7 schaltet das Master-Zeitintervall-Flag wiederholt zwischen ”0” und ”1” hin und her, um verschiedene Abschnitte des Wiederauffrischungs-Zeitintervalls bereitzustellen. Wenn zum Beispiel festgelegt ist, dass Zellen in einer bestimmten Seite des Speichers wiederholt wiederaufgefrischt werden mit einem Intervall von 64 ms zum zuverlässigen Speichern von Daten, kann das gesamte Wiederauffrischungs-Zeitintervall von 64 ms in eine erste und zweite Hälfte aufgeteilt werden, die zeitlich unmittelbar benachbarte zueinander sind. Das Master-Zeitintervall-Flag schaltet daher alle 32 ms hin und her.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept werden das Master-Zeitintervall-Flag Master Flag_1 und der Wiederauffrischungs-Feldwert für die Seite, deren Wiederauffrischung angefordert wurde, miteinander verglichen. Ob die angeforderte Wiederauffrischung der Seite tatsächlich durchgeführt wird kann von dem Ergebnis des Vergleichs abhängen. Bei einigen Ausführungsformen das erfinderischen Konzepts wird die angeforderte Wiederauffrischung durchgeführt, wenn der Wiederauffrischungs-Feldwert für die Seite, deren Wiederauffrischung angefordert wird, gleich dem ersten Master-Zeitintervall-Flag Master Flag_1 ist. Wenn jedoch der Wiederauffrischungswert für die Seite, deren Wiederauffrischung angefordert wurde, nicht gleich dem ersten Master-Zeitintervall-Flag ist, wird die angeforderte Wiederauffrischung ausgelassen. Sobald der Wiederauffrischungs-Feldwert-Vergleich und die auf dem Vergleichsergebnis beruhende Wiederauffrischungs-Operation für die Seite abgeschlossen sind, wird die Zeilenadresse um eins inkrementiert (d. h. die Adresse für die nächste Seite, deren Wiederauffrischung angefordert wird), und der Wiederauffrischungs-Feldwert-Vergleich und die auf dem Vergleichsergebnis beruhende Wiederauffrischungs-Operation für die nächste Seite werben durchgeführt.
  • Wie weiter in 7 gezeigt werden angeforderte Wiederauffrischungs-Operationen für Seiten, die einen Wiederauffrischungs-Feldwert von ”0” besitzen, während des ersten Abschnitts des Wiederauffrischungs-Zeitintervallflags durchgeführt, da das erste Master-Zeitintervall-Flag Master Flag_1 und der Wiederauffrischungs-Feldwert gleich sind (d. h. beide ”0” sind). Zum Beispiel wird das erste Master-Zeitintervall-Flag Master Flag_1, das für die ersten 32 ms (die erste Hälfte des Wiederauffrischungs-Zeitintervalls) gleich ”0” ist, verglichen mit dem Wiederauffrischungs-Feldwert für Seite 1, die einen Wiederauffrischungs-Feldwert von ”0” besitzt, worauf die Seite wiederaufgefrischt wird. Anschließend schaltet das Erste Master-Zeitintervall-Flag Master Flag_1 für die verbleibenden zweiten 32 ms auf ”1” um, und wird mit den Wiederauffrischungs-Feldwerten für Seiten verglichen, deren Wiederauffrischung während der zweiten Hälfte des Wiederauffrischungs-Zeitintervalls angefordert wird. Dementsprechend werden Seiten, deren Wiederauffrischung angefordert wurde, mit Wiederauffrischungs-Feldwert ”0” während der ersten Hälfte des Wiederauffrischungs-Zeitintervall-Flags wiederaufgefrischt, wohingegen Seiten, deren Wiederauffrischung angefordert wurde, mit Wiederauffrischungs-Feldwert ”1” während der ersten Hälfte des Wiederauffrischungs-Zeitintervalls ausgelassen werden. Weiter werden Seiten, deren Wiederauffrischung angefordert wurde, mit Wiederauffrischungs-Feldwert ”0” während der zweiten Hälfte des Wiederauffrischungs-Zeitintervalls ausgelassen, wohingegen Seiten, deren Wiederauffrischung angefordert wurde, mit Wiederauffrischungs-Feldwert ”1” während der zweiten Hälfte des Wiederauffrischungs-Zeitintervallflags durchgeführt werden. Entsprechend der vorhergehenden Operation wird jede Seite einmal während des Wiederauffrischungs-Zeitintervalls T_Ref wiederaufgefrischt, während die Bedingung der Wiederauffrischungs-Periode T_Ref erfüllt ist.
  • 8 ist ein Diagramm, das Wiederauffrischungs-Operationen zeigt, die Wiederauffrischungs-Feldwerte und Master-Zeitintervall-Flags bei einigen Ausführungsformen des erfinderischen Konzepts verwenden. Die Wiederauffrischungs-Feldwerte jedes der m Speicherbereiche R[1] bis R[m] wird auf ”0” oder ”1” gesetzt, und das erste Master-Zeitintervall-Flag Master Flag_1 schaltet von ”0” und ”1” für die zweite Hälfte des Wiederauffrischungs-Zeitintervalls. In 8, für eine Wiederauffrischungs-Periode von 64 ms, wird das erste Master-Flag-Zeitintervall Master Flag_1 für die ersten 32 ms auf ”0” gesetzt. Der Wiederauffrischungs-Feldwert für Seite 3 (deren Wiederauffrischung angefordert wurde) und das erste Master-Zeitintervall-Flag Master Flag_1 werden verglichen. Die angeforderte Wiederauffrischung von Seite 3 wird durchgeführt, da der Wiederauffrischungs-Feldwert für Seite 3 (”0”) und das erste Master-Zeitintervall-Flag Master Flag_1 (”0”) gleich sind.
  • Später während den in 8 gezeigten Operationen wird die a-te Seite aktiviert für eine Lese- oder Schreiboperation, so dass die Seite im Wesentlichen wieder aufgefrischt wird. Wenn die Aktivierung der a-te Seite erfasst wird, kann der Wiederauffrischungs-Feldwert für die a-te Seite (R[a]), welcher der a-te Seite entspricht, von ”0” in ”1” geändert werden. Zum Beispiel kann der Wiederauffrischungs-Feldwert für die a-te Seite auf den gleichen Wert gesetzt werden wie der gegenwärtige Wert des ersten Master-Zeitintervall-Flags Master Flag_1 oder auf eine in Version des gegenwärtigen ersten Master-Zeitintervall-Flags Master Flag_1.
  • Ob der Wiederauffrischungs-Feldwert geändert wird kann davon abhängen, ob die aktivierte Seite der Seite vorangeht oder folgt, deren Wiederauffrischung gegenwärtig angefordert wird, in der Sequenz von Seiten, deren Wiederauffrischungs-Anforderung geplant ist. Wenn die Seite (z. B. die a-te Seite), die für die Lese/Schreib-Operation aktiviert ist, für eine Wiederauffrischungs-Anforderung geplant ist später während des gegenwärtigen Wiederauffrischungs-Zeitintervalls, das durch den gegenwärtigen Wert des ersten Master-Zeitintervall-Flags Master Flag_1 angezeigt wird, wird der Wiederauffrischungs-Feldwert für die aktivierte Seite invertiert, so dass später geplante Wiederauffrischungs-Anforderung für die aktivierte Seite ausgelassen wird später in dem gegenwärtigen Wiederauffrischungs-Zeitintervall. Darüber hinaus kann Invertieren des Wiederauffrischungs-Feldwertes für die aktivierte Seite die angeforderte Wiederauffrischung auf den nächsten Abschnitt des Wiederauffrischungs-Zeitintervalls verschieben (wenn das erste Master-Zeitintervall-Flag Master Flag_1 die zweite Hälfte des Wiederauffrischungs-Zeitintervalls anzeigt).
  • Wenn jedoch wie in 8 gezeigt eine Wiederauffrischungs-Anforderung für die aktivierte Seite für die Lese/Schreib-Operation früher in dem gegenwärtigen Abschnitt des Wiederauffrischungs-Zeitintervalls geplant wurde, das durch das erste Master-Zeitintervall-Flag Master Flag_1 angegeben wird, aber auf der Grundlage des Vergleichs mit dem ersten Master-Zeitintervall-Flag Master Flag_1 ausgelassen wurde, wird der Wiederauffrischungs-Feldwert für die aktivierte Seite invertiert.
  • Auf diese Art und Weise nimmt ein Zeitintervall zwischen Anwendungen des Wiederauffrischungs-Befehls auf die a-te Seite zu durch Vermeiden unnötiger Wiederauffrischungs-Operationen an der a-ten Seite, wodurch eine Verringerung in der Leistungsaufnahme ermöglicht wird. Das bedeutet, dass wenn die a-te Seite für die Lese/Schreib-Operation aktiviert wird, die anschließend geplante Wiederauffrischungs-Operation für die a-te Seite ausgelassen werden kann aufgrund der jüngsten Aktivierung der Seite für die Lese/Schreib-Operationen, wodurch das Wiederauffrischungs-Zeitintervall zwischen dem vorhergehenden Wiederauffrischungs-Befehl und dem nächsten Wiederauffrischungs-Befehl für die a-te Seite vergrößert wird. Zum Beispiel kann ein Zeitintervall in einem Bereich von 32 ms bis 64 ms vergrößert werden gemäß einer Adresse der a-ten Seite, so dass ein Zeitintervall zwischen dem vorhergehenden Wiederauffrischungs-Befehl und dem nächsten Wiederauffrischungs-Befehl für die a-te Seite in einem Bereich von 96 ms bis 128 ms liegen kann. Es ist selbstverständlich, dass die Aktivierung der a-ten Seite daher die Wiederauffrischungs-Operation ersetzen kann, die ansonsten durchgeführt worden wäre, aber als Redundanz erkannt und daher bei einigen Ausführungsformen des erfinderischen Konzepts vermieden wurde.
  • 9 ist ein Diagramm, das ein drittes Beispiel eines Zustands eines Feldwertes entsprechend der Wiederauffrischungs-Operation zeigt. In 9 speichert die Speicherschaltung duale Speicher-Feldwerte, und durch Bezugnehmen auf die dualen Speicher-Feldwerte für verschiedene Seiten, kann die Wiederauffrischungs-Operation für verschiedene Seiten separat gesteuert werden.
  • Wie in 9 gezeigt enthält jeder der m Speicherbereiche R[1] bis R[m] die dualen Speicher-Feldwerte, die ein Puffer einer Mehrzahl von Bits sein können. Das Wiederauffrischungs-Merkmal des DRAM kann von Seite zu Seite verschiedene Wiederauffrischungs-Merkmale enthalten. Dementsprechend sollten einige Seiten des Speicherzellenfeldes mit einem Wiederauffrischungs-Zeitintervall von 64 ms wieder aufgefrischt werden, wohingegen andere Seiten wiederaufgefrischt werden können unter Verwendung eines Wiederauffrischungs-Zeitintervalls von 32 ms oder 128 ms und anderen Werten. Insbesondere können Zellen in einigen Seiten ”schwach” sein aufgrund eines relativ hohen Ladungsverlustes, wodurch eine häufigere Wiederauffrischung notwendig wird, wohingegen Zellen in anderen Seiten ”stark” sein können, wodurch eine weniger häufige Wiederauffrischung notwendig ist. Daher können bei einigen Ausführungsformen gemäß dem erfinderischen Konzept Speichervorrichtungs-Betriebsparameter verschiedene Wiederauffrischungs-Zeitintervalle auf einer seitenweisen Basis spezifizieren zum unterschiedlichen Beeinflussen von Wiederauffrischungs-Operationen des DRAM.
  • Die dualen Speicher-Feldwerte speichern sich auf das Wiederauffrischungs-Zeitintervall jeder Seite beziehende Information, und Speichern zum Beispiel ”0” für eine Seite mit einer Wiederauffrischungs-Periode von 64 ms und Speichern ”1” für eine Seite mit einer Wiederauffrischungsperiode von 128 ms. Wenn das duale Speicherfeld einen 2-Bit-Puffer enthält, kann die Wiederauffrischungs-Periode in drei oder mehrere Abschnitte unterteilt sein, und eines von ”00”, ”01”, ”10” und ”11” kann als ein dualer Speicher-Feldwert festgelegt werden durch einen Anfangstest beim Einschalten oder kann aktualisiert werden durch periodisches durchführen eines Tests während des Speicherbetriebs. Verschiedene Informationen in einem DRAM-Chip kann gespeichert werden mit einem Verfahren wie z. B. einem Antifuse-Verfahren und entsprechende Informationen können zum Festlegen gelesen werden.
  • Wenn die Basisperiode der Wiederauffrischungs-Operation auf 32 ms festgelegt ist, führt der Wiederauffrischungs-Scheduler 1120 einen Feldwert-Vergleich alle 32 ms durch Zeitmessung durch. Zum Beispiel für eine Wiederauffrischungs-Periode von 32 ms kann der duale Speicher-Feldwert festgelegt sein auf ”00”, und für einen Wiederauffrischungs-Zeitintervall von 64 ms kann der duale Speicherungs-Feldwert festgelegt sein auf ”01”. Für ein Wiederauffrischungs-Zeitintervall von 128 ms kann der duale Speicher-Feldwert auf ”10” festgelegt sein usw. Dementsprechend kann der duale Speicher-Feldwert eines oder mehrere einer Mehrzahl von verschiedenen Wiederauffrischungs-Zeitintervallen spezifizieren zum Beeinflussen der Wiederauffrischungs-Operation einer bestimmten Seite, Das zweite Master-Zeitintervall-Flag Master Field_2 (das mit dem dualen Speicher-Feldwert verglichen werden soll) ist in dem Wiederauffrischungs-Scheduler 1120 festgelegt, und zum Beispiel wird das zweite Master-Zeitintervall-Flag Master Flag_2 alle 32 ms geändert auf ”00”, ”01”, ”10” oder ”11”.
  • Sobald der Wiederauffrischungs-Scheduler 1120 eine Zeilenadresse einer Seite erzeugt, die wiederaufgefrischt werden soll, wird Bezug genommen auf den dualen Speicher-Feldwert in der Speicherschaltung, der der Seite entspricht. Für eine Seite mit einem dualen Speicher-Feldwert von ”00” wird die Wiederauffrischungs-Operation bezüglich der Seite immer durchgeführt unabhängig von dem zweiten Master-Zeitintervall-Flag Master Flag_2. Für das zweite Master-Zeitintervall-Flag Master Flag_2 von ”01” oder ”11” wird eine Seite mit dem dualen Speicher-Feldwert von ”00” wiederaufgefrischt und zusätzlich wird das niedrigstwertige Bit (LSB) des zweiten Master-Zeitintervall-Flag Master Flag_2 verglichen mit dem LSB des dualen Speicher-Feldwertes, und eine Seite, für die das LSB des zweiten Master-Flag Master Flag_2 gleich dem LSB des dualen Speicherfeldes ist, wird auch wiederaufgefrischt.
  • Wie oben beschrieben kann bei einigen Ausführungsformen gemäß dem erfinderischen Konzept eine angeforderte Wiederauffrischungs-Operation für eine bestimmte Seite in Reaktion auf einen Vergleich des dualen Speicher-Feldwertes für diese Seite mit den Master-Zeitintervall-Flags, die einen gegenwärtigen Abschnitt eines Niederfrequenz-Wiederauffrischungs-Zeitintervalls angeben. Das Niederfrequenz-Wiederauffrischungs-Zeitintervall kann zum Beispiel ein Wiederauffrischungs-Zeitintervall von 128 ms sein, wohingegen ein Hochfrequenz-Wiederauffrischungs-Zeitintervall gleich 32 ms sein kann. Dementsprechend, wenn eine Wiederauffrischung für eine Seite mit einem dualen Speicher-Feldwert angefordert wird, der ein Hochfrequenz-Wiederauffrischungs-Zeitintervall für diese Seite angezeigt, das kürzer ist als das Niederfrequenz-Wiederauffrischungs-Zeitintervall, wird die angeforderte Wiederauffrischung durchgeführt. Dagegen wird bei einigen Ausführungsformen gemäß dem erfinderischen Konzept die angeforderte Wiederauffrischungs-Operation durchgeführt, wenn die dualen Speicher-Feldwerte für diese Seite zu den Master-Zeitintervall-Flags passen, und wird die angeforderte Wiederauffrischungs-Operation nicht durchgeführt, wenn die dualen Wiederauffrischungs-Feldwerte für diese Seite nicht zu den Master-Zeitintervall-Flags passen. Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept wird die angeforderte Wiederauffrischungs-Operation durchgeführt, wenn ein niedrigstwertiges Bit derdualen Speicher-Feldwerte für diese Seite zu einem niedrigstwertigen Bit der Master-Zeitintervall-Flags passt, und die angeforderte Wiederauffrischungs-Operation wird nicht durchgeführt, wenn das niedrigstwertige Bit der dualen Speicher-Feldwerte für diese Seite nicht zu dem niedrigstwertigen Bit der Master-Zeitintervall-Flags passt. Dementsprechend kann das Wiederauffrischungs-Zeitintervall für verschiedene Seiten unterschiedlich sein. Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept wird die angeforderte Wiederauffrischungs-Operation durchgerührt, wenn alle Bits der dualen Speicher-Feldwerte für diese Seite zu allen Bits der Master-Zeitintervall-Flags passen, und die angeforderte Wiederauffrischungs-Operation wird nicht durchgeführt, wenn alle Bits der dualen Speicher-Feldwerte für diese Seite nicht zu allen Bits der Master-Zeitintervall-Flags passen. Dementsprechend können verschiedene Wiederauffrischungs-Zeitintervalle für verschiedene Seiten verwendet werden.
  • Obwohl der Wiederauffrischungs-Feldwert und der duale Speicher-Feldwert in den 8 und 9 getrennt beschrieben werden, kann sowohl auf den Wiederauffrischungs-Feldwert als auch auf den dualen Speicher-Feldwert Bezug genommen werden für die Wiederauffrischungs-Operation hinsichtlich einer entsprechenden Seite gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Zum Beispiel, selbst wenn eine vorher bestimmte Seite ein Ziel einer Wiederauffrischungs-Operation ist, da diese Seite nicht für eine Lese/Schreib-Operation aktiviert ist, kann die Seite nicht wieder aufgefrischt werden aufgrund des dualen Speicher-Feldwertes, wenn das Wiederauffrischungs-Zeitintervall für diese Seite länger ist als der Abschnitt des Wiederauffrischungs-Zeitintervalls, das abgelaufen ist.
  • Indessen können in Bezug auf das erfinderische Konzept andere Regeln als diejenigen, die mit der Wiederauffrischungs-Operation verbundenen sind, in einem Speichermodul oder in einem Speichersystem verwendet werden, und diese verschiedenen Regeln können außerdem angewendet werden auf die oben beschriebenen Ausführungsformen gemäß dem erfinderischen Konzept. in dieser Hinsicht wird eine Beschreibung der folgenden Ausführungsformen gemacht werden. Integrierte Verwaltung von verschiedenen Regeln gemäß dem erfinderischen Konzept ist anwendbar auf Speichermodule in weiteren Formen, zum Beispiel einem SIMM (Single-Inline-Speichermodul), einem DIMM (Dual-Inline-Speichermodul), einem SO-DIMM (Small-Outline-DIMM), einem UDIMM (Ungepuffertes DIMM), einem FBDIMM (Vollgepuffertes DIMM), einem RBDIMM (Rank-Buffered-DIMM), einem LRDIMM (Load-Reduced-DIMM), einem Mini-DIMM und einem Micro-DIMM. Im Folgenden werden beispielhafte von Speichermodulen in anderen Formen und andere Regeln für das Treiben eines Speichers gemäß dem erfinderischen Konzept beschrieben werden.
  • Es ist selbstverständlich, dass Ausführungsformen gemäß dem erfinderischen Konzept als Teil irgend eines Standard- oder Nichtstandard-Formfaktor-Speichermoduls ausgebildet sein können. Zum Beispiel können einige Ausführungsformen gemäß dem erfinderischen Konzept als Teil eines Single-Inline-Speichermoduls (SIMM) bereitgestellt werden, welches eine Art eines Speichermoduls ist, das einen Direktzugriffsspeicher enthält. Das SIMM stellt duplizierte Pins auf beiden Seiten des Modulanschlussstücks, wie es in dem JEDEC JESD-2IC-Standard ausgeführt ist.
  • Einige Ausführungsformen gemäß dem erfinderischen Konzept können außerdem als Teil eines Dual-Inline-Speichermoduls (DIMM) bereitgestellt sein. Das SIMM stellt verschiedene eins auf beiden Seiten des Modul Anschlussstücks bereit, wie es in dem JEDEC JESD-21C-Standard ausgeführt ist.
  • Einige Ausführungsformen gemäß dem erfinderischen Konzept können außerdem als Teil eines Small-Outline-Dual-Inline-Speichermoduls (SO-DIMM) bereitgestellt sein. Das SO-DIMM stellt duplizierte Pins bereit, die auf beiden Seiten des Modulanschlussstückes dupliziert sind (ähnlich wie bei dem DIMM), jedoch mit einem kleineren Formfaktor verglichen zu dem des DIMM. Zum Beispiel kann der SO-DIMM-Formfaktor etwa die Hälfte von dem des DIMM sein. Das SO-DIMM kann außerdem gekennzeichnet sein durch den Einschluss eines Steckplatzes in dem Anschlussstück, der verwendet wird als ein Schlüssel zum Identifizieren verschiedener Anwendungen für das SO-DIMM. Der SO-DIMM-Formfaktor kann ausgebildet sein, wie in dem JEDEC JESD-21C-Standard.
  • Einige Ausführungsformen gemäß dem erfinderischen Konzept können außerdem bereitgestellt sein als Teil eines ungepufferten Dual-Inline-Speichermoduls (UDIMM). Das UDIMM stellt duplizierte Pins bereit, die auf beiden Seiten des Modul Anschlussstücks dupliziert sind (ähnlich wie bei dem DIMM und dem SO-DIMM). Der UDIMM-Formfaktor kann jedoch eine Schnittstelle zu der Speichersteuerung bereitstellen, die ungepuffert ist. Zum Beispiel kann der UDIMM-Formfaktor jeden DRAM auf dem Modul als eine getrennte Last für die Speichersteuerung darstellen. Der UIDIMM-Formfaktor kann ausgebildet sein wie in dem JEDEC JESD-21-Standard.
  • Einige Ausführungsformen gemäß dem erfinderischen Konzept können außerdem als Teil eines Fully-Buffered-Dual-Inline-Speichermoduls (FBDIMM) bereitgestellt sein. Der FBDIMM-Formfaktor kann einen Puffer auf dem Modul (wie z. B. einen Advanced-Memory-Buffer) enthalten, der die Speichersteuerung von den einzelnen DRAMs auf dem Modul sofort. Darüber hinaus können viele FBDIMMs miteinander gekoppelt sein, so dass Kommunikation von der Speichersteuerung von einem FBDIMM zu anderen weitergegeben wird. Der FBDIMM-Formfaktor kann ausgebildet sein wie in dem JEDEC JESD2O5-Standard ausgeführt.
  • Einige Ausführungsformen gemäß dem erfinderischen Konzept können außerdem als Teil eines Rank-Buffered-Dual-Inline-Speichermoduls (RBDIMM) bereitgestellt sein. Der RBDIMM-Formfaktor kann der Speichersteuerung ermöglichen, in DRAMs enthaltene vorhandene Chip-Auswahlsignale aus zu nutzen zum Steuern von Zugriffen innerhalb eines bestimmten RBDIMM auf einer Rankweisen Basis. Der RBDIMM-Formfaktor kann implementiert sein wie in dem entsprechenden JEDEC-Standard ausgeführt ist.
  • Einige Ausführungsformen gemäß dem erfinderischen Konzept können außerdem als Teil eines Load-Reduced-Dual-Inline-Speichermoduls (LRDIMM) bereitgestellt sein. Der LRDIMM-Formfaktor ist ausgebildet zum Empfangen von Befehls- und Taktsignalen von einer Speichersteuerung und zum Verteilen von Steuersignalen sowie von den Adressen der DRAMs auf dem Modul basierend auf den von der Speichersteuerung empfangenen Befehls- und Taktsignalen. Außerdem werden die von der Speichersteuerung empfangenen Daten die Puffer und an jeden der DRAMs neu verteilt. Darüber hinaus puffert der Puffer außerdem von jedem der DRAMs empfangene Daten, die umgekehrt der Speichersteuerung bereitgestellt werden. Der LRDIMM-Formfaktor kann implementiert sein wie in dem JEDEC JESD-21C-Standard ausgeführt ist.
  • Einige Ausführungsformen gemäß dem erfinderischen Konzept können außerdem als Teil eines Mini-Dual-Inline-Speichermoduls (Mini-DIMM) bereitgestellt sein. Der Mini-DIMM-Formfaktor kann die Basisfunktion von zum Beispiel einem registrierten DIMM bereitstellen, aber mit einem kleineren Formfaktor. Der Mini-DIMM-Formfaktor kann implementiert sein wie in dem JEDEC-JESD-2IC-Standard ausgeführt.
  • Einige Ausführungsformen gemäß dem erfinderischen Konzept können außerdem bereitgestellt sein als Teil eines Micro-Dual-Inline-Speichermoduls (Micro-DIMM). Der Micro-DIMM-Formfaktor kann die Basisfunktion von zum Beispiel einem registrierten DIMM bereitstellen, aber mit noch einem kleineren Formfaktor verglichen mit dem Mini-DIMM. Der Micro-DIMM-Formfaktor kann implementiert sein wie in dem JEDEC-JESD-21C-Standard ausgeführt.
  • 10A und 10B sind Blockdiagramme von ersten bis dritten Speichermodulen 4000A bis 4000C und eines Speichersystems 200 gemäß einem weiteren Ausführung Beispiel des erfinderischen Konzepts. Wie in 10A gezeigt kann jedes der ersten bis dritten Speichermodule 4000A bis 4000C gemäß einer Ausführungsform des erfinderischen Konzepts eine oder mehrere Vorrichtungen (z. B. DRAMs) 4100 enthalten. Ein Speichersystem 200 kann eine Speichersteuerung 3000 und die Speichermodule 4000A bis 4000C enthalten, von denen jedes die Vorrichtung 4100 darin eingebaut aufweist. Die Speichervorrichtung 200 kann außerdem einen Taktgenerator 3100 enthalten, und ein von dem Takt Generator 3100 erzeugtes Taktsignal kann der Speichersteuerung 3000 oder jedem Speichermodul 4000A bis 4000C bereitgestellt werden.
  • Jedes in 10A gezeigte Speichermodul 4000A bis 4000C ist ein FBDIMM. Enthält einen Advanced-Memory-Buffer (AMB) 4200. Jeder FBDIMM kommuniziert mit der Speichersteuerung 3000, und die Speichersteuerung 3000 sowie der AMB 4200 in jedem Modul sind in der Art und Weise einer Punkt-zu-Punkt-Verbindung miteinander verbunden. Der AMB 4200, der in einem Speichermodul enthalten ist, und der in einem anderen Speichermodul enthaltene AMB 4200 können dazwischen Pakete senden und empfangen. Gemäß diesem Schema kann die Anzahl von mit dem Speichersystem 200 verbundenen Speichermodulen erhöht werden, wodurch ein großes Volumen erreicht wird und eine Hochgeschwindigkeits-Operation ermöglicht wird, da das FBDIMM ein Paket-Protokoll verwendet.
  • 10B ist ein Blockdiagramm eines Beispiels eines Kommunikationsschemas des in 10A gezeigten Speichersystems 200. In 10B sind die Speichersteuerung 3000 und das erste Speichermodul 4000A zum Zwecke der Einfachheit gezeigt. Wie in 10B gezeigt senden und empfangen die Speichersteuerung 3000 und der AMB 4200 des ersten Speichermoduls 4200A Pakete gemäß einem seriellen Kommunikationsschema und der AMB 4200 des ersten Speichermoduls 4000A sendet ein Paket an und empfängt ein Paket von dem AMB 4200 eines benachbarten Speichermoduls (zum Beispiel dem AMB 4200 des Zweiten Speichermoduls 4000B). Die Adresse ADD, der Befehl CMD, das Taktsignal CLK und die Daten Data, die in dem Paket enthalten sind, werden an die Vorrichtung 4100 (z. B. dem DRAM bereitgestellt).
  • Das Speichermodul und das Speichersystem gemäß dem erfinderischen Konzept wie oben beschrieben werden nun mit Bezug auf ein einzelnes Speichermodul (zum Beispiel dem ersten Speichermodul 4000A) beschrieben werden.
  • 11 ist ein Blockdiagramm einer beispielhaften Ausführung des in 10A gezeigten AMB 4200. Wie in 11 gezeigt kann der AMB 4200 eine Phasenregelschleife (4240) zum Empfangen eines externen Taktsignals zum Erzeugen eines in dem AMB 4200 verwendeten Taktsignals, einen AMB-Kern 4220 zum Schreiben eines von außen empfangenen Pakets, zum Dekodieren des Befehls CMD oder zum Durchführen einer zyklischen Redundanzprüfung zum Prüfen des Schadens des Pakets, und eine bidirektionale Durchgangs-Steuerlogik 4230 zum Steuern des bidirektionalen Weiterleitens des Paketes enthalten. Insbesondere kann der AMB 4200 eine DRAM-Verwaltungseinheit 4210 enthalten, auf die verschiedene Regeln gemäß Ausführungsformen des erfinderischen Konzepts angewendet werden können zum Durchführen integrierter Verwaltung für einen Speicher.
  • 12 ist ein Blockdiagramm einer beispielhaften Ausführung der in 11 gezeigten Verwaltungseinheit 4210. Wie in 12 gezeigt kann die DRAM-Verwaltungseinheit 4210 eine Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter zum Speichern von Speichervorrichtungs-Betriebsparametern sowie einen Wiederauffrischungs-Scheduler 4212 zum Verwalten der den Speicher betreffenden Wiederauffrischungs-Operationen enthalten. Die DRAM-Verwaltungseinheit 4210 kann eine Steuereinheit 4216 zum Empfangen des Taktsignals CLK, des Befehls CMD, der Adresse ADD und der Daten DQ von außen oder von dem AMB-Kern 4220 und zum Verarbeiten derselben, eine Least-Recently-Used(LRU)/First-In-First-Out(FIFO)-Einheit 4213 zum Speichern von Informationen einer vorbestimmten Anzahl an Adressen des Speichers, einen Bereiniger 4214 zum Lesen einer Speicherzelle mm Überwachen, oben es einen Bit-Fehler in den in dem Speicher gespeicherten Daten gibt, sowie eine Adress-Austausch-Steuereinheit 5215 mm Ersetzen einer Fehlerseite mit einer redundanten Seite, wenn ein Fehler, der nicht korrigiert werden kann, in dieser Seite des Speichers auftritt, enthalten. Die DRAM-Verwaltungseinheit 4210 kann weiter einen Auslastungs-Analysator/Vorhersager 4217 zum Analysieren und Vorhersagen einer Auslastung einer Anwendung (z. B. eines Computersystems), bei der das Speichersystem verwendet wird, eine dynamische Spannungs-Frequenz-Skalierungs(DVFS)-Steuereinheit 4218 zum Steuern einer die Lese/Schreib-Operationen des Speichers betreffenden Betriebsspannung, eine Fehlerprüf- und -korrektur(ECC)-Einheit 4219_1 zum Durchführen von Fehlererkennung und -korrektur für Daten, sowie einen Temperatursensor 4219_2 zum Abtasten einer Umgebungstemperatur und zum Erzeugen von Temperaturinformation enthalten.
  • Die 13A bis 13D zeigen beispielhafte Ausführungen von Komponenten, die in der in 12 gezeigten Speicher-Verwaltungseinheit 4210 enthalten sind, gemäß einer weiteren beispielhaften Ausführungsform des erfinderischen Konzepts. 13A zeigt eine beispielhafte Ausführung einer in 12 gezeigten Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter. Die Speicherschaltung 4211 kann ausgebildet sein als ein Register, in dem erste bis m-te Speicherbereiche R[1] bis R[m] für m Seiten auf einen Speichermodul wie in 4 gezeigt angeordnet sind. In 13A ist einer der Speicherbereiche, z. B. der erste Speicherbereich R[1] als ein Beispiel gezeigt, und der erste Speicherbereich R[1] enthält einen Puffer einer vorbestimmten Größe und besteht aus einer Mehrzahl von Feldern. In 13 zeigen in dem ersten Speicherbereich R[1] gezeigte Zahlen Bit-Reihenfolgen des Puffers an.
  • Der erste Speicherbereich R[1] kann ein die Ausführung der Wiederauffrischungs-Operation betreffendes Wiederauffrischungs-Feld, der Wiederauffrischungs-Feldwerte speichert, das duale Speicher-Feld, das die Wiederauffrischungs-Zeitintervalle betreffende duale Speicher-Feldwerte speichert, ein eine Bereinigung-Operation betreffendes Bereinigungs-Feld, ein die Wiedergewinnung von in dem Speicher gespeicherten Daten betreffendes Wiedergewinnungs-Feld, ein den Adresseaustausch einer Fehlerseite betreffendes Austauschadress-Feld, ein Spannungen der Lese/Schreib-Operationen in Bezug auf den Speicher betreffendes Operation-Spannungs-Feld, und ein einen ECC betreffendes ECC-Feld enthalten. Das Bereinigung-Feld kann ein Unterfeld mit Einzel-Bit-Fehler betreffender Information, ein Unterfeld mit Adress-Information einer Spalte und ein Unterfeld mit Informationen, die anzeigt, ob ein Multi-Bit-Fehler in einer Seite aufgetreten ist, enthalten. Das Austauschadress-Feld kann ein Unterfeld, das anzeigt, ob ein Fehler, der nicht korrigiert werden kann, in einer Seite auftritt, die einer vorbestimmten Adresse entspricht, und ein Unterfeld mit Adressinformation einer redundanten Seite enthalten. Mit Bezug auf die 12 und 13A werden Operationen eines Speichermoduls und eines Halbleiter-Speichersystems, die wie oben beschriebenen gemäß einer weiteren beispielhaften Ausführungsform des erfinderischen Konzepts strukturiert sind, beschrieben werden.
  • Zum Überwachen, ob ein Einzel-Bit-Fehler in einem Speicher (z. B. der in 10A gezeigten Vorrichtung 4100) auftritt, führt der Bereiniger 4214 periodisch eine Bereinigungs-Operation durch Lesen des Speichers durch. Der Bereiniger 4214 der Speicher-Verwaltungseinheit 4210 fuhrt eine Bereinigungs-Operation an jeder Seite des Speicherzellenfeldes durch und speichert nach Auftreten eines Einzel-Bit-Fehlers, der von der Bereinigungs-Operation resultiert, das Ergebnis in dem Bereinigungs-Feld der Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter. Wenn zum Beispiel das Einzel-Bit-Fehler-Unterfeld aus einem Puffer von 1 Bit besteht und einen Einzel-Bit-Fehler in der ersten Seite auftritt besitzt das Einzel-Bit-Fehler-Unterfeld des Bereinigungs-Feldes des ersten Speicherbereichs R[1] einen Wert von ”1”.
  • Weitere von der Bereinigungs-Operation resultierende Information hinsichtlich jeder Seite des Speicherzellenfeldes wird in dem Bereinigungs-Feld der Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter gespeichert. Zum Beispiel besteht das Fehlerspalten-Adress-Unterfeld aus einem Puffer von 12 Bits, und eine Spaltenadresse, in der der Einzel-Bit-Fehler auftritt, wird in dem Fehlerspalten-Adress-Unterfeld speichert. Wenn zwei oder mehrere Fehler in einer Seite erfasst werden, wird eine dies anzeigende Information in einem Bereinigungs-Feld eines dieser Seite entsprechenden Speicherbereichs gespeichert. Zum Beispiel, wenn ein Multi-Bit-Fehler-Unterfeld eines Bereinigungs-Feldes aus einem Puffer von 3 Bits besteht, wird im Falle des Auftretens eines 2-Bit-Fehlers ”001” in dem Multi-Bit-Fehler-Unterfeld gespeichert und wird im Falle des Auftretens eines 3-Bit-Fehlers ”010” in dem Multi-Bit-Fehler-Unterfeld gespeichert. Auf diese Art und Weise wird in dem Fall des Auftretens eines Fehlers einer anderen Anzahl von Bits eine dies anzeigende Information in dem Multi-Bit-Fehler-Unterfeld gespeichert. Wenn ein Fehler von 8 Bits oder mehrere auftritt wird ”111” in dem Multi-Bit-Fehler-Unterfeld gespeichert.
  • Zum Durchführen der Bereinigungs-Operation nimmt der Bereiniger 4211 Bezug auf einen Wert des Bereinigungs-Feldes, der in der Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter gespeichert ist, und führt die Bereinigungs-Operation bezüglich des Speicherzellenfeldes auf der Grundlage dieses genannten Wertes durch. Zum Beispiel bereinigt der Bereiniger 4214 sequenziell eine Mehrzahl von Seiten und nimmt Bezug auf einen Wert des Bereinigungs-Feldes der Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter vor dem Durchführen der Bereinigungs-Operation bezüglich jeder Seite. Für einen Einzel-Bit-Fehler-Unterfeld von ”0” führt der Bereiniger 4214 die Bereinigungs-Operation bezüglich einer entsprechenden Seite nicht durch; für ein Einzel-Bit-Fehler-Unterfeld von ”1” führt der Bereiniger 4211 die Bereinigungs-Operation bezüglich einer entsprechenden Seite durch. Auf das Fehlerspalten-Adress-Unterfeld wird für die Bereinigungs-Operation Bezug genommen, so dass wenn eine Seite bereinigt wird, eine Adresse von einem entsprechenden Fehlerspalten-Adress-Unterfeld gelesen wird und die Bereinigungs-Operation bezüglich der Seite durchgeführt wird unter Verwendung der gelesenen Adresse als eine Startadresse.
  • Wenn zwei oder mehr Fehler in einer Seite auftreten, wird für die Fehlerkorrektur von Daten eine ECC-Resource (z. B. eine ECC-Parität) von mehreren Bits verwendet. Bei einer normalen Schreib-Operation wird Bezug genommen auf einen Wert des Multi-Bit-Fehler-Unterfeldes des Bereinigungs-Feldes, und eine ECC-Parität wird außerdem erzeugt gemäß dem Bezugnahmeergebnis für die Fehlerkorrektur von Daten. Zum Beispiel für ein Multi-Bit-Fehler-Unterfeld von ”000” wird ein ECC von 1 Bit verwendet; für einen Multi-Bit-Fehler-Unterfeld von ”011” wird ein ECC von 4 Bits verwendet. Die in 12 gezeigte ECC-Einheit 4219_1 erzeugt eine ECC-Parität für die Fehlerkorrektur von Daten durch Bezugnahme auf den Wert des Multi-Bit-Fehler-Unterfeldes. Wie oben beschrieben werden verschiedene Bit-Zahlen einer ECC-Parität erzeugt gemäß dem Wert des Multi-Bit-Fehler-Unterfeldes, und die erzeugte ECC-Parität wird in dem ECC-Feld der Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter gespeichert. Zum Lesen von in dem Speicherzellenfeld gespeicherten Daten können die originalen Daten bestimmt werden unter Verwendung der in dem Speicher gespeicherten Daten und einer in dem ECC-Feld gespeicherten ECC-Parität.
  • Wenn indessen in einem Computersystem, bei dem ein Speicher, z. B. ein DRAM, verwendet wird, eine Zentraleinheit (CPU) eine Speicherresource anfordert, werden vorhergehend gespeicherte Daten bei fehlendem freien Platz in dem Speicher entfernt, und eine Wiedergewinnungs-Operation muss durchgeführt werden zum Verwenden eines entsprechenden Platzes, der bereitgestellt wird durch Entfernen für einen anderen Zweck. Während der Wiedergewinnungs-Operation, wenn Daten einer Seite des Speicherzellenfeldes gleich den ursprünglichen Daten sind, die in einer nicht-flüchtige Speichervorrichtung, z. B. einem Festplattenlaufwerk (HDD), vorhanden sind, können die Daten dieser Seite direkt entfernt werden, aber wenn die Daten verschieden sind von den ursprünglichen Daten (oder die Daten der Seite schmutzige Daten sind) muss der entsprechende Platz verwendet werden für einen anderen Zweck nachdem die Daten zu dem HDD verschoben worden.
  • Zum Verwalten der Wiedergewinnungs-Operation enthält die Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter der Speicherverwaltungseinheit 4210 aus 12 ein Wiedergewinnungs-Feld, in dem Information gespeichert sein kann, die anzeigt, ob jede Seite des Speicherzellenfeldes schmutzige Daten enthält. Somit kann, wenn die Wiedergewinnungs-Operation durchgeführt wird, von dem Wiedergewinnungs-Feld geprüft werden, wenn Daten jeder Seite in dem HDD gesichert werden müssen, und auf Grundlage des Ergebnisses wird die Wiedergewinnungs-Operation durchgeführt. Wenn zum Beispiel die Daten des HDD zu dem Speicher verschoben werden und dann eine Seite des Speichers geöffnet wird für die Lese- und/oder Schreib-Operationen, kann das Wiedergewinnungs-Feld dieser Seite in ”1” geändert werden.
  • Die Speicherverwaltungseinheit 4210 kann die LRU/FIFO-Einheit 4213 mit einer vorbestimmten Größe besitzen, und Adressinformation der Seite mit dem geänderten Wert des Wiedergewinnungs-Feldes wird in der LRU/FIFO-Einheit 4213 gespeichert. Adressinformation einer vorbestimmten Anzahl an Seiten des Speicherzellenfeldes (z. B. 30% der gesamten Seiten des Speichers) können gespeichert werden auf der Grundlage der Reihenfolge mit der zuletzt verwendeten Seite als erstes. Für die Wiedergewinnungs-Operation wird in der LRU/FIFO-Einheit 4213 gespeicherte Adressinformation einer externen Speichersteuerung oder CPU bereitgestellt, und die Wiedergewinnungs-Operation kann durchgeführt werden auf der Grundlage der bereitgestellten Adressinformation. Zum Beispiel wird die Wiedergewinnungs-Operation durchgeführt an Seiten, die den anderen Adressen als der der externen Speichersteuerung oder CPU bereitgestellten Adresse entsprechen.
  • Wenn ein Fehler, der nicht korrigiert werden kann, in einer Seite des Speichers auftritt, führt die Adressaustausch-Steuereinheit 4215 der Speicherverwaltungs-Einheit 4210 eine Operation zum Ersetzen einer Fehlerseite mit einer redundanten Seite durch. Dabei enthält die Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter ein Austauschadress-Feld, das ein erstes Unterfeld mit Adressinformation einer Seite, in der ein Fehler auftritt, und ein zweites Unterfeld mit Adressinformation einer redundanten Seite zum Ersetzen der Fehlerseite enthalten kann.
  • Die redundante Seite wird ausgewählt durch Erzeugen einer Adresse, die von außen nicht zugänglich ist, in einer Speichervorrichtung oder einem Speichermodul. Wenn ein Fehler, der nicht korrigiert werden kann, in einer vorbestimmten Seite auftritt, wird am Wert des ersten Unterfeldes des Austauschsadress-Feldes, das der Seite entspricht, zum Beispiel durch Schreiben von ”1” in das erste Unterfeld geändert, wobei Information darüber enthalten ist, ob die Seite in eine andere Seite geändert werden soll. Wenn eine zu lesende oder zu schreibende Seite ein Ziel eines Adressaustausches ist, wird in dem zweiten Unterfeld gespeicherte Adressinformation einer redundanten Seite gelesen und die Adresse der redundanten Seite wird dem Speicher bereitgestellt.
  • Die DVFS-Steuereinheit 4218 der Speicherverwaltungs-Einheit 4210 verwaltet Informationen, die eine Betriebsspannung der Lese/Schreib-Operationen bezüglich des Speichers betrifft, Dabei kann die Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter ein die Spannungen der Lese/Schreib-Operationen bezüglich des Speichers betreffendes Spannungsbetriebs-Feld enthalten. Die Pegel der bei Lese/Schreib-Operationen bezüglich des Speichers verwendeten Spannungen betreffende Informationen wird in dem Spannungsbetriebs-Feld gespeichert, und solche den Spannungs-Pegel betreffende Information wird seitenweise gespeichert.
  • Wenn Daten in den Speicher geschrieben werden, werden zum Beispiel die Daten in eine Seite mit einer Spannung von 1 V geschrieben und werden dann Daten dieser Seite mit einer Spannung von 1,1 V gelesen, bei einem Spielraum von Daten ”1” gefährdeter ist als ein Spielraum von Daten ”0”. Somit wird die Pegel von Betriebsspannungen betreffende Information in dem Spannungsbetriebs, fällt seitenweise gespeichert, und dann wird bei Ausführung von verschiedenen Operationen, wie z. B. einer Lese-Operation, einer Wiederauffrischungs-Operation usw., auf die in dem Spannungsbetriebs-Feld gespeicherte Information Bezug genommen.
  • Zum Verringern der Leistungsaufnahme bei einer Halbleitervorrichtung oder einem Speichermodul analysiert der Auslastungs-Analysator/Vorhersager 4217 eine Auslastung und stellt das Analyseergebnis bereit, wie z. B. das für eine geringe Auslastung, die DVFS-Steuereinheit 4218 verringert einen einer DRAM-Zelle bereitgestellten Spannungspegel, zum Beispiel wird ein Pegel einer Betriebsspannung eines Speichers von 1,1 V auf 1,0 V verringert. Zusätzlich wird einen Spannungspegel betreffende Information in ein Spannungsbetriebs-Feld geschrieben, das einer mit einer geringen Spannung betriebenen Seite entspricht. Wenn zum Beispiel eine Seite mit einer geringen Spannung betrieben wird, wird ”1” in das Spannungsbetriebs-Feld, das der Seite entspricht, geschrieben. Während einer nachfolgenden Operation, zum Beispiel der Wiederauffrischungs-Operation, kann der Wiederauffrischungs-Scheduler 4212 Bezug nehmen auf das Spannungsbetriebs-Feld der Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter und den Wiederauffrischungs-Betrieb gemäß dem Bezugnahmeergebnis steuern.
  • Die Anzahl von Bits des Spannungsbetriebs-Feldes kann bestimmt werden gemäß eifern Typ einer veränderbaren Spannung oder der Anzahl der veränderbaren Spannungen. Wenn sich zum Beispiel ein Spannungspegel in vier Schritten von 1,2 V, 1,1 V, 1,0 V und 0,9 V ändert, kann das Spannungsbetriebs-Feld einen Puffer von 2 Bits enthalten. Wenn die Schreib-Operation bezüglich einer Seite des Speichers durchgeführt wird mit einer geringen Spannung von 0,9 V oder 1,0 V, wird die Seite zuerst wiederaufgefrischt durch die Wiederauffrischungs-Operation, die mit einer normalen Spannung durchgeführt wird. Zum Beispiel wird zu dem Zeitpunkt des Eintritts in einen Normalspannungs-Modus von einem Niedrigspannungs-Modus das Spannungsbetriebs-Feld der Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter abgetastet und die mit einem niedrigen Spannungspegel betriebene (geschriebene) Seite wird mit einer normalen Spannung wiederaufgefrischt. Dabei kann die Wiederauffrischungs-Operation ein kontinuierliches Wiederauffrischungs-Schema zum kontinuierlichen Wiederauffrischen einer Mehrzahl von Seiten sowie ein zerstreutes Wiederauffrischungs-Schema zum Wiederauffrischen der Seiten in einer zerstreuten Art und Weise enthalten. Nach dem Beginn einer Wiederauffrischungs-Periode werden mit einer geringen Spannung betriebene Seiten kontinuierlich wiederaufgefrischt, und nach Abschluss der Wiederauffrischungs-Operation werden Werte der Spannungsbetriebs-Felder, die den Seiten entsprechen, geändert. Danach wird für die verbleibenden Seiten die Wiederauffrischungs-Operation in der oben beschriebenen Art und Weise durchgeführt. Im Fall des Umschaltens von dem Normalspannungs-Modus in den Niedrigspannungs-Modus wird, wenn eine Seite für eine Operation, wie z. B. eine Schreib-Operation usw., ein Wert des Spannungsbetriebs-Feldes, das der geöffneten Seite entspricht, geändert.
  • 13B ist ein Blockdiagramm einer beispielhaften Ausführung des in 12 gezeigten Bereinigers 4214. Wie in 13B gezeigt kann der Bereiniger 4214 eine Speicher-BIST-Einheit 4214_1 zum Überwachen des Auftretens eines Fehlers in dem Speicherzellenfeld und einen Fehlerdetektor 4214_2 zum Durchführen einer Fehlererfassung durch Verwenden eines von der Speicher-BIST-Einheit 4214_2 bereitgestellten Testergebnisses enthalten. Die-BIST-Einheit 4214_1 kann eine Zustandsmaschine 4214_11 zum Erzeugen verschiedener Befehle CMD_BIST zur Gesamtsteuerung einer Überwachungs-Operation oder einer Test-Operation, einen Zähler 4214_12 zum Erzeugen einer Testadresse ADD_BIST zum Auswählen einer Speicherzelle, einen Mustergenerator 4214_13 zum Erzeugen eines Datenmusters DQ_BIST für die Test-Operation sowie einen Vergleicher 4214_14 zum Vergleichen des Datenmusters DQ_BIST mit einem von der Speicherzelle gelesenem Muster enthalten.
  • Die Zustandsmaschine 4214_11 empfängt Modus-Steuersignale Mode Controls oder Feldwerte Field Values zum Erzeugen des Befehls CMD_BIST und verschiedener Steuersignale. Zum Beispiel kann als Antwort auf die Modus-Steuersignale Mode Controls der Betrieb des Bereinigers 4214 ein/aus geschaltet werden. Die Zustandsmaschine 4214_11 kann die Adresserzeugung des Zählers 4214_12 oder die Mustererzeugung des Mustergenerators durch Bezugnahme auf die Feldwerte Field Values steuern. Das Datenmuster DQ_BIST wird in der Speicherzelle gespeichert und nach einer vorbestimmten Zeit wird die Speicherzelle gelesen. Der Vergleicher 4214_14 stellt ein Ergebnis des Vergleichs zwischen dem ursprünglichen Datenmuster DQ_BIST und dem von der Speicherzelle gelesenem Muster dem Fehlerdetektor 4214_2 bereit.
  • Der Fehlerdetektor 4214_2 erfasst das Auftreten eines Einzel-Bit-Fehlers in einer Seite, die Adresseinformation einer Spalte, in der der Fehler auftritt, sowie die Anzahl an Bits des in der Seite auftretenden Fehlers auf der Grundlage des Vergleichsergebnisses. Der Fehlerdetektor 4214_2 schreibt dem Erfassungsergebnis entsprechende Information in das Bereinigungs-Feld. Wenn ein Multi-Bit-Fehler in einer Seite auftritt wird eine dies anzeigende Information der ECC-Einheit 4219_1 bereitgestellt, um der ECC-Einheit 4219_1 zu ermöglichen, eine dem Multi-Bit-Fehler entsprechende ECC-Parität zu erzeugen. Wenn ein Mehrfach-Bit-Fehler in einer vorbestimmten Seite auftritt und somit eine Fehlerkorrektur nicht möglich ist, kann dies anzeigende Information der Adressaustausch-Steuereinheit 4215 bereitgestellt werden.
  • 13C ist ein Blockdiagramm einer beispielhaften Ausführung der Adressaustausch-Steuereinheit 4215, die in 12 gezeigten ist. Wie in 13C gezeigt kann die Adressaustausch-Steuereinheit 4215 eine Steuerlogik 4215_1 für die Gesamtsteuerung einer Adressaustausch-Operation, eine Zugriffseinheit 4215_2 zum Zugreifen auf die Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter zum Schreiben oder Lesen eines Feldwertes, einen Feldwertdetektor 4215_3 zum Erfassen eines Wertes des Austauschadress-Feldes einer Seite, die einer Adresse entspricht, sowie eine Auswahleinheit 4215_4 zum selektiven Abgeben der ursprünglichen Adresse oder einer redundanten Adresse entsprechend einem Ergebnis des Erfassens des Feldwertes.
  • Die Steuerlogik 4215_1 kann ein Bereinigungsergebnis von dem in 13B gezeigten Bereiniger empfangen und das Austauschadress-Feld der Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter als Antwort auf das Bereinigungsergebnis festlegen oder aktualisieren. Die Steuerlogik 4215_1 steuert die Zugriffseinheit 4215_2 als Antwort auf das Bereinigungsergebnis, ändert einen Wert des ersten Unterfeldes des Austauschadress-Feldes, das einer Seite entspricht, bei der ein Fehler, der nicht korrigiert werden kann, auftritt, in ”1”, und schreibt eine Adresse einer redundanten Seite zum Ersetzen der Seite, bei der der Fehler auftritt, in das zweite Unterfeld des Austauschadress-Feldes.
  • Danach steuert die Steuerlogik 4215_1 nach Empfangen der Adresse ADD für die lese/Schreib-Operationen bezüglich des Speicherzellenfeldes die Zugriffseinheit 4215_2 derart, dass sie auf den Wert des Austauschadress-Feldes, dass der Adresse ADD entspricht, zugreift. Der Feldwertdetektor 4215_3 empfängt den Wert des ersten Unterfeldes, das der Adresse ADD entspricht, erfasst, ob der Wert des ersten Unterfeldes ”1” oder ”0” ist, und stellt das Erfassungsergebnis der Auswahleinheit 4215_4 bereit. Die Auswahleinheit 4215_4 gibt die Adresse ADD für das erste Unterfeld von ”0” aus und gibt eine Adresse ADD_T der redundanten Seite aus, die in das zweite Unterfeld des Austauschadress-Feldes geschrieben ist, für das erste Unterfeld von ”1” aus. Somit wird die Adressaustausch-Operation für das Verwenden der redundanten Seite durchgeführt außerhalb eines DRAM-Chips (z. B. einem AMB-Chip auf einem Modul), und die ausgetauschte Adresse wird dem DRAM-Chip bereitgestellt, sodass die Seite, in der der Fehler auftritt, der nicht korrigiert werden kann, durch die redundante Seite ersetzt wird.
  • 13D ist ein Blockdiagramm einer beispielhaften Ausführung der in 12 gezeigten ECC-Einheit 4219_1. Wie in 13D gezeigt kann die ECC-Einheit 4219_1 eine Steuerlogik 4219_11 zum Steuern einer Gesamtoperation für eine Fehlerkorrektur, eine Zugriffseinheit 4219_12 zum Zugreifen auf die Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter zum Schreiben oder Lesen eines eine ECC-Operation betreffenden Feldwertes, einen Paritätsgenerator 4219_13 zum Erzeugen einer Schreibdaten Data_W entsprechenden ECC-Parität durch Bezugnahme auf die Schreibdaten Data_W und einen Feldwert der Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter sowie einen FCC-Decoder zum Erzeugen von fehlerkorrigierten Daten Data durch Verwenden der von dem Speicherzellenfeld gelesenen Daten Data R und der ECC-Parität enthalten.
  • Die Steuerlogik 4215_1 kann das Bereinigungsergebnis von dem in 13B gezeigten Bereiniger empfangen und die ECC-Operation steuern durch Bezugnahme auf einen in der Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter gespeicherten Feldwert, zum Beispiel einen Wert des Multi-Bit-Fehler-Unterfeldes. Die Steuerlogik 4215 kann verschiedene Steuersignale für die FCC-Operation als Antwort auf den die Lese/Schreib-Operationen betreffenden Befehl CMD erzeugen. Die Zugriffseinheit 4219_12 greift auf einen Feldwert der Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter zu unter der Steuerung der Steuerlogik 4215_1, und stellt den erfassten Feldwert den verschiedenen Schaltungsblöcken in der ECC-Einheit 4219_1 zur Steuerung der FCC-Operation bereit.
  • Zum Beispiel greift die Zugriffseinheit 4219_12 nach Anwenden eines Schreibbefehls bezüglich einer vorbestimmten Seite auf einen Wert des Multi-Bit-Fehler-Unterfelds der Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter zu und stellt den erfassten Unterfeldwert dem Paritätsgenerator 4219_13 bereit. Der Paritätsgenerator 4219_13 erzeugt dann die ECC-Parität mit verschiedenen Bit-Zahlen gemäß dem Wert des Multi-Bit-Fehler-Unterfeldes. Daher wird die ECC-Parität mit verschiedenen Bit-Zahlen für verschiedene Schreibdaten Data_W erzeugt und der Zugriffseinheit 4219_12 bereitgestellt. Die Zugriffseinheit 4219_12 schreibt die erzeugte ECC-Parität in das ECC-Feld der Speicherschaltung 4211 für Speichervorrichtungs-Betriebsparameter, entsprechend der Seite, an der die geschriebene Operation durchgeführt werden soll.
  • Nach Anwenden eines Lesebefehls bezüglich einer vorbestimmten Seite liest die Zugriffseinheit 4219_12 die ECC-Parität, die in dem der Seite entsprechenden ECC-Feld aufgezeichnet ist, und stellt die gelesene ECC-Parität dem FCC-Decoder bereit. Die Fehlererfassungseinheit 4219_14 und die Fehlerkorrektureinheit 4219_15 führen Fehlererfassung und Fehlerkorrektur bezüglich der gelesenen Daten Data_R durch Verwenden der gelesenen Daten Data_R und der ECC-Parität durch, und stellen die fehlerkorrigierten Daten Data nach außen zur Verfügung.
  • Die 14A und 14B sind Blockdiagramme von Speichermodulen 5000A und 5000B entsprechend einer weiteren beispielhaften Ausführungsform des erfinderischen Konzepts. Bei der vorhergehenden Ausführungsform werden verschiedene Regeln einschließlich der Wiederauffrischungs-Operation auf das FBDIMM angewendet. Bei der folgenden Ausführungsform werden sie auf ein Registered-Dual-Inline-Speichermodul (RDIMM) angewendet.
  • Wie in 14A gezeigt kann das Speichermodul 5000A einen DRAM-Verwaltungs-Chip 5100A und eine oder mehrere auf einer Modulplatte montierte Vorrichtungen 5200A enthalten. Wie die Vorrichtung 5200A kann ein DRAM mit DRAM-Zellen verwendet werden. In 14A ist außerdem eine Speichersteuerung 5300A gezeigt, sodass die Speichersteuerung 5300A und das Speichermodul 5000A ein Speichersystem bilden. Die Speichersteuerung 5300A und das Speichermodul 5000A kommunizieren durch verschiedene Systembusse, zum Beispiel einen Datenbus DQ Bus, einen Befehls/Adress-Bus CA Bus und einen Takt-Bus CLK Bus. Daten- und ein Taktsignal von der Speichersteuerung 5300A werden den Vorrichtungen 5200A bereitgestellt durch den System-Bus und separat für die jeweiligen Vorrichtungen 5200A angeordnete Busse. Befehls/Adress-Signale werden zuerst dem Speicher-Verwaltungschip 5100A bereitgestellt, und der Speicher-Verwaltungschip 5100A puffert dann die Befehls/Adress-Signale und stellt diese den jeweiligen Vorrichtungen 5200A bereit.
  • Der DRAM-Verwaltungschip 5100A kann verschiedene funktionale Blöcke enthalten, die bei den oben beschriebenen Ausführungsformen bereitgestellt sind. Zum Beispiel kann der DRAM-Verwaltungschip 5100A eine Speicherschaltung für Speichervorrichtungs-Betriebsparameter zum Speichern von Speichervorrichtungs-Betriebsparameterwerten enthalten, die dafür konfiguriert sind, die Operationen der Vorrichtungen 5200A zu beeinflussen, zum Beispiel auf einer bereichsweisen Basis. Wie oben beschrieben enthält das Speicherzellenfeld eine Mehrzahl von Bereichen, und die Speicherschaltung für Speichervorrichtungs-Betriebsparameter kann einen Speichervorrichtungs-Betriebsparameterwert für jeden der Mehrzahl von Bereichen des Speicherzellenfeldes speichern. Zum Beispiel wird ein Speichervorrichtungs-Betriebsparameterwert für jede Seite des Speicherzellenfeldes als der Bereich gespeichert. Der DRAM-Verwaltungschip 5100A kann verschiedene funktionale Blöcke, wie z. B. einen Wiederauffrischungs-Scheduler, eine LRU/FIFO-Einheit, einen Bereiniger usw. Enthalten zum Verwalten der Wiederauffrischungs-Operation bezüglich des Speicherzellenfeldes.
  • Der DRAM-Verwaltungschip 5100A enthält einen Befehls/Adress-Puffer 5110A zum Speichern von Befehls/Adress-Signalen, die durch den Systembus, z. B. den Befehls/Adress-Bus CA Bus übertragen wurden. Die Befehls/Adress-Signale von dem Befehls/Adress-Puffer 5110A werden den Vorrichtungen 5200A bereitgestellt, oder die Befehls/Adress-Signale können in dem DRAM-Verwaltungschip 5100A verarbeitet werden und die verarbeiteten Befehls/Adress-Signale werden den Vorrichtungen 5200A bereitgestellt. Zum Beispiel puffert der DRAM-Verwaltungschip 5100A externe Befehls/Adress-Signale für die Lese/Schreib-Operationen und stellt diese den Halbleitervorrichtungen 5200A bereit oder erzeugt den Befehl CMD_Ref und die Adresse ADD_Ref, die sich auf die Wiederauffrischungs-Operation beziehen, und stellt diese den Vorrichtungen 5200A bereit. Die Befehls/Adress-Signale werden den Vorrichtungen 5200A bereitgestellt durch einen auf der Modulplatte angeordneten internen Bus CABUS_I.
  • 14B zeigt eine weitere Ausführung des in 14A gezeigten Speichermoduls 5000A. Das in 14B gezeigte Speichermodul 5000B enthält auch einen DRAM-Verwaltungschip 5100B und eine oder mehrere auf einer Modulplatte montierte Vorrichtungen 5200B. Das Speichermodul 5000B kommuniziert mit einer Speichersteuerung 5300B durch Systembusse DQ Bus, CA Bus und CLK Bus. Der DRAM-Verwaltungschip 5100B kann verschiedene funktionale Blöcke enthalten, die bei den vorhergehenden Ausführungsformen bereitgestellt wurden, und enthält einen Befehls/Adress-Puffer 5110B zum Speichern von Befehls/Adress-Signalen, die durch den Systembus übertragen wurden. 14B zeigt das Speichermodul 5000A, das den internen Bus CABUS_I in einer Fly-by-Verkettungsform verwendet, so dass der interne Bus CABUS_I die internen Befehls/Adress-Signale von einer Seite zur anderen Seite des Speichermoduls 5000A weiterleitet. Zum Beispiel wird der Wiederauffrischungs-Befehl CMD_Ref und die in dem DRAM-Verwaltungschip 5100A erzeugte Wiederauffrischungs-Adresse ADD_Ref sequenziell weitergeleitet von einer ersten Vorrichtung DRAM1 an eine n-te Vorrichtung DRAMn.
  • Die 15A und 15B sind Blockdiagramme, die ein Speichermodul 5000C gemäß einer weiteren beispielhaften Ausführungsform des erfinderischen Konzepts zeigen. In den 15A und 15B ist die Ausführungsform angewendet auf ein Speichermodul in der Form eines LRDIMM.
  • Wie in 15A gezeigt kann das Speichermodul 5000C einen Speicher-Verwaltungschip 5100C und eine oder mehrere auf einer Modulplatte montierte Vorrichtungen 5200C enthalten. Ein DRAM-Chip mit DRAM-Zellen kann als die Vorrichtung 5200C verwendet werden, und ein oder mehrere DRAM-Chips können als der gleiche Rank definiert sein. In 15A ist jeder DRAM-Chip als ein Rank definiert, so dass zum Beispiel ein erster DRAM-Chip DRAM1 als ein erster Rank Rankt definiert ist und ein zweiter DRAM-Chip DRAM2 als ein zweiter Rank Rankt definiert ist. Das Speichermodul 5000C kommuniziert mit einer Speichersteuerung 5300C, und Daten DQ, Befehls/Adress-Signale CA und ein Taktsignal CLK werden übertragen und empfangen zwischen dem Speichermodul 5000C und der Speichersteuerung 5300C.
  • In dem Speichermodul 5000C in der Form eines LRDIMM sind zwei oder mehr Chips 5200C als ein einzelner logischer Chip gruppiert. Der Speicher-Verwaltungschip 5100C enthält ein Logikelement 5110C, das ein oder mehrere Steuersignale zum Steuern der Ranks der Vorrichtungen 5200C erzeugt. Das Logikelement 5100 empfängt Befehls/Adress-Signale von der Speichersteuerung 5300C und verarbeitet die empfangenen Befehls/Adress-Signale derart, dass sie ein Steuersignal CS[1:a] zum Steuern der Ranks erzeugt. Der Speicher-Verwaltungschip 5100C kann verschiedene funktionale Blöcke, die bei den oben beschriebenen Ausführungsformen bereitgestellt sind, enthalten, wie z. B. eine Speicherschaltung für Speichervorrichtungs-Betriebsparameter, einen Wiederauffrischungs-Scheduler und so weiter. Somit erzeugt der Speicher-Verwaltungschip 5100C verschiedene Signale zum Steuern des Speichers, z. B. den Wiederauffrischungs-Befehl CMD_Ref und die Wiederauffrischungs-Adresse ADD_Ref zum Steuern der Wiederauffrischungs-Operation der Vorrichtungen 5200C, und stellt die Signale den Vorrichtungen 5200C bereit.
  • Bei einigen Ausführungsformen gemäß dem erfinderischen Konzept enthält das als LRIMM ausgebildete Modul 5003 einen Puffer 5112, der den Speicher-Verwaltungschip 5100C enthält. Es ist selbstverständlich, dass obwohl 15A einen einzelnen Puffer 5112 zeigt, mehrere Puffer verwendet werden können. Der Puffer 5112 ist konfiguriert zum Empfangen von Befehls- und Taktsignalen von der Speichersteuerung 5300C und zum Verteilen der Steuersignale CS[1:a] und CMD_Ref sowie der Adressen ADD_Ref an die DRAMs auf der Grundlage der von der Speichersteuerung 5300C empfangenen Befehls- und Taktsignale. Weiter puffert der Puffer 5112 die von der Speichersteuerung 5300C empfangenen Daten und verteilt die Daten erneut an jeden der DRAMs. Der Puffer 5112 puffert außerdem von jedem der DRAMs empfangene Daten, die wiederum der Speichersteuerung 5300C bereitgestellt werden. Dementsprechend kann der Puffer 5112 die der Speichersteuerung 5300C auf erlegte Last verringern zum Bereitstellen des LRDIMM-Formfaktor-Moduls 5000C.
  • 15B ist ein Blockdiagramm einer beispielhaften Ausführung des in 15A gezeigten Speicher-Verwaltungschips 5100C. Wie in 15B gezeigt kann der Speicher-Verwaltungschip 5100C ein Logikelement 5110C, ein PLL 5120C zum Erzeugen von in dem Speicher-Verwaltungschip 5100C und/oder dem Speichermodul 5000C verwendeten Taktsignalen, eine DRAM-Verwaltungseinheit 5130C, bei der verschiedene Regeln betreffende funktionale Blöcke zum Verwalten der Vorrichtungen 5200C angeordnet sind, ein Register 5140C zum Speichern von von der Speichersteuerung 5300C bereitgestellten Signalen und einen Serial-Presence-Detektor (SPD) 5150C mit einem Speicherelement enthalten.
  • Das Logikelement 5100C kann Eingangsbefehle und Adressen CS, CMD, An + 1 und BA von der Speichersteuerung 5300C empfangenen, und erzeugt ein Rank-Steuersignal CS[1:a] als Antwort auf die Eingangsbefehle und Adressen CS, CMD, An + 1 und BA. Das Rank-Steuersignal CS[1:a] wird so oft erzeugt wie Ranks in dem Speichermodul 5000C enthalten sind, und vorzugsweise ist die Anzahl der Rank-Steuersignale CS[1:a] gleich der Anzahl von in dem Speichermodul 5000C bereitgestellten Ranks. Die externe Speichersteuerung 5300C erkennt, dass eine geringere Anzahl von Ranks in dem Speichermodul 5000C enthalten sind als tatsächlich Ranks in dem Speichermodul 5000C vorgesehen sind. Zum Beispiel enthält das Speichermodul 5000C n Ranks, und die Speichersteuerung 5300C erkennt, dass n/2 Ranks in dem Speichermodul 5000C enthalten sind. Das Logikelement 5100 bestimmt die Auswahl eines Rank gemäß Zuständen von Auswahlsignalen CS0 und CS1, eines oberen Bits An + 1 einer Adresse und eines Befehls CMD und erzeugt ein entsprechendes Rank-Steuersignal CS[1:a].
  • Der Befehl CMD und die Adressen A0 bis An, die in dem Register 5140C des Speicher-Verwaltungschips 5100C gespeichert sind, werden der DRAM-Verwaltungseinheit 5130C bereitgestellt. Die DRAM-Verwaltungs Einheit 5130C enthält verschiedene bei der vorhergehenden Ausführungsform beschriebene funktionale Blöcke, welche eine Speicherschaltung für Speichervorrichtungs-Betriebsparameter, einen Wiederauffrischungs-Scheduler usw. mit einschließen. Zum Beispiel verwaltet die DRAM-Verwaltungseinheit 5130C eine Operation entsprechend dem Befehl CMD und der Adresse ADD, die von außen eingegebenen wurden, durch Bezugnahme auf die Vorrichtungen 5200C betreffende Information, die in der Speicherschaltung für Speichervorrichtungs-Betriebsparameter gespeichert ist, und erzeugt periodisch den Wiederauffrischungs-Befehl CMD_Ref und die Wiederauffrischungs-Adresse ADD_Ref entsprechend einem Betrieb eines die Wiederauffrischungs-Operation betreffenden Timers, der in der DRAM-Verwaltungseinheit 5130C bereitgestellt ist. Der SPD 5150C kann einen nichtflüchtigen Speicher, z. B. einen elektrisch löschbaren programmierbaren Nur-Lese-Speicher (EEPROM), enthalten, und in den SPD 5150C kann Information über in das Speichermodul 5000C montierte Vorrichtungen 5200C geschrieben werden (wie z. B. die Anzahl von Zeilen- und Spalten-Adressen, eine Datenbreite, die Anzahl von Ranks, eine Speicherdichte pro Rank, die Anzahl von Speichervorrichtungen, eine Speicherdichte pro Speichervorrichtung usw.) zu der Zeit des Entwerfens einer Speicherschnittstelle. Wenn das Speichersystem initialisiert wird, wird der Speichersteuerung 5300C Information Module_info über das Speichermodul 5000C bereitgestellt von dem SPD 5150C.
  • 16 ist ein Blockdiagramm eines Speichermoduls 5000D gemäß einer weiteren Ausführungsform des erfinderischen Konzepts. Das in 16 gezeigte Speichermodul 5000D kann einen Master-Chip 5100D und einen oder mehrere Slave-Chips 5200D enthalten, die auf einer Speicherplatte montiert sind. Zum Beispiel sind auf der Speicherplatte wie in 16 gezeigt ein Master-Chip 5100D und n Slave-Chips 5200D montiert.
  • Der Master-Chip 5100D kommuniziert mit einer externen Speichersteuerung 5300D und sendet und empfängt ein Taktsignal CLK, Befehls/Adress-Signale CA sowie Daten DQ durch einen Systembus. Der Master-Chip 5100D kann eine Schnittstellenschaltung (nicht dargestellt) zum Verbinden mit der Speichersteuerung 5300D enthalten, leitet ein von der Speichersteuerung 5300D bereitgestellt des Signal an die Slave-Chips 5200D durch die Schnittstellenschaltung und leitet ein von den Slave-Chips 5200D bereitgestellt des Signal an die Speichersteuerung 5300D. Jeder Slave-Chip 5200D kann ein Speicherzellenfeld enthalten, zum Beispiel ein Speicherzellenfeld mit DRAM-Zellen. Zusätzlich zu der Schnittstellenschaltung kann der Master-Chip 5100D weiter eine DRAM-Verwaltungseinheit zum Verwalten der Slave-Chips 5200D enthalten. Die DRAM-Verwaltungseinheit kann eine Speicherschaltung für Speichervorrichtungs-Betriebsparameter zum Speichern von Speicherzellenfelder betreffenden Speichervorrichtungs-Betriebsparameterwerten, einen Wiederauffrischungs-Scheduler zum Verwalten der Wiederauffrischungs-Operation und verschiedene Regeln des oben beschriebenen Speichers betreffende funktionale Blöcke enthalten. Der Betrieb der verschiedene Regeln betreffenden DRAM-Verwaltungseinheit ist der gleiche oder ähnlich zu der Beschreibung, die bei den vorhergehenden Ausführungsformen gemacht wurde, und wird daher nicht im Detail beschrieben werden.
  • Es ist selbstverständlich, dass in den 17, 18b eine unterste Integrierte-Halbleiterschaltungs-Schicht eine Schnittstellen- oder Steuerungs-Integrierte-Schaltungs-Schicht oder -Chip sein kann, die/der konfiguriert ist zum Kommunizieren mit zum Beispiel einer Speichersteuerung zum Betreiben eines an den anderen Integrierte-Halbleiterschaltungs-Schichten befindlichen Kernspeichers oberhalb der untersten Integrierte-Halbleiterschaltungs-Schicht. Es ist selbstverständlich, dass bei einigen Ausführungsformen gemäß dem erfinderischen Konzept die/der Schnittstellen- oder Steuerungs-Integrierte-Schaltungs-Schicht oder -Chip keinen Kernspeicher enthält. Vielmehr enthalten die anderen Integrierte-Halbleiterschaltungs-Schichten, die sich oberhalb der untersten Integrierten-Halbleiterschaltungs-Schicht befinden, die Kernspeicher-Chips.
  • Ist selbstverständlich, dass die Steuerungs- oder Schnittstellen-Schicht oder der Steuerungs- oder Schnittstellen-Chip an der untersten Integrierte-Halbleiterschaltungs-Schicht die DRAM-Verwaltungseinheit enthalten kann, welche die Speicherschaltung für Speichervorrichtungs-Betriebsparameter bei einigen Ausführungsformen gemäß dem erfinderischen Konzept enthalten kann.
  • 17 ist ein Strukturdiagramm einer Vorrichtung 6000 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Wie in 17 gezeigte kann die Vorrichtung 6000 eine Mehrzahl von ersten bis n-ten Integrierte-Halbleiterschaltungs-Schichten LA1 bis LAn enthalten, bei denen angenommen wird, dass die die unterste erste Integrierte-Halbleiterschaltungs-Schicht LA1 ein Schnittstellen- oder Steuerungs-Chip ist, und angenommen wird, dass die anderen Integrierte-Halbleiterschaltungs-Schichten LA2 bis LAn Slave-Chips sind, die Kernspeicher-Chips enthalten. Die Mehrzahl von Integrierte-Halbleiterschaltung-Schichten LA1 bis LAn übertragen und Empfangenensignale dazwischen durch Durchontaktdatierungen durch Silizium (TSVs). Die unterste erste Integrierte-Halbleiterschaltungs-Schicht LA1 als der Schnittstellen- oder Steuerungs-Chip kommuniziert mit einer externen Speichersteuerung durch eine leitfähige Struktur, die auf einer äußeren Oberfläche ausgebildet ist. Eine Beschreibung wird bezüglich der Struktur und dem Betrieb der Halbleitervorrichtung 6000 gemacht hauptsächlich unter Verwendung der ersten Integrierte-Halbleiterschaltung-Schicht LA1 oder 6100 als den Schnittstellen- oder Steuerungs-Chip und die n-te Integrierte-Halbleiterschaltungs-Schicht LAn oder 6200 als den Slave-Chip.
  • Die erste Integrierte-Halbleiterschaltungs-Schicht 6100 kann verschiedene Peripherieschaltungen zum Treiben der Speicherbereiche 6210 enthalten, die in der n-ten Integrierte-Halbleiterschaltungs-Schicht 6200 vorgesehen sind. Zum Beispiel kann die erste Integrierte-Halbleiterschaltungs-Schicht 6100 einen Zeilen (X)-Treiber 6101 zum Treiben von Wortleitungen eines Speichers, einen Spalten (Y)-Treiber 6102 zum Treiben von Bitleitungen des Speichers, eine Daten-Eingabe/Ausgabe-Einheit (Din/Dout) 6103 zum Steuern der Eingabe/Ausgabe von Daten, einen Befehlspuffer (CMD) 6104 zum Empfangen eines Befehls CMD von außen und zum Puffern des Befehls CMD sowie einen Adresspuffer (ADD IR) 6105 zum Empfangen einer Adresse von außen und zum Puffern der Adresse enthalten.
  • Die erste Integrierte-Halbleiterschaltungs-Schicht 6100 kann weiter eine DRAM-Verwaltungseinheit 6106 zum Verwalten der Speicherbereiche 6210 enthalten, die in der n-ten Integrierte-Halbleiterschaltungs-Schicht 6200 vorgesehen sind. Die DRAM-Verwaltungseinheit 6106 kann eine Speicherschaltung für Speichervorrichtungs-Betriebsparameter zum Speichern von Speicherzellenfelder betreffenden Speichervorrichtungs-Betriebsparameterwerten, einen Wiederauffrischungs-Scheduler zum Verwalten der Wiederauffrischungs-Operation und funktionale Blöcke enthalten, die verschiedene Regeln für den oben bei den vorhergehenden Ausführungsformen beschriebenen Speicher betreffen. Die erste Integrierte-Halbleiterschaltungs-Schicht 6100 kann weiter eine BIST-Einheit 6107 zum Testen einer Funktion der Halbleitervorrichtung 6000 in einer eingebauten Form enthalten. Ein Merkmal des Speicherzellenfeldes wird unterschieden gemäß dem von der BIST-Einheit 6107. bereitgestellten Testergebnis, und ein Speichervorrichtungs-Betrielisparameterwert, der dem Unterscheidungsergebnis entspricht, kann in der Speicherschaltung für Speichervorrichtungs-Betriebsparameter gespeichert werden. Gemäß dem Betrieb der BIST-Einheit 6107 kann ein Speichervorrichtungs-Betriebsparameterwert während des anfänglichen Treibens der Speichervorrichtung 6000 (z. B. während dem Einschaltvorgang) gespeichert werden, oder die Halbleitervorrichtung 6000 kann periodisch getestet werden und der Speichervorrichtungs-Betriebsparameterwert kann periodisch entsprechend dem Testergebnis aktualisiert werden. Einbindung der BIST-Einheit 6107 in die Halbleitervorrichtung 6000 und Operationen des Speicherns und Aktualisierens des Speichervorrichtungs-Betriebsparameterwertes gemäß dem Test der BIST-Einheit 6107 können in der gleichen oder ähnlichen Art und Weise angewendet werden wie auch bei den oben beschriebenen Ausführungsformen der Speichermodule.
  • Die n-te Integrierte-Halbleiterschaltungs-Schicht 6200 kann die Speicherbereiche mit Speicherzellenfeldern und Peripherieschaltungsbereiche 6220 enthalten, in denen Peripherieschaltungen zum Lesen/Schreiben von Daten der Speicherbereiche 6210, z. B. einen Zeilen-Decoder, einen Spalten-Decoder, einen Bitleitungs-Leseverstärker usw. (nicht dargestellt) angeordnet sind.
  • In 17 können anders als bei den vorhergehenden Ausführungsformen Datentreib-Operationen (die Lese-, Schreib- und Wiederauffrischungs-Operationen usw.) und Verwaltungs-Operationen gemäß verschiedenen die Datentreib-Operationen betreffenden Regeln in einer einzelnen Halbleitervorrichtung integriert sein. Die Halbleitervorrichtung 6000 kann eine dreidimensionale Speichervorrichtung mit der Mehrzahl von Integrierte-Halbleiterschaltungs-Schichten LA1 bis LAn sein, die einen Schnittstellen-enthalten. Ooder Steuerungs-Chip und Slave-Chips. Die DRAM-Verwaltungseinheit 6106 ist in der ersten Integrierte-Halbleiterschaltungs-Schicht 6100 als der Schnittstellen- oder Steuerungs-Chip angeordnet. Dass in dem Befehlspuffer 6104 gespeicherte Befehlssignal und das in dem Adresspuffer 6105 gespeicherte Adressensignal werden der DRAM-Verwaltungseinheit 6106 bereitgestellt, die dann verschiedene Operationen zum Verwalten der Speicherbereiche 6110 durchführt durch Bezugnahme auf in verschiedenen Feldern einer Speicherschaltung für Speichervorrichtungs-Betriebsparameter (nicht dargestellt), die in der DRAM-Verwaltungseinheit 6106 vorgesehen ist, gespeicherten Werten. Die DRAM-Verwaltungseinheit 6106 erzeugt einen Wiederauffrischungs-Befehl und eine Wiederauffrischungs-Adresse zum Steuern der Wiederauffrischungs-Operation bezüglich der Speicherbereiche 6210, und der erzeugte Wiederauffrischungs-Befehl und die Wiederauffrischung-Adresse werden durch die TSVs den Slave-Chips bereitgestellt.
  • Die 18A und 18B sind Querschnittsansichten einer beispielhaften Ausführung der in 17 gezeigten Halbleitervorrichtung 6000. Die in 17 gezeigte Halbgöttervorrichtung 6000 kann in verschiedenen Formen implementiert sein, von denen zwei Beispiele in den 18A und 18B gezeigt sind. Wie in 18A gezeigt enthält eine Halbleitervorrichtung 6000 eine oder mehrere Integrierte-Halbleitervorrichtungs-Schichten, wobei angenommen wird, dass unter diesen die oberste Integrierte-Halbleiterschaltung-Schicht ein Schnittstellen- oder Steuerungs-Chip 6100A ist, und wobei angenommen wird, dass die anderen Slave-Chips 6200A sind. Die Integrierte-Halbleiterschaltungs-Schichten sind auf einem Substrat 6300 mit einer Mehrzahl von Anschlüssen und inneren Verbindungen abgeschieden. Der auf einer Oberfläche des Substrates 6300 angeordnete Anschluss ist mit dem Schnittstellen- oder Steuerungs-Chip 6100A durch eine erste leitfähige Struktur, z. B. einen Bondingdraht, verbunden, und der auf der anderen Oberfläche des Substrates 6300 angeordnete Anschluss, ist mit einer zweiten leitfähigen Struktur, z. B. einer Lötkugel, verbunden für die Kommunikation mit einer externen Quelle. Der Schnittstellen- oder Steuerungs-Chip 6100A enthält die Mehrzahl von Strukturen, die mit der ersten leitfähigen verbunden sind, und durch die erste leitfähige Struktur und den Anschluss empfangene Signale werden an die Slave-Chips 6200A weitergeleitet durch in den Slave-Chips 6200A ausgebildete TSVs. Der Schnittstellen- oder Steuerungs-Chip 6100A enthält eine Schnittstellenschaltung zum Verbinden mit einer externen Quelle, verschiedene periphere Schaltungen zum Treiben von Daten der Speicher der Slave-Chips 6200A und eine Speicher-Verwaltungseinheit mit die Regeln für das Treiben des Speichers betreffenden funktionalen Blöcken.
  • Eine in 18B gezeigte Halbleitervorrichtung 6000E enthält außerdem eine oder mehrere Integrierte-Halbleiterschaltungs-Schichten, wobei angenommen wird, dass unter diesen die unterste Integrierte-Halbleiterschaltungs-Schicht ein Schnittstellen- oder Steuerungs-Chip 6100B ist, und wobei angenommen wird, dass die anderen Slave-Chips 6200E sind. Der auf der Oberfläche des Substrates 6300 angeordnete Kontakt ist mit dem Schnittstellen- oder Steuerungs-Chip 6100E durch eine leitfähige Struktur verbunden. Der Schnittstellen- oder Steuerungs-Chip 6100E kann, da er am weitesten unten angeordnet ist, mit dem Substrat 6300 verbunden sein durch eine leitfähige Flip-Chip-Struktur, die zum Beispiel ausgewählt sein kann aus einer Gruppe bestehend aus einem Lötpunkt, einem leitfähigen Abstandshalter, einer Lötkugel und Verbindungen davon. Ein an den Schnittstellen- oder Steuerungs-Chip 6100E durch die leitfähige Flip-Chip-Struktur weitergeleitetes Signal wird an die Slave-Chips 6200B durch in dem Schnittstellen- oder Steuerungs-Chip 6100E und den Slave-Chips 6200B ausgebildete TSVs weitergeleitet.
  • 19 zeigt eine beispielhafte Ausführung eines Speichermoduls 7000, bei der die in 17 gezeigte Halbleitervorrichtung angewendet wird. Wie in 19 gezeigt kann das Speichermodul 7000 ein oder mehrere auf einer Halbleiterplatte montierte Halbleitervorrichtungen 7100 enthalten. Die Halbleitervorrichtungen 7100 können mit DRAM-Chips implementiert sein, von denen jeder eine Mehrzahl von Integrierte-Halbleiterschaltungs-Schichten enthält. Die Mehrzahl von Integrierte-Halbleiterschaltungs-Schichten enthalten ein oder mehrere Schnittstellen- oder Steuerungs-Chips 7110 und ein oder mehrere Slave-Chips 7120. Die Schnittstellen- oder Steuerungs-Chips 7110 können eine Schnittstellenschaltung und eine Speicher-Verwaltungseinheit enthalten, und die Slave-Chips 7120 können Speicherzellen enthalten. Die Schnittstellen- oder Steuerungs-Chips 7110 können außerdem Speicherzellen enthalten, und in diesem Fall können Speicherregeln betreffende Signale, die in den Schnittstellen- oder Steuerungs-Chips 7110 erzeugt sind, zum Beispiel der Wiederauffrischungs-Befehl und die Wiederauffrischungs-Adresse von einem Wiederauffrischungs-Scheduler, den in den Schnittstellen- oder Steuerungs-Chips 7110 enthaltenen Speicherzellen bereitgestellt werden. TSVs können verwendet werden zum Verbinden von Signalen zwischen Integrierte-Halbleiterschaltungs-Schichten. Das Speichermodul 7000 kommuniziert mit einer Speichersteuerung 7200 durch einen Systembus, so dass Daten DQ, Befehls/Adress-Signale CA, ein Taktsignal CLK usw. übertragen und empfangen werden zwischen dem Speichermodul 7000 und der Speichersteuerung 7200.
  • In dem in 19 gezeigten Speichermodul 7000 muss kein separater Chip zum Verwalten von Speicheroperationen auf der Modulplatte montiert sein. Das bedeutet, dass einige Integrierte-Halbleiterschaltungs-Schichten jeder Halbleitervorrichtung 7100 als Schnittstellen- oder Steuerungs-Chips arbeiten können, und eine Verwaltungseinheit für die Speicherverwaltung kann in jedem Schnittstellen- oder Steuerungs-Chip angeordnet sein. Als Ergebnis kann in Anbetracht des Speichermoduls 7000 der Integrationsgrad verbessert sein.
  • 20 ist ein Blockdiagramm eines Rechensystems 8000 mit einem darauf montierten Speichersystem gemäß der beispielhaften Ausführungsform des erfinderischen Konzepts. Eine Halbleitervorrichtung gemäß dem erfinderischen Konzept kann als ein RAM 8200 auf einem Informationsverarbeitungssystem, wie z. B. einer mobilen Vorrichtung oder einem Desktop-Computer, montiert sein. Die als der RAM 8200 montierte Halbleitervorrichtung kann einer der Mehrzahl von zuvor beschriebenen Ausführungsformen entsprechen. Zum Beispiel kann der RAM 8200 eine Halbleitervorrichtung oder ein Speichermodul gemäß den vorhergehenden Ausführungsformen sein. Der in 20 gezeigte RAM 8200 kann eine Speichervorrichtung und eine Speichersteuerung enthalten.
  • Das Rechensystem 8000 gemäß einer Ausführungsform des erfinderischen Konzepts kann eine CPU 8100, den RAM 8200, eine Benutzerschnittstelle 8300 und einen nicht-flüchtigen Speicher 8400, der elektrisch mit einem Bus 8500 verbunden ist, enthalten. Der nichtflüchtige Speicher 8400 kann eine Hochkapazitäts-Speichervorrichtung, wie z. B. ein Festkörperlaufwerk (SSD) oder ein HDD, sein.
  • Bei dem Rechensystem 8000 kann der RAM 9200 wie bei den vorhergehenden Ausführungsformen DRAM-Chips mit DRAM-Zellen zum Speichern von Daten sowie einen Speicherverwaltungs-Chip mit Regeln des Speichers betreffenden verschiedenen funktionalen Blöcken. Der RAM 9200 kann außerdem einen Schnittstellen- oder Steuerungs-Chip mit einer Speicherverwaltungseinheit sowie Slave-Chips mit DRAM-Zellen enthalten. Der RAM 9200 kann außerdem eine Mehrzahl von Halbleitervorrichtungen enthalten, von denen jede eine Integrierte-Halbleiterschaltungs-Schicht mit einer Speicherverwaltungseinheit und Integrierte-Halbleiterschaltungs-Schichten mit DRAM-Zellen enthalten kann.
  • Verschiedene Regeln zum Verbessern von Speicheroperationen werden angewendet auf den RAM 8200 und sie sind in einen Speicherverwaltungs-Chip integriert, wodurch die Leistungsfähigkeit des Speicherbetriebs verbessert wird ohne die allgemeinen Merkmale des DRAM-Chips zu verschlechtern. Daher kann der RAM 8200 gemäß einer Ausführungsform des erfinderischen Konzepts angewendet werden auf verschiedene Anwendungen, und die Speicher Leistungsfähigkeit jeder Anwendung, die Operationen verändert kann auch verbessert werden. Das Rechensystem 8000 ist auch anwendbar auf Desktop-Computer, Notebooks und mobile Vorrichtungen wie z. B. Mobiltelefone.
  • Die Beschreibung der Ausführungsformen das erfinderischen Konzepts wurde mit Bezug auf die Zeichnungen bereitgestellt für einen vollständiges Verständnis des erfinderischen Konzepts und sollte daher nicht als das Erfinderische Konzept beschränkend ausgelegt werden. Es ist außerdem einleuchtend für die Fachleute, dass verschiedene Änderungen und Abwandlungen gemacht werden können ohne von dem grundlegenden Prinzip des erfinderischen Konzepts abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 10-2010-0102515 [0001]
  • Zitierte Nicht-Patentliteratur
    • JEDEC JESD-2IC-Standard [0092]
    • JEDEC JESD-21C-Standard [0093]
    • JEDEC JESD-21C-Standard [0094]
    • JEDEC JESD-21-Standard [0095]
    • JEDEC JESD2O5-Standard [0096]
    • JEDEC JESD-21C-Standard [0098]
    • JEDEC-JESD-2IC-Standard [0099]
    • JEDEC-JESD-21C-Standard [0100]

Claims (48)

  1. Ein Speichermodul mit: einer Mehrzahl von dynamischen Speichervorrichtungen (1200_1 bis 1200_n), wobei jede ein dynamisches Speicherzellenfeld (1210) mit jeweiligen Bereichen (PAGE1 bis PAGEm) darin enthält, wobei die dynamischen Speichervorrichtungen (1200_1 bis 1200_n) konfiguriert sind zum Betreiben der jeweiligen Bereiche (PAGE! bis PAGEm) als Antwort auf einen Befehl (CMD_Ref); und einer DRAM-Verwaltungseinheit (1100) auf dem Modul (1000) und mit der Mehrzahl von dynamischen Speichervorrichtungen (1200_1 bis 1200_n) gekoppelt, mit einer Speicherschaltung (1130) für Speichervorrichtungs-Betriebsparameter, welche konfiguriert ist zum Speichern von Speichervorrichtungs-Betriebsparametern für jeweilige Bereiche (PAGE1 bis PAGEm) zum Beeinflussen des Betriebs der jeweiligen Bereiche (PAGE1 bis PAGEm) als Antwort auf den Befehl (CMD_Ref).
  2. Speichermodul nach Anspruch 1, wobei die Speichervorrichtungs-Betriebsparameter Wiederauffrischungs-Betriebsparameter aufweisen zum Beeinflussen von Wiederauffrischungs-Operationen, die in den jeweiligen Bereichen (PAGE1 bis PAGEm) durchgeführt werden.
  3. Speichermodul nach Anspruch 2, wobei die DRAM-Verwaltungseinheit konfiguriert ist zum Steuern einer Wiederauffrischung für einen ersten Bereich als Antwort auf einen mit dem ersten Bereich verknüpften Wiederauffrischungs-Betriebsparameter und zum Steuern einer Wiederauffrischung für einen zweiten Bereich als Antwort auf einen mit dem zweiten Bereich verknüpften zweiten Wiederauffrischungs-Betriebsparameter.
  4. Dynamische Speicherverwaltungsschaltung mit: einer Speicherschaltung für Dynamische-Direktzugriffsspeicher(DRAN)-Betriebsparameter, die in einer DRAM-Verwaltungseinheit enthalten ist, wobei die Speicherschaltung für DRAM-Betriebsparameter konfiguriert ist zum Speichern von Wiederauffrischungs-Betriebsparametern für jeweilige Bereiche des DRAN, die dafür eingerichtet sind, Wiederauffrischungs-Operationen der jeweiligen Bereiche getrennt zu beeinflussen.
  5. Schaltung nach Anspruch 4, wobei die Wiederauffrischungs-Betriebsparameter Wiederauffrischungs-Feldwerte aufweisen, die dafür eingerichtet sind, für jeden Bereich anzuzeigen, ob eine angeforderte Wiederauffrischungs-Operation für jeden Bereich durchgeführt werden wird auf der Grundlage eines Vergleichs der Wiederauffrischungs-Feldwerte für jeden Bereich mit einem Master-Zeitintervall-Flag, welches einen gegenwärtigen Abschnitt eines Wiederauffrischungs-Zeitintervalls angezeigt.
  6. Schaltung nach Anspruch 5, wobei die angeforderte Wiederauffrischungs-Operation durchgeführt wird, wenn der Wiederauffrischungs-Feldwert für einen verknüpften Bereich zu dem Master-Zeitintervall-Flag passt, und nicht durchgeführt wird, wenn der Wiederauffrischungs-Feldwert für den verknüpften Bereich nicht zu dem Master-Zeitintervall-Flag passt.
  7. Schaltung nach Anspruch 5, wobei das Master-Zeitintervall-Flag, das den gegenwärtigen Abschnitt eines Wiederauffrischungs-Zeitintervalls anzeigt, eine erste Hälfte des Wiederauffrischungs-Zeitintervalls oder eine zweite Hälfte des Wiederauffrischungs-Zeitintervalls aufweist. In
  8. Schaltung nach Anspruch 7 weiter mit: einer Wiederauffrischungs-Treiberschaltung, die operativ mit der Speicherschaltung für DRAM-Betriebsparameter gekoppelt ist und die konfiguriert ist zum Invertieren des Wiederauffrischungs-Feldwertes für einen Bereich auf den eine gegenwärtige Operation gerichtet ist, wenn eine Adresse für die gegenwärtige Operation für eine Wiederauffrischungs-Anforderung später geplant ist während des gegenwärtigen Abschnittes des Wiederauffrischungs-Zeitintervalls basierend auf dem Vergleich mit dem Master-Zeitintervall-Flag.
  9. Schaltung nach Anspruch 7 weiter mit: einer Wiederauffrischungs-Treiberschaltung, die operativ gekoppelt ist an die Speicherschaltung für DRAM-Betriebsparameter und die konfiguriert ist zum Invertieren des Wiederauffrischungs-Feldwertes für einen Bereich, auf den eine gegenwärtige Operation gerichtet ist, wenn eine Adresse für die gegenwärtige Operation für eine Wiederauffrischungs-Anforderung früher geplant ist in einem gegenwärtigen Abschnitt des Wiederauffrischungs-Zeitintervalls, aber aufgrund des Vergleichs mit dem Master-Zeitintervall-Flag ausgelassen wurde.
  10. Schaltung nach Anspruch 5, wobei die Wiederauffrischungs-Betriebsparameter weiter aufweisen: duale Speicherung-Feldwerte, die dazu eingerichtet sind, für jeden Bereich eines von einer Mehrzahl von verschiedenen Wiederauffrischungs-Zeitintervallen zur Verwendung damit anzuzeigen.
  11. Schaltung nach Anspruch 10, wobei die dualen Speicherungs-Feldwerte Bereichen (PAGE1 bis PAGEm) zugeordnet werden auf der Grundlage von Bestimmungen der Datenspeicherung für Zellen in den jeweiligen Bereichen (PAGE1 bis PAGEm) als eine Funktion der Wiederauffrischungs-Frequenz.
  12. Schaltung nach Anspruch 11, wobei ein erster Bereich mit geringerer Datenspeicherung dualen Speicherungs-Feldwerten zugeordnet wird, die eine häufigere Wiederauffrischung anzeigen, und ein zweiter Bereich mit einer größeren Datenspeicherung dualen Speicherungs-Feldwerten zugeordnet wird, die eine weniger häufige Wiederauffrischung als der erste Bereich anzeigen.
  13. Schaltung nach Anspruch 4, wobei die Wiederauffrischungs-Betriebsparameter duale Speicherungs-Feldwerte aufweisen, die dazu konfiguriert sind, für jeden Bereich anzuzeigen, ob eine angeforderte Wiederauffrischungs-Operation für jeden Bereich durchgeführt werden wird, auf der Grundlage eines Vergleichs der dualen Speicherungs-Feldwerte für jeden Bereich mit den Master-Zeitintervall-Flags, die einen gegenwärtigen Abschnitt eines Niedrigfrequenz-Wiederauffrischungs-Zeitintervalls anzeigen.
  14. Schaltung nach Anspruch 13, wobei die angeforderte Wiederauffrischungs-Operation immer durchgeführt wird, wenn der duale Speicherungs-Feldwert für einen verknüpften Bereich, für den die Wiederauffrischungs-Operation angefordert ist, ein Höchstfrequenz-Wiederauffrischungs-Zeitintervall aufweist, dass kürzer ist als das Niedrigfrequenz-Wiederauffrischungs-Zeitintervall.
  15. Schaltung nach Anspruch 13, wobei die angeforderte Wiederauffrischungs-Operation durchgeführt wird, wenn der duale Speicherungs-Feldwert für einen verknüpften Bereich, für den die Wiederauffrischungs-Operation angefordert ist, zu den Master-Zeitintervall-Flags passt, und nicht durchgeführt wird, wenn der duale Speicherung-Feldwert nicht zu den Master-Zeitintervall-Flags passt.
  16. Schaltung nach Anspruch 15, wobei die angeforderte Wiederauffrischungs-Operation durchgeführt wird, wenn der duale Speicherungs-Feldwert für einen verknüpften Bereich, für den die Wiederauffrischungs-Operation angefordert ist, zu einem niedrigstwertigen Bit der Master-Zeitintervall-Flags passt, und nicht durchgeführt wird, wenn der duale Speicherungs-Feldwert nicht zu dem niedrigstwertigen Bit der Master-Zeitintervall-Flags passt.
  17. Schaltung nach Anspruch 15, wobei die angeforderte Wiederauffrischungs-Operation durchgeführt wird, wenn der duale Speicherungs-Feldwert für einen verknüpften Bereich, für den die Wiederauffrischungs-Operation angefordert ist, zu allen Bits der Master-Zeitintervall-Flags passt.
  18. Schaltung nach Anspruch 4, wobei die Speicherschaltung für DRAM-Betriebsparameter eine Registerschaltung mit separaten Wiederauffrischungs-Feldwerten für jeden Bereich aufweist.
  19. Schaltung nach Anspruch 5, wobei das Wiederauffrischungs-Zeitintervall ein bestimmtes Zeitintervall aufweist, innerhalb dem eine Zelle in einem DRAM wiederaufgefrischt wird zum Aufrechterhalten von Daten.
  20. Speichermodul mit: einer Mehrzahl von dynamischen Speichervorrichtungen (1200_1 bis 1200_n) auf dem Modul, wobei jede ein dynamisches Speicherzellenfeld mit jeweiligen Seiten darin enthält, wobei die Mehrzahl von dynamischen Speichervorrichtungen (1200_1 bis 1200_n) konfiguriert sind zum Betreiben der jeweiligen Seiten als Antwort auf einen Befehl (CMD_Ref); und einer Speicherschaltung für Speichervorrichtungs-Betriebsparameter, die in einer Speicherpuffervorrichtung auf dem Modul enthalten ist und operativ an die Mehrzahl von dynamischen Speichervorrichtungen (1200_1 bis 1200_n) gekoppelt ist, wobei die Speicherschaltung für Speichervorrichtungs-Betriebsparameter konfiguriert ist zum Speichern von Speichervorrichtungs-Betriebsparametern für die jeweiligen Seiten zum Beeinflussen der Operation der jeweiligen Seiten als Antwort auf den Befehl (CMD_Ref).
  21. Speichermodul mit: einer Mehrzahl von dynamischen Speichervorrichtungen (1200_1 bis 1200_n) auf dem Modul, wobei jede ein dynamisches Speicherzellenfeld (1210) mit jeweiligen Seiten darin enthält; eine DRAM-Verwaltungseinheit, die an die Mehrzahl von dynamischen Speichervorrichtungen (1200_1 bis 1200_n) und an eine externe Schnittstelle des Moduls gekoppelt ist, das eine Speicherschaltung für Dynamische-Speichervorrichtungs-Betriebsparameter enthält, welche konfiguriert ist zum Speichern eines jeweiligen Wiederauffrischungs-Betriebsparameters für jede der jeweiligen Seiten zum Beeinflussen einer Wiederauffrischungs-Operation in jeder der jeweiligen Seiten.
  22. Speichersystem mit: einer Speichersteuervorrichtung, die konfiguriert ist zum Schreiben und Lesen von Daten in dem Speichersystem; einem Speichermodul, das an die Speichersteuervorrichtung gekoppelt ist, wobei das Speichermodul aufweist: eine Mehrzahl von dynamischen Speichervorrichtungen (1200_1 bis 1200_n) auf dem Modul, wobei jede ein dynamisches Speicherzellenfeld (1210) mit jeweiligen Bereichen (PAGE! bis PAGEm) darin enthält, wobei die Mehrzahl der dynamischen Speichervorrichtungen (1200_1 bis 1200_n) konfiguriert ist zum Betreiben der jeweiligen Bereiche (PAGE1 bis PAGEm) als Antwort auf Operationen der Speichersteuervorrichtung; und eine DRAM-Verwaltungseinheit auf dem Modul und gekoppelt an die Mehrzahl der dynamischen Speichervorrichtungen, die eine Speicherschaltung für Speichervorrichtungs-Betriebsparameter enthält, welche konfiguriert ist zum Speichern von Wiederauffrischungs-Betriebsparametern für die jeweiligen Bereiche (PAGE1 bis PAGEm) zum Beeinflussen des Betriebs der jeweiligen Bereiche (PAGE1 bis PAGEm) als Antwort auf die Operationen der Speichersteuervorrichtung.
  23. Gestapelte Speichervorrichtung mit: einer ersten Integrierte-Schaltangs-Schicht mit einer DRAM-Verwaltungseinheit, die eine Speicherschaltung für Speichervorrichtungs-Betriebsparameter enthält, welche konfiguriert ist zum Speichern eines Speichervorrichtungs-Betriebsparameters für jede der jeweiligen Bereiche (PAGE1 bis PAGEm) eines dynamischen Speicherzellenfeldes (1210) zum Beeinflussen des Betriebs der jeweiligen Bereiche (PAGE1 bis PAGEm) als Antwort auf einen Befehl (CMD_Ref); eine zweite Integrierte-Schaltungs-Schicht, die über der ersten Integrierte-Schaltungs-Schicht angeordnet ist und das dynamische Speicherzellenfeld (1210) mit jeweiligen Bereichen (PAGE1 bis PAGEm) darin enthält, das durch eine Durchkontaktierung durch Silizium mit der ersten Integrierte-Schaltungs-Schicht gekoppelt ist.
  24. Speichersystem mit: einer dynamischen Speichervorrichtung, die ein dynamisches Speicherzellenfeld (1210) mit einer Mehrzahl von Bereichen (PAGE1 bis PAGEm) darin enthält, wobei die dynamische Speichervorrichtung konfiguriert ist zum Betreiben der Mehrzahl von Bereichen (PAGE1 bis PAGEm) als Antwort auf Befehle; einer Steuerschaltung, die mit der dynamischen Speichervorrichtung gekoppelt ist, wobei die Steuerschaltung konfiguriert ist zum Ausgeben der Befehle; und einer Speicherschaltung für Dynamische-Speichervorrichtungs-Betriebsparameter, welche in der Steuerschaltung enthalten ist und konfiguriert ist zum Speichern von Speichervorrichtungs-Betriebsparametern für jeweilige der Bereiche (PAGE1 bis PAGEm) zum Beeinflussen des Betriebs der jeweiligen der Mehrzahl von Bereichen (PAGE1 bis PAGEm) als Antwort auf den Befehl.
  25. Verfahren des Betreibens einer dynamischen Speicherverwaltungsschaltung mit den Schritten: Speichern von Wiederauffrischungs-Betriebsparametern für jeweilige Bereiche (PAGE1 bis PAGEm) eines dynamischen Direktzugriffsspeichers (DRAM) in einer Speicherschaltung für DRAM-Betriebsparameter, wobei die Wiederauffrischungs-Betriebsparameter die Wiederauffrischungs-Operationen der jeweiligen Bereiche (PAGE1 bis PAGEm) getrennt beeinflussen; und Durchführen der Wiederauffrischungs-Operationen für die jeweiligen Bereiche (PAGE1 bis PAGEm) getrennt auf der Grundlage der Wiederauffrischungs-Betriebsparameter.
  26. Verfahren nach Anspruch 25, wobei die Wiederauffrischungs-Betriebsparameter Wiederauffrischungs-Feldwerte aufweisen, die konfiguriert sind zum Anzeigen für jeden Bereich (PAGE1 bis PAGEm), ob eine angeforderte Wiederauffrischungs-Operation für jeden Bereich (PAGE1 bis PAGEm) durchgeführt werden wird, wobei das Verfahren weiter aufweist: Empfangen der angeforderten Wiederauffrischungs-Operation für einen Bereich (PAGE1 bis PAGEm); und Vergleichen des Wiederauffrischungs-Feldwertes für den Bereich (PAGE1 bis PAGEm) mit einem Master-Zeitintervall-Flag, das einen gegenwärtigen Abschnitt eines Wiederauffrischungs-Zeitintervalls anzeigt.
  27. Verfahren nach Anspruch 26, weiter mit den Schritten: Durchführen der angeforderten Wiederauffrischungs-Operationen, wenn der Wiederauffrischungs-Feldwert für den Bereich (PAGE1 bis PAGEm) zu dem Master-Zeitintervall-Flag passt; und Auslassen der angeforderten Wiederauffrischungs-Operation, wenn der Wiederauffrischungs-Feldwert für den Bereich (PAGE1 bis PAGEm) nicht zu dem Master-Zeitintervall-Flag passt.
  28. Verfahren nach Anspruch 26, wobei das Master-Zeitintervall-Flag den gegenwärtigen Abschnitt eines Wiederauffrischungs-Zeitintervalls angezeigt, der eine erste Hälfte des Wiederauffrischung-Zeitintervalls oder eine zweite Hälfte des Wiederauffrischungs-Zeitintervalls umfasst.
  29. Verfahren nach Anspruch 28, weiter mit den Schritten: Invertieren des Wiederauffrischungs-Feldwertes für einen Bereich (PAGE1 bis PAGEm), auf den eine gegenwärtige Operation gerichtet ist, wenn eine Adresse für die gegenwärtige Operation für die Wiederauffrischungs-Anforderung später geplant ist während des gegenwärtigen Abschnittes des Wiederauffrischungs-Zeitintervalls basierend auf dem Vergleich mit dem Master-Zeitintervall-Flag; Invertieren des Wiederauffrischungs-Feldwertes für den Bereich (PAGE1 bis PAGEm), auf den die gegenwärtige Operation gerichtet ist, wenn die Wiederauffrischung der Adresse für die gegenwärtige Operation ausgelassen wurde früher in dem gegenwärtigen Abschnitt des Wiederauffrischungs-Zeitintervalls basierend auf dem Vergleich mit dem Master-Zeitintervall-Flag.
  30. Verfahren nach Anspruch 26, wobei das Speichern der Wiederauffrischungs-Betriebsparameter weiter aufweist: Speichern von dualen Speicherung-Feldwerten, die dafür eingerichtet sind, für jeden Bereich (PAGE1 bis PAGEm) eines einer Mehrzahl von verschiedenen Wiederauffrischungs-Zeitintervallen für die Verwendung damit anzuzeigen.
  31. Verfahren nach Anspruch 30, wobei die dualen Speicherungs-Feldwerte Bereichen (PAGE1 bis PAGEm) zugeordnet werden auf der Grundlage von Bestimmungen der Datenspeicherung für Zellen in den jeweiligen Bereichen (PAGE1 bis PAGEm) als eine Funktion der Wiederauffrischungs-Frequenz.
  32. Verfahren nach Anspruch 31, wobei ein erster Bereich mit geringerer Datenspeicherung dualen Speicherung-Feldwerten zugeordnet ist, die eine häufigere Wiederauffrischung anzeigen, und ein zweiter Bereich mit einer größeren Daten-Speicherung dualen Speicherung-Feldwerten zugeordnet ist, die eine weniger häufigere Wiederauffrischung als der erste Bereich anzeigen.
  33. Verfahren nach Anspruch 25, wobei die Wiederauffrischungs-Betriebsparameter weiter duale Speicherung-Feldwerte aufweisen, die konfiguriert sind zum Anzeigen für jeden Bereich (PAGE1 bis PAGEm), ob eine angeforderte Wiederauffrischungs-Operation für jeden Bereich (PAGE1 bis PAGEm) durchgeführt werden wird, wobei das Verfahren weiter aufweist: Empfangen der angeforderten Wiederauffrischungs-Operation für einen Bereich (PAGE1 bis PAGEm); und Vergleichen der dualen Speicherungs-Feldwerte für den Bereich (PAGE1 bis PAGEm) mit Master-Zeitintervall-Flags, die einen gegenwärtigen Abschnitt eines Niedrigfrequenz-Wiederauffrischungs-Zeitintervalls anzeigen.
  34. Verfahren nach Anspruch 33, weiter mit den Schritten: Durchführen der angeforderten Wiederauffrischungs-Operation, immer wenn der duale Speicherung-Feldwert für den Bereich (PAGE1 bis PAGEm), für den die Wiederauffrischungs-Operation angefordert ist, ein Höchstfrequenz-Wiederauffrischungs-Zeitintervall aufweist, dass kürzer ist als das Niedrig-Frequenz-Wiederauffrischungs-Zeitintervall.
  35. Verfahren nach Anspruch 33, weiter mit den Schritten: Durchführen der angeforderten Wiederauffrischungs-Operation, wenn der duale Speicherungs-Feldwert für den Bereich (PAGE1 bis PAGEm), für den die Wiederauffrischungs-Operation angefordert ist, zu den Master-Zeitintervall-Flags passt; und Auslassen der angeforderten Wiederauffrischungs-Operation, wenn der duale Speicherung-Feldwert nicht zu den Master-Zeitintervall-Flags passt.
  36. Verfahren nach Anspruch 35, weiter mit den Schritten: Durchführen der angeforderten Wiederauffrischungs-Operation, wenn der duale Speicherungs-Feldwert für den Bereich (PAGE1 bis PAGEm), für den die Wiederauffrischungs-Operation angefordert ist, zu einem niedrigstwertigen Bit der Master-Zeitintervall-Flags passt; und Auslassen der angeforderten Wiederauffrischungs-Operation, wenn der duale Speicherungs-Feldwert nicht zu dem niedrigstwertigen Bit der Master-Zeitintervall-Flags passt.
  37. Verfahren nach Anspruch 35, weiter mit den Schritten: Durchführen der angeforderten Wiederauffrischungs-Operationen, wenn der duale Speicherungs-Feldwert für den Bereich (PAGE1 bis PAGEm), für den die Wiederauffrischungs-Operation angefordert ist, zu allen Bits der Master-Zeitintervall-Flags passt; und Auslassen der angeforderten Wiederauffrischungs-Operation, wenn der duale Speicherungs-Feldwert nicht zu allen Bits der Master-Zeitintervall-Flags passt.
  38. Speichermodul mit: einer Modulplatte; einem oder mehreren auf der Modulplatte montierten Halbleiterchips, wobei jeder der ersten Halbleiterchips ein Speicherzellenfeld (1210) mit jeweiligen Bereichen (PAGE1 bis PAGEm) darin enthält; und einem zweiten auf der Modul Platte montierten Halbleiterchip, wobei der zweite Halbleiterchip eine Speicherschaltung aufweist zum Speichern von Betriebsparametern für die jeweiligen Bereiche (PAGE1 bis PAGEm), sodass der zweite Halbleiterchip jedes Speicherzellenfeld (1210) in den ersten Halbleiterchips bereichsweise steuert durch Bezugnahme auf die Betriebsparameter.
  39. Speichermodul nach Anspruch 38, wobei die jeweiligen Bereiche (PAGE1 bis PAGEm) eine Mehrzahl von Seiten aufweisen, auf die gleichzeitig als Antwort auf eine einzelne Zeilenadresse zugegriffen wird.
  40. Speichermodul nach Anspruch 38, wobei die Betriebsparameter eine die Ausführung einer Wiederauffrischungs-Operation bezüglich jedes der jeweiligen Bereiche (PAGE1 bis PAGEm) betreffende erste Information aufweist, und der zweite Halbleiterchip weiter einen Wiederauffrischungs-Scheduler (1120, 1130, 4212) aufweist, der konfiguriert ist zum Erzeugen einer Wiederauffrischungs-Adresse (ADD_Ref) durch Bezugnahme auf die erste Information zum selektiven Drchführen der Wiederauffrischungs-Operation an den jeweiligen Bereichen (PAGE1 bis PAGEm).
  41. Speichermodul nach Anspruch 40, wobei der Wiederauffrischungs-Scheduler (1120, 1130, 4212) die Wiederauffrischungs-Operation an den jeweiligen Bereichen (PAGE1 bis PAGEm) entsprechend einem vorbestimmten Wiederauffrischungs-Periodenwert durchführt, und wenn eine Datenlese- oder Datenschreiboperation durchgeführt wird an einigen der jeweiligen Bereiche (PAGE1 bis PAGEm) während einer sequenziellen Wiederauffrischungs-Operation bezüglich der jeweiligen Bereiche (PAGE1 bis PAGEm), steuert der Wiederauffrischungs-Scheduler (1120, 1130, 4212) die Wiederauffrischungs-Operation bezüglich der einigen jeweiligen Bereiche (PAGE1 bis PAGEm) derart, dass sie ausgelassen wird.
  42. Speichermodule nach Anspruch 41, wobei der Wiederauffrischungs-Scheduler (1120, 1130, 4212) darin ein erstes Master-Flag speichert, das mit der ersten Information verglichen werden soll, und der Wiederauffrischungs-Scheduler (1120, 1130, 4212) die Wiederauffrischungs-Operation, steuert, welche an einem der jeweiligen Bereiche (PAGE1 bis PAGEm) durchgeführt werden soll, für den ein Ergebnis des Vergleichs zwischen dem ersten Master-Flag und der ersten Information ein erster Zustand ist, und die Wiederauffrischungs-Operation derart steuert, dass sie ausgelassen wird, wenn das Ergebnis des Vergleichs ein zweiter Zustand ist.
  43. Speichermodul nach Anspruch 40, wobei die Betriebsparameter weiter eine zweite Information aufweisen, die sich auf eine Wiederauffrischungs-Periode jedes der jeweiligen Bereiche (PAGE1 bis PAGEm) bezieht, und der Wiederauffrischungs-Scheduler (1120, 1130, 4212) die Wiederauffrischungs-Adresse (ADD_Ret) erzeugt, indem er weiter Bezug nimmt auf die zweite Information zum selektiven Durchführen der Wiederauffrischungs-Operation an den jeweiligen Bereichen (PAGE1 bis PAGEm).
  44. Speichermodule nach Anspruch 43, wobei der Wiederauffrischungs-Scheduler (1120, 1130, 4212) darin weiter ein zweites Master-Flag speichert, das mit der zweiten Information verglichen werden soll, und der Wiederauffrischungs-Scheduler (1120, 1130, 4212) die Wiederauffrischungs-Operation derart steuert, dass sie an einigen der jeweiligen Bereiche (PAGE1 bis PAGEm) mit langen Wiederauffrischungs-Perioden ausgelassen wird, auf der Basis eines Ergebnisses eines Vergleichs zwischen dem zweiten Master-Flag und der zweiten Information.
  45. Speichermodul nach Anspruch 38, wobei die Betriebsparameter Information aufweisen, die anzeigt, ob ein Fehlerbit auftritt, in jedem der jeweiligen Bereiche (PAGE1 bis PAGEm), und der zweite Halbleiterchip weiter einen Bereiniger aufweist, der konfiguriert ist zum selektiven Überwachen eines Bereichs, in dem das Fehlerbit auftritt, durch Bezugnehmen auf die Information, welche anzeigt, ob das Fehlerbit auftritt.
  46. Speichermodul nach Anspruch 38, wobei die Betriebsparameter erste Information aufweisen, die anzeigt, ob ein nicht korrigierbarer Fehler in einem Bereich (PAGE1 bis PAGEm) auftritt, und zweite Information aufweisen, die eine Adresse eines redundanten Bereichs zum Ersetzen des Bereichs angezeigt, in dem der nicht korrigierbare Fehler auftritt, und der zweite Halbleiterchip weiter eine Adressaustausch-Steuereinheit aufweist zum Ersetzen einer Adresse des Bereichs, in dem der nicht korrigierbare Fehler auftritt, mit einer Adresse des redundanten Bereichs durch Bezugnehmen auf die erste Information und auf die zweite Information.
  47. Speichermodul nach Anspruch 38, wobei die Betriebsparameter Information aufweisen, die sich auf einen Pegel einer Betriebsspannung jedes der Mehrzahl der Bereiche (PAGE1 bis PAGEm) des Speicherzellenfeldes (1210) bezieht, und der zweite Halbleiterchip eine Wiederauffrischungs-Operation steuert bezüglich der jeweiligen Bereiche (PAGE1 bis PAGEm) durch Bezugnehmen auf die Information, die sich auf den Pegel der Bezugsspannung bezieht.
  48. Speichermodul nach Anspruch 38, wobei die Betriebsparameter Information aufweist, die eine Anzahl von Fehlerbits anzeigt, welche in jedem der jeweiligen Bereiche (PAGE1 bis PAGEm) auftreten, und der Halbleiterchip eine Fehlerprüf- und -korrektur(ICC)-Einheit zum Erzeugen einer ECC-Parität mit verschiedenen Bitzahlen aufweist durch Bezugnehmen auf die Information, welche die Anzahl der Fehlerbits anzeigt.
DE102011054380A 2010-10-20 2011-10-11 Speicherschaltungen, -systeme und -module zum Durchführen von DRAM-Wiederauffrischungsoperationen und Betriebsverfahren derselben Withdrawn DE102011054380A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2010-0102515 2010-10-20
KR1020100102515A KR101796116B1 (ko) 2010-10-20 2010-10-20 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US13/236,972 2011-09-20
US13/236,972 US8588017B2 (en) 2010-10-20 2011-09-20 Memory circuits, systems, and modules for performing DRAM refresh operations and methods of operating the same

Publications (1)

Publication Number Publication Date
DE102011054380A1 true DE102011054380A1 (de) 2012-04-26

Family

ID=45923337

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011054380A Withdrawn DE102011054380A1 (de) 2010-10-20 2011-10-11 Speicherschaltungen, -systeme und -module zum Durchführen von DRAM-Wiederauffrischungsoperationen und Betriebsverfahren derselben

Country Status (1)

Country Link
DE (1) DE102011054380A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100102515A (ko) 2009-03-11 2010-09-24 동국대학교 산학협력단 디지털 액터의 감성을 자동으로 표현하는 방법 및 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100102515A (ko) 2009-03-11 2010-09-24 동국대학교 산학협력단 디지털 액터의 감성을 자동으로 표현하는 방법 및 시스템

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JEDEC JESD-21-Standard
JEDEC JESD-2IC-Standard
JEDEC JESD2O5-Standard

Similar Documents

Publication Publication Date Title
DE102020115736A1 (de) Halbleiterspeichervorrichtung und Verfahren zum Betreiben der Halbleiterspeichervorrichtungen
US8588017B2 (en) Memory circuits, systems, and modules for performing DRAM refresh operations and methods of operating the same
DE102012111092A1 (de) Halbleiterspeichervorrichtung, welche charakteristische Speicherinformation speichert, Speichermodul und Speichersystem dieselbe enthaltend, und Verfahren zum Betreiben derselben
DE10345383B4 (de) Bankadreßabbildung gemäß einer Bankhaltezeit bei dynamischen Direktzugriffsspeichern
DE112006002300B4 (de) Vorrichtung zum Stapeln von DRAMs
DE60016220T2 (de) Speichererweiterungsmodul mit einer vielzahl von speicherbanken und einer banksteuerungschaltung
DE102010030742B4 (de) Phasenwechselspeicher in einem doppelreihigen Speichermodul
DE602004002300T2 (de) Selektive bankauffrischung
DE19960005A1 (de) Speichermodulsystem und Halbleiterspeicherbauelement mit Dateneingabe- und/oder Datenausgabesteuerung
DE102020118897A1 (de) Verfahren und Vorrichtung zum Reduzieren des Leistungsverbrauchs für dieAktualisierung von Speicherbauelementen auf einem Speichermodul
DE102004053316A1 (de) Verfahren zur Ein- und Ausgabe von Betriebsparametern eines integrierten Halbleiterspeichers
DE10343525A1 (de) Verfahren zum Steuern von Halbleiterbausteinen und Steuereinrichtung
DE102006043311A1 (de) Speichersystem
DE102006058895A1 (de) Speicherbauelement und Speicherverfahren für Nutzdaten und Paritätsdaten
DE102004027121A1 (de) Ein Mehrfachbankchip, der mit einer Steuerung kompatibel ist, die für eine geringere Anzahl von Banken entworfen ist, und ein Verfahren zum Betreiben
DE102020115747A1 (de) Speichermodul, Fehlerkorrekturverfahren für Speicher-Controller, der dieses steuert, und Rechensystem, das dieses umfasst
DE102005035661A1 (de) Halbleiter-Speicherbauelement-System, und Verfahren zum Betreiben eines Halbleiter-Speicherbauelement-Systems
DE10305837B4 (de) Speichermodul mit einer Mehrzahl von integrierten Speicherbauelementen
DE102016123247A1 (de) Systeme und verfahren zur speicherverwaltung
DE102011081438A1 (de) Modifizierte Leseoperation für einen nichtflüchtigen Speicher
DE4226073C2 (de) Vorrichtung zur Erzeugung von Daten und Betriebsverfahren für die Vorrichtung
DE10321451A1 (de) Die Verwendung eines chipinternen Temperaturerfassungsschemas zum Wärmeschutz von DRAMs
DE102011054380A1 (de) Speicherschaltungen, -systeme und -module zum Durchführen von DRAM-Wiederauffrischungsoperationen und Betriebsverfahren derselben
DE102022106020A1 (de) Anwendungsbewusste speicher-patrol-scrubbing-techniken
DE10306062B3 (de) Speichermodul mit einer Mehrzahl von integrierten Speicherbauelementen und einer Refresh-Steuerschaltung

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee