DE102010056409A1 - Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung - Google Patents

Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102010056409A1
DE102010056409A1 DE102010056409A DE102010056409A DE102010056409A1 DE 102010056409 A1 DE102010056409 A1 DE 102010056409A1 DE 102010056409 A DE102010056409 A DE 102010056409A DE 102010056409 A DE102010056409 A DE 102010056409A DE 102010056409 A1 DE102010056409 A1 DE 102010056409A1
Authority
DE
Germany
Prior art keywords
layer
group iii
iii nitride
layer sequence
based layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010056409A
Other languages
English (en)
Inventor
Dr. Dadgar Armin
Prof. Dr. Krost Alois
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azzurro Semiconductors AG
Original Assignee
Azzurro Semiconductors AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azzurro Semiconductors AG filed Critical Azzurro Semiconductors AG
Priority to DE102010056409A priority Critical patent/DE102010056409A1/de
Priority to KR1020137015931A priority patent/KR20140005902A/ko
Priority to CN2011800613217A priority patent/CN103270576A/zh
Priority to PCT/EP2011/074042 priority patent/WO2012089703A1/en
Priority to EP11805870.0A priority patent/EP2656379A1/de
Priority to US13/993,105 priority patent/US20130256697A1/en
Priority to JP2013546694A priority patent/JP2014509445A/ja
Priority to TW100148774A priority patent/TW201234659A/zh
Publication of DE102010056409A1 publication Critical patent/DE102010056409A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Gruppe-III-Nitrid basierte Schichtenfolge und daraus hergestelltes Halbleiterbauelement wie Hochspannungs-Schottky- oder p-i-n Dioden werden in der Regel auf einem Heterosubstrat hergestellt, haben dann eine hohe Versetzungsdichte und wenn sie auf Silizium hergestellt, auch eine starke Tendenz zum Reißen der Schicht nach dem Schichtherstellungsprozess. Die erfindungsgemäße Schichtenfolge bzw. das daraus hergestellte Bauelement vermeidet die Rissbildung und die häufig auftretende geringe Bauelementleistung aufgrund von Versetzungsdefekten. Das Verfahren ermöglicht zudem das Wachstum einer hoch n-Typ dotierten Schicht, bei der die Verspannung auch bei hohen Versetzungsdichten sich nicht aufgrund der Dotierung ändert und somit ein erfindungsgemäßes Bauelement auf Siliziumsubstraten erst ermöglicht.

Description

  • Die vorliegende Erfindung betrifft eine Gruppe-III-Nitrid basierte Schichtenfolge und ein daraus hergestelltes Halbleiterbauelement.
  • Gruppe-III-Nitrid basierte Schichtenfolgen und daraus hergestellte Halbleiterbauelemente insbesondere Transistoren und Dioden sind aufgrund der hohen Durchbruchfeldstärke der Gruppe-III-Nitride hervorragend als Hochspannungsbauelemente geeignet. Bislang scheitert die Realisierung von preisgünstigen Schottky- oder p-i-n-Dioden an der hohen Versetzungsdichte, die bei vertikalem Stromfluss in c-Achsenrichtung für einen frühen Durchbruch der Bauelemente sorgt, weshalb diese häufig auf teuren GaN Substraten realisiert werden siehe dazu z. B. [Jun Suda, Kazuki Yamaji, Yuichiro Hayashi, Tsunenobu Kimoto, Keji Shimoyama, Hideo Namita und Satoru Nagao, Applied Physics Express 3, 101003 (2010)]. Jedoch ist man bestrebt aus Kosten- und Prozessierungsgründen diese Bauelemente auf Siliziumsubstraten zu realisieren. Dies ermöglicht eine einfache Kontaktierung und in einem zweiten Schritt sogar die Integration mit Siliziumelektronik auf demselben Chip.
  • Solche Bauelemente besitzen in der Regel mindestens eine hochdotierte n-Typ Gruppe-III-Nitrid Schicht zur Kontaktierung und Stromverteilung. Eine heutzutage gebräuchliche Dotierung mit Silizium bewirkt dabei eine starke Zugverspannung während des Wachstums bzw. den Abbau von Druckverspannung. Auf Siliziumsubstraten ist wiederum eine Druckverspannung während des Schichtwachstums erforderlich um nach dem Abkühlen von Wachstumstemperatur eine rissfreie Schicht zu erhalten. Für die beanspruchten Bauelemente ist nun eine ca. 500–1000 nm dicke hochdotierte n-Typ Gruppe-III-Nitrid Schicht gefolgt von einer niedrig bzw. undotierten über 500 nm, meist sogar über 2000 nm dicken Gruppe-III-Nitridschicht notwendig, auf die bei p-i-n Bauelementen in der Regel eine p-dotierte Schicht mit mindestens 50 nm Dicke folgt. Die Gesamtdicke dieser Schicht beträgt daher mindestens 1000 nm in der Regel jedoch um und über 3000 nm. Dabei bestimmt die Dicke und Qualität der niedrig- bzw. undotierten Schicht die Durchbruchspannung, die gegeben durch die Durchbruchfeldstärke maximal bei ca. 260 V/μm Schichtdicke liegt. Typische Bauelementanwendungen die den, im Vergleich zur Si-Elektronik, kostenintensiven Einsatz von Gruppe-III-Nitriden rechtfertigen erfordern Durchbruchspannungen über 600 V, d. h. eine ca. 2–3 μm dicke niedrig- bzw. undotierte Schicht, für höhere Spannungen auch darüber. Diese dicken Schichten und der durch die n-Dotierung mit Silizium erfolgende Spannungsabbau [P. Cantu, F. Wu, P. Waltereit, S. Keller, A. E. Romanov, U. K. Mishra, S. P. DenBaars, and J. S. Speck, Applied Physics Letters 83, 674 (2003), A. E. Romanov and J. S. Speck, Applied Physics Letters 83, 2569 (2003)] führen nun dazu, dass solche Bauelemente auf Siliziumsubstraten mit den meisten epitaktischen Herstellungsmethoden wie der Metallorganischen Gasphasenepitaxie (MOVPE) aber auch der Molekularstrahlepitaxie (MBE) nicht oder nur sehr schwer realisierbar sind, da diese Schichten in der Regel beim Abkühlen reißen [Sung-Jong Park, Heon-Bok Lee, Wang Lian Shan, Soo-Jin Chua, Jung-Hee Lee und Sung-Ho Hahm, Physics status solidi (c) 7, 2559 (2005)].
  • Die Aufgabe der vorliegenden Erfindung ist es, Schichten auf Siliziumsubstraten, die Anwendung in Halbleiterbauelementen, wie beispielsweise solchen Schottky- oder p-i-n-Dioden finden können, in Bezug auf ihre Leistungsfähigkeit zu optimieren.
  • Diese Aufgabe wird mit einer Gruppe-III-Nitrid basierten Schichtenfolge mit den Merkmalen des Anspruch 1 sowie mit einem Halbleiterbauelement mit den Merkmalen des Anspruchs 7 realisiert.
  • Es wird eine Gruppe-III-Nitrid basierte Schichtenfolge vorgeschlagen, die mittels eines epitaktischen Verfahrens auf einem Siliziumsubstrat hergestellt ist, umfassend mindestens eine n-Typ dotierte Gruppe-III-Nitrid Schicht mit n > 1 × 1018 cm–3 und eine mindestens 500 nm dicke niedrig dotierte Gruppe-III-Nitridschicht mit n oder p < 5 × 1017 cm–3, wobei
    Germanium, Zinn, Blei, Sauerstoff, Schwefel, Selen oder Tellur als Dotand der n-dotierten Gruppe-III-Nitridschicht in einer Konzentration > 1 × 1018 cm–3 und einem versetzungsarmen aktiven Bereich mit einer Schraubenversetzungsdichte unterhalb von 5 × 108 cm–2 eingesetzt werden. Von diesen Dotanden lässt sich insbesondere Germanium sehr gut in der Epitaxie einsetzen. Dabei ist zum Beispiel die n-Typ Dotierung mit Germanium in der Literatur prinzipiell bekannt [P. R. Hageman, W. J. Schaff, Jacek Janinski, Zuzanna Liliental-Weber, Journal of Crystal Growth 267, 123 (2004)], nicht jedoch der Vorteil in Bezug auf den Abbau von kompressiven Spannungen und auf den geringen Einfluss auf die Schichtkoaleszenz im Vergleich zu Silizium, der sich für die anspruchsgemäße Schichtenfolge vorteilhaft nutzen lässt bzw. diese erst ermöglicht. Dazu wird die n-Dotierung mit einem den Spannungszustand nicht beeinflussenden Dotanden realisiert, nachdem die Schicht durch eine geeignete Zwischenschicht vorgespannt wurde. Als Zwischenschichten können z. B. im Fall von Galliumnitrid Schichten (GaN) Niedertemperatur Aluminiumnitrid Schichten (AlN Schichten) sein aber auch andere Schichten oder Schichtenfolgen, die alleine oder in Summe eine kleinere Gitterkonstante als GaN besitzen und derart gewachsen sind, dass sie mindestens teilweise relaxieren. Die Möglichkeiten der Ausführung solcher Schichten sind in der Literatur bekannt und z. B. in Kapitel 4 in III–V Compound Semiconductor: Integration with Silicon-based Microelectronics, ed. T. Li, M. Mastro, and A. Dadgar (CRC Press, Boca Raton, FL 2010) zusammengefasst. Die auf solch einer Zwischenschicht gewachsene GaN Schicht ist dann unter Druckverspannung und ermöglicht so das Wachstum einer dicken Schicht, die bei ausreichender Druckvorspannung während des Wachstums nach dem Abkühlen nicht reißt. Dabei kann die hoch n-dotierte Schicht auch schon vor dieser spannungskompensierenden Zwischenschicht vorhanden sein.
  • Zur Verbesserung der Schichtqualität, insbesondere zur Verringerung der Schraubenversetzungsdichte sind entweder sehr dicke Pufferschichten, z. B. beinhaltend GaN mit mehreren AlN Zwischenschichten notwendig oder ein dreidimensionales Schichtwachstum in der Pufferschicht.
  • In einer Ausführung der Erfindung ist eine Gruppe-III-Nitrid basierte Schichtenfolge mit einer Schraubenversetzungsdichte < 1 × 108 cm–2 ausgebildet.
  • In einer weiteren Ausführungsform der Erfindung ist eine Gruppe-III-Nitrid basierte Schichtenfolge vorgesehen, bei der die Reduktion der Versetzungsdichte durch ein dreidimensionales Schichtwachstum erfolgt.
  • Vorteilhafterweise wird hierdurch auch die Stufenversetzungsdichte minimiert, was den Spannungsabbaus während des Wachstums reduziert.
  • In einer weiteren Ausführungsform der Erfindung erfolgt in einer Gruppe-III-Nitrid basierten Schichtenfolge das in-situ Einbringen von das Schichtwachstum hemmenden Schichten wie SiN, SiO, BN, AlO oder Mischungen davon während des Wachstumsprozesses.
  • Diese Methode minimiert den Zeitaufwand für den Herstellungsprozess, da diese Methode in einem Herstellungsprozess erfolgen kann. Derartige wachstumshemmende Schichten die von Tanaka et al. vorgestellt wurden [S. Tanaka, M. Takeuchi, and Y. Aoyagi, Japanese Journal of Applied Physics 39, L831 (2000).] werden auch als Maskierungsschichten bezeichnet.
  • In einer weiteren Ausführungsform der Erfindung ist eine Gruppe-III-Nitrid basierte Schichtenfolge vorgesehen, bei dem das ex-situ Einbringen von das Schichtwachstum lokal hemmenden Schichten wie SiN, SiO, BN, AlO oder Mischungen davon vor dem Wachstumsprozess oder in einer Unterbrechung des Wachstumsprozesses erfolgt.
  • Das nach der Maskierung stattfindende anfangs lokale Wachstum der Kristalle ermöglicht im weiteren Verlauf des Kristallwachstums ein epitaktisches laterales Überwachsen (ELO, ELOG) der maskierten Bereiche durch ein dreidimensionales Wachstum. Dieses ermöglicht in den überwachsenen Bereichen einen sehr starken Versetzungsabbau. Dadurch kann beispielsweise in einem Halbleiterbauelement, welches unter Verwendung einer Gruppe-III-Nitrid basierten Schichtenfolge hergestellt worden ist, dessen aktiver Teil in diesen Bereichen platziert wird, eine sehr hohe Durchbruchfeldstärke und sehr geringe Leckströme erzielt werden.
  • In einer weiteren Ausführungsform der Erfindung ist eine Gruppe-III-Nitrid basierte Schichtenfolge derart vorgesehen, dass das Wachstum auf einem Silicon-on-Insulator (SIO, SIMOX) Substrat erfolgt.
  • Eine weitere Ausführungsform der Erfindung sieht ein Halbleiterbauelement vor, welches zumindest eine Gruppe-III-Nitrid basierte Schichtenfolge umfasst.
  • Es ist weiterhin vorgesehen, dass in dem Halbleiterbauelement mit einer Gruppe-III-Nitrid basierte Schichtenfolge ein vertikaler Stromfluß durch den aktiven Teil des Bauelements verläuft, wobei die Schichtenfolge mittels epitaktischer Verfahren auf einem Siliziumsubstrat hergestellt ist und mit mindestens einer n-Typ dotierten Gruppe-III-Nitrid Schicht mit n > 1 × 1018 cm–3 und einer mindestens 500 nm dicken niedrig dotierten Gruppe-III-Nitridschicht mit n oder p < 5 × 1017 cm–3 versehen ist, wobei Germanium, Zinn, Blei, Sauerstoff, Schwefel, Selen oder Tellur als Dotand der n-dotierten Gruppe-III-Nitridschicht in einer Konzentration > 1 × 1018 cm–3 und einem versetzungsarmen aktiven Bereich mit einer Schraubenversetzungsdichte unterhalb von 5 × 108 cm–2 eingesetzt werden.
  • Dieses bietet sich beispielsweise an, wenn eine Isolation des Substrats zum Bauelement hin erwünscht ist.
  • Im Folgenden wird die vorliegende Erfindung anhand bevorzugter erfindungsgemäßer Ausführungsformen im Detail mit Bezug zu den Figuren schematisch dargestellt und beschrieben.
  • 1, 3, 4 und 5 zeigen mögliche Ausführungsformen von Schichtenfolgen, die in Halbleiterbauelementen, beispielsweise in Schottky-Dioden eingesetzt werden können.
  • 2 und 6 zeigen mögliche Ausführungsformen einer p-i-n-Diode.
  • Diese Ausführungsformen sind nur beispielhaft und können miteinander kombiniert werden. Insbesondere können Zwischenschichten (104) und undotierte oder wahlweise dotierte Schichten (103, 105) beliebig oft miteinander kombiniert werden, um die Gesamtdicke zu erhöhen, sowie die Materialqualität und das Spannungsmanagement, das heißt die Stärke der während des Wachstums vorhandenen Druckverspannung zu optimieren.
  • Für die Schichten, die im Folgenden ausführlicher beschrieben werden, wird die im Folgenden aufgeführte Nummerierung verwendet:
  • Bezugszeichenliste
    • 100
    Substrat
    101
    Ankeim- und Pufferschicht
    102
    optionale Maskierungsschicht
    103
    Pufferschicht undotiert oder leitfähig dotiert
    104
    kompressive Vorspannung bewirkende Zwischenschicht bzw. Schichtenfolge
    105
    nach Anspruch 1 n-dotierte Schicht im Fall einer Schottky Diode, bei p-i-n Dioden kann diese Schicht auch p-leitend sein, in letzterem Fall wäre Schicht 109 n-leitend dotiert
    106
    undotierte bzw. niedrig n- oder p-leitende Schicht mit n, p < 5 × 1017 cm–3, stellvertretend dafür wird diese Schicht im Text abgeleitet von intrinsisch bzw. undotierter Schicht als i-Schicht bezeichnet obwohl diese auch bewusst dotiert sein kann
    107
    oberer Schottky Kontakt wenn auf der Schicht 106 aufgebracht, bzw. ohmscher Kontakt wenn auf der Schicht 109 aufgebracht
    108
    ohmscher Rückseitenkontakt
    109
    im Fall einer p-i-n Diode die obere komplementär zur Schicht 105 bzw. 113 dotierte Schicht, vorzugsweise ist diese p-dotiert
    110
    Rückseitenkontaktierung durch das Substrat, bzw. den Träger in die hoch leitende Schicht 105 mit Vias
    111
    optional verlängerte Vias-Kontaktierung; im Fall von mehreren Zwischenschichten, dann erfolgt diese bis in die Schicht 113
    112
    eine weitere eine kompressive Vorspannung bewirkende Zwischenschicht bzw. Schichtenfolge
    113
    hoch n- bzw. p-leitende Schicht, entsprechend 105 im Fall des dünneren Aufbaus
    114
    ohmscher Kontakt zur Schicht 105 bzw. 113 bei frontseitiger Kontaktierung
    115
    möglicher durch die Pfeile symbolisierter Ätzprozess bei Transfer der Schicht vom Wachstumssubstrat auf einen Träger
  • Dabei ist 100 das Substrat, welches beispielsweise ein Siliziumsubstrat, alternativ ein SIO- bzw. SIMOX-Substrat sein kann. Solch ein Substrat kann, je nach Bauelementausführung Vorteile in Bezug auf die Isolierung bzw. den Spannungsdurchbruch in Sperrrichtung haben. Prinzipiell kann es aber auch ein Substrat aus einem beliebigen Material oder einer Materialkombinationen hieraus sein, sofern das Material oder eine Materialkombination hieraus einen ähnlich geringen thermischen Ausdehnungskoeffizienten wie Silizium hat, der in der Größenordnung von 2–3 × 10–6 K–1 liegt. Dieser Wertebereich liegt deutlich unter den Werten, die für übliche Gruppe-III-Nitride gemessen worden sind und führt daher nach dem Schichtherstellungsprozess zu einer zugverspannten Schicht.
  • Die Schicht 101 ist die Ankeimschicht meist AlN bzw. AlGaN. Diese kann auch aus einem Schichtstapel aus z. B. AlN und AlGaN verschiedener Konzentrationen bestehen. Ihr folgt idealerweise eine optionale Maskierungsschicht 102 aus SiN oder einem anderen das Wachstum hemmenden Stoff, z. B. einem mehrere Prozent Bor enthaltenden Gruppe-III-Nitrid. Wird diese Schicht 102 in-situ abgeschieden, dann ist diese nominell meist nur im Bereich von Monolagen dick, wobei bevorzugt 0,5–1,0 nm auftreten, ex-situ aufgebracht meist im Bereich einiger Nanometer, vorzugsweise 10–100 nm. Dabei ist solch eine in-situ Maskierungsschicht in der Regel notwendig um z. B. eine niedrige Schraubenversetzungsdichte zu erzielen, die für eine hohe Durchbruchspannung bei niedriger Schichtdicke notwendig ist. Auf diese Maskierungsschicht folgt ein Puffer wie z. B. aus GaN, der anfangs dreidimensional wächst und erst nach Koaleszenz der entstandenen Inseln zu einer glatten Schicht wird. Soll diese dotiert werden, so ist bei einer n-Dotierung ein Dotand aus der Gruppe Germanium, Zinn, Blei, Sauerstoff, Schwefel, Selen oder Tellur zu wählen um ein nahezu ungestörtes dreidimensionales Wachstum trotz Dotierung zu ermöglichen.
  • Eine Dotierung dieser Schicht kann bei vertikaler Kontaktierung wie in 1 gezeigt, vorteilhaft sein. In diesem Fall empfiehlt es sich alle Schichten bis zur Schicht 105 bzw. 113 bei n-Dotierung mit einem Dotanden aus der Gruppe Germanium, Zinn, Blei, Sauerstoff, Schwefel, Selen oder Tellur durchgehend zu dotieren, die Schicht 102 ausgenommen, da diese prinzipbedingt nicht dotierbar ist. Dabei kann optional die Schicht 102 auch weggelassen werden oder vor der Schicht 102 eine dann vorzugsweise zweidimensional wachsende Schicht 103 wachsen, was jedoch weniger vorteilhaft für die Prozessführung ist. Auch kann mit geeigneten Wachstumsparametern wie z. B. niedrigem V–III Verhältnis ein dreidimensionales Wachstum auch ohne Maskierungsschicht forciert werden, was dann wiederum zu einem Versetzungsabbau führt jedoch weniger gut kontrollierbar und wirkungsvoll ist.
  • Das Weglassen der bevorzugten Schicht 102 führt zu einer erhöhten Versetzungsdichte und damit einem schlechterem Durchbruchverhalten. Auch kann die Schicht 102 prinzipiell auch später eingebracht werden, dann aber nur in einer Ausprägung, d. h. bei in-situ aufgebrachten Schichten mit einer Dicke, die die kompressive Vorspannung nur wenig beeinflusst. Hier gilt es durch Optimierung der Dicken der Schicht eine Abwägung aus Rissbildung bzw. Krümmung und Materialqualität zu finden.
  • Wesentlich für die Realisierung der Bauelemente auf Siliziumsubstraten ist die kompressive Vorspannung der Schichten 105 bzw. 113 und 106 und bei p-i-n Bauelementen auch 109, wozu als die Vorspannung bewirkende Schicht schematisch die Schicht 104 in den 1–6 eingefügt ist. Diese kann wie schon erwähnt auch aus mehreren Schichten bestehen, steht also stellvertretend für eine, eine Verspannungsmodifikation der aufwachsenden Schicht auslösende Schicht bzw. Schichtenfolge. Auch kann eine vorspannungsbeeinflussende Schicht bzw. ein die Vorspannung beeinflussender Schichtstapel mehrfach wiederholt eingebracht werden, so z. B. in 4 als Schicht 112 gezeigt. Dabei kann sich für eine Stromführung wie in 1 gezeigt, eine Dotierung des gesamten unteren Schichtstapels von 101 bis 105 als notwendig herausstellen. Prinzipiell kann man solch eine Kontaktierung aber auch mit einen Kontakt 114, wie in 5 gezeigt erzielen. Dazu wird über einen neben dem Kontakt 114 liegenden vollständig zum Substrat durchgeätzten Bereich der Gruppe-III-Nitridschicht eine Kontaktbrücke idealerweise mittels einer Metallisierung zum Substrat gelegt. Somit lässt sich das Bauelement dann auch über die Rück- und Frontseite des Substrats bzw. der Schichten vertikal kontaktieren, vorzugsweise über die entsprechenden Kontakte 108 und 107.
  • Sehr gut zur niederohmigen Rückseitenkontaktierung der Gruppe-III-Nitridschicht über den Kontakt 108 sind auch Vias (110) geeignet, die durch das Siliziumsubstrat und einen Teil der GaN Schicht geätzt werden. Diese enden idealerweise in der hoch n-dotierten Schicht 105 oder 113. Je nach Anzahl und Ausführung der Zwischenschichten ist es sinnvoll, die Vias (110, 111) in der ersten hoch n-dotierten Schicht 105 oder bei Dotierung auch 103 nach dem Substrat oder in der obersten (113) enden zu lassen. Bevorzugt ist für die Kontaktierungsschicht eine Elektronenkonzentration oberhalb von 5 × 1018 cm–3, ideal um 1 × 1019 cm–3, da dann speziell bei nicht flächiger Kontaktierung die Kontaktwiderstände vernachlässigbar sind. Bei einem ganzflächigen Kontakt kann die Dotierung auch niedriger sein, jedoch sollte sie über 1 × 1018 cm–3 liegen.
  • Für den ersten Fall der Vias 110 in 4 sind niederohmige Zwischenschichten angezeigt, d. h. bei Verwendung von AlGaN Schichten solche mit niedrigem Al-Gehalt idealerweise unter 50%, bezogen auf Aluminium. In den meisten Fällen und aufgrund der hohen Effizienz in Bezug auf die Schichtvorspannung sind hoch Al-haltige Zwischenschichten wie Niedertemperatur AlN oder AlN/GaN Übergitterschichten sinnvoll, was ein Ätzen der Vias bis in die oberste Schicht 105 bzw. 113 anzeigt, also vorzugsweise die Vias 111 in 4 gewählt werden sollten.
  • 6 zeigt in den Schritten von a–c wie ein Bauelement aus einer Schichtenfolge auf einem Substrat abgelöst wird und entweder ohne oder mit neuem Träger aufgebaut wird. Dies hat den Vorteil hoch wärmeleitende Träger verwenden zu können und die Zwischenschichten zu entfernen. Das Substrat wird in Schritt a) mittels Schleifen und Ätzen oder nur mittels Ätzen entfernt. Dazu wird die Schicht 109 im Schritt b) idealerweise auf einen hier nicht gezeigten Träger geklebt. Soll dieser Träger später am Bauelement verbleiben erfolgt vorher idealerweise die Kontaktherstellung also die Kontaktschicht 107 und die Verklebung des Trägers mit dem Kontakt und dem Bauelementschichtstapel. Hier ist es eine dotierte Schicht 109 die idealerweise eine p-Schicht ist auf die ein Kontakt 107 kommt, es kann aber auch direkt ein Schottkykontakt 107 sein, wenn er auf die Schicht 106 aufgebracht wird, also wenn die Schicht 109 fehlt. Der Träger zum Ablösen des Wachstumssubstrats kann optional auch wieder entfernt werden, dann ist es prozessabhängig ob der Kontakt vor dem Substratentfernen oder danach aufgebracht wird. Durch in der Regel trockenchemisches Ätzen werden idealerweise alle unteren Schichten bis zur Schicht 105 oder, bei einem Schichtaufbau ähnlich wie in 4, bis zur Schicht 113 entfernt. Dann erfolgt die Kontaktaufbringung und/oder der Transfer mit der Schicht 105 auf einen neuen Träger in Schritt c). Solch ein Bauelement hat außer möglichen großen Vorteilen in Bezug auf die Wärmeableitung meist auch einen geringeren Serienwiderstand, da die Stromverteilung bei solch einem rein vertikalem Aufbau und großflächiger Kontaktierung sehr einfach ist.
  • Für die Kontaktierung empfiehlt es sich bei vertikaler Kontaktierung (ein Kontakt auf der Trägerrückseite, einer auf der Schichtoberseite) bei p-i-n-Dioden die obere leitfähige Schicht neben dem Kontakt in einer Breite, die mindestens der i-Schichtdicke entspricht auf diese i-Schicht herabzuätzen um laterale Leckstöme zu verhindern. Die Oberfläche wird idealerweise passiviert. Bei einer Ausführung wie in 5 sollte zwischen dem oberen Kontakt und der Ätzflanke für den unteren Kontakt ebenfalls ein überstehender Randbereich definiert sein der mindestens so breit wie die i-Schichtdicke ist. Je breiter dieser nominell nicht stromdurchflossene Bereich ist, desto geringer ist die Gefahr von Kurzschlüssen über die Oberfläche. Die Oberfläche ist vorzugsweise mit einem hochspannungsfesten Isolatormaterial wie z. B. Siliziumdioxid oder Siliziumnitrid passiviert. Insbesondere die Schichten 105, 106 und 109 können aus unterschiedlichen Gruppe-III-Nitridmaterialien bestehen. Es kann, je nach Bauelement, sinnvoll sein diese dann entsprechend anders zu dotieren, da an Heterogrenzflächen hohe Ladungsträgerkonzentrationen entstehen können. Dann sind zum Beispiel für eine p-i-n Struktur in 2 bei der Wahl von AlGaN für eine oder beide Schichten 105 und 109 eine p-dotierte Schicht 105 und entsprechend eine n-dotierte Schicht 109 sinnvoll, da sich bei der üblichen (0001) Wachstumsrichtung eine Gruppe-III-terminierte Oberfläche bildet und somit an der Grenzfläche von 105 zu 106 ein Löchergas und an der anderen Grenzfläche ein Elektronengas ausbildet. Die Konzentration des Löcher- bzw. Elektronengases verringert sich bei Verarmung. Damit verringert sich, verstärkt durch die vorhandene Heterobarriere auch der Leckstrom. In Durchlassrichtung reduziert es wiederum den Serienwiderstand an der Heterogrenzfläche.
  • Nachweisen lässt sich der erfindungsgemäße Aufbau anhand einer Analyse der Schichten mittels Rasterelektronenmikroskop und EDX-Analyse oder mittels Transmissionselektronenmikroskopie ergänzt durch Sekundärionenmassenspektroskopie. Damit lassen sich die Schichten und auch Maskierungen nachweisen und mittels TEM auch die Versetzungen bzw. deren Abbau worauf sich unter anderem auch auf Maskierungen schließen lässt. Wird das Siliziumsubstrat entfernt, so ist der Spannungszustand im Querschnitt mittels mikro-Ramanmessungen oder indirekt über hoch ortsaufgelöste Lumineszenzmessungen zu bestimmen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • Jun Suda, Kazuki Yamaji, Yuichiro Hayashi, Tsunenobu Kimoto, Keji Shimoyama, Hideo Namita und Satoru Nagao, Applied Physics Express 3, 101003 (2010) [0002]
    • P. Cantu, F. Wu, P. Waltereit, S. Keller, A. E. Romanov, U. K. Mishra, S. P. DenBaars, and J. S. Speck, Applied Physics Letters 83, 674 (2003) [0003]
    • A. E. Romanov and J. S. Speck, Applied Physics Letters 83, 2569 (2003) [0003]
    • Sung-Jong Park, Heon-Bok Lee, Wang Lian Shan, Soo-Jin Chua, Jung-Hee Lee und Sung-Ho Hahm, Physics status solidi (c) 7, 2559 (2005) [0003]
    • P. R. Hageman, W. J. Schaff, Jacek Janinski, Zuzanna Liliental-Weber, Journal of Crystal Growth 267, 123 (2004) [0006]
    • Kapitel 4 in III–V Compound Semiconductor: Integration with Silicon-based Microelectronics, ed. T. Li, M. Mastro, and A. Dadgar (CRC Press, Boca Raton, FL 2010 [0006]
    • S. Tanaka, M. Takeuchi, and Y. Aoyagi, Japanese Journal of Applied Physics 39, L831 (2000) [0012]

Claims (8)

  1. Gruppe-III-Nitrid basierte Schichtenfolge, wobei die Schichtenfolge mittels epitaktischer Verfahren auf einem Siliziumsubstrat hergestellt ist, umfassend mindestens eine n-Typ dotierte Gruppe-III-Nitrid Schicht mit n > 1 × 1018 cm–3 und eine mindestens 500 nm dicke niedrig dotierte Gruppe-III-Nitridschicht mit n oder p < 5 × 1017 cm–3, gekennzeichnet durch Germanium, Zinn, Blei, Sauerstoff, Schwefel, Selen oder Tellur als Dotand der n-dotierten Gruppe-III-Nitridschicht in einer Konzentration > 1 × 1018 cm–3 und einem versetzungsarmen aktiven Bereich mit einer Schraubenversetzungsdichte unterhalb von 5 × 108 cm–2.
  2. Gruppe-III-Nitrid basierte Schichtenfolge nach Anspruch 1, gekennzeichnet durch eine Schraubenversetzungsdichte < 1 × 108 cm–2.
  3. Gruppe-III-Nitrid basierte Schichtenfolge nach Anspruch 1 oder 2, gekennzeichnet durch die Reduktion der Versetzungsdichte durch ein dreidimensionales Schichtwachstum.
  4. Gruppe-III-Nitrid basierte Schichtenfolge nach Anspruch 3, gekennzeichnet durch das in-situ Einbringen von das Schichtwachstum hemmenden Schichten wie SiN, SiC, BN, AlO oder Mischungen davon während des Wachstumsprozesses.
  5. Gruppe-III-Nitrid basierte Schichtenfolge nach Anspruch 3, gekennzeichnet durch das ex-situ Einbringen von das Schichtwachstum lokal hemmenden Schichten wie SiN, SiO, BN, AlO oder Mischungen davon vor dem Wachstumsprozess oder in einer Unterbrechung des Wachstumsprozesses.
  6. Gruppe-III-Nitrid basierte Schichtenfolge nach mindestens einem der vorhergehenden Ansprüche, gekennzeichnet durch das Wachstum auf Silicon-on-Insulator Substraten.
  7. Halbleiterbauelement, umfassend zumindest eine Gruppe-III-Nitrid basierte Schichtenfolge nach mindestens einem der vorhergehenden Ansprüche.
  8. Halbleiterbauelement nach Anspruch 7, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge mit einem vertikalen Stromfluß durch den aktiven Teil des Bauelements, wobei die Schichtenfolge mittels epitaktischer Verfahren auf einem Siliziumsubstrat hergestellt ist, umfassend mindestens eine n-Typ dotierte Gruppe-III-Nitrid Schicht mit n > 1 × 1018 cm–3 und eine mindestens 500 nm dicke niedrig dotierte Gruppe-III-Nitridschicht mit n oder p < 5 × 1017 cm–3, gekennzeichnet durch Germanium, Zinn, Blei, Sauerstoff, Schwefel, Selen oder Tellur als Dotand der n-dotierten Gruppe-III-Nitridschicht in einer Konzentration > 1 × 1018 cm–3 und einem versetzungsarmen aktiven Bereich mit einer Schraubenversetzungsdichte unterhalb von 5 × 108 cm–2.
DE102010056409A 2010-12-26 2010-12-26 Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung Withdrawn DE102010056409A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102010056409A DE102010056409A1 (de) 2010-12-26 2010-12-26 Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung
KR1020137015931A KR20140005902A (ko) 2010-12-26 2011-12-23 3족-질화물계 층 구조 및 반도체 장치
CN2011800613217A CN103270576A (zh) 2010-12-26 2011-12-23 基于iii族氮化物的层结构以及半导体器件
PCT/EP2011/074042 WO2012089703A1 (en) 2010-12-26 2011-12-23 Group-iii-nitride based layer structure and semiconductor device
EP11805870.0A EP2656379A1 (de) 2010-12-26 2011-12-23 Auf group-iii-nitrid basierende schichtstruktur und halbleiterbauelement
US13/993,105 US20130256697A1 (en) 2010-12-26 2011-12-23 Group-iii-nitride based layer structure and semiconductor device
JP2013546694A JP2014509445A (ja) 2010-12-26 2011-12-23 Ｉｉｉ族元素の窒化物に基づく層構造および半導体素子
TW100148774A TW201234659A (en) 2010-12-26 2011-12-26 Group-III-nitride based layer structure and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010056409A DE102010056409A1 (de) 2010-12-26 2010-12-26 Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung

Publications (1)

Publication Number Publication Date
DE102010056409A1 true DE102010056409A1 (de) 2012-06-28

Family

ID=45464559

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010056409A Withdrawn DE102010056409A1 (de) 2010-12-26 2010-12-26 Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung

Country Status (8)

Country Link
US (1) US20130256697A1 (de)
EP (1) EP2656379A1 (de)
JP (1) JP2014509445A (de)
KR (1) KR20140005902A (de)
CN (1) CN103270576A (de)
DE (1) DE102010056409A1 (de)
TW (1) TW201234659A (de)
WO (1) WO2012089703A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012204553A1 (de) * 2012-03-21 2013-09-26 Freiberger Compound Materials Gmbh Verfahren zur Herstellung von III-N-Templaten und deren Weiterverarbeitung, und III-N-Template
US9896779B2 (en) 2012-03-21 2018-02-20 Freiberger Compound Materials Gmbh Method for producing III-N single crystals, and III-N single crystal

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10435812B2 (en) 2012-02-17 2019-10-08 Yale University Heterogeneous material integration through guided lateral growth
JP5421442B1 (ja) 2012-09-26 2014-02-19 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
KR101464854B1 (ko) 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
JP5996489B2 (ja) * 2013-07-09 2016-09-21 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
DE102015108875B4 (de) * 2015-06-04 2016-12-15 Otto-Von-Guericke-Universität Magdeburg Bauelement mit einer transparenten leitfähigen Nitridschicht
CN109564850A (zh) * 2016-08-12 2019-04-02 耶鲁大学 通过在生长期间消除氮极性小面而在异质衬底上生长的无堆垛层错的半极性和非极性gan
DE102016013541A1 (de) * 2016-11-14 2018-05-17 3 - 5 Power Electronics GmbH lll-V-Halbleiterdiode
US10892159B2 (en) 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates
EP3576132A1 (de) * 2018-05-28 2019-12-04 IMEC vzw Iii-n-halbleiterstruktur und verfahren zur formung einer iii-n-halbleiterstruktur
CN109817728B (zh) * 2019-03-20 2023-12-01 河北工业大学 一种pin二极管器件结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053665A1 (en) * 2000-09-08 2002-05-09 Yuhzoh Tsuda Light emitting nitride semiconductor device, and light emitting apparatus and pickup device using the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4063548B2 (ja) * 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
KR100586955B1 (ko) * 2004-03-31 2006-06-07 삼성전기주식회사 질화물 반도체 발광소자의 제조방법
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
TWI377703B (en) * 2007-05-02 2012-11-21 Showa Denko Kk Production method of group iii nitride semiconductor light-emitting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053665A1 (en) * 2000-09-08 2002-05-09 Yuhzoh Tsuda Light emitting nitride semiconductor device, and light emitting apparatus and pickup device using the same

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
A. E. Romanov and J. S. Speck, Applied Physics Letters 83, 2569 (2003)
Jun Suda, Kazuki Yamaji, Yuichiro Hayashi, Tsunenobu Kimoto, Keji Shimoyama, Hideo Namita und Satoru Nagao, Applied Physics Express 3, 101003 (2010)
Kapitel 4 in III-V Compound Semiconductor: Integration with Silicon-based Microelectronics, ed. T. Li, M. Mastro, and A. Dadgar (CRC Press, Boca Raton, FL 2010
P. Cantu, F. Wu, P. Waltereit, S. Keller, A. E. Romanov, U. K. Mishra, S. P. DenBaars, and J. S. Speck, Applied Physics Letters 83, 674 (2003)
P. R. Hageman, W. J. Schaff, Jacek Janinski, Zuzanna Liliental-Weber, Journal of Crystal Growth 267, 123 (2004)
S. Tanaka, M. Takeuchi, and Y. Aoyagi, Japanese Journal of Applied Physics 39, L831 (2000)
Sung-Jong Park, Heon-Bok Lee, Wang Lian Shan, Soo-Jin Chua, Jung-Hee Lee und Sung-Ho Hahm, Physics status solidi (c) 7, 2559 (2005)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012204553A1 (de) * 2012-03-21 2013-09-26 Freiberger Compound Materials Gmbh Verfahren zur Herstellung von III-N-Templaten und deren Weiterverarbeitung, und III-N-Template
US9896779B2 (en) 2012-03-21 2018-02-20 Freiberger Compound Materials Gmbh Method for producing III-N single crystals, and III-N single crystal
US10309037B2 (en) 2012-03-21 2019-06-04 Freiberger Compound Materials Gmbh Method for producing III-N templates and the reprocessing thereof and III-N template
US10584427B2 (en) 2012-03-21 2020-03-10 Freiberger Compound Materials Gmbh Processes for producing III-N single crystals, and III-N single crystal
US10883191B2 (en) 2012-03-21 2021-01-05 Freiberger Compound Materials Gmbh Method for producing III-N templates and the reprocessing thereof and III-N template
DE102012204553B4 (de) 2012-03-21 2021-12-30 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines Templats, so hergestelltes Templat, dessen Verwendung, Verfahren zur Herstellung von III-N-Einkristallen, Verfahren zur Herstellung von III-N-Kristallwafern, deren Verwendung und Verwendung von Maskenmaterialien

Also Published As

Publication number Publication date
US20130256697A1 (en) 2013-10-03
TW201234659A (en) 2012-08-16
CN103270576A (zh) 2013-08-28
EP2656379A1 (de) 2013-10-30
WO2012089703A1 (en) 2012-07-05
KR20140005902A (ko) 2014-01-15
JP2014509445A (ja) 2014-04-17

Similar Documents

Publication Publication Date Title
DE102010056409A1 (de) Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
US9685323B2 (en) Buffer layer structures suited for III-nitride devices with foreign substrates
DE10223797B4 (de) Licht emittierende III-Nitrid-Anordnungen mit niedriger Ansteuerspannung und Herstellverfahren dafür
DE102011114665B4 (de) Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
DE19905516C2 (de) Lichtemittierende Diode mit dotierter Grenzflächenschicht zum Steuern von Verunreinigungen und Verfahren zum Herstellen derselben
DE112014004744B4 (de) Vertikales Nitrid-Halbleiterbauelement und laminierter Körper
DE112013006661B4 (de) Verfahren zum Herstellen eines SIC-Epitaxialwafers
DE102013106683A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE112013000648B4 (de) Epitaktisches Substrat, Halbleitervorrichtung, und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112016005028T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE102011100241A1 (de) Nitride Semiconductor Device
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
WO2008132204A2 (de) Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche
DE112014003533T5 (de) Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
AT518350A2 (de) Halbleiterwafer und Verfahren zum Prüfen eines Halbleiterwafers
CN109742140B (zh) 具有单边渐变多量子阱的高阻氮化镓基缓冲层及制备方法
DE112013002033T5 (de) Epitaxialsubstrat, Halbleitervorrichtung, und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012217631B4 (de) Optoelektronisches Bauelement mit einer Schichtstruktur
DE102017103879B4 (de) Halbleiterkomponenten mit Aluminiumsiliziumnitridschichten
WO2012035135A1 (de) Halbleiterchip und verfahren zu dessen herstellung
WO2019145216A1 (de) Verfahren zur herstellung eines nitrid-verbindungshalbleiter-bauelements
WO2020001694A1 (de) Halbleiterschichtstapel und verfahren zu dessen herstellung
DE112012000868T5 (de) III-V- Halbleiterstrukturen mit verminderten Pit-Defekten und Verfahren zum Ausbilden derselben
DE102010052542B4 (de) Halbleiterchip und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: EISENFUEHR SPEISER PATENTANWAELTE RECHTSANWAEL, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee