DE102010023815A1 - Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements - Google Patents

Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements Download PDF

Info

Publication number
DE102010023815A1
DE102010023815A1 DE102010023815A DE102010023815A DE102010023815A1 DE 102010023815 A1 DE102010023815 A1 DE 102010023815A1 DE 102010023815 A DE102010023815 A DE 102010023815A DE 102010023815 A DE102010023815 A DE 102010023815A DE 102010023815 A1 DE102010023815 A1 DE 102010023815A1
Authority
DE
Germany
Prior art keywords
chip carrier
optoelectronic component
chip
semiconductor chip
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010023815A
Other languages
English (en)
Inventor
Dr. Zitzlsperger Michael
Harald Jäger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102010023815A priority Critical patent/DE102010023815A1/de
Priority to PCT/EP2011/058583 priority patent/WO2011157522A1/de
Priority to EP11723032.6A priority patent/EP2583318B1/de
Priority to US13/702,000 priority patent/US9240536B2/en
Priority to JP2013514619A priority patent/JP5819414B2/ja
Priority to KR1020137000931A priority patent/KR101843402B1/ko
Priority to CN201180029834.XA priority patent/CN102939669B/zh
Priority to TW100120522A priority patent/TWI491081B/zh
Publication of DE102010023815A1 publication Critical patent/DE102010023815A1/de
Priority to US14/958,740 priority patent/US10020434B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

Es wird ein oberflächenmontierbares optoelektronisches Bauelement (1) mit einer Strahlungsdurchtrittsfläche (10), einem optoelektronischen Halbleiterchip (2) und einem Chipträger (3) angegeben. In dem Chipträger (3) ist eine Kavität (31) ausgebildet, in der der Halbleiterchip (2) angeordnet ist. Ein Formkörper (5) umgibt den Chipträger (3) zumindest bereichsweise, wobei sich der Chipträger (3) in einer senkrecht zur Strahlungsdurchtrittsfläche (10) verlaufenden vertikalen Richtung vollständig durch den Formkörper (5) hindurch erstreckt.
Weiterhin wird ein Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements angegeben.

Description

  • Es wird ein oberflächenmontierbares optoelektronisches Bauelement sowie ein Verfahren zur Herstellung eines solchen Bauelements angegeben.
  • Bei der Herstellung von oberflächenmontierbaren Halbleiterbauelementen (surface mounted device, SMD), beispielsweise Leuchtdioden, können die optoelektronischen Halbleiterchips in einem vorgefertigten Gehäuse mit einem metallischen Leiterrahmen platziert werden. Die Montage der Halbleiterchips erfolgt typischerweise durch Kleben mit Silberleitkleber, was die Wärmeableitung von Verlustwärme und damit die Leistungsfähigkeit der LEDs begrenzt.
  • Eine Aufgabe der vorliegenden Anmeldung ist es, ein oberflächenmontierbares Bauelement anzugeben, bei dem die im Betrieb erzeugte Verlustwärme effizient abgeführt werden kann und das weiterhin einfach, kostengünstig und zuverlässig herstellbar ist. Weiterhin soll ein Verfahren zur Herstellung eines solchen Bauelements angegeben werden.
  • Diese Aufgabe wird durch ein oberflächenmontierbares optoelektronisches Bauelement beziehungsweise ein Herstellungsverfahren mit den Merkmalen der unabhängigen Patentansprüche gelöst. Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
  • Gemäß einer Ausführungsform weist ein oberflächenmontierbares optoelektronisches Bauelement eine Strahlungsdurchtrittsfläche, einen optoelektronischen Halbleiterchip und einen Chipträger auf. In dem Chipträger ist eine Kavität ausgebildet, in der der Halbleiterchip angeordnet ist. Ein Formkörper umgibt den Chipträger zumindest bereichsweise. Der Chipträger erstreckt sich in einer senkrecht zur Strahlungsdurchtrittsfläche verlaufenden vertikalen Richtung vollständig durch den Formkörper hindurch.
  • Die im Betrieb des Halbleiterchips erzeugte Verlustwärme kann somit vom Halbleiterchip direkt über den Chipträger aus dem Bauelement abgeführt werden. In vertikaler Richtung erstreckt sich der Chipträger zwischen einer der Strahlungsdurchtrittsfläche zugewandten Oberseite und einer Unterseite. Die Kavität ist zweckmäßigerweise in der Oberseite des Chipträgers ausgebildet.
  • Der Halbleiterchip ist vorzugsweise stoffschlüssig mit dem Chipträger verbunden. Bei einer stoffschlüssigen Verbindung werden die, bevorzugt vorgefertigten, Verbindungspartner mittels atomarer und/oder molekularer Kräfte zusammengehalten. Eine stoffschlüssige Verbindung kann beispielsweise mittels eines Verbindungsmittels, etwa eines Klebemittels oder eines Lots, erzielt werden. In der Regel geht eine Trennung der Verbindung mit einer Zerstörung des Verbindungsmittels, etwa einer Verbindungsschicht, und/oder zumindest eines der Verbindungspartner einher.
  • Vorzugsweise ist zwischen dem Chipträger und dem Halbleiterchip eine Lotschicht als Verbindungsschicht ausgebildet. Eine Lotschicht zeichnet sich durch eine besonders hohe Wärmeleitfähigkeit aus, so dass der thermische Widerstand zwischen Halbleiterchip und Chipträger verringert und somit die Wärmeableitung aus dem Halbleiterchip weitergehend verbessert ist.
  • Der Formkörper enthält vorzugsweise ein Kunststoffmaterial oder besteht aus einem Kunststoffmaterial. Ein solches Material ist bei der Herstellung des Bauelements einfach, zuverlässig und kostengünstig an den Chipträger anformbar.
  • Der Halbleiterchip ist vorzugsweise vollständig innerhalb der Kavität angeordnet. Das heißt, der Halbleiterchip ragt vorzugsweise nicht über die Oberseite des Chipträgers hinaus.
  • Zusätzlich zu dem optoelektronischen Halbleiterchip kann das Bauelement auch einen weiteren Halbleiterchip, insbesondere einen elektronischen oder optoelektronischen Halbleiterchip aufweisen. Der weitere Halbleiterchip kann in der Kavität oder in einer weiteren Kavität angeordnet sein.
  • In einer bevorzugten Ausgestaltung ist der Formkörper in vertikaler Richtung vollständig zwischen einer durch die Oberseite des Chipträgers vorgegebenen ersten Hauptebene und einer durch die Unterseite des Chipträgers vorgegebenen zweiten Hauptebene ausgebildet. Mit anderen Worten ist eine maximale Dicke des Formkörpers kleiner oder gleich der Dicke des Chipträgers. Unter „Dicke” wird in diesem Zusammenhang die Ausdehnung in vertikaler Richtung verstanden.
  • Weiterhin bevorzugt schließt der Chipträger in vertikaler Richtung zumindest in einem an den Chipträger angrenzenden Bereich mit der Unterseite des Chipträgers und/oder mit der Oberseite des Chipträgers bündig ab. Weitergehend kann der Formkörper den Chipträger in lateraler Richtung vollständig umlaufen und insbesondere im gesamten Bereich um den Chipträger bündig mit der Oberseite und der Unterseite des Chipträgers abschließen.
  • In einer bevorzugten Ausgestaltung ist in dem Formkörper eine Kontaktstruktur angeordnet. Die Kontaktstruktur erstreckt sich vorzugsweise in vertikaler Richtung vollständig durch den Formkörper hindurch. Die Kontaktstruktur ist zweckmäßigerweise über eine Verbindungsleitung, etwa eine Drahtbond-Verbindung, mit dem Halbleiterchip elektrisch leitend verbunden. Mittels der Kontaktstruktur ist der Halbleiterchip von der der Strahlungsaustrittsfläche abgewandten Seite her extern elektrisch kontaktierbar.
  • Die Verbindungsleitung verläuft vorzugsweise bereichsweise zwischen der ersten Hauptebene und der Strahlungsdurchtrittsfläche. In vertikaler Richtung überragt die Verbindungsleitung also bereichsweise den Formkörper und weiterhin auch den Chipträger. Hierbei überbrückt die Verbindungsleitung in Aufsicht auf das Bauelement einen lateralen Abstand zwischen dem Chipträger und der Kontaktstruktur.
  • In einer weiteren bevorzugten Ausgestaltung bildet der Chipträger einen ersten Kontakt, über den der Halbleiterchip extern elektrisch kontaktierbar ist. In diesem Fall kann die Kontaktstruktur einen weiteren Kontakt bilden, wobei der erste Kontakt und der weitere Kontakt vorzugsweise auf der der Strahlungsdurchtrittsfläche abgewandten Seite des Bauelements angeordnet sind.
  • Alternativ ist auch denkbar, dass der Chipträger nicht zur externen elektrischen Kontaktierung vorgesehen ist, sondern insbesondere der Wärmeableitung dient. In diesem Fall weist das Bauelement zweckmäßigerweise zumindest eine weitere Kontaktstruktur auf, so dass das Bauelement zumindest zwei externe elektrische Kontakte zur Verfügung stellt.
  • In einer bevorzugten Ausgestaltung weist eine Bodenfläche der Kavität eine erste Beschichtung auf. Die erste Beschichtung ist insbesondere dafür vorgesehen, eine Lötverbindung mit dem optoelektronischen Halbleiterchip zu vereinfachen. Mittels der ersten Beschichtung kann somit das Herstellen einer Verbindung zwischen dem Chipträger und dem Halbleiterchip mit einem geringen Wärmewiderstand vereinfacht werden.
  • Vorzugsweise besteht die erste Beschichtung aus Gold oder aus einer metallischen Legierung, die Gold enthält.
  • In einer weiteren bevorzugten Ausgestaltung ist eine Seitenfläche der Kavität für im Betrieb des optoelektronischen Bauelements vom optoelektronischen Halbleiterchip zu erzeugende und/oder zu empfangende Strahlung reflektierend ausgebildet.
  • Insbesondere kann die Seitenfläche eine zweite Beschichtung aufweisen. Die zweite Beschichtung enthält vorzugsweise ein Metall oder eine metallische Legierung. Im sichtbaren Spektralbereich und im ultravioletten Spektralbereich zeichnen sich beispielsweise Silber, Aluminium, Rhodium und Chrom durch eine hohe Reflektivität aus. Im infraroten Spektralbereich eignet sich beispielsweise Gold für die zweite Beschichtung.
  • Alternativ oder ergänzend kann der Chipträger auch einen Kunststoff enthalten. Zur Steigerung der Reflektivität kann in den Kunststoff ein Füllstoff, etwa Titandioxid, eingebracht sein.
  • In einer bevorzugten Ausgestaltung ist der optoelektronische Halbleiterchip in eine Umhüllung eingebettet. Die Umhüllung dient der Verkapselung des Halbleiterchips und schützt diesen vor widrigen äußeren Einflüssen, beispielsweise Feuchtigkeit oder Staub. Vorzugsweise bedeckt die Umhüllung auch den Formkörper zumindest bereichsweise. In vertikaler Richtung erstreckt sich die Umhüllung weiterhin bevorzugt über die erste Hauptebene des Formkörpers hinaus in Richtung Strahlungsdurchtrittsfläche. Insbesondere kann die Strahlungsdurchtrittsfläche mittels der Umhüllung gebildet sein. Die Umhüllung kann beispielsweise zumindest bereichsweise linsenförmig, etwa in Aufsicht auf das Bauelement konvex gekrümmt, ausgebildet sein. Die Umhüllung ist zweckmäßigerweise für die im optoelektronischen Halbleiterchip zu erzeugende und/oder zu empfangende Strahlung transparent oder zumindest transluzent ausgebildet.
  • In einer bevorzugten Weiterbildung weist der Chipträger eine Verankerungsstruktur auf, an die die Umhüllung und/oder der Formkörper angeformt ist. Die Verankerungsstruktur ist davor vorgesehen, ein Ablösen der Umhüllung und/oder des Formkörpers vom Chipträger dauerhaft zu verhindern oder zumindest zu erschweren.
  • Beispielsweise kann der Chipträger von der Strahlungsaustrittsfläche aus gesehen eine Hinterschneidung aufweisen.
  • Insbesondere eine Verankerungsstruktur für den Formkörper kann als eine Wulst ausgebildet sein, die den Chipträger in lateraler Richtung vollständig oder zumindest bereichsweise umläuft.
  • Eine Verankerungsstruktur für die Umhüllung kann insbesondere in der Kavität ausgebildet sein oder an die Kavität angrenzen.
  • In einer weiteren bevorzugten Ausgestaltung schließen die Umhüllung und der Formkörper zumindest in einer entlang der Strahlungsdurchtrittsfläche verlaufenden Richtung bündig ab. Vorzugsweise schließen die Umhüllung und der Formkörper über den gesamten Umfang des Bauelements bündig miteinander ab. Ein derartiges Bauelement ist bei der Herstellung mittels Durchtrennens von Umhüllung und Formkörper in einem gemeinsamen Fertigungsschritt besonders einfach aus einer Matrix von nebeneinander angeordneten Bauelementbereichen vereinzelbar.
  • Bei einem Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements wird gemäß einer Ausführungsform ein Chipträger bereitgestellt, bei dem in einer Oberseite eine Kavität ausgebildet ist. In der Kavität wird ein optoelektronischer Halbleiterchip angeordnet und zweckmäßigerweise befestigt. Der Chipträger wird auf einem Hilfsträger angeordnet. Der Hilfsträger mit dem Chipträger wird in einer Umformungsform angeordnet, wobei die Kavität mittels der Umformungsform und der Oberseite des Chipträgers dicht abgeschlossen ist. Die Umformungsform wird mit einer Formmasse befüllt, wobei die Formmasse außerhalb der Kavität zumindest bereichsweise an den Chipträger angeformt wird. Die Umformungsform wird entfernt. Der Hilfsträger wird entfernt.
  • Das Verfahren wird vorzugsweise in der angegebenen Reihenfolge der Herstellungsschritte durchgeführt. Es sind aber auch davon abweichende Reihenfolgen denkbar.
  • Beispielsweise kann das Anordnen des Halbleiterchips in der Kavität auch erst nach dem Anformen der Formmasse an den Chipträger erfolgen.
  • Unter „dicht abgeschlossen” wird in diesem Zusammenhang verstanden, dass die Formmasse beim Befüllen der Umformungsform nicht in die Kavität des Chipträgers eindringt. Vorzugsweise grenzen der Chipträger und die Umformungsform in einem die Kavität umlaufenden Bereich unmittelbar aneinander an.
  • Mit dem beschriebenen Verfahren kann eine Mehrzahl von optoelektronischen Bauelementen gleichzeitig hergestellt werden. Die nebeneinander angeordneten Bauelemente können, insbesondere mittels Durchtrennens der Formmasse, etwa mittels Sägens, vereinzelt werden. Dies erfolgt zweckmäßigerweise nach dem Entfernen der Umformungsform.
  • Der Chipträger ist zweckmäßigerweise freitragend ausgebildet. Das heißt, der Chipträger kann, insbesondere zusammen mit dem bereits auf dem Chipträger montierten optoelektronischen Halbleiterchip, einfach und zuverlässig auf dem Hilfsträger platziert werden.
  • In einer bevorzugten Ausgestaltung ist auf dem Hilfsträger eine Kontaktstruktur ausgebildet. Die Kontaktstruktur wird vorzugsweise als ein Leiterrahmen bereit gestellt.
  • Weiterhin bevorzugt ist die Kontaktstruktur auf dem Hilfsträger bereits vorgefertigt, insbesondere bevor der Chipträger auf dem Hilfsträger platziert wird.
  • In einer bevorzugten Weiterbildung ist die Kontaktstruktur in vertikaler Richtung strukturiert. Mittels dieser Strukturierung kann die Kontaktstruktur unterschiedliche Dicken aufweisen. Beim Anformen der Formmasse an die Kontaktstruktur kann dies eine verbesserte Verzahnung von Kontaktstruktur und Formkörper bewirken, wodurch die mechanische Stabilität des Bauelements verbessert wird.
  • Beim Befüllen der Umformungsform können die Kontaktstruktur und der Chipträger mittels der Formmasse für den Formkörper dauerhaft und stabil mechanisch miteinander verbunden werden.
  • Nach dem Entfernen der Umformungsform kann der Halbleiterchip mit einer Verbindungsleitung elektrisch leitend mit der Kontaktstruktur verbunden werden. Dies kann beispielsweise mittels eines Drahtbond-Verfahrens erfolgen.
  • In einer bevorzugten Ausgestaltung weist der Chipträger eine äußere Seitenfläche auf, die von einer Oberseite zu einer Unterseite des Chipträgers verläuft. Die äußere Seitenfläche wird von der Formmasse vorzugsweise vollständig umformt.
  • Der Formkörper wird vorzugsweise mittels Spritzgießens oder Spritzpressens hergestellt. Grundsätzlich eignen sich alle Herstellungsverfahren, mit denen die Umformungsform einfach und zuverlässig befüllt werden kann.
  • Nach dem Entfernen der Umformungsform wird der Halbleiterchip vorzugsweise mit einer Umhüllung versehen. Die Umhüllung kann den Formkörper zumindest bereichsweise, bevorzugt vollständig, bedecken. Bei der Vereinzelung der Bauelemente kann die Umhüllung zusammen mit dem Formkörper durchtrennt werden. So entsteht eine Mehrzahl von optoelektronischen Bauelementen, bei denen die Umhüllung und der Formkörper entlang einer Umrandung der Bauelement bündig miteinander abschließen.
  • Das beschriebene Verfahren ist zur Herstellung eines weiter oben beschriebenen optoelektronischen Bauelements besonders geeignet. Im Zusammenhang mit dem Bauelement ausgeführte Merkmale können daher auch für das Verfahren herangezogen werden und umgekehrt.
  • Weitere Merkmale, Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der Ausführungsbeispiele in Verbindung mit den Figuren.
  • Es zeigen:
  • Die 1A und 1B ein erstes Ausführungsbeispiel für ein oberflächenmontierbares optoelektronisches Bauelement in schematischer Aufsicht (1B) und zugehöriger Schnittansicht (1A);
  • 2 ein zweites Ausführungsbeispiel für ein oberflächenmontierbares optoelektronisches Bauelement in schematischer Schnittansicht;
  • die 3A bis 3F ein Ausführungsbeispiel für ein Verfahren zur Herstellung eines optoelektronischen Bauelements anhand von schematisch in Schnittansicht dargestellten Zwischenschritten; und
  • 4 ein Ausführungsbeispiel für einen Bauelementverbund zur Herstellung eines optoelektronischen Bauelements.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen.
  • Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
  • In den 1A und 1B ist in schematischer Darstellung ein erstes Ausführungsbeispiel für ein oberflächenmontierbares optoelektronisches Bauelement 1 in schematischer Aufsicht (1B) und zugehöriger schematischer Schnittansicht entlang der Linie A-A' (1A) dargestellt.
  • Das oberflächenmontierbare optoelektronische Bauelement 1 weist einen Halbleiterchip 2 auf, der in einer Kavität 31 eines Chipträgers 3 angeordnet ist. Der Halbleiterchip 2 ist mittels einer Verbindungsschicht 9 an einer Bodenflächen 310 des Chipträgers 3 mechanisch stabil verbunden.
  • Die Verbindungsschicht 9 ist vorzugsweise als eine Lotschicht ausgeführt und bewirkt, insbesondere im Vergleich zu einer Klebeverbindung, eine besonders effiziente thermische Anbindung des Halbleiterchips an den Chipträger 3.
  • Die Kavität ist in einer einer Strahlungsdurchtrittsfläche 10 des Bauelements zugewandten Oberseite 35 des Chipträgers 3 ausgebildet. Auf der der Oberseite gegenüberliegenden Unterseite 36 bildet der Chipträger 3 einen zur externen elektrischen Kontaktierung vorgesehenen ersten Kontakt 61.
  • In lateraler Richtung, also in einer senkrecht zur vertikalen Richtung verlaufenden Richtung, ist der Chipträger 3 von einem Formkörper 5 umgeben. In vertikaler Richtung, also senkrecht zur Strahlungsdurchtrittsfläche 10 und somit parallel zu einer Hauptstrahlungsdurchtrittsrichtung, schließt der Formkörper 5 bündig mit der Oberseite 35 und mit der Unterseite 36 ab. Der Formkörper 5 ist an eine äußere Seitenfläche 39 des Chipträgers 3 angeformt und bedeckt die äußere Seitenfläche vollständig.
  • In dem Formkörper 5 ist weiterhin eine Kontaktstruktur 4 angeordnet. Die Kontaktstruktur 4 bildet auf der der Strahlungsdurchtrittsfläche 10 abgewandten Seite einen extern zugänglich weiteren Kontakt 62. Die Kontaktstruktur 4 ist mittels einer Verbindungsleitung 8 in Form einer Drahtbond-Verbindung mit dem Halbleiterchip 2 elektrisch leitend verbunden. Im Betrieb des Halbleiterchips können über den ersten Kontakt 61 und den weiteren Kontakt 62 Ladungsträger in den Halbleiterchip injiziert werden oder von diesem abfließen.
  • In lateraler Richtung ist die Kontaktstruktur 4 von dem Chipträger 3 beabstandet. Eine mechanisch stabile Verbindung zwischen Chipträger und Kontaktstruktur erfolgt lediglich über den Formkörper 5.
  • Der laterale Abstand zwischen dem Chipträger 3 und der Kontaktstruktur 4 wird durch die Verbindungsleitung 8 überbrückt. Die Verbindungsleitung ragt über die Oberseite 35 des Chipträgers und verläuft im Bereich zwischen dem Chipträger und der Kontaktstruktur 4 zwischen der Oberseite und der Strahlungsdurchtrittsfläche 10. Auf eine zusätzliche Ausnehmung im Formkörper 50 für die Verbindungsleitung kann somit verzichtet werden.
  • Im Bereich der Kontaktstruktur 4 weist der Formkörper 5 eine Ausnehmung 51 auf, so dass die Kontaktstruktur auf der der Strahlungsdurchtrittsfläche zugewandten Seite zum Anschließen der Verbindungsleitung 8 zugänglich ist.
  • Die Kontaktstruktur 4 weist weiterhin eine umlaufende Hinterschneidung 41 auf, bei denen die Dicke der Kontaktstruktur geringer ist als im Bereich des zweiten Kontakts 62. Die Hinterschneidung dient einer verbesserten Verzahnung zwischen dem Formkörper 5 und der Kontaktstruktur.
  • Die Kontaktstruktur 4 erstreckt sich in vertikaler Richtung vollständig durch den Formkörper hindurch. Somit ist die Kontaktstruktur seitens der Strahlungsaustrittsfläche 10 innerhalb des Bauelements 1 und auf der der Strahlungsaustrittsfläche abgewandten Seite extern elektrisch kontaktierbar. In vertikaler Richtung ist die Dicke der Kontaktstruktur vorzugsweise geringer als die Dicke des Chipträgers 3. Auf diese Weise kann der Materialbedarf für die Kontaktstruktur verringert werden.
  • Der Chipträger 3 weist eine Verankerungsstruktur 32 mit einer äußeren Verankerungsstruktur 32a auf. Die äußere Verankerungsstruktur entläuft entlang der äußeren Seitenfläche 39 des Chipträgers und dient der Verankerung des Chipträgers 3 in dem Formkörper 5.
  • Weiterhin ist an einer Seitenfläche 311 der Kavität 31 eine innere Verankerungsstruktur 32b ausgebildet.
  • Das optoelektronische Bauelement 1 weist weiterhin eine Umhüllung 7 auf, die den Halbleiterchip 2 verkapselt. In der Umhüllung ist weiterhin die als Drahtbond-Verbindung ausgebildete Verbindungsleitung 8 ausgebildet. Die Umhüllung dient somit insbesondere dem Schutz des Halbleiterchips und der Verbindungsleitung vor mechanischen Beschädigungen und weiteren widrigen äußeren Einflüssen wie Feuchtigkeit oder Staub.
  • Mittels der inneren Verankerungsstruktur 32b kann die mechanische Stabilität der Verbindung der Umhüllung 7 mit dem Chipträger 3 verbessert werden. Die Gefahr einer Ablösung der Umhüllung kann somit weitestgehend verringert werden.
  • Der Formkörper 5 erstreckt sich in vertikaler Richtung zwischen einer ersten Hauptebene 55 und einer zweiten Hauptebene 56. Diese Hauptebenen sind jeweils durch die Oberseite 35 beziehungsweise die Unterseite 36 des Chipträgers 3 vorgegeben.
  • Die Verbindungsleitung 8 erstreckt sich in vertikaler Richtung bereichsweise zwischen der ersten Hauptebene 55 und der Strahlungsaustrittsfläche 10. Die Verbindungsleitung überragt somit die erste Hauptebene.
  • Die Strahlungsaustrittsfläche 10 ist mittels der Umhüllung 7 gebildet. Ein Bereich der Umhüllung ist als eine Linse 71 für die im optoelektronischen Halbleiterchip im Betrieb zu erzeugende und/oder zu detektierende Strahlung ausgebildet.
  • Die Umhüllung 7 ist zweckmäßigerweise für die Strahlung transparent oder zumindest transluzent ausgebildet. Vorzugsweise enthält die Umhüllung ein Silikon, ein Epoxid oder eine Mischung aus Silikon und Epoxid oder besteht aus einem solchen Material oder einer Mischung aus einem solchen Material.
  • In der Umhüllung können weiterhin lichtstreuende oder reflektierende Partikel und/oder ein Lumineszenzkonversionsmaterial ausgebildet sein.
  • Das Material für den Formkörper 5 kann dagegen weitgehend unabhängig von seinen optischen Eigenschaften gewählt werden und insbesondere auch für die Strahlung absorbierend ausgebildet sein. Der Formkörper 5 enthält vorzugsweise einen Kunststoff oder besteht aus Kunststoff.
  • In lateraler Richtung ist der Formkörper 5 durch einen Rand 52 begrenzt. Entlang des Rands schließen der Formkörper 5 und die Umhüllung 7 bündig miteinander ab, vorzugsweise über den gesamten Umfang des Bauelements.
  • Der Chipträger 3 ist in diesem Ausführungsbeispiel aus einem elektrisch leitfähigen Material gebildet, vorzugsweise aus einem Metall, beispielsweise Kupfer, Aluminium, Silber, oder Gold, oder aus einer metallischen Legierung mit zumindest einem solchen Metall.
  • Von dem beschriebenen Ausführungsbeispiel abweichend kann der Chipträger 3 aber auch elektrisch isolierend ausgebildet sein. In diesem Fall weist das Bauelement 1 zweckmäßigerweise eine weitere Kontaktstruktur auf, so dass die Kontaktstruktur 4 und die weitere Kontaktstruktur (nicht explizit dargestellt) zwei externe Kontakte für das Bauelement 1 bilden.
  • Für den Fall eines elektrisch isolierenden Chipträgers 3 kann beispielsweise eine Keramik, etwa Aluminiumnitrid oder Bornitrid oder ein Kunststoff, etwa ein Silikon, Anwendung finden. Zur Steigerung der Reflexion kann der Kunststoff gefüllt sein, beispielsweise mit Titandioxid. Eine Keramik kann sich durch eine hohe thermische Leitfähigkeit auszeichnen.
  • Der Halbleiterchip 2 ist vollständig innerhalb der Kavität 31 des Chipträgers 3 ausgebildet. Er ragt also nicht über die Oberseite 35 des Chipträgers hinaus.
  • Der optoelektronische Halbleiterchip 2 kann beispielsweise als ein LED-Chip, als ein Laserchip oder ein Strahlungsdetektorchip ausgebildet sein.
  • Vorzugsweise enthält der Halbleiterchip ein III–V-Halbleitermaterial. III–V-Halbleitermaterialien sind zur Strahlungserzeugung im ultravioletten (AlxInyGa1-x-yN) über den sichtbaren (AlxInyGa1-x-yN, insbesondere für blaue bis grüne Strahlung, oder AlxInyGa1-x-yP, insbesondere für gelbe bis rote Strahlung) bis in den infraroten (AlxInyGa1-x-yAs) Spektralbereich besonders geeignet. Hierbei gilt jeweils 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1, insbesondere mit x ≠ 1, y ≠ 1, x ≠ 0 und/oder y ≠ 0. Mit III–V-Halbleitermaterialien, insbesondere aus den genannten Materialsystemen, können weiterhin bei der Strahlungserzeugung hohe interne Quanteneffizienzen erzielt werden.
  • Ein zweites Ausführungsbeispiel für ein oberflächenmontierbares optoelektronisches Bauelement ist in 2 schematisch in Schnittansicht dargestellt. Dieses zweite Ausführungsbeispiel entspricht im Wesentlichen dem im Zusammenhang mit 1 beschriebenen ersten Ausführungsbeispiel.
  • Im Unterschied hierzu ist die Kavität 31 des Chipträgers 3 reflektorartig ausgebildet. Eine Seitenfläche 311 der Kavität 31 weist vorzugsweise einen Winkel von einschließlich 20° bis einschließlich 70° zur Bodenfläche 310 der Kavität auf.
  • Der Chipträger 3 ist als ein beschichteter Körper, beispielsweise als ein beschichteter Kupfer-Körper, ausgeführt.
  • Die Bodenfläche 310 ist mittels einer ersten Beschichtung 33 gebildet. Die erste Beschichtung ist vorzugsweise für eine vereinfachte Herstellung einer Lotverbindung zwischen dem Chipträger 3 und dem Halbleiterchip 2 ausgebildet.
  • Vorzugsweise besteht die erste Beschichtung aus Gold oder einer Gold-haltigen Legierung.
  • Die Seitenfläche 311 ist mittels einer zweiten Beschichtung 34 gebildet. Die zweite Beschichtung 34 weist vorzugsweise für eine im Halbleiterchip im Betrieb zu erzeugende und/oder zu detektierende Strahlung eine hohe Reflektivität, vorzugsweise 60% oder mehr, auf. Vorzugsweise enthält die zweite Beschichtung ein Metall oder eine metallische Legierung. Beispielsweise zeichnen sich Silber, Aluminium, Rhodium oder Chrom durch eine hohe Reflektivität im sichtbaren und im ultravioletten Spektralbereich aus. Gold eignet sich insbesondere für Strahlung im infraroten Spektralbereich.
  • Die beschriebene mehrschichtige Ausgestaltung des Chipträgers 3 kann auch bei dem im Zusammenhang mit 1 beschriebenen ersten Ausführungsbeispiel Anwendung finden.
  • Die Verankerungsstruktur 32 dient in diesem Ausführungsbeispiel lediglich der Verankerung des Chipträgers 3 im Formkörper 5. Wie im Zusammenhang mit 1A beschrieben kann jedoch vom beschriebenen Ausführungsbeispiel abweichend auch für die Umhüllung 7 eine Verankerungsstruktur vorgesehen sein.
  • Ein Ausführungsbeispiel für ein Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements ist in den 3A bis 3F anhand von schematisch in Schnittansicht dargestellten Zwischenschritten gezeigt. Zur verbesserten Darstellung ist in den 3A bis 3F lediglich ein Teil eines Bauelementverbunds dargestellt, aus dem bei der Herstellung ein Bauelement hervorgeht. Eine Aufsicht auf einen Bauelementverbund 11 vor der Vereinzelung in Bauelemente ist in 4 in Aufsicht dargestellt.
  • Wie in 3A gezeigt, wird ein Chipträger 3 bereitgestellt, der eine Oberseite 35 und eine Unterseite 36 aufweist. Seitens der Oberseite 35 ist eine Kavität 31 in dem Chipträger 3 ausgebildet. Weiterhin wird ein optoelektronischer Halbleiterchip 2 bereitgestellt. Der optoelektronische Halbleiterchip 2 wird in der Kavität 31 des Chipträgers 3 mittels einer Verbindungsschicht 9 elektrisch leitend und mechanisch stabil verbunden. Wie im Zusammenhang mit 2 beschrieben, weist der Chipträger 3 zumindest im Bereich einer Bodenfläche 310 der Kavität 31 eine Beschichtung auf, so dass der Halbleiterchip 2 auf den Chipträger gelötet werden kann.
  • Der Chipträger 3 mit dem Halbleiterchip 2 wird auf einem Hilfsträger 15 angeordnet. Als Hilfsträger eignet sich beispielsweise eine Kunststofffolie, die vorzugsweise zumindest auf der dem Chipträger 3 zugewandten Seite adhäsive Eigenschaften hat.
  • Auf dem Hilfsträger 15 ist weiterhin eine Kontaktstruktur 4 angeordnet. Die Kontaktstruktur ist vorzugsweise bereits vor der Befestigung des Halbleiterchips 2 an dem Hilfsträger auf dem Hilfsträger ausgebildet.
  • Der Hilfsträger mit dem Chipträger 3 und der Kontaktstruktur 4 wird in einer Umformungsform 59 angeordnet (3D). Der Chipträger 3 und die Umformungsform 59 sind derart aneinander angepasst, dass die Oberseite des Chipträgers 35 und die Umformungsform 59 unmittelbar aneinander angrenzen und die Kavität 31 dicht umschließen. Beim Befüllen der Umformungsform 59 mit einer Formmasse 50 wird die Formmasse somit an den Chipträger 3 angeformt, ohne in die Kavität 31 einzudringen.
  • Im Bereich der Kontaktstruktur 4 weist die Umformungsform 59 eine Erhebung 591 auf. Die Erhebung 591 grenzt unmittelbar an die Kontaktstruktur 4 an, so dass die Kontaktstruktur 4 im Bereich der Erhebung frei von dem Material für die Formmasse bleibt. Das Befüllen der Umformungsform 59 erfolgt vorzugsweise mittels eines Gieß- oder Spritzverfahrens, beispielsweise mittels Spritzgießens oder Spritzpressens.
  • Nach einem Aushärten oder zumindest einem Anhärten der Formmasse 50 kann die Umformungsform 59 entfernt werden. Mittels des so entstandenen Formkörpers 5 ist nun die Kontaktstruktur 4 mit dem Chipträger 3 mechanisch stabil verbunden.
  • Nach dem Entfernen der Umformungsform kann auch der Hilfsträger 15 entfernt werden.
  • Der Halbleiterchip 2 und die Kontaktstruktur 4 werden mit einer Verbindungsleitung 8, beispielsweise einer Drahtbond-Verbindung elektrisch leitend miteinander verbunden (3E).
  • Nach dem Herstellen der elektrischen Verbindung kann der Halbleiterchip 2 und der Formkörper 5 mit einer Umhüllung 7 versehen werden. Die Umhüllung kann mittels eines weiteren Spritzgussverfahrens oder eines Spritzpressverfahrens hergestellt werden.
  • Die Umhüllung 7 ist vorzugsweise derart ausgebildet, dass sie den Halbleiterchip und die Verbindungsleitung 8 vollständig bedeckt. Weiterhin ist vorzugsweise der gesamte Formkörper 5 von der Umhüllung bedeckt.
  • Nach dem Ausbilden der Umhüllung kann der Bauelementverbund 11 mittels Durchtrennens des Formkörpers 5 und der Umhüllung 7, beispielsweise mittels Durchsägens, in einzelne Bauelemente vereinzelt werden.
  • Das Verfahren wurde exemplarisch anhand der Herstellung eines Bauelements beschrieben, das wie im Zusammenhang mit 2 beschrieben ausgeführt ist (3F). Selbstverständlich eignet sich das Verfahren auch für die Herstellung eines Bauelements gemäß dem anhand der 1A und 1B beschriebenen ersten Ausführungsbeispiel.
  • In 4 ist ein Bauelementverbund 11 vor der Vereinzelung in Bauelemente in Aufsicht schematisch dargestellt.
  • Auf dem Hilfsträger 15 ist ein Kontaktstrukturverbund 40 ausgebildet. In dem Kontaktstrukturverbund sind die einzelnen Kontaktstrukturen 4 für die späteren Bauelemente mittels Stegen 42 miteinander verbunden. Der Kontaktstrukturverbund bildet somit einen zusammenhängenden Verbund für die Kontaktstrukturen 4. Der Kontaktstrukturverbund kann beispielsweise als ein Blech für einen Leiterrahmen ausgebildet sein. Das Blech kann beispielsweise gestanzt, geprägt oder geätzt sein. Insbesondere kann das Blech Kupfer enthalten oder aus Kupfer bestehen. Auch ein Verbundmaterial, etwa ein so genanntes „flex substrate”, oder eine starre oder flexible gedruckte Leiterplatte (printed circuit board, PCB) kann Anwendung finden.
  • Beim Vereinzeln des Bauelementverbunds 11 werden die einzelnen Bauelementbereiche 11a mit jeweils zumindest einem Halbleiterchip 2, einem Chipträger 3 und einer Kontaktstruktur 4 entlang der gestrichelt dargestellten Trennlinien 12 vereinzelt.
  • Bei dem beschriebenen Verfahren können die optoelektronischen Halbleiterchips 2 bereits vor dem Ausbilden des Formkörpers 5 an den Chipträgern 3 befestigt werden. Von dem beschriebenen Ausführungsbeispiel abweichend ist jedoch auch denkbar, die Halbleiterchips erst nach dem Anformen des Formkörpers 5 an den Chipträger 3 in dem Chipträger 3 zu befestigen.
  • In beiden Fällen kann die Herstellung der elektrisch leitenden Verbindung zwischen dem Halbleiterchip 2 und dem Chipträger 3 mittels einer Lotverbindung erfolgen. Zur Vereinfachung der Lotverbindung ist es bereits ausreichend, lediglich die Bodenfläche 310 der Kavität 31 des Chipträgers 3 mit einer Beschichtung zu versehen.
  • Die Kontaktstruktur 4 ist dagegen nicht für eine Lotverbindung vorgesehen und muss deshalb keine besonderen Anforderungen hinsichtlich einer Verbindbarkeit mit einem Lot erfüllen. Somit kann der Halbleiterchip 2 mittels einer Lotverbindung montiert werden, ohne dass eine großflächige Vergoldung eines Leiterrahmens erfolgen muss. Vielmehr reicht es aus, lediglich die vergleichsweise kleine Fläche des Chipträgers 3 beziehungsweise dessen Bodenfläche mit einer solchen Beschichtung zu versehen. Dadurch können bei der Herstellung Ressourcen und somit Kosten eingespart werden, ohne die Zuverlässigkeit des Herstellungsverfahrens zu beeinträchtigen.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder den Ausführungsbeispielen angegeben ist.

Claims (15)

  1. Oberflächenmontierbares optoelektronisches Bauelement (1) mit – einer Strahlungsdurchtrittsfläche (10); – einem optoelektronischen Halbleiterchip (2); – einem Chipträger (3), in dem eine Kavität (31), in der der optoelektronische Halbleiterchip (2) angeordnet ist, ausgebildet ist; und – einem Formkörper (5), der den Chipträger (3) zumindest bereichsweise umgibt; wobei sich der Chipträger (3) in einer senkrecht zur Strahlungsdurchtrittsfläche (10) verlaufenden vertikalen Richtung vollständig durch den Formkörper hindurch erstreckt.
  2. Oberflächenmontierbares optoelektronisches Bauelement nach Anspruch 1, bei dem der Formkörper in vertikaler Richtung vollständig zwischen einer durch eine Oberseite (35) des Chipträgers vorgegebenen ersten Hauptebene (55) und einer durch eine Unterseite (36) des Chipträgers vorgegebenen zweiten Hauptebene (56) ausgebildet ist.
  3. Oberflächenmontierbares optoelektronisches Bauelement nach Anspruch 2, bei dem in dem Formkörper eine Kontaktstruktur (4) angeordnet ist, die sich in vertikaler Richtung vollständig durch den Formkörper hindurch erstreckt, wobei die Kontaktstruktur über eine Verbindungsleitung (8) mit dem Halbleiterchip elektrisch leitend verbunden ist und die Verbindungsleitung bereichsweise zwischen der ersten Hauptebene und der Strahlungsdurchtrittsfläche verläuft.
  4. Oberflächenmontierbares optoelektronisches Bauelement nach Anspruch 3, bei dem der Chipträger einen ersten Kontakt (61) und die Kontaktstruktur einen weiteren Kontakt (62) bilden, wobei der erste Kontakt und der weitere Kontakt auf der der Strahlungsaustrittsfläche abgewandten Seite des Bauelements angeordnet sind.
  5. Oberflächenmontierbares optoelektronisches Bauelement nach einem der Ansprüche 1 bis 4, bei dem eine Seitenfläche (311) der Kavität für im Betrieb des optoelektronischen Bauelements vom optoelektronischen Halbleiterchip zu erzeugende und/oder zu empfangende Strahlung reflektierend ausgebildet ist.
  6. Oberflächenmontierbares optoelektronisches Bauelement nach Anspruch 5, bei dem eine Bodenfläche (310) der Kavität eine erste Beschichtung aufweist und die Seitenfläche der Kavität eine zweite Beschichtung aufweist, wobei die erste Beschichtung Gold enthält und die zweite Beschichtung Silber, Aluminium, Rhodium oder Chrom enthält.
  7. Oberflächenmontierbares optoelektronisches Bauelement nach einem der Ansprüche 1 bis 6, bei dem der optoelektronische Halbleiterchip in eine Umhüllung (7) eingebettet ist, wobei die Umhüllung den Formkörper zumindest bereichsweise bedeckt.
  8. Oberflächenmontierbares optoelektronisches Bauelement nach Anspruch 7, bei dem der Chipträger eine Verankerungsstruktur (32, 32a, 32b) aufweist, an die die Umhüllung und/oder der Formkörper angeformt ist.
  9. Oberflächenmontierbares optoelektronisches Bauelement nach Anspruch 7 oder 8, bei dem die Umhüllung und der Formkörper zumindest in einer entlang der Strahlungsdurchtrittsfläche verlaufenden Richtung bündig abschließen.
  10. Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements (1) mit den Schritten: a) Bereitstellen eines Chipträgers (3), bei dem in einer Oberseite (35) eine Kavität (31) ausgebildet ist; b) Anordnen eines optoelektronischen Halbleiterchips in der Kavität (31); c) Anordnen des Chipträgers (3) auf einem Hilfsträger (15); d) Anordnen des Hilfsträgers (15) mit dem Chipträger (3) in einer Umformungsform (59), wobei die Kavität (31) mittels der Umformungsform (59) und der Oberseite (35) des Chipträgers (3) dicht abgeschlossen ist; e) Befüllen der Umformungsform (59) mit einer Formmasse (50), wobei die Formmasse (50) außerhalb der Kavität (31) zumindest bereichsweise an den Chipträger (3) angeformt wird; f) Entfernen der Umformungsform (59); und g) Entfernen des Hilfsträgers (15).
  11. Verfahren nach Anspruch 10, bei dem auf dem Hilfsträger eine Kontaktstruktur (4) ausgebildet ist und der Chipträger und die Kontaktstruktur in Schritt e) mittels des Formkörpers mechanisch miteinander verbunden werden.
  12. Verfahren nach Anspruch 10 oder 11, bei dem der Chipträger eine äußere Seitenfläche (39) aufweist, die von der Oberseite (35) zu einer Unterseite (36) des Chipträgers verläuft, wobei die äußere Seitenfläche vollständig von der Formmasse umformt wird.
  13. Verfahren nach einem der Ansprüche 10 bis 12, bei dem der Formkörper mittels Spritzgießens oder Spritzpressens hergestellt wird.
  14. Verfahren nach einem der Ansprüche 10 bis 13, bei dem der Halbleiterchip nach Schritt e) mit einer Umhüllung (7) versehen wird, wobei die Umhüllung den Formkörper vollständig überdeckt.
  15. Verfahren nach einem der Ansprüche 10 bis 14, bei dem ein optoelektronisches Bauelement gemäß einem der Ansprüche 1 bis 9 hergestellt wird.
DE102010023815A 2010-06-15 2010-06-15 Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements Withdrawn DE102010023815A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102010023815A DE102010023815A1 (de) 2010-06-15 2010-06-15 Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements
PCT/EP2011/058583 WO2011157522A1 (de) 2010-06-15 2011-05-25 Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements
EP11723032.6A EP2583318B1 (de) 2010-06-15 2011-05-25 Herstellung eines oberflächenmontierbaren optoelektronischen bauelements
US13/702,000 US9240536B2 (en) 2010-06-15 2011-05-25 Surface-mountable optoelectronic component and method for producing a surface-mountable optoelectronic component
JP2013514619A JP5819414B2 (ja) 2010-06-15 2011-05-25 表面実装可能なオプトエレクトロニクス部品および表面実装可能なオプトエレクトロニクス部品の製造方法
KR1020137000931A KR101843402B1 (ko) 2010-06-15 2011-05-25 표면 장착 가능한 광전자 소자 그리고 표면 장착 가능한 광전자 소자를 제조하기 위한 방법
CN201180029834.XA CN102939669B (zh) 2010-06-15 2011-05-25 可表面安装的光电子器件和用于制造可表面安装的光电子器件的方法
TW100120522A TWI491081B (zh) 2010-06-15 2011-06-13 可表面安裝之光電組件及可表面安裝之光電組件之製造方法
US14/958,740 US10020434B2 (en) 2010-06-15 2015-12-03 Surface-mountable optoelectronic component and method for producing a surface-mountable optoelectronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010023815A DE102010023815A1 (de) 2010-06-15 2010-06-15 Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements

Publications (1)

Publication Number Publication Date
DE102010023815A1 true DE102010023815A1 (de) 2011-12-15

Family

ID=44246372

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010023815A Withdrawn DE102010023815A1 (de) 2010-06-15 2010-06-15 Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements

Country Status (8)

Country Link
US (2) US9240536B2 (de)
EP (1) EP2583318B1 (de)
JP (1) JP5819414B2 (de)
KR (1) KR101843402B1 (de)
CN (1) CN102939669B (de)
DE (1) DE102010023815A1 (de)
TW (1) TWI491081B (de)
WO (1) WO2011157522A1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011157522A1 (de) 2010-06-15 2011-12-22 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements
DE102012211220A1 (de) * 2012-06-28 2014-01-02 Osram Opto Semiconductors Gmbh Elektrisches Bauteil und Verfahren zum Herstellen von elektrischen Bauteilen
DE102012109905A1 (de) * 2012-10-17 2014-04-17 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
WO2014170363A1 (de) 2013-04-19 2014-10-23 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement
WO2015086665A1 (de) * 2013-12-11 2015-06-18 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement
DE102014103034A1 (de) * 2014-03-07 2015-09-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102016101942A1 (de) * 2016-02-04 2017-08-10 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer optoelektronischen Leuchtvorrichtung und optoelektronische Leuchtvorrichtung
JP2018061054A (ja) * 2013-01-24 2018-04-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 複数のオプトエレクトロニクス部品の製造方法
WO2022128281A1 (de) * 2020-12-16 2022-06-23 Ams-Osram International Gmbh Bauelement mit strukturiertem leiterrahmen und verfahren zur herstellung eines bauelements

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011114641B4 (de) * 2011-09-30 2021-08-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
JP5991575B2 (ja) * 2012-05-02 2016-09-14 大日本印刷株式会社 樹脂付リードフレーム、多面付ｌｅｄパッケージ、樹脂付リードフレームの製造方法およびｌｅｄパッケージの製造方法
US9335034B2 (en) 2013-09-27 2016-05-10 Osram Sylvania Inc Flexible circuit board for electronic applications, light source containing same, and method of making
JP6592902B2 (ja) * 2014-03-28 2019-10-23 日亜化学工業株式会社 発光装置
DE102017105017A1 (de) 2017-03-09 2018-09-13 Osram Opto Semiconductors Gmbh Herstellung von strahlungsemittierenden bauelementen
US11562947B2 (en) * 2020-07-06 2023-01-24 Panjit International Inc. Semiconductor package having a conductive pad with an anchor flange
US11955466B2 (en) 2020-08-25 2024-04-09 Nichia Corporation Light emitting device
US12002909B2 (en) 2020-08-25 2024-06-04 Nichia Corporation Surface-mounted multi-colored light emitting device
DE102021113592A1 (de) 2021-05-26 2022-12-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil und paneel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040140764A1 (en) * 2003-01-22 2004-07-22 Kaylu Industrial Corporation Light emitting diode device and method of fabricating the devices
US20100001306A1 (en) * 2008-07-03 2010-01-07 Samsung Electro-Mechanics Co.,Ltd. Light emitting diode package

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2556821Y2 (ja) 1991-12-09 1997-12-08 シャープ株式会社 発光装置
DE19549818B4 (de) 1995-09-29 2010-03-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiter-Bauelement
TW466720B (en) * 2000-05-22 2001-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with flash-prevention structure and manufacture method
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
US6949771B2 (en) * 2001-04-25 2005-09-27 Agilent Technologies, Inc. Light source
JP4009097B2 (ja) 2001-12-07 2007-11-14 日立電線株式会社 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム
US7429757B2 (en) * 2002-06-19 2008-09-30 Sanken Electric Co., Ltd. Semiconductor light emitting device capable of increasing its brightness
DE10229067B4 (de) 2002-06-28 2007-08-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US6803607B1 (en) * 2003-06-13 2004-10-12 Cotco Holdings Limited Surface mountable light emitting device
US6953891B2 (en) * 2003-09-16 2005-10-11 Micron Technology, Inc. Moisture-resistant electronic device package and methods of assembly
US7183588B2 (en) * 2004-01-08 2007-02-27 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emission device
TWI239655B (en) * 2004-02-23 2005-09-11 Siliconware Precision Industries Co Ltd Photosensitive semiconductor package with support member and method for fabricating the same
KR100631903B1 (ko) * 2005-02-17 2006-10-11 삼성전기주식회사 고출력 ｌｅｄ 하우징 및 그 제조 방법
JP4711715B2 (ja) 2005-03-30 2011-06-29 株式会社東芝 半導体発光装置及び半導体発光ユニット
DE102005041064B4 (de) 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US20070069418A1 (en) 2005-09-28 2007-03-29 Chih-Yuan Liao In mold manufacturing of an object comprising a functional element
TW200718478A (en) * 2005-09-28 2007-05-16 Sipix Imaging Inc In mold manufacturing of an object comprising a functional element
JP2007109887A (ja) 2005-10-13 2007-04-26 Toshiba Corp 半導体発光装置
DE102006046678A1 (de) * 2006-09-29 2008-04-03 Osram Opto Semiconductors Gmbh Gehäuse für ein optoelektronisches Bauelement, optoelektronisches Bauelement und Verfahren zum Herstellen eines Gehäuses für ein optoelektronisches Bauelement
KR100998233B1 (ko) 2007-12-03 2010-12-07 서울반도체 주식회사 슬림형 ｌｅｄ 패키지
DE102008024704A1 (de) * 2008-04-17 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
JP2010003877A (ja) 2008-06-20 2010-01-07 Panasonic Corp リードフレームおよび光半導体パッケージおよび光半導体装置および光半導体パッケージの製造方法
DE102008038748B4 (de) 2008-08-12 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares, optoelektronisches Halbleiterbauteil
DE102008051928A1 (de) 2008-10-16 2010-04-22 Osram Opto Semiconductors Gmbh Elektrischer Anschlussleiter für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines elektrischen Anschlussleiters
DE102008053489A1 (de) 2008-10-28 2010-04-29 Osram Opto Semiconductors Gmbh Trägerkörper für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines Trägerkörpers
DE102010023815A1 (de) * 2010-06-15 2011-12-15 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040140764A1 (en) * 2003-01-22 2004-07-22 Kaylu Industrial Corporation Light emitting diode device and method of fabricating the devices
US20100001306A1 (en) * 2008-07-03 2010-01-07 Samsung Electro-Mechanics Co.,Ltd. Light emitting diode package

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011157522A1 (de) 2010-06-15 2011-12-22 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements
DE102012211220A1 (de) * 2012-06-28 2014-01-02 Osram Opto Semiconductors Gmbh Elektrisches Bauteil und Verfahren zum Herstellen von elektrischen Bauteilen
US9209367B2 (en) 2012-06-28 2015-12-08 Osram Opto Semiconductors Gmbh Electrical component and method of producing electrical components
KR20150067368A (ko) * 2012-10-17 2015-06-17 오스람 옵토 세미컨덕터스 게엠베하 다수의 광전자 반도체 소자의 제조 방법
DE102012109905B4 (de) 2012-10-17 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
WO2014060355A3 (de) * 2012-10-17 2014-06-26 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
CN104737307B (zh) * 2012-10-17 2017-11-10 欧司朗光电半导体有限公司 用于制造多个光电子半导体构件的方法
KR102100253B1 (ko) 2012-10-17 2020-04-13 오스람 옵토 세미컨덕터스 게엠베하 다수의 광전자 반도체 소자의 제조 방법
CN104737307A (zh) * 2012-10-17 2015-06-24 欧司朗光电半导体有限公司 用于制造多个光电子半导体构件的方法
JP2015532541A (ja) * 2012-10-17 2015-11-09 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 複数のオプトエレクトロニクス半導体素子を製造するための方法
DE102012109905A1 (de) * 2012-10-17 2014-04-17 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
US9318357B2 (en) 2012-10-17 2016-04-19 Osram Opto Semiconductors Gmbh Method for producing a multiplicity of optoelectronic semiconductor components
JP2018061054A (ja) * 2013-01-24 2018-04-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 複数のオプトエレクトロニクス部品の製造方法
DE102013207111A1 (de) 2013-04-19 2014-11-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US9780273B2 (en) 2013-04-19 2017-10-03 Osram Opto Semiconductors Gmbh Optoelectronic component
WO2014170363A1 (de) 2013-04-19 2014-10-23 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement
US9620694B2 (en) 2013-12-11 2017-04-11 Osram Opto Semiconductors Gmbh Optoelectronic component
WO2015086665A1 (de) * 2013-12-11 2015-06-18 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement
DE102014103034A1 (de) * 2014-03-07 2015-09-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102016101942A1 (de) * 2016-02-04 2017-08-10 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer optoelektronischen Leuchtvorrichtung und optoelektronische Leuchtvorrichtung
US10931081B2 (en) 2016-02-04 2021-02-23 Osram Oled Gmbh Method of producing an optoelectronic lighting device and optoelectronic lighting device
DE102016101942B4 (de) 2016-02-04 2022-07-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer optoelektronischen Leuchtvorrichtung
WO2022128281A1 (de) * 2020-12-16 2022-06-23 Ams-Osram International Gmbh Bauelement mit strukturiertem leiterrahmen und verfahren zur herstellung eines bauelements

Also Published As

Publication number Publication date
TW201208152A (en) 2012-02-16
JP5819414B2 (ja) 2015-11-24
CN102939669A (zh) 2013-02-20
EP2583318A1 (de) 2013-04-24
JP2013534719A (ja) 2013-09-05
CN102939669B (zh) 2016-08-03
US20130126935A1 (en) 2013-05-23
TWI491081B (zh) 2015-07-01
US9240536B2 (en) 2016-01-19
US10020434B2 (en) 2018-07-10
EP2583318B1 (de) 2017-11-01
KR20130058721A (ko) 2013-06-04
KR101843402B1 (ko) 2018-03-29
US20160087182A1 (en) 2016-03-24
WO2011157522A1 (de) 2011-12-22

Similar Documents

Publication Publication Date Title
EP2583318B1 (de) Herstellung eines oberflächenmontierbaren optoelektronischen bauelements
EP1547163B1 (de) Optoelektronisches bauelement
DE102008021402B4 (de) Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
DE102007033057A1 (de) Trägerstreifen-basierende Gehäuse für lichtemittierende Festkörpervorrichtungen und Verfahren zum Herstellen von Trägerstreifen-basierenden Gehäusen für lichtemittierende Festkörpervorrichtungen
DE102008008057A1 (de) Verfahren zur Herstellung von in Kompaktgehäusen untergebrachten Lichtemissionsvorrichtungen mit mehreren optischen Elementen durch Formpressen
DE102008008058A1 (de) Verfahren zur Herstellung von in Kompaktgehäusen untergebrachten Lichtemissionsvorrichtungen mit vorderseitigen Kontakten durch Formpressen
DE102014108368A1 (de) Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2004017407A1 (de) Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung
WO2016202917A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
EP2609633B1 (de) Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
DE102008045925A1 (de) Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102011107966B4 (de) LED-Leuchtmodul
DE102010054591B4 (de) Gehäuse und Verfahren zur Herstellung eines Gehäuses für ein optoelektronisches Bauelement
WO2021185598A1 (de) Gehäuse für ein optoelektronisches halbleiterbauelement und optoelektronisches halbleiterbauelement
DE112017005653B4 (de) Leiterrahmen, optoelektronisches Bauelement mit einem Leiterrahmen und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015115900A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102004047061B4 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102018126494A1 (de) Optoelektronisches bauteil, verfahren zur herstellung eines optoelektronischen bauteils und beleuchtungsvorrichtung
DE102015105692A1 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen
DE102021130989A1 (de) Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements
WO2015117947A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150101