DE102009060072A1 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102009060072A1
DE102009060072A1 DE102009060072A DE102009060072A DE102009060072A1 DE 102009060072 A1 DE102009060072 A1 DE 102009060072A1 DE 102009060072 A DE102009060072 A DE 102009060072A DE 102009060072 A DE102009060072 A DE 102009060072A DE 102009060072 A1 DE102009060072 A1 DE 102009060072A1
Authority
DE
Germany
Prior art keywords
area
trench
region
semiconductor body
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009060072A
Other languages
English (en)
Other versions
DE102009060072B4 (de
Inventor
Andrew Dr. Wood
Rudolf Zelsacher
Markus Dr. 85658 Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102009060072.8A priority Critical patent/DE102009060072B4/de
Priority to US12/968,978 priority patent/US8269282B2/en
Publication of DE102009060072A1 publication Critical patent/DE102009060072A1/de
Priority to US13/584,968 priority patent/US9171950B2/en
Application granted granted Critical
Publication of DE102009060072B4 publication Critical patent/DE102009060072B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

Ein Halbleiterbauelement mit zumindest einem Feldeffekttransistor entlang eines Grabens in einem Halbleiterkörper weist zumindest ein lokal begrenztes Dotierstoffgebiet in dem Halbleiterkörper auf, das sich von bzw. über einen pn-Übergang zwischen dem Source – Bodygebiet oder zwischen dem Drain – Bodygebiet des Feldeffekttransistors in das Bodygebiet bis zur Gateelektrode erstreckt, sodass eine Lücke zwischen dem pn-Übergang und der Gateelektrode im Bodygebiet überbrückt wird.

Description

  • Ausführungsbeispiele der Erfindung beziehen sich auf ein Halbleiterbauelement mit einem integrierten Feldeffekttransistor entlang eines Grabens in einem Halbleiterkörper und auf ein Verfahren zu dessen Herstellung.
  • Bei der Entwicklung neuer Generationen von Halbleiterbauelementen, insbesondere von vertikalen Leistungshalbleiterbauelementen, kommt der Verringerung des spezifischen Einschaltwiderstands eine sehr große Bedeutung zu. Durch Reduzierung des spezifischen Widerstandes lässt sich einerseits die statische Verlustleistung minimieren und andererseits Leistungshalbleiterbauelemente mit höherer Stromdichte bereitstellen. Dadurch können wesentlich kleinere und somit kostengünstigere Halbleiterbauelemente für den gleichen Gesamtstrom eingesetzt werden.
  • Eine Maßnahme zur Reduzierung des spezifischen Einschaltwiderstandes Ron besteht darin, statt planarer Zellstrukturen Halbleiterbauelemente mit Trenchstrukturen einzusetzen. Bei solchen Bauelementen werden Gräben in den Halbleiterkörper eingebracht, in die vertikal ausgerichtete Gateelektroden eingebracht werden. Solche Halbleiterbauelemente weisen eine größere Kanalweite pro Flächeneinheit auf, wodurch der Einschaltwiderstand Ron signifikant vermindert wird. Insbesondere bei Leistungshalbleiterbauelementen ist jedoch der Einfluss des aus einer Driftzone hervorgerufenen Widerstands am gesamten Einschaltwiderstand besonders groß. Um den Einschaltwiderstand zu reduzieren werden vorzugsweise Halbleiterstrukturen mit tiefen Trenches eingesetzt. Diese tiefen Trenches grenzen im oberen Bereich an die Bodyzone bzw. die Kanalzone an und ragen im unteren Bereich weit in die Driftzone hinein. Die tiefen Trenches weisen im Inneren ein stufenartig ausgebildetes Dielektrikum auf, welches im unteren Bereich des Trenches dicker ausgestattet ist als im oberen Bereich. Im oberen Bereich des Trenches bildet das Dielektrikum das Gateoxid zur Kanalsteuerung. Im unteren Bereich dient das typischerweise als Feldoxid ausgebildete Dielektrikum der Isolierung einer Feldplatte gegen den Halbleiterkörper.
  • Die WO 01/08226 A2 und die WO 01/71817 A2 beschreiben jeweils Graben-MOSFETS, die Elektroden aufweisen, die in einem sich in einen Halbleiterkörper hineinerstreckenden Graben angeordnet sind. Die Elektroden sind im unteren Bereich von einer dickeren Isolationsschicht als im oberen Bereich des Grabens umgeben, wodurch die Elektroden im oberen Bereich bei Anlegen eines Ansteuerpotentials als Gateelektrode zur Ausbildung eines leitenden Kanals in einer benachbarten Bodyzone und im unteren Bereich als Feldplatte dienen. Die Justage der Gateelektroden zu den pn-Übergängen der Bodyzone sind für eine zuverlässige Ausbildung eines Kanals durch die Bodyzone von entscheidender Bedeutung. Falls nämlich der pn-Übergang nicht im Einflussbereich der Gateelektrode liegt, ist eine Ausbildung eines über den gesamten Bodybereich bis zum jeweiligen pn-Übergang sich erstreckenden Kanal nicht möglich. Insbesondere aufgrund der Optimierung eines Halbleiterbauelements hinsichtlich parasitärer Gate-Source- bzw. Gate-Drainkapazitäten ist eine möglichst genaue Justierung der Gateelektroden zu den pn-Übergängen notwendig, um einerseits einen möglichst geringen Überlapp zwischen der Gateelektrode mit dem Source- bzw. Drainbereich zu haben, andererseits aber für eine zuverlässige Ausbildung eines Kanals über den gesamten Bodybereich bis zu den jeweiligen pn-Übergängen zu sorgen. Aufgrund von Fertigungstoleranzen beim sogenannten Recess-Ätzen der Strukturen in dem Graben eines Graben-MOSFETs ist diese Justage nicht optimal möglich.
  • Ausführungsbeispiele der vorliegenden Erfindung behandeln im Folgenden ein Halbleiterbauelement mit einem selbstjustierten pn-Übergang in Bezug zur Gateelektrode und ein Verfahren zu dessen Herstellung.
  • Die Erfindung wird charakterisiert durch die unabhängigen Ansprüche 1 und 5. Weiterbildungen finden sich in den abhängigen Patentansprüchen.
  • Ausführungsformen der Erfindung beziehen sich im Allgemeinen auf ein Halbleiterbauelement mit zumindest einem Feldeffekttransistor entlang eines Grabens in einem Halbleiterkörper, wobei der zumindest eine Feldeffekttransistor aufweist: ein Sourcegebiet von einem ersten Leitungstyp, ein Draingebiet von einem ersten Leitungstyp und ein Bodygebiet von einem zweiten Leitungstyp zwischen dem Sourcegebiet und dem Draingebiet in dem Halbleiterkörper, eine Gateelektrode in dem Graben entlang des Bodygebiets, die durch ein Gatedielektrikum getrennt gegenüber dem Bodygebiet angeordnet ist. Zumindest ein lokal begrenztes Dotierstoffgebiet von einem ersten Leitungstyp in dem Halbleiterkörper, das sich von bzw. über einen pn-Übergang zwischen dem Source-/Bodygebiet oder zwischen dem Drain-/Bodygebiet erstreckt und ein Teil des Dotierstoffgebiets in dem Bodygebiet gegenüber einem Teil der Gateelektrode liegt, so dass eine Lücke L im Bodygebiet zwischen dem pn-Übergang und der Gateelektrode durch das Dotierstoffgebiet überbrückt wird.
  • Durch das zusätzliche, lokal ausgebildete Dotierstoffgebiet wird je nach Lage des Dotierstoffgebiets entweder das Sourcegebiet oder das Draingebiet bis zur Gateelektrode erweitert. Das zusätzliche Dotiergebiet überbrückt somit eine Lücke L zwischen der Gateelektrode und dem jeweiligen pn-Übergang des Bodygebiet, wodurch stets eine Ausbildung eines Kanalbereichs über das gesamte Bodygebiet bei dementsprechender Ansteuerung der Gateelektrode gewährleistet ist. Außerdem ist der Überlapp der Gateelektrode mit dem Source- oder Draingebiet aufgrund des zusätzlichen Dotierstoffgebiets immer gleich groß aufgrund des einheitlichen und selbstjustierten Herstellverfahrens des Dotierstoffgebiets. Somit ist auch die daraus resultierende Gate-Source- bzw. Gate-Drain-Kapazität über alle in einer Halbleiterscheibe (Wafer) hergestellten Halbleiterbauelemente gleich groß.
  • Weiterhin beziehen sich Ausführungsformen der Erfindung auf Verfahren zur Herstellung eines Halbleiterbauelements mit einem Dotierstoffgebiet in einem Halbleiterkörper, bei dem in dem Halbleiterkörper ein Graben erzeugt wird, wobei der Graben einen oberen Grabenbereich und einen unteren Grabenbereich aufweist, und der obere Grabenbereich breiter als der untere Grabenbereich ist, so dass in dem Halbleiterkörper eine Stufe ausgebildet wird und ein Dotierstoff für die Ausbildung des Dotierstoffgebiets lokal begrenzt in die Stufe des Halbleiterkörpers eingebracht wird.
  • Durch die gezielte, lokal begrenzte Einbringung des Dotierstoffs in die Stufe des Halbleiterkörpers kann die Lücke L zwischen einem pn-Übergang und der Gateelektrode mit dem Dotierstoffgebiet geschlossen werden. Insbesondere durch thermische Diffusion des Dotierstoffs kann das entstehende Dotierstoffgebiet sehr genau auf das erforderliche Maß gebracht werden, um einerseits die Ausbildung eines Kanals im Bodygebiet unter dem Einfluss der Gateelektrode zu ermöglichen, andererseits die parasitären Gate-Source- bzw. Gate-Drain-Kapazitäten so gering wie möglich zu halten.
  • Das Verfahren ist insbesondere zu Herstellung einer Vielzahl von gleichartigen Halbleiterbauelementen in einer Halbleiterscheibe (Wafer) geeignet, bei dem sich die Lage der pn-Übergänge relativ zur Gateelektrode aufgrund von Fertigungstoleranzen, insbesondere beim sogenannten „Recess-Ätzen” der Struktur innerhalb eines Grabens über die Halbleiterscheibe ändert. Das Verfahren ermöglicht die Herstellung von Halbleiterbauelementen, die alle einen lückenlosen Kanal im Bodygebiet eines Graben-MOSFETs ausbilden können. Dazu wird die Diffusion des Dotierstoffs an die größte festgestellte Lücke eines Graben-MOSFETs zwischen pn-Übergang und Gateelektrode angepasst. Halbleiterbauelemente mit geringerer Lücke erleiden dadurch nur einen geringen Nachteil, indem sich die parasitären Kapazitäten Gate/Source bzw. Gate/Drain aufgrund eines stärkeren Überlapps etwas erhöhen, was aber durch die vollständige Ausbeute von funktionsfähigen Halbleiterbauelementen mit gutem Ron akzeptierbar ist. Die Erhöhung der parasitären Kapazitäten sind insbesondere durch die maximale, aber absolut gesehen geringe Ausdehnung der Dotierstoffgebiete begrenzt.
  • Eine Ausführungsform des Halbleiterbauelements ist es, wenn der Graben einen breiten oberen Grabenbereich und einen schmalen unteren Grabenbereich umfasst, sodass in dem Halbleiterkörper eine Stufe ausgebildet ist. Dies ermöglicht ein leichteres lokales Einbringen des Dotierstoffs in den Halbleiterkörper, beispielsweise durch Implantation in die Stufe.
  • Eine weitere Ausführungsform des Halbleiterbauelements ist es, wenn das Gatedielektrikum und die Gateelektrode in einem ersten Grabenbereich angeordnet ist und eine Feldplatte in einem zweiten Grabenbereich entlang dem Draingebiet angeordnet ist, wobei die Feldplatte von dem Draingebiet durch ein Felddielektrikum getrennt ist. Dadurch kann das Halbleiterbauelement höhere Spannungen schalten.
  • Eine Weiterbildung sieht vor, dass die Gateelektrode von der Feldplatte durch ein Dielektrikum getrennt ist. Dadurch kann die Gateelektrode und die Feldplatte auf unterschiedliche Potentiale gelegt werden.
  • Eine Ausführungsform des Verfahrens ist es, wenn der Graben zunächst mit einer Breite B1 erzeugt wird, der untere Grabenbereich mit einer Schutzschicht ausgekleidet wird und der nicht von der Schutzschicht ausgekleidete obere Grabenbereich auf eine Breite B2 verbreitert wird. Die Verbreiterung kann beispielweise durch den Abtrag des Halbleiterkörpers im ungeschützten oberen Bereich durch Ätzung des Halbleiterkörpers über die ungeschützten Seitenwände oder durch eine zunächst erfolgte Umwandlung der nicht bedeckten Seitenwände des Halbleiterkörpers im oberen Grabenbereich in eine Opferschicht und einer anschließenden selektiven Entfernung dieser Opferschicht von dem Halbleiterkörper erfolgen.
  • Eine andere Variante des Verfahrens sieht vor, dass der Graben derart erzeugt wird, dass zunächst nur der obere Grabenbereich mit einer Breite B2 erzeugt wird, die Seitenwände des oberen Grabenbereichs mit einer Schutzschicht bedeckt werden und der untere Grabenbereich am nicht geschützten Boden des oberen Grabenbereichs weiter in den Halbleiterkörper hinein mit einer Breite B1 erzeugt wird.
  • Eine mögliche Ausführungsform für das Einbringen des Dotierstoffs ist es, wenn der Dotierstoff in den Halbleiterkörper implantiert wird. Bevorzugterweise erfolgt die Implantation mit einem Winkel im Bereich von 0° bis 7° im Bezug zu einer Hauptoberflächennormalen des Halbleiterkörpers.
  • Kurze Beschreibung der Figuren
  • 1 zeigt einen schematischen Ausschnitt aus dem Halbleiterkörper eines Halbleiterbauelements mit zusätzlichen Dotierstoffgebieten zum Schließen einer Lücke im Bodybereich eines Feldeffekttransistors zwischen einem pn-Übergang und einer Gateelektrode.
  • 2 zeigt einen weiteren schematischen Ausschnitt aus dem Halbleiterkörper eines Halbleiterbauelements mit einem zusätzlichen Dotierstoffgebiet an einer Stufe im Halbleiterkörper.
  • 3 zeigt einen weiteren schematischen Ausschnitt aus dem Halbleiterkörper eines Halbleiterbauelements mit zusätzlichen Dotierstoffgebieten an mehreren Stufen im Halbleiterkörper.
  • 4 zeigt einen schematischen Ausschnitt aus dem Halbleiterkörper eines Halbleiterbauelements mit einem zusätzlichen Dotierstoffgebiet an einem Feldplattenfußpunkt.
  • 5 zeigt anhand schematischer Querschnittsansichten a) bis c) einen Verfahrensablauf zur Herstellung eines Dotierstoffgebiets an einer Stufe im Halbleiterkörper.
  • 6 zeigt anhand schematischer Querschnittsansichten a) bis c) einen weiteren Verfahrensablauf zur Herstellung eines Dotierstoffgebiets an einer Stufe im Halbleiterkörper.
  • 7 zeigt anhand schematischer Querschnittsansichten a) bis c) beispielhafte Ausschnitte aus einer Halbleiterscheibe mit einer Vielzahl von Halbleiterbauelementen.
  • Beschreibung
  • Ausführungsbeispiele der Erfindung werden nachfolgend, bezugnehmend auf die beiliegenden Figuren näher erläutert. Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsformen beschränkt, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung einzelne Merkmale und Merkmalskombinationen einer Ausführungsform mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform geeignet zu kombinieren, um zu weiteren erfindungsgemässen Ausführungsformen zu gelangen.
  • Bevor im Folgenden die Ausführungsbeispiele der vorliegenden Erfindung anhand der Figuren näher erläutert werden, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind, und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird. Ferner sind die Figuren nicht notwendigerweise maßstabsgerecht, der Schwerpunkt liegt vielmehr auf der Erläuterung des Grundprinzips.
  • In 1 ist ein Ausschnitt eines Halbleiterkörpers 11 dargestellt. In dem Halbleiterkörper 11 sind entlang eines Grabens 10 Strukturen von Feldeffekttransistoren ausgebildet. Jeder Feldeffekttransistor weist dabei ein Sourcegebiet 12, ein Draingebiet 13 und ein Bodygebiet 14, das zwischen dem Sourcegebiet 12 und dem Draingebiet 13 angeordnet ist, auf. Das Sourcegebiet 12 und das Draingebiet 13 ist dabei mit einem Dotierstoff eines ersten Leitungstyps, beispielsweise Arsen für eine n-Dotierung, dotiert. Es können aber auch Phosphor, Schwefel, Antimon als n-Dotierstoff verwendet werden. Das Bodygebiet 14 ist dagegen mit einem Dotierstoff eines zweiten Leitungstyps, wie zum Beispiel Bor, Aluminium, Indium als p-Dotierstoff dotiert. Je nach verwendetem Dotierstoff für die einzelnen Gebiete bildet sich also ein n-Kanal- oder p-Kanal-Feldeffekttransistor aus. Das Draingebiet 13 kann je nach Verwendung des Halbleiterbauelements auch ein niedrig dotiertes Teilgebiet vom ersten Leitungstyp, insbesondere eine Driftstrecke bei Leistungshalbleitebauelementen, umfassen. Die Driftstrecke ist dann Teil des Draingebiets 13. Der Graben 10, auch Trench genannt, ist in dem Halbleiterkörper 11 ausgebildet und erstreckt sich von einer Hauptoberfläche 24 des Halbleiterkörpers 11 entlang des Sourcegebiets 12 und entlang des Bodygebiets 14 bis in das Draingebiet 13 hinein.
  • Innerhalb des Grabens 10 ist eine Gateelektrode 15 angeordnet, die sich entlang des Bodygebiets 14 erstreckt und gegenüber dem Bodygebiet 14 durch ein dünnes Gatedielektrikum 16 getrennt ist. Vorteilhafterweise wird für das Material der Gateelektrode Polysilicium verwendet, jedoch kann auch jedes andere leitende Material, wie zum Beispiel Metallsilizid, Metall oder ähnliches verwendet werden.
  • In dem Halbleiterkörper 11 sind lokal begrenzte Dotierstoffgebiete 17 angeordnet. Diese Dotierstoffgebiete 17 weisen einen Dotierstoff mit dem gleichen ersten Leitungstyp wie das Sourcegebiet 12 und das Draingebiet 13 auf. Ein Dotierstoffgebiet 17 erstreckt sich dabei von bzw. über einen pn-Übergang 18 zwischen Sourcegebiet 12 und Bodygebiet 14 oder von bzw. über einen pn-Übergang 18 zwischen Draingebiet 13 und Bodygebiet 14 bis in das Bodygebiet 14, sodass ein Teil des Dotierstoffgebiets in dem Bodygebiet 14 gegenüber einem Teil der Gateelektrode 15 liegt. Dieses Dotierstoffgebiet 17 erweitert dabei das Source-12 oder das Draingebiet 13 aufgrund seines gleichen Leitungstyps mit diesen Gebieten, sodass das verbleibende Bodygebiet 14 zwischen den dadurch verschobenen pn-Übergang 18 auf jeden Fall im Einflussbereich der Gateelektrode liegt. Eine volle Kanalbildung zwischen dem Sourcegebiet 12 und dem Draingebiet 13 ist somit im Bodygebiet 14 aufgrund eines dementsprechenden Einflusses der Gateelektrode 15 bei entsprechender Ansteuerung der Gateelektrode 15 möglich.
  • In 2 ist eine Weiterbildung eines Halbleiterbauelements gezeigt. Der Graben 10 in dem Halbleiterkörper 11 umfasst dabei einen breiten oberen Grabenbereich 10a und einen schmäleren unteren Grabenbereich 10b, sodass in dem Halbleiterkörper 11 eine Stufe 19 ausgebildet ist. Die Stufe 19 liegt im gezeigten Beispiel innerhalb des Grabens 10 am pn-Übergang 18 zwischen Source-12 und Bodygebiet 14. Die Gateelektrode 15 liegt innerhalb des Grabens 10 im schmaleren unteren Grabenbereich 10b in einem ersten Grabenbereich 10a'. Eine Feldplatte 20 ist unterhalb der Gateelektrode in zweiten Grabenbereich 10b' entlang dem Draingebiet 13 angeordnet. Die Feldplatte 20 ist von dem Draingebiet 13 durch ein Felddielektrikum 21, das dicker als das Gatedielektrikum 16 ist, getrennt. Die Feldplatte 20 ist in dem Graben 10 außerdem durch eine Dielektrikumschicht 40 von der Gateelektrode 15 getrennt. In einer nicht dargestellten alternativen Ausführungsform kann die Gateelektrode 15 aber auch mit der Feldplatte 20 zusammenhängen.
  • An der Stufe 19 ist ein Dotierstoffgebiet 17 ausgebildet, das, wie bereits zu 1 beschrieben, das Sourcegebiet 12 erweitert, um eine Lücke L zwischen dem Sourcegebiet 12 und der Gateelektrode 15 im Bodygebiet zu füllen. Am pn-Übergang 18 vom Bodygebiet 14 zum Draingebiet 13 ist kein Dotierstoffgebiet dargestellt, weil keine Lücke zwischen dem pn-Übergang 18 und der Gateelektrode 15 in diesem Bereich im Bodygebiet 14 existiert. Eine selbstjustierte Einbringung des Dotierstoffgebiets 17 an dieser Stelle würde aufgrund der Selbstjustierung und der gleichartigen Dotierung zu keiner Erweiterung des Draingebiets 13 führen und wäre somit nicht sichtbar. Ein zusätzliches Dotierstoffgebiet 17 hätte somit in einem solchen Beispiel keinen funktionalen Zweck, wäre aber auch nicht schädlich.
  • In 3 ist ein weiteres Ausführungsbeispiel eines Halbleiterbauelements mit einem zusätzlichen Dotierstoffgebiet 17 in einem Feldeffekttransistor gezeigt. In diesem gezeigten Beispiel weist der Graben 10 eine weitere Stufe 19 am Übergangsbereich zwischen der Gateelektrode 15 und der Feldplatte 20 bzw. zwischen dem dünnen Gatedielektrikum 16 und dem dickeren Felddielektrikum 12 auf. In diese Stufe 19 des Halbleiterkörpers 11, an dem sogenannten Feldplattenfußpunkt, also dem Übergang von der Gateelektrode 15 zur Feldplatte 20, ist ebenfalls ein lokal begrenztes Dotierstoffgebiet 17 von einem ersten Leitungstyp in dem Halbleiterkörper eingebracht, das sich über den pn-Übergang 18 zwischen dem Drain-13 und Bodygebiet 14 erstreckt, und ein Teil des Dotierstoffgebietes 17 in dem Bodygebiet 14 gegenüber der Gateelektrode 15 liegt, sodass eine Lücke L im Bodygebiet 14 zwischen dem pn-Übergang 18 und der Gateelektrode 15 durch das Dotierstoffgebiet 17 überbrückt wird.
  • In 4 ist eine weitere Ausführungsform eines Halbleiterbauelements mit einem zusätzlichen Dotierstoffgebiet 17 in einem Feldeffekttransistor gezeigt. Das Dotierstoffgebiet 17 ist dabei am Feldplattenfußpunkt des Graben-MOSFETs ausgebildet, um die Lücke L im Bodygebiet zu überbrücken. Außerdem ist in diesem Ausführungsbeispiel die Gateelektrode 15 im Graben bis zur Hauptoberfläche ausgebildet, sodass am pn-Übergang 18 zwischen Source-12 und Bodygebiet 14 keine Lücke L existiert und somit auch kein Dotierstoffgebiet 17 benötigt wird.
  • 5 zeigt anhand schematischer Querschnittsansichten a) bis c) einen Verfahrensablauf zur Herstellung von Dotierstoffgebieten 17 in einem Halbleiterkörper 11 eines Halbleiterbauelements.
  • 5a zeigt dabei ein Zwischenergebnis des Verfahrens, bei dem in den Halbleiterkörper 11 ein Graben 10 mit einer ersten Breite B1 eingebracht wurde. Der Halbleiterkörper 11 ist beispielsweise eine n-dotierte Halbleiterscheibe, in den von der Hauptoberfläche 24 aus der Graben 10 geätzt wird. Anschließend wird beispielsweise die gesamte freiliegende Hauptoberfläche 24 und die Oberfläche in dem Graben 10 mit einer Schutzschicht 30, vorzugsweise einem Felddielektrikum, insbesondere einer Oxidschicht, belegt. Anschließend wird eine in dem Graben 10 vorgesehene Hilfsschicht 31 erzeugt. Dies kann beispielsweise durch großflächiges Abscheiden eines Fotolacks geschehen, der anschließend soweit zurückgeätzt wird, dass lediglich in einem unteren Grabenbereich 10b ein Lackstöpsel 31 zurückbleibt. Alternativ kann die Hilfsschicht 31 aber auch aus polykristallinem oder einem sonstigen elektrisch leitenden Material hergestellt werden, die ebenfalls zunächst großflächig abgeschieden wird und durch eine sogenannte Recess-Ätzung soweit zurückgeätzt wird, dass im unteren Grabenbereich eine Feldplatte, die als Hilfsschicht 31 dient, zurückbleibt. Anschließend wird die Schutzschicht 30 beispielsweise durch eine Ätzung soweit entfernt, dass die Schutzschicht 30 ebenfalls nur noch im unteren Grabenbereich 10b vorhanden ist und zwischen dem Halbleiterkörper 11 und der Halbleiterscheibe 31 liegt. In einem oberen Grabenbereich 10a sind die Oberflächen des Halbleiterkörpers 11 somit wieder frei.
  • Wie in 5b dargestellt, wird der Graben in dem oberen Grabenbereich 10a bis zu einer Breite B2 verbreitert. Dies erfolgt entweder durch direkte Ätzung des Halbleiterkörpers 11 an den freiliegenden Oberflächen in dem Graben 10 oder durch Umwandlung der freiliegenden Oberflächen des Halbleiterkörpers 11 in dem oberen Grabenbereich 10a, wie zum Beispiel eine thermisch erzeugte Oxidschicht, und anschließendem selektivem Abtrag, durch zum Beispiel Ätzen dieser Opferschichten. Als Ergebnis entsteht, wie in 5b gezeigt, eine Stufe 19 in dem Halbleiterkörper am Übergang von dem oberen Grabenbereich 10a zu dem schmäleren Grabenbereich 10b. Die Stufe muss nicht notwendigerweise eine exakt ausgebildete, d. h. im Wesentlichen horizontale Stufe sein. Unter einer Stufe ist mehr oder weniger jedes stufenförmig ausgebildete Gebilde zu verstehen, das den Übergang zwischen oberem Grabenbereich 10a und unterem Grabenbereich 10b darstellt. Aus Technologiegründen kann eine solche Stufe zumindest an den Ecken und Kante abgerundet sein und mehr oder weniger schräg sein.
  • In 5c ist das Einbringen des Dotierstoffs für die Ausbildung des Dotierstoffgebiets 17 in der Stufe 19 des Halbleiterkörpers 11 gezeigt. Im vorliegenden Beispiel einer n-dotierten Halbleiterscheibe als Halbleiterkörper 11 wird ein n-Dotierstoff in die Stufe 19 des Halbleiterkörpers 11 implantiert. Die Implantation findet durch die Grabenöffnung an der Hauptoberfläche 24 statt, und erfolgt vorzugsweise mit einem Implantationswinkel von 0° bis 7° im Bezug zur Hauptoberflächennormalen des Halbleiterkörpers. Die Implantationsdosis ist so gewählt, dass eine leichte Erhöhung der Dotierstoffkonzentration im Bezug zur Dotierstoffkonzentration des Halbleiterkörpers erfolgt.
  • Eine anschließende thermische Behandlung des Halbleiterkörpers 11, insbesondere die Ausbildung eines Gatedielektrikums durch thermische Oxidation, lässt den Dotierstoff in dem Halbleiterkörper 11 noch ausdiffundieren. Diese Ausdiffusion wird solange betrieben, bis sich das dabei bildende Dotierstoffgebiet 17 über einen pn-Übergang des fertigen Feldeffekttransistors erstreckt. Für kurze Diffusionswege ist es von Vorteil, wenn die Implantation des Dotierstoffs beispielsweise erst nach der Ausbildung des Gatedielektrikums erfolgt, weil das Temperaturbudget der Diffusion dadurch deutlich geringer ausfällt und die Diffusion des implantierten Dotierstoffs dadurch sehr viel geringer ist.
  • In 6 ist eine alternative Ausführungsform zur Ausbildung einer Stufe in dem Halbleiterkörper 11 gezeigt, wie in 6a dargestellt, wird dabei zunächst ein Graben 10 mit geringerer Tiefe und mit einer Breite B2 in dem Halbleiterkörper 11 erzeugt. Diese erste Tiefe entspricht der Tiefe des späteren oberen Grabenbereichs 10a. Die Seitenwände des oberen Grabenbereichs 10a werden mit einer Abstandshalterschicht 32 bedeckt, zum Beispiel mit einem Nitrit-Spacer, und der untere Grabenbereich 10b anschließend am nicht geschützten Boden 23 des oberen Grabenbereichs 10a weiter in den Halbleiterkörper 11 hinein erzeugt, bis der vollständige Graben 10 ausgebildet ist. Dies ist in 6b dargestellt. Wie in 6c gezeigt, wird anschließend im unteren Grabenbereich 10b eine Schutzschicht 30, bevorzugterweise eine Felddielektrikumschicht an der Halbleiteroberfläche ausgebildet, die Abstandshalterschicht 32 im oberen Grabenbereich 10a entfernt und daraufhin in den unteren Grabenbereich eine Feldplatte 31 erzeugt. Die Implantation des Dotierstoffs für die zu bildenden Dotierstoffgebiete 17 in der so entstandenen Stufe 19 in dem Halbleiterkörper 11 am Übergang vom oberen Grabenbereich 10a zum schmaleren unteren Grabenbereich 10b erfolgt gemäß den Ausführungen zu 5c.
  • In 7 sind in Teilausschnitten a), b) und c) eine Halbleiterscheibe mit gleichen Feldeffekttransistoren dargestellt, die aufgrund von Fertigungstoleranzen unterschiedliche relative Lagen eines pn-Übergangs 18 zur Gateelektrode 15 besitzen.
  • In 7a ist ein Feldeffekttransistor dargestellt, der dem Feldeffekttransistor zu 4a entspricht. Dabei ist das zusätzliche Dotierstoffgebiet 17 um Feldplattenfußpunkte eines Graben-MOSFETs ausgebildet, um im Bodygebiet eine Lücke L zu überbrücken. Dieser Feldeffekttransistor ist beispielsweise im Rand einer Halbleiterscheibe ausgebildet.
  • In 7b ist ein zum Feldeffekttransistor aus 7a gleicher Feldeffekttransistor ausgebildet, dessen Feldplattenfußpunkt bzw. dessen Gateelektrode 15 aber nahezu ideal zum pn-Übergang 18 ausgerichtet ist. Diese Konstellation ergibt sich aber nur an dieser Stelle, weil aufgrund Fertigungstoleranzen beim Recess-Ätz-Prozess von Elektroden in Gräben diese Optimaleinstellung nicht über die gesamte Halbleiterscheibe mit einem Recess-Ätz-Prozess hergestellt werden kann. Das zusätzliche Dotierstoffgebiet 17 bringt somit für die Kanalausbildung im Bodygebiet 14 keinen Vorteil. Dieser Feldeffekttransistor ist beispielsweise zwischen dem Randbereich und der Mitte in der Halbleiterscheibe ausgebildet.
  • 7c zeigt einen weiteren gleichartigen Feldeffekttransistor, der beispielsweise in der Mitte einer Halbleiterscheibe ausgebildet ist. Die Gateelektrode 15 überlappt dabei noch mit dem Draingebiet 13, was einem negativen Einfluss auf die parasitäre Drainkapazität QGD des Feldeffekttransistors hat. Um diese möglichst gering zu halten ist das Bestreben vorhanden, diesen Überlapp möglichst gering zu halten. In diesen Bestrebungen wird versucht, die Gateelektrode 15 möglichst optimal, wie in 7b dargestellt, gegenüber dem pn-Übergang 18 zu platzieren. Dadurch wird aber der Anteil von Feldeffekttransistoren auf der Halbleiterscheibe erhöht, die eine Lücke L im Bodygebiet bei der Kanalausbildung aufweisen. Das zusätzliche Dotierstoffgebiet 17 ermöglicht es, diese Lücke zu überbrücken.
  • Für alle gezeigten Herstellungsarten kommt es nicht darauf an, wann die Sourcegebiete 12 und die Bodygebiete 14 in dem Halbleiterkörper und somit auch die pn-Übergänge hergestellt werden. In der Regel erfolgt dies jedoch vor der Ausbildung der Dotierstoffgebiete 17.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 01/08226 A2 [0004]
    • WO 01/71817 A2 [0004]

Claims (10)

  1. Halbleiterbauelement mit zumindest einem Feldeffekttransistor entlang eines Grabens (10) in einem Halbleiterkörper (11), wobei der zumindest eine Feldeffekttransistor aufweist: – ein Sourcegebiet (12) von einem ersten Leitungstyp, – ein Draingebiet (13) von einem ersten Leitungstyp und – ein Bodygebiet (14) von einem zweiten Leitungstyp zwischen dem Sourcegebiet (12) und dem Draingebiet 13 in dem Halbleiterkörper (11), – eine Gateelektrode in dem Graben (10) entlang des Bodygebiets (14), die durch ein Gatedielektrikum (16) getrennt gegenüber dem Bodygebiet (14) angeordnet ist, – zumindest ein lokal begrenztes Dotierstoffgebiet (17) von einem ersten Leitungstyp in dem Halbleiterkörper (11), das sich von bzw. über einen pn-Übergang 18 zwischen dem Source-/Bodygebiet (12, 14) oder zwischen dem Drain-/Bodygebiet (13, 14) erstreckt und ein Teil des Dotierstoffgebiets (17) in dem Bodygebiet (14) gegenüber einem Teil der Gateelektrode (15) liegt, sodass eine Lücke L im Bodygebiet (14) zwischen dem pn-Übergang 18 und der Gateelektrode (15) durch das Dotierstoffgebiet (17) überbrückt wird.
  2. Halbleiterbauelement nach Anspruch 1, bei dem der Graben (10) einen breiten oberen Grabenbereich (10a, 10a') und einen schmäleren unteren Grabenbereich (10b, 10b') umfasst, sodass in dem Halbleiterkörper (11) eine Stufe (19) ausgebildet ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem das Gatedielektrikum (16) und die Gateelektrode (15) in einem ersten Grabenbereich (10a') angeordnet ist und eine Feldplatte (20) in einem zweiten Grabenbereich (10b') entlang dem Draingebiet (13) angeordnet ist, wobei die Feldplatte (20) von dem Draingebiet (13) durch ein Feldplattendielektrikum (21) getrennt ist.
  4. Halbleiterbauelement nach Anspruch 3, bei dem die Gateelektrode (15) von der Feldplatte (20) durch ein Dielektrikum (40) getrennt ist.
  5. Verfahren zum Herstellen eines Halbleiterbauelements mit einem Dotierstoffgebiet (17) in einem Halbleiterkörper (11), bei dem – in dem Halbleiterkörper (11) ein Graben (10) erzeugt wird, wobei der Graben (10) einen oberen Grabenbereich (10a) und einen unteren Grabenbereich (10b) aufweist und der obere Grabenbereich 10a breiter als der untere Grabenbereich (10b) ist, sodass in dem Halbleiterkörper (11) eine Stufe (19) ausgebildet wird und – ein Dotierstoff für die Ausbildung des Dotierstoffgebiets (17) lokal begrenzt in die Stufe 19 des Halbleiterkörpers (11) eingebracht wird.
  6. Verfahren nach Anspruch 5, bei dem der Graben (10) zunächst mit einer Breite (B1) erzeugt wird, im unteren Grabenbereich die Seitenwände des Halbleiterkörpers mit einer Schutzschicht (30) bedeckt werden, und der nicht von der Schutzschicht (30) bedeckte obere Grabenbereich auf eine Breite (B2) verbreitert wird.
  7. Verfahren nach Anspruch 6, bei dem die nicht bedeckten Seitenwände des Halbleiterkörpers (11) im oberen Grabenbereich (10a) zunächst in eine Opferschicht umgewandelt werden, und diese Opferschicht anschließend selektiv von dem Halbleiterkörper (11) entfernt wird.
  8. Verfahren nach Anspruch 5, bei dem der Graben (10) derart erzeugt wird, dass zunächst nur der obere Grabenbereich (10a) mit einer Breite (B2) erzeugt wird, die Seitenwände des oberen Grabenbereichs mit einer Schutzschicht (31) bedeckt werden und der untere Grabenbereich (10b) am nicht geschützten Boden (23) des oberen Grabenbereichs (10a) weiter in den Halbleiterkörper (11) hinein mit einer Breite (B1) erzeugt wird.
  9. Verfahren nach einem der Ansprüche 5 bis 8, bei dem der Dotierstoff in den Halbleiterkörper (11) implantiert wird.
  10. Verfahren nach Anspruch 9, bei dem die Implantation mit einem Winkel im Bereich von 0° bis 7° im Bezug zu einer Hauptoberflächennormale des Halbleiterkörpers (11) erfolgt.
DE102009060072.8A 2009-12-22 2009-12-22 Halbleiterbauelement und Verfahren zu seiner Herstellung Expired - Fee Related DE102009060072B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102009060072.8A DE102009060072B4 (de) 2009-12-22 2009-12-22 Halbleiterbauelement und Verfahren zu seiner Herstellung
US12/968,978 US8269282B2 (en) 2009-12-22 2010-12-15 Semiconductor component and method for producing a semiconductor component
US13/584,968 US9171950B2 (en) 2009-12-22 2012-08-14 Semiconductor component and method for producing a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009060072.8A DE102009060072B4 (de) 2009-12-22 2009-12-22 Halbleiterbauelement und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE102009060072A1 true DE102009060072A1 (de) 2011-06-30
DE102009060072B4 DE102009060072B4 (de) 2017-05-11

Family

ID=44149867

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009060072.8A Expired - Fee Related DE102009060072B4 (de) 2009-12-22 2009-12-22 Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (2)

Country Link
US (2) US8269282B2 (de)
DE (1) DE102009060072B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823087B2 (en) 2012-03-15 2014-09-02 Infineon Technologies Austria Ag Semiconductor device including auxiliary structure and methods for manufacturing a semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2555241A1 (de) * 2011-08-02 2013-02-06 Nxp B.V. Integrierter Schaltungs-Chip, Halbleitergehäuse, Leiterplatte und Verfahren zur Herstellung des integrierten Schaltungs-Chip
US9685511B2 (en) 2012-05-21 2017-06-20 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing a semiconductor device
US8765609B2 (en) 2012-07-25 2014-07-01 Power Integrations, Inc. Deposit/etch for tapered oxide
US9202916B2 (en) * 2013-12-27 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure
DE102018101393A1 (de) * 2018-01-23 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
CN114420565A (zh) * 2022-03-28 2022-04-29 深圳市美浦森半导体有限公司 增强型分离栅沟槽mos器件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
WO2001008226A2 (en) 1999-07-22 2001-02-01 Koninklijke Philips Electronics N.V. Cellular trench-gate field-effect transistors
WO2001071817A2 (en) 2000-03-17 2001-09-27 General Semiconductor, Inc. Dmos transistor having a trench gate electrode and method of making the same
US20020009867A1 (en) * 1997-08-28 2002-01-24 Hitachi, Ltd. Method of fabricating semiconductor device
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
US20070278596A1 (en) * 2006-05-31 2007-12-06 Christoph Schwan Method of increasing transistor drive current by recessing an isolation trench

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
TWI248136B (en) * 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
US6686244B2 (en) * 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE102005014743B4 (de) * 2005-03-31 2013-12-05 Infineon Technologies Austria Ag MOS-Feldplattentrench-Transistoreinrichtung
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102006036347B4 (de) * 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur
JP4292427B2 (ja) * 2006-12-04 2009-07-08 サンケン電気株式会社 絶縁ゲート型電界効果トランジスタ及びその製造方法
US8497549B2 (en) * 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
US20090053869A1 (en) * 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
US7915672B2 (en) * 2008-11-14 2011-03-29 Semiconductor Components Industries, L.L.C. Semiconductor device having trench shield electrode structure
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
US20020009867A1 (en) * 1997-08-28 2002-01-24 Hitachi, Ltd. Method of fabricating semiconductor device
WO2001008226A2 (en) 1999-07-22 2001-02-01 Koninklijke Philips Electronics N.V. Cellular trench-gate field-effect transistors
WO2001071817A2 (en) 2000-03-17 2001-09-27 General Semiconductor, Inc. Dmos transistor having a trench gate electrode and method of making the same
US20070278596A1 (en) * 2006-05-31 2007-12-06 Christoph Schwan Method of increasing transistor drive current by recessing an isolation trench

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823087B2 (en) 2012-03-15 2014-09-02 Infineon Technologies Austria Ag Semiconductor device including auxiliary structure and methods for manufacturing a semiconductor device

Also Published As

Publication number Publication date
US9171950B2 (en) 2015-10-27
US20110147843A1 (en) 2011-06-23
US20120309147A1 (en) 2012-12-06
DE102009060072B4 (de) 2017-05-11
US8269282B2 (en) 2012-09-18

Similar Documents

Publication Publication Date Title
DE102009060072B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE102013106152B4 (de) Drainerweiterte MOS-Vorrichtung für Bulk-FinFET-Technologie und Herstellungsverfahren
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112006000156B4 (de) LDMOS Halbleitertransistorstruktur und Verfahren zu deren Herstellung
DE102009010174B9 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE60125784T2 (de) Graben-mosfet-struktur mit geringer gate-ladung
DE10220810B4 (de) Halbleiterbauteil
DE102005041256B4 (de) Trenchtransistor
DE10353387B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE112004001922B4 (de) Flash-Architektur mit abgesenktem Kanal für geringere Kurzkanaleffekte
DE112006001516T5 (de) Feldeffekttransistor mit Ladungsgleichgewicht
DE102014107325A1 (de) Halbleiterbauelement
DE102008055689A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102005030875A1 (de) Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts
DE202004021554U1 (de) Anordnung zum Ausbilden eines Trench-MOSFETs mit Selbstausrichtungsmerkmalen
DE102005022129A1 (de) Feldeffedttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102012206605A1 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
WO2003017349A2 (de) Dmos-transistor
DE102018206687A1 (de) Nicht-flüchtiges transistorelement mit einem speichermechanismus auf basis eines vergrabenen ferroelektrischen materials
DE10261464A1 (de) Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur
DE102008030853A1 (de) Dreidimensionaler Transistor mit einer Doppelkanal-Konfiguration
DE102018201717B4 (de) Halbleiterbauelement mit vergrabenen kapazitiven strukturen und verfahren zur herstellung desselben

Legal Events

Date Code Title Description
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee