DE102009039420A1 - Verspannungseinstellung in verspannten dielektrischen Materialien von Halbleiterbauelementen durch Verspannungsrelaxation auf der Grundlage von Strahlung - Google Patents

Verspannungseinstellung in verspannten dielektrischen Materialien von Halbleiterbauelementen durch Verspannungsrelaxation auf der Grundlage von Strahlung Download PDF

Info

Publication number
DE102009039420A1
DE102009039420A1 DE102009039420A DE102009039420A DE102009039420A1 DE 102009039420 A1 DE102009039420 A1 DE 102009039420A1 DE 102009039420 A DE102009039420 A DE 102009039420A DE 102009039420 A DE102009039420 A DE 102009039420A DE 102009039420 A1 DE102009039420 A1 DE 102009039420A1
Authority
DE
Germany
Prior art keywords
region
radiation
transistor
semiconductor
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102009039420A
Other languages
English (en)
Other versions
DE102009039420A8 (de
Inventor
Jan Hoentschel
Uwe Griebenow
Roman Boschke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102009039420A priority Critical patent/DE102009039420A1/de
Priority to US12/862,203 priority patent/US8426262B2/en
Publication of DE102009039420A1 publication Critical patent/DE102009039420A1/de
Publication of DE102009039420A8 publication Critical patent/DE102009039420A8/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

In komplexen Halbleiterbauelementen wird eine effiziente Einstellung einer inneren Verspannung von dielektrischen Materialien, etwa von Kontaktätzstoppschichten, erreicht, indem das dielektrische Material selektiv mit Strahlung, etwa Ultraviolettstrahlung, beaufschlagt wird. Folglich können unterschiedliche Verspannungspegel effizient erreicht werden, ohne dass komplexe Relaxationsprozesse auf der Grundlage von Ionenimplantation erforderlich sind, die typischerweise zu deutlichen Bauteilausfällen führt.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung das Gebiet der integrierten Schaltungen und betrifft insbesondere Schaltungselemente, etwa Feldeffekttransistoren und Fertigungstechniken auf der Grundlage von verformungsinduzierenden Mechanismen unter Anwendung verspannter Materialschichten.
  • Beschreibung des Stands der Technik
  • Integrierte Schaltungen enthalten typischerweise eine große Anzahl an Schaltungselementen, die auf einem vorgegebenen Chipbereich gemäß einem spezifizierten Schaltungsaufbau vorgesehen sind, wobei in komplexen Schaltungen der Feldeffekttransistor das vorherrschende Schaltungselement repräsentiert. Im Allgemeinen wird eine Vielzahl an Prozesstechnologien für moderne Halbleiterbauelemente aktuell eingesetzt, wobei für komplexe Schaltungen auf der Grundlage von Feldeffekttransistoren, etwa für Mikroprozessoren, Speicherchips, graphische Bauelemente und dergleichen, die MOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der MOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor umfasst, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Drain- und Sourcegebiete mit einem invers oder schwach dotierten Kanalgebiet gebildet sind, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, ist durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets zum Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit bestimmt die Leitfähigkeit des Kanalgebiets wesentlich das Leistungsverhalten von MOS-Transistoren. Daher ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Die Verringerung der Transistorabmessungen zieht jedoch eine Reihe von damit verknüpften Problemen nach sich, die es zu lösen gilt, um nicht in unerwünschter Weise die Vorteile aufzuheben, die durch das stetige Verringern der Kanallänge von MOS-Transistoren erreicht werden. Ein Problem, dass mit kleineren Gatelängen verknüpft ist, ist das Auftreten sogenannter Kurzkanaleffekte, die zu einer geringeren Steuerbarkeit der Kanalleitfähigkeit führen. Kurzkanaleffekte können durch gewisse Entwurfstechniken reduziert werden, wovon jedoch einige von einer Verringerung der Kanalleitfähigkeit begleitet sind, wodurch die Vorteile teilweise wieder aufgehoben werden, die durch die Verringerung der kritischen Abmessungen erreicht werden.
  • Angesichts dieser Situation wurde vorgeschlagen, das Bauteilleistungsverhalten der Transistorelemente nicht nur durch Verringern der Transistorabmessungen zu verbessern, sondern auch durch Erhöhen der Ladungsträgerbeweglichkeit im Kanalgebiet bei einer vorgegebenen Kanallänge, wodurch der Durchlassstrom und somit das Transistorleistungsverhalten ansteigen. Auf diese Weise kann das Leistungsverhalten komplexer Logikschaltungen verbessert werden, beispielsweise wird in einem Mikroprozessor das Leistungsvermögen pro Watt an verbrauchter Leistung erhöht. In vielversprechenden Vorgehensweisen wird dazu die Gitterstruktur im Kanalgebiet modifiziert, indem etwa darin eine Zugverformung oder eine kompressive Verformung erzeugt werden, was zu einer modifizierten Beweglichkeit von Elektronen bzw. Löcher führt. Beispielsweise kann das Erzeugen einer Zugverformung in dem Kanalgebiet eine Siliziumschicht, die eine standardmäßige Kristallkonfiguration besitzt, die Beweglichkeit von Elektronen erhöhen, was sich wiederum direkt in einer entsprechenden Zunahme der Leitfähigkeit von n-Transistoren ausdrückt. Andererseits kann eine kompressive Verformung im Kanalgebiet die Beweglichkeit von Löchern erhöhen, wodurch die Möglichkeit geschaffen wird, das Leistungsverhalten von p-Transistoren zu verbessern.
  • Eine effiziente Vorgehensweise in dieser Hinsicht ist eine Technik, die das Erzeugen gewünschter Verspannungsbedingungen innerhalb des Kanalgebiets von Transistorelementen ermöglicht, indem die Verspannungseigenschaften eines dielektrischen Schichtstapels eingestellt werden, der über der grundlegenden Transistorstruktur hergestellt wird, wenn die Kontaktebene des Bauelements erzeugt wird. Die Kontaktebene, die aus einem dielektrischen Zwischenschichtmaterial und Kontaktelementen aufgebaut ist, kann als eine Schnittstelle zwischen den einzelnen Halbleiterschaltungselementen und einem komplexen Verdrahtungssystem oder Metallisierungssystem verstanden werden, in welchem Metallleitungen und Kontaktdurchführungen das komplexe Netzwerk an elektrischen Verbindungen bereitstellen. Der dielektrische Schichtstapel der Kontaktebene umfasst typischerweise eine oder mehrere dielektrische Schichten, die nahe an dem Transistor angeordnet sind und die auch für das Steuern eines entsprechenden Ätzprozesses verwendet werden können, um Kontaktöffnungen herzustellen, die eine Verbindung zu dem Gate-, Drain- und Source-Anschlüssen herstellen. Daher kann eine wirksame Steuerung der mechanischen Verspannung in den Kanalgebieten, d. h. eine effektive Verspannungstechnik, erreicht werden, indem die innere Verspannung einer oder mehrerer dieser Schichten eingestellt wird, wobei diese ebenfalls als Kontaktstoppschichten bezeichnet werden, und indem eine Kontaktätzstoppschicht einer inneren kompressiven Verspannung über einem p-Kanaltransistor angeordnet wird und/oder in dem eine Kontaktätzstoppschicht mit einer inneren Zugverformung über einem n-Kanaltransistor angeordnet wird, wodurch in den jeweiligen Kanalgebieten eine kompressive Verformung bzw. eine Zugverformung erzeugt wird.
  • Typischerweise wird die Kontaktätzstoppschicht durch plasmaunterstützte chemische Dampfabscheidung (PECVD) über dem Transistor hergestellt, d. h. über der Gatestruktur und über den Drain- und Sourcegebieten, wobei beispielsweise Siliziumnitrid effizient auf Grund seiner hohen Ätzselektivität in Bezug auf Siliziumdioxid, das ein gut etabliertes dielektrisches Zwischenschichtmaterial ist, verwendet werden kann. Ferner kann PECVD-Siliziumnitrid mit einer hohen inneren Verspannung von beispielsweise bis zu 3,6 Gigapascal (GPa) an kompressiver Verspannung und bis zu 1,6 GPa an Zugverspannung aufgebracht werden, wobei die Art und die Größe der inneren Verspannung effizient durch Auswählen geeigneter Abscheideparameter eingestellt werden können, um damit eine gewisse Menge an Wasserstoff im Siliziumnitridmaterial vorzusehen, wodurch in Verbindung mit einer speziellen Molekularstruktur die gewünschte Art an Verspannung erhalten wird. Beispielsweise repräsentieren der Ionenbeschuss, der Abscheidedruck, die Substrattemperatur, die Gasdurchflussraten und dergleichen geeignete Parameter, die zum Erreichen der gewünschten inneren Verspannung gesteuert werden können.
  • Der resultierende Verformungspegel in den Kanalgebieten der benachbarten Transistorelemente ist durch den inneren Verspannungspegel der dielektrischen Materialien, durch die Menge des verspannten dielektrischen Materials und durch den effektiven Abstand des verspannten Materials von dem Kanalgebiet bestimmt. Für eine gegebene Bauteilgeometrie kann somit der Verformungspegel im Kanalgebiet typischerweise erhöht werden, indem der innere Verspannungspegel der dielektrischen Materialien erhöht wird und indem ebenfalls die Schichtdicke der dielektrischen Materialien gesteigert wird. Auf Grund der fortschreitenden Verringerung der Größe in modernsten Halbleiterbauelementen ist jedoch die Schichtdicke des verspannten dielektrischen Materials durch die Abscheideeigenschaften der plasmaunterstützten CVD-Techniken und durch die resultierende anspruchsvolle Oberflächentopographie beschränkt, die durch die Gateelektrodenstrukturen der Transistorelemente hervorgerufen wird, insbesondere, wenn dicht gepackte Bauteileelemente betrachtet werden. Ferner wird in einigen konventionellen Vorgehensweisen ein sogenanntes „Doppelverspannungsschichtenverfahren” angewendet, in welchem ein kompressiv verspanntes dielektrisches Material über dem p-Kanaltransistor angeordnet wird, während ein zugverspanntes dielektrisches Material über dem n-Kanaltransistor angeordnet wird, wodurch aufwendige Maskierungs- und Strukturierungsschemata erforderlich sind, die ebenfalls eine geringere Schichtdicke notwendig machen, um durch Abscheidung und Strukturierung hervorgerufene Unregelmäßigkeiten, etwa Hohlräume, unerwünschte Materialreste und dergleichen zu vermeiden.
  • Bei der weiteren Größenreduzierung der Bauelemente insbesondere in komplexen Halbleiterbauelementen erreicht der Abstand zwischen benachbarten Gateelektrodenstrukturen Werte von ungefähr 40 nm und weniger, wodurch eine weitere Verringerung der Dicke der Kontaktätzstoppschichten erforderlich ist, insbesondere wenn durch Abscheidung hervorgerufene Unregelmäßigkeiten zu vermeiden sind. Für gegebene Abscheiderezepte für Siilziumnitridmaterialien, die zu inneren Verspannungspegeln in den oben angegebenen Anordnungen für zugverspannte und kompressiv verspannte Materialien führen, kann folglich die gesamte Effizienz der Doppelverspannungsschichtenverfahren deutlich abnehmen, wodurch diese Vorgehensweise weniger attraktiv sind, insbesondere wenn der hohe Grad an Prozesskomplexität berücksichtigt wird, der beim Abscheiden und Strukturieren der unterschiedlich verspannten Ätzstoppmaterialien auftritt. Aus diesem Grunde wird ein effizienter verformungsinduzierender Mechanismus für eine Art an Transistoren beibehalten, beispielsweise für p-Kanaltransistoren, die einen hohen kompressiven Verspannungspegel in dem Siliziumnitridmaterial erfordern, wohingegen der innere Verspannungspegel des Siliziumnitridmaterials, das über n-Kanaltransistoren angeordnet ist, effizient „relaxiert” wird, indem ein maskierter Ionenimplantationsprozess auf der Grundlage geeigneter Implantationssorten, etwa mittels Xenon, Germanium und dergleichen durchgeführt wird. Während des Ionenbeschusses erzeugen die schweren Xenon- oder Germaniumsubstanzen schwere Schäden in der Molekularstruktur des kompressiv verformten verspannten Siliziumnitridmaterials, indem beispielsweise die entsprechende Verbindung innerhalb des dielektrischen Materials zerstört werden. Andererseits für der schwere Ioneneschuss auch zu weiteren Unregelmäßigkeiten, etwa zu einer Teilchenkontamination durch Herausschlagen von Material aus freiliegenden Materialoberflächenbereichen und dergleichen. Auf Grund der Natur des Ionenbeschusses müssen ferner die Implantationsparameter, etwa Energie und Dosis, in der Weise ausgewählt werden, um die Implantationssorte im Wesentlichen auf das betrachtete dielektrische Material zu beschränken, was jedoch sehr schwer ist, auf Grund der ausgeprägten Oberflächentopographie und der Variabilität der Eindringtiefe während eines Implantationsprozesses. Beispielsweise führt eine geringere Implantationsenergie zu einer weniger effizienten Verformungsrelaxation, während eine erhöhte Implantationsenergie eine Verringerung des Transistorleistungsverhaltens hervorrufen kann, etwa durch den Einbau einer größeren Menge an Implantationsstoffen in anderen Bauteilbereichen, durch Modifizieren der Oberflächenstruktur von Materialschichten, etwa von Halbleitergebieten, von Metallsilidgebieten, und dergleichen.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Verfahren und Halbleiterbauelemente, in denen der Verspannungspegel dielektrischer Materialien eingestellt werden kann, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung Halbleiterbauelemente und Techniken, in denen der innere Verspannungspegel dielektrische Materialien, etwa von silizium- und stickstoffenthaltenden Materialien, effizient auf der Grundlage von Strahlung, etwa von Ultraviolettstrahlung, eingestellt wird, die eine Neukonfiguration der Molekularstruktur in Gang setzt, beispielsweise durch Erzeugen zusätzlicher Silizium/Stickstoff-Verbindungen, während der Einfluss der Strahlung auf andere Materialien deutlich kleiner ist im Vergleich zu konventionell angewendeten Implantationssorten, etwa Germanium, Xenon und dergleichen. In einigen anschaulichen hierin offenbarten Aspekten wird die Menge an Wasserstoff innerhalb des siliziumnitridbasierten Materials effizient verringert, indem ein gewünschter Bereich des dielektrischen Materials der Einwirkung einer geeigneten Strahlung, etwa Ultraviolettstrahlung, ausgesetzt wird, so dass zusätzliche Silizium/Stickstoffverbindungen innerhalb des bestrahlten Materialbereichs erzeugt werden. Folglich wirkt die Strahlung so, dass ein anfänglicher innerer Verspannungspegel zunehmend in die Richtung der Zugspannung „verschoben” wird, wobei der schließlich erreichte Verspannungspegel des bestrahlten Materialbereichs auf der Grundlage des anfänglichen Verspannungspegels auf der Grundlage der Parameter des Strahlungsprozesses eingestellt werden kann. Folglich kann ein anfänglicher Verspannungspegel eines dielektrischen Materials effizient auf der Grundlage von Strahlung strukturiert werden, indem beispielsweise geeignete Masken verwendet werden und/oder indem ein geeignetes Abtastschema angewendet wird, um einen Strahlungsfleck zu erzeugen, ohne dass im Wesentlichen zusätzliche Schäden in Form von Teilchenkontamination und dergleichen auftreten. Folglich kann in anspruchsvollen Anwendungen, in denen die gesamte Bauteilgeometrie eine reduzierte Dicke einer Kontaktätzstoppschicht erfordert, ein effizienter verformungsinduzierender Mechanismus ohne Erfordernis komplexer Ionenimplantationsprozesse angewendet werden, wobei auch komplexe Strukturierungsschemata vermieden werden, selbst wenn dielektrische Schichten mit unterschiedlicher innerer Verspannung vorzusehen sind.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst einen ersten Transistor, der in und über einem ersten Halbleitergebiet gebildet ist, und umfasst einen zweiten Transistor, der in und über einem zweiten Halbleitergebiet gebildet ist. Des weiteren umfasst das Halbleiterbauelement eine dielektrische Schicht, die über und zwischen dem ersten und dem zweiten Transistorelement ausgebildet ist, wobei die dielektrische Schicht einen ersten Bereich, der über dem ersten Halbleitergebiet gebildet ist, und einen zweiten Bereich, der über dem zweiten Halbleitergebiet gebildet ist, aufweist. Der zweite Bereich besitzt eine innere kompressive Verspannung, die höher ist als eine innere kompressive Verspannung des ersten Bereichs der dielektrischen Schicht. Ferner besitzen der erste und der zweite Bereich nahezu das gleiche Verhältnis von Silizium zu Sauerstoff.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer dielektrischen Schicht über einem ersten Halbleitergebiet und einem zweiten Halbleitergebiet eines Halbleiterbauelements. Das Verfahren umfasst ferner das selektive Beaufschlagen eines ersten Bereichs der dielektrischen Schicht über dem ersten Halbleitergebiet mit Strahlung, während ein Beaufschlagen eines zweiten Bereichs der dielektrischen Schicht über dem zweiten Halbleitergebiet mit Strahlung im Wesentlichen vermieden wird. Ferner erzeugt die Strahlung zusätzliche Siliziumstickstoffverbindungen in dem beaufschlagten ersten Bereich der dielektrischen Schicht.
  • Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden eines dielektrischen Materialschicht über und benachbart zu einer Gateelektrodenstruktur des Transistors des Halbleiterbauelements. Das Verfahren umfasst ferner das Einstellen eines Verspannungspegels zumindest eines Bereichs der dielektrischen Materialschicht durch Beaufschlagen des mindestens einen Bereichs des dielektrischen Materials mit Ultraviolettstrahlung, die zusätzliche Silizium- und Stickstoffverbindungen in dem Bereich der dielektrischen Materialschicht erzeugen.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen und/oder in der folgenden detaillierten Beschreibung definiert, die mit Bezugnahme der begleitenden Zeichnungen besser verstanden werden kann, in denen:
  • 1a schematisch die Molekularstruktur eines Bereichs eines siliziumnitridbasierten dielektrischen Materials mit einer gewissen Menge an Wasserstoff zeigt, wodurch eine kompressive innere Verspannung hervorgerufen wird;
  • 1b schematisch den Bereich des dielektrischen Materials bei Beaufschlagung mit Strahlung, etwa mit Ultraviolettstrahlung, zeigen, um zusätzliche Silizium/Stickstoffverbindungen zu schaffen, woraus sich eine weniger kompressive oder eine innere Zugverspannung ergibt;
  • 2a bis 2d schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, um einen verformungsinduzierenden Mechanismus für Transistoren unterschiedlicher Leitfähigkeitsart auf Grundlage einer dielektrischen Deckschicht zu implementieren, die selektiv mit Strahlung gemäß anschaulicher Ausführungsformen beaufschlagt wird;
  • 2e schematisch eine Draufsicht eines Halbleiterbauelements mit Bauteilgebieten zeigt, die „global” mit Strahlung beaufschlagt werden, um eine globale Verspannung eines dielektrischen Materials gemäß noch weiterer anschaulicher Ausführungsformen einzustellen; und
  • 2f bis 2h schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, in denen der Verspannungspegel spezieller Elemente auf der Grundlage von Ultraviolettstrahlung gemäß noch weiterer anschaulicher Ausführungsformen eingestellt wird.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen beschrieben dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diverse Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Gemäß den hierin offenbarten Prinzipien werden Halbleiterbauelemente und Fertigungstechniken bereitgestellt, in denen die verformungsinduzierende Wirkung, die durch ein dielektrisches Material hervorgerufen wird, das über einem Halbleitergebiet gebildet ist, effizient lokal eingestellt werden kann, indem eine geeignete Strahlung, etwa UV-Strahlung, angewendet wird, um damit in lokal selektiver Weise die Molekularstruktur des anfänglich abgeschiedenen dielektrischen Materials zu modifizieren, ohne jedoch andere Materialien zu beeinflussen oder ohne zusätzliche Kontaminationen zu erzeugen, wie sie typischerweise mit Ionenimplantationsprozessen verknüpft sind. Es ist gut bekannt, dass gut etablierte dielektrische Materialien mit Silizium und Stickstoff auf der Grundlage plasmaunterstützter Abscheiderezepte aufgebracht werden, in denen Prozessparameter, insbesondere der Ionenfluss während der eigentlichen Abscheidung zum Einbau einer mehr oder minder großen Menge an Wasserstoff führt, wodurch ebenfalls die Möglichkeit geschaffen wird, den anfänglichen Verspannungspegel des Materials beim Abscheiden einzustellen. Beispielsweise kann durch den Einbau von Wasserstoff in ein Siliziumnitridmaterial während des Abscheidens eine Vielzahl innerer Silizium/Stickstoffverbindungen auf Grund der Anwesenheit der Wasserstoffsorte nicht hergestellt werden, wodurch die natürliche Molekularstruktur gestört wird und wodurch ein ausgeprägter kompressiver Spannungspegel in dem Siliziumnitridmaterial hervorgerufen wird. Beim Beaufschlagen des Siliziumnitridmaterials mit geeigneter Strahlung kann Wasserstoff aus dem Siliziumnitridbasismaterial in einem mehr oder minder ausgeprägten Maße abhängig von den Prozessparametern „herausgetrieben” werden, so dass zusätzliche Silizium/Stickstoff-Verbindungen zunehmend erzeugt werden, wodurch eine Verschiebung des anfänglichen Verspannungspegels „in Richtung” der Zugverspannung erreicht wird, was somit zu einer ausgeprägten Verringerung des anfänglichen kompressiven Verspannungspegels führen kann, oder wodurch eine im Wesentlichen spannungsneutrale Materialkonfiguration geschaffen wird. In anderen Fällen wird sogar ein ausgeprägter Zugverspannungspegel erreicht, indem eine geeignete Belichtungsdosis an UV-Strahlung angewendet wird.
  • Durch Anwendung dieses Konzepts auf anspruchsvolle Halbleiterbauelemente wird ein effizienter verformungsinduzierender Mechanismus während diverser Fertigungsphasen eingerichtet, beispielsweise bei der Herstellung geeigneter dielektrischer Materialien, etwa in Form eines Siliziumnitridbasismatrials, das als eine Abstandshalterschicht und dergleichen verwendet werden kann, wobei das Material auf der Grundlage gut etablierter Prozessparameter aufgebracht wird und nachfolgend im Hinblick auf seinen lokalen inneren Verspannungspegel eingestellt wird. In anderen Fällen wird ein Teil eines dielektrischen Zwischenschichtmaterials, etwa eine Kontaktätzstoppschicht, mit einem gewünschten inneren Verspannungspegel vorgesehen, der dann auf der Grundlage von Strahlung „strukturiert” wird, selbst bei anspruchsvollen Oberflächentopographien, ohne dass im Wesentlichen andere Bauteilbereiche unerwünscht beeinflusst werden oder ohne dass die Teilchenkontamination erhöht wird, wie dies häufig in konventionellen Strategien der Fall ist, die auf Ionenbeschuss basieren. Da die Energiedichte und die integrierte Energiedichte oder Dosis der diversen Strahlungsquellen, etwa Ultraviolettlaser, Strahlungsquellen mit Leuchtmitteln, und dergleichen effizient gesteuert und eingestellt werden können, wird auch eine bessere Prozessgleichmäßigkeit beim Einstellen des inneren Verspannungspegels von dielektrischen Materialien, etwa von siliziumnitridbasierten Materialien, erreicht. Beispielsweise können Gewichtungsanlagen, die Ultraviolettstrahlung bereitstellen, etwa konventionelle Lithographieanlagen, angewendet werden, wobei die lokale Strukturierung des inneren Verspannungspegels des dielektrischen Materials innerhalb eines Chipgebiets bewerkstelligt werden kann, indem eine Belichtungsmaske gebildet wird, die ein absorbierendes oder reflektierendes Material oder einen Materialbereich aufweisen kann, um damit die Beaufschlagung unerwünschter Teile des Chipgebiets zu reduzieren oder zu vermeiden. In ähnlicher Weise können UV-Prozessanlagen auf der Grundlage von UV-Leuchten verwendet werden. In anderen Fällen kann die Strahlungsquelle selbst zum lokalen Strukturieren des inneren Verspannungspegels in einer mehr oder minder ausgeprägten lokalen Weise innerhalb eines einzelnen Chipgebiets verwendet werden, wobei von dem räumlichen Auflösungsvermögen der Strahlungsquelle abhängt, während in anderen Fällen eine globale Strukturierung erreicht wird, indem beispielsweise geeignete Abtragungsschemata zum Lenken eines Laserstrahlflecks oder eines anderen Strahlungsfleckes über vorgewählte Bereiche eines Chipgebiets angewendet werden. In anderen Fallen wird eine feine lokale Auflösung des Verspannungsstrukturierungsmechanismus mit einer globaleren Strukturierung kombiniert, indem ein geeignetes Abtastschema in Verbindung mit geeigneten Belichtungsmasken nach Bedarf eingesetzt wird. Folglich ist eine Vielzahl an Steuerungsmechanismen und Strahlungsquellen zum Bestrahlen vorgewählter Bereiche eines dielektrischen Materials mit einer gut definierten Bestrahlungsdosis verfügbar, um damit den gewünschten Grad an Rekonfiguration der Molekularstruktur zu erreichen, das wiederum eng mit dem inneren Verspannungspegel korreliert ist.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei die 1a und 1b ein vereinfachtes Modell der Rekonfiguierung der Molekularstruktur auf der Grundlage von Strahlung zum Erzeugen zusätzlicher Silizium/Stickstoffverbindung zeigen, während die 2a bis 2h schematisch Querschnittsansichten von Halbleiterbauelementen und diverser Fertigungsphasen beim Einstellen des inneren Verspannungspegels dielektrischer Materialien zeigen.
  • 1a zeigt schematisch ein dielektrisches Material 120 auf molekularer Ebene, das Siliziumatome 121 und Stickstoffatome 122 aufweist, die grob der stoichiometrischen Formel Si3N4 entsprechen. Ferner ist mindestens eine weitere Sorte 123, etwa Wasserstoff, in dem dielektrischen Material 120 zu einem gewissen Grade eingebaut, der auf der Grundlage von Abscheideparametern eingestellt werden kann, wenn ein siliziumnitridbasiertes dielektrisches Material auf der Grundlage gut etablierter plasmaunterstützter Abscheiderezepte hergestellt wird. Zu beachten ist, dass der Einfachheit halber dielektrisches Material, das im Wesentlichen Silizium 121 und Stickstoff 122 aufweist, auch als ein Siliziumnitridmaterial bezeichnet wird, unabhängig von dem eigentlichen Wasserstoffanteil. Wie zuvor erläutert ist, kann der innere Verspannungspegel des dielektrischen Materials 120 auf der Grundlage der Abscheidebedingungen während eines plasmaunterstützten Abscheideprozesses eingestellt werden, indem beispielsweise der Grad an Ionenbeschuss eingestellt wird, d. h. die resultierende Bechleunigungsspannung zwischen der Abscheidumgebung und einer Substratoberfläche bei vorgegebenen anderen Prozessparametern, etwa Druck, Temperatur, Gasdurchflussraten und dergleichen. Während des plasmaunterstützten Abscheideprozesses wird folglich eine mehr oder minder ausgeprägte Menge an Wasserstoff 123 eingebaut und kann somit N-H-Bindungen und Si-H-Bindungen bilden, die wiederum zu N-H/Si-H-Bindungen führen, die somit eine „reguläre” N-Si-Bindung 124 ersetzen. Folglich besitzt die Molekularstruktur eine Konfiguration, die zu einer gewissen kompressiven Verspannung abhängig von der Menge des Wasserstoffs 123 führt, die in dem Siliziumnitridbasismaterial eingebaut ist. Wie zuvor angegeben ist, kann auf diese Weise eine sehr hohe kompressive Verspannung von bis zu 3 GPa und höher erreicht werden.
  • 1b zeigt schematisch das dielektrische Material 120, wenn es der Einwirkung von Strahlung 125 ausgesetzt wird, die ausreichend Energie besitzt, um die N-H-Bindungen, die Si-H-Bindungen, die NH-SiH-Bindungen aufzubrechen, um schließlich eine gewisse Menge des zuvor eingebauten Wasserstoffs 123 zu entfernen. Beispielsweise ist Ultraviolettstrahlung mit einer Wellenlänge von 350 nm und weniger geeignet, um ausreichend Energie zu deponieren, um damit effizient Wasserstoff zu entfernen, wodurch die Molekularstruktur zu einem gewissen Grade in Abhängigkeit von Energie und Dosis der Strahlung 125 neu konfiguriert wird, um damit zusätzliche N-Si-Bindungen, etwa die Bindung 124, zu schaffen. Folglich erhält in globaler Sicht das dielektrische Material 120 eine gewisse Menge zusätzlicher N-Si-Bindungen, die zu einem gewissen Grade an Rekonfiguration führen, wodurch dem Material 120 eine „Zugverspannungskomponente” verliehen wird. Abhängig von dem anfänglichen Verspannungspegel und damit von der anfänglichen Menge an Wasserstoff im Material 120 nach dem Abscheiden wird der anfängliche Spannungspegel in „Richtung der Zugverspannung” verschoben. Auf diese Weise kann eine anfängliche kompressive Verspannung kompensiert werden oder kann zu einem Zugverspannungspegel verschoben werden, wobei zu beachten ist, dass eine Zugverspannungsbedingung eine Materialzusammensetzung mit einem deutlich geringen Grade an N-H/Si-H-Bindungen repräsentiert. Da bei einem vorgegebenen anfänglichen Verspannungspegel kann somit die Beaufschlagung mit Strahlung 125 einen effizienten Steuerungsmechanismus bieten, um einen endgültig gewünschten Verspannungspegel im Material 120 einzustellen, indem die Bestrahlungsdosis bei einer vorgegebenen Wellenlänge oder Wellenlängenverteilung der Strahlung und dergleichen gesteuert wird. Wie nachfolgend detaillierter erläutert ist, kann eine gewünschte anfängliche Verspannung bereitgestellt werden, die lokal in Richtung der Zugverspannung verschoben wird, bis ein zweiter gewünschter Verspannungspegel erreicht ist. Es sollte beachtet werden, dass der anfängliche Verspannungspegel nicht notwendiger Weise eine kompressive Verspannung repräsentiert, sondern auch als eine anfängliche Zugverspannung vorgesehen werden kann, beispielsweise auf der Grundlage geeigneter Abscheidebedingungen, und der Verspannungspegel kann weiter in Richtung der Zugverspannung bei Beaufschlagung mit der Strahlung 125 verschoben werden, wobei bei Bedarf eine lokale Strukturierung des Zugverspannungspegels auf der Grundlage eines geeigneten Maskierungsschemas, eines Abtastschemas oder einer Kombination davon erreicht werden kann.
  • Somit besitzen die Materialien 120 vor und nach der Einwirkung der Strahlung 125 im Wesentlichen das gleiche Verhältnis von Stickstoff zu Silizium und unterscheiden sich lediglich in ihrem Wasserstoffgehalt. Somit wird ein Unterschied in der Molekularstruktur erreicht, ohne dass der Einbau einer zusätzlichen Sorte, etwa von Xenon, Germanium und dergleichen erforderlich ist, um einen Verspannungsrelaxationsprozess auszuführen, wie er häufig in konventionellen Strategien eingesetzt wird, wie dies auch zuvor erläutert ist. Es sollte beachtet werden, dass in anderen Fällen eine zusätzliche Sorte, etwa Kohlenstoff in das dielektrische Material 120 eingebaut werden kann, beispielsweise mit dem Anteil von ungefähr 5 Atomprozent und mehr, wobei eine ähnlicher Mechanismus in Bezug zu dem 1a und 1b zu einer Rekonfiguration der Molekularstruktur führt, um damit den gewünschten endgültigen Verspannungspegel des Materials 120 einzustellen.
  • Ferner können geeignete Prozessparameter für einen Prozess unter Anwendung der Strahlung 125 auf der Grundlage von Experimenten ermittelt werden, in denen diverse Prozessbedingungen, etwa Strahlungszeit und somit Dosis für eine gegebene Strahlungsquelle auf dielektrische Materialien 120 mit unterschiedlichen anfänglichen inneren Verspannungspegeln angewendet werden. Beim Bestimmen des endgültigen Verspannungspegels kann somit eine gewünschte Korrelation zwischen einem Anfangsverspannungspegel und den jeweiligen Bestrahlungsbedingungen ermittelt werden, um damit in korrekter Weise die gewünschte endgültige Verspannung bei Massenproduktionsbedingungen einzustellen. Beispielsweise sind effiziente Strahlungsquellen, etwa Laser, Lithographieanlagen, UV-Prozessanlagen mit Leuchtmitteln und dergleichen gut verfügbar in einer Fertigungsstätte für komplexe Mikrostrukturbauelemente und Halbleiterbauelemente, die somit effizient zum Bereitstellen der Strahlung 125 verwendet werden können, ohne dass zusätzliche Geräteressourcen erforderlich sind. In einigen anschaulichen Ausführungsformen wird die „Strahlung” 125 auch in Form des Elektronenbeschusses bereitgestellt, wobei eine Beschleunigungsspannung in geeigneter Weise so ausgewählt wird, dass die gewünschte Rekonfiguration des dielektrischen Materials 120 erfolgt. Beispielsweise kann ein „Elektronenschauer” oder ein mehr oder minder lokal beschränkter Elektronenstrahl als Strahlung 125 abhängig von den Erfordernissen im Hinblick auf den gesamten Prozessdurchsatz, die räumliche Auflösung, und dergleichen verwendet werden. Daher ist in dieser Anmeldung der Begriff „Strahlung” so zu verstehen, dass er elektromagnetische Strahlung mit ausreichend kleiner Wellenlänge umfasst, um die strukturelle Rekonfiguration, wie sie zuvor beschrieben ist, in Gang zu setzen, und es soll auch jede Art von Elektronenbeschuss mit eingeschlossen sein, die ebenfalls einer strukturellen Rekonfiguration führt, wie dies zuvor mit Bezug zu den 1a und 1b beschrieben ist, sofern nicht eine spezielle Art an Strahlung explizit in einer der Ausführungsformen der vorliegenden Erfindung genannt ist.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200, das ein Substrat 201, etwa ein Halbleitersubstrat, ein isolierendes Substrat und dergleichen aufweist, über welchem eine Halbleiterschicht 203, etwa eine siliziumbasierte Schicht, eine Silizium/Germanium-Schicht und dergleichen gebildet ist. Wie zuvor angegeben ist, kann die Ladungsträgerbeweglichkeit in kristallinen Materialien auf Siliziumbasis wesentlich auf der Grundlage einer gewissen Verformungskomponente modifiziert werden, und somit erhalten siliziumbasierte Materialien bessere elektronische Eigenschaften, indem eine spezielle Verformungskomponente darin erzeugt wird, so dass die Anwendung des verformungsinduzierenden Mechanismus auf der Grundlage dielektrischer Materialien, die über einem Halbleitermaterial gebildet sind, äußerst vorteilhaft auf siliziumbasierte Materialien angewendet werden kann. Es sollte jedoch beachtet werden, dass die Halbleiterschicht 203 aus einem beliebigen geeigneten Halbleitermaterial aufgebaut sein kann, wenn das Anwenden einer Verformung in lokal beschränkter Weise als vorteilhaft erachtet wird. In der gezeigten Ausführungsform ist ferner eine vergrabene isolierende Materialschicht 202, etwa in Form eines Siliziumdioxidmaterials, eine Siliziumnitridmaterials und dergleichen zwischen dem Substrat 201 und der Halbleiterschicht 203 vorgesehen, wodurch eine SOI-(Silizium- oder Halbleiter-auf-Isolator-)Konfiguration gebildet wird. In anderen Fallen wird die vergrabene isolierende Schicht 202 weggelassen, zumindest lokal in einigen Bauteilbereichen des Bauelements 200, wie dies auch nachfolgend detaillierter beschrieben ist. Die Halbleiterschicht 202 enthält Halbleitergebiete 203a, 203b, die als Gebiete zu verstehen sind, in und über welchem ein oder mehrere Halbleiterschaltungselemente, etwa Transistoren und dergleichen herzustellen sind. In diesem Sinne werden die Halbleitergebiete 203a und 203b auch als aktive Gebiete bezeichnet, die lateral durch geeignete Isolationsstrukturen (nicht gezeigt), etwa flache Grabenisolationen und dergleichen, abgegrenzt sind. Somit kann der Verformungspegel in den Halbleitergebieten 203a, 203b oder zumindest in Bereichen davon, etwa in Gebieten 252, die auch als Kanalgebiete 252 in der gezeigten Ausführungsform bezeichnet sind, zu besseren elektronischen Eigenschaften, etwa ein erhöhten Ladungsträgerbeweglichkeit und dergleichen führen. Zu diesem Zweck ist eine dielektrische Schicht 220 über den Halbleitergebieten 203a, 203b gebildet, die in der gezeigten Ausführungsform eine im Wesentlichen zusammenhängende Materialschicht mit einem im Wesentlichen gleichmäßigen Verspannungspegel 220s repräsentiert, etwa als kompressive Verspannung, als eine im Wesentlichen neutrale Verspannung oder als eine Zugverspannung. Beispielsweise wird die dielektrische Schicht 220 in Form eines siliziumnitridbasierten Materials vorgesehen, d. h. als ein dielektrisches Material mit Silizium und Stickstoff in Verbindung mit einem gewissen Anteil an Wasserstoff, wie dies auch zuvor mit Bezug zu der Schicht 120 erläutert ist, die in den 1a und 1b beschrieben ist. In anspruchsvollen Anwendungen wird eine Dicke der Schicht 220 ungefähr 50 nm und weniger, wobei dies von der gesamten Oberflächentopographie des Bauelements 200 in einer Fertigungsphase vor dem Abscheiden der Schicht 220 abhängt. Beispielsweise ist eine Dicke von 40 nm, 20 nm und weniger in Halbleiterbauelementen erforderlich, in denen ein minimaler Abstand zwischen benachbarten Schaltungsstrukturelementen, etwa von Gateelektrodenstrukturen 251, kleiner ist als ungefähr 100 nm. In diesen Fällen ist die Schicht 220 unter sehr beschränkenden Abscheidebedingungen aufgebracht, wobei zusätzliche Materialien, etwa Ätzstoppmaterialien und dergleichen die resultierende Verformungsübertragungseffizienz beeinflussen, so dass komplexe Strukturierungsschemata zum Bereitstellen von Schichtbereichen mit unterschiedlichen inneren Verspannungspegeln über den Halbleitergebieten 203a, bzw. 203b nicht anwendbar sind. Es sollte jedoch beachtet werden, dass die hierin offenbarten Prinzipien auch auf weniger kritische Bauelemente angewendet werden können, in denen eine größere Schichtdicke aufgebracht werden kann und/oder in denen die Schicht 220 mit unterschiedlichen inneren Verspannungspegeln über unterschiedlichen Halbleitergebieten aufgebracht wird, möglicherweise in Verbindung mit zusätzlichen Ätzstopp- oder Ätzsteuermaterialien.
  • Ferner sind in der gezeigten Ausführungsform Schaltungselemente 250a, 250b in Form von Feldeffekttransistoren in und über den Halbleitergebieten 203a bzw. 203b gebildet. In der gezeigten Fertigungsphase umfassen die Transistoren 250a, 250 die Gateelektrodenstrukturen 251, die wiederum ein oder mehrere Elektrodenmaterialien 251e oder Platzhaltermaterialien und ein Gateisolationsmaterial 251g enthalten, das das Elektrodenmaterial 251e von dem Kanalgebiet 252 trennt. Es sollte beachtet werden, dass abhängig von den gesamten Prozess- und Bauteilerfordernissen das Elektrodenmaterial 251e Halbleitermaterialien, metallenthaltende Materialien und dergleichen aufweisen kann. In ähnlicher Weise kann das Gateisolationsmaterial 251g ein beliebiges geeignetes dielektrisches Material, etwa konventionelle Dielektrika in Form von Siliziumoxid, Siliziumnitrid und dergleichen und/oder dielektrische Materialien mit großem ε enthalten, die als dielektrische Materialien zu verstehen sind, die eine Dielektrizitätskonstante von 10,0 oder höher besitzen. Des weiteren enthalten die Gateelektrodenstrukturen 251 eine Abstandshalterstruktur 251, die eine geeignete Konfiguration im Hinblick auf einzelne Abstandshalterelemente möglicherweise in Verbindung mit Ätzstoppschichten und dergleichen besitzt. Des weiteren sind Source/Drain-Gebiete 253 in den Gebieten 203a, 203b gebildet und weisen Metallsilizidgebiete 254 auf, um den Kontaktwiderstand der Bauelemente 250a, 250b zu verringern. Es sollte beachtet werden, dass in komplexen Halbleiterauelementen eine Länge des Elektrodenmaterials 251e, d. h. in 2a die horizontale Abmessung, 50 nm und weniger beträgt, etwa 40 nm, 20 nm und dergleichen, wobei dies von dem betrachteten Technologiestandard abhängt. Wie ferner in 2a gezeigt ist, enthalten in einigen Fällen einer oder mehrere Transistoren 250a, 250b einen zusätzlichen verformungsinduzierenden Mechanismus, der in Form einer eingebetteten verformungsinduzierenden Halbleiterlegierung 255 dargestellt ist, die in Form einer Silizium/Germanium-Legierung, einer Silizium/Zinn-Legierung, einer Silizium/Germanium/Zinn-Legierung, einer Silizium/Kohlenstoff-Legierung und dergleichen vorgesehen sein kann. Beispielsweise repräsentiert der Transistor 250b einen p-Kanaltransistor, in welchem eine hohe kompressive Verformungskomponente im Kanalgebiet 252 für ein besseres Transistorleistungsverhalten sorgt. In diesem Falle wird das Material 255 in Form einer Halbleiterlegierung vorgesehen, die eine kompressive Verformung hervorruft, etwa als eine Silizium/Germanium-Legierung, die in einem siliziumbasierten Material eingebettet ist.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage gut etablierter Prozesstechniken entsprechend den gesamten Entwurfsregeln des Bauelements 200 hergestellt werden. Beispielsweise werden nach der Herstellung der aktiven Gebiete 203a, 203b, etwa durch Vorsehen von Isolationsstrukturen und durch Einbau einer grundlegenden Dotierstoffkonzentration das Elektrodenmaterial 251e und Gateisolationsschicht 251g gemäß komplexer Prozesstechniken hergestellt. Beispielsweise wird das Gateisolationsmaterial 251g durch Oxidation in Verbindung mit Abscheidung und dergleichen hergestellt, woran sich das Abscheiden einer oder mehrer geeigneter Elektrodenmaterialien anschließt, die dann auf der Grundlage aufwendiger Lithographie- und Ätztechniken strukturiert werden. Daraufhin wird bei Bedarf das Material 255 in dem Gebiet 203b eingebettet, was bewerkstelligt werden kann, indem Aussparungen gebildet und diese mit dem gewünschten Halbleiterlegierungsmaterial gefüllt werden, während der Transistor 250a maskiert ist. Danach geht die Bearbeitung weiter, indem die Drain- und Sourcegebiete 253 in Verbindung mit der Abstandshalterstruktur 251s unter Anwendung von Implantationsprozessen und geeigneten Maskierungsschemata gebildet werden, um damit das gewünschte Dotierstoffmaterial für die Drain- und Sourcegebiete 253 in den Transistoren 250a, 250b vorzusehen. Während des Implantationsprozesses dient die Abstandshalterstruktur 251s als eine Implantationsmaske, um in geeigneter Weise das laterale und vertikale Dotierstoffprofil zu schaffen. Als nächstes werden die Metallsilizidgebiete 254 bei Bedarf hergestellt, was auf der Grundlage gut etablierter Silizidierungsprozessstrategien erreicht werden kann. Zu beachten ist, dass die Gateelektrodenstruktur 251 von einem geeigneten dielektrischen Material bedeckt sein kann, wenn die Ausbildung eines Metallsilizids in dem Elektrodenmaterial 251e zu vermeiden ist. In anderen Fallen wird auch ein Metallsilizid (nicht gezeigt) in einem Bereich des Elektrodenmaterials 251e erzeugt. Wie zuvor erläutert ist, wird abhängig von der Gesamtstruktur des Halbleiterbauelements 200 eine mehr oder minder ausgeprägte Oberflächentopographie nach der beschriebenen Prozesssequenz in Form der Gateelektrodenstrukturen 251 insbesondere in dicht gepackten Bauteilgebieten hervorgerufen, in denen ein Abstand zwischen den Gateelektrodenstrukturen 251 eine Anpassung der Dicke der Schicht 220 erfordert, um damit durch Abscheidung hervorgerufene Unregelmäßigkeiten, etwa Hohlräume zwischen zwei benachbarten Gatelektrodenstrukturen 251 zu vermeiden. Somit wird die dielektrische Schicht 220 auf der Grundlage geeignet ausgewählter Prozessparameter abgeschieden, wie dies zuvor beschrieben ist, um damit ein gewünschtes konformes Abscheideverhalten zu erhalten und auch um den gewünschten inneren Verspannungspegel 220s zu erreichen. Beispielsweise wird die Schicht 220 direkt auf dem freiliegenden Bereich des aktiven Gebiets 203a hergestellt, d. h. auf dem Metallsilizidgebieten 254 und auf der Gateelektrodenstruktur 251, wodurch die gesamte Verformungsübertragungswirkung von der Schicht 220 in das Kanalgebiet 252 verbessert wird. In der gezeigten Ausführungsform wird der anfängliche Verspannungspegel 220s so gewählt, dass eine Verbesserung der Ladungsträgerbeweglichkeit für den Transistor 250b erreicht wird, was in diesem Beispiel erreicht werden kann, indem ein moderat hoher kompressiver Verspannungspegel vorgesehen wird. Andererseits führt der kompressive Verspannungspegel 220s zu einer Verringerung der Ladungsträgerbeweglichkeit im Transistor 250a, was jedoch kompensiert oder sogar überkompensiert werden kann auf der Grundlage einer lokalen Verschiebung des inneren Verspannungspegels 220s in Richtung einer Zugverspannung, wie dies zuvor mit Bezug zu den 1a und 1b erläutert ist. Es sollte jedoch beachtet werden, dass in anderen Fällen ein anderer geeigneter anfänglicher Verspannungspegel ausgewählt werden kann, der dann lokal gemäß den Bauteilerfordernissen angepasst wird. Beispielsweise wird im Wesentlichen ein neutraler Verspannungspegel angewendet und wird dann in eine Zugverspannung über dem Transistor 250a umgewandelt, um damit ein verbessertes Transistorverhalten zu erreichen, während die anfängliche neutrale Verspannung den Transistor 250b nicht negativ beeinflusst, der einen zusätzlichen verformungsinduzierenden Mechanismus, etwa das eingebettete Halbleiterlegierungsmaterial 255 besitzt. In anderen Fallen wird eine anfängliche Zugverspannung bereitgestellt und wird lokal erhöht, wenn dies für eine Gesamtverbesserung des Verhaltens des Halbleiterbauelements 200 als geeignet erachtet wird.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Bestrahlungsmaske 204 vorgesehen ist, um einen Bereich 220a der Schicht 220, der über dem aktiven Gebiet 203a gebildet ist, freizulassen und damit den Transistor 250a freizulassen, während ein Bereich 220b, der über dem aktiven Gebiet 203b und dem Transistor 250b gebildet ist, abgedeckt ist. Die Strahlungsmaske 204 kann in Form eines beliebig geeigneten Materials vorgesehen werden, um damit das Eindringen der Strahlung in dem Bereich 220b in der nachfolgenden Fertigungsphase wesentlich zu reduzieren. Beispielsweise kann eine Vielzahl an Materialien verwendet werden, die eine ausreichende Strahlungsabsorptionswirkung besitzen, um damit effizient das Eindringen im Bereich 220b zu unterdrücken. In anderen Fällen repräsentiert zumindest ein Teil der Strahlungsmaske 204 ein gut reflektierendes Material, um damit effizient das Eindringen von UV-Strahlung in tiefere Bereiche der Maskenschicht 204 zu vermeiden. Beispielsweise ist die Maske 204 aus einem Material 204a aufgebaut, das im Wesentlichen strukturiert werden kann, ohne dass darunter liegende Material 220 zu beeinflussen, beispielsweise durch Vorsehen eines Polymermaterials, eines Lackmaterials und dergleichen, wobei ein weiteres Material 204b vorgesehen werden kann, beispielsweise in Form eines UV-reflektierenden Materials, etwa in Form einer Metallschicht und dergleichen. Beispielsweise wird eine Vielzahl an Metallmaterialien typischerweise während der Herstellung komplexer Halbleiterbauelemente verwendet und jedes dieser metallenthaltenden Materialien kann effizient zur Herstellung der Schicht 204b eingesetzt werden. Daraufhin wird die entsprechende Maskenschicht oder der Schichtstapel auf Grundlage gut etablierter Lithographietechniken strukturiert, um den Bereich 220a freizulegen. In anderen Fällen werden geeignete dielektrische Materialien, etwa Siliziumdioxid, Siliziumoxinitrid und dergleichen in Verbindung mit einem gut strahlungsabsorbierenden oder reflektierenden Material verwendet, wobei effiziente Strukturierungsstrategien angewendet werden, für eine Vielzahl selektiver Ätzrezepte verfügbar sind, etwa für siliziumnitridbasierte Materialien in Bezug zur Materialschicht 220.
  • 2c zeigt schematisch das Halbleiterbauelement 200, wenn es der Einwirkung der Strahlung 225 unterliegt, die geeignete Eigenschaften besitzt, um eine strukturelle Rekonfiguration in Gang zu setzen, wodurch ebenfalls der anfängliche innere Verspannungspegel geändert wird. In einigen anschaulichen Ausführungsformen wird die Strahlung 225 in Form von Ultraviolettstrahlung mit einer geeigneten Wellenlänge oder einem Wellenlängenbereich vorgesehen, um zusätzliche Si-N-Bindungen durch Entfernen von Wasserstoff zu erzeugen, wie dies auch zuvor mit Bezug zu dem dielektrischen Material 120 unter Bezugnahme zu den 1a und 1b erläutert ist. In ähnlicher Weise können geeignete Prozessbedingungen, d. h. eine geeignete Bestrahlungszeit bei vorgegebener Energiedichte der Strahlung 225, ermittelt werden, wie dies zuvor mit Bezug zu dem Material 120 und der Strahlung 125 erläutert ist. Andererseits kann eine unerwünschte Bestrahlung des Bereichs 220b vermieden oder zumindest deutlich reduziert werden auf Grund der Anwesenheit der Strahlungsmaske 204. Beispielsweise kann die Oberflächenschicht 204b effizient einen wesentlichen Anteil der eintreffenden Strahlung 225 reflektieren, während der verbleibende Bereich der Strahlung effizient innerhalb des Materials 204 absorbiert werden kann, wodurch die verbleibende Strahlung deutlich reduziert wird, die in dem Bereich 220b eindringt. Der Bestrahlungsprozess auf der Grundlage der Strahlung 225 trägt nicht zu einer weiteren Kontamination bei, wie dies typischerweise in konventionellen Strategien der Fall ist, in denen eine Verspannungsrelaxation durch Ionenbeschuss erreicht wird, wie dies zuvor erläutert ist. Während des Bestrahlungsprozesses auf der Grundlage der Strahlung 225 beeinflusst ein Eindringen von Strahlungskomponenten in tiefer liegenden Materialien, etwa die Gateelektrodenstruktur 251 und die Drain- und Sourcegebiete 253 nicht in unerwünschter Weise die Bauteileigenschaften in diesen Bereichen. Beispielsweise bilden die Metallsilizidgebiete 254 eine sehr reflektierende Grenzschicht mit dem darüber liegenden dielektrischen Material 220a, wodurch eine gewisse Menge der anfänglichen Strahlung 225 erneut zurückgeführt wird, was zu einer noch effizienteren Rekonfiguration der Molekularstruktur über den Drain- und Sourcegebieten 253 führt.
  • 2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der die Bestrahlungsmaske 204 (siehe 2c) entfernt ist. Zu diesem Zweck ist eine Vielzahl an selektiven Ätzrezepten verfügbar, wobei die Bereiche 220a, 220b als ein effizientes Ätzstoppmaterial dienen können. Ferner besitzt, wie in 2d gezeigt ist, der Bereich 220a einen modifizierten inneren Verspannungspegel 220t, der in Richtung der Zugverspannung in Bezug auf den anfänglichen Verspannungspegel 220s verschoben ist, der wiederum im Wesentlichen in dem Bereich 220b beibehalten wird. Beispielsweise repräsentiert der Verspannungspegel 220t eine deutlich geringere kompressive Verspannung, wenn der Pegel der Verspannung 220s als ein moderat hoher kompressiver Verspannungspegel eingestellt ist. In anderen Fällen wird ein im Wesentlichen neutraler Verspannungspegel erreicht, während im Weiteren Ausführungsformen ein Zugverspannungspegel durch geeignetes Auswählen der Prozessparameter während der vorhergehenden Bestrahlung des Bereichs 220a erreicht wird, wie dies auch zuvor erläutert ist. Folglich kann eine lokale Einstellung eines dielektrischen Materials, das über den aktiven Gebieten 203a, 203b gebildet ist, bewerkstelligt werden, ohne dass im Wesentlichen zu einer ausgeprägten Bauteilkontamination beigetragen wird oder ohne dass Eigenschaften beeinträchtigt werden, wie dies konventioneller Weise durch eine Implantationssorte, etwa Germanium, Xenon und dergleichen hervorgerufen wird. Da ferner die Prozessparameter während der Bestrahlung des Bereichs 220a mit einem hohen Grad an Genauigkeit eingestellt werden können, wird auch eine besser Gleichmäßigkeit der Leistungseigenschaften des Bauelements 200 erreicht. Da die Prozessparameter innerhalb eines breiten Prozessfensters geändert werden können, beispielsweise im Hinblick auf die Energiedichte, kann auch eine große Bandbreite an unterschiedlichen inneren Verspannungspegeln auf der Grundlage eines einzelnen Abscheidrezepts zum Bereitstellen der Anfangsschicht 220 erreicht werden.
  • 2e zeigt schematisch eine Draufsicht des Halbleiterbauelements 200 gemäß weiterer anschaulicher Ausführungsformen, in denen zusätzlich oder alternativ zu einer lokalen Strukturierung des Verspannungspegels auf der Grundlage einer Bestrahlungsmaske die Strahlung auch in lokal beschränkter Weise vorgesehen wird, wodurch gewisse Bauteilbereiche selektiv bestrahlt werden, wobei die räumliche Auflösung der lokal beschränkten Bestrahlung durch das Auflösevermögen einer entsprechenden Belichtungsanlage vorgegeben ist. Wie gezeigt umfasst das Bauelement 200 mehrere Bauteilbereiche 203c, 203d und 203e, die innerhalb eines einzelnen Chipbereichs des Bauelements 200 angeordnet sind. Es sei weiterhin beispielsweise angenommen, dass die Bauteilbereiche 203c, 203d eine Anpassung des inneren Verspannungspegels eines dielektrischen Materials (nicht gezeigt) erfordern, etwa der dielektrischen Schicht 220, wie sie zuvor mit Bezug zu den 2a bis 2d beschrieben ist. Andererseits erfordert der Bauteilbereich 203e keine Verspannungsmodifizierung und somit sollte dieser Bereich beim Beaufschlagen mit Strahlung ausgeschlossen sein. Bei Bedarf können ein oder mehrere Gebiete 203c, 203d Halbleitergebiete, etwa die Gebiete 203a, 203b aufweisen, die eine selektive Bestrahlung/Nicht-Bestrahlung erfordern, die jenseits des Auflösungsvermögens einer Belichtungsanlagen liegen, wodurch eine Bestrahlungsmaske erforderlich ist, etwa die Maske 204, wie sie zuvor mit Bezug zu 2c erläutert ist. In anderen Fällen ist eine entsprechende „Feinstrukturierung” in Bezug auf die Beaufschlagung mit Strahlung in den Gebieten 203c, 203d nicht erforderlich.
  • Nach dem Abscheiden des dielektrischen Materials mit dem grundlegenden inneren Verspannungspegel wir ein Strahlungsfleck 225c mit lateral beschränkten Abmessungen erzeugt, beispielsweise mittels einer geeigneten Strahlungsquelle, etwa einem Lasersystem mit geeignetem optischen System und dergleichen, in Verbindung mit einem geeigneten Abtastsystem, das auf der Grundlage eines geeigneten Abtastschemas gesteuert wird. Folglich wird der Strahlfleck 225c über das Gebiet 203c gemäß einem entsprechenden Abtastmuster 226 geführt, um das Gebiet 203c mit einer gewünschten Bestrahlungsdosis zu beaufschlagen. Auf der Grundlage einer gegebenen Energiedichte des Strahls 225c kann somit die wirksame Belichtungsdosis auf Basis der Abtastgeschwindigkeit bereitgestellt werden, wodurch eine zeiteffiziente Einstellung des schließlich gewünschten Verspannungspegels eines entsprechenden dielektrischen Materials möglich ist. Der Strahlfleck 225c kann innerhalb des Gebiets 203d ebenfalls positioniert werden und kann über dieses Gebiet gemäß einem spezifizierten Abtastschema 226 geführt werden, wobei Parameter so gewählt sind, dass der gewünschte Grad an Verspannungsmodifizierung im Gebiet 203d erreicht wird, der sich von dem Grad der Modifizierung im Gebiet 203c unterscheiden kann. Zu beachten ist, dass der Grad an Verspannungsmodifizierung auch eingestellt werden kann, indem die Energiedichte des Strahlflecks 225c verändert wird, beispielsweise durch Variieren der Größe bei vorgegebener Energiedichte eines zu Grunde liegenden Strahls und dergleichen, wenn dies gewünscht ist. Folglich können die Gebiete 203c, 203d selektiv mit einer geeigneten Strahlungsdichte beaufschlagt werden, wodurch eine effiziente lokale Anpassung eines inneren Verspannungspegels möglich ist, ohne dass eine zusätzliche Maske erforderlich ist, wenn die Gebiete 203c, 203d keine Feinstrukturierung des Gebiets internen Verspannungspegels erfordern.
  • Mit Bezug zu den 2f bis 2h werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen die Verspannungseinstellung auf der Grundlage von Strahlung in einer frühen Fertigungsphase ausgeführt wird.
  • 2f zeigt schematisch das Halbleiterbauelement 200, das das Substrat 201 und die Halbleiterschicht 203, die über der Schicht 201 gebildet ist, umfasst, so dass eine „Vollsubstratkonfiguration” erzeugt wird, d. h. eine Konfiguration, in der die Halbleiterschicht 203 auf einem kristallinen Material des Substrats 201 gebildet ist. Des weiteren ist ein aktives Halbleitergebiet 203f vorgesehen, innerhalb der Schicht 203, beispielsweise durch Bereitstellen einer Isolationsstruktur 203i, die lateral das aktive Gebiet 203f begrenzt. Ein Transistor 250f in einer Zwischenfertigungsphase ist teilweise in und über dem aktiven Gebiet 203f gebildet, und weist eine Gateelektrodenstruktur 251 und Drain- und Sourceerweiterungsgebiete 253e auf. Ferner ist eine Abstandsschicht 251l, etwa ein Siliziumnitridmaterial, über der Gateelektrodenstruktur 251 und dem aktiven Gebiet 203f gebildet, und besitzt einen geeigneten inneren Verspannungspegel, etwa eine kompressive Verspannung, einen im Wesentlichen neutralen Verspannungspegel oder eine Zugverspannung. Bei Bedarf ist eine Ätzstoppbeschichtung 251k, etwa ein Siliziumdioxidmaterial, unter der Abstandsschicht 251f gebildet.
  • Im Hinblick auf Fertigungstechniken zur Herstellung des Hableiterbauelements 200, wie es in 2f gezeigt ist, werden ebenfalls gut etablierte Prozesstechniken angewendet, um die Isolationsstruktur 203i und die Gateelektrodenstruktur 251 zu erzeugen. Die Erweiterungsgebiete 253e können hergestellt werden, indem gut etablierte Implantationstechniken ausgeführt werden, woran sich das Abscheiden der Schichten 251k, 251l anschließt, was auf der Grundlage plasmaunterstützter Abscheidetechniken, thermisch aktivierter Abscheidetechniken und dergleichen gelingt. Es sollte beachtet werden, dass ein innerer Verspannungspegel der Schicht 251l so gewählt werden kann, dass die gewünschten Verformungseigenschaften in anderen Transistorelementen erreicht wird, während der Transistor 250f einen anderen inneren Verspannungspegel erfordert. In einigen anschaulichen Ausführungsformen wird vor dem Modifizieren des Verspannungspegels des Materials 251l die Abstandshalterschicht 251l auf der Grundlage gut etablierter Ätztechniken strukturiert.
  • 2g zeigt schematisch das Bauelement 200 mit der Abstandshalterstruktur 251s, die aus den Schichten 251l, 251k aus 2f hergestellt ist. Das Bauelement 200 wird ferner einem Implantationsprozess 205 unterzogen, um damit die Dotierstoffsorte einzuführen, wie sie für die Herstellung der Drain- und Sourcegebiete 253 erforderlich ist. Zu beachten ist, dass bei Bedarf andere Bauteilbereiche mittels einer Implantationsmaske abgedeckt werden, um damit einen unerwünschten Einbau der Dotierstoffsorte in diese Bereiche zu vermeiden.
  • 2h zeigt schematisch das Halbleiterbauelement 200, wenn es mit der Strahlung 225 beaufschlagt wird, um den inneren Verspannungspegel der Abstandshalterstruktur 251s zu modifizieren. Wie zuvor erläutert ist, wird eine Rekonfiguration der Molekularstruktur auf der Grundlage der Strahlung 225 bewirkt, wodurch der innere Verspannungspegel in Richtung Zugverspannung verschoben wird, was zu dem Verspannungspegel 220t führt. Ferner kann in anderen Bauteilbereichen die Implantationsmaske noch weiterhin vorhanden sein, wodurch eine Wechselwirkung der Spannung 225 mit darunter liegenden Abstandshalterstrukturen deutlich verringert wird, so dass ein ausgeprägter Anteil der anfänglichen Verspannung in diesen maskierten Bauteilbereichen beibehalten wird. Folglich können dieektrische Materialien, etwa Abstandshalterschichten, auf der Grundlage gleichmäßiger Prozessbedingungen mit einem gleichmäßigen anfänglichen Verformungspegel bereitgestellt werden, der nachfolgend lokal auf der Grundlage der Strahlung 225 modifiziert wird, wodurch die Abstandshalterstrukturen 251s mit unterschiedlicher innerer Verspannung bereitgestellt werden.
  • Zu beachten ist, dass die Spannungsmodifizierung der Abstandshalterstruktur 251s vorteilhaft mit dem Verspannungsstrukturierungsmechanismus kombiniert werden, wie er zuvor mit Bezug zu den 2a bis 2e beschrieben ist.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente und Techniken bereit, in denen der innere Verspannungspegel dielektrischer Materialien, etwa siliziumnitridbasierter Materialien, effizient auf der Grundlage von Strahlung, etwa von Ultraviolettstrahlung, modifiziert werden kann, ohne dass der Einbau von Implantationssorten, etwa von Xenon, Germanium und dergleichen erforderlich ist, die zu einer Kontamination und Bauteilausfälle konventionellen Verspannungsrelaxationstechniken führen können. Folglich wird ein effizienter verformungsinduzierender Mechanismus in Halbleiterbauelementen angewendet, in denen moderat dünne dielektrische Materialien auf Grund einer anspruchsvollen Bauteilgeometrie erforderlich sind, indem beispielsweise eine Kontaktätzstoppschicht über dicht gepackten Bauteilbereichen bereitgestellt wird. Somit kann im Wesentlichen defektfreie die Implementatierung des verformungsstrukturierenden Mechanismus mit einer besseren Steuerbarkeit und einem breiten Prozessfenster eine bessere Gleichmäßigkeit der resultierenden Leistungseigenschaften ergeben.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (23)

  1. Halbleiterbauelement mit: einem ersten Transistorelement, das in und über einem ersten Halbleitergebiet gebildet ist; einem zweiten Transistorelement, das in und über einem zweiten Halbleitergebiet gebildet ist; und einem dielektrischen Material, das über und zwischen dem ersten und dem zweiten Transistorelement gebildet ist, wobei das dielektrische Material einen ersten Bereich, der über dem ersten Halbleitergebiet gebildet ist, und einen zweiten Bereich, der über dem zweiten Halbleitergebiet gebildet ist und einen inneren kompressiven Verspannungspegel aufweist, enthält, wobei ein innerer kompressiver Verspannungspegel des ersten Bereichs kleiner ist als der innere kompressive Verspannungspegel des zweiten Bereichs und wobei der erste und der zweite Bereich im Wesentlichen das gleiche Verhältnis von Silizium zu Stickstoff aufweisen.
  2. Halbleiterbauelement nach Anspruch 1, wobei der erste Bereich ein im Wesentlichen spannungsneutrales silizium- und stickstoffenthaltendes Material ist.
  3. Halbleiterbauelement nach Anspruch 1, wobei der erste Bereich eine innere Zugverspannung enthält.
  4. Halbleiterbauelement nach Anspruch 1, wobei der erste Transistor ein n-Kanaltransistor und der zweite Transistor ein p-Kanaltransistor ist.
  5. Halbleiterbauelement nach Anspruch 1, wobei eine Gatelänge des ersten und des zweiten Transistors ungefähr 40 nm oder weniger beträgt.
  6. Halbleiterbauelement nach Anspruch 1, wobei eine Dicke der dielektrischen Schicht ungefähr 50 Nanometer (nm) oder weniger beträgt.
  7. Halbleiterbauelement nach Anspruch 1, wobei die dielektrische Schicht Silizium, Stickstoff und Wasserstoff aufweist und wobei ein Anteil einer weiteren Sorte, die nicht Silizium, Stickstoff oder Wasserstoff ist, weniger als ungefähr 0,1 Atomprozent beträgt.
  8. Verfahren mit: Bilden einer dielektrischen Schicht über einem ersten Halbleitergebiet und einem zweiten Halbleitergebiet eines Halbleiterbauelements; und selektives Beaufschlagen eines ersten Bereichs der dielektrischen Schicht über dem ersten Halbleitergebiet mit Strahlung, während eine Beaufschlagung eines zweiten Bereichs der dielektrischen Schicht über dem zweiten Halbleitergebiet im Wesentlichen vermieden wird, wobei die Strahlung zusätzliche Silizium- und Stickstoffbindungen in dem beaufschlagten ersten Bereich erzeugt.
  9. Verfahren nach Anspruch 8, wobei selektives Beaufschlagen des ersten Bereichs der dielektrischen Schicht umfasst: Bilden einer Maske, um den zweiten Bereich abzudecken und den ersten Bereich freizulegen.
  10. Verfahren nach Anspruch 8, wobei selektives Beaufschlagen des ersten Bereichs der dielektrischen Schicht umfasst: selektives Bewegen eines Strahlflecks der Strahlung über den ersten Bereich.
  11. Verfahren nach Anspruch 8, wobei Bilden der dielektrischen Schicht umfasst: Abscheiden eines dielektrischen Materials derart, dass dieses eine innere kompressive Verspannung besitzt.
  12. Verfahren nach Anspruch 8, wobei Bilden der dielektrischen Schicht umfasst: Abscheiden eines dielektrischen Materials als ein im Wesentlichen verspannungsfreies Material.
  13. Verfahren nach Anspruch 8, wobei Bilden der dielektrischen Schicht umfasst: Abscheiden eines dielektrischen Materials derart, dass dieses eine innere Zugverspannung besitzt.
  14. Verfahren nach Anspruch 8, das ferner umfasst: Bilden eines oder mehrerer erster Transistoren in und über dem ersten Halbleitergebiet und Bilden eines oder mehrerer zweiter Transistoren in und über dem zweiten Halbleitergebiet, wobei die ersten und die zweiten Transistoren in ihrer Leitfähigkeitsart unterschiedlich sind.
  15. Verfahren nach Anspruch 14, wobei der eine oder die mehreren ersten Transistoren n-Kanaltransistoren sind.
  16. Verfahren nach Anspruch 8, wobei die Strahlung eine Ultraviolettstrahlung ist.
  17. Verfahren nach Anspruch 14, wobei die dielektrische Schicht mit einer Dicke von ungefähr 50 Nanometer (nm) oder weniger hergestellt wird.
  18. Verfahren mit: Bilden einer dielektrischen Materialschicht über und benachbart zu einer Gateelektrodenstruktur eines Transistors eines Halbleiterbauelements; und Einstellen eines Verspannungspegels zumindest eines Bereichs der dielektrischen Materialschicht durch Beaufschlagen des zumindest einen Bereichs mit Ultraviolettstrahlung, die zusätzliche Silizium- und Stickstoffbindungen in dem zumindest einen Bereich der dielektrischen Materialschicht erzeugt.
  19. Verfahren nach Anspruch 18, wobei Einstellen eines Verspannungspegels des zumindest einen Bereichs umfasst: Reduzieren einer anfänglichen kompressiven Verspannung der dielektrischen Materialschicht.
  20. Verfahren nach Anspruch 19, wobei der Transistor ein n-Kanaltransistor ist.
  21. Verfahren nach Anspruch 18, wobei Einstellen eines Verspannungspegels des zumindest einen Bereichs umfasst: Erhöhen einer anfänglichen Zugverspannung der dielektrischen Materialschicht.
  22. Verfahren nach Anspruch 21, wobei der Transistor ein p-Kanaltransistor ist.
  23. Verfahren nach Anspruch 18, das ferner umfasst: Bilden eines Abstandshalterelements der Gateelektrodenstruktur aus der dielektrischen Materialschicht.
DE102009039420A 2009-08-31 2009-08-31 Verspannungseinstellung in verspannten dielektrischen Materialien von Halbleiterbauelementen durch Verspannungsrelaxation auf der Grundlage von Strahlung Ceased DE102009039420A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102009039420A DE102009039420A1 (de) 2009-08-31 2009-08-31 Verspannungseinstellung in verspannten dielektrischen Materialien von Halbleiterbauelementen durch Verspannungsrelaxation auf der Grundlage von Strahlung
US12/862,203 US8426262B2 (en) 2009-08-31 2010-08-24 Stress adjustment in stressed dielectric materials of semiconductor devices by stress relaxation based on radiation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009039420A DE102009039420A1 (de) 2009-08-31 2009-08-31 Verspannungseinstellung in verspannten dielektrischen Materialien von Halbleiterbauelementen durch Verspannungsrelaxation auf der Grundlage von Strahlung

Publications (2)

Publication Number Publication Date
DE102009039420A1 true DE102009039420A1 (de) 2011-03-03
DE102009039420A8 DE102009039420A8 (de) 2011-06-01

Family

ID=43525139

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009039420A Ceased DE102009039420A1 (de) 2009-08-31 2009-08-31 Verspannungseinstellung in verspannten dielektrischen Materialien von Halbleiterbauelementen durch Verspannungsrelaxation auf der Grundlage von Strahlung

Country Status (2)

Country Link
US (1) US8426262B2 (de)
DE (1) DE102009039420A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3076077B1 (fr) * 2017-12-22 2020-02-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Realisation de transistors a canaux contraints

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060172481A1 (en) * 2005-02-02 2006-08-03 Texas Instruments Incorporated Systems and methods that selectively modify liner induced stress
US20080044967A1 (en) * 2006-08-19 2008-02-21 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system having strained transistor
US20080185655A1 (en) * 2007-02-02 2008-08-07 United Microelectronics Corp. Smiconductor device, method for fabricating thereof and method for increasing film stress
US7528028B2 (en) * 2005-06-17 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Super anneal for process induced strain modulation
DE102009004223A1 (de) * 2008-01-14 2009-07-23 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleitereinrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060172481A1 (en) * 2005-02-02 2006-08-03 Texas Instruments Incorporated Systems and methods that selectively modify liner induced stress
US7528028B2 (en) * 2005-06-17 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Super anneal for process induced strain modulation
US20080044967A1 (en) * 2006-08-19 2008-02-21 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system having strained transistor
US20080185655A1 (en) * 2007-02-02 2008-08-07 United Microelectronics Corp. Smiconductor device, method for fabricating thereof and method for increasing film stress
DE102009004223A1 (de) * 2008-01-14 2009-07-23 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleitereinrichtung

Also Published As

Publication number Publication date
DE102009039420A8 (de) 2011-06-01
US20110049641A1 (en) 2011-03-03
US8426262B2 (en) 2013-04-23

Similar Documents

Publication Publication Date Title
DE102008030854B4 (de) MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
DE102005051994B4 (de) Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
DE102006019921B4 (de) Verfahren zur Herstellung des Transistors mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode
DE102007009914B4 (de) Halbleiterbauelement in Form eines Feldeffekttransistors mit einem Zwischenschichtdielektrikumsmaterial mit erhöhter innerer Verspannung und Verfahren zur Herstellung desselben
DE102005052055B3 (de) Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102007041210B4 (de) Verfahren zur Verspannungsübertragung in einem Zwischenschichtdielektrikum durch Vorsehen einer verspannten dielektrischen Schicht über einem verspannungsneutralen dielektrischen Material in einem Halbleiterbauelement und entsprechendes Halbleiterbauelement
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE102006019937A1 (de) SOI-Transistor mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers und ein Verfahren zur Herstellung des Transistors
DE102008006961A1 (de) Verfahren zum Erzeugen eines verformten Kanalgebiets in einem Transistor durch eine tiefe Implantation einer verformungsinduzierenden Sorte unter das Kanalgebiet
DE102004052617B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement mit Halbleitergebieten, die unterschiedlich verformte Kanalgebiete aufweisen
DE102008030852A1 (de) Kontaktgräben zur besseren Verspannungsübertragung in Transistoren mit geringem Abstand
DE102008063399B4 (de) Asymmetrischer Transistor mit einer eingebetteten Halbleiterlegierung mit einer asymmetrischen Anordnung und Verfahren zur Herstellung des Transistors
DE102007052051B4 (de) Herstellung verspannungsinduzierender Schichten über einem Bauteilgebiet mit dichtliegenden Transistorelementen
DE102006046363A1 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE102006040762B4 (de) N-Kanalfeldeffekttransistor mit einer Kontaktätzstoppschicht in Verbindung mit einer Zwischenschichtdielektrikumsteilschicht mit der gleichen Art an innerer Verspannung
DE102007004862B4 (de) Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
DE102004042156A1 (de) Transistor mit asymmetrischem Source/Drain- und Halo- Implantationsgebiet und Verfahren zum Herstellen desselben
DE102006035669A1 (de) Transistor mit einem verformten Kanalgebiet, das eine leistungssteigernde Materialzusammensetzung aufweist
DE102006030264B4 (de) Verfahren zur Herstellung von Transistoren mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird
DE102009039521A1 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE102009031111B4 (de) Kontaktoptimierung zur Verbesserung der Verspannungsübertragung in dicht liegenden Transistoren
DE102008016512B4 (de) Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz
DE102007052053A1 (de) Eine Zugverformungsquelle unter Anwendung von Silizium/Germanium-Material in global verformtem Silizium

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8196 Reprint of faulty title page (publication) german patentblatt: part 1a6
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20130924