DE102009023396A1 - Geformtes Halbleiterbauelement - Google Patents

Geformtes Halbleiterbauelement Download PDF

Info

Publication number
DE102009023396A1
DE102009023396A1 DE102009023396A DE102009023396A DE102009023396A1 DE 102009023396 A1 DE102009023396 A1 DE 102009023396A1 DE 102009023396 A DE102009023396 A DE 102009023396A DE 102009023396 A DE102009023396 A DE 102009023396A DE 102009023396 A1 DE102009023396 A1 DE 102009023396A1
Authority
DE
Germany
Prior art keywords
semiconductor device
molding material
semiconductor
recess
molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102009023396A
Other languages
English (en)
Inventor
Thorsten Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009023396A1 publication Critical patent/DE102009023396A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

Ein Halbleiterbauelement enthält einen Halbleiterchip und mindestens eine Metallleitung über einer ersten Seite des Halbleiterchips. Das Halbleiterbauelement enthält einen Formkörper, der mindestens eine zweite Seite des Halbleiterchips bedeckt. Der Formkörper enthält mindestens eine Vertiefung.

Description

  • Die eWLB-Technologie (embedded Wafer Level Ball Grid Array – eingebettetes Ballgitterarray auf Waferebene) erweitert die typischen Wafer-Level-Packaging-Technologien (Technologien zur Kapselung auf Waferebene). Unter Verwendung der eWLB-Technologie hergestellte Halbleiterbauelemente enthalten in der Regel einen Halbleiterchip oder -die, der elektrisch an ein Array von Lötkugeln oder Höckern durch eine Umverteilungsschicht gekoppelt ist. Gegenüber der Umverteilungsschicht und dem Array von Lötkugeln kapselt ein Formmaterial oder eine Formmasse in der Regel den Halbleiterchip. Die Verwendung von unter Einsatz von eWLB-Technologie hergestellten Halbleiterbauelementen fasst fortlaufend in neuen Anwendungen Fuß.
  • Aus diesen und anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.
  • Eine Ausführungsform stellt ein Halbleiterbauelement bereit. Das Halbleiterbauelement enthält einen Halbleiterchip und mindestens eine Metallleitung über einer ersten Seite des Halbleiterchips. Das Halbleiterbauelement enthält einen Formkörper (aus Form- bzw. Moldmaterial), der mindestens eine zweite Seite des Halbleiterchips bedeckt. Der Formkörper enthält mindestens eine Vertiefung.
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne weiteres nachvollziehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterbauelements.
  • 2 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements.
  • 3 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements.
  • 4 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements.
  • 5 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements.
  • 6 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements.
  • 7 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements.
  • 8 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements.
  • 9 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements.
  • 10 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements.
  • 11 zeigt eine Perspektivansicht einer weiteren Ausführungsform eines Halbleiterbauelements.
  • 12 zeigt eine Querschnittsansicht einer Ausführungsform eines Trägers.
  • 13 zeigt eine Querschnittsansicht einer Ausführungsform des Trägers und einer doppelseitigen Klebefolie.
  • 14 zeigt eine Querschnittsansicht einer Ausführungsform des Trägers, der doppelseitigen Klebefolie und von Halbleiterchips.
  • 15 zeigt eine Querschnittsansicht einer Ausführungsform des Trägers, der doppelseitigen Klebefolie, der Halbleiterchips und einer Formmasse in einem Formwerkzeug.
  • 16 zeigt eine Querschnittsansicht einer Ausführungsform des Trägers, der doppelseitigen Klebefolie, der Halbleiterchips und der Formmasse in dem Formwerkzeug.
  • 17 zeigt eine Querschnittsansicht einer Ausführungsform des Trägers, der doppelseitigen Klebefolie, der Halbleiterchips und der Formmasse.
  • 18 zeigt eine Querschnittsansicht einer Ausführungsform der Halbleiterchips und der Formmasse nach dem Lösen des Trägers und der doppelseitigen Klebefolie.
  • 19 zeigt eine Querschnittsansicht einer Ausführungsform von mehreren Halbleiterbauelementen vor der Trennung.
  • 20 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements.
  • 21 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements.
  • 22 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements.
  • 23 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht werden Richtungsbegriffe wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „vorderer”, „hinterer”, usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) beschrieben. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, werden die Richtungsbegriffe zu Zwecken der Darstellung verwendet und sind in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen.
  • Es versteht sich, dass Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • 1 zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterbauelements 100a. Das Halbleiterbauelement 100a wird unter Verwendung eines Wafer-Level-Packaging- Prozesses hergestellt. Das Halbleiterbauelement 100a enthält einen Halbleiterchip oder -die 102, der eine nicht gezeigte Schaltungsanordnung und ein Kontaktpad 104 enthält. Das Halbleiterbauelement 100a enthält eine dielektrische Materialschicht 110, eine Umverteilungsleitung 106, eine Lötstopmaterialschicht 112, eine Lötkugel oder einen Höcker 108 und einen geformten Körper 114a. Das Halbleiterbauelement 100a enthält der Einfachheit halber nur ein einzelnes Kontaktpad 104, nur eine einzelne Umverteilungsleitung 106 und nur eine einzelne Lötkugel oder einen einzelnen Höcker 108. Bei anderen Ausführungsformen jedoch enthält das Halbleiterbauelement 100a jede geeignete Anzahl von Kontaktpads 104, Umverteilungsleitungen 106 und Lötkugeln oder Höckern 108.
  • Eine erste Seite des Halbleiterchips 102 kontaktiert den Formkörper 114a. Der Formkörper 114a kapselt den Halbleiterchip 102 mindestens teilweise. Bei einer Ausführungsform enthält der Formkörper 114a ein Formmaterial (Moldmaterial) oder eine Formmasse (Moldmasse) und wird unter Verwendung eines Formprozesses hergestellt. Der Formkörper 114a enthält eine Vertiefung 116 mit Seitenwänden 118. Bei einer Ausführungsform sind die Seitenwände 118 derart geneigt, dass der Winkel 117 größer als 90° ist und die Vertiefung 116 eine trapezförmige Gestalt aufweist. Bei einer anderen Ausführungsform sind die Seitenwände 118 vertikal, so dass der Winkel 117 etwa 90° beträgt und die Vertiefung 116 eine rechteckige Gestalt besitzt. Die Vertiefung 116 ist für das mechanische Koppeln des Halbleiterbauelements 100a an ein anderes Objekt konfiguriert. Bei einer Ausführungsform ist das Objekt ein anderes Halbleiterbauelement, eine Kühlstruktur, eine Befestigungsstruktur oder ein anderes geeignetes Objekt. Bei einer Ausführungsform liefert die Vertiefung 116 einen mechanischen Anschlag.
  • Eine zweite Seite des Halbleiterchips 102 gegenüber der ersten Seite des Halbleiterchips 102 kontaktiert eine erste Seite der dielektrischen Materialschicht 110 und einen Abschnitt der Umverteilungsleitung 106. Die dielektrische Materialschicht 110 enthält ein Polyimid oder ein anderes geeignetes dielektrisches Material. Eine zweite Seite der dielektrischen Materialschicht 110 kontaktiert eine erste Seite der Umverteilungsleitung 106 und einen Abschnitt einer ersten Seite der Lötstopmaterialschicht 112. Die Umverteilungsleitung 106 enthält Cu oder ein anderes geeignetes leitendes Material oder einen anderen leitenden Materialstapel. Die Lötstopmaterialschicht 112 kontaktiert eine zweite Seite der Umverteilungsleitung 106 und stützt die Lötkugel 108. Die Lötstopmaterialschicht 112 enthält ein Polyimid oder ein anderes geeignetes dielektrisches Material. Die Lötkugel 108 ist elektrisch durch die Umverteilungsleitung 106 an das Kontaktpad 104 des Halbleiterchips 102 gekoppelt. Bei einer Ausführungsform enthält der Halbleiterchip 102 ein Si-Substrat oder ein anderes geeignetes Substrat. Das Kontaktpad 104 enthält Al oder ein anderes geeignetes Kontaktmaterial.
  • 2 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements 100b. Das Halbleiterbauelement 100b ist ähnlich dem zuvor unter Bezugnahme auf 1 beschriebenen und gezeigten Halbleiterbauelement 100a, außer dass bei dem Halbleiterbauelement 100b der Formkörper 114a durch den Formkörper 114b ersetzt ist. Bei einer Ausführungsform enthält der Formkörper 114b eine Formmasse und wird unter Verwendung eines Formprozesses hergestellt. Der geformte Körper 114b enthält mehrere Vertiefungen 120. Bei einer Ausführungsform besitzt jede Vertiefung 120 eine dreieckige Gestalt. Die Vertiefungen 120 sind zum mechanischen Koppeln des Halbleiterbauelements 100b an ein anderes Objekt konfiguriert. Bei einer Ausführungsform ist das Objekt ein anderes Halbleiterbauelement, eine Kühlstruktur (z. B. Kühlrippen, Kühlgitter), eine Befestigungsstruktur (z. B. Klemme) oder ein anderes geeignetes Objekt. Bei einer Ausführungsform liefern die Vertiefungen 120 einen mechanischen Anschlag.
  • 3 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements 100c. Das Halbleiterbauelement 100c ist ähnlich dem zuvor unter Bezugnahme auf 1 beschriebenen und gezeigten Halbleiterbauelement 100a, außer dass bei dem Halbleiterbauelement 100c der Formkörper 114a durch den Formkörper 114c ersetzt ist. Bei einer Ausführungsform enthält der Formkörper 114c eine Formmasse und wird unter Verwendung eines Formprozesses hergestellt. Der geformte Körper 114c enthält mehrere Vertiefungen 122. Bei einer Ausführungsform besitzt jede Vertiefung 122 eine quadratische oder rechteckige Gestalt. Die Vertiefungen 122 sind zum mechanischen Koppeln des Halbleiterbauelements 100c an ein anderes Objekt konfiguriert. Bei einer Ausführungsform ist das Objekt ein anderes Halbleiterbauelement, eine Kühlstruktur, eine Befestigungsstruktur (z. B. eine Struktur mit Löchern) oder ein anderes geeignetes Objekt. Bei einer Ausführungsform liefern die Vertiefungen 122 einzelne oder mehrere mechanische Kantenführungen und/oder einen mechanischen Anschlag.
  • 4 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements 100d. Das Halbleiterbauelement 100d ist ähnlich dem zuvor unter Bezugnahme auf 1 beschriebenen und gezeigten Halbleiterbauelement 100a, außer dass bei dem Halbleiterbauelement 100d der Formkörper 114a durch den Formkörper 114d ersetzt ist. Bei einer Ausführungsform enthält der Formkörper 114d eine Formmasse und wird unter Verwendung eines Formprozesses hergestellt. Der geformte Körper 114d enthält mindestens zwei Vertiefungen 124. Bei einer Ausführungsform befindet sich jede Vertiefung 124 in einer Ecke des Formkörpers 114d und besitzt eine quadratische oder rechteckige Gestalt. Die Vertiefungen 124 sind zum me chanischen Koppeln des Halbleiterbauelements 100d an ein anderes Objekt konfiguriert. Bei einer Ausführungsform ist das Objekt ein anderes Halbleiterbauelement, eine Kühlstruktur, eine Befestigungsstruktur (z. B. eine Struktur mit einer Presspassöffnung) oder ein anderes geeignetes Objekt. Bei einer Ausführungsform liefern die Vertiefungen 124 eine mechanische Kantenführung und/oder einen mechanischen Anschlag.
  • 5 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements 100e. Das Halbleiterbauelement 100e ist ähnlich dem zuvor unter Bezugnahme auf 1 beschriebenen und gezeigten Halbleiterbauelement 100a, außer dass bei dem Halbleiterbauelement 100e der Formkörper 114a durch den Formkörper 114e ersetzt ist. Bei einer Ausführungsform enthält der Formkörper 114e eine Formmasse und wird unter Verwendung eines Formprozesses hergestellt, gefolgt von zusätzlicher Bearbeitung. Bei einer Ausführungsform beinhaltet die zusätzliche Bearbeitung Laserschneiden, Sägen, Läppen, Schleifen, Fräsen oder Formen der Formmasse unter Verwendung einer anderen geeigneten Technik, um mindestens eine Vertiefung mit einer gewünschten Gestalt bereitzustellen.
  • Formkörper 114e enthält eine Vertiefung 126 mit Seitenwänden 128. Bei einer Ausführungsform sind die Seitenwände 128 derart geneigt, dass der Winkel 127 kleiner als 90° ist und die Vertiefung 126 eine trapezförmige Gestalt besitzt. Die Vertiefung 126 ist für das mechanische Koppeln des Halbleiterbauelements 100e an ein anderes Objekt konfiguriert. Bei einer Ausführungsform ist das Objekt ein anderes Halbleiterbauelement, eine Kühlstruktur, eine Befestigungsstruktur (z. B. eine Schiene, eine Klemme oder ein Clip) oder ein anderes geeignetes Objekt.
  • 6 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements 100f. Das Halbleiter bauelement 100f ist ähnlich dem zuvor unter Bezugnahme auf 1 beschriebenen und gezeigten Halbleiterbauelement 100a, außer dass bei dem Halbleiterbauelement 100f der Formkörper 114a durch den Formkörper 114f ersetzt ist. Bei einer Ausführungsform enthält der Formkörper 114f eine Formmasse und wird unter Verwendung eines Formprozesses hergestellt, gefolgt von zusätzlicher Bearbeitung. Bei einer Ausführungsform beinhaltet die zusätzliche Bearbeitung Laserschneiden, Sägen, Läppen, Schleifen, Fräsen oder Formen der Formmasse unter Verwendung einer anderen geeigneten Technik, um mindestens eine Vertiefung mit einer gewünschten Gestalt bereitzustellen.
  • Formkörper 114f enthält mindestens zwei Vertiefungen 130 mit Seitenwänden 132. Bei einer Ausführungsform sind die Seitenwände 132 derart geneigt, dass der Winkel 131 kleiner als 90° ist und jede Vertiefung 130 eine trapezförmige Gestalt besitzt. Die Vertiefungen 130 sind für das mechanische Koppeln des Halbleiterbauelements 100f an ein anderes Objekt konfiguriert. Bei einer Ausführungsform ist das Objekt ein anderes Halbleiterbauelement, eine Kühlstruktur, eine Befestigungsstruktur (z. B. zwei parallele Schienen, eine Klemme oder ein Clip) oder ein anderes geeignetes Objekt.
  • 7 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements 100g. Das Halbleiterbauelement 100g ist ähnlich dem zuvor unter Bezugnahme auf 1 beschriebenen und gezeigten Halbleiterbauelement 100a, außer dass bei dem Halbleiterbauelement 100g der Formkörper 114a durch den Formkörper 114g ersetzt ist. Bei einer Ausführungsform enthält der Formkörper 114g eine Formmasse und wird unter Verwendung eines Formprozesses hergestellt, gefolgt von zusätzlicher Bearbeitung. Bei einer Ausführungsform beinhaltet die zusätzliche Bearbeitung Laserschneiden, Sägen, Läppen, Schleifen, Fräsen oder Formen der Formmasse unter Verwendung einer anderen geeigneten Technik, um mindestens eine Vertiefung mit einer gewünschten Gestalt bereitzustellen.
  • Der Formkörper 114g enthält eine Vertiefung 134 mit Zähnen oder einem Gewinde 136, durch Abstände 138 getrennt. Die Vertiefung 134 ist für das mechanische Koppeln des Halbleiterbauelements 100g an ein anderes Objekt konfiguriert. Bei einer Ausführungsform ist das Objekt ein anderes Halbleiterbauelement, eine Kühlstruktur, eine Befestigungsstruktur (z. B. ein Gewinde, eine Wicklung, eine Schnecke) oder ein anderes geeignetes Objekt.
  • 8 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements 100h. Das Halbleiterbauelement 100h ist ähnlich dem zuvor unter Bezugnahme auf 1 beschriebenen und gezeigten Halbleiterbauelement 100a, außer dass bei dem Halbleiterbauelement 100h der Formkörper 114a durch den Formkörper 114h ersetzt ist. Bei einer Ausführungsform enthält der Formkörper 114h eine Formmasse und wird unter Verwendung eines Formprozesses hergestellt, gefolgt von zusätzlicher Bearbeitung. Bei einer Ausführungsform beinhaltet die zusätzliche Bearbeitung Laserschneiden, Sägen, Läppen, Schleifen, Fräsen oder Formen der Formmasse unter Verwendung einer anderen geeigneten Technik, um mindestens eine Vertiefung mit einer gewünschten Gestalt bereitzustellen.
  • Der Formkörper 114h enthält Vertiefungen 140, die Zähne oder ein Gewinde 142 definieren, durch Abstände 144 getrennt. Die Vertiefungen 140 sind für das mechanische Koppeln des Halbleiterbauelements 100h an ein anderes Objekt konfiguriert. Bei einer Ausführungsform ist das Objekt ein anderes Halbleiterbauelement, eine Kühlstruktur, eine Befestigungsstruktur (z. B. ein Gewinde, eine Wicklung) oder ein anderes geeignetes Objekt.
  • 9 zeigt eine Querschnittsansicht einer weiteren Ausfüh rungsform eines Halbleiterbauelements 100i. Das Halbleiterbauelement 100i ist ähnlich dem zuvor unter Bezugnahme auf 1 beschriebenen und gezeigten Halbleiterbauelement 100a, außer dass bei dem Halbleiterbauelement 100i der Formkörper 114a durch den Formkörper 114i ersetzt ist. Bei einer Ausführungsform enthält der Formkörper 114i eine Formmasse und wird unter Verwendung eines Formprozesses hergestellt, gefolgt von zusätzlicher Bearbeitung. Bei einer Ausführungsform beinhaltet die zusätzliche Bearbeitung Laserschneiden, Sägen, Läppen, Schleifen, Fräsen oder Formen der Formmasse unter Verwendung einer anderen geeigneten Technik, um mindestens eine Vertiefung mit einer gewünschten Gestalt bereitzustellen.
  • Der Formkörper 114 enthält eine Vertiefung 146, die Öffnungen 148 enthält, so dass die Vertiefung 146 T-förmig ist. Die Vertiefung 146 ist für das mechanische Koppeln des Halbleiterbauelements 100i an ein anderes Objekt konfiguriert. Bei einer Ausführungsform ist das Objekt ein anderes Halbleiterbauelement, eine Kühlstruktur, eine Befestigungsstruktur (z. B. eine Klemme, ein Clip) oder ein anderes geeignetes Objekt.
  • 10 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements 100j. Das Halbleiterbauelement 100j ist ähnlich dem zuvor unter Bezugnahme auf 9 beschriebenen und gezeigten Halbleiterbauelement 100i, außer dass das Halbleiterbauelement 100j auch eine plattierte Metallschicht 150 enthält. Bei einer Ausführungsform ist ein Metall wie etwa Cu, Al oder ein anderes geeignetes Metall stromlos über dem Formkörper 114i in der Vertiefung 146 plattiert. Bei einer Ausführungsform liefert die plattierte Metallschicht 150 einen Lötkontakt für das mechanische Koppeln des Halbleiterbauelements 100j an ein anderes Objekt. Bei einer Ausführungsform ist das Objekt ein anderes Halbleiterbauelement, eine Kühlstruktur, eine Befestigungs struktur (z. B. eine Klemme, ein Clip) oder ein anderes geeignetes Objekt.
  • 11 zeigt eine Perspektivansicht einer weiteren Ausführungsform eines Halbleiterbauelements 160. Das Halbleiterbauelement 160 ist optisch und mechanisch an ein faseroptisches Kabel 166 gekoppelt. Das Halbleiterbauelement 160 enthält einen Halbleiterchip 102, einen Formkörper 164 und Leitungen 162. Der Halbleiterchip 102 ist durch Leitungen 162 elektrisch an Lichterritter/-detektoren (nicht gezeigt) gekoppelt. Der Halbleiterchip 102 ist in den Formkörper 160 eingebettet oder darin versenkt. Der Formkörper 160 enthält eine zum Aufnehmen des faseroptischen Kabels 166 konfigurierte Vertiefung 168. Bei einer Ausführungsform enthält der Formkörper 160 eine Formmasse und wird unter Verwendung eines Formprozesses gefolgt von zusätzlicher Bearbeitung hergestellt. Bei einer Ausführungsform beinhaltet die zusätzliche Bearbeitung Laserschneiden, Sägen, Läppen, Schleifen, Fräsen oder Formen der Formmasse unter Verwendung einer anderen geeigneten Technik, um die Vertiefung 168 bereitzustellen.
  • Die folgenden 12–19 zeigen Ausführungsformen eines Prozesses zum Herstellen eines Halbleiterbauelements wie etwa eines zuvor unter Bezugnahme auf die 1–11 beschriebenen und gezeigten Halbleiterbauelements 100a-100j oder 160.
  • 12 zeigt eine Querschnittsansicht einer Ausführungsform eines Trägers 200. Der Träger 200 enthält ein Metall, ein Polymer, Silizium oder ein anderes geeignetes Material.
  • 13 zeigt eine Querschnittsansicht einer Ausführungsform des Trägers 200 und einer doppelseitigen Klebefolie 202. Eine doppelseitige lösbare Klebefolie 202 wird auf den Träger 200 laminiert oder unter Einsatz einer anderen geeigneten Technik auf dem Träger 200 aufgebracht. Bei anderen Ausführungsformen werden andere geeignete Klebstoffe anstelle der doppelseitigen Klebefolie 202 verwendet.
  • 14 zeigt eine Querschnittsansicht einer Ausführungsform von Träger 200, doppelseitiger Klebefolie 202 und Halbleiterchips 204. Mehrere Halbleiterchips oder -dies 204 werden auf der doppelseitigen Klebefolie 202 platziert. Die Halbleiterchips 204 werden unter Verwendung einer Pick-and-Place-Anlage (Aufnehm- und Absetzanlage) oder eines anderen geeigneten Prozesses auf der doppelseitigen Klebefolie 202 platziert.
  • 15 zeigt eine Querschnittsansicht einer Ausführungsform von Träger 200, doppelseitiger Klebefolie 202, Halbleiterchips 204 und einer Formmasse 206 in einem Formwerkzeug 208. Bei einer Ausführungsform enthält das Formwerkzeug 208 einen oberen Abschnitt 214, der konfiguriert ist, einen Formkörper mit einer Vertiefung wie etwa einen zuvor unter jeweiliger Bezugnahme auf die 1–4 beschriebenen und gezeigten Formkörper 114a–114d herzustellen. Bei einer anderen Ausführungsform enthält das Formwerkzeug 208 einen oberen Abschnitt 214, der konfiguriert ist, einen unfertigen Formkörper herzustellen, der später unter Verwendung zusätzlicher Bearbeitung fertiggestellt wird, um einen Formkörper mit einer Vertiefung wie etwa einem zuvor unter jeweiliger Bezugnahme auf die 5–9 beschriebenen und gezeigten Formkörper 114e–114i bereitzustellen.
  • Die Innenseite des Formwerkzeugs 208 ist mit Abdeckband 210 wie etwa Teflonfolie oder einem anderen geeigneten Abdeckband ausgekleidet. Der Träger 200, die doppelseitige Klebefolie 202 und die Halbleiterchips 204 werden in dem Formwerkzeug 208 platziert. Eine flüssige Formmasse 206 mit einer hohen Viskosität wird in der Mitte des Trägers 200 dispensiert. Bei einer Ausführungsform wird das Formwerkzeug 208 erhitzt. Ein Vakuum wie durch die Pfeile 218 angezeigt wird an das Form- Werkzeug 208 angelegt. Eine Kraft wie durch die Pfeile 216 angezeigt wird dann ausgeübt, um mit dem Schließen der Oberseite 214 des Formwerkzeugs 208 zu beginnen.
  • 16 zeigt eine Querschnittsansicht einer Ausführungsform von Träger 200, doppelseitiger Klebefolie 202, Halbleiterchips 204 und Formmasse 206 im Formwerkzeug 208. Die Oberseite 214 des Formwerkzeugs 208 ist geschlossen, wodurch flüssige Formmasse 206 gezwungen wird, von der Mitte des Formwerkzeugs 208 zu den Kanten des Formwerkzeugs 208 zu fließen.
  • 17 zeigt eine Querschnittsansicht einer Ausführungsform von Träger 200, doppelseitiger Klebefolie 202, Halbleiterchips 204 und Formmasse 220. Träger 200, doppelseitige Klebefolie 202, Halbleiterchips 204 und Formmasse 220 werden nach dem Erhärten der Formmasse 206 aus dem Formwerkzeug 208 entfernt, um die Formmasse 220 bereitzustellen. Bei einer Ausführungsform enthält die Formmasse 220 eine oder mehrere Vertiefungen über oder nahe jedem Halbleiterchip 204 zum Herstellen eines Formkörpers wie etwa eines zuvor unter jeweiliger Bezugnahme auf die 1–4 beschriebenen und gezeigten Formkörpers 114a–114d. Bei einer weiteren Ausführungsform wird die Formmasse 220 zusätzlicher Bearbeitung unterzogen wie etwa Laserschneiden, Sägen, Läppen, Schleifen, Fräsen oder Formen der Formmasse unter Verwendung einer anderen geeigneten Technik zum Herstellen eines Formkörpers wie etwa eines zuvor unter jeweiliger Bezugnahme auf die 5–9 beschriebenen und gezeigten Formkörpers 114e–114i.
  • 18 zeigt eine Querschnittsansicht einer Ausführungsform von Halbleiterchips 204 und Formmasse 220 nach dem Lösen von Träger 200 und doppelseitiger Klebefolie 202. Die doppelseitige Klebefolie 202 und der Träger 200 werden von den Halbleiterchips 204 und der Formmasse 220 gelöst. Eine Oberfläche jedes Halbleiterchips 204 ist exponiert, wo zuvor doppelsei tige Klebefolie 202 angebracht war. Bei einer Ausführungsform wird die Formmasse 220 zusätzlicher Bearbeitung wie etwa Laserschneiden, Sägen, Läppen, Schleifen, Fräsen oder Formen der Formmasse unter Verwendung einer anderen geeigneten Technik unterzogen, um nach dem Lösen des Trägers 200 und der doppelseitigen Klebefolie 202 einen Formkörper herzustellen.
  • 19 zeigt eine Querschnittsansicht einer Ausführungsform von mehreren Halbleiterbauelementen vor der Trennung. Eine Umverteilungsschicht 224 ist hergestellt und Lötkugeln 228 sind auf der Umverteilungsschicht 224 aufgebracht. Die Umverteilungsschicht 224 enthält in einer leitenden Schicht ausgebildete Umverteilungsleitungen 226. Bei einer Ausführungsform sind die Umverteilungsleitungen 226 Metallleitungen und verlaufen über den Halbleiterchips 204 und der Formmasse 220. Die Umverteilungsleitungen 226 koppeln Kontakte 222 jedes Halbleiterchips 204 elektrisch an Lötkugeln 228. Die Umverteilungsschicht 224 enthält Isoliermaterial 225, das die Umverteilungsleitungen 226 umgibt.
  • Bei einer Ausführungsform wird die Umverteilungsschicht 224 durch Abscheiden eines dielektrischen Materials wie etwa eines Polyimids oder eines anderen geeigneten dielektrischen Materials über den Halbleiterchips 204 und der Formmasse 220 hergestellt. Die dielektrische Materialschicht wird unter Verwendung einer Aufschleuderabscheidung oder einer anderen geeigneten Abscheidungstechnik abgeschieden. Die dielektrische Materialschicht wird dann geätzt, um Öffnungen herzustellen, die mindestens einen Abschnitt jedes Kontakts 222 freilegen. Die Öffnungen werden unter Einsatz eines Fotolithographieprozesses oder eines anderen geeigneten Prozesses strukturiert.
  • Ein leitendes Material wie etwa TiW oder ein anderes geeignetes leitendes Material wird winkeltreu über exponierten Ab schnitten der dielektrischen Materialschicht und Kontakten 222 abgeschieden, um eine leitende Materialschicht zu liefern. Die leitende Materialschicht wird unter Verwendung einer Sputterabscheidung oder einer anderen geeigneten Abscheidungstechnik abgeschieden. Bei einer Ausführungsform wird die leitende Materialschicht zu einer Dicke von etwa 50 nm oder einer anderen geeigneten Dicke abgeschieden.
  • Ein Keimmaterial wie etwa Cu oder ein anderes geeignetes Keimmaterial wird winkeltreu über der leitenden Materialschicht abgeschieden, um eine Keimschicht zu erhalten. Die Keimschicht wird unter Verwendung einer Sputterabscheidung oder einer anderen geeigneten Abscheidungstechnik abgeschieden. Bei einer Ausführungsform wird die Keimschicht zu einer Dicke von etwa 150 nm oder einer anderen geeigneten Dicke abgeschieden. Bei einer Ausführungsform werden die leitende Materialschicht und die Keimschicht zusammen als eine Keimschicht bezeichnet.
  • Ein Maskenmaterial wie etwa ein Fotolack- oder ein anderes geeignetes Maskenmaterial wird über der Keimschicht abgeschieden, um eine Maskenmaterialschicht zu erhalten. Die Maskenmaterialschicht wird strukturiert und geätzt, um Öffnungen zu erhalten, die Abschnitte der Keimschicht freilegen, wo Umverteilungsleitungen 226 angeordnet werden sollen. Bei einer Ausführungsform wird ein Elektroplattierungsprozess verwendet, um Cu oder ein anderes geeignetes leitendes Material auf exponierten Abschnitten der Keimschicht abzuscheiden, um die Umverteilungsleitungen 226 zu erhalten. Bei einer Ausführungsform wird das Cu zu einer Dicke von etwa 6 μm oder einer anderen geeigneten Dicke elektroplattiert.
  • Die Maskenmaterialschicht wird entfernt, um Abschnitte der Keimschicht freizulegen. Die freigelegten Abschnitte der Keimschicht werden geätzt, um Abschnitte der leitenden Mate rialschicht freizulegen. Die freigelegten Abschnitte der leitenden Materialschicht werden geätzt, um die dielektrische Materialschicht freizulegen. Ein Lötstopmaterial wie etwa ein Polyimid oder ein anderes geeignetes dielektrisches Material wird über dem dielektrischen Material und den Umverteilungsleitungen 226 abgeschieden, um eine Lötstopmaterialschicht zu erhalten. Die Lötstopmaterialschicht wird unter Verwendung einer Aufschleuderabscheidung oder einer anderen geeigneten Abscheidungstechnik abgeschieden. Die Lötstopmaterialschicht wird strukturiert und geätzt, um Öffnungen zu erhalten, die Abschnitte der Umverteilungsleitungen 226 freilegen, und um Isoliermaterial 225 zu liefern. Lötkugeln 228 werden dann auf den freigelegten Abschnitten der Umverteilungsleitungen 226 aufgebracht.
  • Die Halbleiterbauelemente werden dann voneinander getrennt. Gestrichelte Linien 230 zeigen, wo Formmasse 220 und Umverteilungsschicht 224 geschnitten werden, um die Halbleiterbauelemente voneinander zu trennen. Die Halbleiterbauelemente werden durch Sägen, Ätzen oder ein anderes geeignetes Verfahren getrennt, um Halbleiterbauelemente wie etwa Halbleiterbauelemente 100a–100j oder 160 wie zuvor unter Bezugnahme auf die 1–11 beschrieben und gezeigt zu erhalten.
  • 20 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements 300a. Das Halbleiterbauelement 300a ist ähnlich dem unter Bezugnahme auf 1 beschriebenen und gezeigten Halbleiterbauelement 100a, außer dass im Halbleiterbauelement 300a ein Formkörper 114a durch den Formkörper 302a ersetzt wird. Bei einer Ausführungsform enthält der Formkörper 302a eine Formmasse und wird unter Verwendung eines Formprozesses hergestellt. Der Formkörper 302a enthält mindestens eine Vertiefung 304 an jeder Seitenwand des Halbleiterbauelements 300a. Bei einer Ausführungsform besitzt jede Vertiefung 304 eine quadratische oder rechteckige Gestalt. Die Vertiefungen 304 sind zum mechanischen Koppeln des Halbleiterbauelements 300a an ein anderes Objekt konfiguriert. Bei einer Ausführungsform ist das Objekt ein anderes Halbleiterbauelement, eine Kühlstruktur, eine Befestigungsstruktur (z. B. eine Struktur mit Löchern) oder ein anderes geeignetes Objekt. Bei einer Ausführungsform liefern die Vertiefungen 304 eine oder mehrere mechanische Kantenführungen und/oder einen mechanischen Anschlag.
  • 21 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements 300b. Das Halbleiterbauelement 300b ist ähnlich dem unter Bezugnahme auf 1 beschriebenen und gezeigten Halbleiterbauelement 100a, außer dass im Halbleiterbauelement 300b ein Formkörper 114a durch den Formkörper 302b ersetzt wird. Bei einer Ausführungsform enthält der Formkörper 302b eine Formmasse und wird unter Verwendung eines Formprozesses hergestellt, gefolgt von einer zusätzlichen Bearbeitung. Bei einer Ausführungsform beinhaltet die zusätzliche Bearbeitung das Laserschneiden, Sägen, Läppen, Schleifen, Fräsen oder Formen der Formmasse unter Verwendung einer anderen geeigneten Technik, um mindestens eine Vertiefung mit einer gewünschten Gestalt zu erhalten.
  • Der Formkörper 302b enthält mindestens eine Vertiefung 306 an jeder Seitenwand des Halbleiterbauelements 300b. Jede Vertiefung 306 enthält Öffnungen 308, so dass die Vertiefung 306 seitwärts T-förmig ist. Jede Vertiefung 306 ist für das mechanische Koppeln des Halbleiterbauelements 300b an ein anderes Objekt konfiguriert. Bei einer Ausführungsform ist das Objekt ein anderes Halbleiterbauelement, eine Kühlstruktur, eine Befestigungsstruktur (z. B. eine Klemme, ein Clip) oder ein anderes geeignetes Objekt.
  • 22 zeigt eine Querschnittsansicht einer weiteren Aus führungsform eines Halbleiterbauelements 300c. Das Halbleiterbauelement 300c ist ähnlich dem unter Bezugnahme auf 1 beschriebenen und gezeigten Halbleiterbauelement 100a, außer dass im Halbleiterbauelement 300c ein Formkörper 114a durch den Formkörper 302c ersetzt wird. Bei einer Ausführungsform enthält der Formkörper 302c eine Formmasse und wird unter Verwendung eines Formprozesses hergestellt. Der Formkörper 302c enthält mindestens eine Vertiefung 310 an jeder Seitenwand des Halbleiterbauelements 300c. Bei einer Ausführungsform besitzt jede Vertiefung 310 eine dreieckige Gestalt. Die Vertiefungen 310 sind zum mechanischen Koppeln des Halbleiterbauelements 300c an ein anderes Objekt konfiguriert. Bei einer Ausführungsform ist das Objekt ein anderes Halbleiterbauelement, eine Kühlstruktur (z. B. Kühlrippen, Kühlgitter), eine Befestigungsstruktur (z. B. Klemme) oder ein anderes geeignetes Objekt. Bei einer Ausführungsform liefern die Vertiefungen 310 einen mechanischen Anschlag.
  • 23 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements 300d. Das Halbleiterbauelement 300d ist ähnlich dem unter Bezugnahme auf 1 beschriebenen und gezeigten Halbleiterbauelement 100a, außer dass im Halbleiterbauelement 300d ein Formkörper 114a durch den Formkörper 302d ersetzt wird. Bei einer Ausführungsform enthält der Formkörper 302d eine Formmasse und wird unter Verwendung eines Formprozesses hergestellt, gefolgt von einer zusätzlichen Bearbeitung. Bei einer Ausführungsform beinhaltet die zusätzliche Bearbeitung das Laserschneiden, Sägen, Läppen, Schleifen, Fräsen oder Formen der Formmasse unter Verwendung einer anderen geeigneten Technik, um mindestens eine Vertiefung mit einer gewünschten Gestalt zu erhalten.
  • Der Formkörper 302d enthält mindestens eine Vertiefung 312 an jeder Seitenwand des Halbleiterbauelements 300d. Jede Vertie fung 312 enthält Seitenwände 314. Bei einer Ausführungsform sind die Seitenwände 314 derart geneigt, dass der Winkel 316 kleiner als 90° ist und die Vertiefung 312 besitzt eine seitwärts gekippte trapezförmige Gestalt. Jede Vertiefung 312 ist zum mechanischen Koppeln des Halbleiterbauelements 300d an ein anderes Objekt konfiguriert. Bei einer Ausführungsform ist das Objekt ein anderes Halbleiterbauelement, eine Kühlstruktur, eine Befestigungsstruktur (z. B. eine Schiene, eine Klemme, ein Clip) oder ein anderes geeignetes Objekt.
  • Ausführungsformen liefern ein Halbleiterbauelement, das einen Formkörper mit mindestens einer Vertiefung enthält, die für ein mechanisches Koppeln des Halbleiterbauelements an ein anderes Objekt konfiguriert ist. Bei einer Ausführungsform wird der Formkörper unter Verwendung eines Formprozesses hergestellt. Bei einer anderen Ausführungsform wird der Formkörper unter Verwendung eines Formprozesses gefolgt von zusätzlicher Bearbeitung hergestellt. Auf diese Weise kann die Verwendung von Halbleiterbauelementen, die unter Einsatz von eWLB-Technologie (embedded Wafer Level Ball Grid Array) hergestellt werden, zu neuen Anwendungen erweitert werden.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken.

Claims (25)

  1. Halbleiterbauelement (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d), umfassend: einen Halbleiterchip (102); mindestens eine Metallleitung (106) über einer ersten Seite des Halbleiterchips (102); und einen Formkörper (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 302a; 302b; 302c; 302d), der mindestens eine zweite Seite des Halbleiterchips (102) bedeckt, wobei der Formkörper (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 302a; 302b; 302c; 302d) mindestens eine Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) umfasst.
  2. Halbleiterbauelement (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d) nach Anspruch 1, wobei die mindestens eine Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) zum mechanischen Koppeln des Halbleiterbauelements (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d) an ein Objekt konfiguriert ist.
  3. Halbleiterbauelement (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d) nach Anspruch 1 oder 2, wobei die mindestens eine Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) von trapezförmiger Gestalt, rechteckiger Gestalt, dreieckiger Gestalt, quadratischer Gestalt oder T-förmiger Gestalt ist.
  4. Halbleiterbauelement (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d) nach einem der Ansprüche 1 bis 3, wobei sich die mindestens eine Metallleitung (106) über dem Formkörper (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 302a; 302b; 302c; 302d) befindet, und wobei die mindestens eine Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) zum Aufnehmen eines faseroptischen Kabels konfiguriert ist.
  5. Halbleiterbauelement (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d) nach einem der Ansprüche 1 bis 4, wobei die mindestens eine Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) zum Aufnehmen einer Kühlstruktur, eines anderen Halbleiterbauelements oder einer Befestigungsstruktur konfiguriert ist.
  6. Halbleiterbauelement (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d) nach einem der Ansprüche 1 bis 5, wobei die mindestens eine Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) mit einem Metall (150) plattiert ist.
  7. Halbleiterbauelement-Package (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d), umfassend: einen Halbleiterchip (102); mindestens einen an eine erste Seite des Halbleiterchips (102) gekoppelten Löthöcker (108); und einen Formkörper (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 302a; 302b; 302c; 302d), der mindestens eine zweite Seite des Halbleiterchips (102) gegenüber der ersten Seite bedeckt, wobei der Formkörper (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 302a; 302b; 302c; 302d) Mittel (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) zum mechanischen Koppeln des Halbleiterbauelement-Package (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d) an ein Objekt umfasst.
  8. Halbleiterbauelement-Package (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d) nach Anspruch 7, wobei das Objekt ein faseroptisches Kabel, eine Kühlstruktur, ein anderes Halbleiterbauelement-Package oder eine Befestigungsstruktur umfasst.
  9. Halbleiterbauelement (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d), umfassend: einen Halbleiterdie (102); eine an eine erste Seite des Halbleiterdie (102) gekoppelte Lötkugel (108); und ein Formmaterial (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 302a; 302b; 302c; 302d) über einer zweiten Seite des Halbleiterdie (102), wobei das Formmaterial (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 302a; 302b; 302c; 302d) mindestens eine Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) definiert.
  10. Halbleiterbauelement (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d) nach Anspruch 9, wobei das Formmaterial (114b; 114c; 114d; 114f; 114g; 114h; 302a; 302b; 302c; 302d) mehrere Vertiefungen (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) definiert.
  11. Halbleiterbauelement (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d) nach Anspruch 9 oder 10, wobei die zweite Seite senkrecht zur ersten Seite steht.
  12. Halbleiterbauelement (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d) nach einem der Ansprüche 9 bis 11, wobei die mindestens eine Ver tiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) zum mechanischen Koppeln des Halbleiterbauelements (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d) an ein Objekt konfiguriert ist.
  13. Halbleiterbauelement (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d) nach einem der Ansprüche 9 bis 12, wobei die mindestens eine Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) von trapezförmiger Gestalt, rechteckiger Gestalt, dreieckiger Gestalt, quadratischer Gestalt oder T-förmiger Gestalt ist.
  14. Halbleiterbauelement (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d) nach einem der Ansprüche 9 bis 13, wobei die mindestens eine Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) zum Koppeln an eine Wicklung, ein Gewinde oder eine Schnecke konfiguriert ist.
  15. Halbleiterbauelement (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100i; 300a; 300b; 300c; 300d) nach einem der Ansprüche 9 bis 13, wobei die mindestens eine Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) zum Koppeln an eine Klemme, einen Clip oder eine Schiene konfiguriert ist.
  16. Verfahren zum Herstellen eines Halbleiterbauelements (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d), wobei das Verfahren folgendes umfasst: Bereitstellen eines Halbleiterchips (204); Aufbringen eines Formmaterials (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d) über mindestens einer ersten Seite des Halbleiterchips (204); Gestalten des Formmaterials (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d) derart, dass mindestens eine Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) in dem Formmaterial (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d) ausgebildet wird; und Aufbringen einer Metallschicht (224) über einer zweiten Seite des Halbleiterchips (204) und dem Formmaterial (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d).
  17. Verfahren nach Anspruch 16, wobei das Gestalten des Formmaterials (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d) das Gestalten des Formmaterials (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d) derart umfasst, dass die mindestens eine Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) von trapezförmiger Gestalt, rechteckiger Gestalt, dreieckiger Gestalt, quadratischer Gestalt oder T-förmiger Gestalt ist.
  18. Verfahren nach Anspruch 16 oder 17, wobei das Gestalten des Formmaterials (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d) das Schneiden, Sägen, Läppen, Schleifen oder Fräsen des Formmaterials (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d) umfasst.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei das Gestalten des Formmaterials (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d) das Gestalten des Formmaterials (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d) derart umfasst, dass die mindestens eine Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) für das Aufnehmen eines faseroptischen Kabels konfiguriert ist.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei das Gestalten des Formmaterials (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d) das Gestalten des Formmaterials (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d) derart umfasst, dass die mindestens eine Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) für das Aufnehmen einer Kühlstruktur, eines anderen Halbleiterbauelements oder einer Befestigungsstruktur konfiguriert ist.
  21. Verfahren nach einem der Ansprüche 16 bis 20, weiterhin umfassend: Plattieren mindestens eines Abschnitts (150) des Formmaterials (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d) mit einem Metall.
  22. Verfahren zum Herstellen eines Halbleiterbauelements (100a; 100b; 100c; 100d; 100e; 100f; 100g; 100h; 100i; 100j; 300a; 300b; 300c; 300d), wobei das Verfahren folgendes umfasst: Bereitstellen eines Halbleiterdie (204); Aufbringen eines Formmaterials (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d) über mindestens einer ersten Seite des Halbleiterdie (204); Ausbilden mindestens einer Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) in dem Formmaterial (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d); und Koppeln einer Lötkugel (228) an eine zweite Seite des Halbleiterdie (204).
  23. Verfahren nach Anspruch 22, wobei das Ausbilden der mindestens einen Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) das Schneiden, Sägen, Läppen, Schleifen oder Fräsen des Formmaterials (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d) umfasst.
  24. Verfahren nach Anspruch 22, wobei das Ausbilden der mindestens einen Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) das Formen des Formmaterials (114a; 114b; 114c; 114d; 114e; 114f; 114g; 114h; 114i; 220; 302a; 302b; 302c; 302d) umfasst.
  25. Verfahren nach einem der Ansprüche 22 bis 24, wobei das Ausbilden der mindestens einen Vertiefung (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) das Ausbilden von mehreren Vertiefungen (116; 120; 122; 124; 126; 130; 134; 140; 146; 304; 306; 310; 312) umfasst.
DE102009023396A 2008-05-30 2009-05-29 Geformtes Halbleiterbauelement Ceased DE102009023396A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/130,138 US20090294949A1 (en) 2008-05-30 2008-05-30 Molded semiconductor device
US12/130,138 2008-05-30

Publications (1)

Publication Number Publication Date
DE102009023396A1 true DE102009023396A1 (de) 2009-12-17

Family

ID=41317967

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009023396A Ceased DE102009023396A1 (de) 2008-05-30 2009-05-29 Geformtes Halbleiterbauelement

Country Status (2)

Country Link
US (1) US20090294949A1 (de)
DE (1) DE102009023396A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013000494B4 (de) 2012-09-28 2018-07-19 Intel Corporation Bumpless Build-Up-Layer-Paket einschliesslich eines integrierten Wärmeverteilers

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461691B2 (en) 2011-04-29 2013-06-11 Infineon Technologies Ag Chip-packaging module for a chip and a method for forming a chip-packaging module
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9263839B2 (en) * 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9423578B2 (en) 2013-08-01 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing
US9761540B2 (en) 2015-06-24 2017-09-12 Micron Technology, Inc. Wafer level package and fabrication method thereof
US9576931B1 (en) * 2016-02-19 2017-02-21 Inotera Memories, Inc. Method for fabricating wafer level package
US10665560B2 (en) * 2017-10-27 2020-05-26 Taiwan Semiconductor Manufacturing Company Ltd. Optical semiconductor package and method for manufacturing the same
CN110059790B (zh) * 2019-04-22 2023-03-03 深圳名彩智能卡有限公司 一种rfid芯片的保护方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5705851A (en) * 1995-06-28 1998-01-06 National Semiconductor Corporation Thermal ball lead integrated package
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US7345316B2 (en) * 2000-10-25 2008-03-18 Shipley Company, L.L.C. Wafer level packaging for optoelectronic devices
DE10065624C2 (de) * 2000-12-29 2002-11-14 Hans Kragl Kopplungsanordnung zum optischen Koppeln eines Lichtwellenleiters mit einem elektro-optischen oder opto-elektrischen Halbleiterwandler

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013000494B4 (de) 2012-09-28 2018-07-19 Intel Corporation Bumpless Build-Up-Layer-Paket einschliesslich eines integrierten Wärmeverteilers

Also Published As

Publication number Publication date
US20090294949A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
DE102009023396A1 (de) Geformtes Halbleiterbauelement
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102011001402B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102009044712B4 (de) Halbleiter-Bauelement
DE102011102861B4 (de) Verwendung von Vorrichtungszusammenbau zur Verallgemeinerung von dreidimensionalen Metallverbindungstechnologien
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102010015903B4 (de) Ausrichtung eines rekonfigurierten Wafers
DE102012103784B4 (de) Chipgehäusemodul für einen Chip, Gehäuse-auf-Gehäuse-Stapel und Verfahren zum Bilden eines Chipgehäusemoduls
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102018119133B4 (de) Packaging-Schicht-Induktor und Verfahren zur Herstellung
DE102009015722A1 (de) Halbleitermodul
DE102009012524A1 (de) Halbleitermodul
DE102007059161A1 (de) Multi-Chip Package Struktur und Verfahren zu deren Herstellung
DE102008016324A1 (de) Halbleiterbausteinpackung mit einem Chip aufnehmendem Durchgangsloch und doppelseitigen Aufbauschichten auf beiden Oberflächenseiten für WLP und ein Verfahren dazu
DE102010015957A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102008039388A1 (de) Gestapelte Halbleiterchips
DE102008008906A1 (de) Halbleiterpackage mit mehreren Dies und ein Verfahren zu dessen Herstellung
DE102015103745A1 (de) Verfahren zum Durchführen von erweitertem bzw. eingebettetem Wafer Level Packaging (eWLP) und durch die Verfahren hergestellte eWLP-Geräte
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102009044597A1 (de) Halbleiter-Bauelement und Verfahren zur Herstellung desselben
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
DE112004002466B4 (de) Vorrichtung und Verfahren zur verbesserten Energieführung
DE102007022959A1 (de) Halbleitervorrichtung
DE102015109755A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final