DE102009006696A1

DE102009006696A1 - Halbleiterkonfiguration mit einem integrierten Koppler und Verfahren zum Herstellen einer derartigen Halbleiterkonfiguration

Info

Publication number: DE102009006696A1
Application number: DE102009006696A
Authority: DE
Inventors: Jens-Peer Stengl; Uwe Wahl
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2008-02-04
Filing date: 2009-01-29
Publication date: 2009-09-03
Anticipated expiration: 2029-01-30
Also published as: US7710215B2; DE102009006696B4; US20090195335A1

Abstract

Es wird eine Halbleiterkonfiguration mit einem integrierten Koppler bereitgestellt. Die Halbleiterkonfiguration enthält einen Koppler (10), der in ein Substrat (4) integriert ist und der einen ersten Port (13) und einen zweiten Port (14) umfasst. Der Koppler (10) definiert in einer Draufsicht auf das Substrat (4) ein inneres Gebiet (16) des Substrats (4), das mindestens abschnittsweise von dem Koppler (10) umgeben ist, und ein außerhalb des Kopplers (10) angeordnetes äußeres Gebiet (15) des Substrats (4). Der Koppler (10) ist mindestens ein magnetischer Koppler, ein kapazitiver Koppler oder eine Kombination aus beiden. Mindestens ein Schaltungselement (22) ist in das innere Gebiet (16) des Substrats (4) integriert und enthält einen Port (24), der elektrisch an den zweiten Port (14) des Kopplers (10) angeschlossen ist.

Description

Die vorliegende Beschreibung betrifft Ausführungsformen einer Halbleiterkonfiguration mit einem integrierten Koppler und ein Verfahren zum Herstellen einer Halbleiterkonfiguration mit einem integrierten Koppler.
HINTERGRUND DER ERFINDUNG
Bei vielen Anwendungen müssen Signale zwischen Schaltungen übertragen werden, die auf unterschiedlichen elektrischen Potentialen betrieben werden. Die elektrische Potentialdifferenz zwischen den jeweiligen Schaltungen kann bis zu mehreren hundert Volt oder noch höher betragen.
Üblicherweise wurden Pegelumsetzer oder Pegelwandler (engl.: level shifter) verwendet, um Signale zwischen Schaltungen auf unterschiedlichen elektrischen Potentialen zu übertragen. Pegelumsetzer enthalten ein schaltendes Element wie etwa einen MOS-Transistor, dessen Durchschlagspannung über der elektrischen Potentialdifferenz zwischen den Schaltungen liegt, um einen Setzimpuls (engl.: set puls) und einen Rücksetzimpuls (engl.: reset puls) zu erzeugen. Die Impulse werden durch Betreiben des schaltenden Elements erzeugt, was in der empfangenden Schaltung einen Stromimpuls verursacht. Der Stromimpuls wird beispielsweise dadurch detektiert, daß ein Spannungsabfall über einen Widerstand in der empfangenden Schaltung erfaßt wird.
Die Verwendung von Pegelumsetzern ist wegen inhärenter großer dynamischer parasitärer Kapazitäten auf einen Frequenzbereich von bis zu etwa 300 kHz oder bei Verwendung eines Silizium-auf-Isolator-(SOI)-Substrats von bis zu etwa 600 kHz beschränkt.
Eine weitere Option zur Signalübertragung zwischen Schaltungen auf verschiedenen elektrischen Potentialen wird durch kernlose Transformatoren bereitgestellt, die Spulen enthalten, die beispielsweise übereinander angeordnet sind und durch ein Isoliermaterial voneinander isoliert sind. Kernlose Transformatoren liefern eine Signalübertragung im MHz-Bereich.
KURZE DARSTELLUNG DER ERFINDUNG
Gemäß einer Ausführungsform wird eine Halbleiterkonfiguration mit einem integrierten Koppler bereitgestellt. Die Halbleiterkonfiguration enthält einen Koppler, der in das Substrat integriert ist und der einen ersten Port und einen zweiten Port enthält. Der Koppler definiert in einer Draufsicht auf das Substrat ein inneres Gebiet des Substrats, das mindestens abschnittsweise von dem Koppler umgeben ist, und ein außerhalb des Kopplers angeordnetes äußeres Gebiet des Substrats. Der Koppler ist mindestens ein magnetischer Koppler, ein kapazitiver Koppler oder eine Kombination aus beiden. Mindestens ein Schaltungselement ist in das innere Gebiet des Substrats integriert und enthält einen Port, der elektrisch an den zweiten Port des Kopplers angeschlossen ist.
Der Koppler, der zusammen mit dem Schaltungselement in das Substrat integriert ist, entkoppelt das Schaltungselement von anderen Schaltungselementen, um einen Betrieb des Schaltungselements auf einem anderen elektrischen Potential zu gestatten. Der Koppler ist auf platzsparende Weise ausgelegt, indem er um das Schaltungselement, an das sein zweiter Port angeschlossen ist, herum ausgebildet ist.
KURZE BESCHREIBUNG DER MEHREREN ANSICHTEN DER ZEICHNUNGEN
Im Rest der Spezifikation wird eine vollständige und ausführbare Offenbarung der vorliegenden Erfindung einschließlich dem besten Modus davon für einen Durchschnittsfachmann eingehender dargestellt, einschließlich einer Bezugnahme auf die beiliegenden Zeichnungen. Es zeigen:
1 eine Draufsicht auf eine Halbleiterkonfiguration gemäß einer Ausführungsform,
2 eine Draufsicht auf eine Halbleiterkonfiguration gemäß einer weiteren Ausführungsform,
3 einen Querschnitt entlang der Linie AA' in 2,
4 einen Querschnitt entlang der Linie AA' in 2 gemäß einer weiteren Ausführungsform,
5 einen Querschnitt entlang der Linie AA' in 2 gemäß noch einer weiteren Ausführungsform,
6 einen Querschnitt entlang der Linie AA' in 2 gemäß einer anderen Ausführungsform,
7 einen Querschnitt entlang der Linie AA' in 2 gemäß einer noch anderen Ausführungsform,
8A bis 8E Schritte eines Herstellungsverfahrens gemäß einer Ausführungsform.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Es wird nun auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren dargestellt sind. Jedes Beispiel wird erläutert und ist nicht als eine Beschränkung der Erfindung gedacht. Beispielsweise können als Teil einer Ausführungsform dargestellte oder beschriebene Merkmale in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu erhalten. Es ist beabsichtigt, daß die vorliegende Erfindung solche Modifikationen und Variationen enthält. Die Beispiele werden unter Verwendung spezifischer Begriffe beschrieben, die nicht so ausgelegt werden sollen, daß sie den Schutzbereich der beigefügten Ansprüche beschränken. Die Zeichnungen sind nicht maßstabsgetreu und sind nur zu veranschaulichenden Zwecken gedacht.
Der Ausdruck ”lateral”, wie in dieser Beschreibung verwendet, soll eine Orientierung parallel zur Hauptoberfläche eines Halbleitersubstrats beschreiben.
Der Ausdruck ”vertikal”, wie in dieser Beschreibung verwendet, soll eine Orientierung beschreiben, die senkrecht zur Hauptoberfläche des Halbleitersubstrats angeordnet ist.
In dieser Beschreibung erläuterte spezifische Ausführungsformen betreffen, ohne darauf beschränkt zu sein, Halbleiterkonfigurationen, die integrierte Schaltungen enthalten, und insbesondere Halbleiterkonfigurationen mit integrierten Schaltungen oder Schaltungselementen, die auf verschiedene elektrische Potentiale liegen.
Unter Bezugnahme auf 1 wird eine erste Ausführungsform einer Halbleiterkonfiguration beschrieben. Die in 1 in einer Draufsicht gezeigte Halbleiterkonfiguration 2 enthält ein Substrat 4. Wie sich aus der folgenden Beschreibung ergibt, kann das Substrat 4 mindestens ein Halbleitersubstrat 6 und eine auf dem Halbleitersubstrat 6 ausgebildete Metallisierungsstruktur 8 umfassen.
Eine ein Schaltungselement bildende integrierte Schaltung 22 ist in das Substrat 4 und insbesondere in das Halbleitersubstrat 6 integriert (siehe beispielsweise 8A). Ein Fachmann versteht, daß eine integrierte Schaltung zusätzlich zu aktiven und passiven, in dem Halbleitersubstrat 6 ausgebildeten Bauelementen elektrische Verbindungen zum Zusammenschalten der Bauelemente enthalten kann. Solche Zwischenverbindungen können in dem Halbleitersubstrat 6 beispielsweise durch Dotierungsgebiete gebildet werden. Zusätzlich oder alternativ können die Zwischenverbindungen durch die auf dem Halbleitersubstrat 6 ausgebildete Metallisierungsstruktur 8 bereitgestellt werden.
Die integrierte Schaltung 22 ist in dieser Ausführungsform, ohne darauf beschränkt zu sein, durch einen Operationsverstärker mit zwei Eingangsanschlüssen 24 dargestellt, die einen Port der integrierten Schaltung 22 bilden. Die integrierte Schaltung 22 umfaßt in der Regel mindestens ein aktives verstärkendes Element. Bei vielen Anwendungen kann die integrierte Schaltung 22 ein beliebiger Typ von Verstärker wie etwa Differenzverstärker, ein mehrstufiger Verstärker oder ein Leistungsverstärker oder irgendeine andere Art von integrierter Schaltung sein.
Die Halbleiterkonfiguration 2 wie in 1 gezeigt enthält weiterhin eine weitere integrierte Schaltung 21, die ein weiteres Schaltungselement bildet. Ausgangsanschlüsse 23 bilden einen Port der integrierten Schaltung 21. Der Einfachheit halber wird die integrierte Schaltung 21 als erste integrierte Schaltung bezeichnet, während die integrierte Schaltung 22 als zweite integrierte Schaltung bezeichnet wird. Bei vielen Anwendungen ist die integrierte Schaltung 21 eine Sender- oder Treiberstufe, während die zweite integrierte Schaltung 22 ein Empfänger ist. Ein Fachmann versteht, daß die erste integrierte Schaltung 21 auch ein Empfänger sein kann, während die zweite integrierte Schaltung 22 ein Sender sein kann. Ähnlich der zweiten integrierten Schaltung 22 kann die erste integrierte Schaltung 21 als eine beliebige Art von Schaltungselement wie etwa Verstärker oder Filter ausgebildet sein.
Die erste und zweite integrierte Schaltung 21, 22 sind elektrisch voneinander isoliert und monolithisch in das Substrat 4 integriert. Wie unten ausführlicher beschrieben, kann die Isolation durch eine Isolationsstruktur bereitgestellt werden, die die integrierten Schaltungen 21, 22 voneinander trennt. Bei vielen Ausführungsformen bilden die erste und zweite integrierte Schaltung 21, 22 zusammen eine gemeinsame integrierte Schaltung und sind deshalb Teile der gemeinsamen integrierten Schaltung.
Ein Koppler 10 ist in das Substrat 4 integriert und umfaßt eine erste und eine zweite Leiterbahn 11, 12. Der Koppler 10 ist in der Regel ebenfalls Teil der gemeinsamen integrierten Schaltung. Jede der Leiterbahnen 11, 12 ist wie eine Wicklung ausgebildet und übereinander angeordnet. Bei dieser Beschreibung bedeutet ”übereinander”, in einer Richtung senkrecht zu der lateralen Erstreckung des Halbleitersubstrats 6 angeordnet.
Die Wicklungen sind in der Regel im wesentlichen planar und verlaufen parallel zu der lateralen Erstreckung des Substrats 4 und insbesondere parallel zu dem Halbleitersubstrat 6. Bei vielen Anwendungen besitzt jede der Leiterbahnen 11, 12 mindestens eine Wicklung. In 1 sind die Leiterbahnen lediglich aus Gründen der Übersichtlichkeit, um die Darstellung des Verlaufs beider Leiterbahnen zu erleichtern, lateral geringfügig zueinander verschoben gezeigt. Wie aus 1 hervorgeht, verlaufen beide Leiterbahnen 11, 12 im wesentlichen parallel zueinander. Dies verstärkt die Kopplung zwischen ihnen.
Bei bestimmten Ausführungsformen wird jede Leiterbahn 11, 12 durch eine jeweilige einzelne Wicklung gebildet, wie in 1 gezeigt. Ein Fachmann versteht, daß die Leiterbahnen 11, 12 durch zwei oder mehr Wicklungen gebildet werden können, um die Kopplung weiter zu verbessern.
Die jeweiligen Enden der Leiterbahnen 11, 12 bilden die Ports des Kopplers 10. Je nach der gewünschten Art von Kopplung bilden beide Enden jeder Bahn 11, 12 oder nur ein Ende jeder Bahn 11, 12 einen jeweiligen Port des Kopplers 10. Bei der in 1 gezeigten spezifischen Ausführungsform bilden beide Enden der ersten Bahn 11 den ersten Port oder Eingang 13 des Kopplers 10, während beide Enden der zweiten Bahn 12 den zweiten Port oder Ausgang 14 des Kopplers 10 bilden.
Bei der in 1 gezeigten Ausführungsform liefert der Koppler 10 eine induktive Kopplung zwischen der ersten und der zweiten Leiterbahn 11, 12. Insbesondere kann der Koppler 10 ein kernloser Transformator sein, der eine induktive Kopplung zum Übertragen elektrischer Signale liefert. Bei anderen Ausführungsformen kann durch die Leiterbahnen 11, 12 eine kapazitive Kopplung bereitgestellt werden. Die Art von Kopplung wird beispielsweise durch die elektrische Verbindung zwischen den Leiterbahnen und den jeweiligen integrierten Schaltungen bestimmt. In 1 liefert die erste Leiterbahn 11 eine elektrisch leitende Verbindung zwischen jeweiligen Ausgangsanschlüssen 23 der integrierten Schaltung 21. Dies gestattet das Fließen eines Stroms durch die erste Leiterbahn 11, der ein Magnetfeld erzeugt. Das Magnetfeld induziert eine Spannung in der zweiten Leiterbahn 12, was zu einem Stromfluß durch die zweite Leiterbahn 12 führt, die beide Eingangsanschlüsse 24 der zweiten integrierten Schaltung 22 verbindet. Wenn hauptsächlich eine kapazitive Kopplung erwünscht ist, werden die Leiterbahnen 11, 12 als Kondensatorelektroden verwendet, und jede Leiterbahn 11, 12 ist nur an einen jeweiligen einzelnen Anschluß angeschlossen. Zur induktiven Kopplung sind besonders lange Leiterbahnen erwünscht, während für eine kapazitive Kopplung eine großflächige Überlappung zwischen den Leiterbahnen gewünscht ist. Dies kann das tatsächliche Layout der Leiterbahnen beeinflussen. Ein Fachmann versteht, daß die kapazitive Kopplung auch eine gewisse induktive Kopplung und umgekehrt beinhaltet, da jedes Segment einer Leiterbahn eine gegebene Kapazität und eine Induktivität aufweist. In der Regel dominiert jedoch nur eine Kopplungsart.
Der Koppler 10 kann Signale im Bereich von bis zu mehreren Mhz übertragen. Weiterhin reduziert die monolithische Integration des Kopplers 10 in das gleiche Substrat unerwünschte Kapazitäten und Induktivitäten und vergrößert somit die verfügbare Bandbreite für das Übertragen elektrischer Signale zwischen den integrierten Schaltungsteilen. Zusätzlich dazu kann das tatsächliche Design des Kopplers 10 variiert werden, um Anwendungsansprüchen wie etwa Durchschlagfestigkeit und Übertragungsbandbreite zu genügen.
Der Koppler 10 ist bei Betrachtung in einer Draufsicht auf das Halbleitersubstrat 6 um die zweite integrierte Schaltung 22 herum ausgebildet. Dies reduziert den für den Koppler 10 benötigten Platz. In der Regel benötigt ein Koppler einen gegebenen Platz unabhängig davon, ob eine induktive oder kapazitive Kopplung erwünscht ist. Indem der Koppler 10 um die zweite integrierende Schaltung 22 herum ausgebildet wird, wird im Vergleich zu Fällen, wo der Koppler 10 lateral beabstandet zu der zweiten integrierten Schaltung 12 angeordnet ist, nur wenig zusätzlicher Platz eingenommen.
Der Koppler 10 definiert in einer Draufsicht auf das Substrat 2 ein innerhalb der Leiterbahnen 11, 12 angeordnetes inneres Gebiet 16 und ein außerhalb des Kopplers 10 angeordnetes äußeres Gebiet 15. Die erste integrierte Schaltung 21 ist im äußeren Gebiet 15 angeordnet, während die zweite integrierte Schaltung 22 im inneren Gebiet 16 angeordnet ist. In der Regel umgeben die erste und zweite Leiterbahn 11, 12 des Kopplers die zweite integrierte Schaltung 22 im wesentlichen vollständig. Ein kleiner Spalt nahe den Ports des Kopplers kann zurückbleiben, wie in 1 gezeigt, wenn jede Bahn nur eine Wicklung umfaßt. Bei anderen Ausführungsformen können die erste und zweite Bahn 11, 12 die zweite integrierte Schaltung 22 auch teilweise umgeben. Weiterhin können anders als bei der in 1 gezeigten Ausführungsform der Eingang 13 und der Ausgang 14 des Kopplers 10 gegebenenfalls auch auf verschiedenen Seiten des Kopplers 10 angeordnet sein.
Wie aus den 2 bis 7 weiter hervorgeht, ist das innere Gebiet 16 durch eine in das Substrat 4 integrierte Isolationsstruktur 30 von dem äußeren Gebiet 15 isoliert. Die Isolationsstruktur 30 umgibt das innere Gebiet 15 bei Betrachtung in einer Draufsicht auf das Halbleitersubstrat 6 im wesentlichen vollständig und in der Regel vollständig und gestattet den Betrieb der ersten und zweiten integrierten Schaltung 21, 22 bei verschiedenen elektrischen Potentialen. Beispielsweise kann die elektrische Potentialdifferenz im Bereich von bis zu mehreren hundert Volt liegen. Die Isolationsstruktur 30 sollte deshalb entsprechend ausgelegt sein, um die integrierten Schaltungen 21, 22 zuverlässig voneinander zu isolieren. Eine Signalübertragung zwischen den integrierten Schaltungen 21, 22 erfolgt durch den Koppler 10.
2 zeigt eine Halbleiterkonfiguration 2 mit einem Koppler 10, der ausgelegt ist, daß er eine induktive Kopplung zwischen der ersten und zweiten integrierten Schaltung 21, 22 liefert. Der Koppler 10 ist über der Isolationsstruktur 30 angeordnet, die das innere Gebiet 16 umgibt, in der die zweite integrierte Schaltung 22 ausgebildet ist. Wie in der Draufsicht auf die Halbleiterkonfiguration 2 gezeigt, folgt der Verlauf des Kopplers 10 im wesentlichen dem Verlauf der Isolationsstruktur 30, was den von dem Koppler 10 eingenommenen Platz weiter reduziert. Insbesondere ist kein zusätzlicher Platz erforderlich, da der Platz über der Isolationsstruktur 30 zum Integrieren des Kopplers 10 verwendet wird. Die Integrationsdichte der Halbleiterkonfiguration 2 kann deshalb weiter erhöht werden.
Unter Bezugnahme auf die 3 bis 7 sind verschiedene Ausführungsformen für die Anordnung und das Design des Kopplers 10 und die Isolationsstruktur in jeweiligen Querschnitten entlang der in 2 gezeigten Linie AA' gezeigt.
Das Substrat 4 kann ein Halbleitersubstrat 6 und eine Metallisierungsstruktur 8 enthalten, die auf einer oberen oder ersten Oberfläche 41 des Halbleitersubstrats 6 angeordnet ist. Das Halbleitersubstrat 6 kann aus Silizium (Si), Siliziumcarbid (SiC), einem III–V-Halbleitermaterial oder einem Heteroübergangsmaterial bestehen, beispielsweise eine Kombination aus Si und SiC. Zudem kann das Halbleitersubstrat 6 mindestens eine auf einem einkristallinen Basismaterial ausgebildete Epitaxieschicht enthalten.
Die Isolationsstruktur 30 ist in der Regel in das Halbleitersubstrat 6 integriert. Beispielsweise ist die Isolationsstruktur 30 durch mindestens ein Dotierungsgebiet 31 ausgebildet, das in dem Halbleitersubstrat 6 an seiner oberen Oberfläche 41 angeordnet ist. Das Dotierungsgebiet 31 umgibt das innere Gebiet 16 und ist vom entgegengesetzten Leitfähigkeitstyp zu dem Leitfähigkeitstyp des umgebenden Halbleitersubstrats 6, so daß pn-Übergänge entstehen. Das Dotierungsgebiet 31 bildet in der Regel einen geschlossenen Ring um das innere Gebiet 16 und kann elektrisch auf freiem Potential liegen (engl.: floating potential). Solche Strukturen werden auch als Feldringe bezeichnet. Je nach der elektrischen Potentialdifferenz zwischen dem inneren und äußeren Gebiet 15, 16 werden mindestens ein, mindestens zwei, mindestens drei oder mehr Dotierungsgebiete 31, die jeweils eine jeweilige geschlossene Ringstruktur bilden, bereitgestellt. Die Dotierungsgebiete oder Ringstrukturen 31 sind im wesentlichen konzentrisch zueinander angeordnet. Der Abstand zwischen benachbarten Ringstrukturen 31 kann variieren. Beispielsweise nimmt der Abstand zwischen benachbarten Ringstrukturen 31 vom inneren zum äußeren Gebiet zu. Bei der in 3 gezeigten Ausführungsform enthält die Isolationsstruktur 30 mindestens drei Dotierungsgebiete 31, von denen jedes wie eine geschlossene Ringstruktur gebildet ist. Bei anderen Ausführungsformen können je nach spezifischen Bedürfnissen auch teilweise offene Ringstrukturen verwendet werden.
Die Ringstrukturen 31 sind in der Regel durch das umgebende, entgegengesetzt dotierte Halbleitersubstrat 6 voneinander isoliert. Bei anderen Ausführungsformen können die Ringstrukturen 31 durch mindestens ein ausräumbares Dotierungsgebiet mit dem gleichen Leitfähigkeitstyp wie die Ringstrukturen 31 vorübergehend elektrisch miteinander verbunden werden. Wenn das innere und äußere Gebiet 15, 16 auf unterschiedlichen elektrischen Potentiale liegen, werden die ausräumbaren Dotierungsgebiete vollständig ausgeräumt und die Ringstrukturen 31 werden dadurch voneinander isoliert. Wenn die elektrische Potentialdifferenz beispielsweise beim Abschalten der Halbleiterkonfiguration 2 reduziert wird, wird das ausräumbare Gebiet leitend und gestattet einen Fluß von Ladungsträgern, die in den Ringstrukturen 31 gefangen waren.
Zusätzlich zu den Dotierungsgebieten 31, die je nach dem Leitfähigkeitstyp des Halbleitersubstrats 6 n-dotiert oder p-dotiert sein können, können Feldplatten bereitgestellt werden, die auf dem Halbleitersubstrat 6 und in elektrischer Verbindung mit den Dotierungsgebieten 31 angeordnet sein können. Es wäre auch möglich, die Dotierungsgebiete 31 als in das Halbleitersubstrat 6 integrierte Kompensationsstrukturen auszubilden. Kompensationsstrukturen sind in der Regel säulenförmige Dotierungsgebiete vom entgegengesetzten Leitfähigkeitstyp wie das Halbleitersubstrat 6. Andere mögliche Formen sind Streifen oder getrennte Schichten. Es wäre auch möglich, Dotierungsgebiete von variierender lateraler Dotierung (VLD) zu bilden und sie als Ringstrukturen zu verwenden.
Bei der in 3 gezeigten Ausführungsform sind die erste und zweite Leiterbahn 11, 12 in zwei verschiedene Ebenen der Metallisierungsstruktur 8 integriert. Insbesondere ist die erste Leiterbahn in eine erste Ebene integriert, während die zweite Leiterbahn in eine zweite Ebene integriert ist. Die erste und zweite Leiterbahn 11, 12 und allgemeiner ausgedrückt die erste und zweite Metallisierungsebene sind durch eine zweite Isolationsschicht 82 voneinander isoliert. Eine erste Isolationsschicht 81 wird verwendet, um die erste Leiterbahn 11 und allgemeiner ausgedrückt die erste Ebene der Metallisierungsstruktur 8 von dem Halbleitersubstrat 6 zu isolieren. Die Dicke der zweiten Isolationsschicht 82 kann angepaßt sein, die zwischen der ersten Leiterbahn 11 und der zweiten Leiterbahn 12 auftretende elektrische Potentialdifferenz auszuhalten. Es sei hier erinnert, daß die erste Leiterbahn 11 auf dem elektrischen Potential der ersten integrierten Schaltung 21 ist, während die zweite Leiterbahn 12 auf dem elektrischen Potential der zweiten integrierten Schaltung 22 ist. Eine dritte Isolationsschicht 83 kann zum Bedecken der zweiten Leiterbahn 12 verwendet werden.
4 zeigt eine Ausführungsform, bei der die erste und zweite Leiterbahn 11, 12 in eine gemeinsame Metallisierungsebene der Metallisierungsstruktur 8 integriert sind. Insbesondere sind die Leiterbahnen 11, 12 in in der zweiten Isolationsschicht 82 ausgebildeten Gräben angeordnet. Die Gräben können eine vertikale Erstreckung von etwa 2 μm oder mehr aufweisen, um die Kopplung zwischen ihnen zu verstärken. Der laterale Abstand zwischen der ersten und zweiten Leiterbahn 11, 12 wird wieder hauptsächlich durch die elektrische Potentialdifferenz zwischen den Leiterbahnen 11, 12 und das Material der zweiten Isolationsschicht 82 definiert. In der Regel ist die zweite Leiterbahn 12, die elektrisch mit der im inneren Gebiet 16 des Substrats 4 angeordneten zweiten integrierten Schaltung 22 verbunden ist, von der ersten Leiterbahn 11 umgeben.
Anders als bei der in 4 gezeigten Ausführungsform könnten die erste und zweite Leiterbahn 11, 12 auch gemeinsam in zwei oder mehr Metallisierungsebenen ausgebildet sein. Eine beispielhafte Ausführungsform ist in 5 gezeigt, wo sich jede Leiterbahn 11, 12 über mindestens zwei Metallisierungsebenen erstreckt. Dies gestattet es, daß die Leiterbahnen 11, 12 in einer signifikant großen vertikalen Erstreckung ausgebildet werden, ohne die Topologie der Halbleiterkonfiguration 2 zu vergrößern. Zwischen benachbarten Metallisierungsebenen ausgebildete Durchkontakte (engl.: vias) werden ebenfalls zum Ausbilden der Leiterbahnen 11, 12 verwendet. 5 zeigt, daß alle Leiterbahnen 11, 12 durch eine Kombination von zwei in benachbarten Metallisierungsebenen ausgebildeten Bahnen und Durchkontakten ausgebildet werden, was eine elektrische Verbindung zwischen den Bahnen der benachbarten Metallisierungsebenen liefert.
Das Verwenden von zwei oder mehr Metallisierungsebenen gestattet auch die Ausbildung von zwei oder mehr Wicklungen für jede Leiterbahn 11, 12, was die Kopplung zwischen den Leiterbahnen 11, 12 vergrößern würde. Dies gilt sowohl für die induktive als auch die kapazitive Kopplung.
Unter Bezugnahme auf 6 wird eine weitere Ausführungsform beschrieben, die eine Isolationsstruktur 30 mit Gräben 32 enthält, die im Halbleitersubstrat 6 ausgebildet sind. Die Gräben 32 sind mit einem Isoliermaterial wie etwa einem Oxid gefüllt. Bei vielen Anwendungen wird Siliziumoxid verwendet, doch wäre es auch möglich, andere Isoliermaterialien wie etwa Nitride zu verwenden. Eine rückseitige Isolationsschicht 33 liefert eine Isolation auf der Unterseite des Halbleitersubstrats 6, so daß das innere Gebiet 16 durch die Isolationsgräben 32 und die rückseitige Isolationsschicht 33 vollständig von dem äußeren Gebiet 16 des Halbleitersubstrats 6 isoliert ist. In dem in 6 gezeigten Querschnitt sind zwei Isolationsgräben 32 gezeigt. Bei Betrachtung der Halbleiterkonfiguration 2 in einer Draufsicht auf das Substrat 4 wird ersichtlich, daß nur ein ringartiger Isolationsgraben 32 in dem Halbleitersubstrat 6 angeordnet ist, der das innere Gebiet 16 vollständig umgibt.
Die Halbleiterkonfiguration 2 kann in einem SOI-Substrat integriert sein, wovon ein Beispiel in 6 gezeigt ist. Die rückseitige Isolationsschicht 33 kann in diesem Fall eine Oxidationsschicht sein, an die zwei Halbleitersubstrate gebondet sind. SOI-Substrate gestatten aufgrund ihrer verbesserten Isolation das Anlegen von sehr hohen elektrischen Potentialdifferenzen zwischen den jeweiligen integrierten Schaltungen 21, 22 und reduzieren parasitäre Kapazitäten und Induktivitäten.
Der Koppler 10 der in 6 gezeigten Ausführungsform enthält Leiterbahnen 11, 12, die in einer ersten und einer dritten Metallisierungsebene der Metallisierungsstruktur 8 ausgebildet sind. Deshalb sind die erste und zweite Leiterbahn 11, 12 durch die zweite und dritte Isolationsschicht 82, 83 voneinander isoliert, während eine vierte Isolationsschicht 84 die zweite Leiterbahn 12 bedeckt. Dies vergrößert den Abstand zwischen den Leiterbahnen 11, 12 und ist nützlich für Halbleiterkonfigurationen 2 mit zwei auf einer sehr hohen elektrischen Potentialdifferenz betriebenen integrierten Schaltungen 21, 22. Falls gewünscht, könnte die zweite Leiterbahn 12 auch in einer vierten Metallisierungsebene ausgebildet sein, um die Isolation zwischen den Leiterbahnen 11, 12 weiter zu verbessern. Weiterhin können Streukapazitäten und -induktivitäten reduziert werden.
Ungeachtet des tatsächlichen Designs der Isolationsstruktur 30 reicht die laterale Erstreckung der Isolationsstruktur aus, um den Koppler 10 über der Isolationsstruktur 30 aufzunehmen, ohne zusätzlichen Platz zu verwenden. Beispielsweise wird bei vielen Ausführungsformen ein lateraler Platz zwischen der ersten und zweiten integrierten Schaltung 21, 22 von etwa 10 bis 15 Mikrometer pro 100 V Isolationsspannung verwendet, was eine laterale Erstreckung der Isolationsstruktur 30 zwischen der ersten und zweiten integrierten Schaltung 21, 22 von ungefähr der gleichen Abmessung ergibt. Wenn die erste und zweite integrierte Schaltung 21, 22 bei einer elektrischen Potentialdifferenz von etwa 500 V arbeiten, liegt der Abstand und deshalb die laterale Erstreckung der Isolationsstruktur 30 zwischen den integrierten Schaltungen 21, 22 ungefähr zwischen 50 und 75 μm.
7 zeigt eine Kombination aus der in der 6 gezeigten Ausführungsform verwendeten Isolationsstruktur und dem Koppler der in 4 gezeigten Ausführungsform.
Bei allen Ausführungsformen können die Leiterbahnen 11, 12 aus einem Metall oder einer Metalllegierung hergestellt sein. Typische Beispiele, ohne darauf beschränkt zu sein, sind Aluminium, Aluminiumlegierungen, Kupfer, Kupferlegierungen und Metallsilicide. Die Leiterbahnen 11, 12 können auch Barriereschichten oder Kontaktschichten enthalten. Barriereschichten werden oftmals verwendet, um eine Diffusion des Metalls in benachbarte Gebiete, beispielsweise in die Isolationsschichten, zu vermeiden. Kontaktschichten werden oft verwendet, um den Kontaktwiderstand zwischen verschiedenen Materialien zu reduzieren.
Die oben beschriebenen Ausführungsformen sind monolithisch integrierte Halbleiterkonfigurationen, bei denen die erste und zweite integrierte Schaltung 21, 22, der Koppler 10 und die Isolationsstruktur 30 in das gleiche Substrat integriert sind. Insbesondere sind die integrierten Schaltungen 21, 22 und die Isolationsstruktur 30 monolithisch mindestens teilweise in das Halbleitersubstrat 6 integriert. Es wäre auch möglich, wenn nur die zweite integrierte Schaltung 22 monolithisch zusammen mit dem Koppler 10 und der Isolationsstruktur 30 in das Substrat 4 integriert wäre. In diesem Fall können Kontaktpads auf dem Substrat 4 angeordnet sein, die elektrisch mit der ersten Leiterbahn 11 verbunden sind. Die Kontaktpads werden dann im äußeren Gebiet 15 angeordnet und elektrisch von der im inneren Gebiet 16 angeordneten zweiten integrierten Schaltung 22 isoliert. In diesem Fall würde die Halbleiterkonfiguration 2 nur eine im inneren Gebiet 16 angeordnete integrierte Schaltung umfassen. Ein elektrisches Signal, das auf ein elektrisches Potential vorgespannt ist, das signifikant von dem elektrischen Potential der integrierten Schaltung im inneren Gebiet 16 verschieden ist, kann dann den Kontaktpads zugeleitet werden.
Unter Bezugnahme auf die 8A bis 8E wird ein Verfahren zum Herstellen einer Halbleiterkonfiguration beschrieben. Wie in 8A gezeigt, ist eine Isolationsstruktur 30 mit mehreren Dotierungsgebieten 31 in und an der oberen Oberfläche 41 des Halbleitersubstrats 6 angeordnet. Das Verfahren ist jedoch nicht auf diese Art von Isolationsstruktur beschränkt. Der Einfachheit halber stellt ein MOS-FET mit einem Sourcegebiet 25 und einem Gategebiet 26, die in das Halbleitersubstrat 6 integriert sind, die in dem inneren Gebiet 16 des Halbleitersubstrats 6 angeordnete zweite integrierte Schaltung 22 dar. Ein Fachmann versteht, daß die zweite integrierte Schaltung 22 weitere aktive und passive Bauelemente und Zwischenverbindungen enthalten kann.
Wenngleich in 8A nicht gezeigt, kann eine erste integrierte Schaltung 21 in das nichtgezeigte äußere Gebiet 15 des Halbleitersubstrats 6 integriert sein.
Zum Fertigstellen des MOS-FET wird eine Gateelektrode 27 auf dem Halbleitersubstrat 6 ausgebildet. Die Gateelektrode 27 ist über eine Gateisolationsschicht von dem Halbleitersubstrat 6 isoliert. Eine erste Isolationsschicht 81 wird auf der Gateelektrode 27 und der oberen Oberfläche 41 des Halbleitersubstrats 6 ausgebildet. Die erste Isolationsschicht 81 kann beispielsweise ein Oxid sein. Die resultierende Struktur ist in 8B gezeigt.
Dann wird die erste Leiterbahn 11 durch Abscheiden und Strukturieren einer Metallschicht ausgebildet. Beispielsweise kann Aluminium oder eine Aluminiumlegierung verwendet werden. Es können auch zusätzliche Barriere- und Kontaktschichten vor oder nach der Abscheidung der Metallschicht ausgebildet werden. Zwischenverbindungen für die zweite integrierte Schaltung 22 können ebenfalls durch die strukturierte Metallschicht ausgebildet werden. Es sei hier angemerkt, daß gegebenenfalls auch Zwischenverbindungen für die erste integrierte Schaltung 21 ausgebildet werden können. Weiterhin wird eine Verbindung zwischen der ersten integrierten Schaltung und der ersten Leiterbahn 11 ausgebildet. Die strukturierte erste Metallschicht definiert eine erste Metallisierungsebene.
Die ausgebildete erste Leiterbahn 11 wird von einer zweiten Isolationsschicht 82 bedeckt, wie in 8C gezeigt, in der Öffnungen ausgebildet werden können, die danach mit Metall oder Metalllegierung gefüllt werden. Solche mit Metall gefüllten Öffnungen werden als Durchkontakte bezeichnet und werden zur Bereitstellung elektrischer Verbindungen zwischen der ersten Metallisierungsebene und der danach ausgebildeten zweiten Metallisierungsebene verwendet.
Bei dieser Ausführungsform wird eine dritte Isolationsschicht 83 auf der zweiten Isolationsschicht 82 abgeschieden, wie in 8D gezeigt. Die dritte Isolationsschicht 83 bedeckt eine zweite Metallschicht, die hier nicht gezeigt ist. Die zweite Metallschicht definiert die zweite Metallisierungsschicht, die in anderen Gebieten als dem Gebiet des Kopplers 10 verwendet wird, um Zwischenverbindungen für die erste und zweite integrierte Schaltung 21, 22 auszubilden. Falls mehr als eine Wicklung pro Leiterbahn 11, 12 gewünscht ist, kann die zweite Metallschicht auch zum Ausbilden von Abschnitten der jeweiligen Leiterbahnen 11, 12 verwendet werden. Wiederum können Durchkontakte in der dritten Isolationsschicht 83 ausgebildet werden, um elektrische Verbindungen zwischen der zweiten und einer danach ausgebildeten dritten Metallisierungsebene bereitzustellen. Die Durchkontakte werden in der Regel in dem inneren und äußeren Gebiet 15, 16 als Teil von lokalen Zwischenverbindungen für die jeweiligen integrierten Schaltungen 21, 22 ausgebildet. Im Gebiet des Kopplers 10 werden in der Regel keine Durchkontakte zwischen der ersten und der zweiten Leiterbahn 11, 12 ausgebildet, um sie elektrisch voneinander isoliert zu halten. Wenn die Leiterbahnen 11, 12 mehr als eine Wicklung aufweisen, werden Durchkontakte ausgebildet, um die jeweiligen Wicklungen der jeweiligen Leiterbahn 11, 12 zu verbinden.
Auf der dritten Isolationsschicht 83 wird eine dritte Metallschicht abgeschieden und strukturiert, um die zweite Leiterbahn 12 auszubilden, wie in 8E gezeigt. Die strukturierte dritte Metallschicht definiert die dritte Metallisierungsebene. Die dritte Metallschicht kann verwendet werden, um Zwischenverbindungen der ersten und zweiten integrierten Schaltungen 21, 22 auszubilden.
Schließlich wird eine vierte Isolationsschicht 84 abgeschieden, um die dritte Metallisierungsebene und die zweite Leiterbahn 12 zu bedecken. Elektrische Verbindungen zwischen der zweiten Leiterbahn 12 und der zweiten integrierten Schaltung 22 können auch durch in den jeweiligen Metallisierungsebenen ausgebildete entsprechende Zwischenverbindungen bereitgestellt werden.
Die zweite, dritte und vierte Isolationsschicht 82, 83 und 84 werden manchmal als Intermetalldielektrikumsschichten (ILDs) bezeichnet.
Ein Fachmann versteht, daß nur zwei Metallisierungsebenen verwendet werden können und daß die zweite Leiterbahn 12 in der zweiten Metallisierungsebene ausgebildet wird. Es wäre auch möglich, die erste Leiterbahn 11 in der zweiten Metallisierungsebene und die zweite Leiterbahn 12 in der ersten Metallisierungsebene auszubilden. Weiterhin kann die erste Leiterbahn 11 in der zweiten Metallisierungsebene ausgebildet werden, während die zweite Leiterbahn 12 in der dritten Metallisierungsebene ausgebildet sein kann. Alternativ können vier Metallisierungsebenen verwendet werden, wobei die zweite Leiterbahn 12 in der vierten Metallisierungsebene ausgebildet ist.
Die Halbleiterkonfiguration wie hierin beschrieben kann in monolithisch integrierten Hochspannungsschaltungen mit auf verschiedenen elektrischen Potentialen arbeitenden integrierten Schaltungsabschnitten verwendet werden. Weiterhin kann zum Isolieren der Schaltungsabschnitte eine Isolationsstruktur integriert werden, die einen integrierten Schaltungsabschnitt im wesentlichen vollständig umgibt, um ihn von einem anderen, in einem Gebiet außerhalb der Isolationsstruktur angeordneten integrierten Schaltungsabschnitt zu isolieren. Die Signalübertragung zwischen beiden integrierten Schaltungsabschnitten wird durch einen auf der Isolationsstruktur ausgebildeten Koppler bereitgestellt. Der Koppler kann mindestens zwei voneinander isolierte Leiterbahnen enthalten, die dem Verlauf der Isolationsstruktur im wesentlichen folgen.
Die obige schriftliche Beschreibung verwendet spezifische Ausführungsformen, um die Erfindung zu offenbaren, einschließlich dem besten Modus, und auch, um es jedem Fachmann zu ermöglichen, die Erfindung herzustellen und zu verwenden. Wenngleich die Erfindung hinsichtlich verschiedener spezifischer Ausführungsformen beschrieben worden ist, erkennt der Fachmann, daß die Erfindung innerhalb des Geistes und Schutzbereichs der Ansprüche mit Modifikationen praktiziert werden kann. Insbesondere können einander nicht ausschließende Merkmale der oben beschriebenen Ausführungsformen miteinander kombiniert werden. Der patentierbare Schutzbereich wird durch die Ansprüche definiert und kann andere Beispiele beinhalten, die sich dem Fachmann ergeben. Solche anderen Beispiele sollen innerhalb des Schutzbereichs der Ansprüche liegen, wenn sie strukturelle Elemente besitzen, die von der wörtlichen Sprache der Ansprüche nicht differieren, oder wenn sie äquivalente strukturelle Elemente mit insubstantiellen Differenzen von den wörtlichen Sprachen der Ansprüche beinhalten. Die nachfolgenden Patentansprüche stellen einen ersten nicht bindenden Versuch dar, die Erfindung allgemein zu definieren.

Claims

Halbleiterkonfiguration, umfassend: – ein Substrat (4); – einen in das Substrat (4) integrierten und einen ersten Port (13) und einen zweiten Port (14) umfassenden Koppler (10), wobei der Koppler (10) in einer Draufsicht auf das Substrat (4) ein inneres Gebiet (16) des Substrats (4), das mindestens abschnittsweise von dem Koppler (10) umgeben ist, und ein außerhalb des Kopplers (10) angeordnetes äußeres Gebiet (15) des Substrats (4) definiert, wobei der Koppler (10) mindestens ein magnetischer Koppler oder mindestens ein kapazitiver Koppler oder mindestens eine Kombination aus beiden ist; und – mindestens ein in das innere Gebiet (16) des Substrats (4) integriertes Schaltungselement (22), wobei das Schaltungselement (22) einen elektrisch an den zweiten Port (14) des Kopplers (10) angeschlossenen Port (24) umfaßt.
Halbleiterbauelement nach Anspruch 1, wobei der Koppler (10) eine erste und eine zweite Leiterbahn (11, 12) umfaßt, die in das Substrat (4) integriert sind, wobei die erste und zweite Leiterbahn (11, 12) elektrisch voneinander isoliert sind und mindestens abschnittsweise parallel zueinander verlaufen, wobei die erste Leiterbahn (11) elektrisch mit dem ersten Port (13) des Kopplers (10) verbunden ist und die zweite Leiterbahn (12) elektrisch mit dem zweiten Port (14) des Kopplers (10) verbunden ist.
Halbleiterbauelement nach Anspruch 2, wobei jede der ersten und zweiten Leiterbahnen (11, 12) mindestens eine im wesentliche planare Wicklung umfaßt.
Halbleiterkonfiguration nach einen der Ansprüche 1 bis 3, weiterhin umfassend eine in das Substrat (4) integrierte Isolationsstruktur (30), wobei die Isolationsstruktur (30) in Draufsicht auf das Substrat (4) das Schaltungselement (22) umgibt.
Halbleiterkonfiguration nach Anspruch 2 oder 3, weiterhin umfassend eine in das Substrat (4) integrierte Isolationsstruktur (30), wobei die Isolationsstruktur (30) in Draufsicht auf das Substrat (4) das Schaltungselement (22) umgibt, wobei die erste und zweite Leiterbahn (11, 12) des Kopplers (10) auf und entlang der Isolationsstruktur (30) verlaufen.
Halbleiterkonfiguration nach Anspruch 4 oder 5, wobei das Substrat (4) ein Halbleitersubstrat (6) umfaßt, wobei die Isolationsstruktur (30) in das Halbleitersubstrat (6) integriert ist.
Halbleiterkonfiguration nach Anspruch 6, wobei die Isolationsstruktur (30) mindestens einen in das Halbleitersubstrat (6) integrierten Feldring (31) umfaßt.
Halbleiterkonfiguration nach Anspruch 6 oder 7, wobei die Isolationsstruktur (30) einen in das Halbleitersubstrat (6) integrierten Graben (32) umfaßt, wobei der Graben (32) mit einem Isoliermaterial gefüllt ist.
Halbleiterkonfiguration nach einem der Ansprüche 1 bis 8, weiterhin umfassend mindestens ein weiteres, in das äußere Gebiet (15) des Substrats (4) integriertes Schaltungselement (21), wobei das weitere Schaltungselement (21) elektrisch mit dem ersten Port (13) des Kopplers (10) verbunden ist.
Halbleiterkonfiguration nach Anspruch 9, weiterhin umfassend eine bzw. die in das Substrat (4) integrierte Isolationsstruktur (30), wobei die Isolationsstruktur (30) die Schaltungselemente (21, 22) elektrisch voneinander isoliert.
Halbleiterkonfiguration nach einem der Ansprüche 2 bis 10, weiterhin umfassend eine Metallisierungsstruktur (8), die mindestens zwei übereinander angeordnete Metallisierungsebenen umfaßt, wobei jede der ersten und zweiten Leiterbahnen (11, 12) in einer jeweiligen Metallisierungsebene angeordnet ist.
Halbleiterkonfiguration nach einem der Ansprüche 2 bis 10, weiterhin umfassend eine Metallisierungsstruktur (8), die eine erste Metallisierungsebene, eine zweite Metallisierungsebene und eine dritte Metallisierungsebene, die in dieser Reihenfolge übereinander angeordnet sind, umfaßt, wobei die erste und zweite Leiterbahn (11, 12) mindestens in der ersten bzw. der dritten Metallisierungsebene angeordnet sind.
Halbleiterkonfiguration nach einem der Ansprüche 2 bis 10, weiterhin umfassend eine Metallisierungsstruktur (8), die mindestens eine Metallisierungsebene umfaßt, wobei die erste und zweite Leiterbahn (11, 12) lateral zueinander beabstandet in der gleichen Metallisierungsebene angeordnet sind.
Halbleiterkonfiguration, umfassend: – ein Substrat (4); – ein Kopplermittel (10), das ein erstes und zweites Leitermittel (11, 12) umfaßt, die in das Substrat (4) integriert sind, wobei das Kopplermittel (10) in einer Draufsicht auf das Substrat (4) ein inneres Gebiet (16) des Substrats (4), das mindestens abschnittsweise vom ersten und zweiten Leitermittel (11, 12) umgeben ist, und ein äußeres Gebiet (15) des Substrats (4), das außerhalb des ersten und zweiten Leitermittels (11, 12) angeordnet ist, definiert, wobei das Kopplermittel (10) mindestens ein magnetisches Kopplermittel oder mindestens ein kapazitives Kopplermittel oder mindestens eine Kombination aus beiden ist; und – mindestens ein in das innere Gebiet (16) des Substrats (4) integriertes Schaltungselement (22), wobei das Schaltungselement (22) einen elektrisch mit dem zweiten Leitermittel (12) verbundenen Port (24) umfaßt.
Halbleiterkonfiguration nach Anspruch 14, wobei das erste und zweite Leitermittel (11, 12) mindestens abschnittsweise parallel zueinander und elektrisch isoliert voneinander verlaufen.
Halbleiterkonfiguration nach Anspruch 14 oder 15, weiterhin umfassend ein weiteres, im äußeren Gebiet (15) des Substrats (4) angeordnetes Schaltungselement (21), wobei das weitere Schaltungselement (21) elektrisch mit dem ersten Leitermittel (11) verbunden ist.
Halbleiterkonfiguration nach Anspruch 16, weiterhin umfassend ein in das Substrat (4) integriertes Isolationsmittel (30), wobei das Isolationsmittel (30) die Schaltungselemente (21, 22) elektrisch voneinander isoliert, wobei das erste und zweite Leitermittel (11, 12) auf dem Isolationsmittel (30) angeordnet sind und im wesentlichen entlang diesem verlaufen.
Halbleiterkonfiguration, umfassend: – ein Substrat (4); – mindestens eine in das Substrat (4) integrierte erste und zweite integrierte Schaltung (21, 22); – eine Isolationsstruktur (30) zum elektrischen Isolieren der ersten integrierten Schaltung (21) von der zweiten integrierten Schaltung (22), wobei die Isolationsstruktur (30) in das Substrat (4) integriert ist und in einer Draufsicht auf das Substrat (4) mindestens teilweise die zweite integrierte Schaltung (22) umgibt; und – einen in das Substrat (4) integrierten Koppler (10), wobei der Koppler (10) einen ersten Port (13) und einen zweiten Port (14) umfaßt, wobei der erste Port (13) elektrisch mit der ersten integrierten Schaltung (21) verbunden ist und der zweite Port (14) elektrisch mit der zweiten integrierten Schaltung (22) verbunden ist, wobei der Koppler (10) mindestens ein magnetischer Koppler, oder mindestens ein kapazitiver Koppler oder mindestens eine Kombination aus beiden ist.
Verfahren zum Herstellen einer Halbleiterkonfiguration, umfassend: – Bereitstellen eines Substrats (4); – Integrieren mindestens eines einen Port (24) umfassenden Schaltungselements (22) in das Substrat (4); – Integrieren eines einen ersten und einen zweiten Port (13, 14) umfassenden Kopplers (10) in das Substrat (4), so daß der Koppler (10) in einer Draufsicht auf das Substrat (4) mindestens abschnittsweise das Schaltungselement (22) umgibt; und – Ausbilden einer elektrischen Verbindung zwischen dem Port (24) des Schaltungselements (22) und dem zweiten Port (14) des Kopplers (10).
Verfahren nach Anspruch 19, wobei der Schritt des Integrierens des Kopplers folgendes umfaßt: – Ausbilden einer ersten und einer zweiten Leiterbahn (11, 12) und – Ausbilden mindestens einer Isolationsschicht (82) zwischen der ersten und zweiten Leiterbahn (11, 12) zum elektrischen Isolieren der Leiterbahnen voneinander, wobei die erste und zweite Leiterbahnen (11, 12) mindestens abschnittsweise parallel zueinander verlaufen; – wobei die erste Leiterbahn (11) elektrisch mit dem ersten Port (13) des Kopplers (10) verbunden ist und die zweite Leiterbahn (12) elektrisch mit dem zweiten Port (14) des Kopplers (10) verbunden ist.
Verfahren nach Anspruch 19 oder 20, weiterhin umfassend das Integrieren eines weiteren Schaltungselements (21) in das Substrat (4) außerhalb des Kopplers (10) und Bereitstellen einer elektrischen Verbindung zwischen dem weiteren Schaltungselement (21) und dem ersten Port (13) des Kopplers (10).
Verfahren nach Anspruch 21, weiterhin umfassend das Integrieren einer Isolationsstruktur (30) in das Substrat (4) zum elektrischen Isolieren der Schaltungselemente (21, 22) voneinander.
Verfahren nach einem der Ansprüche 19 bis 22, wobei das Substrat (4) ein Halbleitersubstrat (6) umfaßt und wobei der Koppler (10) in einer auf dem Halbleitersubstrat (6) ausgebildeten Metallisierungsstruktur (8) integriert ist.
Verfahren zum Übertragen eines elektrischen Signals zwischen einem ersten und zweiten integrierten Schaltungsabschnitt, umfassend: – Bereitstellen eines ersten und eines zweiten integrierten Schaltungsabschnitts (21, 22), die durch eine Isolationsstruktur (30) voneinander isoliert sind, wobei die Isolationsstruktur (30) den zweiten integrierten Schaltungsabschnitt (22) lateral umgibt; – Bereitstellen eines eine erste und eine zweite Leiterbahn (11, 12) umfassenden Kopplers (10), wobei die erste Leiterbahn (11) elektrisch mit dem ersten integrierten Schaltungsabschnitt (21) verbunden ist und die zweite Leiterbahn (12) elektrisch mit dem zweiten integrierten Schaltungsabschnitt (22) verbunden ist, und wobei die erste und zweite Leiterbahnen (11, 12) voneinander isoliert sind und mindestens abschnittsweise auf und parallel zu dem Verlauf der Isolationsstruktur (30) verlaufen; und – Übertragen eines Signals von dem ersten zu dem zweiten integrierten Schaltungsabschnitt (21, 22) durch mindestens eine magnetische und/oder kapazitive Kopplung zwischen der ersten und zweiten Leiterbahn (11, 12).