DE102008053295A1 - Verfahren zur Ratenerhöhung und Verfahren zur Ratenreduzierung - Google Patents

Verfahren zur Ratenerhöhung und Verfahren zur Ratenreduzierung Download PDF

Info

Publication number
DE102008053295A1
DE102008053295A1 DE102008053295A DE102008053295A DE102008053295A1 DE 102008053295 A1 DE102008053295 A1 DE 102008053295A1 DE 102008053295 A DE102008053295 A DE 102008053295A DE 102008053295 A DE102008053295 A DE 102008053295A DE 102008053295 A1 DE102008053295 A1 DE 102008053295A1
Authority
DE
Germany
Prior art keywords
rate
sequence
values
value
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008053295A
Other languages
English (en)
Other versions
DE102008053295B4 (de
Inventor
Tilo Dipl.-Ing. Ferchland
Michael Dr. Schmidt
Eric Dipl.-Ing. Sachse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Automotive GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Automotive GmbH filed Critical Atmel Automotive GmbH
Priority to DE102008053295A priority Critical patent/DE102008053295B4/de
Priority to US12/580,826 priority patent/US7859435B2/en
Priority to CN2009102091076A priority patent/CN101729042B/zh
Publication of DE102008053295A1 publication Critical patent/DE102008053295A1/de
Application granted granted Critical
Publication of DE102008053295B4 publication Critical patent/DE102008053295B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/06Non-recursive filters
    • H03H17/0621Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0685Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being rational
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0248Filters characterised by a particular frequency response or filtering method
    • H03H17/0264Filter sets with mutual related characteristics
    • H03H17/0273Polyphase filters
    • H03H17/0275Polyphase filters comprising non-recursive filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Ratenerhöhung und ein Verfahren zur Ratenreduzierung einer Abtasteingangsfolge (x(k)) in eine Abtastausgangsfolge (y(n)). Die Abtasteingangsfolge (x(k)) wird einer Signalverarbeitung unterworfen. Durch die Signalverarbeitung wird eine Spreizung mit einem ersten Faktor (P) sowie eine Interpolation und eine Dezimierung mit einem zweiten Faktor (Q) zur Erzeugung der Abtastausgangsfolge (y(n)) mit Hilfe eines Zählers (R0) abgebildet. Der Zähler (R0) und die Signalverarbeitung werden mit der jeweils höheren Rate der Abtasteingangsfolge (x(k)) beziehungsweise der Abtastausgangsfolge (y(n)) getaktet.

Description

  • Die Erfindung betrifft ein Verfahren zur Ratenerhöhung gemäß dem Oberbegriff des Anspruchs 1 sowie ein Verfahren zur Ratenreduzierung einer Abtastung gemäß dem Oberbegriff des Anspruchs 2.
  • Die Signalverarbeitung gemäß der Nachrichtentechnik ist bekannt. Vor allem in der Kommunikationstechnik erfordert eine zeitdiskrete Verarbeitung eine Abtastung der nachrichtentechnischen Signale.
  • In der Nachrichtentechnik ist dabei häufig eine Abtastratenkonvertierung notwendig. Hierbei werden erste Abtastwerte einer ersten Rate in zweite Abtastwerte einer zweiten Rate umgewandelt.
  • In der Regel werden die ersten Abtastwerte um einen ersten Faktor gespreizt und anschließend um einen zweiten Faktor dezimiert. Bei dem sich dazwischen ergebenden Signal erfolgt eine Interpolation mit einem unter anderem vom Spreizfaktor abhängigen Takt. Nachteilig hierbei ist, dass dieser Takt vor allem bei hohen Werten des Spreizfaktors häufig nicht zur Verfügung gestellt werden kann.
  • Ein Verfahren zur Reduzierung der Abtastrate ist beispielsweise aus der US 7 236 110 B2 bekannt. Das dort offenbarte Verfahren hat jedoch den weiteren Nachteil, dass die zur Umsetzung des Verfahrens verwendeten FIR Filter (FIR – engl. Finite Impuls Response) keine Freiheitsgrade beim Frequenzgang zulassen.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde zumindest ein Verfahren anzugeben, welches die vorstehend genannte Verfahrensweise in der Signalverarbeitung verbessert.
  • Gelöst wird diese Aufgabe das Verfahren zur Ratenerhöhung gemäß den Merkmalen des Anspruchs 1. Weiterhin wird diese Aufgabe gelöst durch die Merkmale des Anspruchs 2.
  • Bei dem erfindungsgemäßen Verfahren zur Ratenerhöhung einer Abtasteingangsfolge in eine Abtastausgangsfolge wird die Abtasteingangsfolge einer Signalverarbeitung unterworfen. Die Abtasteingangsfolge weist eine erste Rate und die Abtastausgangsfolge weist eine zweite Rate auf.
  • Die Signalverarbeitung bildet eine Spreizung mit einem ersten Faktor sowie eine Interpolation und eine Dezimierung mit einem zweiten Faktor zur Erzeugung der Abtastausgangsfolge mit Hilfe eines Zählers ab. Die Signalverarbeitung sowie der Zähler werden dabei mit der zweiten Rate getaktet, so dass eine Abtastung der Abtasteingangsfolge derart durch den Zähler gesteuert wird, dass an einem Ausgang des Zählers erste Werte gebildet werden, die die Abtastung der Abtasteingangsfolge derart festlegen, dass die Abtastausgangsfolge mit einer zweiten Rate erzeugt wird, deren Wert höher als der Wert der ersten Rate ist.
  • Bei dem erfindungsgemäßen Verfahren zur Ratenreduzierung einer Abtasteingangsfolge in eine Abtastausgangsfolge wird die Abtasteingangsfolge einer Signalverarbeitung unterworfen. Die Abtasteingangsfolge weist eine erste Rate und die Abtastausgangsfolge weist eine zweite Rate auf.
  • Die Signalverarbeitung bildet hierfür eine Spreizung mit einem ersten Faktor sowie eine Interpolation und eine Dezimierung mit einem zweiten Faktor zur Erzeugung der Abtastausgangsfolge ab, wobei die Abbildung mit Hilfe eines Zählers erfolgt. Die Signalverarbeitung und der Zähler werden mit der ersten Rate getaktet, so dass die Abtastausgangsfolge derart durch den Zähler gesteuert wird, dass an einem Ausgang des Zählers erste Werte gebildet werden. Die ersten Werte legen die Abtastung einer aus der Abtasteingangsfolge gebildeten interpolierten Folge derart fest, dass die Abtastausgangsfolge mit einer zweiten Rate erzeugt wird, deren Wert niedriger als der Wert der ersten Rate ist.
  • Der wesentliche Vorteil der erfindungsgemäßen Verfahren liegt in der Vermeidung eines sehr hohen Taktes der Interpolation durch die Ausführung der Steuerung seitens des Zählers. Da nicht äquidistante Abstände der Eingangs- bzw. Ausgangsfolge erforderlich sind, kann dennoch ein hoher Spreizfaktor erzielt werden.
  • Die Ratenerhöhung gemäß der Erfindung ist dabei besonders vorteilhaft senderseitig einsetzbar, da sie dort den Vorteil entfaltet, dass senderseitig die Abtastwerte an einem Digital-Analog-Converter (DAC) im Allgemeinen auch zeitlich äquidistant anliegen müssen. Ferner hat die Ratenerhöhung gemäß der Erfindung zudem den Vorteil, dass bei der Signalverarbeitung keine Rate erforderlich wird, die größer als die Abtastausgangsrate ist. Hingegen wirkt die Ratenreduzierung gemäß der Erfindung empfängerseitig besonders vorteilhaft, so dass bei der Signalverarbeitung keine Rate erforderlich wird, die größer als die Abtasteingangsrate ist.
  • Vorzugsweise erfolgt die Ratenreduzierung derart, dass zur Erzeugung der zweiten Rate ein Zähler erste Werte aus einer ersten Menge {0, 1, ..., N – 1} – insbesondere zyklisch – bildet. Dabei wird eine Zahl N der ersten Menge derart bestimmt, dass das Produkt aus dem ersten Faktor und der Zahl N bei einer Modulo-Division mit dem zweiten Faktor stets den Wert „0” ergibt. Die Ratenerhöhung erfolgt derart, dass zur Erzeugung der zweiten Rate der Zähler erste Werte aus einer ersten Menge {0, 1, ..., N – 1} – insbesondere zyklisch – bildet. Dabei wird die Zahl N derart bestimmt, dass das Produkt aus dem zweiten Faktor und der Zahl N bei einer Modulo-Division mit dem ersten Faktor stets den Wert „0” ergibt. So wird jeweils eine einfache Implementierung der Folgenbildung realisiert, die ferner zudem den Einsatz des Zählers für die Adressierung einer endlichen Anzahl vorausberechneter Werte von Polyphasenindizes und der Taktsteuerung der Signalverarbeitung ermöglicht.
  • Bei einer vorteilhaften Weiterbildung wird der Polyphasenindex eines Koeffizientensatzes der Interpolation in Abhängigkeit von den ersten Werten gebildet. Hierdurch wird eine einfache angepasste Steuerung der Interpolation zur Erzielung der erfindungsgemäßen Wirkung verwirklicht.
  • Für den Fall, dass in Abhängigkeit den ersten Werten abgeleitete Werte für eine Taktsteuerung gebildet werden, ist eine einfache angepasste Steuerung der Taktung zur Erzielung der erfindungsgemäßen Wirkung gegeben.
  • Um die Abtasteingangsfolge vorzuhalten werden bei einer weiteren Weiterbildung im Fall der Ratenreduzierung eine Anzahl von L Werten der Abtasteingangsfolge in einem Schieberegister abspeichert, so dass damit eine einfache (software oder hardware) Implementierung der FIR-Filterung unterstützt wird. Es wird vorzugsweise im Fall der Ratenerhöhung in Abhängigkeit vom ersten Wert der Taktsteuerung der jeweilige Wert der Abtasteingangsfolge in einem L + 1-wertigen Schiebe-Register gespeichert, so dass eine einfache Implementierung der FIR-Filterung unterstützt wird.
  • Bevorzugt erfolgt die Interpolation durch eine FIR-Operation. Im Falle der Reduzierung wird die FIR-Operation in Abhängigkeit vom Koeffizientensatz, von Schiebe-Registerwerten und vom Abtasteingangswert durchgeführt. Im Fall der Erhöhung erfolgt die FIR-Operation in Abhängigkeit vom Koeffizientensatz und von Schiebe-Registerwerten, so dass für die jeweiligen Ratenkonvertierungsvarianten unterstützende einfache Implementierungen möglich werden.
  • Bei einer weiteren Weiterbildung des erfindungsgemäßen Verfahrens erfolgt eine Übernahme eines Ausgangswerts der FIR-Operation in Abhängigkeit einem abgeleiteten Wert der Taktsteuerung, insbesondere in ein Ausgabe-Register. Hierdurch ist ein optimales Timing erzielbar.
  • Vorzugsweise erfolgt die Ratenkonvertierung derart, dass bis auf eine zeitliche Verschiebung die Werte am Ausgang des Ausgabe-Registers eine Folge bilden, die aus der Abtasteingangsfolge konvertiert wird.
  • Eine Anordnung zur Ratenerhöhung, insbesondere bei einer Abtastung gemäß einer der vorstehend genannten Verfahrensweisen, ist derart ausgestaltet, dass die Anordnung eine Abtasteingangsfolge in eine Abtastausgangsfolge konvertiert. Dabei weist die Abtasteingangsfolge eine erste Rate und die Abtastausgangsfolge eine zweite Rate auf.
  • Die Abtasteingangsfolge wird hierzu einer Signalverarbeitungseinrichtung zugeführt. Die Signalverarbeitungseinrichtung ist dabei derart ausgestaltet, dass sie eine Spreizung mit einem ersten Faktor sowie eine Interpolation und eine Dezimierung einer aus der Interpolation resultierenden Folge mit einem zweiten Faktor zur Erzeugung einer Abtastausgangsfolge abbildet. Hierzu weist die Signalverarbeitungseinrichtung eine Abtasteinrichtung auf, die derart mit einem Zähler verbunden ist, dass an einem Ausgang des Zählers erste Werte gebildet werden, die der Abtasteinrichtung zugeführt werden. Die ersten Werte steuern die Abtasteinrichtung derart, dass die Abtastausgangsfolge mit einer zweiten Rate erzeugt wird, deren Wert höher als der Wert der ersten Rate ist. Der Signalverarbeitungseinrichtung und dem Zähler wird die zweite Rate als Takt zugeführt.
  • Eine Anordnung zur Ratenreduzierung, insbesondere bei einer Abtastung gemäß einer der vorstehend genannten Verfahrensweisen, ist derart ausgestaltet, dass sie eine Abtasteingangsfolge, aufweisend eine erste Rate, in eine Abtastausgangsfolge, aufweisend eine zweite Rate, konvertiert. Die Abtasteingangsfolge wird hierzu einer Signalverarbeitungseinrichtung zugeführt. Die Signalverarbeitungseinrichtung ist dabei derart ausgestaltet, dass sie eine Spreizung mit einem ersten Faktor sowie eine Interpolation und eine Dezimierung einer aus der Interpolation resultierenden Folge mit einem zweiten Faktor zur Erzeugung einer Abtastausgangsfolge abbildet. Die Signalverarbeitungseinrichtung weist hierzu eine Abtasteinrichtung auf, die derart mit einem Zähler verbunden ist, dass an einem Ausgang des Zählers erste Werte gebildet werden, die der Abtasteinrichtung zugeführt werden. Die ersten Werte steuern die Abtasteinrichtung derart, dass die Abtastausgangsfolge mit einer zweiten Rate erzeugt wird, deren Wert niedriger als der Wert der ersten Rate ist. Der Signalverarbeitungseinrichtung und dem Zähler wird die erste Rate als Takt zugeführt.
  • Ein wesentlicher Vorteil der Anordnung besteht in der Vermeidung hoher Zwischenraten die erfindungsgemäß unter Ausnutzung der Tatsache erfolgt, dass Eingangs- bzw. Ausgangsfolgen nicht in jedem Anwendungsfall zwangsweise zeitlich äquidistant vorliegen müssen.
  • Ist der Zähler derart ausgestaltet, dass er die ersten Werte aus einer ersten Menge {0, 1, ..., N – 1} – insbesondere zyklisch – bildet, so ist durch diese Weiterbildung der erfindungsgemäßen Anordnung eine einfache Implementierung gegeben.
  • Bevorzugt ist der Zähler derart ausgestaltet, dass eine Zahl N der ersten Menge derart bestimmt wird, dass das Produkt aus dem ersten Faktor und der Zahl N bei einer Modulo-Division mit dem zweiten Faktor stets den Wert „0” ergibt. In einer Weiterbildung ist der erste Zähler derart ausgestaltet, dass die Zahl N derart bestimmt wird, dass das Produkt aus dem zweiten Faktor und der Zahl N bei einer Modulo-Division mit dem ersten Faktor stets den Wert „0” ergibt.
  • Besonders vorteilhaft wird die erfindungsgemäße Anordnung dadurch weitergebildet, dass ein Ausgangssignal des ersten Zählers in eine erste Wertetabelle (LUT – engl. Look Up Table) eingegeben wird, so dass diese die Taktsteuerung bestimmende Werte ausgibt. Das Ausgangssignal des ersten Zählers wird in eine zweite Wertetabelle derart eingegeben, dass diese den Polyphasenindex einer Interpolationseinrichtung ausgibt. Die Wertetabellen leisten einen wesentlichen Beitrag zur Verwirklichung der Erfindung bei gleichzeitiger einfacher Implementierungsmöglichkeit.
  • Des Weiteren ist die Interpolationseinrichtung als FIR Additionswerk derart ausgestaltet, dass es als Ausgangssignal das Abtastausgangssignal liefert und daher insbesondere bei der Ratenerhöhung vorteilhaft einsetzbar ist.
  • Bei einer alternativen Weiterbildung wird das FIR Additionswerk derart mit einem Ausgaberegister verbunden, dass das Ausgangssignal des Ausgaberegisters das Abtastausgangssignal liefert. Dies ist insbesondere bei der Ratenreduzierung vorteilhaft einsetzbar.
  • Weitere Vorteile sowie Details der Erfindung werden ausgehend von dem in 1 erläuterten Prinzip der FIR basierten Ratenkonvertierung anhand zweier in den 2 bis 7 dargestellter Ausführungsbeispiele des erfindungsgemäßen Verfahrens sowie der jeweiligen beispielhaften schaltungstechnischen Implementierungen der erfindungsgemäßen Anordnung näher erläutert.
  • Dabei zeigt die
  • 1a ein Prinzip einer auf FIR-Filter beruhenden Ratenkonvertierung,
  • 1b eine auf dem Prinzip beruhende Filterung mit Polyphasen,
  • 2 als ein erstes Ausführungsbeispiel eine Ratenreduktion,
  • 3 ein Schema der erfindungsgemäßen Ratenreduktion,
  • 4 eine Tabelle für einzelne Werte zu dem ersten Ausführungsbeispiel einer Ratenreduktion,
  • 5 als ein zweites Ausführungsbeispiel eine Ratenerhöhung,
  • 6 ein Schema der Ratenerhöhung, und
  • 7 ein Beispiel einer Ratenerhöhung für P = 5 und Q = 3.
  • In 1a ist die prinzipielle Vorgehensweise bei der Signalverarbeitung dargestellt.
  • Bei der zeitdiskreten Signalverarbeitung spielt die Abtastratenkonvertierung eine wichtige Rolle. Dabei werden Abtastwerte einer ersten Rate Rk in Abtastwerte einer zweiten Rate Rn umgewandelt.
  • Die Prinzipien dazu sind bekannt und beruhen häufig auf linearer Interpolation. Die erfinderischen Überlegungen gehen von dem Fall aus, dass
    Figure 00080001
    gilt, wobei P einen Spreizfaktor und Q einen Dezimierungsfaktor bezeichnet. Beide Faktoren sind ganze Zahlen und ohne Beschränkung der Allgemeinheit teilerfremd. Ferner sei die Interpolation auf einen „Finite Impulse Response” (FIR) Filter B mit endlicher Impulsantwort der Länge (L + 1)P beschränkt.
  • In einem ersten Schritt wird eine Eingangsfolge x(k) der ersten Rate Rk durch Einfügen von einer Anzahl von jeweils P – 1 Nullen zwischen den Abtastwerten gespreizt.
  • In einem weiteren Schritt wird diese Folge gefiltert. Die Filterung erfolgt dabei mit einem Interpolationsfilter mit Impulsantwort B, um in einem Zwischenschritt zunächst auf eine interpolierte Folge z(l) einer dritten Rate Rl zu gelangen, welche sich aus dem Produkt des Spreizfaktors P und der ersten Rate Rk, also Rl = PRk, ergibt.
  • Die interpolierte Folge z(l) wird schließlich mit dem Dezimierungsfaktor Q dezimiert, so dass man eine Ausgangsfolge y(n) der zweiten Rate Rn erhält.
  • Bei einer konkreten technischen Implementierung dieses Prinzips macht man sich dabei zwei Eigenschaften zu Nutze:
    • 1. Die Nullwerte innerhalb der gespreizten Folge liefern keinen Beitrag bei der Multiplikation mit den Filterkoeffizienten.
    • 2. Verworfene Werte bei der Dezimierung müssen nicht berechnet werden.
  • In 1b ist eine auf die prinzipielle Vorgehensweise angewandte Filterung auf Grundlage von Polyphasen dargestellt.
  • Dabei ist zu erkennen, dass anstelle einer Faltung der gespreizten Eingangsfolge x(k) mit dem Interpolationsfilter B, die Eingangsfolge x(k) mit der Polyphase Br = {B(kP + r)}k=0,...,L bei einem Interpolationstakt clk_l der Rate RK gefiltert wird.
  • Die Umschaltung der Polyphase erfolgt im Interpolationstakt clk_l, wobei auf Grund der Tatsache, dass B eine Länge (L + 1)P hat, jede der Polyphasen jeweils L + 1 Filterkoeffizienten aufweist. Man erhält die r-te Polyphase durch Abtastung von B gemäß obiger Gleichung. Dabei ergibt sich der Index l aus der ersten Rate Rk, dem Spreizfaktor P sowie dem Polyphasenindex r zu l = kP + r.
  • Die Signalverarbeitung erfolgt bei der dargestellten Anwendung von Polyphasenfilterung mit einem ersten Takt clk_k, der die erste Rate RK aufweist.
  • Außerdem muss bei der dargestellten Variante nur dann eine Berechnung erfolgen, wenn (kP + r) mod Q = 0gilt.
  • Gemäß einem erfinderischen Gedankengang ist jedoch erkannt worden, dass es problematisch ist, dass für die Umschaltung der Polyphase immer noch eine Taktung mit einem Wert, des Interpolationstakts clk_l erforderlich zu sein scheint, der auf Grundlage der hohen dritten Rate Rl = PRk beruht. Eine Interpolationstaktung clk_l solch hoher Rate ist in bestimmten Anwendungsfällen nicht verfügbar. Dies gilt vor allem bei Anwendung mit einem großen Spreizfaktor P.
  • Ausgehend von der erläuterten Signalverarbeitung soll eine Umgehung einer Interpolationstaktung clk_l der hohen Rate Rl = PRk erzielt werden.
  • Dabei wird erfindungsgemäß ausgenutzt, dass die Abtastwerte der Eingangs- bzw. Ausgangsfolge nicht immer zwangsweise in äquidistanten Zeitabständen vorliegen müssen.
  • Hiervon ausgehend ist in 2 der Signalverlauf der genannten Signale schematisch dargestellt. Hierzu wird eine Variante betrachtet, bei der gilt, dass der Wert des Spreizfaktors P kleiner ist als der Wert des Dezimierungsfaktors Q, also P < Q gilt. Die erfindungsgemäße Ratenkonvertierung besteht somit darin, dass die Ausgangsrate gegenüber der Eingangsrate vermindert wird.
  • In der Darstellung ist zu erkennen, dass die Werte der Eingangsfolge x(k) hinsichtlich Ihrer Taktung mit einem ersten Takt clk_k der Verarbeitung zugeführt werden.
  • Der um den Wert des Spreizfaktors P höhere Wert des Interpolationstaktes clk_l liefert zu einem Wert des Interpolationstaktes clk_l der dritten Rate l = kP + r Werte der Zwischenfolge z(l) am Ausgang des Polyphasenfilters Br. Für r = 0, ..., P – 1 gilt dabei
    Figure 00110001
  • Gilt nun Pk + r = nQ für ein ganzzahliges n, dann liegt als Ergebnis der gewünschte Abtastwert als Ausgangssignals y(n) mit einer äquidistanten zweiten Taktung clk_n vor.
  • Da das Ausgangssignal y(n) aber nur von den Werten des Eingangssignals x(k), ..., x(k – L) abhängt, kann bereits zu einem Takt mit dem Wert kP eine Berechnung der Ausgangsgröße gemäß der Formel
    Figure 00120001
    erfolgen, wobei hierzu der Index der Polyphase r = r(k) bekannt sein muss.
  • Die Ausgangsfolge ergibt sich dabei also durch eine nicht äquidistante Abtastung. Dies ist in den Gleichungen durch den Index n' gekennzeichnet.
  • Weil die erste Rate Rk des ersten Taktes clk_k (Eingangstakts) einen höheren Wert als die zweite Rate R des zweiten Taktes clk_n (Ausgangstakts) aufweist, muss es Fälle geben, in denen eine Unterdrückung der Ausgabe erfolgt. Dies wird durch g(k) = 0 gekennzeichnet wie es auch in 2 markiert ist.
  • Seien für ein gewisses k die Werte n'(k), r(k) und g(k) bekannt und folglich auch der Ausgabewert v(n'(k)), dann lassen sich erfindungsgemäß rekursiv n'(k + 1), r(k +1) und g(k + 1) und folglich auch v(n'(k + 1)) berechnen.
  • Für jeden Rekursionsschritt k -> k + 1 werden zwei Fälle unterschieden:
    • 1. Es gelte (k + 2)P > (n'(k) + 1)Q. Dann wird n'(k + 1) = n'(k) + 1, r(k + 1) = n'(k + 1)Q mod P gesetzt. Mit Setzen von g(k + 1) = 1 wird gekennzeichnet, dass F(x(k + 1), ..., x(k – L – 1), Br(k+1))in v(n'(k + 1)) übernommen werden soll.
    • 2. Es gelte (k + 2)P <= (n'(k) + 1)Q. Dann wird n'(k + 1) = n'(k), r(k + 1) = r(k) gesetzt und mit Setzen von g(k + 1) = 0 gekennzeichnet, dass F(x(k + 1), ..., x(k – L – 1), Br(k+1))nicht in v(n'(k + 1)) übernommen werden soll.
  • Die Folgen v(n'(k)) und y(n) sind identisch, wobei die Werte v(n'(k)) im Allgemeinen in nicht äquidistanten Zeitabständen vorliegen. Letzteres ist in nachrichtentechnischen Systemen zumindest empfangsseitig kein Problem, da von der Transformation der physikalischen in die logische Ebene gewisse Latenzen toleriert werden.
  • Ohne Beschränkung der Allgemeinheit kann dann n'(0) = 0, r(0) = 0 und g(0) = 1 definiert werden. Die Folgen r(k) und g(k) sind für endliches N periodisch. Denn gilt zu einem Zeitpunkt l = kP + r (l mod Q) = (l mod P) = rdann gilt auch für die Zahl N mit NP mod Q = 0 zum Zeitpunkt l' = (k + N)P + r (l' mod Q) = (l' mod P) = r
  • Deshalb muss nur eine endliche Anzahl der Werte r(k) und g(k) für k = 0, ..., N – 1 vorausberechnet werden.
  • 3 verdeutlicht schematisch ein Ausführungsbeispiel der erfindungsgemäßen schaltungstechnischen Realisierung der Erfindung, wobei die Variante der zur Erzielung einer Ratenreduktion ohne Interpolationstakt clk_l dargestellt ist.
  • Es ist zu erkennen, dass erfindungsgemäß der Eingangstakt clk_k durch einen mittels eines ersten Registers R0 realisierten Zählers vorliegt. Dieser Zähler gibt erfindungsgemäß zyklisch die Werte k0 = 0, ..., N – 1 aus. Der Wert k0 bildet dabei die Adresse mit der die Werte für r(k0) in einer ersten Wertetabelle LUT r(k0) und für g(k0) in eine zweite Wertetabelle LUT g(k0) für k0 = 0, ..., N – 1 jeweils abgelegt werden, wobei die Wertetabellen gemäß dem Ausführungsbeispiel als sogenannte Look-up-Table realisiert sind.
  • Der aktuelle Wert r = r(k0) bildet somit auch die Adresse für den Koeffizientensatz Br. Die L letzten Eingangswerte x(k – 1), ..., x(k – L) werden in einem zweiten Schieberegister R1, ..., RL abgelegt, so dass zusammen mit dem aktuellen Wert des Eingangswerts x(k) der Ausgangswert y(n) berechnet werden kann. Dieser Wert wird aber nur dann in ein drittes Register RL+1 übernommen, wenn g(k0) = 1 gilt. Dies wird erfindungsgemäß erreicht in dem bei dem Ausführungsbeispiel eine Taktung clk_n' bei g(k0) = 0 unterdrückt wird.
  • Bei Einsatz der in 3 beschriebenen Schaltung ergeben sich dabei die in der 4 dargestellten Ausgangswerte y(n), wenn bei der Ratenreduktion für den Spreizfaktor P der Wert 3 und den Dezimierungsfaktor Q der Wert 5 eingesetzt wird, wobei N = Q = 5 gesetzt werden kann.
  • In 5 ist ein Signalverlauf der genannten Signale schematisch dargestellt, bei dem eine weitere sich zu dem vorstehend Erläuterten unterscheidende Variante betrachtet wird. Im Unterschied zum vorstehend Beschriebenen gilt, dass der Wert des Spreizfaktors P größer ist als der Wert des Dezimierungsfaktors Q, somit gilt P > Q. Die Ratenkonvertierung besteht darin, dass die Ausgangsrate gegenüber der Eingangsrate erhöht wird.
  • Das erfindungsgemäße Prinzip ist auch für Q < P anwendbar, wenn gemäß des zweiten Ausführungsbeispiels die nichtäquidistante Verarbeitung auf der Eingangsseite erfolgt. Dies ist bei nachrichtentechnischen Systemen zumindest sendeseitig angebracht, da hier statt einer Ratenreduktion zumeist eine Ratenerhöhung sinnvoll ist und die Abtastwerte an einem hier eingesetzten Digital-Analog-Converter (DAC) im Allgemeinen auch zeitlich äquidistant anliegen müssen.
  • Die 5 verdeutlicht dabei, dass die Werte y(n) durch den zweiten Takt clk_n auslaufen. Es gilt
    Figure 00150001
    für einen gewissen Polyphasenindex r(n) ∊ [0, 1, ..., P – 1]
  • Da die Rate bezüglich des Index n aber höher als die erste Rate Rk ist, muss es Fälle geben, in denen eine Unterdrückung der Eingabewerte erfolgt, d. h. eine Berechnung muss auf der Basis
    Figure 00150002
    für gewisse u(k'(n)), ..., u(k'(n) – L) erfolgen. Die Ausgangsfolge ergibt sich dabei also auch für diesen Fall durch eine nicht äquidistante Abtastung, welche für den vorliegenden Fall in der Gleichung durch den Index k' gekennzeichnet ist. Seien für gegebenes n, die Werte u(k'(n)), ..., u(k'(n – L)), sowie k'(n), g(n) und r(n) bekannt, lassen sich bei der Rekursion n -> n + 1 zwei Fälle unterscheiden:
    • 1. Es gelte (k'(n) + 1)P <= (n + 1)Q. Dann wird k'(n + 1) = k'(n) + 1 gesetzt und x(k + 1) in u(k'(n + 1)) übernommen, d. h. g(n + 1) = 1 und r(n + 1) = (n + 1)Q mod P gesetzt.
    • 2. Es gelte (k'(n) + 1)P > (n + 1)Q. Dann wird k'(n + 1) = k'(n) gesetzt und x(k + 1) nicht in u(k'(n + 1)) übernommen, d. h. g(n + 1) = 0 und ebenfalls r(n + 1) = (n + 1)Q mod P gesetzt.
  • Die Folgen x(k) und u(k'(n)) sind identisch, wobei die Werte u(k'(n)) im Allgemeinen in nicht äquidistanten Zeitabständen vorliegen. Es sei g(n = 0) = 1 und ohne Beschränkung der Allgemeinheit kann k'(0) = 0 und r(0) = 0 definiert werden, wodurch g(n) und r(n) rekursiv für n = 1, ..., N – 1 vorausberechnet werden können. Die Folgen g(n) und r(n) sind für N mit NQ mod P = 0 periodisch. D. h., dass bei der Division von N·Q durch P kein Rest verbleibt.
  • Die 6 zeigt die schaltungstechnische Realisierung dieses Ausführungsbeispiels. Mit dem zweiten Takt clk_n wird wiederum der Zähler, der auf einem ersten Register R0 beruht, getaktet, und gibt zyklisch die Werte n0 = 0, ..., N – 1 aus. Der Wert n0 bildet dabei die Adresse bezüglich g(n0) und r(n0), deren Werte für n0 = 0, ..., N – 1 jeweils in einer ersten Tabelle LUT g(n0) abgelegt werden. Der aktuelle Wert r(n0) bildet die Adresse für den Koeffizientensatz Br. Die L + 1 Eingangswerte werden in einem zweiten Schieberegister R1, ..., RL+1 abgelegt, so dass zu jedem Takt bezüglich des zweiten Taktes clk_n der Ausgangswert des Filters berechnet werden kann. Der aktuelle Eingangswert x(k) wird aber nur dann in das zweite Schieberegister R1, ..., RL+1 übernommen, wenn g(n0) = 1 gilt. Beispielsweise wird dies erreicht, indem eine Taktung clk_k' bei g(n0) = 0 unterdrückt wird.
  • Bei Einsatz der in 6 beschriebenen Schaltung ergeben sich dabei die in der 7 dargestellten Ausgangswerte y(n), wenn bei der Ratenerhöhung für der Spreizfaktor P der Wert 5 und den Dezimierungsfaktor Q der Wert 3 eingesetzt wird, wobei N = P = 5 gesetzt werden kann.
  • Bezugszeichenliste
    • x(k)
      Abtasteingangssignal, Eingangsfolge
      y(n)
      Abtastausgangssignal, Ausgangsfolge
      z(l)
      Interpolierte Folge
      P
      Spreizfaktor
      Q
      Dezimierungsfaktor
      Br
      Koeffizientensatz
      clk_k
      Takt der Eingangsfolge
      clk_k'
      Clock-Gating-Zelle
      clk_l
      Takt der interpolierten Folge
      clk_n
      Takt der Ausgangsfolge
      clk_n'
      Takt Clock-Gating-Zelle
      en_clk_k'
      Steuersignal
      en_clk_n'
      Steuersignal
      r
      Index der Polyphase
      g
      Index
      LUT r(k0)
      Look-up-Tabelle
      LUT r(n0)
      Look-up-Tabelle
      LUT g(k0)
      Look-up-Tabelle
      LUT g(n0)
      Look-up-Tabelle
      R0
      Zähler
      R1 ... RL
      Schieberegister
      R1 ... RL+1
      Schieberegister
      RL+1
      Speicher
      x(k)
      Abtasteingangssignal, Eingangsfolge
      y(n)
      Abtastausgangssignal, Ausgangsfolge
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 7236110 B2 [0005]

Claims (11)

  1. Verfahren zur Ratenerhöhung einer Abtasteingangsfolge (x(k)), in eine Abtastausgangsfolge (y(n)), bei der die Abtasteingangsfolge (x(k)) eine erste Rate (Rk) und die Abtastausgangsfolge (y(n)) eine zweite Rate (Rn) aufweist, bei der die Abtasteingangsfolge (x(k)) einer Signalverarbeitung unterworfen wird, dadurch gekennzeichnet, dass a. durch die Signalverarbeitung eine Spreizung mit einem ersten Faktor (P) sowie eine Interpolation und eine Dezimierung mit einem zweiten Faktor (Q) zur Erzeugung der Abtastausgangsfolge (y(n)) mit Hilfe eines Zählers (R0) abgebildet wird, und b. die Signalverarbeitung und der Zähler (R0) derart mit der zweiten Rate (Rn) getaktet werden, dass eine Abtastung der Abtasteingangsfolge (x(k)) derart durch den Zähler (R0) gesteuert wird, dass an einem Ausgang des Zählers (R0) erste Werte (n0) gebildet werden, die die Abtastung der Abtasteingangsfolge (x(k)) derart festlegen, dass die Abtastausgangsfolge (y(n)) mit einer zweiten Rate (Rn) erzeugt wird, wobei der Wert der zweiten Rate (Rn) höher als der Wert der ersten Rate (Rk) ist.
  2. Verfahren zur Ratenreduzierung einer Abtasteingangsfolge (x(k)) in eine Abtastausgangsfolge (v(n')), bei der die Abtasteingangsfolge (x(k)) eine erste Rate (Rk) und die Abtastausgangsfolge (v(n')) eine zweite Rate (Rn) aufweist, bei der die Abtasteingangsfolge (x(k)) einer Signalverarbeitung unterworfen wird, dadurch gekennzeichnet, dass a. durch die Signalverarbeitung eine Spreizung mit einem ersten Faktor (P) sowie eine Interpolation und eine Dezimierung mit einem zweiten Faktor (Q) zur Erzeugung der Abtastausgangsfolge (v(n')) mit Hilfe eines Zählers (R0) abgebildet wird, und b. die Signalverarbeitung und der Zähler (R0) derart mit der ersten Rate (Rk) getaktet werden, dass, eine Abtastausgangsfolge (v(n')) derart durch den Zähler (R0) gesteuert wird, dass an einem Ausgang des Zählers (R0) zweite Werte (k0) gebildet werden, die die Abtastung einer aus der Abtasteingangsfolge (x(k)) gebildete interpolierte Folge derart festlegen, dass die Abtastausgangsfolge (v(n')) mit einer zweiten Rate (Rn) erzeugt wird, wobei der Wert der zweiten Rate (Rn) niedriger als der Wert der ersten Rate (Rk) ist.
  3. Verfahren nach dem Anspruch 1, dadurch gekennzeichnet, dass die Abtastung derart gesteuert wird, dass zur Erzeugung der zweiten Rate (Rn) durch den Zähler (R0) die ersten Werte (n0) aus einer ersten Menge {0, 1, ..., N – 1} gebildet werden, wobei eine Zahl N der ersten Menge derart bestimmt wird, dass das Produkt aus dem zweiten Faktor (Q) und der Zahl N bei einer Modulo-Division mit dem ersten Faktor (P) stets als Ergebnis den Wert „0” ergibt.
  4. Verfahren nach dem Anspruch 2, dadurch gekennzeichnet, dass die Abtastung derart gesteuert wird, dass zur Erzeugung der zweiten Rate (Rn) durch der Zähler (R0) die zweiten Werte (k0) aus einer zweiten Menge {0, 1, ..., N – 1) gebildet werden, wobei eine Zahl N der zweiten Menge derart bestimmt wird, dass das Produkt aus dem ersten Faktor (P) und der Zahl N bei einer Modulo-Division mit dem zweiten Faktor (Q) stets als Ergebnis den Wert „0” ergibt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Polyphasenindex (r(k0), r(n0)) eines Koeffizientensatzes (B(r(k0)), B(r(n0))) der Interpolation in Abhängigkeit von den ersten oder zweiten Werten (k0, n0) gebildet wird.
  6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass in Abhängigkeit von den ersten oder zweiten Werten (k0, n0) ein abgeleiteter Wert zur Taktsteuerung gebildet wird.
  7. Verfahren nach Anspruch 1, 3 oder 5, dadurch gekennzeichnet, dass in Abhängigkeit von der Taktsteuerung der jeweilige Wert der Abtasteingangsfolge (x(k)) in einem Schiebe-Register gespeichert wird.
  8. Verfahren nach Anspruch 2, 4 oder 6, dadurch gekennzeichnet, dass Werte (x(k – 1), ..., (x(k – L)) der Abtasteingangsfolge (x(k)) in einem Schieberegister abspeichert werden.
  9. Verfahren nach Anspruch 1, 3, 5 oder 7, dadurch gekennzeichnet, dass die Interpolation durch eine FIR-Operation erfolgt, wobei die FIR-Operation in Abhängigkeit vom Koeffizientensatz (B(r(n0))) und Schiebe-Registerwerten erfolgt.
  10. Verfahren nach Anspruch 2, 4, 6 oder 8, dadurch gekennzeichnet, dass die Interpolation durch eine FIR-Operation erfolgt, wobei die FIR-Operation in Abhängigkeit vom Koeffizientensatz (B(r(k0))), von Schiebe-Registerwerten und vom jeweiligen Abtasteingangswert (x(k)) durchgeführt wird.
  11. Verfahren nach einem der Ansprüche 9 bis 10, dadurch gekennzeichnet, dass eine Übernahme eines Ausgangswerts der FIR-Operation in Abhängigkeit von den abgeleiteten Werten (g(k0), g(n0)) der Taktsteuerung, insbesondere in ein Ausgabe-Register, erfolgt.
DE102008053295A 2008-10-27 2008-10-27 Verfahren zur Ratenerhöhung und Verfahren zur Ratenreduzierung Active DE102008053295B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102008053295A DE102008053295B4 (de) 2008-10-27 2008-10-27 Verfahren zur Ratenerhöhung und Verfahren zur Ratenreduzierung
US12/580,826 US7859435B2 (en) 2008-10-27 2009-10-16 Method for rate increase and method for rate reduction
CN2009102091076A CN101729042B (zh) 2008-10-27 2009-10-27 用于速率提高的方法以及用于速率降低的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008053295A DE102008053295B4 (de) 2008-10-27 2008-10-27 Verfahren zur Ratenerhöhung und Verfahren zur Ratenreduzierung

Publications (2)

Publication Number Publication Date
DE102008053295A1 true DE102008053295A1 (de) 2010-04-29
DE102008053295B4 DE102008053295B4 (de) 2010-10-07

Family

ID=42055102

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008053295A Active DE102008053295B4 (de) 2008-10-27 2008-10-27 Verfahren zur Ratenerhöhung und Verfahren zur Ratenreduzierung

Country Status (3)

Country Link
US (1) US7859435B2 (de)
CN (1) CN101729042B (de)
DE (1) DE102008053295B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2807769A4 (de) * 2012-01-23 2015-10-07 Ericsson Telefon Ab L M Verarbeitung von durch einen menschlichen körper übertragenen signalen
WO2015038578A2 (en) * 2013-09-12 2015-03-19 Dolby Laboratories Licensing Corporation System aspects of an audio codec
CN104202016B (zh) * 2014-08-29 2017-08-25 哈尔滨工业大学 一种基于查表法的任意倍可变的信号升采样实现方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7185036B1 (en) * 2002-05-03 2007-02-27 Atheros Communications, Inc. Look up table based upsampling and digital filtering
US7236110B2 (en) 2004-11-12 2007-06-26 Analog Devices, Inc. Sample rate converter for reducing the sampling frequency of a signal by a fractional number

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4020332A (en) * 1975-09-24 1977-04-26 Bell Telephone Laboratories, Incorporated Interpolation-decimation circuit for increasing or decreasing digital sampling frequency
US6208671B1 (en) * 1998-01-20 2001-03-27 Cirrus Logic, Inc. Asynchronous sample rate converter
KR100712746B1 (ko) * 1999-04-22 2007-05-02 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 적응성 샘플링 레이트 컨버터
FR2826816B1 (fr) * 2001-06-29 2003-09-26 St Microelectronics Sa Dispositif de conversion d'une sequence d'echantillons numeriques
US7302459B2 (en) * 2003-01-21 2007-11-27 Lsi Corporation Method and apparatus for digital sample rate conversion
ATE415737T1 (de) * 2004-06-29 2008-12-15 Nxp Bv Schwankungsfreie abtastratenumsetzung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7185036B1 (en) * 2002-05-03 2007-02-27 Atheros Communications, Inc. Look up table based upsampling and digital filtering
US7236110B2 (en) 2004-11-12 2007-06-26 Analog Devices, Inc. Sample rate converter for reducing the sampling frequency of a signal by a fractional number

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FLIEGE, N.: Multiraten-Signalverarbeitung, Theorie und Anwendungen. B.G. Teubner Stuttgart, 1993, ISBN 3-519-06155-4, S. 134-140 *

Also Published As

Publication number Publication date
CN101729042A (zh) 2010-06-09
US20100103000A1 (en) 2010-04-29
DE102008053295B4 (de) 2010-10-07
US7859435B2 (en) 2010-12-28
CN101729042B (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
EP0691756A1 (de) Echokompensator mit analogen Grobkompensator und digitalem Feinkompensator
DE102015116269B4 (de) Abtastratenwandler, analog-digital-wandler mit einem abtastratenwandler und verfahren zum umwandeln eines datenstroms von einer datenrate in eine andere datenrate
EP2812997A2 (de) Vorrichtung mit einem delta-sigma-modulator und einem mit diesem verbundenen schaltenden verstärker
DE3044209A1 (de) Dezimator zur erniedrigung der wortgeschwindigkeit eines digitalen signals, insbesondere zur verwendung in digitalen fernsprechsystemen
DE2707936C3 (de) Einseitenband-FrequenzmultiplexÜbertragungssystem
EP0345564B1 (de) Verfahren und Schaltungsanordnung zur Rückgewinnung eines Bittaktes aus einem empfangenen digitalen Nachrichtensignal
EP0215810B1 (de) Schaltungsanordnung zur mittelwertbildung
DE19521609B4 (de) Dezimationsfilter mit wählbarem Dezimationsverhältnis und Verfahren zur Dezimationsfilterung
DE102008053295B4 (de) Verfahren zur Ratenerhöhung und Verfahren zur Ratenreduzierung
DE102005018858B4 (de) Digitales Filter und Verfahren zur Bestimmung seiner Koeffizienten
DE3444449A1 (de) Demodulator fuer digitale empfaenger
DE3203852A1 (de) Anordnung und verfahren zur digitalen filterung eines digitalisierten chrominanzsignals in einem digitalen fernsehsystem
DE102008027389A1 (de) Sendeschaltung und Verfahren zum Senden eine zu übertragenden Bitfolge
DE19829290A1 (de) Verfahren zur digitalen Taktrückgewinnung und selektiven Filterung
DE102004024645B4 (de) Verfahren und Vorrichtung zur Reduzierung der Signalbilder am Ausgang eines Digital-Analog-Umsetzers
DE69217720T2 (de) Die Abtastrate umwandelndes Filter
DE102004042368A1 (de) Digitales Filter zur sendeseitigen Pulsformung
DE10112275B4 (de) Interpolator
EP1176717A1 (de) Programmierbare Filterachitektur
DE102013201126B4 (de) Filter für interpolierte Signale
DE102004059980A1 (de) Mischer zum Mischen eines Signals und Verfahren zum Mischen eines Signals
DE19955596A1 (de) Vorrichtung und Verfahren zur Echokompensation bei Gleichlage-Übertragungsverfahren im Duplex-Betrieb über eine Zweidrahtleitung
DE102005004371B4 (de) Filterverfahren und Filtervorrichtung mit einer Mehrzahl von Filterzweigen
DE10015700B4 (de) Verfahren und Schaltungsanordnung zur Abtastratenwandlung digitaler Signale
EP0477131B1 (de) Verfahren und Anordnungen zur Abtastratenwandlung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: ATMEL CORP., SAN JOSE, US

Free format text: FORMER OWNER: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

Effective date: 20130529

Owner name: ATMEL CORP., US

Free format text: FORMER OWNER: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

Effective date: 20130529

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20130529

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20130529