DE102008052351B4 - Pegelumsetzer - Google Patents

Pegelumsetzer Download PDF

Info

Publication number
DE102008052351B4
DE102008052351B4 DE200810052351 DE102008052351A DE102008052351B4 DE 102008052351 B4 DE102008052351 B4 DE 102008052351B4 DE 200810052351 DE200810052351 DE 200810052351 DE 102008052351 A DE102008052351 A DE 102008052351A DE 102008052351 B4 DE102008052351 B4 DE 102008052351B4
Authority
DE
Germany
Prior art keywords
signal
output
latch
level
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE200810052351
Other languages
English (en)
Other versions
DE102008052351A1 (de
Inventor
Hans Taddiken
Herbert Kebinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to US12/323,694 priority Critical patent/US7880527B2/en
Publication of DE102008052351A1 publication Critical patent/DE102008052351A1/de
Priority to US13/011,665 priority patent/US8138815B2/en
Application granted granted Critical
Publication of DE102008052351B4 publication Critical patent/DE102008052351B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

Pegelumsetzer (1; 200) zum Bereitstellen eines Ausgangssignals, das zwischen einem ersten Ausgangssignalpegel und einem zweiten Ausgangssignalpegel umschaltbar ist, an einem Schaltungsausgang (4; 202) basierend auf einem Eingangssignal, das einen ersten Eingangssignalzustand und einen zweiten Eingangssignalzustand aufweist, mit folgenden Merkmalen: einer Ausgangskoppelschaltung (9; 204), die ausgelegt ist, um an einem ersten Ausgangskoppelschaltungs-Eingang (9a; 204a) ein erstes Teilausgangssignal, das in Abhängigkeit von dem Zustand des Eingangssignals zwei unterschiedliche Signalpegel annimmt, und an einem zweiten Ausgangskoppelschaltungs-Eingang (9b; 204b) ein zweites Teilausgangssignal, das in Abhängigkeit von dem Zustand des Eingangssignals zwei unterschiedliche Signalpegel annimmt, zu empfangen, um das erste Teilausgangssignal zu dem Schaltungsausgang (4; 202) zu koppeln, wenn das erste Teilausgangssignal einen aktiven Zustand aufweist, und um das zweite Teilausgangssignal zu dem Schaltungsausgang zu koppeln, wenn das zweite Teilausgangssignal einen aktiven Zustand aufweist; und einer Treiberschaltung (6a; 210), die ausgelegt ist, um das zweite Teilausgangssignal so bereitzustellen, dass das zweite Teilausgangssignal in Abhängigkeit von dem Zustand des Eingangssignals zwischen zwei unterschiedlichen Signalpegeln umschaltbar ist, wobei ein Pegelbereich zwischen den zwei Signalpegeln des ersten Teilausgangssignals und ein Pegelbereich zwischen den zwei Signalpegeln des zweiten Teilausgangssignals gegeneinander verschoben sind, wobei ein Eingang (6c; 210a) der Treiberschaltung kapazitiv mit dem Eingang (3; 203) des Pegelumsetzers gekoppelt ist, um durch die kapazitive Kopplung eine Umschaltung zwischen den Signalpegeln des zweiten Teilausgangssignals ansprechend auf eine Veränderung des Zustandes des Eingangssignals zu ermöglichen, und wobei der Pegelumsetzer (1; 200) eine Halteeinrichtung (220, 6a) aufweist, die ausgelegt ist, um den Zustand des zweiten Teilausgangssignals bei konstantem Zustand des Eingangssignals konstant zu halten.

Description

  • Ausführungsbeispiele der Erfindung beziehen sich auf einen Pegelumsetzer zum Umsetzen eines Signalpegels eines Eingangssignals und zum Bereitstellen des umgesetzten Eingangssignals an einem Ausgangsanschluss, und auf ein Verfahren zum Durchführen der Umsetzung mit demselben.
  • Signalpegelumsetzer werden bei elektronischen Schaltungen oft dazu verwendet, bei Logiksignalpegeln eine Pegelumsetzung von einer Schaltungsregion, die durch eine erste Versorgungsspannung geliefert wird, durchzuführen und dieselben an eine Schaltungsregion, die durch eine andere Versorgungsspannung geliefert wird, weiterzuleiten. Ein herkömmlicher Pegelumsetzer, der in heutzutage üblicher CMOS-Schaltungstechnologie verkörpert ist, weist zwei kreuzgekoppelte Strompfade mit in Reihe geschalteten p-Kanal- und n-Kanal-Feldeffekttransistoren auf.
  • Die US 5 973 508 A beschreibt eine Spannungsumsetzungsschaltung für Anwendungen mit verschiedenen Spannungen. Die Spannungs-Umsetzungs-Schaltung setzt Signale von einem ersten Spannungsbereich in einen zweiten Spannungsbereich um. Die Spannungs-Umsetzungs-Schaltung umfasst einen ersten Inverter mit einem Eingang, der ein Zwischensignal empfängt, und einem Ausgang, der ein Ausgangssignal mit Spannungspegeln, die auf Hoch-Zustände und Niedrig-Zustände des zweiten Spannungsbereichs gelatcht werden, bereitstellt. Ein zweiter Inverter umfasst einen Eingang, der mit dem Ausgang des ersten Inverters verbunden ist, und einen Ausgang, der mit dem Eingang des ersten Inverters verbunden ist. Ein Kondensator weist einen Eingang auf, der ein Eingangssignal des ersten Spannungsbereichs empfängt, und der Inverter weist ferner einen Ausgang auf, der das Zwischensignal des zweiten Spannungsbereichs bereitstellt. Ein Paar von Dioden ist in Serie zwischen ein Paar von Spannungsquellen geschaltet. Die verbundenen Anschlüsse des Paars von Dioden sind mit dem Ausgang des Kondensators verbunden.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, Pegelumsetzer, Schaltungen sowie ein Verfahren mit verbesserten Charakteristika zu liefern.
  • Diese Aufgabe wird durch Pegelumsetzer gemäß Anspruch 1, Anspruch 17, Anspruch 26 oder Anspruch 36 sowie durch ein Verfahren gemäß Anspruch 39 gelöst.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 ein schematisches Blockdiagramm des Pegelumsetzers gemäß einem Ausführungsbeispiel der Erfindung;
  • 2 ein Schaltungsdiagramm eines Pegelumsetzers gemäß einem Ausführungsbeispiel der Erfindung;
  • 3 ein Schaltungsdiagramm eines Pegelumsetzers gemäß einem weiteren Ausführungsbeispiel der Erfindung;
  • 4a einen schematischen Querschnitt eines Substrats, das einen p- und einen n-Kanal-Transistor für den Pegelumsetzer beispielsweise der 1 oder 3 in einer Doppelwannenkonfiguration aufweist;
  • 4b einen weiteren schematischen Querschnitt eines Substrats, das einen p- und einen n-Kanal-Transistor für den Pegelumsetzer beispielsweise der 1 oder 3 in einer Doppelwannenkonfiguration aufweist;
  • 5 ein schematisches Blockdiagramm eines Pegelumsetzers mit Halteeinrichtung gemäß einem weiteren Ausführungsbeispiel;
  • 6 ein Schaltungsdiagramm eines Pegelumsetzers mit einem Spannungsteiler aus Widerständen als Halteeinrichtung gemäß einem Ausführungsbeispiel;
  • 7 ein Schaltungsdiagramm eines Pegelumsetzers mit einem Spannungsteiler aus Dioden als Halteeinrichtung gemäß einem Ausführungsbeispiel;
  • 8 ein Schaltungsdiagramm eines Pegelumsetzers mit einem Spannungsteiler aus Transistoren, die als Dioden geschaltet sind, gemäß einem Ausführungsbeispiel;
  • 9 ein Schaltungsdiagramm eines Pegelumsetzers mit einem Spannungsteiler, der durch NMOS und PMOS Transistoren, die als Dioden geschaltet sind, realisiert ist, gemäß einem Ausführungsbeispiel;
  • 10 ein Flussdiagramm des Verfahrens zum Umsetzen eines Signalpegels eines Eingangssignals; und
  • 11 ein Flussdiagramm eines Verfahrens zum Bereitstellen eines Ausgangssignals an einem Schaltungsausgang, gemäß einem weiteren Ausführungsbeispiel.
  • Unter Bezugnahme auf die beiliegenden Zeichnungen 1 bis 11 werden Erläuterungen und Ausführungsbeispiele, die sich auf den Pegelumsetzer oder die Pegelumsetzerschaltung und das Verfahren zum Umsetzen des Signalpegels eines Eingangssignals mit demselben bzw. derselben beziehen, ausführlich beschrieben.
  • 1 zeigt ein schematisches Diagramm des erfindungsgemäßen Pegelumsetzers 1, der ein erstes Signalpegel 2a eines Haupteingangssignals 2 aufweist, das in der Lage ist, den ersten und einen zweiten Signalpegel an einem Haupteingangsanschluss 3 anzunehmen, zum Umsetzen des ersten Signalpegels 2a zu einem dritten Signalpegel 5a an einem Hauptausgangsanschluss 4, um ein Hauptausgangssignal 5 zu erhalten, das in der Lage ist, den dritten Signalpegel 5a und den zweiten Signalpegel 5b anzunehmen. Der Pegelumsetzer 1 umfasst einen Latch bzw. Zwischenspeicher 6a, der zwischen ein Kontrollpotential 8 und ein Potential 7, das dem dritten Signalpegel 5a entspricht, gekoppelt ist. Der Latch 6a ist durch das Haupteingangssignal 2 dahin gehend steuerbar bzw. kontrollierbar, einen Latch-Ausgang 6b zwischen einem Kontrollpotential 8 und einem Potential 7, das dem dritten Signalpegel 5a entspricht, zu schalten. Überdies umfasst der Pegelumsetzer 1 einen Inverter 9, der zwischen einen Anschluss 9a, an den in Abhängigkeit von dem Haupteingangssignal 2 der erste Signalpegel 2a oder der zweite Signalpegel 2b angelegt ist, und einen anderen Anschluss 9b, der mit dem Latch-Ausgang 6b verbunden ist, gekoppelt ist. Ein Signaleingang 9c des Inverters ist zu dem Kontrollpotential 8 gekoppelt, und ein Signalausgang 9d des Inverters 9 ist zu dem Hauptausgangsanschluss 4 gekoppelt.
  • An einer Eingangsanschlussfläche eines Chips kann ein Logiksignalpegel von z. B. 0 V, der einen „niedrigen” Pegel darstellt, oder ein 3 V-Signal, das einen „hohen” Pegel darstellt, angelegt werden. Beispielsweise kann der 0 V- bzw. Massepegel dem ersten Signalpegel 2a und der „hohe” 3 V-Signalpegel dem zweiten Signalpegel 2b des Haupteingangssignals 2 entsprechen. Eine tatsächliche Funktionsschaltung, die auf dem Chip realisiert ist und in 1 nicht gezeigt ist, kann einen Spannungspegel von –3 V und +3 V erfordern. Dies bedeutet, dass eine Pegelumsetzerschaltung oder ein Pegelumsetzer notwendig wäre, um die 0 V an der Eingangsanschlussfläche des Chips zu einem Signalpegel von –3 V umzusetzen. Jedoch weist die Schaltung beispielsweise eventuell lediglich Transistoren auf, die weniger als 3 V tolerieren, da die jeweilige Halbleitertechnologie eventuell keine Transistoren mit einer höheren elektrischen Festigkeit bereitstellt. Dies bedeutet, dass der Pegelumsetzer durch die ausschließliche Verwendung von Metalloxidhalbleiter-Transistoren (MOS-Transistoren, MOS = metal-oxide semiconductor, Metalloxidhalbleiter), die eine Toleranz von 3 V aufweisen, den „niedrigen” Signalpegel von 0 V zu –3 V umsetzen kann.
  • 2 ist ein Schaltungsdiagramm eines Pegelumsetzers gemäß einem Ausführungsbeispiel der Erfindung. Unter Bezugnahme auf 2 umfasst der Pegelumsetzer 1 einen Haupteingangsanschluss 3, der ein Haupteingangssignal 2 führt, wobei das Haupteingangssignal 2 einen ersten Signalpegel 2a, in diesem Fall 0 V, und einen zweiten Signalpegel 2b, in diesem Fall 3 V, aufweist.
  • Der Latch 6a umfasst bei diesem Ausführungsbeispiel einen ersten Latch-Inverter 20a und einen zweiten Latch-Inverter 20b, die in Reihe geschaltet sind. Jeder derselben kann einen p-Kanal-Transistor 21a und 21b und einen n-Kanal-Transistor 22a und 22b aufweisen, wobei beide parallel zueinander geschaltet sind. Jeder p-Kanal-Transistor weist einen ersten Anschluss, der mit dem Kontrollpotential 8 verbunden ist, und einen zweiten Anschluss, der mit einem ersten Anschluss des n-Kanal-Transistors 22a bzw. 22b verbunden ist, auf. Die n-Kanal-Transistoren 22a und 22b sind parallel zu den entsprechenden p-Kanal-Transistoren 21a, 21b geschaltet. Derartige Paare von Transistoren 21a und 22a bzw. 21b und 22b bilden jeweils einen Latch-Inverter, den ersten und den zweiten Latch-Inverter 20a und 20b. Der zweite Anschluss der n-Kanal-Transistoren 22a, 22b ist mit dem Potential 7, das dem dritten Signalpegel 5a entspricht, verbunden. Dies bedeutet, dass das Potential 7 dem Signalpegel des dritten Signalpegels 5a des Hauptausgangssignals 5 an dem Hauptausgangsanschluss 4 des Pegelumsetzers 1 entsprechen sollte.
  • Die Steueranschlüsse des p-Kanal-Transistors 21a und des n-Kanal-Transistors 22b des ersten Latch-Inverters 20a sind verbunden, so dass sie einen Eingang 6c des Latch 6a bilden. Die Steueranschlüsse des p-Kanal-Transistors 21b und des n-Kanal-Transistors 22b des zweiten Latch-Inverters 20b sind mit dem Ausgangsknoten 24 des ersten Latch-Inverters 20a verbunden, der zwischen dem zweiten Anschluss des p-Kanal-Transistors 21a und dem ersten Anschluss des n-Kanal-Transistors 22a gebildet ist. Der Ausgangsknoten 26 des zweiten Latch-Inverters 20b, der zwischen dem zweiten Anschluss des p-Kanal-Transistors 21b und dem ersten Anschluss des n-Kanal-Transistors 22b gebildet ist, ist mit dem Latch-Ausgang 6b verbunden. Ferner kann der Latch eine Rückkopplungsschleife 27a umfassen, die durch eine Verbindung zwischen dem Latch-Eingang 6c und dem Latch-Ausgang 6b gebildet wird.
  • Ein Kondensator 23a kann dem Latch 6a zugewiesen sein, so dass der Kondensator 23a über die Rückkopplungsschleife 27a einerseits mit dem Haupteingangssignal 2 und andererseits mit dem Eingang 6c und dem Ausgang 6b des Latch 6a gekoppelt ist. Der Kondensator 23a kann zur Steuerung verwendet werden, indem das Haupteingangssignal 2 geändert wird, um den Latch-Ausgang 6b zwischen dem Kontrollpotential 8 und dem Potential 7, das dem dritten Signalpegel 5a entspricht, zu schalten. Mit einer Verbindung 27a zwischen dem Latch-Ausgang 6b und dem Latch-Eingang 6c kann zusammen mit dem Kondensator 23a eine Rückkopplungsschleife gebildet werden, die durch eine Änderung des Haupteingangssignals 2 ausgelöst wird.
  • Ein Inverter 9 kann zwischen einen ersten Anschluss 9a, an den in Abhängigkeit von dem Haupteingangssignal 2 ein erster Signalpegel 2a oder ein zweiter Signalpegel 2b angelegt ist, und den Anschluss 9b, der mit dem Latch-Ausgang 6b verbunden sein kann, gekoppelt sein. Ferner ist ein Signaleingang 9c des Inverters 9 mit dem Kontrollpotential 8 verbunden, und ein Signalausgang 9d des Inverters 9 ist zu dem Hauptausgangsanschluss 4 gekoppelt oder bildet denselben.
  • Der Inverter 9 kann einen p-Kanal-Transistor 30 und einen n-Kanal-Transistor 32 umfassen, die beide parallel zueinander geschaltet sind. Der p-Kanal-Transistor weist einen mit dem Haupteingangsanschluss 3 verbundenen ersten Anschluss, einen mit einem ersten Anschluss des n-Kanal-Transistors 32, der parallel zu dem p-Kanal-Transistor 30 geschaltet ist, verbundenen zweiten Anschluss auf. Der zweite Anschluss des n-Kanal-Transistors 32 kann mit dem Latch-Ausgang 6b verbunden sein, wobei die Steueranschlüsse des p-Kanal-Transistors 30 und des n-Kanal-Transistors 32 mit dem Kontrollpotential 8 verbunden sind. Der Signalausgang 9d des Inverters 9, der zwischen dem zweiten Anschluss des p-Kanal-Transistors 30 und dem ersten Anschluss des n-Kanal-Transistors 32 gebildet ist, die miteinander verbunden sind, ist zu dem Hauptausgangsanschluss 4 des Pegelumsetzers 1 gekoppelt.
  • Unter Bezugnahme auf 2 wird nun die Funktionsweise des Pegelumsetzers 1 beschrieben. Durch Anlegen des Haupteingangssignals 2, das zwischen dem ersten Signalpegel 2a und dem zweiten Signalpegel 2b, und umgekehrt, wechseln kann, wird der Kondensator 23a aufgeladen. Je nachdem, ob ein Wechsel von dem ersten Signalpegel zu dem zweiten Signalpegel stattfindet oder umgekehrt, wird einer der beiden Transistoren 21a, 22a des ersten Latch 20a eingeschaltet und bildet einen leitfähigen Pfad zwischen seinen beiden Anschlüssen, was zu einem Potential an dem Ausgangsknoten 24 des ersten Latch-Inverters 20a führt, das dem jeweiligen Potential 8 oder 7 entspricht. Dies ist in 2 durch die Signalpegel 11c und 11d angegeben, wobei der „hohe” Pegel nun beispielsweise 0 V entspricht und der „niedrige” Pegel den –3 V des Potentials 7 entspricht. Die Signalpegel 11c und 11d liegen an dem Eingangsknoten 25 des zweiten Latch-Inverters 20b an. Bei dem in 2 gezeigten Beispiel ist das Kontrollpotential 0 V, auch als Massepegel bekannt, und folglich liegt an dem Eingangsknoten 25 beispielsweise 0 V an. Deshalb wird der jeweilige p-Kanal-Transistor 21b des zweiten Latch-Inverters 20b abgeschaltet, und der jeweilige n-Kanal-Transistor 22b wird eingeschaltet. Folglich tritt das jeweilige Potential von –3 V 11e an dem Ausgangsknoten 26 auf. Somit wurde der Eingangsspannungspegel 0 V zu den jeweiligen –3 V geändert.
  • Falls der Signalpegel von –3 V an dem Eingang 25 des zweiten Latch-Inverters 20b angelegt wird, wird der n-Kanal-Transistor 22b abgeschaltet, und der p-Kanal-Transistor 21b wird eingeschaltet. Folglich wird das Eingangssignal von 3 V zu 0 V 11f umgesetzt. Auf Grund der Rückkopplungsschleife 27a ergeben sich an dem Eingangsknoten 6c des Latch 6a äquivalente Eingangspegel 11e und 11f, was zu den gezeigten Signalpegeln 11a und 11b führt. Wie oben beschrieben wurde, invertiert der erste Latch-Inverter 20a die jeweiligen Signalpegel in Abhängigkeit von den angelegten Signalpegeln 11a und 11b zu den gezeigten Signalpegeln 11c und 11d. Durch Schalten des Haupteingangssignals 2 zwischen dem „niedrigen” Pegel 2a und dem „hohen” Pegel 2b, das über den Kondensator 23a kapazitiv zu dem Latch 6a gekoppelt ist, wird eine Änderung der Signalpegel 11a und 11b ausgelöst, und folglich werden die zwischengespeicherten Signalpegel 11c, 11d, 11e und 11f invertiert.
  • Die Ausgangssignale 11e und 11f an dem Latch-Ausgang 6b des Latch 6a sind mit dem ersten Anschluss des n-Kanal-Transistors 32 des Inverters 9 verbunden. Wie in 2 gezeigt ist, ist das Kontrollpotential, in diesem Fall Masse, mit dem Invertereingang 9c und somit mit den Steueranschlüssen der Transistoren 30, 32 des Inverters 9 verbunden. Der erste Anschluss des p-Kanal-Transistors 30 des Inverters 9 kann mit dem Haupteingangsanschluss 3 verbunden sein. Der Hauptausgangsanschluss 4 und das jeweilige Hauptausgangssignal 5, das einen zweiten Signalpegel 5b, der dem zweiten Eingangssignalpegel 2b entspricht, und einen ersten Signalpegel 5a von –3 V, der von 0 V zu –3 V umgesetzt wird, aufweist, sind mit dem Inverterausgang 9d verbunden. Falls das Kontrollpotential 8 an dem Eingang 9c des Inverters 9 0 V beträgt und das Potential an dem ersten Anschluss des p-Kanal-Transistors 30 den „niedrigen” Pegel des Haupteingangssignals, beispielsweise 0 V 2a annimmt, wird der p-Kanal-Transistor 30 abgeschaltet. Falls gleichzeitig das Potential an dem Inverteranschluss 9b, der dem Latch-Ausgang 26 entspricht, –3 V annimmt, wird der n-Kanal-Transistor 32 eingeschaltet, und das Inverterausgangssignal bzw. das Hauptausgangssignal tritt dann bei –3 V 5a auf.
  • Falls der „hohe” Signalpegel, z. B. 3 V, des Haupteingangssignals 2 an den Inverteranschluss 9a und ein Potential von 0 V an den Inverteranschluss 9b angelegt wird, wird der n-Kanal-Transistor 32 abgeschaltet, und der p-Kanal-Transistor 30 wird eingeschaltet, was zu einem Potential von 3 V an dem Inverterausgang 9d führt. Dies bedeutet, dass die Transistoren 30 und 32 in Abhängigkeit von den angelegten Spannungspegeln an den Anschlüssen 9a und 9b zusammen mit dem jeweiligen Kontrollpotential 8 abwechselnd ein- und abgeschaltet werden können. Eine Änderung der Signalpegel an den Anschlüssen 9a und 9b sollte gleichzeitig stattfinden, um zu gewährleisten, dass zumindest einer der Transistoren 30, 32 immer abgeschaltet ist, um einen direkten leitfähigen Pfad zwischen dem Latch-Ausgang 6b und dem Anschluss 9a des Inverters 9 zu verhindern. Das Kontrollpotential 8 könnte 0 V oder das Massepotential betragen oder kann sich auch von 0 V unterscheiden, je nach den genauen umzusetzenden Signalpegeln und je nach der Schwellenspannung der verwendeten p- und n-Kanal-Transistoren 30, 32.
  • Wie bei dem oben beschriebenen Ausführungsbeispiel gezeigt ist, kann das Haupteingangssignal 2 mit einem ersten Signalpegel von 0 V 2a und dem zweiten Signalpegel von 3 V 2b zu dem Hauptaungangssignal 5 umgesetzt werden, das einen dritten Signalpegel von –3 V, den umgesetzten ersten Signalpegel 2a des Haupteingangssignals 2 und den unveränderten zweiten Signalpegel 2b, 5b aufweist.
  • 3 bezieht sich auf ein weiteres Ausführungsbeispiel der Erfindung. Der Pegelumsetzer 1 bzw. die jeweilige Pegelumsetzerschaltung umfasst einen zweiten Latch 6d, der parallel zu dem ersten Latch 6a geschaltet ist. Der zweite Latch 6d kann wiederum zwei Latch-Inverter 20a und 20b mit den jeweiligen p- und n-Kanal-Transistoren 21a 22a, 21b, 22b und den Verbindungen und Anschlüssen, wie sie in 2 beschrieben sind, aufweisen. Im Gegensatz zur 2 ist ein Potential 36 vorhanden, das dem zweiten Signalpegel 2b entspricht und das mit den ersten Anschlüssen der p-Kanal-Transistoren des ersten Latch-Inverters 20a und des zweiten Latch-Inverters 20b des zweiten Latch 6d verbunden ist. Im Gegensatz zu dem Latch 6a sind die zweiten Anschlüsse der n-Kanal-Latch-Inverter-Transistoren des zweiten Latch 6d mit dem Kontrollpotential 8 verbunden. Das Kontrollpotential kann wiederum 0 V betragen. Das Haupteingangssignal 2 kann bei diesem Ausführungsbeispiel zusätzlich über einen zweiten Kondensator 23b, der auf die oben beschriebene Weise kapazitiv mit dem zweiten Latch 6d gekoppelt ist, zu dem zweiten Latch 6d gekoppelt sein. Dies bedeutet, dass eine Seite des Kondensators mit dem Haupteingangsanschluss 3 gekoppelt ist und die andere Seite des Kondensators mit den Steueranschlüssen der p- und n-Kanal-Transistoren 21a, 22a des ersten Latch-Inverters 20a des zweiten Latch 6d gekoppelt ist.
  • Wie in 3 gezeigt ist, können der Eingang 6e und der Ausgang 6f des zweiten Latch 6d verbunden sein, um eine Rückkopplungsschleife 27b für den zweiten Latch bereitzustellen. Der zweite Latch 6d zusammen mit dem Latch 6a kann Zeitgebungsprobleme an dem Inverter 9 verhindern, so dass Signalpegel an dem Inverteranschluss 9a und 9b fast synchron geändert werden. Um die Eingänge 6c und 6e beider Latches 6a und 6d vor einer Überspannung zu schützen, können Dioden 38a, 38b, 38c, 38d parallel zu den Latch-Eingangsknoten 6c und 6e platziert werden. Während der Einschaltphase des Pegelumsetzers kann eine Überspannung vorliegen. Die Dioden 38a und 38b für den Latch 6a und die Dioden 38c und 38d für den zweiten Latch 6b sind zu dem jeweiligen Latch parallel geschaltet, wobei der Blockierungskontakt der Diode 38c mit dem Potential 36 verbunden ist und die Anode der Diode 38d mit dem Kontrollpotential verbunden ist. Im Gegensatz zu der Diode 38c ist der Blockierungskontakt der Diode 38a mit dem Kontrollpotential 8 verbunden, und die Anode der Diode 38b ist mit dem Potential 7 verbunden (siehe 3).
  • Das Ausgangssignal 11g oder 11h des zweiten Latch 6d wird wiederum durch eine zweifache Inversion des jeweiligen Potentials 36 und des Kontrollpotentials 8 erzeugt. In dem beschriebenen Fall beispielsweise 0 V und 3 V. Da der erste Latch 6a und der zweite Latch 6d durch das Haupteingangssignal 2, das zu den jeweiligen Latches kapazitiv gekoppelt ist, parallel gesteuert werden, sollten die Ausgangssignale 6b, 6f des ersten und des zweiten Latch 6a, 6b synchron sein. Die Ausgangssignale 11g und 11h an dem Latch-Ausgang 6f des zweiten Latch 6d sind zu dem ersten Anschluss des p-Kanal-Transistors 30 des Inverters 9 gekoppelt. Die Ausgangssignale 11e und 11f des Latch-Ausgangs 6b des ersten Latch 6a sind zu dem ersten Anschluss des n-Kanal-Transistors 32 des Inverters 9 gekoppelt. Das Kontrollpotential 8 kann wiederum mit den Steueranschlüssen des p- und des n-Kanal-Transistors 30, 32 des Inverters 9 gekoppelt sein.
  • Ferner können Widerstände 40a, 40b zwischen den zweiten Anschluss des p-Kanal-Transistors 30 und den Inverterausgangsknoten 34 und zwischen den ersten Anschluss des n-Kanal-Transistors 32 und den Inverterausgangsknoten 34 platziert werden, um eine Überspannung und einen Überstromfluss durch die Transistoren 30 und 32 zu verhindern. Dies könnte auftreten, wenn die Übergänge zwischen den Signalpegeln 11g und 11h und zwischen 11e und 11f nicht synchron erfolgen.
  • Der Pegelumsetzer 1 setzt einen ersten Signalpegel 2a eines Haupteingangssignals 2, das in der Lage ist, den ersten 2a und einen zweiten Signalpegel 2b an einem Haupteingangsanschluss 3 anzunehmen, zu einem dritten Signalpegel 5a an einem Hauptausgangsanschluss 4 um, um ein Hauptausgangssignal 5 zu erhalten, das in der Lage ist, den dritten Signalpegel 5a und den zweiten Signalpegel 2b anzunehmen.
  • Auch ist es denkbar, dass das Potential 36 nicht dem zweiten Signalpegel 2b des Haupteingangssignals 2 entspricht, und stattdessen einem vierten Signalpegel entspricht. Dies bedeutet, dass das Ausgangssignal des zweiten Latch 6d einen Signalpegel aufweisen würde, der zwischen dem Kontrollpotential 8 und dem Potential 36, das einem vierten Signalpegel entspricht, schaltet. Falls das Ausgangssignal des ersten Latch 6a zu dem Inverteranschluss 9b gekoppelt ist und das Ausgangssignal des zweiten Latch 6d zu dem Anschluss 9a des Inverters 9 gekoppelt ist, und das Kontrollpotential an 9c angelegt ist, würde das Hauptausgangssignal 5 dann zwischen dem dritten Signalpegel 5a und einem vierten Signalpegel 5b, der dem Potential 36 entspricht, wechseln.
  • Das Haupteingangssignal 2 mit dem ersten Signalpegel 2a und dem zweiten Signalpegel 2b kann dann zu einem Hauptausgangssignal 5 mit einem dritten Signalpegel 5a und einem vierten Signalpegel 5b, der sich von dem zweiten Signalpegel 2b des Haupteingangssignals 2 unterscheidet, geändert werden.
  • Man sollte beachten, dass die genauen Signalpegel verschoben und an die jeweiligen Anforderungen einer bestimmten elektrischen Schaltung angepasst werden können. Überdies können die Leitfähigkeitstypen der Transistoren zusammen mit den Verbindungen mit Masse und mit den jeweiligen Potentialen vertauscht werden. Deshalb versteht es sich, dass Variationen und Modifikationen der beschriebenen Ausführungsbeispiele vorgenommen werden können, ohne von der wahren Wesensart und dem wahren Schutzumfang der Erfindung abzuweichen.
  • Auch ist es denkbar, dass das Kontrollpotential dem ersten Signalpegel entspricht oder in Abhängigkeit von den Schwellenspannungen der Transistoren 30 und 32 und des Inverters 9 im Vergleich zu dem ersten Signalpegel 2a verändert ist, so dass durch Anlegen des Kontrollpotentials 8 an die Steueranschlüsse der Transistoren 30 und 32 immer noch gewährleistet ist, dass zumindest ein Transistor von beiden während eines Anlegens von Signalen an die Anschlüsse 9a und 9b immer abgeschaltet ist.
  • Die Pegelumsetzerschaltung kann einen Komplementär-Metalloxidhalbleiter-Inverter (CMOS-Inverter, CMOS = complementary metal-oxide semiconductor) umfassen, dessen Eingang 0 V aufweist. An einem Anschluss 3 werden eine Spannung VDD und eine Spannung VSS auf synchrone Weise von VDD = 3 V und VSS = 0 V zu VDD = 0 V und VSS = –3 V geschaltet. Die Änderung von VSS von 0 V zu –3 V wird durch einen Latch verwirklicht und ist mit dem Haupteingangssignal, das mittels eines Kondensators kapazitiv zu dem Latch gekoppelt ist, steuerbar.
  • Die Transistoren, die zum Bilden des Pegelumsetzers verwendet werden, wie oben beschrieben wurde, können mittels derselben Halbleitertechnologie hergestellt werden und können somit eventuell einen bestimmten Spannungspegel, beispielsweise weniger als ±5 V, ±3 V oder ±2 V, gerade eben tolerieren. Sie können im Rahmen eines Komplementär-Metalloxidhalbleiter-Prozesses (CMOS-Prozesses) hergestellt werden. Dies bedeutet, dass die elektrische Festigkeit der Transistoren beispielsweise bis zu ±5 V, ±3 V oder ±2 V betragen kann.
  • Wie in 4a gezeigt ist, können die jeweiligen p-(PMOS-) und n-Kanal-(NMOS-)Feldeffekttransistoren zum Bilden des Pegelumsetzers in einer Doppelwannenkonfiguration gebildet sein. Ein Halbleitersubstrat 100 kann schwach p-dotiert (p–) sein. Ein p-Kanal-Feldeffekttransistor 110, der in dem Substrat 100 bezüglich einer Hauptsubstratoberfläche 101 gebildet ist, umfasst einen ersten Anschluss 106a, einen zweiten Anschluss 106b und einen Steueranschluss 106c. Der erste Anschluss kann die Source-Elektrode des Transistors 110 sein, der zweite Anschluss kann die Drainelektrode des Transistors sein, und der Steueranschluss kann die Gateelektrode des Transistors sein. Auch ist es denkbar, dass der erste Anschluss 106a die Drainelektrode bildet und der zweite Anschluss die Sourceelektrode bildet. Der erste und der zweite Anschluss werden durch p-dotierte Kontaktzonen 106 in einem n-Wannen-Gebiet 102a des p–-dotierten Substrats 100 gebildet. Die Kontaktzonen 106a, 106b können stark p-dotiert sein (p+). Die Steuerelektrode 106c ist oberhalb eines Gate-Dielektrikums 109 gebildet, das die Gateelektrode von der Kanalregion 111 des p-Kanal-Transistors 110 trennt. Dies bedeutet, dass die Kanalregion 111 ein leitfähiger Pfad oder ein leitfähiger Kanal zwischen der Source- und der Drain-Kontaktregion sein kann, der durch die Gateelektrode schaltbar ist. Ein jeweiliger n-Kanal-Transistor 130 für eine Inverterstruktur in dem Substrat ist in einer p-Wannen-Zone 104 gebildet, die ihrerseits in einer n-Wannen-Zone 102b, die in dem Substrat 100 gebildet ist, gebildet ist. Dies bedeutet, dass der NMOS-Transistor 130 anhand eines Zwei-Wannen- oder Doppelwannenprozesses gebildet wird. Der n-Kanal-Transistor 130 umfasst einen ersten Anschluss 108a, einen zweiten Anschluss 108b und einen Steueranschluss 108c. Der erste Anschluss kann die Sourceelektrode des NMOS sein, der zweite Anschluss kann die Drainelektrode des NMOS sein, und der Steueranschluss kann die Gateelektrode des NMOS-Transistors sein. Es ist jedoch auch denkbar, dass der erste Anschluss 106a die Drainelektrode bildet und der zweite Anschluss die Sourceelektrode bildet. Der erste und der zweite Anschluss werden durch n-dotierte Kontaktzonen 108 in dem p-Wannen-Gebiet 104 gebildet, die in der n-Wannen-Zone 102b des p-dotierten Substrats 100 angeordnet ist. Die n-Wannen-Zonen 102a und 102b können getrennt sein. Die Steuerelektrode 108c ist oberhalb eines Gate-Dielektrikums 109 gebildet, das die Gateelektrode von der Kanalregion 115 des n-Kanal-Transistors 130 trennt. Dies bedeutet, dass das n-Kanal-Gebiet 115 ein leitfähiger Pfad oder ein leitfähiger Kanal zwischen der Source- und der Drain-Kontaktregion, der durch die Gateelektrode 108c schaltbar ist, sein kann.
  • Die n-Wannen-Zonen 102a und 102b können zu einer n-Wannen-Zone 102 vereinigt werden (siehe 4b) oder als eine n-Wannen-Zone 102 gebildet sein, wobei die eine n-Wannen-Zone 102 den PMOS-Transistor 110 und die p-Wannen-Zone 104 mit dem jeweiligen NMOS-Transistor 130 umfasst, wie im Zusammenhang mit 4a beschrieben ist.
  • Der Leitfähigkeitstyp des Substrats, der verschiedenen Wannen und der jeweiligen resultierenden Transistoren kann vertauscht werden. Deshalb versteht es sich, dass Variationen und Modifikationen der beschriebenen Ausführungsbeispiele vorgenommen werden können, ohne von der wahren Wesensart und dem wahren Schutzumfang der Erfindung abzuweichen.
  • Wie in 4a und 4b gezeigt ist, kann bzw. können somit ein oder mehrere oder alle Transistorpaare 21a/22a, 21b/22b und 30/32 auf die in 4a bzw. 4b gezeigte Weise implementiert werden.
  • Bei einem anderen Ausführungsbeispiel ist eine elektrische Schaltung zum Umsetzen eines ersten Signalpegels eines Haupteingangssignals vorgesehen, das in der Lage ist, den ersten und einen zweiten Signalpegel an einem Haupteingangsanschluss anzunehmen, zu einem dritten Signalpegel an einem Hauptausgangsanschluss, um ein Hauptausgangssignal zu erhalten, das in der Lage ist, den dritten Signalpegel und den zweiten Signalpegel anzunehmen, wobei die elektrische Schaltung eine Einrichtung zum Bereitstellen eines Ausgangssignals umfasst, das in Abhängigkeit von dem Haupteingangssignal zwischen einem Kontrollpotential, wobei sich das Kontrollpotential von dem zweiten Signalpegel des Haupteingangssignals unterscheidet, und einem Potential, das dem dritten Signalpegel entspricht, schaltbar ist, und eine Einrichtung zum Bereitstellen des Hauptausgangssignals an dem Hauptausgangsanschluss in Abhängigkeit von dem Haupteingangssignal, dem Steuersignal und dem Ausgangssignal umfasst.
  • Bei einem Ausführungsbeispiel einer elektrischen Schaltung, wie oben beschrieben wurde, umfasst die Einrichtung zum Bereitstellen des Hauptausgangssignals einen Inverter, der zwischen einen Anschluss, an den in Abhängigkeit von dem Haupteingangssignal der erste Signalpegel und der zweite Signalpegel angelegt ist, und das Ausgangssignal gekoppelt ist, wobei ein Signaleingang des Inverters zu dem Kontrollpotential gekoppelt ist und ein Signalausgang des Inverters zu dem Hauptausgangsanschluss gekoppelt ist.
  • In 5 ist ein weiteres Ausführungsbeispiel eines Pegelumsetzers gezeigt. Der Pegelumsetzer 200 kann ausgebildet sein, um basierend auf einem an einem Eingang anliegenden Eingangssignal ein Ausgangssignal, das zwischen einem ersten Ausgangssignalpegel und einem zweiten Ausgangssignalpegel umschaltbar ist, an einem Schaltungsausgang 202 bereitzustellen. Der Pegelumsetzer 200 kann dazu eine Ausgangskoppelschaltung 204 aufweisen, die ausgelegt ist, um an einem ersten Ausgangskoppelschaltungs-Eingang 204a ein erstes Teilausgangssignal und an einem zweiten Ausgangskoppelschaltungs-Eingang 204b eine zweites Teilausgangssignal zu empfangen, und um das erste Teilausgangssignal zu dem Schaltungsausgang 202 zu koppeln, wenn das erste Teilausgangssignal einen aktiven Zustand aufweist, und um das zweite Teilausgangssignal zu dem Schaltungsausgang zu koppeln, wenn das zweite Teilausgangssignal einen aktiven Zustand aufweist. Der Pegelumsetzer 200 kann ausgelegt sein, um das erste Teilausgangssignal so bereitzustellen, dass das erste Teilausgangssignal in Abhängigkeit von dem Zustand des Eingangssignals zwei unterschiedliche Signalpegel annimmt. Ferner kann der Pegelumsetzer 200 eine Treiberschaltung 210 aufweisen, wobei die Treiberschaltung ausgelegt sein kann, um das zweite Teilausgangssignal so bereitzustellen, dass das zweite Teilausgangssignal in Abhängigkeit von dem Zustand des Eingangssignals zwischen zwei unterschiedlichen Signalpegeln umschaltbar ist. Ein Pegelbereich zwischen den zwei Signalpegeln des ersten Teilausgangssignals und ein Pegelbereich zwischen den zwei Signalpegeln des zweiten Teilausgangssignals können dabei gegeneinander verschoben sein. Außerdem kann ein Eingang 210a der Treiberschaltung 210 kapazitiv mit dem Eingang 203 des Pegelumsetzers 200 gekoppelt sein, um durch die kapazitive Kopplung eine Umschaltung zwischen den Signalpegeln des zweiten Teilausgangssignals ansprechend auf eine Veränderung des Zustandes des Eingangssignals zu ermöglichen. Diese kapazitive Kopplung kann zum Beispiel über einen Kondensator 215, der zwischen den Eingang 203 des Pegelumsetzers und den Eingang der Treiberschaltung 210 geschaltet ist, erreicht werden. Der Pegelumsetzer 200 kann eine Halteeinrichtung 220 aufweisen, die ausgelegt ist, um den Zustand des zweiten Teilausgangssignals bei konstantem Zustand des Eingangssignals konstant zu halten (bzw. zu stabilisieren).
  • Für die Halteeinrichtung existieren ganz verschiedene Realisierungsmöglichkeiten. Die Halteeinrichtung kann beispielsweise zwischen den Eingang des Pegelumsetzers und den Eingang der Treiberschaltung 219 geschaltet sein, um die Treiberschaltung durch eine Vorwärtskoppelung, parallel zu der Kapazitiven Koppelung, in einem stationären Zustand zu stabilisieren. Die Halteeinrichtung kann aber alternativ (oder sogar zusätzlich) auch zwischen dem Treiberschaltungs-Eingang 210a und dem Treiberschaltungs-Ausgang 210b gekoppelt sein, um den Zustand der Treiberschaltung so durch eine Rückkoppelung zu stabilisieren.
  • In 6 ist ein Ausführungsbeispiel eines Pegelumsetzers 200 gezeigt, der einen Eingang 203, einen Schaltungsausgang 202, eine Ausgangskoppelschaltung 204 mit den Ausgangskoppelschaltungs-Eingängen 204a und 204b, eine Treiberschaltung 210 mit einem Treiberschaltungs-Eingang 210a und einem Treiberschaltungs-Ausgang 210b, eine Halteeinrichtung 220, sowie eine Kopplungskapazität 215, die zwischen dem Eingang 203 des Pegelumsetzers 220 und den Eingang der Treiberschaltung 210 geschaltet ist, aufweist. Ferner kann der Pegelumsetzer (optional) eine Treiberstufe 230 (beispielsweise in Form einer Inverterstufe) aufweisen, die zwischen den Eingang 203 und dem ersten Ausgangskoppelschaltungs-Eingang 204a geschaltet ist.
  • Der Pegelumsetzer 200 weist zudem einen Kontroll- oder Bezugspotentialanschluss 208, einen ersten Umsetzpotentialanschluss oder Versorgungspotentialanschluss 222 und einen zweiten Umsetzpotentialanschluss oder Versorgungspotentialanschluss 224 auf. Bei dem Pegelumsetzer 200 kann es sich um einen statischen Pegelumsetzer handeln.
  • Im Folgenden wird zunächst die Ausgangskopplungsschaltung 204 beschrieben. Die Ausgangskopplungsschaltung 204 kann in einigen Ausführungsbeispielen eine Inverterstruktur aufweisen. Dementsprechend kann die Ausgangskopplungsschaltung 204 mit Inverterstruktur einen p-Kanal-Transistor 30 und einen n-Kanal-Transistor 32 aufweisen, wobei ein erster Anschluss (Source-Anschluss) des p-Kanal-Transistors 30 mit dem ersten Ausgangskoppelschaltungs-Eingang 204a verbunden ist, und wobei ein erster Anschluss (Source-Anschluss) des n-Kanal-Transistors mit dem zweiten Ausgangskoppelschaltungs-Eingang 204b verbunden ist.
  • Der zweite Anschluss des p-Kanal-Transistors 30 (Drain-Anschluss) und der zweite Anschluss des n-Kanal-Transistors 32 (Drain-Anschluss) sind in diesem Ausführungsbeispiel über Widerstände 40a und 40b mit dem Schaltungsausgang 202 gekoppelt. Ein Kontrollpotential bzw. Bezugspotential, das an dem Kontrollpotentialanschluss bzw. Bezugspotentialanschluss 208 anliegt, kann an die Gate-Anschlüsse oder Steueranschlüsse des p-Kanal-Transistors 30 und des n-Kanal-Transistor 32 der Inverterstruktur angeschlossen sein. Bei dem Kontrollpotential kann es sich um ein Massepotential oder Bezugspotential (auch als „Ground-Potential” bezeichnet) handeln. Dadurch kann je nach Pegel eines ersten Teilausgangssignals, das an dem ersten Ausgangskoppelschaltungs-Eingang 204a anliegt, und eines zweiten Teilausgangssignals, das an dem zweiten Ausgangskoppelschaltungs-Eingang 204b anliegt, einer der beiden Transistoren 30, 32 leitend werden, und es kann somit das entsprechende Teilausgangssignal an den Schaltungsausgang 202 gekoppelt werden. Wenn das erste Teilausgangssignal einen aktiven Zustand aufweist (also beispielsweise ausreichend weit oberhalb des Bezugspotentials liegt) kann das erste Teilausgangssignal an den Schaltungsausgang 202 gekoppelt werden, und wenn das zweite Teilausgangssignal einen aktiven Zustand aufweist (also beispielsweise ausreichend weit unterhalb des Bezugspotentials liegt) kann das zweite Teilausgangssignal an den Schaltungsausgang 202 gekoppelt werden.
  • Zum Beispiel kann ein erstes Teilausgangssignal, welches an dem ersten Ausgangskoppelschaltungs-Eingang 204a anliegt und einen Pegelbereich von 3 V, z. B. zwischen einem ersten Signalpegel von 0 V (bezogen auf das an dem Anschluss 208 anliegende Bezugspotential) und einem zweiten Signalpegel von +3 V, aufweist, in einem aktiven Zustand zu dem Schaltungsausgang 202 gekoppelt werden. In dem aktiven Zustand liegen dann beispielsweise +3 V an dem ersten Anschluss (Source-Anschluss) des p-Kanal-Transistors 30 an, während an dem entsprechenden Gate-Anschluss die 0 V des Bezugspotentials anliegen. Somit ist der p-Kanal-Transistor 30 leitend, und das erste Teilausgangssignal von +3 V wird über die Drain-Source-Strecke des p-Kanal-Transistors 30 zu dem Ausgang 202 gekoppelt, so dass am Ausgang 202 des Pegelumsetzers ein Pegel von etwa +3 V zur Verfügung steht. In dem inaktiven Zustand des ersten Teilausgangssignals liegen hingegen 0 V an dem ersten Anschluss (Source-Anschluss) des p-Kanal-Transistors 30 an, so dass bei einer Gate-Spannung von 0 V der Transistor sperrt bzw. nichtleitend ist (sofern es sich um einen selbstsperrenden Typ handelt). Somit wird der entsprechende zweite (inaktive) Signalpegel des ersten Teilausgangssignals nicht an den Ausgang 202 gekoppelt. Entsprechend kann bei inaktivem erstem Teilausgangssignal ein (aktiver) Signalpegel des zweiten Teilausgangssignals, das an dem zweiten Ausgangskoppelschaltungs-Eingang 204b anliegt, über den n-Kanal-Transistor 32 an den Schaltungsausgang 202 gekoppelt werden.
  • Zum Beispiel kann das zweite Teilausgangssignal zwischen Signalpegeln von 0 V und –3 V umschaltbar sein, wobei der aktive Zustand des zweiten Teilausgangssignals dem Signalpegel von –3 V entspricht, und wobei der inaktive Zustand des zweiten Teilausgangssignals dem Signalpegel von 0 V entspricht. Liegen z. B. die –3 V am zweiten Ausgangskoppelschaltungs-Eingang 204b an, so wird der n-Kanal-Transistor 32 leitend und das zweite Teilausgangssignal wird zum Schaltungssausgang 202 gekoppelt.
  • Der aktive Signalpegel des ersten aktiven Teilausgangssignals kann dem Potential des ersten Versorgungspotentials bzw. Umsetzpotentials 222 entsprechen, und der aktive Signalpegel des zweiten Teilausgangssignals kann dem Potential des zweiten Umsetzpotentials bzw. Versorgungspotentials 224 entsprechen. Dementsprechend kann der erste Ausgangssignalpegel des Ausgangsignals annährend dem Potential des ersten Umsetzpotentials 222 entsprechen, und der zweite Ausgangssignalpegel 224 dem Potential des zweiten Umsetzpotentials 224. Im obigen Beispiel kann also der erste Ausgangspegel z. B. ca. 3 V betragen und der zweite Ausgangspegel ca. –3 V.
  • Im Folgenden wird die Treiberstufe bzw. Inverterstufe 230 beschrieben. Die Treiberstufe bzw. Inverterstufe 230 kann aus zwei hintereinander geschalteten Inverterstrukturen 240a und 240b bestehen (oder zumindest zwei Inverterstrukturen 240a, 240b aufweisen). Die Inverterstrukturen 240a, 240b sind beispielsweise in Serie zwischen den Eingang 203 und den ersten Ausgangskoppelschaltungs-Eingang 204a geschaltet, um an dem ersten Ausgangskoppelschaltungs-Eingang das erste Teilausgangssignal in Abhängigkeit von dem an dem Eingang 203 anliegenden Eingangssignal bereitzustellen.
  • Erste Anschlüsse (Source-Anschlüsse) der p-Kanal-Transistoren 21a, 21b der Inverterstrukturen 240a, 240b sind mit dem ersten Umsetzpotential 222 verbunden. Erste Anschlüsse der n-Kanal-Transistoren 22a, 22b sind mit dem Anschluss 208 für das Kontrollpotential bzw. Bezugspotential gekoppelt. Die jeweils zweiten Anschlüsse (Drain-Anschlüsse) der p- und n-Kanal-Transistoren 21a, 22a, 21b, 22b sind, wie weiter oben schon beschrieben worden ist, miteinander verbunden und bilden jeweils einen Ausgangsknoten der Inverterstrukturen. Der Ausgangknoten der ersten Inverterstruktur 240a ist mit dem Eingangknoten der zweiten Inverterstruktur 240b verbunden. Am Ausgang 232 der zweiten Inverterstufe 230 kann das erste Teilausgangssignal bereitgestellt werden, das an dem ersten Ausgangskoppelschaltungs-Eingang 204a der Ausgangskoppelschaltung 204 anliegt.
  • Im Folgenden wird die Treiberschaltung 210 sowie deren Ankopplung an den Eingang des Pegelumsetzers 200 beschrieben. An den Eingang 210a der Treiberschaltung 210 kann ein Eingangssignal vom Eingang 203 des Pegelumsetzers über einen Kondensator 215 kapazitiv gekoppelt sein.
  • Die Treiberschaltung 210 mit dem Treiberschaltungs-Eingang 210a und dem Treiberschaltungs-Ausgang 210b kann beispielsweise zwei in Serie hintereinander geschaltete Inverterstrukturen 240a und 240b aufweisen, die zwischen den Eingang der Treiberschaltung 210 und den zweiten Ausgangskoppelschaltungs-Eingang 204b geschaltet sind. Die Treiberschaltung ist somit insgesamt ausgelegt, um an dem zweiten Ausgangskoppelschaltungs-Eingang das zweite Teilausgangssignal basierend auf dem an dem Eingang der Treiberschaltung anliegenden Signal bereitzustellen.
  • Die Inverterstrukturen 240a und 240b sind beispielsweise als CMOS-Inverterstufen aufgebaut und umfassen beispielsweise je einen p-Kanal-Transistor 21a, 21b und einen n-Kanal-Transistor 22a, 22b. Versorgungsspannungsanschlüsse der CMOS-Inverterstufen 240a, 240b sind beispielsweise mit dem Bezugspotentialanschluss 208 und dem zweiten Versorgungspotentialanschluss 224 gekoppelt, so dass ein Ausgang 216 der zweiten Inverterstufe 240b in Abhängigkeit von dem Eingangssignal der Treiberschaltung mit dem Bezugspotential und dem zweiten Versorgungspotential gekoppelt wird.
  • Ein erster Anschluss (Source-Anschluss) des p-Kanal-Transistors 21a der Inverterstufe 240a und ein erster Anschluss des p-Kanal-Transistors 21b der Inverterstufe 240b sind mit dem Kontrollpotential-Anschluss 208 gekoppelt. Ein erster Anschluss (Source-Anschluss) des n-Kanal-Transistors 22a der Inverterstufe 240a und ein erster Anschluss des p-Kanal-Transistors 22b der Inverterstufe 240b sind mit dem Anschluss für das zweite Umsetzpotential 224 gekoppelt. Die jeweils zweiten Anschlüsse (Drain-Anschlüsse) der p-Kanal-Transistoren und n-Kanal-Transistoren der Inverterstrukturen 240a und 240b sind miteinander verbunden und bilden jeweils die Ausgangsknoten der Inverterstrukturen. Der Ausgangsknoten der ersten Inverterstruktur 240a ist mit dem Eingangknoten der zweiten Inverterstruktur 240b verbunden. An dem Ausgang 210b der Treiberschaltung, der mit dem Ausgangsknoten der zweiten Inverterstruktur 240b identisch sein kann, kann mit Hilfe der Inverterstruktur 240a, 240b das zweite Teilausgangssignal bereitgestellt werden, wobei das zweite Teilausgangssignal in Abhängigkeit von dem Zustand des Eingangssignals zwischen zwei unterschiedlichen Signalpegeln geschaltet werden kann. Diese Signalpegel können als zweites Teilausgangssignal an den zweiten Ausgangskoppelschaltungs-Eingang 204b gekoppelt werden. Die Signalpegel können dem zweiten Versorgungspotential 224 und dem Bezugspotential 208 entsprechen.
  • Durch die kapazitive Kopplung des Eingangssignals über den Kondensator 15 an die Treiberschaltung (bzw. an den Eingang 210a derselben) kann ein schnelles Umschalten zwischen dem ersten und zweiten Signalpegel am zweiten Ausgangskoppelschaltungs-Eingang 204b ermöglicht werden. Die Kopplung über den Kondensator bzw. der Kapazität 215 stellt also einen schnellen Kopplungspfad zwischen einem Eingangssignal am Eingang 203 des Pegelumsetzers und der Treiberschaltung 210 dar. Zusätzlich ermöglicht die kapazitive Kopplung zwischen dem Eingang 203 des Pegelumsetzers und dem Eingang 210a der Treiberschaltung 240a eine Verschiebung zwischen dem Gleichspannungs-Pegel des an dem Eingang 203 anliegenden Eingangssignals und dem Gleichspannungs-Pegel des an dem Eingang 210a der Treiberschaltung anliegenden Eingangssignals. Somit kann insgesamt das Signal an dem Eingang 210a der Treiberschaltung 210 gegenüber dem Eingangssignal an dem Eingang 203 potentialmäßig verschoben sein. Dadurch kann erreicht werden, dass die jeweiligen Transistoren mit geringeren Spannungen belastet werden. So können beispielsweise die an den Gate-Anschlüssen der Transistoren der Treiberschaltung 230 anliegenden Potentiale zwischen dem Bezugspotential und dem ersten Versorgungspotential variieren. Ferner können die an den Gate-Anschlüssen der Transistoren der Treiberschaltung 210 anliegenden Potentiale zwischen dem zweiten Versorgungspotential und dem Bezugspotential variieren. Somit erlaubt die kapazitive Kopplung eine Trennung der Gleichspannungs-Pegel zwischen den Eingängen der Treiberschaltung 210 und der Treiberschaltung 230, wodurch eine Spannungs-Belastung der Eingangsstufen der Treiberschaltungen 210, 230 ausreichend klein gehalten wird.
  • Eine zweite, allerdings langsamere, Vorwärtskopplung ist durch die Halteeinrichtung 220 gegeben. Die Halteeinrichtung 220 ist ausgelegt, um einen Zustand des zweiten Teilausgangssignals bei einem konstanten Zustand des Eingangsignals konstant zu halten. Die Halteeinrichtung 220 kann somit dafür sorgen, dass der Zustand des Ausgangssignals der Treiberschaltung 210 auch dann einem gewünschten Zustand entspricht, wenn über längere Zeit keine Veränderung des Zustandes an dem Eingang 203 des Pegelumsetzers 200 erfolgt. Die Halteeinrichtung dient also dazu, den Zustand der Treiberschaltung in einem statischen Betriebsfall zu stabilisieren. Die Halteeinrichtung kann ferner dazu dienen, mögliche Signalpegelstörungen an oder in der Treiberschaltung 210 auszugleichen, also den Zustand der Treiberschaltung zu stabilisieren.
  • Die Halteeinrichtung 220 besteht in dem Ausführungsbeispiel der 6 aus einem resistiven Spannungsteiler, der über einen p-Kanal-Transistor 221 eingeschaltet und ausgeschaltet werden kann. Der p-Kanal-Transistor 221 wirkt als Schalter. Der entsprechende Gate-Anschluss bzw. Steueranschluss des Transistors 221 ist mit dem Ausgangsknoten 241a der ersten Inverterstruktur 240a der Inverterstufe 230 verbunden. Der Transistor 221 wird also in Abhängigkeit von dem Eingangssignal des Pegelumsetzers ein- oder ausgeschaltet. Der Spannungsteiler wird also zugeschaltet bzw. eingeschaltet oder weggeschaltet bzw. abgeschaltet. Die Halteeinrichtung 220 kann zwischen das erste Umsetzpotential bzw. Versorgungspotential 222 und das zweiten Umsetzpotential bzw. Versorgungspotential 224 gekoppelt sein und weist in dem Ausführungsbeispiel der 6 mehrere in Serie geschaltete Widerstände 220a, 220b, 220c und 220d auf. Beispielsweise sind die Widerstände in Serie mit der Last-Strecke (Drain-Source-Strecke) des Transistors 221 zwischen den Anschluss für das zweite Versorgungspotential und den Anschluss für das erste Versorgungspotential geschaltet.
  • Ein Abgriff 220e des Spannungsteilers oder ein Spannungsteilerknoten 220e zwischen den Widerständen 220b und 220c ist mit dem Eingang 210a der Treiberschaltung verbunden. Somit ist der Eingang 210a der Treiberschaltung über einen Widerstand oder eine Serienschaltung mehrerer Widerstände 220c, 220d mit dem Anschluss 224 für das zweite Versorgungspotential verbunden. Ferner ist der Eingang 210a der Treiberschaltung über eine Serienschaltung, die einen oder mehrere Widerstände 220a, 220b und die Laststrecke des Transistors 221 umfasst, mit dem Anschluss 222 für das erste Versorgungspotential verbunden.
  • Somit kann der Eingang 210a der Treiberschaltung 210 durch den Spannungsteiler auf das 2. Versorgungspotential gezogen werden, wenn der Transistor 221 ausgeschaltet bzw. nichtleitend ist. Ferner kann der Eingang 210a der Treiberschaltung 210 durch den Spannungsteiler auf ein Zwischenpotential, das zwischen dem ersten Versorgungspotential und dem zweiten Versorgungspotential liegt, gezogen werden, wenn der Transistor 221 eingeschaltet bzw. leitend ist. Das Zwischenpotential ist abhängig von den Widerstandswerten der Widerstände 220a–d und von dem anliegenden ersten und zweiten Versorgungspotential bzw. Umsetzpotential
  • Bei den Widerständen kann es sich um hochohmige Widerstände handeln, so dass über die Widerstände und den Transistor 221 nur ein minimaler Ruhestrom zwischen dem ersten 222 und zweiten 224 Versorgungspotential fließen kann. Ein Zustand der Treiberschaltung 210 kann über den Spannungsteiler 220 gehalten werden, wie im Folgenden erläutert wird.
  • Ist der Transistor 221 bei Vorliegen eines ersten Eingangssignal-Zustandes leitend, liegt also z. B. ein Spannungspegel von 3 V am Eingang 203 an, so wird der n-Kanal-Transistor 22a der Inverterstufe 230 leitend. Dadurch wird auch der p-Kanal-Transistor 221 der Halteeinrichtung 220 leitend, da am Steueranschluss (Gate) des Transistors 221 das Bezugspotential – hier z. B. Massepotential – anliegt, während an dem Source-Anschluss des Transistors 221 das erste Umsetzpotential 222 von beispielsweise 3 V anliegt. Unter der Annahme, dass die Widerstandswerte der Widerstände 220a und 220b und die Widerstandswerte der Widerstände 220c und 220d denselben Gesamtwiderstandwert ergeben, und dass an dem Anschluss 234 für das zweite Umsetzpotential ein Potential von -3 V gegeben ist, stellt sich am Abgriff des Spannungsteilers 220e und damit am Eingang 210a der Treiberschaltung 210 ein Spannungsgleichgewichtzustand von annährend 0 V ein. Durch diese Wirkung der Halteeinrichtung kann das Potential an dem Eingang 210a des Treibers 210 bei Vorliegen eines statischen Eingangssignals an dem Eingang 203 des Pegelumsetzers stabilisiert werden.
  • Ist der Transistor 221 bei Vorliegen eines zweiten Eingangssignal-Zustandes des Eingangssignals von z. B. 0 V nicht leitend, so fällt an den Widerständen 220c und 220d keine Spannung ab, weil kein signifikanter Strom durch den Spannungsteiler fließt. Das zweite Umsetzpotential von z. B. –3 V liegt daher an dem Eingang 210a der Treiberschaltung 210 an. Durch diese Wirkung der Halteeinrichtung kann somit bei Vorliegen eines statischen Eingangssignals an dem Eingang 203 des Pegelumsetzers ein zweiter Signalpegel von z. B. –3 V an dem Treiberausgang 210b stabilisiert bzw. konstant gehalten werden.
  • In dem Pegelumsetzer 200 findet eine Aufgabenteilung zwischen der kapazitiven Koppelung mittels des Koppelkondensators 215 und der Halteeinrichtung 220 statt. Diesbezüglich ist zu berücksichtigen, dass der Eingang 210a der Treiberschaltung 210 eine parasitäre Kapazität (beispielsweise bedingt durch Gate-Drain-Kapazitäten und Gate-Source-Kapazitäten der Transistoren 21a, 22a) aufweist. Diese parasitäre Kapazität begrenzt eine Geschwindigkeit, mit der das an dem Eingang 210a anliegende Potential verändert werden kann. Die parasitäre Eingangskapazität wird bei Veränderung des Zustands des Eingangssignals an dem Eingang 203 umso schneller umgeladen, je mehr Strom an den Eingang 310a zum Umladen der parasitären Kapazität zur Verfügung gestellt wird.
  • Der Koppelkondensator 215 und die Halteeinrichtung 220 sind bei einem Ausführungsbeispiel so dimensioniert, dass der Koppelkondensator bei Veränderung des Zustands des an dem Eingang 203 anliegenden Eingangssignals betragsmäßig deutlich mehr Strom (beispielsweise zumindest 5 mal mehr Strom, oder zumindest 10 mal mehr Strom, oder sogar 100 mal mehr Strom) an den Eingang 210a der Treiberschaltung 210 liefert als der Spannungsteiler. In anderen Worten, der zur Veränderung des Zustands der Treiberschaltung 210 benötigte Eingangsstrom wird aufgrund einer entsprechenden Schaltungsdimensionierung überwiegend über den Koppelkondensator 215 geliefert. Die Halteschaltung 220 hingegen ist gezielt hochohmig dimensioniert, um einen Ruhestrom-Verbrauch gering zu halten. Während also durch die Halteeinrichtung alleine (ohne Unterstützung durch den Koppelkondensator) nur eine sehr langsame Änderung des Potentials an dem Eingang 310a bewirkt werden könnte, ermöglicht die kapazitive Kopplung durch den Kondensator 215 eine schnelle Veränderung des Potentials an dem Eingang 310a ansprechend auf eine Veränderung des Eingangssignals an dem Eingang 203 des Pegelumsetzers.
  • In einem statischen Zustand hingegen, also bei Vorliegen eines konstanten Zustands an dem Eingang 203 des Pegelumsetzers, liefert der Kondensator 215 nur einen verschwindend geringen bzw. vernachlässigbaren Strom an den Eingang 210a. Dennoch kann es aufgrund äußerer Störeinflüsse oder aufgrund von Leckströmen dazu kommen, dass sich das Potential an dem Eingang 310a etwas verschiebt bzw. nur durch einen Stromfluss konstant gehalten werden kann. In dem statischen Zustand allerdings liefert die Halteeinrichtung – als hochohmige Spannungsquelle – einen Strom, der bewirkt, dass Potentialveränderungen an dem Eingang 310a aufgrund von Störeinflüssen rückgängig gemacht werden, und dass der Einfluss von Leckströmen (die deutlich geringer als der durch die Halteeinrichtung gelieferte Strom sind) weitgehend eliminiert wird.
  • In anderen Worten, ein Wechsel des Eingangssignal-Zustandes (an dem Eingang 203) wird über die schnelle kapazitive Kopplung mit dem Kondensator 215 auf die Treiberschaltung übertragen, und der daraus resultierende neue Signalpegel am Treiberschaltungsausgang 210b kann über die Spannungsteilerschaltung 220 stabilisiert werden.
  • Gemäß einem Ausführungsbeispiel kann der Pegelumsetzer 200 durch wahlweises Anlegen eines ersten und eines zweiten Eingangssignal-Zustandes ein Ausgangsignal am Schaltungsausgang 202 bereitstellen, welches zwischen einem ersten und einem zweiten Ausgangsignalpegel schaltbar ist. Der erste und der zweite Ausgangssignalpegel können dem ersten Umsetzpotential 222 und dem zweiten Umsetzpotential 224 entsprechen.
  • Diese Signalpegel können einerseits durch die Inverterstufe 230 (erstes Teilausgangssignal) und andererseits durch die Treiberschaltung 210 (zweites Teilausgangssignal) an die Ausgangkopplungsschaltung 204 geschaltet bzw. angelegt werden, wobei das Eingangssignal 210a der Treiberschaltung 210 im Falle eines Zustandswechsels im Wesentlichen durch die schnelle kapazitive Kopplung über den Kondensator 215 verändert wird und im stationären Fall im Wesentlichen durch die Vorwärtskopplung über die Halteeinrichtung 220 stabil gehalten wird. Die Ausgangskopplungsschaltung kann ausgelegt sein jeweils das Teilausgangssignal zu dem Ausgang 202 koppeln, das sich gerade in einem aktiven Zustand befindet.
  • Durch die Verwendung des Koppelkondensators 215 kann zudem sichergestellt werden, dass ein maximaler Spannungsabfall über einen Transistor der Schaltung einen Maximalwert, der durch das erste und zweite Umsetzpotential bestimmt ist, nicht überschreitet. Beispielsweise kann so vermieden werden, dass eine Gate-Source Spannung von betragsmäßig mehr als 3 V an einem Transistor anliegt, wenn beispielsweise das erste Umsetzpotential +3 V (bezogen auf das Bezugspotential) beträgt, und wenn das zweite Umsetzpotential –3 V (bezogen auf das Bezugspotential) beträgt. Aus diesem Grund kann der Pegelumsetzer vollständig z. B. in CMOS-Technik hergestellt werden, wobei Transistoren mit vergleichsweise niedriger Durchbruchsspannung zum Einsatz kommen können.
  • Während also bei der Schaltung gemäß den 2, 3 und 4 das Flip-Flop über die Rückleitung (bzw. Rückkopplung) gehalten wird, wird es bei der Schaltung gemäß den 6, 7, 8 und 9 über einen Spannungsteiler im jeweiligen Zustand gehalten. Somit kann die Schaltung gemäß den 2, 3 und 4 im Hinblick auf das Halten der Treiberschaltung modifiziert werden, um die Schaltung gemäß den 6, 7, 8 und 9 zu erhalten. Anstelle einer Rückkopplung zur Stabilisierung des Zustandes der Treiberschaltung verwendet die Schaltung gemäß den 6, 7, 8 und 9 eine Vorwärtskopplung. Die Schaltungsanordnungen gemäß den 6, 7, 8, 9 sind in manchen Fällen stabiler gegen Einflüsse von außen als die Schalungsanordnungen gemäß den 2, 3 und 4. Allerdings sind auch mit den Schaltungsanordnungen gemäß den 2, 3 und 4 gute Ergebnisse erzielbar.
  • Der statische Pegelschieber bzw. Pegelumsetzer gemäß der 6 ähnelt also dem statischen Pegelschieber bzw. Pegelumsetzer gemäß der 3 Allerdings fehlen die Dioden 38 und der Kondensator 23b des Pegelumsetzers gemäß der 3 bei dem Pegelumsetzer gemäß der 6. Das Flip-Flop (bzw. die Treiberschaltung 210) wird bei der Schaltung gemäß der 6 nicht über die Rückkopplung 27a, 27b gehalten, sondern über den Spannungsteiler 220. Dieser wird über den p-MOS 221 ein- und ausgeschaltet.
  • In den 7, 8 und 9 sind weitere Ausführungsbeispiele von Pegelumsetzern 200 gezeigt, die ähnlich aufgebaut sind, wie der Pegelumsetzer in 6. Deshalb wird im Folgenden auf eine nochmalige detaillierte Beschreibung der Funktionsweise der einzelnen Baugruppen verzichtet, und es wird diesbezüglich auf die entsprechende Beschreibung zu 6 und verwiesen.
  • Der Pegelumsetzer 200 gemäß 7 weist wieder einen Schaltungseingang 203, einen Schaltungsausgang 202, eine Ausgangskoppelschaltung 204 mit den Ausgangskoppelschaltungs-Eingängen 204a und 204b, eine Treiberschaltung 210 mit Treiberschaltungs-Eingang 210a und Treiberschaltungs-Ausgang 210b, eine Halteeinrichtung 220, sowie einen Koppelkapazität 215, die zwischen dem Eingang 203 des Pegelumsetzers 220 und der Treiberschaltung 210 geschaltet ist, auf. Der Pegelumsetzer weist eine Inverterstufe 230 auf, die zwischen den Eingang 203 des Pegelumsetzers und den ersten Ausgangskoppelschaltungs-Eingang 204a geschaltet ist. Ferner weist der Pegelumsetzer Anschlusse bzw. Zuführungen für ein bezugspotential oder Kontrollpotential 208, ein erstes Umsetzpotential 222 und ein zweites Umsetzpotential 224 auf.
  • Die Halteeinrichtung 220 weist in diesem Ausführungsbeispiel wieder einen resistiven Spannungsteiler auf, wobei der Spannungsteiler in diesem Ausführungsbeispiel jedoch durch Dioden (bzw. unter Verwendung von Dioden) realisiert ist. Der Spannungsteiler umfasst eine Serienschaltung der Dioden 220f–220o, wobei die Dioden jeweils in gleicher Orientierung in Serie geschaltet sind, so dass jeweils die Kathode einer vorhergehenden Diode mit einer Anode einer nachfolgenden Diode verbunden ist. Ein erstes Ende der Serienschaltung (Kathode der Diode 220o) ist mit dem Anschluss 224 für das zweite Versorgungspotential gekoppelt. Ein erstes Ende der Serienschaltung (Anode der Diode 220f) ist über eine Laststrecke (Drain-Source-Strecke) des p-Kanal-Feldeffekt-Transistors mit dem Anschluss 222 für das erste Versorgungspotential gekoppelt. Ein Spannungsteilerknoten, also ein Abgriff zwischen zwei der in Serie geschalteten Dioden 200f–220o, ist mit dem Eingang 210a der Treiberschaltung 210 gekoppelt.
  • Mit Hilfe des p-Kanal-Transistors 221, der wieder als Schalter dient, können die Dioden 220f–o zugeschaltet werden, so dass ein Strom in Durchlassrichtung durch die Serienschaltung der Dioden fließen kann. Damit ergibt sich ein Spannungsabfall an den Dioden, und es kann sich ein Spannungsgleichgewichtswert am Spannungsteilerknoten 220e einstellen. Ist der p-Kanal-Transistor hingegen abgeschaltet bzw. nicht-leitfähig, so fließt nur ein vernachlässigbarer Reststrom durch die Dioden 220f–220o, und der Spannungsteilerknoten 220e wird zu dem zweiten Versorgungspotential hin gezogen.
  • Dadurch kann ein Zustand der Treiberschaltung 210 bei unverändertem Eingangssignal, wie oben beschrieben, konstant gehalten bzw. stabilisiert werden. In ausgeschaltetem Zustand des Transistors 221 wir der Eingang 210a der Treiberschaltung 210 gegen das zweite Versorgungspotential gezogen, und in eingeschaltetem Zustand des Transistors 221 wird der Eingang 210a der Treiberschaltung 210 auf ein Potential zwischen dem ersten Versorgungspotential und dem zweiten Versorgungspotential gezogen, das im Wesentlichen durch die Anzahl der Dioden zwischen dem Spannungsteilerknoten und den Anschlüssen 222, 224 für die Versorgungspotentiale bestimmt wird. Zwischen welchen der Dioden 220f–222o der Spannungsteilerknoten 220e bzw. der Abgriff angeordnet ist, hängt u. a. von dem Spannungsabfall an den Dioden und dem gewünschten Signalwert am Treiberschaltungs-Eingang 210a ab.
  • Über die Kapazität 215 erfolgt wiederum die schnelle dynamische Kopplung zwischen dem Eingang 203 des Pegelumsetzers und dem Eingang 210a der Treiberschaltung, die bei einem Wechsel des Eingangssignalpegels wirksam ist.
  • Bei dem Pegelumsetzer gemäß der 7 ist also der Spannungsteiler durch Dioden realisiert.
  • 8 zeigt ein weiteres Ausführungsbeispiel eines Pegelumsetzers. In diesem Ausführungsbeispiel weist der Pegelumsetzer 200 einen Eingang 203, einen Schaltungsausgang 202, eine Ausgangskopplungsschaltung 204 mit den Ausgangskoppelschaltungs-Eingängen 204a, b, eine Treiberschaltung 210 mit dem Treiberschaltungs-Eingang 210a und dem Treiberschaltungs-Ausgang 210b, eine Halteeinrichtung 220, sowie einen Koppelkapazität 215, die zwischen den Eingang 203 des Pegelumsetzers 220 und den Eingang 210a der Treiberschaltung 210 geschaltet ist, auf. Der Pegelumsetzer weist ferner eine Inverterstufe 230 auf, die zwischen den Eingang 203 und den ersten Ausgangskoppelschaltungs-Eingang 204a geschaltet ist, sowie Anschlüsse für ein Bezugspotential oder Kontrollpotential (Anschluss 208), ein erstes Umsetzpotential (Anschluss 222) und ein zweites Umsetzpotential (Anschluss 224).
  • Die Halteeinrichtung 220 umfasst in diesem Ausführungsbeispiel eine Reihenschaltung von NMOS-Transistoren 220p–y, die seriell als Widerstände bzw. als Dioden verschaltet sind. Dazu ist jeweils ein erster Anschluss (Drain-Anschluss) des NMOS-Transistors mit seinem Steueranschluss (Gate-Anschluss) verbunden, um effektiv einen Anodenanschluss zu bilden. Ein zweiter Anschluss (Source-Anschluss) des Transistors bildet effektiv einen Kathoden-Anschluss.
  • Die Kanalstrecken der Transistoren 220p–220y sind also in Serie geschaltet. Die Transistoren sind im Übrigen so verschaltet, das die entsprechenden Diodenstrukturen der Transistoren in Durchlassrichtung geschaltet ist. Der Schalter 221, also der p-Kanal-Transistor 221 dient wieder zum Ein- oder Ausschalten des resistiven Spannungsteilers.
  • Zusammenfassend ist somit festzuhalten, dass sich die Schaltung gemäß der 8 im Wesentlichen dadurch von der Schaltung gemäß der 7 unterscheidet, dass die Dioden 220f–220o durch als Dioden verschaltete Transistoren (hier: MOS-Feldeffekttransistoren) ersetzt sind. In anderen Worten, bei dem statischen Pegelumsetzer gemäß der 8 ist der Spannungsteiler durch n-MOS-Transistoren realisiert, die als Dioden geschaltet sind.
  • Als ein weiteres Ausführungsbeispiel ist in 9 ein Pegelumsetzer 200 gezeigt, bei dem die Halteeinrichtung 220 wieder durch einen Spannungsteiler realisiert ist.
  • Der Spannungsteiler wird in diesem Ausführungsbeispiel durch NMOS – und PMOS-Transistorpaare 220aa–220ae gebildet, die wiederum über einen Schalter 221, der als p-Kanal-Transistor ausgebildet sein kann, zugeschaltet werden können. Ganz allgemein gesprochen ist also bei dem Pegelumsetzer gemäß der 9 der Spannungsteiler durch nMOS- und pMOS-Transistoren realisiert, die als Dioden geschaltet sind.
  • Im Folgenden wird beispielhaft eines der PMOS-NMOS Transistorpaare, nämlich das Transistorpaar 220aa, beschrieben. Ein NMOS-PMOS-Transistorpaar umfasst jeweils einen PMOS-Transistor und einen NMOS Transistor. Ein Drain-Anschluss des PMOS-Transistors 910a ist dabei mit einem Drain-Anschluss des zugehörigen NMOS-Transistors 910b an einem gemeinsamen Zwischenknoten 910c verbunden (beispielsweise unmittelbar). Zudem ist ein Gate-Anschluss des PMOS-Transistors 910a mit dem gemeinsamen Zwischenknoten 910c (beispielsweise unmittelbar) verbunden. Ebenso ist ein Gate-Anschluss des NMOS-Transistors 910b mit dem gemeinsamen Zwischenknoten 910c (beispielsweise unmittelbar) verbunden. Ein Source-Anschluss des PMOS-Transistors 910a dient somit effektiv als Anoden-Anschluss des Transistor-Paares 220aa, und ein Source-Anschluss des NMOS-Transistors 910b dient effektiv als Kathoden-Anschluss des Transistor-Paares 220aa. Die in Reihe geschalteten PMOS- und NMOS-Transistorpaare sind also so verschaltet, so dass sich eine wirksame Diodenstruktur ergibt. Die Transistorpaare 220aa–220ae können somit an die Stelle der Dioden 220f–220o bzw. der als Dioden geschalteten Einzeltransistoren 220p–220y treten. Durch die Verwendung dieser Transistorstruktur, die üblicherweise in einem CMOS-Prozess hergestellt werden kann, kann es vermieden werden, Widerstände zu verwenden, die in manchen Technologien relativ viel Platz auf einer integrierten Schaltung benötigen.
  • Dabei ist natürlich zu berücksichtigen, dass der Spannungsabfall über den Transistorpaaren sich von dem Spannungsabfall über einer Einzeldiode bzw. über einem Einzeltransistor unterscheiden kann. Die Anordnung des Spannungsteilerknotens 220e hängt wieder von den Potentialen 222 und 224, sowie dem Spannungsabfall an den Diodenstrukturen der PMOS- und NMOS-Transistoren ab.
  • Die Schaltungen gemäß den 6–9 sind nur als Realisierungsbeispiele anzusehen und können natürlich erheblich modifiziert werden. Beispielsweise kann die Inverterstufe 230 optional entfallen. Der Eingang 203 kann beispielsweise unmittelbar mit dem ersten Eingang 204a der Ausgangskoppelschaltung 204 verbunden sein, wie dies in ähnlicher Weise bei der Schaltung gemäß der 2 gezeigt ist. Es ist also ausreichend, wenn der Pegelumsetzer so ausgelegt ist, dass das erste Teilausgangssignal in Abhängigkeit von dem Zustand des Eingangssignals zwei unterschiedliche Signalpegel annimmt. Es ist dabei nicht entscheidend, ob das Signal von dem Eingang 203 des Pegelumsetzers passiv zu dem Eingang 204a der Ausgangskoppelschaltung 204 weitergeleitet wird, oder ob das Signal von dem Eingang 203 gepuffert (beispielsweise unter Verwendung der beiden Inverterstufen 240a, 240b) zu dem Eingang 204a der Ausgangskoppelschaltung 204 geliefert wird.
  • Es kann aber nichts desto weniger wünschenswert sein, den Transistor 221 mit einem Signal anzusteuern, das gegenüber dem Signal an dem Eingang 203 invertiert ist.
  • Außerdem sind Schaltungsanordnungen realisierbar, die komplementär zu den hierin beschriebenen Schaltungsanordnungen sind. In diesem Fall können beispielsweise n-Kanal-Transistoren durch p-Kanal-Transistoren ersetzt sein und umgekehrt.
  • Außerdem können natürlich verschiedene Arten von Feldeffekttransistoren zum Einsatz kommen, wie zum Beispiel MOS-Feldeffekttransistoren oder Sperrschicht-Feldeffekttransistoren.
  • Zudem können einer, mehrere oder sogar alle der Feldeffekttransistoren durch Bipolartransistoren ersetzt werden. Hier gilt ganz allgemein, dass Gate-Anschlüsse und Basis-Anschlüsse einander entsprechen und allgemein als Steueranschlüsse bezeichnet werden können. Source-Anschlüsse und Emitter-Anschlüsse entsprechen einander ebenso und werden allgemein als Quellenanschlüsse bezeichnet (da sie Ladungsträger bereitstellen). Ferner entsprechen Drain-Anschlüsse und Kollektor-Anschlüsse einander und werden allgemein als Sammelanschlüsse bezeichnet (da sie Ladungsträger aufsammeln).
  • Weiterhin ist es nicht zwingend erforderlich, dass die Treiberschaltung 310 eine Mehrzahl von Invertern umfasst, wenngleich Inverter in einer CMSO-Technologie besonders einfach realisierbar sind. Vielmehr kann es ausreichend sein, nicht-invertierende Pufferstufen bzw. Treiberstufen zu verwenden.
  • 10 zeigt ein Flussdiagramm eines Verfahrens zum Umsetzen, bei Schritt 50, eines ersten Signalpegels des Haupteingangssignals, das in der Lage ist, den ersten und den zweiten Signalpegel an einem Haupteingangsanschluss anzunehmen, zu einem dritten Signalpegel an einem Hauptausgangsanschluss, um ein Hauptausgangssignal zu erhalten, das in der Lage ist, den dritten Signalpegel und den zweiten Signalpegel anzunehmen. Das Verfahren umfasst ein Bereitstellen, bei Schritt 52, eines Ausgangssignals, das in Abhängigkeit von dem Haupteingangssignal zwischen einem Kontrollpotential und einem Potential, das dem dritten Signalpegel entspricht, schaltbar ist. Überdies ein Bereitstellen, bei Schritt 54, des Hauptausgangssignals an dem Hauptausgangsanschluss in Abhängigkeit von dem Haupteingangssignal, dem Kontrollpotential und dem Ausgangssignal.
  • Das Bereitstellen des Hauptausgangssignals an dem Hauptausgangsanschluss kann durchgeführt werden, indem der p- und der n-Kanal-Transistor eines Inverters in Abhängigkeit von dem Hauptausgangssignal, das mit einem ersten Anschluss des p-Kanal-Transistors verbunden ist, und von dem Ausgangssignal, das mit einem zweiten Anschluss des n-Kanal-Transistors verbunden ist, abwechselnd ein- und abgeschaltet wird. Das Kontrollpotential kann mit den Steueranschlüssen des p- und des n-Kanal-Transistors gekoppelt sein, und der Hauptausgangsanschluss kann zwischen dem zweiten Anschluss des p-Kanal-Transistors und dem ersten Anschluss des n-Kanal-Transistors, die miteinander verbunden sind, gebildet sein.
  • Das mit dem zweiten Anschluss des n-Kanal-Transistors verbundene Ausgangssignal kann durch einen Latch bereitgestellt werden, der zwei in Reihe geschaltete Inverter und eine Rückkopplungsschleife zwischen dem Eingang und dem Ausgang des Latch umfasst. Der Latch kann durch das Haupteingangssignal steuerbar sein. Dies kann durch einen Kondensator erzielt werden, der zwischen den Haupteingangsanschluss und den Latch-Eingang platziert wird und zum Kontrollieren der Rückkopplungsschleife verwendet wird.
  • Bei einem anderen Ausführungsbeispiel kann das in Zusammenhang mit 10 beschriebene Verfahren ein Ausgangssignal liefern, das ferner eine vorausgehende Inversion des Ausgangssignals umfasst.
  • Das Verfahren, wie es im Zusammenhang mit 10 beschrieben ist, kann bei einem anderen Ausführungsbeispiel ausgeführt werden, derart, dass das Bereitstellen des Hauptausgangssignals an dem Hauptausgangsanschluss durchgeführt wird, indem der p- und der n-Kanal-Transistor eines Inverters in Abhängigkeit von dem Haupteingangssignal, das mit einem ersten Anschluss des p-Kanal-Transistors verbunden ist, und von dem Ausgangssignal, das mit einem zweiten Anschluss des n-Kanal-Transistors verbunden ist, abwechselnd ein- und abgeschaltet wird, wobei das Kontrollpotential mit den Steueranschlüssen des p- und des n-Kanal-Transistors gekoppelt ist und der Hauptausgangsanschluss durch den mit dem ersten Anschluss des n-Kanal-Transistors verbundenen zweiten Anschluss des p-Kanal-Transistors gebildet wird.
  • Auch ist es denkbar, dass das Verfahren dahin gehend verändert wird, einen vierten Signalpegel an dem Hauptausgangsanschluss durch Verwenden eines zweiten Latch, wie oben beschrieben wurde, zu erzeugen.
  • In dem Flussdiagram in 11 ist ein Ausführungsbeispiel eines Verfahrens zum Bereitstellen eines Ausgangssignals an einem Schaltungsausgang gezeigt. Mit dem Verfahren kann ein Ausgangssignal, das zwischen einem ersten Ausgangssignalpegel und einem zweiten Ausgangssignalpegel umschaltbar ist, basierend auf einem Eingangssignal, das einen ersten Eingangssignalzustand und einen zweiten Eingangssignalzustand aufweist, bereitgestellt werden. Das Verfahren weist ein Bereitstellen 300 eines ersten Teilausgangssignals an einem ersten Eingang einer Ausgangskopplungsschaltung auf, wobei das erste Teilausgangsignal in Abhängigkeit von dem Zustand des Eingangssignals zwei unterschiedliche Signalpegel annimmt. Das Verfahren weist weiterhin ein Koppeln 310, z. B. ein kapazitives Koppeln, des Eingangsignals an eine Treiberschaltung auf. Das Koppeln wird so durchgeführt, dass in Abhängigkeit von dem Zustand des Eingangssignals an einem zweiten Eingang einer Ausgangskopplungsschaltung ein zweites Teilausgangssignal anliegt. Das zweite Teilausgangsignal kann dabei in Abhängigkeit von dem Zustand des Eingangssignals zwei unterschiedliche Signalpegel annehmen. Das Verfahren kann so durchgeführt werden, dass durch das kapazitive Koppeln ein Umschalten zwischen den zwei Signalpegeln des zweiten Teilausgangsignals ermöglicht oder unterstützt wird. In dem Verfahren wird ein Stabilisieren oder Halten 320 des zweiten Teilausgangssignals bei konstantem Zustand des Eingangssignals an einem zweiten Eingang einer Ausgangskopplungsschaltung mit einer Halteeinrichtung durchgeführt. Eine solche Halteeinrichtung kann z. B. einen Spannungsteiler aufweisen. Das Stabilisieren 320 kann also ein Halten des Zustandes des zweiten Teilausgangssignals mit Hilfe eines Spannungsteilers aufweisen. Das Verfahren kann ferner ein Koppeln 330 des ersten Teilausgangssignals in einem aktiven Zustand des ersten Teilausgangsignals und ein Koppeln des zweiten Teilausgangssignals in einem aktiven Zustand des zweiten Teilausgangssignals mit Hilfe einer Ausgangskopplungsschaltung zu einem Schaltungsausgang aufweisen, wobei das Koppeln so durchgeführt wird, dass am Schaltungsausgang das Ausgangssignal bereitgestellt wird. Das Verfahren kann so durchgeführt werden, dass der erste Ausgangssignalpegel des Ausgangssignals einem ersten Versorgungspotential der Schaltung entspricht und dass der zweite Ausgangssignalpegel des Ausgangsignals einem zweiten Versorgungspotential der Schaltung entspricht.
  • Im Folgenden wird kurz ein weiteres mögliches Verfahren erläutert. Das Verfahren zum Bereitstellen eines Ausgangssignals an einem Schaltungsausgang, das zwischen einem ersten Ausgangssignalpegel und einem zweiten Ausgangssignalpegel umschaltbar ist, basierend auf einem Eingangssignal, das einen ersten Eingangssignalzustand und einen zweiten Eingangssignalzustand aufweist, kann ein Bereitstellen (300) eines ersten Teilausgangssignals, wobei das erste Teilausgangsignal in Abhängigkeit von dem Zustand des Eingangssignals zwei unterschiedliche Signalpegel annimmt, umfassen. Das Verfahren kann zudem ein Bereitstellen eines zweiten Teilausgangssignals unter Verwendung einer Treiberschaltung umfassen, wobei das zweite Teilausgangssignal in Abhängigkeit von dem Zustand des Eingangssignals zwei unterschiedliche Signalpegel annimmt. Das Bereitstellen des zweiten Teilausgangssignals kann ein Kapazitives Koppeln (310) des Eingangssignals zu der Treiberschaltung umfassen, um durch das kapazitive Koppeln eine Umschaltung zwischen den Signalpegeln des zweiten Teilausgangssignal ansprechend auf eine Veränderung des Zustands des Eingangssignals zu erreichen. Das Bereitstellen des zweiten Teilausgangssignals kann zudem ein aktives Stabilisieren eines Zustands des zweiten Teilausgangssignals bei konstantem Zustand des Eingangssignals umfassen. Dass Verfahren kann zudem ein Bereitstellen des Ausgangssignals in Abhängigkeit von dem ersten Teilausgangssignal und dem zweiten Teilausgangssignal umfassen, wobei das Ausgangssignal basierend auf dem ersten Teilausgangssignal bereitgestellt wird, wenn das erste Teilausgangssignal einen Signalpegel aufweist, der einem aktiven Zustand des ersten Teilausgangssignals entspricht, und wobei das Ausgangssignal basierend auf dem zweiten Teilausgangssignal bereitgestellt wird, wenn das zweite Teilausgangssignal einen Signalpegel aufweist, der einem aktiven Zustand des zweiten Teilausgangssignals entspricht.
  • Die Verfahren können optional um all diejenigen Merkmale ergänzt werden, die hierin auch im Hinblick auf die entsprechenden Vorrichtungen beschrieben wurden. Zudem können die Verfahren optional unter Verwendung der hierin beschriebenen Vorrichtungen bzw. Einrichtungen durchgeführt werden. Zudem können die hierin beschriebenen Vorrichtungen bzw. Einrichtungen ausgelegt sein, um eine Ausführung des Verfahrens zu ermöglichen.

Claims (39)

  1. Pegelumsetzer (1; 200) zum Bereitstellen eines Ausgangssignals, das zwischen einem ersten Ausgangssignalpegel und einem zweiten Ausgangssignalpegel umschaltbar ist, an einem Schaltungsausgang (4; 202) basierend auf einem Eingangssignal, das einen ersten Eingangssignalzustand und einen zweiten Eingangssignalzustand aufweist, mit folgenden Merkmalen: einer Ausgangskoppelschaltung (9; 204), die ausgelegt ist, um an einem ersten Ausgangskoppelschaltungs-Eingang (9a; 204a) ein erstes Teilausgangssignal, das in Abhängigkeit von dem Zustand des Eingangssignals zwei unterschiedliche Signalpegel annimmt, und an einem zweiten Ausgangskoppelschaltungs-Eingang (9b; 204b) ein zweites Teilausgangssignal, das in Abhängigkeit von dem Zustand des Eingangssignals zwei unterschiedliche Signalpegel annimmt, zu empfangen, um das erste Teilausgangssignal zu dem Schaltungsausgang (4; 202) zu koppeln, wenn das erste Teilausgangssignal einen aktiven Zustand aufweist, und um das zweite Teilausgangssignal zu dem Schaltungsausgang zu koppeln, wenn das zweite Teilausgangssignal einen aktiven Zustand aufweist; und einer Treiberschaltung (6a; 210), die ausgelegt ist, um das zweite Teilausgangssignal so bereitzustellen, dass das zweite Teilausgangssignal in Abhängigkeit von dem Zustand des Eingangssignals zwischen zwei unterschiedlichen Signalpegeln umschaltbar ist, wobei ein Pegelbereich zwischen den zwei Signalpegeln des ersten Teilausgangssignals und ein Pegelbereich zwischen den zwei Signalpegeln des zweiten Teilausgangssignals gegeneinander verschoben sind, wobei ein Eingang (6c; 210a) der Treiberschaltung kapazitiv mit dem Eingang (3; 203) des Pegelumsetzers gekoppelt ist, um durch die kapazitive Kopplung eine Umschaltung zwischen den Signalpegeln des zweiten Teilausgangssignals ansprechend auf eine Veränderung des Zustandes des Eingangssignals zu ermöglichen, und wobei der Pegelumsetzer (1; 200) eine Halteeinrichtung (220, 6a) aufweist, die ausgelegt ist, um den Zustand des zweiten Teilausgangssignals bei konstantem Zustand des Eingangssignals konstant zu halten.
  2. Pegelumsetzer (200) gemäß Anspruch 1, bei dem die Halteeinrichtung (220) eine Rückkopplung von einem Treiberschaltungs-Ausgang (6b; 210b) zu dem Treiberschaltungs-Eingang (6c; 210a) umfasst.
  3. Pegelumsetzer gemäß einem der vorhergehenden Ansprüche, bei dem die Halteeinrichtung (220) eine statische Vorwärtskopplung zwischen dem Eingang (203) des Pegelumsetzers und dem Treiberschaltungs-Eingang (6c; 210a) umfasst.
  4. Pegelumsetzer gemäß Anspruch 3, bei dem die statische Vorwärtskopplung einen Kopplungspfad aufweist, der parallel zu der kapazitiven Kopplung zwischen dem Eingang (203) des Pegelumsetzers und dem Eingang (210a) der Treiberschaltung verläuft.
  5. Pegelumsetzer gemäß einem der Ansprüche 1 bis 4, wobei die Halteeinrichtung einen in Abhängigkeit von dem Eingangssignalzustand des Eingangssignals schaltbaren Spannungsteiler aufweist, der ausgelegt ist, um den Eingang (210a) der Treiberschaltung (210) in Abhängigkeit von dem Eingangssignalzustand des Eingangssignals auf zwei verschiedene statische Potentiale zu ziehen.
  6. Pegelumsetzer gemäß einem der vorhergehenden Ansprüche, wobei der Pegelumsetzer eine Zuführung (8; 208) für ein Bezugspotential, eine Zuführung (36; 222) für ein erstes Versorgungspotential und eine Zuführung (7; 224) für ein zweites Versorgungspotential aufweist; und wobei der Pegelumsetzer so ausgelegt ist, dass der Signalpegel des ersten Teilausgangsignals zwischen dem Bezugspotential und dem ersten Versorgungspotential schaltbar ist, und dass der Signalpegel des zweiten Teilausgangssignals zwischen dem Bezugspotential und dem zweiten Versorgungspotential schaltbar ist.
  7. Pegelumsetzer gemäß Anspruch 6, wobei der Pegelumsetzer ausgelegt ist, um auf der Zuführung (36; 222) für das erste Versorgungspotential und auf der Zuführung (7; 224) für das zweite Versorgungspotential zwei Versorgungspotentiale zu empfangen, die unterschiedliche Polaritäten in Bezug auf das Bezugspotential (208) aufweisen.
  8. Pegelumsetzer gemäß einem der Ansprüche 6 oder 7, wobei die Halteeinrichtung einen schaltbaren Spannungsteiler aufweist, der zwischen die Zuführung (36; 222) für das erste Versorgungspotential und die Zuführung (7; 224) für das zweite Versorgungspotential geschaltet ist, wobei ein Abgriff des schaltbaren Spannungsteilers mit dem Eingang (6c; 210a) der Treiberschaltung gekoppelt ist.
  9. Pegelumsetzer gemäß Anspruch 8, wobei der schaltbare Spannungsteiler ausgelegt ist, um den Eingang (6c; 210a) der Treiberschaltung in Abhängigkeit von dem Eingangssignalzustand des Eingangssignals des Pegelumsetzers auf eines der Versorgungspotentiale oder auf ein Zwischenpotential, das zwischen den Versorgungspotentialen liegt, zu ziehen.
  10. Pegelumsetzer gemäß einem der Ansprüche 5, 8 oder 9, wobei der schaltbare Spannungsteiler der Halteeinrichtung eine Mehrzahl von in Serie geschalteten Widerständen aufweist; oder wobei der schaltbare Spannungsteiler der Halteeinrichtung eine Mehrzahl von in Serie geschalteten Dioden, die als resistive Elemente wirken, aufweist.
  11. Pegelumsetzer gemäß einem der Ansprüche 5, 8 oder 9, wobei der schaltbare Spannungsteiler der Halteeinrichtung als spannungsteilende Bauteile eine Mehrzahl von Transistoren aufweist, wobei die Laststrecken der Transistoren in Serie geschaltet sind, und wobei bei den als spannungsteilende Bauteile dienenden Transistoren ein Steueranschluss eines jeweiligen Transistors mit einem der Laststrecken-Anschlüsse des jeweiligen Transistors verbunden ist, so dass die in Serie geschalteten Transistoren als Dioden wirken.
  12. Pegelumsetzer gemäß einem der Ansprüche 5, 8 oder 9, wobei der schaltbare Spannungsteiler der Halteeinrichtung als spannungsteilende Elemente eine Mehrzahl von Transistorpaaren (220aa, 220ab, 220ac, 220ad, 220ae) aufweist, die ausgelegt sind, um als Dioden zu wirken; wobei die als spannungsteilende Bauteile dienenden Transistorpaare (220aa) jeweils zwei zueinander komplementäre Transistoren (910a, 910b) aufweisen, deren Lastrecken an einem Zwischenknoten (910c) gekoppelt und in Serie geschaltet sind, um eine Gesamt-Laststrecke eines Transistorpaares zu bilden, wobei Steueranschlüsse der zu einem jeweiligen Transistorpaar gehörigen komplementären Transistoren mit dem jeweiligen Zwischenknoten (910c) verbunden sind; und wobei die Gesamt-Laststrecken der Transistorpaare in Serie geschaltet sind, um eine spannungsteilende Serienschaltung zu bilden.
  13. Pegelumsetzer gemäß einem der vorhergehenden Ansprüche, wobei der Pegelumsetzer eine Inverterstufe (230) aufweist, die zwei hintereinander geschaltete Inverterstrukturen (240a, 240b) aufweist; wobei die Inverterstufe (230) zwischen den Eingang (203) des Pegelumsetzers und den ersten Ausgangskoppelschaltungs-Eingang (204a) gekoppelt ist; und wobei die Inverterstufe ausgebildet ist, um das erste Teilausgangssignal an dem ersten Ausgangskoppelschaltungs-Eingang (204a) in Abhängigkeit von dem Eingangssignal bereitzustellen.
  14. Pegelumsetzer gemäß einem der vorhergehenden Ansprüche, bei dem die Treiberschaltung (210) zwei hintereinander geschaltete Inverterstrukturen (240a, 240b) aufweist, die zwischen eine Zuführung (208) für ein Bezugspotential und eine Zuführung (224) für ein zweites Versorgungspotential gekoppelt sind, und die ausgebildet sind, um an einem Treiberschaltungs-Ausgang (210b) das zweite Teilausgangssignal bereitzustellen.
  15. Pegelumsetzer gemäß einem der vorhergehenden Ansprüche, bei dem die Ausgangskoppelschaltung (204) eine Inverterstruktur aufweist, die ausgebildet ist, um das erste Teilausgangssignal an den Schaltungsausgang zu koppeln, wenn das erste Teilausgangssignal einen aktiven Zustand aufweist, und um das zweite Teilausgangssignal an den Schaltungsausgang zu koppeln, wenn das zweite Teilausgangssignal einen aktiven Zustand aufweist.
  16. Pegelumsetzer gemäß einem der vorhergehenden Ansprüche, bei dem die Ausgangskoppelschaltung zwei zueinander komplementäre Ausgangstransistoren (30, 32) aufweist; wobei Steueranschlüsse der zueinander komplementären Ausgangstransistoren (30, 32) beschaltet sind, um die Steueranschlüsse auf ein gemeinsames festes Potential zu ziehen, oder um die Steueranschlüsse auf zwei voneinander verschiedene feste Potentiale zu ziehen; wobei Sammelanschlüsse der zueinander komplementären Transistoren mit dem Ausgang (202) verbunden sind, und wobei ein Quellenanschluss eines ersten der Ausganstransistoren beschaltet ist, um das erste Teilausgangssignal zu empfangen, und wobei ein Quellenanschluss eines zweiten der Ausgangstransistoren beschaltet ist, um das zweite Teilausgangssignal zu empfangen.
  17. Pegelumsetzer (1) zum Umsetzen eines ersten Signalpegels (2a) eines Haupteingangssignals (2), das in der Lage ist, den ersten und einen zweiten Signalpegel an einem Haupteingangsanschluss (3) anzunehmen, zu einem dritten Signalpegel (5a) an einem Hauptausgangsanschluss (4), um ein Hauptausgangssignal (5) zu erhalten, das in der Lage ist, den dritten Signalpegel (5a) und den zweiten Signalpegel (5b) anzunehmen, wobei der Pegelumsetzer (1) folgende Merkmale aufweist: einen Latch (6a), der zwischen ein Kontrollpotential (8) und ein Potential (7), das dem dritten Signalpegel (5a) entspricht, gekoppelt ist und durch das Haupteingangssignal (2) dahin gehend steuerbar ist, einen Latch-Ausgang (6b) zwischen dem Kontrollpotential (8) und dem Potential (7), das dem dritten Signalpegel (5a) entspricht, zu schalten; und einen Inverter (9), der zwischen einen Anschluss (9a), an den in Abhängigkeit von dem Haupteingangssignal (2) der erste Signalpegel (2a) oder der zweite Signalpegel angelegt ist, und den Latch-Ausgang (6b) gekoppelt ist, wobei ein Signaleingang (9c) des Inverters (9) zu dem Kontrollpotential (8) gekoppelt ist und ein Signalausgang (9d) des Inverters (9) zu dem Hauptausgangsanschluss (4) gekoppelt ist.
  18. Pegelumsetzer (1) gemäß Anspruch 17, bei dem das Kontrollpotential (8) dem ersten Signalpegel (2a) entspricht.
  19. Pegelumsetzer (1) gemäß Anspruch 17 oder 18, der ferner folgendes Merkmal aufweist: einen Kondensator (23a), der in der Lage ist, anhand des Haupteingangssignals dahin gehend zu steuern, den Latch-Ausgang (6b) zwischen dem Kontrollpotential (8) und dem Potential (7), das dem dritten Signalpegel (5a) entspricht, zu schalten, wobei der Kondensator auf einer Seite mit dem Haupteingangssignal und auf der anderen Seite mit einem Eingang und dem Ausgang des Latch verbunden ist.
  20. Pegelumsetzer (1) gemäß einem der Ansprüche 17 bis 19, bei dem der Latch (6a) einen ersten Latch-Inverter (20a) und einen zweiten Latch-Inverter (20b), die in Reihe geschaltet sind, aufweist, wobei jeder Latch-Inverter folgende Merkmale aufweist: einen p-Kanal-Transistor (21a, 21b) und einen n-Kanal-Transistor (22a, 22b), die beide parallel zueinander geschaltet sind, wobei der p-Kanal-Transistor (21a, 21b) einen mit dem Kontrollpotential (8) verbundenen ersten Anschluss und einen mit einem ersten Anschluss des n-Kanal-Transistors verbundenen zweiten Anschluss aufweist, und wobei der zweite Anschluss des n-Kanal-Transistors mit dem Potential (7), das dem dritten Signalpegel (5a) entspricht, verbunden ist; und wobei die Steueranschlüsse des p- und des n-Kanal-Transistors des ersten Latch-Inverters verbunden sind, um einen Latch-Eingang (6c) des Latch (6a) zu bilden, die Steueranschlüsse des p- und des n-Kanal-Transistors des zweiten Latch-Inverters mit einem Ausgangsknoten des ersten Latch-Inverters verbunden sind, der zwischen dem zweiten Anschluss des p-Kanal-Transistors des ersten Latch-Inverters und dem ersten Anschluss des n-Kanal-Transistors des ersten Latch-Inverters gebildet ist, wobei ein Ausgangsknoten (26) des zweiten Latch-Inverters (20b), der zwischen dem zweiten Anschluss des p-Kanal-Transistors (21b) des zweiten Latch-Inverters und dem ersten Anschluss des n-Kanal-Transistors (22b) des zweiten Latch-Inverters gebildet ist, mit dem Latch-Ausgang (6b) verbunden ist.
  21. Pegelumsetzer (1) gemäß Anspruch 20, bei dem der Latch-Eingang (6c) und der Latch-Ausgang (6b) verbunden sind, um eine Rückkopplungsschleife (27a) zu bilden.
  22. Pegelumsetzer (1) gemäß einem der Ansprüche 17 bis 21, bei dem der Inverter (9) folgende Merkmale aufweist: einen p-Kanal-Transistor (30) und einen n-Kanal-Transistor (32), die beide parallel zueinander geschaltet sind, wobei der p-Kanal-Transistor einen ersten Anschluss, an den das Haupteingangssignal angelegt ist, und einen zweiten Anschluss aufweist, der mit einem ersten Anschluss des n-Kanal-Transistors verbunden ist, und wobei der zweite Anschluss des n-Kanal-Transistors mit dem Latch-Ausgang verbunden ist, wobei die Steueranschlüsse des p- und des n-Kanal-Transistors miteinander verbunden sind, um das Kontrollpotential (8) zu empfangen; wobei der Hauptausgangsanschluss durch einen Knoten zwischen dem zweiten Anschluss des p-Kanal-Transistors und dem ersten Anschluss des n-Kanal-Transistors, die miteinander gekoppelt sind, gebildet ist.
  23. Pegelumsetzer (1) gemäß einem der Ansprüche 17 bis 22, bei dem der Inverter (9) und der Latch (6a) lediglich durch Transistoren gebildet sind, die eine elektrische Festigkeit bis zu dem zweiten und dem dritten Signalpegel umfassen.
  24. Pegelumsetzer (1) gemäß Anspruch 22 oder 23, bei dem das Kontrollpotential (8) und eine Einschaltspannung der p- und n-Kanal-Transistoren angepasst sind, so dass zumindest der p- oder der n-Kanal-Transistor des Inverters (9) immer abgeschaltet ist, wobei der zumindest eine derselben in Abhängigkeit von dem Haupteingangssignal und einem Latch-Ausgangssignal an dem Latch-Ausgang (6b) abgeschaltet ist.
  25. Pegelumsetzer (1) gemäß einem der Ansprüche 17 bis 24, bei dem der Latch (6a) oder der Inverter (9) einen x- und einen y-Kanal-Feldeffekttransistor umfasst, der in einem x-dotierten Substrat eines ersten Dotierungstyps gebildet ist, wobei der x-Kanal-Feldeffekttransistor ein x-dotiertes Drain-Gebiet, ein x-dotiertes Source-Gebiet und einen Transistorkanal zwischen dem Source-Gebiet und dem Drain-Gebiet aufweist und in einem ersten y-Wannen-Gebiet des x-dotierten Substrats gebildet ist, und bei dem der y-Kanal-Feldeffekttransistor ein y-dotiertes Drain-Gebiet, ein y-dotiertes Source-Gebiet und einen Transistorkanal zwischen dem Source-Gebiet und dem Drain-Gebiet aufweist und in einem x-Wannen-Gebiet gebildet ist, das sich in dem ersten oder einem zweiten y-Wannen-Gebiet des x-dotierten Substrats befindet, wobei x entweder p oder n ist und y das jeweils Andere von p und n ist.
  26. Pegelumsetzer (1) zum Umsetzen eines ersten Signalpegels eines Haupteingangssignals, das in der Lage ist, den ersten und einen zweiten Signalpegel an einem Haupteingangsanschluss anzunehmen, zu einem dritten Signalpegel, und zum Umsetzen des zweiten Signalpegels zu einem vierten Signalpegel an einem Hauptausgangsanschluss, um ein Hauptausgangssignal zu erhalten, das in der Lage ist, den dritten Signalpegel und den vierten Signalpegel anzunehmen, wobei der Pegelumsetzer (1) folgende Merkmale aufweist: einen Latch (6a), der zwischen ein Kontrollpotential (8) und ein Potential (7), das dem dritten Signalpegel entspricht, gekoppelt ist und durch das Haupteingangssignal dahin gehend steuerbar ist, einen Latch-Ausgang zwischen dem Kontrollpotential (8) und dem Potential (7), das dem dritten Signalpegel entspricht, zu schalten; und einen Inverter (9), der zwischen einen Anschluss, an den in Abhängigkeit von dem Haupteingangssignal das Kontrollpotential (8) oder ein Potential (7), das dem vierten Signalpegel entspricht, angelegt ist, und den Latch-Ausgang gekoppelt ist, wobei ein Signaleingang des Inverters zu dem Kontrollpotential (8) gekoppelt ist und ein Signalausgang des Inverters (9) zu dem Hauptausgangsanschluss gekoppelt ist.
  27. Pegelumsetzer (1) gemäß Anspruch 26, bei dem das Kontrollpotential (8) dem ersten Signalpegel entspricht und/oder der zweite Signalpegel dem vierten Signalpegel entspricht.
  28. Pegelumsetzer (1) gemäß Anspruch 26 oder 27, der ferner folgendes Merkmal aufweist: einen zweiten Latch (6d), der zu dem Latch (6a) parallel geschaltet ist, der zwischen das Kontrollpotential (8) und das Potential, das dem vierten Signalpegel entspricht, gekoppelt ist und durch das Haupteingangssignal dahin gehend steuerbar ist, einen zweiten Latch-Ausgang zwischen dem Kontrollpotential (8) und dem Potential, das dem vierten Signalpegel entspricht, zu schalten.
  29. Pegelumsetzer (1) gemäß Anspruch 28, der ferner folgendes Merkmal aufweist: einen Kondensator (23a) für den ersten Latch (6a) und einen Kondensator (23b) für den zweiten Latch (6d), die in der Lage sind, mit dem Haupteingangssignal dahin gehend zu steuern, den Latch-Ausgang des ersten Latch zwischen dem Kontrollpotential (8) und dem Potential (7), das dem dritten Signalpegel entspricht, zu schalten, und den Latch-Ausgang des zweiten Latch zwischen dem Kontrollpotential (8) und dem Potential, das dem vierten Signalpegel entspricht, zu schalten, wobei jeder der Kondensatoren auf einer Seite mit dem Haupteingangsanschluss verbunden ist und auf der anderen Seite mit dem Eingang und dem Ausgang des zugehörigen ersten oder zweiten Latch verbunden ist.
  30. Pegelumsetzer (1) gemäß einem der Ansprüche 26 bis 29, bei dem der Latch (6a) einen ersten und einen zweiten Latch-Inverter (20a, 20b) umfasst, die in Reihe geschaltet sind, wobei jeder derselben folgende Merkmale aufweist: einen p-Kanal-Transistor (21a, 21b) und einen n-Kanal-Transistor (22a, 22b), die beide parallel zueinander geschaltet sind, wobei der p-Kanal-Transistor (21a, 21b) einen mit dem Kontrollpotential (8) verbundenen ersten Anschluss und einen mit einem ersten Anschluss des n-Kanal-Transistors verbundenen zweiten Anschluss aufweist, und wobei der zweite Anschluss des n-Kanal-Transistors mit dem Potential (7), das dem dritten Signalpegel (5a) entspricht, verbunden ist; und wobei die Steueranschlüsse des p- und des n-Kanal-Transistors des ersten Latch-Inverters verbunden sind, um einen Latch-Eingang (6c) des Latch (6a) zu bilden, die Steueranschlüsse des p- und des n-Kanal-Transistors des zweiten Latch-Inverters mit einem Ausgangsknoten des ersten Latch-Inverters verbunden sind, der zwischen dem zweiten Anschluss des p-Kanal-Transistors des ersten Latch-Inverters und dem ersten Anschluss des n-Kanal-Transistors des ersten Latch-Inverters gebildet ist, wobei ein Ausgangsknoten (26) des zweiten Latch-Inverters (20b), der zwischen dem zweiten Anschluss des p-Kanal-Transistors (21b) des zweiten Latch-Inverters und dem ersten Anschluss des n-Kanal-Transistors (22b) des zweiten Latch-Inverters gebildet ist, mit dem Ausgang des Latch verbunden ist.
  31. Pegelumsetzer (1) gemäß einem der Ansprüche 17 bis 30, bei dem ein zweiter Latch (6d) einen ersten und einen zweiten Latch-Inverter umfasst, die in Reihe geschaltet sind, wobei jeder derselben folgende Merkmale aufweist: einen p-Kanal-Transistor (21a, 21b) und einen n-Kanal-Transistor (22a, 22b), die beide parallel zueinander geschaltet sind, wobei der p-Kanal-Transistor einen ersten Anschluss, der mit dem Potential verbunden ist, das dem vierten Signalpegel entspricht, und einen zweiten Anschluss, der mit einem ersten Anschluss des n-Kanal-Transistors verbunden ist, aufweist; und wobei der zweite Anschluss des n-Kanal-Transistors mit dem Kontrollpotential (8) verbunden ist; und wobei die Steueranschlüsse des p- und des n-Kanal-Transistors des ersten Latch-Inverters verbunden sind, um einen ersten Latch-Eingang des zweiten Latch zu bilden, die Steueranschlüsse des p- und des n-Kanal-Transistors des zweiten Latch-Inverters mit einem Ausgangsknoten des ersten Latch-Inverters verbunden sind, der zwischen dem zweiten Anschluss des p-Kanal-Transistors des ersten Latch-Inverters und dem ersten Anschluss des n-Kanal-Transistors des ersten Latch-Inverters gebildet ist, wobei ein Ausgangsknoten des zweiten Latch-Inverters, der zwischen dem zweiten Anschluss des p-Kanal-Transistors des zweiten Latch-Inverters und dem ersten Anschluss des n-Kanal-Transistors des zweiten Latch-Inverters gebildet ist, mit dem Ausgang des zweiten Latch verbunden ist.
  32. Pegelumsetzer (1) gemäß einem der Ansprüche 26 bis 31, bei dem der Inverter (9) folgende Merkmale aufweist: einen p-Kanal-Transistor (30) und einen n-Kanal-Transistor (32), die beide parallel zueinander geschaltet sind, wobei der p-Kanal-Transistor einen ersten Anschluss, an den das Haupteingangssignal angelegt ist, und einen zweiten Anschluss aufweist, der mit einem ersten Anschluss des n-Kanal-Transistors verbunden ist, und wobei der zweite Anschluss des n-Kanal-Transistors mit dem Latch-Ausgang verbunden ist, wobei die Steueranschlüsse des p- und des n-Kanal-Transistors miteinander verbunden sind, um das Kontrollpotential (8) zu empfangen, wobei der Hauptausgangsanschluss mit einem Knoten zwischen dem zweiten Anschluss des p-Kanal-Transistors und dem ersten Anschluss des n-Kanal-Transistors, die miteinander gekoppelt sind, verbunden ist.
  33. Pegelumsetzer (1) gemäß Anspruch 32, bei dem der Inverter (9) ferner einen ersten Widerstand zwischen dem zweiten Anschluss des p-Kanal-Transistors und dem Knoten aufweist und einen zweiten Widerstand zwischen dem ersten Anschluss des n-Kanal-Transistors und dem Knoten aufweist, der mit dem Hauptausgangsanschluss verbunden ist.
  34. Pegelumsetzer (1) gemäß einem der Ansprüche 28 bis 33, bei dem der Latch und der zweite Latch ferner jeweils eine erste und eine zweite Diode (38a, 38b, 38c, 38d) aufweisen, die zu dem Latch-Eingang des ersten und des zweiten Latch parallel geschaltet sind, wobei eine Kathode der ersten Diode des Latch mit dem Kontrollpotential (8) verbunden ist und eine Anode der ersten Diode und eine Kathode der zweiten Diode des Latch mit dem Latch-Eingang des Latch verbunden sind, und eine Anode der zweiten Diode des Latch mit dem Potential, das dem dritten Signalpegel entspricht, verbunden ist, und wobei die Kathode der ersten Diode des zweiten Latch mit dem Potential, das dem zweiten Signalpegel entspricht, verbunden ist und die Anode der ersten Diode und die Kathode der zweiten Diode des zweiten Latch mit dem Latch-Eingang des zweiten Latch verbunden sind, und wobei die Anode der zweiten Diode des zweiten Latch mit dem Kontrollpotential (8) verbunden ist.
  35. Pegelumsetzer (1) gemäß Anspruch 26, bei dem der Latch (6a) oder der Inverter (9) einen x- und einen y-Kanal-Feldeffekttransistor umfasst, der in einem x-dotierten Substrat eines ersten Dotierungstyps gebildet ist, wobei der x-Kanal-Feldeffekttransistor ein x-dotiertes Drain-Gebiet, ein x-dotiertes Source-Gebiet und einen Transistorkanal zwischen dem Source-Gebiet und dem Drain-Gebiet aufweist und in einem ersten y-Wannen-Gebiet des x-dotierten Substrats gebildet ist, und bei dem der y-Kanal-Feldeffekttransistor ein y-dotiertes Drain-Gebiet, ein y-dotiertes Source-Gebiet und einen Transistorkanal zwischen dem Source-Gebiet und dem Drain-Gebiet aufweist und in einem x-Wannen-Gebiet gebildet ist, das sich in dem ersten oder einem zweiten y-Wannen-Gebiet des x-dotierten Substrats befindet, wobei x entweder p oder n ist und y das jeweils Andere von p und n ist.
  36. Pegelumsetzer, der folgende Merkmale aufweist: einen Kondensator, der eine erste Platte und eine zweite Platte aufweist; einen ersten Transistor mit einem Gate, das mit der zweiten Platte des Kondensators gekoppelt ist, einer ersten Source/Drain, die mit einem ersten Versorgungsspannungsknoten gekoppelt ist, und einer zweiten Source/Drain; einen zweiten Transistor mit einem Gate, das mit der zweiten Platte des Kondensators gekoppelt ist, einer ersten Source/Drain, die mit einem zweiten Versorgungsspannungsknoten gekoppelt ist, und einer zweiten Source/Drain, die mit der zweiten Source/Drain des ersten Transistors gekoppelt ist; einen dritten Transistor mit einem Gate, das mit der zweiten Source/Drain des zweiten Transistors gekoppelt ist, einer ersten Source/Drain, die mit dem ersten Versorgungsspannungsknoten gekoppelt ist, und einer zweiten Source/Drain; einen vierten Transistor mit einem Gate, das mit der zweiten Source/Drain des zweiten Transistors gekoppelt ist, einer ersten Source/Drain, die mit dem zweiten Versorgungsspannungsknoten gekoppelt ist, und einer zweiten Source/Drain, die mit der zweiten Source/Drain des dritten Transistors und mit dem Gate des ersten und des zweiten Transistors gekoppelt ist; einen fünften Transistor mit einem Gate, das mit dem ersten Versorgungsspannungsknoten gekoppelt ist, einer ersten Source/Drain, die mit der ersten Platte des Kondensators gekoppelt ist, und einer zweiten Source/Drain; und einen sechsten Transistor mit einem Gate, das mit dem ersten Versorgungsspannungsknoten gekoppelt ist, einer ersten Source/Drain, die mit der zweiten Source/Drain des dritten Transistors gekoppelt ist, und einer zweiten Source/Drain, die mit der zweiten Source/Drain des fünften Transistors gekoppelt ist.
  37. Pegelumsetzer gemäß Anspruch 36, bei dem: der erste, der dritte und der fünfte Transistor p-Kanal-Transistoren umfassen; der zweite, der vierte und der sechste Transistor n-Kanal-Transistoren umfassen; und der erste Versorgungsspannungsknoten eine erste Referenzspannung führt und der zweite Versorgungsspannungsknoten eine zweite Referenzspannung führt, die größer ist als die erste Referenzspannung.
  38. Pegelumsetzer gemäß Anspruch 36 oder 37, der ferner folgende Merkmale aufweist: einen zweiten Kondensator mit einer ersten Platte, die mit der ersten Platte des Kondensators gekoppelt ist, und einer zweiten Platte; einen siebten Transistor mit einem Gate, das mit der zweiten Platte des zweiten Kondensators gekoppelt ist, einer ersten Source/Drain, die mit dem ersten Versorgungsspannungsknoten gekoppelt ist, und einer zweiten Source/Drain; einen achten Transistor mit einem Gate, das mit der zweiten Platte des zweiten Kondensators gekoppelt ist, einer ersten Source/Drain, die mit einem dritten Versorgungsspannungsknoten gekoppelt ist, und einer zweiten Source/Drain, die mit der zweiten Source/Drain des siebten Transistors gekoppelt ist; einen neunten Transistor mit einem Gate, das mit der zweiten Source/Drain des siebten Transistors gekoppelt ist, einer ersten Source/Drain, die mit dem ersten Versorgungsspannungsknoten gekoppelt ist, und einer zweiten Source/Drain; einen zehnten Transistor mit einem Gate, das mit der zweiten Source/Drain des siebten Transistors gekoppelt ist, einer ersten Source/Drain, die mit dem dritten Versorgungsspannungsknoten gekoppelt ist, und einer zweiten Source/Drain, die mit der zweiten Source/Drain des siebten Transistors und mit dem Gate des siebten Transistors gekoppelt ist.
  39. Verfahren zum Bereitstellen eines Ausgangssignals an einem Schaltungsausgang, das zwischen einem ersten Ausgangssignalpegel und einem zweiten Ausgangssignalpegel umschaltbar ist, basierend auf einem Eingangssignal, das einen ersten Eingangssignalzustand und einen zweiten Eingangssignalzustand aufweist, wobei das Verfahren Folgendes umfasst: Bereitstellen (300) eines ersten Teilausgangssignals, wobei das erste Teilausgangsignal in Abhängigkeit von dem Zustand des Eingangssignals zwei unterschiedliche Signalpegel annimmt; Bereitstellen eines zweiten Teilausgangssignals unter Verwendung einer Treiberschaltung, wobei das zweite Teilausgangssignal in Abhängigkeit von dem Zustand des Eingangssignals zwei unterschiedliche Signalpegel annimmt, wobei das Bereitstellen des zweiten Teilausgangssignals ein Kapazitives Koppeln (310) des Eingangssignals zu der Treiberschaltung umfasst, um durch das kapazitive Koppeln eine Umschaltung zwischen den Signalpegeln des zweiten Teilausgangssignal ansprechend auf eine Veränderung des Zustands des Eingangssignals zu erreichen, und wobei das Bereitstellen des zweiten Teilausgangssignals ein aktives Stabilisieren eines Zustands des zweiten Teilausgangssignals bei konstantem Zustand des Eingangssignals umfasst; und Bereitstellen des Ausgangssignals in Abhängigkeit von dem ersten Teilausgangssignal und dem zweiten Teilausgangssignal, wobei das erste Teilausgangssignal zu dem Schaltungsausgang gekoppelt wird, wenn das erste Teilausgangssignal einen Signalpegel aufweist, der einem aktiven Zustand des ersten Teilausgangssignals entspricht, und wobei das zweite Teilausgangssignal zu dem Schaltungsausgang gekoppelt wird, wenn das zweite Teilausgangssignal einen Signalpegel aufweist, der einem aktiven Zustand des zweiten Teilausgangssignals entspricht.
DE200810052351 2007-10-19 2008-10-20 Pegelumsetzer Active DE102008052351B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/323,694 US7880527B2 (en) 2007-10-19 2008-11-26 Level converter
US13/011,665 US8138815B2 (en) 2007-10-19 2011-01-21 Level converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US87512007A 2007-10-19 2007-10-19
US11/875,120 2007-10-19

Publications (2)

Publication Number Publication Date
DE102008052351A1 DE102008052351A1 (de) 2009-04-23
DE102008052351B4 true DE102008052351B4 (de) 2013-06-06

Family

ID=40459205

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200810052351 Active DE102008052351B4 (de) 2007-10-19 2008-10-20 Pegelumsetzer

Country Status (1)

Country Link
DE (1) DE102008052351B4 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973508A (en) * 1997-05-21 1999-10-26 International Business Machines Corp. Voltage translation circuit for mixed voltage applications
US20050040852A1 (en) * 2003-08-22 2005-02-24 Idaho Research Foundation, Inc. Low voltage to extra high voltage level shifter and related methods
US20060125521A1 (en) * 2004-12-15 2006-06-15 Kim Yang K Level shifter and level shifting method
US20060164122A1 (en) * 2005-01-21 2006-07-27 Shin-Hung Yeh Level shifter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973508A (en) * 1997-05-21 1999-10-26 International Business Machines Corp. Voltage translation circuit for mixed voltage applications
US20050040852A1 (en) * 2003-08-22 2005-02-24 Idaho Research Foundation, Inc. Low voltage to extra high voltage level shifter and related methods
US20060125521A1 (en) * 2004-12-15 2006-06-15 Kim Yang K Level shifter and level shifting method
US20060164122A1 (en) * 2005-01-21 2006-07-27 Shin-Hung Yeh Level shifter

Also Published As

Publication number Publication date
DE102008052351A1 (de) 2009-04-23

Similar Documents

Publication Publication Date Title
DE4037206C2 (de) Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung
DE2111979A1 (de) Feldeffekt-Halbleitereinrichtung
DE102013106744B4 (de) Schaltungen zur Spannungsregelung und entsprechendes Verfahren
DE2752473A1 (de) Gegentakt-treiberschaltung
DE1246807B (de) Schaltungsanordnung zur Durchfuehrung der logischen Funktionen EXCLUSIV-ODER und EXCLUSIV-NICHTODER
DE102005058432A1 (de) Schaltungsanordnung zur Spannungsauswahl und Verfahren zum Betrieb einer Schaltungsanordnung zur Spannungsauswahl
WO2008071549A1 (de) Anordnung und verfahren zur ladungsintegration
DE112018003595T5 (de) Schaltbauelement zum schalten eines analogen elektrischen eingangssignals
EP0217065B1 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator
DE4334513C1 (de) CMOS-Schaltung mit erhöhter Spannungsfestigkeit
DE19622646B4 (de) Integrierte Halbleiterschaltungsvorrichtung
DE102018105448A1 (de) Eingabeschnittstelle für weiten Spannungsbereich
DE102019213961A1 (de) Substratvorspannungsgeneratorschaltungsstruktur im gesamten negativen und positiven Bereich
EP0582125B1 (de) Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last
DE102006007479B4 (de) Shunt-Regler
WO1989006048A1 (en) Integrated circuit with anti ''latch-up'' circuit obtained using complementary mos circuit technology
DE10301693B4 (de) MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang
DE102008052351B4 (de) Pegelumsetzer
DE102004019345B4 (de) Ausgangsstufenanordnung
DE102008016632A1 (de) Schaltsteuerung in DC-DC-Wandlern
EP1099308B1 (de) Treiberschaltung
DE3727948C2 (de)
DE2165160C2 (de) CMOS-Schaltung als exklusives ODER-Glied
DE4011937C2 (de)
DE69834321T2 (de) Halbleiterstruktur für Treiberschaltkreise mit Pegelverschiebung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130907

R082 Change of representative