DE102008009220A1 - Verfahren zum Herstellen einer Leiterplatte - Google Patents

Verfahren zum Herstellen einer Leiterplatte Download PDF

Info

Publication number
DE102008009220A1
DE102008009220A1 DE102008009220A DE102008009220A DE102008009220A1 DE 102008009220 A1 DE102008009220 A1 DE 102008009220A1 DE 102008009220 A DE102008009220 A DE 102008009220A DE 102008009220 A DE102008009220 A DE 102008009220A DE 102008009220 A1 DE102008009220 A1 DE 102008009220A1
Authority
DE
Germany
Prior art keywords
electronic component
film
conductive
electronic
conductive foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008009220A
Other languages
English (en)
Inventor
Jan Dr. Kostelnik
Frank Ebling
Ulrich Schaaf
Andreas Kugler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Wuerth Elektronik GmbH and Co KG
Original Assignee
Robert Bosch GmbH
Wuerth Elektronik Rot am See GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH, Wuerth Elektronik Rot am See GmbH and Co KG filed Critical Robert Bosch GmbH
Priority to DE102008009220A priority Critical patent/DE102008009220A1/de
Priority to PCT/EP2009/000727 priority patent/WO2009098033A1/de
Publication of DE102008009220A1 publication Critical patent/DE102008009220A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Die Erfindung schlägt ein Verfahren zum Herstellen einer elektronischen Baugruppe vor. Ausgangspunkt ist eine metallisch leitende Folie, die mindestens einseitig nicht beschichtet ist. Auf dieser Folie werden elektronische Bauteile mit ihrer aktiven Seite der Folie zugewandt befestigt, insbesondere verklebt. Die Verklebung gschieht dadurch, dass nur an den Stellen, wo die elektronischen Bauteile befestigt werden sollen, Klebstoff aufgebracht wird. Der Klebstoff kann entweder auf die Folie oder auf die elektronischen Bauteile aufgebracht werden. Die Bauteile werden dann gegen die Folie angedrückt und verklebt. Anschließend wird die Folie mit den verklebten Bauteilen auf der Seite der Bauteile mit einem Leiterplattenträger laminiert. Erst dann wird auf der gegenüberliegenden Seite eine Leiterbahnenstruktur hergestellt, und die Anschlüsse der elektronischen Bauteile werden durch die leitende Folie hindurch kontaktiert. Auf die strukturierte leitende Folie können weitere Ebenen zur Kontaktierung aufgebracht werden.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer elektronischen Baugruppe mit mindestens einem elektronischen Bauelement, das innerhalb der elektronischen Baugruppe kontaktiert ist.
  • Eine bekannte elektronische Baugruppe wird so hergestellt, dass die elektronischen Bauelemente mit ihren passiven Seiten auf eine Trägerplatte geklebt werden. Anschließend wird der Raum zwischen ihnen und oberhalb ihrer aktiven Seite mit einem Füllmaterial laminiert, in das dann Löcher zur Herstellung einer Verbindung mit den Anschlüssen eingebracht werden ( US 6972964 ).
  • Der Erfindung liegt die Aufgabe zu Grunde, eine Möglichkeit zur einfachen und kostengünstigen Herstellung von elektronischen Baugruppen zu schaffen, die eine große Packungsdichte ermöglichen.
  • Zur Lösung dieser Aufgabe schlägt die Erfindung ein Verfahren mit den im Anspruch 1 genannten Merkmalen vor. Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Das Verfahren verwendet als Ausgangspunkt eine leitfähige Folie, die unbeschichtet ist. An dieser Folie werden dann die mehreren oder das mindestens eine elektronische Bauelement befestigt. Auf der Seite, an der die elektronischen Bauelemente angebracht sind, wird die leitfähige Folie mit einem Leiterplattenträger laminiert. Die Trägerfolie kann aus Metall, Keramik oder Polymer bestehen. An der den Ausgangspunkt bildenden leitfähigen Folie wird eine Strukturierung zur Herstellung von einzelnen Leiterbahnen durchgeführt. Anschließend oder gleichzeitig werden dann die dieser leitfähigen Folie zugewandten Anschlüsse des elektronischen Bauelements kontaktiert. Die Kontaktierung kann so erfolgen, dass an den den Anschlüssen der elektronischen Bauelemente entsprechenden Stellen Bohrungen mithilfe von Lasern durchgeführt werden. Die gebohrten Löcher können dann metallisiert werden, wodurch dann die leitende Verbindung zwischen Leiterbahnen und Anschlüssen der Bauelemente hergestellt werden.
  • Aufgrund der Verwendung einer einfachen leitfähigen unbeschichteten Folie lässt sich das Verfahren beispielsweise in Weiterbildung im so genannten Reel-to-Reel-Verfahren durchführen.
  • Die Befestigung des mindestens einen beziehungsweise der mehreren elektronischen Bauelemente an der leitfähigen Folie kann in Weiterbildung dadurch geschehen, dass die Bauelemente mit der Folie verklebt werden. Der Klebstoff kann beispielsweise ein Klebstoff sein, der unter Wärmeanwendung aushärtet.
  • Der Klebstoff kann beispielsweise auf die leitfähige Folie durch Dosieren oder Stempeln aufgebracht werden, und zwar genau an den Stellen, an denen später die elektronischen Bauelemente angebracht werden sollen. Mithilfe bekannter Verfahren lässt sich der Klebstoff sowohl genau dosieren als auch an genau der richtigen Stelle aufbringen.
  • Eine andere von der Erfindung ebenfalls vorgeschlagene Möglichkeit besteht darin, den Klebstoff auf die elektronischen Bauelemente aufzubringen, wozu ebenfalls bekannte Verfahren verwendet werden können.
  • Die Bauelemente werden dann unter der Zwischenlage des Klebstoffs auf die Folie angedrückt. Durch Anwendung von Wärme, beispielsweise Heißluft, Ofenprozess oder dergleichen kann der Klebstoff dann ausgehärtet werden.
  • Ebenfalls möglich ist es, dass die Befestigung allein durch Druck erfolgt.
  • Der Klebstoff, der nur dort vorhanden ist, wo auch die elektronischen Bauelemente sind, bildet neben der Befestigung auch ein Dielektrikum. Zur Sicherstellung einer geeigneten Dicke der Dielektrikumsschicht können Abstandselemente zwischen der Leitfähigen Folie und den elektronischen Bauelementen vorgesehen werden, insbesondere Abstandselemente, die in dem Klebstoff enthalten sind. Auf diese Weise ist es auch möglich, verschiedene Dielektrika-Dicken einzustellen.
  • In Weiterbildung der Erfindung kann vorgesehen sein, dass nach dem Befestigen der elektronischen Bauelemente an der leitfähigen Folie diese von einem Polymermaterial umhüllt werden, das die elektronischen Bauelemente bis auf die leitfähige Folie umgibt. Insbesondere kann dabei Material verwendet werden, das mit der leitfähigen Folie eine Verbindung in Form einer Befestigung eingeht. Dadurch wird eine mechanisch wirksame zusätzliche Sicherung der elektronischen Bauelemente an der Leiterfolie erreicht.
  • Es kann dabei vorgesehen sein, dass die Umhüllung nur jeweils ein elektronisches Bauelement umgibt, oder auch mehrere Bauelemente, oder auch alle elektronischen Bauelemente einer Bauteilgruppe.
  • Die Umhüllung kann auch dazu verwendet werden, dreidimensionale Strukturen zu erstellen, insbesondere dann, wenn eine solche Kombination aus Umhüllung und leiffähiger Folie zu weiteren Baugruppen zusammengesetzt werden soll.
  • In Weiterbildung der Erfindung kann vorgesehen sein, dass die leiffähige Folie mit Markierungen versehen wird, die eine Justierung ermöglichen oder bewirken sollen. Diese Justagemarkierungen können beispielsweise durch Ätzen, Stanzen, Bohren oder dergleichen hergestellt werden. Sie können insbesondere dazu dienen, die Einrichtungen gegenüber den Stellen zu positionieren, an denen die Bauelemente angebracht werden sollen und an denen daher der Kleber aufgebracht werden soll.
  • Die Justagemarkierungen können auch dazu verwendet werden, nach dem Aufbringen der Bauelemente und des Füllmaterials die elektronischen Baugruppen aus dem Folienband zuzuschneiden.
  • Erfindungsgemäß kann mit der leitfähigen Folie und/oder den daran befestigten Bauelementen auch ein mechanisches Teil, beispielsweise ein Kühlkörper, verbunden und befestigt werden. Insbesondere kann vorgesehen sein, dass auch solche mechanischen Teile in der Umhüllung untergebracht sind.
  • Erfindungsgemäß kann in Weiterbildung vorgesehen sein, dass die Verdrahtung der elektronischen Bauelemente durch eine stromlose Metallabscheidung hergestellt wird.
  • In nochmaliger Weiterbildung der Erfindung kann vorgesehen sein, dass mit dem Leiterplattenträger eine weitere metallische Schicht verbunden wird, die zur Wärmeabfuhr dienen kann. Es kann ebenfalls vorgesehen sein, dass zwischen den elektronischen Bauelementen und dieser metallischen Schicht Kühlkanäle oder Wärmeleiter untergebracht werden, die durch die Umhüllung hindurch gehen. Auch sie können dazu dienen, die in den elektronischen Bauteilen entstehende Wärme von den Bauteilen wegzuführen. Dadurch lässt sich die Packungsdichte weiter verbessern.
  • Erfindungsgemäß kann in Weiterbildung vorgesehen sein, mehrere mit elektronischen Bauteilen, gegebenenfalls einer Umhüllung und einem Leiterplattenträger versehene Folien zu einem Mehrlagenaufbau zusammenzufassen. Insbesondere kann dabei vorgesehen sein, dass zwischen zwei Leiterplattenträgern die erwähnte metallische Schicht zur Wärmeableitung angeordnet wird.
  • Die Erfindung schlägt ebenfalls eine elektronische Baugruppe vor, die durch ein Verfahren herstellbar ist, wie es hierin im Einzelnen beschrieben wurde und wird.
  • Weitere Merkmale, Einzelheiten und Vorzüge der Erfindung ergeben sich aus den Ansprüchen und der Zusammenfassung, deren beider Wortlaut durch Bezugnahme zum Inhalt der Beschreibung gemacht wird, der folgenden Beschreibung bevorzugter Ausführungsformen der Erfindung sowie anhand der Zeichnung. Hierbei zeigen:
  • 1 schematisch die Seitenansicht einer leitenden Folie als Ausgangsmaterial für das Verfahren;
  • 2 den gleichen Abschnitt der Folie mit aufgebrachten Klebstoffpunkten;
  • 3 die gleiche Ansicht mit zwei mithilfe der Klebstoffpunkte verklebten elektronischen Bauteilen;
  • 4 den Zustand der Herstellung nach dem Aufbringen einer Umhüllung;
  • 5 den Zustand nach dem Zuschneiden einer elektronischen Baugruppe;
  • 6 eine schematische Darstellung nach Herstellung der Strukturierung der leitfähigen Folie;
  • 7 den Zustand nach Herstellung der Kontaktierung;
  • 8 den Endzustand einer nach dem Verfahren hergestellten Mehrlagenleiterplatte;
  • 9 die schematische Seitenansicht eines Ausgangsmaterials nach einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens;
  • 10 den Zustand nach einem weiteren Verfahrensschritt;
  • 11 den Zustand nach einem weiteren Verfahrensschritt der zweiten Ausführungsform;
  • 12 einen weiteren Verfahrensschritt;
  • 13 das Abziehen der Trägerfolie;
  • 14 eine der 13 entsprechende Darstellung bei einer Abwandlung;
  • 15 eine Ausgangssituation bei einer nochmals weiteren Ausführungsform;
  • 16 den der 14 entsprechenden Zustand der Ausführungsform nach 15;
  • 17 eine der 15 entsprechende Darstellung eines Zwischenzustands eines Verfahrens nach einer weiteren Ausführungsform;
  • 18 einen zweiten Zustand des Verfahrens;
  • 19 das Ergebnis der Befestigung des elektronischen Bauteils an der leitfähigen Folie.
  • 1 zeigt stark vereinfacht einen Ausschnitt aus einer von einer Rolle abgewickelten leitfähigen Folie 1. Diese Folie 1 hat an bestimmten genau definierten Stellen Justagemarkierungen 2, beispielsweise in Form von durch die Folie 1 hindurchgehende Löchern. Die Folie 1 ist auf beiden Seiten unbeschichtet. Es handelt sich beispielsweise um eine Kupferfolie.
  • Auf der Folie 1 wird auf der in den 1 bis 4 oberen Seite 3 an bestimmten Stellen, die in ihrer Position gegenüber den Justagemarkierungen 2 festgelegt sind, Klebstoff aufgebracht. Das Aufbringen kann durch Drucken, Spritzen, Tropfen oder dergleichen geschehen. In dem Klebstoff sind einzelne Abstandselemente 5, beispielsweise Glaskugeln einer bestimmten Größe, eingemischt. Mit der Größe der Spacer ist es möglich, verschiedene Dicken des Dielektrikums einzustellen.
  • In einem weiteren Verfahrensschritt werden nun elektronische Bauelemente 6 mithilfe von geeigneten Einrichtungen auf die Stellen aufgesetzt, an denen vorher die Klebstoffpunkte 5 angebracht waren. Diese elektronischen Bauteile 6 werden angedrückt, so dass die Klebstoffpunkte 5 verquetscht werden und die gesamte aktive Fläche der elekt ronischen Bauelemente 6 abdecken und gegenüber der Folie 1 verkleben. Dieser Zustand ist in 3 dargestellt. Je nach Art des verwendeten Klebstoffs können weitere Maßnahmen ergriffen werden, um das Aushärten des Klebstoffs zu beschleunigen, beispielsweise eine zusätzliche oder ausschließliche UV-Härtung.
  • Anschließend kann in einem weiteren Verfahrensschritt, der nicht unbedingt erforderlich ist, um die elektronischen Bauelemente 6 herum eine Umhüllung 7 aus einer Polymermasse aufgebracht werden, die in dem dargestellten Beispiel alle elektronischen Bauelemente in einer gemeinsamen Umhüllung 7 umhüllt. Die Umhüllung 7 reicht außerhalb der elektronischen Bauelemente 6 bis zu der in den 1 bis 4 oberen Seite 3 der Folie 1. Auch zur Dimensionierung und Anordnung der Umhüllung 7 aus der Polyestermasse gegenüber den elektronischen Bauelementen 6 können die Justagemarkierungen 2 dienen. Da die Umhüllung 7 Bauelemente 6 umhüllt und bis zur Folie 1 reicht, gegebenenfalls auch mit der Folie 1 eine Art Verklebung eingeht, ist dadurch ein mechanisch stabiler Block gebildet.
  • Anschließend an den Verfahrensschritt, dessen Ergebnis in 4 dargestellt wurde, kann nun die elektronische Baugruppe zugeschnitten werden, das heißt aus der Folie 1 herausgeschnitten werden. Nun wird das Ergebnis des bisherigen Verfahrens umgedreht, so dass jetzt die freie Seite 8 der Folie 1 nach oben zu liegen kommt. In einem weiteren Schritt wird die mit der Umhüllung 7 versehene Folie 1 mit einem Leiterplattenträger 9 laminiert, der auf der Seite der Folie 1 zu liegen kommt, auf der auch die elektronischen Bauteile 6 angeordnet sind. 6 zeigt das Ergebnis in einem Beispiel, bei dem eine Umhüllung 7 nicht vorhanden ist.
  • In einem weiteren Schritt wird nun die Folie 1 auf ihrer freien Seite 8 strukturiert, so dass jetzt Leiterbahnen erzeugt sind. In diesem Schritt oder anschließend werden dann Löcher 10 gebohrt, die von der freien Seite der Folie 1 zu den Anschlüssen der elektronischen Bauelemente 6 führen. Dies ist ebenfalls in 6 dargestellt.
  • Die zu den Anschlüssen der Bauelemente 6 führenden Löcher 10 werden nun in einem weiteren Schritt metallisiert, so dass jetzt die Anschlüsse durch die ausgefüllten Löcher mit den Leiterbahnen verbunden sind. Dies ist in 7 dargestellt. 7 zeigt also eine schon vollständige elektronische Baugruppe.
  • Diese elektronische Baugruppe kann aber weiterverarbeitet und weiter ausgestaltet werden. 8 zeigt eine solche weitere Ausgestaltung einer elektronischen Baugruppe, wobei praktisch zwei Baugruppen, wie in 7 dargestellt, Rücken an Rücken miteinander verbunden werden unter Zwischenlage einer metallischen Schicht 12, die zwischen den beiden Leiterplattenträgern 9 angeordnet ist. Diese metallische Schicht 12 dient beispielsweise zur Wärmeabfuhr der in den elektronischen Bauteilen 6 erzeugten Wärme.
  • Die beiden hier zusammengefassten Baugruppen unterscheiden sich von der einfachen Baugruppe der 7 noch darin, dass auf die in 7 noch obere metallische Schicht 1 unter Zwischenlage einer Isolierungsschicht 13 eine weitere metallische leitende Schicht 14 aufgebracht ist, die durch Öffnungen in der Isolierungsschicht 13 wiederum Kontakte mit Leiterbahnen der ursprünglich oberen leitenden Schicht 1 herstellt.
  • Von der nicht aktiven Seite der elektronischen Bauteile 6 führen metallisierte Kühlkanäle 15 durch den Leiterplattenträger 9 hindurch zu der mittleren Kühlschicht 12, so dass die Wärme hier abgeleitet werden kann.
  • In 8 ist als Beispiel gezeigt, dass die obere der beiden Lagen elektronische Bauelemente 6 ohne eine Umhüllung aufweist, während die untere umgedrehte Anordnung eine Umhüllung 7 enthält.
  • In den 9 bis 13 wird eine weitere Ausführungsform des von der Erfindung vorgeschlagenen Verfahrens dargestellt. Die 9 bis 13 zeigen Zustände bei der Durchführung des Verfahrens, die etwa den 1 bis 7 entsprechen.
  • Während in 1 eine beidseits unbeschichtete Folie 1 als Ausgangsmaterial verwendet wird, verwendet die in den 9 bis 13 dargestellte Ausführungsform als Ausgangsmaterial eine Folie 21, die an einer Trägerfolie 22 angebracht ist. Die Trägerfolie 22 kann aus Metall, aus Keramik oder auch aus Polymer bestehen. Die leitende Folie 21 besteht beispielsweise aus Kupfer. In einem ersten Verfahrensschritt wird die leitende Folie 21 in der Weise strukturiert, dass Anschlusspads 23 auf der Trägerfolie 22 ausgebildet werden, die den Anschlussstellen der zu befestigenden elektronischen Bauteile entsprechen.
  • Ein solches elektronisches Bauteil 6 ist in 11 dargestellt. Dieses elektronische Bauteil 6 wird nun mit seinen Anschlussstellen 24 mit den Anschlusspads 23 verbunden. Dies kann beispielsweise in der gleichen Weise wie bei der ersten Ausführungsform dadurch geschehen, dass auf die Anschlusspads 23 oder die diesen zugewandten Seiten der Anschlussstellen 24 des elektronischen Bauteils 6 Klebstoff aufgebracht wird, oder aber auch Lot. Bei dem Klebstoff handelt es sich um einen leitfähigen Klebstoff. Dadurch wird eine Klebschicht 25 gebildet, die zwischen den Anschlusspads 23 und den Anschlussstellen 24 des elektronischen Bauelements 6 vorhanden ist. Falls es sich bei dieser Schicht 25 um eine Lotschicht handelt, wird die Befestigung in der üblichen Weise durch Wärmezufuhr durchgeführt. Das gleiche gilt auch für einen durch Wärme aushärtenden Klebstoff. Auf diese Weise wird das elektro nische Bauelement 6 mit seinen Anschlussstellen 24 der leitenden Folie 21 zugewandt mit dieser direkt verbunden.
  • Anschließend kann das elektronische Bauelement 6 mit einer Umhüllung 7, wiederum aus Polymermasse, umgeben werden, die das gesamte elektronische Bauteil 6 einschließlich der Anschlusspads 23 umgibt und bis zu der Trägerfolie 22 reicht. Das Ergebnis ist in 12 dargestellt.
  • Anschließend kann die Trägerfolie 22 abgetrennt werden, was in 13 angedeutet ist. Die weitere Behandlung der Umhüllung 7 oder einer Laminierung und des darin enthaltenen elektronischen Bauelements 6 geschieht in der bei Leiterplatten üblichen Weise.
  • 13 zeigt das Ablösen der Trägerschicht 22. Anstelle des Ablösens der Trägerschicht 22 ist es auch möglich, die Trägerschicht 22 nicht abzulösen, sondern weiter zu strukturieren, beispielsweise durch Ätzen, durch Abtragen oder dergleichen. Dies ist in 14 dargestellt.
  • Während bei der in 9 als Ausgangsmaterial dargestellten Folie davon ausgegangen wird, dass es sich um eine auf einer Trägerfolie 22 angebrachte leitende Folie 21 handelt, wobei die leitende Folie 21 sehr dünn ist, zeigt 15 eine Möglichkeit, als Ausgangsfolie eine dickere Folie 31 zu verwenden, die dann ähnlich wie in 10 auf ihrer den elektronischen Bauteilen zugewandten Seite zunächst strukturiert wird, um dadurch Anschlusspads 23 zu bilden. Links in 15 ist der Ausgangszustand dieser dickeren Folie 31 dargestellt, während rechts in 15 das Ergebnis der Strukturierung dargestellt ist.
  • Auf die so hergestellte strukturierte Folie wird dann das elektronische Bauelement 6 in der gleichen Weise aufgesetzt, verbunden und befestigt, wie dies in 11 dargestellt wurde. Auch hier kann nach dem Befestigen des elektronischen Bauteils 6 und der Umhüllung 7 eine Struk turierung der jetzt freiliegenden in 9 bis 16 unteren Seite der leitenden Folie 31 erfolgen.
  • Die elektronischen Baugruppen, wie sie in 13, 14 und 16 dargestellt sind, können dann in der gleichen Weise zu Mehrlagenbaugruppen zusammengefasst werden, wie dies bei der ersten Ausführungsform beschrieben wurde.
  • Die 17 bis 19 zeigen eine weitere Ausführungsform des von der Erfindung vorgeschlagenen Verfahrens. Ausgangspunkt ist eine harzbeschichtete leitende Folie, die in 17 dargestellt ist. Diese harzbeschichtete Folie enthält eine leitende Schicht 41, beispielsweise aus Kupfer. Mit dieser verbunden ist eine Harzschicht 42, in die von der Oberseite her Löcher 43 eingebracht werden. 17 zeigt in der linken Hälfte die noch unbehandelte Folie, während in der rechten Hälfte die Löcher 43 schon hergestellt wurden.
  • Mit dieser leitfähigen Folie 41 wird ein elektronisches Bauelement 6 verbunden, das als Anschlussstellen so genannte Bumps aufweist. Die Anordnung dieser Bumps 45 entspricht der Anordnung der Löcher 43. Das elektronische Bauelement 6 wird mit seinen Bumps 45 in die Öffnungen 43 der Folie eingepresst und erwärmt. Dadurch entsteht eine Verbindung der Bumps 45 mit der leitfähigen Folie 41. Der Kontakt kann durch das Verpressen selbst hergestellt werden.
  • Es ist ebenfalls möglich, die Bumps zu umschmelzen, oder aber auch die leitfähige Folie 41 mit Löchern zu versehen, in die die Spitzen der Bumps 45 eingreifen. Dann kann eine Verlötung erfolgen.
  • Das in 19 dargestellte Ergebnis der Verbindung zwischen dem elektronischen Bauelement 6 und der leitenden Folie 41 kann dann in der bei den vorhergehenden Ausführungsformen beschriebenen Weise wei terverarbeitet werden.
  • Das von der Erfindung vorgeschlagene Verfahren ermöglicht es, auf elektronischen Schaltungsträgern eine erheblich gesteigerte Flächennutzung zu verwirklichen. Es können zusätzliche Lagen mit auf engstem Raum bestückten Bauelementen hergestellt werden, sowohl aktiven als auch passiven Bauelementen. Die passiven und aktiven elektronischen Bauelemente können kostengünstig verkapselt werden, wodurch eine hohe Zuverlässigkeit erreicht wird. Es werden risikoreiche Mischtechniken, nämlich Löten, Kleben und Drahtbonden in der Fertigung vermieden. Durch eine planare Ausgangsstruktur lassen sich reproduzierbare HF-Übergänge verwirklichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 6972964 [0002]

Claims (38)

  1. Verfahren zum Herstellen einer elektronischen Baugruppe mit mindestens einem elektronischen Bauelement (6), mit folgenden Verfahrensschritten: 1.1 als Ausgangsmaterial wird eine leitfähige Folie (1) verwendet, 1.2 auf der leitfähigen Folie (1) wird das mindestens eine elektronische Bauelement (6) mit seiner aktiven Seite der Folie (1) zugewandt befestigt, 1.3 die leitfähige Folie (1) wird mit dem daran befestigten mindestens einen elektronischen Bauelement (6) mit einem Leiterplattenträger (9) auf der Seite des mindestens einen elektronischen Bauelements (6) laminiert, 1.4 die leitfähige Folie (1) wird zur Bildung einer Leiterbahnenstruktur strukturiert, 1.5 die Anschlüsse des mindestens einen elektronischen Bauelements (6) werden ankontaktiert.
  2. Verfahren nach Anspruch 1, bei dem die leitfähige Folie (1) von der dem Leiterplattenträger (9) abgewandten Seite her zur Bildung der Leiterbahnenstruktur strukturiert wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die Anschlüsse des mindestens einen elektronischen Bauelements (6) von der strukturierten Seite (8) der leitfähigen Folie (1) her ankontaktiert werden.
  4. Verfahren nach Anspruch 1, durchgeführt im Reel-to-Reel Verfahren.
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das mindestens eine elektronische Bauelement (6) auf der elekt risch leitenden Folie (1) lokal verklebt wird.
  6. Verfahren nach Anspruch 5, bei dem Klebstoff auf die leitende Folie (1) an den für das mindestens eine elektronische Bauelement (6) vorgesehenen Stellen aufgebracht wird.
  7. Verfahren nach Anspruch 5 oder 6, bei dem der Klebstoff auf die aktive Seite des elektronischen Bauelements (6) aufgebracht wird.
  8. Verfahren nach einem der Ansprüche 5 bis 7, bei dem Abstandselemente (5) zwischen der leitfähigen Folie (1) und dem mindestens einen elektronischen Bauelement (6) vorgesehen werden.
  9. Verfahren nach Anspruch 8, bei dem die Abstandselemente (5) dem Kleber beigefügt werden.
  10. Verfahren nach Anspruch 9, bei dem durch Auswahl unterschiedlich großer Abstandselemente (5) verschiedene Dicken des Dielektrikums hergestellt werden.
  11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die als Ausgangsmaterial verwendete leitende Folie eine durch eine Trägerfolie verstärkte Folie ist.
  12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die leitende Folie vor dem Befestigen des elektronischen Bauelements (6) zur Bildung von Anschlusspads (23) für die Anschlüsse des elektronischen Bauelements (6) strukturiert wird.
  13. Verfahren nach Anspruch 12, bei dem das elektronische Bauelement (6) mit seinen Anschlüssen mit den Anschlusspads (23) der leitenden Folie verbunden wird.
  14. Verfahren nach Anspruch 12 oder 13, bei dem das elektronische Bauelement (6) mit einem leitenden Klebstoff befestigt wird.
  15. Verfahren nach einem der Ansprüche 12 bis 14, bei dem das elektronische Bauelement (6) mit Lot befestigt wird.
  16. Verfahren nach einem der Ansprüche 11 bis 15, bei dem nach der Befestigung des elektronischen Bauelements (6) die Trägerfolie abgezogen wird.
  17. Verfahren nach einem der Ansprüche 10 bis 14, bei dem nach der Befestigung des mindestens einen elektronischen Bauelements (6) die Trägerfolie strukturiert wird.
  18. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die leitende Folie nach der Befestigung des mindestens einen elektronischen Bauelements (6) strukturiert wird.
  19. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die auf der leitfähigen Folie (1) befestigten elektronischen Bauelemente (6) mit einem Füllmaterial umhüllt werden.
  20. Verfahren nach Anspruch 19, bei dem mehrere elektronische Bauelemente (6) gemeinsam umhüllt werden.
  21. Verfahren nach Anspruch 19 oder 20, bei dem die Umhüllung (7) zur Bildung dreidimensionaler Strukturen ausgebildet wird.
  22. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die leitfähige Folie (1) vor dem Befestigen der Bauelemente (6) mit Justagemarkierungen (2) versehen wird.
  23. Verfahren nach einem der vorhergehenden Ansprüche, beidem die elektronische Baugruppe vor und/oder nach dem Auflaminieren auf den Leiterplattenträger (9) zugeschnitten wird.
  24. Verfahren nach einem der vorhergehenden Ansprüche, bei dem Kühlkörper mit der leitfähigen Folie (1) und/oder mindestens einem elektronischen Bauelement (6) verbunden werden.
  25. Verfahren nach einem der vorhergehenden Ansprüche, bei dem mechanische Elemente mit eingebaut werden, die vorzugsweise in einer gemeinsamen Umhüllung (7) angeordnet werden.
  26. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Verdrahtung der elektronischen Bauelemente (6) durch stromlose Metallabscheidung erzeugt wird.
  27. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Leiterplattenträger (9) mit einer metallischen Schicht (12) verbunden wird.
  28. Verfahren nach Anspruch 27, bei dem zwischen den elektronischen Bauteilen (6) und/oder einem Kühlkörper und der metallischen Schicht (12) Kühlkanäle (15) ausgebildet werden.
  29. Verfahren nach einem der vorhergehenden Ansprüche, bei dem mehrere mit jeweils mindestens einem elektronischen Bauelement (6) versehene leitende Folien (1, 14) zu einem Mehrlagenaufbau zusammengefasst werden.
  30. Verfahren nach Anspruch 29, bei dem der Mehrlagenaufbau zwei Leiterplattenträger (9) aufweist.
  31. Verfahren nach Anspruch 30, bei dem zwischen den beiden Leiterplattenträgern (9) eine metallische Kühlschicht (12) angeordnet ist.
  32. Verfahren nach einem der vorhergehenden Ansprüche, bei dem als Ausgangsmaterial eine harzbeschichtete Kupferfolie verwendet wird, durch deren Harzschicht Löcher gebohrt werden, durch die das mindestens eine elektronische Bauelement (6) mit Bumps (45) an der darunter liegenden leitenden Schicht befestigt wird.
  33. Verfahren nach Anspruch 32, bei dem das elektronische Bauelement (6) in die gebildeten Öffnungen unter Temperatureinfluss eingepresst wird.
  34. Verfahren nach Anspruch 32 oder 33, bei dem der elektrische Kontakt durch das Verpressen hergestellt wird.
  35. Verfahren nach Anspruch 32 oder 33, bei dem die Bumps (45) umschmolzen werden.
  36. Verfahren nach einem der Ansprüche 32 bis 35, bei dem die Kupferfolie in Verlängerung der Löcher der Harzschicht mit Löchern versehen wird, in die die Bumps (45) eingesteckt und verlötet werden.
  37. Elektronische Baugruppe, enthaltend 37.1 einen Leiterplattenträger (9), 37.2 mindestens ein darin eingebettetes elektronisches Bauelement (6), sowie 37.3 eine Verdrahtungsstruktur, die 37.4 mit der aktiven Seite des elektronischen Bauelements (6) lokal verklebt ist.
  38. Elektronische Baugruppe, insbesondere nach Anspruch 37, herstellbar durch ein Verfahren nach einem der Ansprüche 1 bis 36.
DE102008009220A 2008-02-06 2008-02-06 Verfahren zum Herstellen einer Leiterplatte Withdrawn DE102008009220A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008009220A DE102008009220A1 (de) 2008-02-06 2008-02-06 Verfahren zum Herstellen einer Leiterplatte
PCT/EP2009/000727 WO2009098033A1 (de) 2008-02-06 2009-02-04 Verfahren zum herstellen einer leiterplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008009220A DE102008009220A1 (de) 2008-02-06 2008-02-06 Verfahren zum Herstellen einer Leiterplatte

Publications (1)

Publication Number Publication Date
DE102008009220A1 true DE102008009220A1 (de) 2009-08-13

Family

ID=40671186

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008009220A Withdrawn DE102008009220A1 (de) 2008-02-06 2008-02-06 Verfahren zum Herstellen einer Leiterplatte

Country Status (2)

Country Link
DE (1) DE102008009220A1 (de)
WO (1) WO2009098033A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009058764A1 (de) * 2009-12-15 2011-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
DE102010014579A1 (de) 2010-04-09 2011-10-13 Würth Elektronik Rot am See GmbH & Co. KG Verfahren zum Herstellen einer elektronischen Baugruppe
WO2013098067A1 (de) * 2011-12-27 2013-07-04 Robert Bosch Gmbh Kontaktsystem mit einem verbindungsmittel und verfahren
WO2013174418A1 (de) 2012-05-22 2013-11-28 Würth Elektronik GmbH & Co. KG Verfahren zum herstellen einer elektronischen baugruppe

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045369A1 (en) * 2003-08-28 2005-03-03 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
US6972964B2 (en) 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
US20060120056A1 (en) * 2004-12-06 2006-06-08 Alps Electric Co., Ltd. Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
DE102006021765A1 (de) * 2005-05-10 2006-11-16 Samsung Electro-Mechanics Co., Ltd., Suwon Verfahren zum Herstellen einer Leiterplatte mit darin eingebetteten Elektronikkomponenten
DE112005001414T5 (de) * 2004-06-15 2007-05-03 Imbera Electronics Oy Verfahren zur Herstellung eines Elektronikmoduls
DE60031949T2 (de) * 1999-09-02 2007-07-26 Ibiden Co., Ltd., Ogaki Gedruckte Leiterplatte und ihre Herstellung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19919716B4 (de) * 1999-04-30 2005-11-03 Conti Temic Microelectronic Gmbh Mikroelektronische Baugruppe
JP3547423B2 (ja) * 2000-12-27 2004-07-28 松下電器産業株式会社 部品内蔵モジュール及びその製造方法
FI20040592A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
FI117369B (fi) * 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI119714B (fi) * 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
DE102007044754A1 (de) * 2007-09-19 2009-04-09 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60031949T2 (de) * 1999-09-02 2007-07-26 Ibiden Co., Ltd., Ogaki Gedruckte Leiterplatte und ihre Herstellung
US6972964B2 (en) 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
US20050045369A1 (en) * 2003-08-28 2005-03-03 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
DE112005001414T5 (de) * 2004-06-15 2007-05-03 Imbera Electronics Oy Verfahren zur Herstellung eines Elektronikmoduls
US20060120056A1 (en) * 2004-12-06 2006-06-08 Alps Electric Co., Ltd. Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
DE102006021765A1 (de) * 2005-05-10 2006-11-16 Samsung Electro-Mechanics Co., Ltd., Suwon Verfahren zum Herstellen einer Leiterplatte mit darin eingebetteten Elektronikkomponenten

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009058764A1 (de) * 2009-12-15 2011-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
US8975116B2 (en) 2009-12-15 2015-03-10 Technische Universität Berlin Electronic assembly including an embedded electronic component
DE102010014579A1 (de) 2010-04-09 2011-10-13 Würth Elektronik Rot am See GmbH & Co. KG Verfahren zum Herstellen einer elektronischen Baugruppe
WO2013098067A1 (de) * 2011-12-27 2013-07-04 Robert Bosch Gmbh Kontaktsystem mit einem verbindungsmittel und verfahren
WO2013174418A1 (de) 2012-05-22 2013-11-28 Würth Elektronik GmbH & Co. KG Verfahren zum herstellen einer elektronischen baugruppe

Also Published As

Publication number Publication date
WO2009098033A1 (de) 2009-08-13

Similar Documents

Publication Publication Date Title
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
AT398877B (de) Zwei- oder mehrlagige leiterplatte, verfahren zum herstellen einer solchen leiterplatte und laminat für die herstellung einer solchen leiterplatte nach einem solchen verfahren
EP0934687B1 (de) Anordnung, umfassend ein trägersubstrat für leistungsbauelemente und einen kühlkörper sowie verfahren zur herstellung derselben
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
EP2260683B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE10392162B4 (de) Schaltkreiskartenverbindungsstruktur und Herstellungsverfahren hierfür
EP2027600A1 (de) Leiterplattenelement mit wenigstens einem eingebetteten bauelement sowie verfahren zum einbetten zumindest eines bauelements in einem leiterplattenelement
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
DE102010060855A1 (de) Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
WO2016091992A1 (de) Leiterplatte mit einem asymmetrischen Schichtenaufbau
DE102008009220A1 (de) Verfahren zum Herstellen einer Leiterplatte
DE19500655A1 (de) Chipträger-Anordnung sowie Chipträger zur Herstellung einer Chip-Gehäusung
DE19627543B9 (de) Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung
WO2007009639A1 (de) Verfahren zur herstellung einer dreidimensionalen schaltung
DE102018204552A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
DE19640006B4 (de) Verfahren zum Herstellen eines elektronischen Bauelements
DE202009009950U1 (de) Elektronische Baugruppe
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
EP0630175B1 (de) Kühlvorrichtung für eine elektrische Baugruppe
DE19941637A1 (de) Chipkarte und Verfahren zur Herstellung einer Chipkarte
DE102007015819A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
WO2021069451A1 (de) Leistungshalbleiterbauteil sowie verfahren zur herstellung eines leistungshalbleiterbauteils
DE102021112814A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
DE19549705B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
R081 Change of applicant/patentee

Owner name: WUERTH ELEKTRONIK GMBH & CO. KG, DE

Free format text: FORMER OWNER: ROBERT BOSCH GMBH, WUERTH ELEKTRONIK ROT AM SEE GMB, , DE

Effective date: 20120614

Owner name: ROBERT BOSCH GMBH, DE

Free format text: FORMER OWNER: ROBERT BOSCH GMBH, WUERTH ELEKTRONIK ROT AM SEE GMB, , DE

Effective date: 20120614

Owner name: ROBERT BOSCH GMBH, DE

Free format text: FORMER OWNERS: ROBERT BOSCH GMBH, 70469 STUTTGART, DE; WUERTH ELEKTRONIK ROT AM SEE GMBH & CO. KG, 74585 ROT AM SEE, DE

Effective date: 20120614

Owner name: WUERTH ELEKTRONIK GMBH & CO. KG, DE

Free format text: FORMER OWNERS: ROBERT BOSCH GMBH, 70469 STUTTGART, DE; WUERTH ELEKTRONIK ROT AM SEE GMBH & CO. KG, 74585 ROT AM SEE, DE

Effective date: 20120614

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE GBR, DE

Effective date: 20120614

Representative=s name: RICHARDT PATENTANWAELTE PART GMBB, DE

Effective date: 20120614

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

Effective date: 20120614

R012 Request for examination validly filed

Effective date: 20120606

R016 Response to examination communication
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee