DE102008008498A1 - Verfahren zur Verminderung von Punch-Through-Neigung zwischen dotierten Halbleiterbereichen und Halbleiterbauelement - Google Patents

Verfahren zur Verminderung von Punch-Through-Neigung zwischen dotierten Halbleiterbereichen und Halbleiterbauelement Download PDF

Info

Publication number
DE102008008498A1
DE102008008498A1 DE102008008498A DE102008008498A DE102008008498A1 DE 102008008498 A1 DE102008008498 A1 DE 102008008498A1 DE 102008008498 A DE102008008498 A DE 102008008498A DE 102008008498 A DE102008008498 A DE 102008008498A DE 102008008498 A1 DE102008008498 A1 DE 102008008498A1
Authority
DE
Germany
Prior art keywords
conductivity type
dopant
doped
doped regions
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008008498A
Other languages
English (en)
Other versions
DE102008008498B4 (de
Inventor
Gerald Dr. Meinhardt
Verena Dr. Vescoli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102008008498.0A priority Critical patent/DE102008008498B4/de
Publication of DE102008008498A1 publication Critical patent/DE102008008498A1/de
Application granted granted Critical
Publication of DE102008008498B4 publication Critical patent/DE102008008498B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

Dotierte Bereiche (2) in Halbleitermaterial werden gegeneinander isoliert, indem zusätzlich zu einem für die dotierten Bereiche vorgesehenen ersten Dotierstoff für einen ersten Leitfähigkeitstyp ein zweiter Dotierstoff für einen entgegengesetzten zweiten Leitfähigkeitstyp implantiert wird, der eine im Vergleich zum ersten Dotierstoff höhere Diffusionskonstante aufweist. Nach einem Temperschritt zur Diffusion der Dotierstoffe ist der zweite Dotierstoff weiter ausdiffundiert und hat um die dotierten Bereiche herum entgegengesetzt dotierte Isolationswannen (3) gebildet.

Description

  • Die vorliegende Erfindung betrifft die elektrische Isolation zwischen hoch dotierten Halbleiterbereichen, die in geringem Abstand zueinander angeordnet und in niedrigst dotiertem Halbleitermaterial eingebettet sind. Das Risiko eines Punch-Through zwischen den dotierten Halbleiterbereichen soll nach Möglichkeit vermindert werden.
  • Für die Integration von Fotodioden, die sehr schnell ansprechen und bis in den infraroten Spektralbereich hinein empfindlich sind, werden Halbleiterschichten verwendet, die eine besonders niedrige Grunddotierung von höchstens 2 × 1013 cm–3 aufweisen. Um trotzdem eine hinreichend gut leitende elektrische Verbindung zum Substrat zu haben, wird als niedrig dotierte Halbleiterschicht eine niedrigst dotierte epitaktisch aufgewachsene Schicht auf einem Trägerwafer mit sehr hoher Bor-Konzentration in der Größenordnung von 1019 cm–3 verwendet. Das niedrig dotierte Halbleitermaterial der Epitaxieschicht ist hier also angrenzend an hoch dotiertes Halbleitermaterial vorhanden.
  • Eine vergleichbare Struktur ist bei vertikalen Bipolartransistoren vorhanden, bei denen der Kollektor durch eine hoch dotierte vergrabene Schicht gebildet wird, die lateral von niedrig dotiertem Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps eingeschlossen ist. Der Abstand zwischen zueinander benachbarten Kollektorschichten ist hierbei besonders kritisch, da sich die lateral in das niedrig dotierte Halbleitermaterial ausbreitende Raumladungszone wegen der niedrigen Substratdotierung vergrößert. Das niedrig dotierte Halbleitermaterial kann insbesondere eine epitaktisch aufgewachsene Schicht sein. Bei einem npn-Transistor wird somit eine hoch n-leitend dotierte Kollektorschicht seitlich von schwach p-leitend dotiertem Halbleitermaterial eingefasst. Eine niedrig p-leitend dotierte Epitaxieschicht hat die nachteilige Eigenschaft, bereits bei geringsten Verunreinigungen n-leitende Eigenschaften zu zeigen. Das würde zu einer elektrisch leitenden Verbindung mit ohmschem Widerstand zwischen zueinander benachbarten Kollektoren der integrierten Bipolartransistoren führen. Die Betriebseigenschaften der Bipolartransistoren können sich hierdurch drastisch verschlechtern bis hin zu einem vollständigen Ausfallen.
  • Experimentelle Untersuchungen ergaben, dass bei typischen Abständen der Kollektorbereiche von 6 μm bis 13 μm bei Anliegen auch nur niedriger elektrischer Spannungen ein als Punch-Through bezeichneter Kurzschluss auftritt. Vertikale Bipolartransistoren können daher nicht in einer erwünschten Dichte integriert werden, ohne dass die Gefahr von Leckströmen oder gar Kurzschlüssen besteht.
  • Aufgabe der vorliegenden Erfindung ist es, anzugeben, wie bei dotierten Bereichen, die in geringem Abstand zueinander in niedriger dotiertem Halbleitermaterial angeordnet sind, die Punch-Through-Neigung vermindert werden kann.
  • Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruchs 1 bzw. mit dem Halbleiterbauelement mit den Merkmalen des Anspruchs 7 oder 9 gelöst. Ausgestaltungen ergeben sich aus den jeweiligen abhängigen Ansprüchen.
  • Bei dem Verfahren werden die für einen ersten Leitfähigkeitstyp auszubildenden dotierten Bereiche mit Dotierstoffen für einander entgegengesetzte Leitfähigkeitstypen dotiert, was z. B. mittels Implantation geschehen kann. Vorzugsweise wird unmittelbar vor der Implantation des für den ersten Leitfähigkeitstyp vorgesehenen ersten Dotierstoffes ein zweiter Dotierstoff, der für den zweiten Leitfähigkeitstyp vorgesehen ist, in die betreffenden Bereiche implantiert. Die Dotierstoffkonzentrationen werden dabei so gewählt, dass nach einem Diffusions- oder Ausheilschritt bei erhöhter Temperatur der erste Leitfähigkeitstyp in den ausgebildeten dotierten Bereichen überwiegt. An die auf diese Weise für den ersten Leitfähigkeitstyp dotierten Bereiche grenzen weitere dotierte Bereiche an, in denen der zweite Leitfähigkeitstyp überwiegt. Dies wird dadurch erreicht, dass der Dotierstoff für den zweiten Leitfähigkeitstyp eine höhere Diffusionskonstante aufweist als der Dotierstoff für den ersten Leitfähigkeitstyp und folglich in den an die Implantationsgebiete angrenzenden Bereichen nach der Diffusion eine höhere Konzentration aufweist als der Dotierstoff für den ersten Leitfähigkeitstyp.
  • Wenn der erste Leitfähigkeitstyp n-Leitung ist und die für den ersten Leitfähigkeitstyp dotierten Bereiche als n-leitende Bereiche in Silizium ausgebildet werden sollen, kommen für den ersten Dotierstoff z. B. Antimon oder auch Phosphor in Frage. Wenn der zweite Leitfähigkeitstyp p-Leitung ist, kann der zweite Dotierstoff z. B. Bor sein. Die Dotierstoffkonzentrationen werden so gewählt, dass der Antimonanteil beziehungsweise der Phosphoranteil den Boranteil überwiegt und primär n-dotierte Bereiche gebildet werden. Wegen der wesentlich höheren Diffusionskonstante von Boratomen im Vergleich zu Antimonatomen (beziehungsweise der für das Verfahren ausreichenden Differenz der Diffusionskonstanten von Bor und Phosphor) werden die Boratome bei nachfolgend ausgeführten Diffusionsschritten wesentlich schneller diffundieren und im Ergebnis einen weiteren dotierten Bereich bilden, in dem die Borkonzentration die Antimonkonzentration (beziehungsweise die Phosphorkonzentration) überwiegt und somit p-Leitung vorhanden ist.
  • Die Dosis und Energie der Implantation des zweiten Dotierstoffs können so gewählt werden, dass das vorgesehene thermische Budget des Diffusionsschrittes eine Dotierstoffkonzentration in dem umgebenden weiteren dotierten Bereich von etwa 7 × 1014 cm–3 erzeugt, was einer üblichen Dotierstoffkonzentration von Halbleiterwafern entspricht. Für einen gängigen Herstellungsprozess haben sich beispielsweise typische Werte einer Bordosis von 9 × 1012 cm–2 und einer Implantationsenergie von 60 keV als geeignet erwiesen. Außerdem können die Winkel, unter denen die Borimplantation und die Antimonimplantation erfolgen, gleich oder verschieden eingestellt werden, um die laterale Ausdehnung des durch Diffusion hergestellten weiteren dotierten Bereiches gezielt zu beeinflussen und so beispielsweise zu einem geeigneten Kompromiss zwischen der Kapazität des pn-Übergangs und der Punch-Through-Festigkeit zu gelangen.
  • Es folgt eine genauere Beschreibung von Beispielen des Verfahrens und damit hergestellter Halbleiterbauelemente anhand der beigefügten Figuren.
  • Die 1 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit tiefen dotierten Wannen.
  • Die 2 zeigt einen Querschnitt durch ein Ausführungsbeispiel eines vertikalen Bipolartransistors.
  • Die 1 zeigt einen Ausschnitt aus dem Querschnitt eines Halbleiterbauelements im Bereich einer Oberseite des Substrats 1. An der betreffenden Oberseite befinden sich dotierte Wannen, die in diesem Beispiel tiefe Wannen 2, Isolationswannen 3 und flache Wannen 4 umfassen. An der Oberseite des Substrats 1 ist eine Epitaxieschicht 5 vorhanden, die bei den hier vorrangig betrachteten Ausführungsbeispielen niedrig dotiert ist mit einer maximalen Dotierstoffkonzentration von typisch 1 × 1013 cm–3 bis 2 ×1013 cm–3. Die tiefe Wanne 2 ist z. B. hoch n-leitend dotiert, während die flache Wanne 4 niedriger n-leitend dotiert ist. Das Substrat 1 weist in diesem Fall eine p-leitende Grunddotierung auf, und die Epitaxieschicht 5 ist ebenfalls p-leitend. Die Isolationswannen 3, die zur Isolation der tiefen Wannen 2 voneinander vorgesehen sind, werden mit dem beschriebenen Verfahren dadurch ausgebildet, dass die n-leitenden Bereiche der tiefen Wannen 2 auch mit einem Dotierstoff für p-Leitung implantiert werden. In dem Diffusionsschritt diffundiert der für p-Leitung vorgesehene Dotierstoff stärker aus als der für n-Leitung vorgesehene Dotierstoff und bildet die p-leitenden Isolationswannen 3, die die tiefen Wannen 2 rings umgeben.
  • Die 2 zeigt ein weiteres Ausführungsbeispiel mit vertikalen Strukturen von Bipolartransistoren. Die Transistoren sind auf einem Substrat oder einer auf einem Substrat aufgewachsenen Epitaxieschicht 10 ausgebildet. Die flachen Wannen 4 bilden hier den Bereich zwischen einem hoch dotierten Kollektor 11 und einer Basis 6, die bei diesem Beispiel eine dünne Schicht oder Schichtstruktur auf der Oberseite der Epitaxieschicht ist. Der Emitter 7 ist auf der Oberseite der Basisschicht 6 angeordnet und z. B. mit Polysilizium gebildet. Der Kollektor 11 kann oberseitig über eine Sinkerdotierung 12, die auf der Oberseite kontaktiert wird, angeschlossen werden. Isolationsbereiche 9 zwischen den Transistorstrukturen sind für einen Leitfähigkeitstyp dotiert, der dem Leitfähigkeitstyp der flachen Wanne 4 und der Kollektoren 11 entgegengesetzt ist. Die unterschiedlich dotierten Bereiche können an der Oberseite durch Feldoxid 8 voneinander getrennt sein. Die nach dem beschriebenen Verfahren herstellbaren Isolationswannen 3 umgeben in diesem Ausführungsbeispiel die hoch dotierten Bereiche der Kollektoren 11 und isolieren somit die Kollektoren 11 der zueinander benachbarten Bipolartransistoren voneinander. Die Isolationswannen 3 besitzen eine höhere Dotierstoffkonzentration als die Grunddotierung der Epitaxieschicht 10.
  • Das beschriebene Verfahren ermöglicht es, die Punch-Through-Neigung zwischen dotierten Halbleiterbereichen mit nur einem einzigen zusätzlichen Implantationsschritt deutlich zu vermindern. Eine erhöhte Punch-Through-Festigkeit kann so auch bei sehr niedrig dotierten Halbleiterwafern oder sehr niedrig dotierten Epitaxieschichten erreicht werden. Ausgenützt werden hierbei die unterschiedlichen Diffusionseigenschaften von Dotierstoffen, die für die einander entgegengesetzten Leitfähigkeitstypen vorgesehen sind, insbesondere von Bor und Antimon bzw. von Bor und Phosphor. Bei Verwendung von Bor wird eine Bor-Isolationswanne unter den dotierten Bereichen, insbesondere den vergrabenen Kollektoren vertikaler Bipolartransistoren, gebildet. Mit dem Verfahren können ausgehend von einem niedrig dotierten Wafer auch spezielle Bauelemente wie Fotodioden für Hochfrequenzanwendungen hergestellt werden. Mit den Isolationswannen ist es möglich, die Integrationsdichte für Bipolartransistoren oder Fotodioden deutlich zu erhöhen, da die dotierten Bereiche in einem geringeren Abstand zueinander angeordnet werden können. Damit besteht auch die Möglichkeit, besonders spannungsfeste Bipolartransistoren bei geringstem Abstand zu realisieren. Das Verfahren ist z. B. auch bei Hochvoltprozessen zur Herstellung von Leistungstransistoren anwendbar, bei denen eine Epitaxieschicht mit einer darunter vergrabenen hoch dotierten n-Wanne verwendet wird.
    • 1
    Substrat
    2
    tiefe Wanne
    3
    Isolationswanne
    4
    flache Wanne
    5
    Epitaxieschicht
    6
    Basisschicht
    7
    Emitter
    8
    Feldoxid
    9
    Isolationsbereich
    10
    Epitaxieschicht
    11
    Kollektor
    12
    Sinkerdotierung

Claims (9)

  1. Verfahren zur Verminderung von Punch-Through-Neigung zwischen dotierten Halbleiterbereichen, bei dem – dotierte Bereiche (2; 11) mit einem ersten Dotierstoff für einen ersten Leitfähigkeitstyp ausgebildet werden, – ein zweiter Dotierstoff, der eine im Vergleich zu dem ersten Dotierstoff höhere Diffusionskonstante aufweist, für einen zu dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp in den dotieren Bereichen (2; 11) implantiert wird, – eine Temperaturerhöhung erfolgt, die eine Diffusion der Dotierstoffe bewirkt, und – die Dotierstoffkonzentrationen so eingestellt werden, dass nach der Diffusion der erste Leitfähigkeitstyp in den dotierten Bereichen überwiegt und angrenzend an die dotierten Bereiche weitere dotierte Bereiche (3) ausgebildet sind, in denen der zweite Leitfähigkeitstyp überwiegt und die die dotierten Bereiche (2; 11) gegeneinander elektrisch isolieren.
  2. Verfahren nach Anspruch 1, bei dem – der erste Leitfähigkeitstyp n-Leitung und der zweite Leitfähigkeitstyp p-Leitung ist, – der erste Dotierstoff Antimon ist und – der zweite Dotierstoff Bor ist.
  3. Verfahren nach Anspruch 1, bei dem – der erste Leitfähigkeitstyp n-Leitung und der zweite Leitfähigkeitstyp p-Leitung ist, – der erste Dotierstoff Phosphor ist und – der zweite Dotierstoff Bor ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die dotierten Bereiche (2; 11) angrenzend an Halbleitermaterial einer Dotierstoffkonzentration von höchstens 1013 cm–3 ausgebildet werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die dotierten Bereiche (2) als Kollektoren von Bipolartransistoren vorgesehen sind.
  6. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die dotierten Bereiche (11) tiefe n-Wannen sind und unter einer epitaktisch aufgewachsenen und niedriger dotierten Schicht angeordnet sind.
  7. Halbleiterbauelement mit – einem Substrat (1) aus Halbleitermaterial, auf dem eine Epitaxieschicht (5; 10) angeordnet ist, – dotierten Bereichen (2; 11) eines ersten Leitfähigkeitstyps, die von einer Oberseite der Epitaxieschicht bis in das Substrat hinein ausgebildet sind, und – Isolationswannen (3) eines entgegengesetzten zweiten Leitfähigkeitstyps, die angrenzend an die dotierten Bereiche (2; 11) angeordnet sind und die dotierten Bereiche gegeneinander elektrisch isolieren.
  8. Halbleiterbauelement nach Anspruch 7, bei dem die Epitaxieschicht (5; 10) eine Dotierstoffkonzentration für den zweiten Leitfähigkeitstyp von höchstens 1013 cm–3 aufweist.
  9. Halbleiterbauelement mit – einem Substrat (1) aus Halbleitermaterial, auf dem eine Epitaxieschicht (10) angeordnet ist, – dotierten Bereichen (11) eines ersten Leitfähigkeitstyps, die in der Epitaxieschicht ausgebildet sind und als Kollektoren von Bipolartransistoren vorgesehen sind, und – Isolationswannen (3) eines entgegengesetzten zweiten Leitfähigkeitstyps, die angrenzend an die dotierten Bereiche angeordnet sind und die dotierten Bereiche gegeneinander elektrisch isolieren, wobei die Epitaxieschicht (10) eine Dotierstoffkonzentration für den zweiten Leitfähigkeitstyp von höchstens 1013 cm–3 aufweist.
DE102008008498.0A 2008-02-11 2008-02-11 Verfahren zur Verminderung von Punch-Through-Neigung zwischen dotierten Halbleiterbereichen und Halbleiterbauelement Expired - Fee Related DE102008008498B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102008008498.0A DE102008008498B4 (de) 2008-02-11 2008-02-11 Verfahren zur Verminderung von Punch-Through-Neigung zwischen dotierten Halbleiterbereichen und Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008008498.0A DE102008008498B4 (de) 2008-02-11 2008-02-11 Verfahren zur Verminderung von Punch-Through-Neigung zwischen dotierten Halbleiterbereichen und Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102008008498A1 true DE102008008498A1 (de) 2009-10-01
DE102008008498B4 DE102008008498B4 (de) 2016-10-13

Family

ID=41010936

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008008498.0A Expired - Fee Related DE102008008498B4 (de) 2008-02-11 2008-02-11 Verfahren zur Verminderung von Punch-Through-Neigung zwischen dotierten Halbleiterbereichen und Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE102008008498B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256935A (ja) * 1988-08-22 1990-02-26 Mitsubishi Electric Corp 半導体集積回路装置
US20050082632A1 (en) * 2003-09-29 2005-04-21 Ryo Kanda Semiconductor integrated circuit device
US7018899B2 (en) * 2003-12-31 2006-03-28 Dongbuanam Semiconductor, Inc. Methods of fabricating lateral double-diffused metal oxide semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256935A (ja) * 1988-08-22 1990-02-26 Mitsubishi Electric Corp 半導体集積回路装置
US20050082632A1 (en) * 2003-09-29 2005-04-21 Ryo Kanda Semiconductor integrated circuit device
US7018899B2 (en) * 2003-12-31 2006-03-28 Dongbuanam Semiconductor, Inc. Methods of fabricating lateral double-diffused metal oxide semiconductor devices

Also Published As

Publication number Publication date
DE102008008498B4 (de) 2016-10-13

Similar Documents

Publication Publication Date Title
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE112011100605B4 (de) Integriertes Hall-Effekt-Element mit Germanium-Hall-Platte und Verfahren zu deren Herstellung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2542153A1 (de) Halbleiterbaustein und verfahren zur herstellung desselben
DE2823967A1 (de) Npn-transistor
DE112006001791T5 (de) Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile
DE19744860A1 (de) Komplementäre Bipolartransistoren und Verfahren zur Herstellung derselben
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE102018102949B4 (de) Verfahren zur herstellung einer leistungs-halbleitervorrichtung
DE60127052T2 (de) Herstellungsverfahren einer integrierten Halbleiterschaltung
DE102009038938B4 (de) Verfahren zur Herstellung eines vertikalen Hall-Sensors
DE102007056103B4 (de) Verfahren zur Herstellung von isolierten integrierten Halbleiterstrukturen
DE102008008498B4 (de) Verfahren zur Verminderung von Punch-Through-Neigung zwischen dotierten Halbleiterbereichen und Halbleiterbauelement
DE102008059581A1 (de) ESD-Schutzvorrichtung und Verfahren zu Ihrer Herstellung
EP0974161B1 (de) Halbleiterbauelement mit struktur zur vermeidung von querströmen
DE102005044124B4 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Gate-Selbstschutz, und integrierte Schaltung mit Gate-Selbstschutz
KR930010119B1 (ko) 상보형 쌍극 트랜지스터
DE10126627A1 (de) Halbleiterstruktur und Verfahren zur Verbesserung der ESD-Festigkeit derselben
DE10014659A1 (de) Halbleiterschaltungsanordnung und entsprechende Herstellungsverfahren
DE112012001986T5 (de) Bipolares Punch-Through-Halbleiterbauelement und Verfahren zur Herstellung eines derartigen Halbleiterbauelements
DE102017120574B4 (de) Hochspannungs-widerstandsbauelement
DE102017103782B4 (de) Halbleitervorrichtung mit einer vergrabenen Schicht und Herstellungsverfahren hierfür
DE102004011703A1 (de) Halbleiterbauelement mit integrierter Zener-Diode und Verfahren zur Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee