DE102007052820A1 - Verfahren zur Herstellung eines Isolationsgrabens in einem Halbleitersubstrat und Halbleiterbauelement mit einem Isolationsgraben - Google Patents

Verfahren zur Herstellung eines Isolationsgrabens in einem Halbleitersubstrat und Halbleiterbauelement mit einem Isolationsgraben Download PDF

Info

Publication number
DE102007052820A1
DE102007052820A1 DE200710052820 DE102007052820A DE102007052820A1 DE 102007052820 A1 DE102007052820 A1 DE 102007052820A1 DE 200710052820 DE200710052820 DE 200710052820 DE 102007052820 A DE102007052820 A DE 102007052820A DE 102007052820 A1 DE102007052820 A1 DE 102007052820A1
Authority
DE
Germany
Prior art keywords
substrate
trench
layer
semiconductor material
upper side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200710052820
Other languages
English (en)
Inventor
Bernhard LÖFFLER
Ewald Wachmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE200710052820 priority Critical patent/DE102007052820A1/de
Publication of DE102007052820A1 publication Critical patent/DE102007052820A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

Ein Graben (5) an einer Oberseite eines Substrates (1) ist oberseitig mit einer Verschlussschicht (8) verschlossen, die durch thermische Oxidation einer auf der Oberseite aufgebrachten Epitaxieschicht (7) hergestellt ist.

Description

  • Die vorliegende Erfindung betrifft die Herstellung eines luftgefüllten Isolationsgrabens in einem Halbleiterbauelement sowie eine auf diese Weise herstellbare Bauelementstruktur.
  • In der US 5 098 856 A ist ein Herstellungsprozess beschrieben, mit dem luftgefüllte Isolationsgräben hergestellt werden. Hierbei werden Gräben an einer Oberseite eines Halbleitersubstrates gebildet und teilweise mit wasserlöslichem Glas, zum Beispiel mit BSG (Borsilikatglas), oder mit einem Polymer, zum Beispiel mit einem Polyimid, gefüllt. Mittels CVD (chemical vapor deposition) wird eine SiO2-Schicht aufgebracht und im Bereich der Gräben mit Öffnungen versehen. Durch diese Öffnungen hindurch wird das Material, mit dem die Gräben teilweise gefüllt sind, entfernt. Die Gräben werden dann mit einer ebenfalls mittels CVD hergestellten SiO2-Schicht verschlossen.
  • In der US 6 406 975 B1 ist ein weiteres Verfahren zur Herstellung luftgefüllter flacher Grabenisolationen beschrieben. Ein an der Oberseite eines Substrates gebildeter Graben wird mit zwei Liner-Schichten versehen. Der Graben wird dann mit einem Füllmaterial aufgefüllt und nach oben mit einer Deckschicht verschlossen. Das Füllmaterial wird im Plasma erhitzt, so dass das Füllmaterial durch die Deckschicht ausdiffundiert und einen Hohlraum hinterlässt. Auf der Deckschicht wird eine Isolationsschicht aufgebracht.
  • In der Veröffentlichung von L. J. Choi et al.: „A Novel Deep Trench Isolation featuring Airgaps for a High-Speed 0.13 μm SiGe:C BiCMOS Technology", IMEC, KU Leuven, VLSI TSA 2006, ist ein weiteres Verfahren zur Herstellung luftgefüllter Gräben in einem Substrat beschrieben. Die Wände geätzter Gräben werden durch Oxidation mit einem dünnen Liner versehen, und die Gräben werden anschließend mit Polysilizium gefüllt. In dem Polysilizium wird eine Aussparung gebildet. Innerhalb der Aussparung werden an den dort vorhandenen Seitenwänden des Substrates Spacer hergestellt. Dann wird das restliche Polysilizium entfernt. Durch die Spacer sind die Grabenöffnungen soweit verschmälert, dass die Grabenöffnungen anschließend durch Bilden von Oxid abgedichtet werden können, ohne dass die Gräben mit dem Oxid gefüllt werden.
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung eines luftgefüllten Isolationsgrabens anzugeben, das ohne ein Füllmaterial, das anschließend entfernt werden muss, auskommt. Außerdem soll ein mit einem entsprechenden Isolationsgraben versehenes Halbleiterbauelement angegeben werden.
  • Diese Aufgabe wird mit dem Verfahren zur Herstellung eines Isolationsgrabens in einem Halbleitersubstrat mit den Merkmalen des Anspruches 1 beziehungsweise mit dem Halbleiterbauelement mit einem Isolationsgraben mit den Merkmalen des Anspruches 6 gelöst. Ausgestaltungen ergeben sich aus den jeweiligen abhängigen Ansprüchen.
  • Bei dem Verfahren wird an einer Oberseite eines Substrates aus Halbleitermaterial ein Graben in das Substrat hinein geätzt; in dem Graben vorhandene Oberflächen des Substrates werden mit einer Schutzschicht bedeckt; auf der Oberseite des Substrates wird eine Epitaxieschicht durch Aufwachsen von Halbleitermaterial gebildet; und an der Epitaxieschicht wird eine thermische Oxidation vorgenommen, mit der eine Verschlussschicht gebildet wird, die den Graben verschließt. Das Halbleitermaterial des Substrates und der Epitaxieschicht sind vorzugsweise Silizium. Die Schutzschicht kann durch thermische Oxidation der in dem Graben vorhandenen Oberflächen des Substrates gebildet werden. Die Verschlussschicht kann bis auf die Epitaxieschicht hinab planarisierend abgetragen werden, so dass nur ein Restanteil der Verschlussschicht übrig bleibt, der den Graben verschließt.
  • Bei dem Halbleiterbauelement ist an einer Oberseite eines Substrates aus Halbleitermaterial ein Isolationsgraben durch einen mit einem sauerstoffhaltigen Gas gefüllten Graben gebildet, wobei auf der Oberseite des Substrates eine Epitaxieschicht aus Halbleitermaterial, die über dem Graben ausgespart ist, vorhanden ist und der Graben durch ein Oxid des Halbleitermateriales der Epitaxieschicht verschlossen ist. Die in dem Graben vorhandenen Oberflächen des Substrates können mit einer Schutzschicht aus thermischem Oxid bedeckt sein.
  • Es folgt eine genauere Beschreibung von Beispielen des Verfahrens und des Halbleiterbauelementes anhand der beigefügten 1 bis 6.
  • Die 1 zeigt einen Querschnitt eines ersten Zwischenproduktes eines Ausführungsbeispiels des Verfahrens.
  • Die 2 zeigt einen Querschnitt gemäß der 1 nach dem Ätzen eines Grabens.
  • Die 3 zeigt einen Querschnitt gemäß der 2 nach dem Bilden einer Schutzschicht auf den Oberflächen des Grabens.
  • Die 4 zeigt einen Querschnitt gemäß der 3 nach dem Aufwachsen einer Epitaxieschicht.
  • Die 5 zeigt einen Querschnitt gemäß der 4 nach einer thermischen Oxidation der Epitaxieschicht.
  • Die 6 zeigt einen Querschnitt gemäß der 5 nach einem planarisierenden Abtragen der Oxidschicht.
  • Bei einem Ausführungsbeispiel des Verfahrens wird gemäß dem in der 1 dargestellten Querschnitt auf einer Oberseite eines Substrates 1 aus Halbleitermaterial zunächst eine Oxidschicht 2 gebildet. Die Oxidschicht kann aufgebracht werden oder durch eine thermische Oxidation aus dem Material des Substrates hergestellt werden. Auf die Oxidschicht wird eine Nitridschicht 3 aufgebracht. Deren Oberseite wird mit einer Maske 4, zum Beispiel aus einem Fotolack, bedeckt, die mit einer Öffnung im Bereich des herzustellenden Grabens versehen ist. Durch die Öffnung der Maske hindurch werden die Nitridschicht 3, die Oxidschicht 2 und das Substrat 1 in der in der 1 mit den Pfeilen angedeuteten Richtung ausgeätzt.
  • Die 2 zeigt einen Querschnitt gemäß der 1 nach dem Ätzschritt. Im Bereich der Öffnung der Maske 4 sind die Nitridschicht 3 und die Oxidschicht 2 entfernt worden. Der in dem Substrat 1 hergestellte Graben 5 kann etwas unter die Ränder der restlichen Anteile der Oxidschicht und der Nitridschicht unterätzt werden. Die Maske 4 wird dann, falls es sich hierbei um Fotolack handelt, zunächst entfernt. Falls die Maske 4 ein Material ist, das für einen nachfolgenden Oxidationsschritt unschädlich ist, kann die Maske 4 zunächst auf der Nitridschicht 3 verbleiben; auch eine derartige Maske wird jedoch vorzugsweise zunächst entfernt.
  • Entsprechend dem Querschnitt der 3 wird dann auf den in dem Graben 5 vorhandenen Oberflächen des Substrates 1 eine Schutzschicht 6 hergestellt, die das Halbleitermaterial des Substrates 1 bedeckt. Die Schutzschicht 6 kann zum Beispiel durch eine thermische Oxidation des Halbleitermateriales hergestellt werden. Es werden dann die Nitridschicht 3 und die Oxidschicht 2 zumindest in einem Bereich um den Graben 5 herum entfernt.
  • Die 4 zeigt einen Querschnitt gemäß der 3 nach einem epitaktischen Aufwachsen von Halbleitermaterial, mit dem die Epitaxieschicht 7 auf der Oberseite des Substrates 1 gebildet wird. Die Epitaxieschicht 7 überragt den Graben 5 bereits teilweise.
  • Mit einer thermischen Oxidation der Epitaxieschicht 7 wird die in der 5 dargestellte Verschlussschicht 8 gebildet und der Graben 5 dadurch nach außen verschlossen. Da sich das Volumen des Halbleitermateriales beim Oxidieren wesentlich vergrößert, wird mit dem hergestellten Oxid die Öffnung des Grabens 5 nach außen verschlossen. Innerhalb des Grabens 5 bleibt ein elektrisch isolierendes sauerstoffhaltiges Gas.
  • Je nach Bedarf kann die Verschlussschicht 8 anteilig entfernt werden. Die Verschlussschicht kann insbesondere bis hinab auf die Oberseite des verbliebenen Anteils der Epitaxieschicht 7 planarisierend abgetragen werden, so dass nur der in der 6 dargestellte Restanteil 9 der Verschlussschicht übrig bleibt. Dieser Restanteil 9 ist ausreichend, um den Graben 5 nach außen abzudichten. Die Planarisierung kann zum Beispiel mittels CMP (chemical mechanical polishing) erfolgen. Nicht erwünschtes Oxid kann dann noch von aktiven Bereichen des Bauelementes entfernt werden. Ein nasschemisches Ätzen des Oxids gestattet es außerdem, die Oberfläche des Halbleitermateriales zu verbessern und eventuelle Kratzer im Halbleitermaterial zu entfernen. Diese Schritte sind jedoch nicht wesentlich für die Erfindung und können weggelassen werden.
  • Das beschriebene Verfahren hat den Vorteil, dass kein füllendes Opfermaterial in die Gräben eingebracht und anschließend entfernt werden muss. Auch die vergleichsweise aufwändige Herstellung von Seitenwandspacern kann entfallen. Das Verfahren vereinfacht die Herstellung luftgefüllter Gräben somit wesentlich.
  • Aus den Querschnitten der 5 und 6 geht außerdem eine beispielhafte Struktur eines mit einem derartigen Isolationsgraben versehenen Halbleiterbauelementes hervor. Das Bauelement besitzt an einer Oberseite eines Substrates aus Halbleitermaterial einen mit einem sauerstoffhaltigen Gas gefüllten Graben und auf den daran angrenzenden Bereichen dieser Oberseite eine Epitaxieschicht aus Halbleitermaterial, die über dem Graben ausgespart ist. Der Graben ist durch ein Oxid des Halbleitermateriales der Epitaxieschicht verschlossen. In dem Graben vorhandene Oberflächen des Substrates können mit einer Schutzschicht aus thermischem Oxid bedeckt sein.
  • 1
    Substrat
    2
    Oxidschicht
    3
    Nitridschicht
    4
    Maske
    5
    Graben
    6
    Schutzschicht
    7
    Epitaxieschicht
    8
    Verschlussschicht
    9
    Restanteil der Verschlussschicht
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 5098856 A [0002]
    • - US 6406975 B1 [0003]
  • Zitierte Nicht-Patentliteratur
    • - L. J. Choi et al.: „A Novel Deep Trench Isolation featuring Airgaps for a High-Speed 0.13 μm SiGe:C BiCMOS Technology", IMEC, KU Leuven, VLSI TSA 2006 [0004]

Claims (8)

  1. Verfahren zur Herstellung eines Isolationsgrabens in einem Halbleitersubstrat, bei dem – an einer Oberseite eines Substrates (1) aus Halbleitermaterial ein Graben (5) in das Substrat (1) hinein geätzt wird, – in dem Graben (5) vorhandene Oberflächen des Substrates (1) mit einer Schutzschicht (6) bedeckt werden, – auf der Oberseite des Substrates (1) eine Epitaxieschicht (7) durch Aufwachsen von Halbleitermaterial gebildet wird und – an der Epitaxieschicht (7) eine thermische Oxidation vorgenommen wird, mit der eine Verschlussschicht (8) gebildet wird, die den Graben (5) verschließt.
  2. Verfahren nach Anspruch 1, bei dem das Halbleitermaterial des Substrates (1) und der Epitaxieschicht (7) Silizium ist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die Schutzschicht (6) durch thermische Oxidation der in dem Graben (5) vorhandenen Oberflächen des Substrates gebildet wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem – vor dem Ätzen des Grabens (5) auf der betreffenden Oberseite des Substrates (1) eine Oxidschicht (2) und darauf eine Nitridschicht (3) hergestellt werden, – die Nitridschicht (3) und die Oxidschicht (2) zunächst nur im Bereich des zu ätzenden Grabens (5) entfernt werden und – die Nitridschicht (3) und die Oxidschicht (2) nach dem Herstellen der Schutzschicht (6) und vor dem Aufwachsen der Epitaxieschicht (7) entfernt werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Verschlussschicht (8) bis auf die Epitaxieschicht (7) hinab planarisierend abgetragen wird, so dass ein Restanteil (9) der Verschlussschicht (8) übrig bleibt, der den Graben (5) verschließt.
  6. Halbleiterbauelement mit einem Isolationsgraben, bei dem – der Isolationsgraben an einer Oberseite eines Substrates (1) aus Halbleitermaterial durch einen mit einem sauerstoffhaltigen Gas gefüllten Graben (5) gebildet ist, – auf der Oberseite des Substrates (1) eine Epitaxieschicht (7) aus Halbleitermaterial vorhanden und über dem Graben (5) ausgespart ist und – der Graben (5) durch ein Oxid des Halbleitermateriales der Epitaxieschicht (7) verschlossen ist.
  7. Halbleiterbauelement nach Anspruch 6, bei dem das Substrat (1) und die Epitaxieschicht (7) Silizium sind.
  8. Halbleiterbauelement nach Anspruch 6 oder 7, bei dem in dem Graben (5) vorhandene Oberflächen des Substrates (1) mit einer Schutzschicht (6) aus thermischem Oxid bedeckt sind.
DE200710052820 2007-11-06 2007-11-06 Verfahren zur Herstellung eines Isolationsgrabens in einem Halbleitersubstrat und Halbleiterbauelement mit einem Isolationsgraben Ceased DE102007052820A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200710052820 DE102007052820A1 (de) 2007-11-06 2007-11-06 Verfahren zur Herstellung eines Isolationsgrabens in einem Halbleitersubstrat und Halbleiterbauelement mit einem Isolationsgraben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200710052820 DE102007052820A1 (de) 2007-11-06 2007-11-06 Verfahren zur Herstellung eines Isolationsgrabens in einem Halbleitersubstrat und Halbleiterbauelement mit einem Isolationsgraben

Publications (1)

Publication Number Publication Date
DE102007052820A1 true DE102007052820A1 (de) 2009-05-14

Family

ID=40530450

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200710052820 Ceased DE102007052820A1 (de) 2007-11-06 2007-11-06 Verfahren zur Herstellung eines Isolationsgrabens in einem Halbleitersubstrat und Halbleiterbauelement mit einem Isolationsgraben

Country Status (1)

Country Link
DE (1) DE102007052820A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356211A (en) * 1980-12-19 1982-10-26 International Business Machines Corporation Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon
US5098856A (en) 1991-06-18 1992-03-24 International Business Machines Corporation Air-filled isolation trench with chemically vapor deposited silicon dioxide cap
US5926721A (en) * 1997-02-17 1999-07-20 Samsung Electronics, Co., Ltd. Isolation method for semiconductor device using selective epitaxial growth
US6268637B1 (en) * 1998-10-22 2001-07-31 Advanced Micro Devices, Inc. Method of making air gap isolation by making a lateral EPI bridge for low K isolation advanced CMOS fabrication
US6406975B1 (en) 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
US20050121704A1 (en) * 2003-11-18 2005-06-09 Kenichi Tokano Semiconductor device and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356211A (en) * 1980-12-19 1982-10-26 International Business Machines Corporation Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon
US5098856A (en) 1991-06-18 1992-03-24 International Business Machines Corporation Air-filled isolation trench with chemically vapor deposited silicon dioxide cap
US5926721A (en) * 1997-02-17 1999-07-20 Samsung Electronics, Co., Ltd. Isolation method for semiconductor device using selective epitaxial growth
US6268637B1 (en) * 1998-10-22 2001-07-31 Advanced Micro Devices, Inc. Method of making air gap isolation by making a lateral EPI bridge for low K isolation advanced CMOS fabrication
US6406975B1 (en) 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
US20050121704A1 (en) * 2003-11-18 2005-06-09 Kenichi Tokano Semiconductor device and method of manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
L. J. Choi et al.: "A Novel Deep Trench Isolation featuring Airgaps for a High-Speed 0.13 mum SiGe:C BiCMOS Technology", IMEC, KU Leuven, VLSI TSA 2006

Similar Documents

Publication Publication Date Title
DE102019106763A1 (de) Vergrabene stromschiene und ausbildungsverfahren
EP0645808B1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat
DE112006002626B4 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE102014103341A1 (de) Halbleiterbauelemente und Verfahren zu ihrer Bildung
DE102008027193A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung einschließlich eines Trench-bildenden Verfahrens
EP1182699A2 (de) Verfahren zur Bildung eines dicken dielektrischen Gebietes in einem Halbleitersubstrat
DE19911977B4 (de) Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat
DE102012219605A1 (de) Mikromechanisches Bauelement
DE102004054818B4 (de) Verfahren zum reversiblen Oxidationsschutz von Mikro-Bauelementen
DE102019116370A1 (de) Negativ geneigte isolationsstrukturen
DE102015108688A1 (de) Halbleiterstruktur und Herstellungsverfahren
DE10011642C2 (de) Verfahren zur Erzeugung einer Flachgrabenisolation eines Halbleiterbauteils
DE102019210285B4 (de) Erzeugen eines vergrabenen Hohlraums in einem Halbleitersubstrat
DE112006000558B4 (de) Halbleitervorrichtung, Halbleiterherstellverfahren und Verfahren zur Ausbildung eines schmalen Grabens
DE102012222786B4 (de) Verfahren zur fertigung einer halbleitervorrichtung
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE102011005210B4 (de) Leistungshalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102019103725A1 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements mit reduzierter Durchbiegung und besserer Grabenfüllleistung
DE102007052820A1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem Halbleitersubstrat und Halbleiterbauelement mit einem Isolationsgraben
DE102005028628A1 (de) Verfahren zur Bildung einer Isolationsschicht eines Halbleiterbauelements
WO2003015159A2 (de) Grabenisolation mit selbstjustierender oberflächenversiegelung und verfahren zur herstellung einer solchen grabenisolation
DE112004002634T5 (de) Prozess für eine flache Grabenisolation und Struktur
DE102021118290A1 (de) Leitfähige strukturelemente umschliessender luftabstandshalter und verfahren zu dessen herstellung
EP2150488B1 (de) Verfahren zur herstellung eines mikromechanischen bauelements mit auffüllschicht und maskenschicht
DE10157785A1 (de) Isolationsgraben für eine intergrierte Schaltung und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection