DE102007030286A1

DE102007030286A1 - Wafer-Anordnung und Verfahren zum Herstellen einer Wafer-Anordnung

Info

Publication number: DE102007030286A1
Application number: DE102007030286A
Authority: DE
Inventors: Stephan Dobritz; Stefan Dr. Ruckmich
Original assignee: Qimonda AG
Current assignee: Qimonda AG
Priority date: 2007-06-29
Filing date: 2007-06-29
Publication date: 2009-01-02
Also published as: US20090001366A1

Abstract

Wafer-Anordnung, aufweisend einen Wafer mit einer Mehrzahl von Dice, wobei zumindest ein Teil der Dice einen ersten Anschluss aufweist, und zumindest einem Kontaktpad, das am Waferrand ausgebildet ist, wobei die ersten Anschlüsse von zumindest einem Teil der Dice mittels eines Abschnitts einer Umverdrahtungsebene gekoppelt sind und das Kontaktpad von dem Abschnitt der Umverdrahtungsebene gebildet wird.

Description

Die Erfindung betrifft eine Wafer-Anordnung und ein Verfahren zum Herstellen einer Wafer-Anordnung.
Wafer Level Packaging Technologien ermöglichen die Durchführung aller Prozessschritte des IC Packaging auf Wafer-Ebene. Das Packaging des ganzen Wafers erlaubt ein hohes Maß an Prozessintegration. Eine Voraussetzung hierfür ist beispielsweise, dass die Größe des Packages mit der Größe des Chips bzw. Dies identisch ist. Eine weitere Voraussetzung ist daher, dass sich die Anschlüsse innerhalb der Chipkanten bzw. Diekanten befinden. Bei Wafer Level Packages wird beispielsweise eine zusätzliche Verdrahtungsebene hinzugefügt, die die Bondpads auf die Chip- bzw. Dieoberfläche umverdrahtet. Das Umverdrahten erfolgt dabei gegenwärtig beispielsweise durch das Anordnen einer Umverdrahtungsebene, auch als Umverdrahtungslage, Umverdrahtungsschicht oder als Redistribution Layer (RDL) bezeichnet. Das Herstellen einer Umverdrahtungsebene kann im Wesentlichen beispielsweise folgende Schritte aufweisen: Sputtern einer Seed Layer, Auftragen eines Photoresists, photolithographisches Strukturieren desselben und Ausbilden einer Grabenstruktur, (beispielsweise galvanisches) Abscheiden eines Metall-Schichtstapels und Entfernen des Photoresists und der außerhalb der Grabenstruktur angeordneten Seed Layer. Die Umverdrahtungsebene kann anschließend mit einer dielektrischen Schicht versehen werden, die zum Ausbilden von Anschlüssen (Bondpads) photolithographisch strukturiert werden kann.
Nachdem die Dice auf Wafer-Ebene fertig gestellt sind, können die Dice vereinzelt werden, indem die Wafer beispielsweise entlang von Vereinzelungsbereichen, die auch als Sägestraßen bezeichnet werden können, zersägt werden.
Um jedoch festzustellen, ob die Dice den geforderten Qualitätsansprüchen entsprechen, werden die Dice üblicherweise in einem so genannten Burn-In Verfahren bei erhöhter Betriebsspannung und hoher Temperatur getestet, so dass diejenigen Dice, die Zuverlässigkeitsschwachstellen aufweisen, bereits während des Burn-In zum Ausfall gebracht werden. Dabei werden die Dice während und nach dem Burn-In getestet und schlechte Bauelemente identifiziert und ausgesondert. Herkömmlich wurden Burn-In Behandlungen von Dice auf Die-Ebene und nicht auf Wafer Ebene durchgeführt.
Aufgrund der Möglichkeit des Herstellens von Dice auf Wafer-Ebene, entstand der Bedarf, einen komplett bearbeiteten Wafer beispielsweise als Ganzes einem Burn-in und Test zu unterziehen, bevor dieser in einzelne Dice vereinzelt wird und die Dice beispielsweise in ein Kunststoffgehäuse eingegossen werden.
Es wird eine Wafer-Anordnung und ein Verfahren zum Herstellen einer Wafer-Anordnung bereitgestellt, mittels welcher beispielsweise die Durchführung eines Burn-In und Tests auf Wafer-Ebene zuverlässig erfolgen kann.
Gemäß einer Ausführungsform der Erfindung weist die Wafer-Anordnung auf: einen Wafer mit einer Mehrzahl von Dice, wobei zumindest ein Teil der Dice einen ersten Anschluss aufweist, und einem Kontaktpad, das am Waferrand ausgebildet ist, wobei die ersten Anschlüsse von zumindest einem Teil der Dice mittels eines Abschnitts einer Umverdrahtungsebene gekoppelt sind und das Kontaktpad von dem Abschnitt der Umverdrahtungsebene gebildet wird.
Gemäß einer Ausgestaltung dieser Ausführungsform ist jedem der ersten Anschlüsse ein zweiter Anschluss zugeordnet, der auf einem Abschnitt einer Umverdrahtungsebene angeordnet ist.
Gemäß einer anderen Ausführungsform der Erfindung weist ein Verfahren zum Herstellen einer Wafer-Anordnung auf: Bilden einer Mehrzahl von Dice in einem Wafer, so dass zumindest ein Teil der Dice einen ersten Anschluss aufweist, Bilden einer Umverdrahtungsebene derart, dass die ersten Anschlüsse von zumindest einem Teil der Dice miteinander gekoppelt werden und ein Abschnitt der Umverdrahtungsebene in einem Randbereich des Wafers angeordnet wird, der als Kontaktpad verwendbar ist.
Gemäß einer Ausgestaltung des Verfahrens wird jedem der ersten Anschlüsse der Dice ein zweiter Anschluss zugeordnet, welcher von einem Abschnitt einer Umverdrahtungsebene gebildet wird, und wobei die zweiten Anschlüsse miteinander gekoppelt werden.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
Es zeigen
1 eine schematische Darstellung eines Wafers mit einer Mehrzahl von Dice;
2 eine schematische Darstellung eines Abschnitts eines Wafers gemäß 1 mit einer Mehrzahl von Kontaktpads am Waferrand;
3 eine schematische Darstellung eines Waferabschnitts mit einer die zweiten Anschlüsse der Dice verbindenden Umverdrahtungsebene gemäß einer beispielgebenden Ausführungsform der Erfindung; und
4 eine schematische Darstellung eines Waferabschnitts mit einer die zweiten Anschlüsse der Dice verbindenden Umverdrahtungsebene gemäß einer anderen beispielgebenden Ausführungsform der Erfindung.
Wie aus 1 ersichtlich, ist auf einem an sich bekannten Wafer 100 eine Mehrzahl von Dice 200 in Reihen angeordnet. Zwischen den einzelnen Dice 200 sind jeweils in der Darstellung senkrecht und waagerecht verlaufende Vereinzelungsbereiche 300 vorgesehen, entlang derer das Vereinzeln der Dice 200 nach deren Fertigstellung auf Wafer-Ebene erfolgen kann.
Wie aus 2 ersichtlich ist, weisen die Dice 200 gemäß einer Ausführungsform beispielsweise jeweils eine Mehrzahl von zweiten Anschlüssen 290 auf, die im Randbereich eines jeweiligen Dice 200 angeordnet sind. Die zweiten Anschlüsse 290 werden beispielsweise mittels jeweils eines Abschnitts einer Umverdrahtungsebene gebildet, die sich von ersten Anschlüssen (nicht dargestellt) her, die beispielsweise in der Mitte der Dice 200 vorgesehen sind, erstrecken. Am Außenumfangsrand des Wafers 100, das heißt in jenem Außenbereich, in dem üblicherweise keine Dice ausgebildet werden, ist eine Vielzahl von Kontaktpads 410 angeordnet, deren Funktion und Ausgestaltung anhand einer der nächsten Figuren näher erläutert wird. Obwohl in 2 nur ein Ausschnitt eines Wafers 100 dargestellt ist, können die Kontaktpads 410 im gesamten äußeren Umfangsbereich des Wafers 100 verteilt angeordnet sein.
Gemäß einem anderen Ausführungsbeispiel können die dargestellten Anschlüsse 290 jedoch auch direkt im bzw. auf dem Die bzw. Chip ausgebildete erste Anschlüsse sein, das heißt es können Anschlüsse sein, die auf den Dice nicht umverdrahtet wurden.
Anhand der schematischen Darstellung gemäß 3 wird eine Ausführungsform einer Wafer-Anordnung näher erläutert, die beispielsweise für eine Burn-In Behandlung und Test geeignet ist, wobei die Wafer-Anordnung aufweist: einen Wafer 100 mit einer Mehrzahl von Dice 200 (nur zwei Dice sind dargestellt), wobei zumindest ein Teil der Dice 200 aufweist: einen ersten Anschluss (nicht dargestellt) und einen zweiten Anschluss 210, wobei der zweite Anschluss 210 von einem Abschnitt 401 einer Umverdrahtungsebene 400 gebildet wird, welcher mit dem ersten Anschluss gekoppelt ist, und zumindest ein am Waferrand 110 angeordnetes Kontaktpad 410, wobei die zweiten Anschlüsse 210 von zumindest einem Teil der Dice 200 gemäß dieser Ausführungsform mittels Abschnitten 401 derselben Umverdrahtungsebene 400 gekoppelt sind und das Kontaktpad 411 von einem Abschnitt der Umverdrahtungsebene 401 gebildet wird. Der Abschnitt 401 der Umverdrahtungsebene 400, mittels dessen einerseits der erste Anschluss mit dem zweiten Anschluss 210 gekoppelt ist und der andererseits die zweiten Anschlüsse 210 der jeweiligen Dice 200 verbindet, wird beispielsweise auch als Leiterbahn oder Trace bezeichnet.
Gemäß einem weiteren Ausführungsbeispiel der Erfindung weist die Mehrzahl von Dice 200 jeweils eine Mehrzahl von ersten Anschlüssen (nicht dargestellt) und eine Mehrzahl von zweiten Anschlüssen 210, 220, 230 auf, wobei zumindest ein Teil der jeweils einander entsprechenden zweiten Anschlüsse 210 oder 220 oder 230 von zumindest einem Teil der Dice 200 jeweils mittels eines Abschnitts (bzw. einer Leiterbahn) 401 oder 402 oder 403 derselben Umverdrahtungsebene 400 gekoppelt sind, von denen jeweils ein Kontaktpad 411 oder 412 oder 413 gebildet wird.
Die auf dem Wafer 100 prozessierten Dice 200 sind beispielsweise jeweils identisch ausgebildet und weisen jeweils einander entsprechende erste Anschlüsse auf. Unter Verwendung einer Umverdrahtungsebene werden diese ersten Anschlüsse, die sich beispielsweise in der Mitte eines Dies befinden können, in einen Randbereich des jeweiligen Dies 200 hin umverdrahtet, wobei der zugehörige zweite Anschluss 210, 220, 230 von einem jeweiligen Abschnitt 401, 402, 403 der Umverdrahtungsebene 400 gebildet bzw. bereitgestellt wird.
Wie aus 3 ersichtlich ist, kann bei einem Ausführungsbeispiel der Erfindung zum Beispiel die Umverdrahtungsebene 400 vermittels einer zuvor aufgebrachten geeigneten Grabenstruktur derart auf dem Wafer 100 angeordnet werden, dass sich Abschnitte 401 der Umverdrahtungsebene 400 über eine bestimmte Anzahl von Dice 200 bis zum Waferrand 110 hin erstreckt, wobei von diesem Abschnitt 401 der Umverdrahtungsebene 400 Abschnitte abzweigen, die die Umverdrahtung von einem bestimmten ersten Anschluss zu dem zugeordneten zweiten Anschluss 210 bilden. Ein solcher als Umverdrahtung gestalteter abzweigender Abschnitt ist bei jedem jener Dice 200 angeordnet, dessen entsprechender zweiter Anschluss 210 mit dem Abschnitt 401 der Umverdrahtungsebene 400 gekoppelt werden soll. Auf diese Weise können die jeweils einander entsprechenden zweiten Anschlüsse 210 aller oder eines Teils der beispielsweise in einer Reihe nebeneinander angeordneten Dice 200 durch Aufbringen der einen Umverdrahtungsebene 400 miteinander gekoppelt werden. Dabei kann die Wafer-Anordnung derart ausgebildet sein, dass die einander entsprechenden zweiten Anschlüsse 210 mittels der Umverdrahtungsebene 400 parallel verschaltet werden. Wie bereits erläutert und in der 3 dargestellt, erstreckt sich der Abschnitt 401 der Umverdrahtungsebene 400 bis zum Waferrand 110, wobei dort am Waferrand 110 das Kontaktpad 411 von einem Abschnitt der Umverdrahtungsebene 400 gebildet wird.
Das bedeutet, dass die Wafer-Anordnung gemäß einem Ausführungsbeispiel der Erfindung unter Verwendung einer Umverdrahtungsebene hergestellt werden kann, indem die Umverdrahtung der entsprechenden ersten Anschlüsse an die für die zugeordneten zweiten Anschlüsse vorgesehene Position erfolgt, und zwar mittels jeweils eines Abschnitts der Umverdrahtungsebene, wobei die genannten Abschnitte, von welchen die zweiten Anschlüsse gebildet werden, nicht an der für die zweiten Anschlüsse vorgesehenen Position enden, sondern mit jenem Abschnitt der Umverdrahtungsebene 400 einstückig ausgebildet sind, welcher sich über alle oder einen Teil der in einer Reihe nebeneinander angeordneten Dice 200 hinweg erstreckt und bis zum Waferrand 110 hin ausgebildet ist. Mittels dieser einen Umverdrahtungsebene werden folglich die der Umverdrahtung dienenden Leiterbahnabschnitte und die zum Koppeln der entsprechenden zweiten Anschlüsse miteinander verwendeten Leiterbahnabschnitte hergestellt.
Mit anderen Worten können beispielsweise unter Verwendung nur einer Umverdrahtungsebene alle gewünschten bzw. erforderlichen Abschnitte/Leiterbahnen der Wafer-Anordnung gemäß einem Ausführungsbeispiel auf dem Wafer hergestellt werden, indem mittels einer weiteren Leiterbahn 402 einander entsprechende zweite Anschlüsse 220 aller oder eines Teils der in einer Reihe nebeneinander angeordneten Dice 200 miteinander gekoppelt werden, mittels einer noch weiteren Leiterbahn 403 weitere einander entsprechende zweite Anschlüsse 230 aller oder eines Teils der in einer Reihe nebeneinander angeordneten Dice 200 miteinander gekoppelt werden und so weiter, wobei sich jede der Leiterbahnen 401, 402, 403 der Umverdrahtungsebene 400 bis zum Waferrand erstreckt, so dass von einem jeweils am Waferrand 110 angeordneten Abschnitt das entsprechende Kontaktpad 411, 412, 413 bereitstellt wird.
Bei dieser Ausführungsform kann es vorgesehen sein, dass sich die auf der Oberfläche der Dice 200 erstreckenden Abschnitte/Leiterbahnen der Umverdrahtungsebene 400 auf so genannten Freiflächen der Dice 200 angeordnet werden, wobei unter Freiflächen jene Flächenabschnitte auf der Oberseite der Dice 200 zu verstehen sind, an denen keine Anschlüsse vorgesehen werden.
Die Wafer-Anordnung kann folglich so ausgebildet sein, dass eine Mehrzahl von Leiterbahnen derselben Umverdrahtungsebene angeordnet ist, von denen jeweils eine vorbestimmte Anzahl von jeweils einander entsprechenden zweiten Anschlüssen einer vorbestimmten Anzahl von Dice 200 miteinander gekoppelt werden, wobei jede der Leiterbahnen bis zum Waferrand 110 ausgebildet wird, in dessen Bereich der als Kontaktpad dienende Abschnitt angeordnet ist.
Wie ferner aus 3 ersichtlich ist, kann bei der Wafer-Anordnung gemäß einem Ausführungsbeispiel zumindest ein weiterer zweiter Anschluss 209 eines jeden der Mehrzahl von Dice 200 mit einer separaten Leiterbahn 409 bzw. 408 derselben Umverdrahtungsebene 400 gekoppelt sein, von der im Bereich des Waferrandes 110 jeweils ein Kontaktpad 490 bzw. 480 gebildet wird. Wie bei den vorhergehend beschriebenen zweiten Anschlüssen, wird der in Rede stehende zweite Anschluss 209 von einem Abschnitt 409 (408) der Umverdrahtungsebene 400 gebildet, der sich von dem entsprechend zugehörigen ersten Anschluss (nicht dargestellt) her erstreckt, wobei der Abschnitt 409 (408) der Umverdrahtungsebene 400 nicht in der für den zweiten Anschluss 209 vorbestimmten Position auf dem Die 200 endet, sondern bis zum Waferrand 110 hin ausgebildet wird.
Gemäß der in der 3 dargestellten Ausführungsform einer Wafer-Anordnung können folglich eine bestimmte, das heißt technisch sinnvolle Anzahl von einander entsprechenden zweiten Anschlüssen 210, 220, 230... beispielsweise aller in einer Reihe angeordneten Dice 200 mittels jeweils eines Abschnitts/einer Leiterbahn 401, 402, 403... derselben Umverdrahtungsebene 400 gekoppelt werden, welche zum Bereitstellen von Kontaktpads 411, 412, 413... an einer sinnvollen Position am Waferrand bis zum Waferrand 110 hin ausgebildet werden. Das heißt, dass die Kontaktpads 411, 412, 413 von beispielsweise drei solcher Abschnitte 401, 402, 403 der Umverdrahtungsebene 400 an dem in der Darstellung linken Rand des Wafers angeordnet werden können und beispielsweise drei weitere Kontaktpads von drei weiteren Abschnitten/Leiterbahnen derselben Umverdrahtungsebene beispielsweise am rechten Waferrand (nicht dargestellt) angeordnet werden können. Ferner ist jeweils zumindest ein weiterer zweiter Anschluss 209 eines jeden der Dice 200 mit einem separaten Abschnitt/mit einer separaten Leiterbahn 490, 480 der Umverdrahtungsebene 400 gekoppelt, der/die bis an den Waferrand geführt ist, so dass dort ein Abschnitt dieser separaten Leiterbahn 409, 408 als Kontaktpad 490, 480 verwendet werden kann. Das Anordnen des weiteren zweiten Anschlusses 209, von dem aus der Abschnitt bzw. die Leiterbahn 409 bzw. 408 zum Randbereich des Wafers verläuft, erfolgt von dem zugeordneten ersten Anschluss her in Form einer Umverdrahtung mittels eben dieses Abschnitts 409 bzw. 408.
Im Unterschied zu der zuvor beschriebenen Ausführungsform können die auf dem Die 200 ausgebildeten ersten Anschlüsse 210, 220, 230 und 209 auch direkt auf dem Die ausgebildete Anschlüsse sein, die keiner Umverdrahtung unterzogen worden sind. Dabei sind die jeweils einander entsprechenden ersten Anschlüsse 210, 220, 230 der Dies 200, ebenso wie zuvor beschrieben, jeweils mittels einer Leiterbahn 401, 402, 403 miteinander gekoppelt, und der Chip-Select-Anschluss 209 ist mit der Leiterbahn 409 gekoppelt, wobei die Leiterbahnen 401, 402, 403, 409 Abschnitte bzw. Teile (auch Traces genannt) derselben Umverdrahtungsebene sind.
Anhand der 4 wird eine weitere Ausführungsform der Wafer-Anordnung gemäß der Erfindung beschrieben.
In 4 ist eine schematische Darstellung eines Waferabschnitts eines Wafers 100 gezeigt, bei dem zweite Anschlüsse einer Mehrzahl von Dice 200 durch Herstellen von zwei Umverdrahtungsebenen 700 und 800 gekoppelt sind.
Wie ersichtlich ist, weist die Mehrzahl der im Wesentlichen identisch ausgebildeten Dice 200 jeweils eine Mehrzahl von zweiten Anschlüssen 210, 220, 230... auf. Diese zweiten Anschlüsse 210, 220, 230... werden jeweils von einem Abschnitt 801, 802, 803... einer der Umverdrahtung dienenden Umverdrahtungsebene 800 gebildet, die jeweils mit einem zugeordneten ersten Anschluss (nicht dargestellt) gekoppelt ist. Die Abschnitte/Leiterbahnen 801, 802, 803 der Umverdrahtungsebene 800 erstrecken sich jeweils ausgehend von dem entsprechenden ersten Anschluss über die Position, an der der zugeordnete zweite Anschluss 210, 220, 230... vorgesehen ist, hinweg bis beispielsweise in einen an den entsprechenden Die 200 angrenzenden Vereinzelungsbereich 300 hinein.
Mittels jeweils einer Leiterbahn bzw. eines Abschnitts 701, 702, 703... einer weiteren Umverdrahtungsebene 700 sind die jeweils einander entsprechenden zweiten Anschlüsse 210, 220, 230..., das heißt, die in die Vereinzelungsbereiche 300 hineinragenden Enden der Abschnitte/Leiterbahnen 801, 802, 803... der Umverdrahtungsebene 800 von einem Teil oder von allen der in einer Reihe nebeneinander anordneten Dice 200 miteinander gekoppelt, wobei die Abschnitte 701, 702, 703... der Umverdrahtungsebene 700 bis zum Waferrand 110 ausgeführt werden. Wie bei dem vorher beschriebenen Ausführungsbeispiel wird von je einem Abschnitt 701, 702, 703... der Umverdrahtungsebene 700 am Waferrand 110 ein entsprechendes Kontaktpad 711, 712, 713... gebildet, das als Kontaktierungsanschluss für eine Kontaktiervorrichtung (nicht dargestellt) einer Burn-In/Test-Einrichtung eingerichtet ist. Die Verbindung der die zweiten Anschlüsse 210, 220, 230... aufweisenden Abschnitte 801, 802, 803... der Umverdrahtungsebene 800 mit den jeweils zugeordneten Abschnitten 701, 702, 703... der Umverdrahtungsebene 700 kann derart gestaltet werden, dass die zweiten Anschlüsse 210, 220, 230... der einzelnen Dice 200 parallel verschaltet sind.
Das Herstellen der Wafer-Anordnung gemäß dem in der 4 dargestellten Ausführungsbeispiel kann beispielsweise derart erfolgen, dass durch Aufbringen zunächst der Umverdrahtungsebene 700 die in der 4 dargestellten Leiterbahnen (bzw. Abschnitte bzw. Leiterbahnabschnitte bzw. Traces) 701, 702, 703... auf dem Wafer 100 angeordnet werden. In dem Bereich auf dem Wafer 100, in dem die Dice 200 angeordnet sind, können die Leiterbahnen 701, 702, 703... beispielsweise in bzw. entlang von Vereinzelungsbereichen 300 zwischen den Wafern, auch Sägestraßen genannt, ausgebildet werden, wobei sich diese Leiterbahnen 701, 702, 703... beispielsweise über nahezu den gesamten Wafer 100 hin erstrecken können und im Bereich des Waferrandes den jeweiligen Abschnitt für das Kontaktpad 711, 712, 713... bereitstellen.
Durch Aufbringen einer weiteren Umverdrahtungsebene 800 einer nachfolgenden Verfahrensschrittabfolge können dann die Leiterbahnen 801, 802, 803, ... derart angeordnet werden, dass sich die jeweilige Leiterbahn 801, 802, 803, ... von dem ersten Anschluss her über die Position für den zugeordneten zweiten Anschluss 210, 220, 230, ... hinaus bis zu dem dafür vorgesehenen Anschlussbereich (Anschlussknotenpunkten) an der jeweiligen der zugeordneten Leiterbahnen 701, 702, 703... der Umverdrahtungsebene 700 erstrecken.
Es ist jedoch auch möglich, dass eine jeweilige der Umverdrahtung dienende Leiterbahn von einem ersten Anschluss zu der Position des jeweils zugeordneten zweiten Anschlusses 210, 220, 230, ... hin bereits beim Prozessieren der (ersten) Umverdrahtungsebene 700 erfolgt, so dass mittels der nachfolgend aufgebrachten Umverdrahtungsebene 800 diejenigen Leiterbahnen 801, 802, 803... angeordnet werden, mittels denen die Anschlüsse 210, 220, 230, ... mit der jeweils zuordneten Leiterbahn 701, 702, 703, ... gekoppelt werden.
Ebenso ist es gemäß einem weiteren Ausführungsbeispiel auch möglich, dass die zweiten Anschlüsse 210, 220, 230, ... keine umverdrahteten Anschlüsse sondern direkt in bzw. auf den Dice 200 ausgebildete erste Anschlüsse (Direktanschlüsse) sind, von denen her sich jeweils der Abschnitt bzw. die Leiterbahnen 801, 802, 803, ... der Umverdrahtungsebene 800 bis zu der jeweils zuordneten Leiterbahn 701, 702, 703, ... der Umverdrahtungsebene 700 hin erstreckt, wobei der dann als Direktanschluss ausgebildete erste Anschluss 209 jedes der Dice 200 beispielsweise mit einem sich bis zum Waferrand erstreckenden Abschnitt der Umverdrahtungsebene 700 oder der Umverdrahtungsebene 800 gekoppelt sein kann.
Wie aus 4 ersichtlich ist, kann das Anordnen der Leiterbahnen 801, 802, 803, ... der Umverdrahtungsebene 800 beispielsweise derart erfolgen, dass wesentliche Abschnitte davon in den angrenzenden Vereinzelungsbereichen 300 verlaufen.
Auch bei der Wafer-Anordnung gemäß dem in der 4 dargestellten Ausführungsbeispiel ist beispielsweise zumindest ein weiterer zweiter Anschluss 209 eines jeden der Mehrzahl von Dice 200 (dargestellt sind nur zwei Dice) mit einer separaten Leiterbahn 709 bzw. 708 einer der Umverdrahtungsebenen 700 oder 800 gekoppelt, von welcher separaten Leiterbahn 709 bzw. 708 im Bereich des Waferrandes 110 ein Kontaktpad 790 bzw. 780 gebildet wird. Die Leiterbahn 709 bzw. 708 einer der Umverdrahtungsebenen 700 oder 800, von welcher der weitere zweite Anschluss 209 gebildet wird, erstreckt sich von dem entsprechend zugehörenden ersten Anschluss (nicht dargestellt) her und verläuft ohne Unterbrechung bis zum Waferrand 110 hin. Das heißt, die Leiterbahn 709 bzw. 708 endet nicht in der für den zweiten Anschluss 209 vorbestimmten Position auf dem Die 200, sondern kann einstückig bis zum Waferrand 110 hin ausgeführt sein. Obwohl in der 4 nur ein weiterer zweiter Anschluss 209 auf einem Die 200 dargestellt ist, der von einem separaten Leiterbahn-Abschnitt 709 bzw. 708 einer Umverdrahtungsebene 700 oder 800 gebildet ist, können mehrere, das heißt eine technisch sinnvolle Anzahl von weiteren zweiten Anschlüssen 209 jedes einzelnen Dies 200 jeweils mittels eines Leiterbahn-Abschnitts einer Umverdrahtungsebene gekoppelt sein, von denen jeweils ein Kontaktpad bereitgestellt wird.
Mittels der Wafer-Anordnung gemäß einem der beschriebenen Ausführungsbeispiele können folglich die zum Zuführen von beispielsweise Signalen, beispielsweise elektrischen Spannungen usw. an die entsprechenden Anschlüsse der Dice notwendigen Anschlussleitungen wesentlich reduziert werden, wodurch sich folglich auch die Anzahl der notwendigen Kontaktpads reduziert. Aufgrund der in ihrer Anzahl reduzierten Kontaktpads am Waferrand können die Kontaktpads selbst größer gestaltet werden. Das hat den Effekt, dass die die Kontaktpads kontaktierenden Anschlüsse einer Kontaktiervorrichtung, beispielsweise einer Burn-In- und Test-Verfahren-Kontaktiervorrichtung, entsprechend größer und unkomplizierter ausgebildet werden können. Da zum Durchführen des Burn-In und Test eine geringere Anzahl von Kontaktpads auf dem Wafer kontaktiert werden müssen, verringern sich gleichfalls die von der Kontaktiervorrichtung auf den Waferrand notwendigerweise aufzubringenden Kontaktkräfte.
Die Wafer-Anordnung gemäß einem der Ausführungsbeispiele kann beispielsweise für ein Burn-In-Verfahren und testendes Burn-In-Verfahren auf Wafer Ebene verwendet werden. Ein mögliches Burn-In- und Test-Verfahren der im Wafer ausgebildeten Dice erfolgt auf derzeit übliche Weise, das heißt mit üblichen Parametern (Anlegen von Signalen, Spannung oder dergleichen an vorbestimmte Anschlüsse der Dice unter vorbestimmter Temperatur und Dauer sowie Testen/Auslesen bestimmter Datenausgangssignale), so dass an dieser Stelle auf das Burn-In und Test-Verfahren selbst nicht näher eingegangen wird.
Mittels einer entsprechend angepassten Burn-In und Test-Verfahren-Kontaktiervorrichtung (nicht dargestellt), deren Anschlüsse jeweils mit einem der Kontaktpads in elektrisch leitenden Kontakt gebracht werden können, können beispielsweise ausgehend von den Kontaktpads 411, 412, 413... bzw. 711, 712, 713... über die daran angeschlossenen Leiterbahnen 401, 402, 403... bzw. 701, 702, 703... und 801, 802, 803... Adressen, Signale, Spannung, Masse oder dergleichen zu den zweiten Anschlüssen 210, 220, 230... aller der mit einer der jeweiligen Leiterbahn 401, 402, 403... bzw. 701, 702, 703... und 801, 802, 803... verbundenen zweiten Anschlüsse der Dice 200 zugeführt bzw. angelegt werden.
Darüber hinaus kann der zumindest eine weitere zweite Anschluss 209, der mit einer Leiterbahn 709 (708) der Umverdrahtungsebene 700 oder der Umverdrahtungsebene 800 gekoppelt ist, ein Chip-Select-Anschluss sein.
Mit der Wafer-Anordnung gemäß einem Ausführungsbeispiel der Erfindung kann folglich ein so genannter Full-Wafer-Test durchgeführt werden, bei dem alle Dice eines Wafers gleichzeitig geprüft werden können (Multi-Die-Test bzw. Paralleltest), wobei die Parallelisierung mittels der Leiterbahnen einer Umverdrahtungsebene erfolgt.
Obwohl anhand der 3 und 4 Beispiele der Wafer-Anordnungen beschrieben wurden, bei denen zumindest ein Teil der jeweils einander entsprechenden zweiten Anschlüsse aller in einer Reihe angeordneten Dice 200 jeweils mittels eines Abschnitts/einer Leiterbahn zumindest einer Umverdrahtungsebene gekoppelt sind, ist es auch möglich die in dem Wafer angeordneten Dice in so genannte Cluster zu unterteilen und zumindest ein Teil der jeweils einander entsprechenden zweiten Anschlüsse aller zu einem Cluster gehörenden oder aller in einer Reihe angeordneten Dice innerhalb eines Clusters miteinander zu koppeln.
Obwohl nicht dargestellt, ist gemäß einem Ausführungsbeispiel der Erfindung eine Vorrichtung zum Durchführen eines Burn-In- und Test-Prozesses von Dice in einem Wafer mit einer Wafer-Anordnung gemäß einem der genannten Ausführungsbeispiele vorgesehen, die eine Kontaktiervorrichtung mit Kontaktanschlüssen aufweist, die zum elektrischen Kontaktieren von Kontaktpads auf dem Wafer ausgebildet sind, wobei mittels der Kontaktiervorrichtung alle mit den kontaktierten Kontaktpads gekoppelten Dice gleichzeitig einem vordefinierbaren Burn-In- und Test-Prozess unterziehbar sind. Gemäß einem Ausführungsbeispiel kann die Kontaktiervorrichtung Bestandteil einer Burn-In-Einrichtung sein.
Gemäß einem weiteren Ausführungsbeispiel der Erfindung ist ein Verfahren zum Burn-In- und Test von Dice auf einem Wafer mit einer Wafer-Anordnung gemäß einem der genannten Ausführungsbeispiele vorgesehen, aufweisend: Kontaktieren der auf dem Wafer angeordneten Kontaktpads mittels einer Kontaktiervorrichtung in einer Burn-In- und Test-Einrichtung, Belasten/Beanspruchen aller der mit den Kontaktpads gekoppelten Dice mit/unter vorbestimmten Burn-In Parametern, und Testen der Dice in definierten Zeitabständen während und nach der Burn-In Behandlung.
Wie bereits an anderer Stelle erwähnt, können mittels der Kontaktiervorrichtung (wenn gewünscht) alle in dem Wafer angeordneten Dice auf Waferebene einem an sich üblichen Burn-In- und Test-Prozess unterzogen werden, indem die Kontaktanschlüsse der Kontaktiervorrichtung die mit den entsprechenden Dice gekoppelten Kontaktpads kontaktieren. Ein Burn-In- und Test-Prozess wird ermöglicht, da die Dice von der auf dem Wafer angeordneten Wafer-Anordnung in einer für einen Burn-In- und Test-Prozess gerechten Art verschaltet sind.
Nachdem der Burn-In und Test-Prozess abgeschlossen ist, können die Dice in dem Wafer vereinzelt werden. Dieses Vereinzeln (oder auch Dicen) kann beispielsweise mittels Zersägens oder Laserschneidens oder Laserfusens (alternativ auch mittels Ätzens oder mechanischen Brechens) erfolgen, wobei wie auch herkömmlich, die Dice 200 entlang der Vereinzelungsbereiche aus der Wafer-Ebene gelöst werden.
Da bei der Wafer-Anordnung gemäß einem Ausführungsbeispiel der die ersten bzw. die zweiten Anschlüsse miteinander koppelnde und das Kontaktpad aufweisende Abschnitt einer Umverdrahtungsebene sowie auch der separate Abschnitt der Umverdrahtungsebene, von dem beispielsweise der zumindest eine weitere zweite Anschluss gebildet wird und der zum Waferrand hin umverdrahtet ist, jeweils zumindest abschnittsweise in den bzw. entlang der Vereinzelungsbereiche angeordnet sind, werden diese in den Vereinzelungsbereichen angeordneten Abschnitte der Umverdrahtungsebenen beim Vereinzeln gleichzeitig mit entfernt, so dass für das Entfernen der als Versorgungsleitung dienenden Umverdrahtungsebenen kein gesondertes aufwendiges Entfernen notwendig ist. Die Abschnitte der Umverdrahtungsebenen, die sich auch nach dem Vereinzeln noch auf den Freiflächen der Dice befinden, können beispielsweise mittels eines Ätzprozesses entfernt werden. Dies kann beispielsweise in Abhängigkeit davon erfolgen, welcher Art die Dice sind und für welchen Zweck die Dice verwendet werden sollen bzw. ob die auf den Freiflächen verbliebenen Abschnitte der Umverdrahtungsebene die spätere Funktion des Dies beeinflussen könnten oder nicht. Diejenigen Abschnitte der Umverdrahtungsebene, mittels welchen die Umverdrahtung von den jeweils ersten Anschlüssen zu den zugehörenden zweiten Anschlüssen erfolgt und die in der für die zweiten Anschlüsse vorgesehenen Position angeordnet sind, können ferner zum Anordnen und Befestigen von Lotkugeln (solder balls) oder anderen geeigneten Kontaktelementen verwendet werden.
Die Dice, die in dem die Wafer-Anordnung aufweisenden Wafer ausgebildet sind, können beispielsweise Speicherchips oder Logik-Chips sein.
Ferner ist es möglich, dass die von einem Abschnitt der Umverdrahtungsebene gebildeten Kontaktpads am Waferrand, deren Abmessungen aufgrund des am Waferrand ausreichend zur Verfügung stehenden Platzes relativ zu der Breite der jeweiligen Leiterbahn selbst erheblich größer gestaltet werden können, gegebenenfalls jeweils mit einem Pad-Kontaktierungselement bestückt werden können.
Zusammenfassend kann festgestellt werden, dass mit der Wafer-Anordnung gemäß einem Ausführungsbeispiel der Erfindung eine geeignete Anordnung auf einem Wafer bereitgestellt wird, mittels der ein Burn-In und Test-Verfahren auf Wafer Ebene durchführbar ist, bei dem alle in dem Wafer ausgebildeten Dice gemeinsam einem Burn-In und Test unterzogen werden können, da die Dice von der auf dem Wafer angeordneten Wafer-Anordnung in einer für einen Burn-In- und Test-Prozess gerechten Art verschaltet sind. Durch das Koppeln von zumindest einem Teil der einander entsprechenden zweiten (bzw. ersten) Anschlüsse von beispielsweise allen in einer Reihe nebeneinander angeordneten Dice mittels jeweils einer Leiterbahn, die von einer Umverdrahtungsebene gebildet wird und von welcher Abschnitte beispielsweise zum Umverdrahten der ersten zu den zweiten Anschlüssen genutzt werden, kann die Anzahl der zum Zuführen von Signalen, Adressen usw. sowie der zum Testen von Datenausgangssignalen notwendigen Versorgungsleitungen auf dem Wafer deutlich verringert werden. Da bei der Wafer-Anordnung gemäß einer Ausführungsform der Erfindung ferner das Herstellen der Leiterbahnen, von welchen die Umverdrahtung von ersten zu zugeordneten zweiten Anschlüssen und das Koppeln von einander entsprechenden zweiten Anschlüssen einer Mehrzahl von Dice unter Anordnen von Kontaktpads am Waferrand gestaltet ist, mittels einer Umverdrahtungsebene oder mittels zwei Umverdrahtungsebenen erfolgen kann, können die Kosten zur Herstellung einer für ein Burn-In und Test-Verfahren auf Wafer Ebene geeigneten Wafer-Anordnung deutlich gesenkt werden.
Da beispielsweise wesentliche Abschnitte (Leiterbahnen) der jeweiligen Umverdrahtungsebene in bzw. entlang von Vereinzelungsbereichen zwischen den Dice angeordnet werden, können zumindest diese Abschnitte ohne zusätzlichen Verfahrensschritt während des Vereinzelns der Dice entfernt werden. Sofern notwendig, können die gegebenenfalls auf den Dice verbliebenen Abschnitte der Umverdrahtungsebene mittels eines selektiven Ätzprozesses entfernt werden. Das bedeutet, dass die elektrischen Eigenschaften der Dice bei der Herstellung der Wafer-Anordnung sowie während deren Beseitigung nicht beeinträchtigt werden.
Ferner ist es bei der Wafer-Anordnung gemäß einem Ausführungsbeispiel nicht notwendig, am Waferrand separate Kontaktanschlüsse in Form von beispielsweise Kontaktpins anzuordnen, die von entsprechenden Kontakten einer Kontaktiervorrichtung kontaktiert werden können, da bei der Wafer-Anordnung die Kontaktpads von Abschnitten der Umverdrahtungsebene gebildet werden.
Aufgrund der Verringerung der Anzahl der entsprechenden Abschnitte/Leiterbahnen (Versorgungsleitungen), die von der einen Umverdrahtungsebene (3) oder von den zwei Umverdrahtungsebenen (4) gebildet werden und die sich bis in den Randbereich des Wafers hinein erstrecken, kann die Grundfläche des jeweiligen Kontaktpads entsprechend größer gestaltet werden. Dies hat zur Folge, dass die technische Realisierung der Kontaktierungselemente der beispielsweise Burn-In- und Test-Kontaktiervorrichtung einfacher und damit auch kostengünstiger erfolgen kann.

Claims

Wafer-Anordnung, aufweisend: einen Wafer mit einer Mehrzahl von Dice, wobei zumindest ein Teil der Dice einen ersten Anschluss aufweist, und einem Kontaktpad, das am Waferrand ausgebildet ist, wobei mehrere erste Anschlüsse mittels eines Abschnitts einer Umverdrahtungsebene gekoppelt sind und das Kontaktpad von diesem Abschnitt der Umverdrahtungsebene gebildet wird.
Wafer-Anordnung gemäß Anspruch 1, wobei jedem ersten Anschluss ein zweiter Anschluss zugeordnet ist, der auf einem Abschnitt einer Umverdrahtungsebene angeordnet ist, wobei die zweiten Anschlüsse mittels eines Abschnitts einer Umverdrahtungsebene gekoppelt sind.
Wafer-Anordnung gemäß Anspruch 2, wobei der den zweiten Anschluss aufweisende Abschnitt und der die zweiten Anschlüsse miteinander koppelnde Abschnitt Abschnitte derselben Umverdrahtungsebene sind.
Wafer-Anordnung gemäß Anspruch 2, wobei der den zweiten Anschluss aufweisende Abschnitt und der die zweiten Anschlüsse miteinander koppelnde Abschnitt Abschnitte von zwei separaten Umverdrahtungsebenen sind, wobei von einer der Umverdrahtungsebenen das Kontaktpad gebildet wird.
Wafer-Anordnung gemäß einem der Ansprüche 2 bis 4, wobei die Mehrzahl von Dice jeweils eine Mehrzahl von ersten Anschlüssen und eine Mehrzahl von zweiten Anschlüssen aufweist und zumindest ein Teil der jeweils einander entsprechenden zweiten Anschlüsse von zumindest einem Teil der Dice mittels jeweils eines Abschnitts derselben Umverdrahtungsebene gekoppelt sind, an dem jeweils ein Kontaktpad ausgebildet ist.
Wafer-Anordnung gemäß Anspruch 5, wobei zumindest ein Teil der jeweils einander entsprechenden ersten Anschlüsse oder der einander entsprechenden zweiten Anschlüsse von zumindest einem Teil von in einer Reihe nebeneinander angeordneten Dice mittels jeweils eines Abschnitts derselben Umverdrahtungsebene gekoppelt sind.
Wafer-Anordnung gemäß einem der Ansprüche 1 bis 6, wobei zumindest ein weiterer erster Anschluss bzw. ein weiterer zweiter Anschluss eines jeden der Mehrzahl von Dice mit einem separaten Abschnitt einer Umverdrahtungsebene gekoppelt ist, von dem ein Kontaktpad gebildet wird.
Wafer-Anordnung gemäß Anspruch 7, wobei der zumindest eine weitere zweite Anschluss ein Chip-Select-Anschluss ist.
Wafer-Anordnung gemäß einem der Ansprüche 1 bis 8, wobei zumindest der Abschnitt der Umverdrahtungsebene, von dem die jeweiligen Anschlüsse miteinander gekoppelt sind, zumindest abschnittsweise in Vereinzelungsbereichen zwischen den Dice angeordnet ist.
Wafer-Anordnung gemäß einem der Ansprüche 1 bis 8, wobei zumindest der Abschnitt der Umverdrahtungsebene, von dem die jeweiligen Anschlüsse miteinander gekoppelt sind und von der ein Kontaktpad gebildet wird, zumindest abschnittsweise auf Freiflächen auf den Dice angeordnet ist.
Wafer-Anordnung gemäß einem der Ansprüche 1 bis 10, die zur Durchführung von Burn-In- und Test-Verfahren von Dice auf Waferebene eingerichtet ist.
Wafer-Anordnung gemäß einem der Ansprüche 1 bis 11, wobei die von einem Abschnitt der Umverdrahtungsebene gebildeten Kontaktpads zum Kontaktieren mit Anschlüssen einer Burn-In- und Test-Kontaktiervorrichtung eingerichtet sind.
Wafer-Anordnung gemäß einem der Ansprüche 1 bis 12, wobei die von einem Abschnitt der Umverdrahtungsebene gebildeten Kontaktpads jeweils ein Pad-Kontaktierungselement aufweisen.
Wafer-Anordnung gemäß einem der Ansprüche 1 bis 13, wobei die Dice Speicherchips sind.
Wafer-Anordnung gemäß einem der Ansprüche 1 bis 13, wobei die Dice Logik-Chips sind.
Verfahren zum Herstellen einer Wafer-Anordnung, wobei das Verfahren aufweist: Bilden einer Mehrzahl von Dice in einem Wafer, so dass zumindest ein Teil der Dice einen ersten Anschluss aufweist, und Bilden einer Umverdrahtungsebene derart, dass mehrere erste Anschlüsse von zumindest einem Teil der Dice miteinander gekoppelt werden und ein Abschnitt der Umverdrahtungsebene in einem Randbereich des Wafers angeordnet und als Kontaktpad ausgebildet wird.
Verfahren gemäß Anspruch 16, wobei zu jedem ersten Anschluss ein zweiter Anschluss gebildet wird, welcher auf einem Abschnitt einer Umverdrahtungsebene angeordnet wird, der mit einem ersten Anschluss gekoppelt wird, wobei die zweiten Anschlüsse der Dice mittels einer Umverdrahtungsebene gekoppelt werden.
Verfahren zum Herstellen einer Wafer-Anordnung gemäß Anspruch 17, wobei der den zweiten Anschluss bildende Abschnitt und der die zweiten Anschlüsse miteinander koppelnde Abschnitt mittels derselben Umverdrahtungsebene gebildet werden.
Verfahren zum Herstellen einer Wafer-Anordnung gemäß Anspruch 17, wobei der den zweiten Anschluss bildende Abschnitt und der die zweiten Anschlüsse miteinander koppelnde Abschnitt mittels separater Umverdrahtungsebenen gebildet werden.
Verfahren zum Herstellen einer Wafer-Anordnung gemäß einem der Ansprüche 16 bis 19, bei dem die Mehrzahl von Dice jeweils eine Mehrzahl von ersten Anschlüssen oder von zweiten Anschlüssen aufweist, wobei das Bilden der Umverdrahtungsebene derart erfolgt, dass zumindest ein Teil der jeweils einander entsprechenden Anschlüsse von zumindest einem Teil der Dice mittels jeweils eines Abschnitts der Umverdrahtungsebene miteinander gekoppelt werden, welcher Abschnitt bis in einen Randbereich des Wafers ausgebildet wird.
Verfahren zum Herstellen einer Wafer-Anordnung gemäß einem der Ansprüche 17 bis 20, aufweisend: Bilden einer Umverdrahtungsebene unter Herstellen von Abschnitten für das Koppeln der einander entsprechenden zweiten Anschlüsse, und Bilden einer weiteren Umverdrahtungsebene unter Herstellen der zweiten Anschlüsse und Koppeln der die einander entsprechenden zweiten Anschlüsse aufweisenden Abschnitte mit jeweils einem zugeordneten Abschnitt jener Abschnitte der Umverdrahtungsebene, welche sich bis in den Randbereich des Wafers erstrecken.
Verfahren gemäß einem der Ansprüche 16 bis 21, ferner aufweisend: Bilden der Umverdrahtungsebene unter Herstellen von separaten Abschnitten, die jeweils mit einem weiteren ersten Anschluss oder einem weiteren zweiten Anschluss eines jeden der Mehrzahl von Dice gekoppelt sind und zum Bereitstellen eines Kontaktpads bis in einen Randbereich des Wafers ausgebildet werden.
Verfahren gemäß einem der Ansprüche 16 bis 22, wobei zumindest Abschnitte der Umverdrahtungsebene, welche die Anschlüsse miteinander koppeln, nach einem Burn-In- und Test-Verfahren beim Vereinzeln (Dicen) der Wafer entfernt werden.
Verfahren gemäß einem der Ansprüche 16 bis 23, wobei zumindest Abschnitte der Umverdrahtungsebene, welche die Anschlüsse miteinander koppeln, nach einem Burn-In- und Test-Verfahren mittels Lasercuttens des Wafers entfernt werden.
Verfahren gemäß einem der Ansprüche 16 bis 23, wobei zumindest Abschnitte der Umverdrahtungsebene, welche die Anschlüsse miteinander koppeln, nach einem Burn-In- und Test-Verfahren mittels Zersägens des Wafers entfernt werden.
Verfahren gemäß einem der Ansprüche 16 bis 25, wobei zumindest Abschnitte der Umverdrahtungsebene nach einem Burn-In- und Test-Verfahren mittels eines Ätzprozesses entfernt werden.
Vorrichtung zum Durchführen eines Burn-In- und Test-Prozesses von Dice in einem Wafer mit einer Wafer-Anordnung gemäß einem der Ansprüchen 1 bis 15, aufweisend eine Kontaktiervorrichtung mit Kontaktanschlüssen, die zum elektrischen Kontaktieren von Kontaktpads auf dem Wafer ausgebildet sind, wobei mittels der Kontaktiervorrichtung alle mit den kontaktierten Kontaktpads gekoppelten Dice gleichzeitig einem vordefinierbaren Burn-In- und Test-Prozess unterziehbar sind.
Vorrichtung gemäß Anspruch 27, wobei die Kontaktiervorrichtung Bestandteil einer Burn-In-Einrichtung ist.
Verfahren zum Burn-In- und Test von Dice auf einem Wafer mit einer Wafer-Anordnung gemäß einem der Ansprüche 1 bis 15, aufweisend: Kontaktieren der auf dem Wafer angeordneten Kontaktpads mittels einer Kontaktiervorrichtung in einer Burn-In- und Test-Einrichtung, Belasten aller der mit den Kontaktpads gekoppelten Dice unter vorbestimmten Burn-In Parametern, und Testen der Dice in definierten Zeitabständen während und nach der Burn-In Behandlung.