DE102007008762A1

DE102007008762A1 - Steuerungsschaltung

Info

Publication number: DE102007008762A1
Application number: DE200710008762
Authority: DE
Inventors: Bernhard Mager; Heinz Schellhammer
Original assignee: Bizerba SE and Co KG
Current assignee: Bizerba SE and Co KG
Priority date: 2007-02-22
Filing date: 2007-02-22
Publication date: 2008-08-28
Anticipated expiration: 2027-02-23
Also published as: DE102007008762B4

Abstract

Die Erfindung betrifft eine Schaltung zur Steuerung des Ein- und Ausschaltens einer ein Netzgerät und einen Prozessor aufweisenden elektrisch betreibbaren Vorrichtung, insbesondere einer Vorrichtung zum Abwickeln eines Verkaufsvorgangs, wobei die Schaltung mit einer Hilfsspannung des Netzgeräts betreibbar ist und aus einer Vielzahl diskreter Bauelemente aufgebaut ist, mit einem setz- und rücksetzbaren digitalen Signalspeicher, insbesondere einem Flip-Flop, welcher einen Ausgang zur Steuerung des Netzgeräts aufweist, mit einem mit dem digitalen Signalspeicher verbundenen Schaltmittel, insbesondere einem Taster, und mit einer von dem Prozessor steuerbaren Verriegelungseinrichtung, welche dazu ausgelegt ist, die Übermittlung eines Schaltsignals von dem Schaltmittel an den digitalen Signalspeicher wahlweise zu erlauben oder zu unterbinden.

Description

Die Erfindung betrifft eine Schaltung zur Steuerung des Ein- und Ausschaltens einer ein Netzgerät. und einen Prozessor aufweisenden elektrisch betreibbaren Vorrichtung, insbesondere einer Vorrichtung zum Abwickeln eines Verkaufsvorgangs.
Zum Ein- und Ausschalten einer elektrisch betreibbaren Vorrichtung, beispielsweise einer Ladenwaage, einer Selbstbedienungswaage oder eines Kassenterminals, ist es bekannt, die Vorrichtung mit einem Schalter, beispielsweise einem Kippschalter, auszustatten. Zum Einschalten der Vorrichtung wird der Schalter in seine "Ein"-Position, zum Ausschalten in seine "Aus"-Position gebracht.
Allerdings besitzen derartige Schalter den Nachteil, dass beim Ausschalten die Versorgungsspannung für die Vorrichtung sofort unterbrochen wird. Werden zum Zeitpunkt des Ausschaltens gerade Daten auf einen nichtflüchtigen Speicher geschrieben, beispielsweise eine Festplatte oder eine Flash-Speicherkarte, kann dies auf dem Speicher zu inkonsistenten bzw. korrupten Daten führen. Ferner kann der noch nicht gespeicherte Teil der Daten nicht mehr gesichert werden, so dass er verloren geht.
Der Erfindung liegt die Aufgabe zugrunde, eine einfache Möglichkeit anzugeben, eine elektrisch betreibbare Vorrichtung erst dann abzuschalten, wenn Daten, welche im Moment des Ausschaltens geschrieben werden, vollständig gesichert sind.
Diese Aufgabe wird durch eine Schaltung mit den Merkmalen des Anspruchs 1 gelöst, und insbesondere durch eine mit einer Hilfsspannung des Netzgeräts betreibbare und aus einer Vielzahl diskreter Bauelemente aufgebaute Schaltung, mit einem setz- und rücksetzbaren digitalen Signalspeicher, insbesondere einem Flip-Flop, welcher einen Ausgang zur Steuerung des Netzgeräts aufweist, mit einem mit dem digitalen Signalspeicher verbundenen Schaltmittel, insbesondere einem Taster, und mit einer von dem Prozessor steuerbaren Verriegelungseinrichtung, welche dazu ausgelegt ist, die Übermittlung eines Schaltsignals von dem Schaltmittel an den digitalen Signalspeicher wahlweise zu erlauben oder zu unterbinden.
Hierdurch wird insbesondere folgende Funktionsweise ermöglicht: Beim Einschalten der Vorrichtung befindet sich die Verriegelungseinrichtung zunächst in einem nicht verriegelnden Zustand und erlaubt, dass das Schaltsignal an den digitalen Signalspeicher übermittelt werden kann, welcher durch das Schaltsignal gesetzt wird, wodurch das Netzgerät eingeschaltet wird. Beim Ausschalten der Vorrichtung befindet sich die Verriegelungseinrichtung, welche durch den Prozessor zuvor entsprechend eingestellt worden ist, in einem verriegelnden Zustand, so dass das Schaltsignal nicht an den digitalen Signalspeicher übermittelt werden kann. Das Schaltsignal kann jedoch an den Prozessor übermittelt werden, welcher hierauf zu sichernde Daten speichern und dann den digitalen Signalspeicher rücksetzen kann, wodurch das Netzgerät ausgeschaltet wird.
Die aus diskreten Bauelementen aufgebaute Schaltung, insbesondere aus dem digitalen Signalspeicher, dem Taster und der Verriegelungseinrichtung, wobei beispielsweise der digitale Signalspeicher in einem gemeinsamen Gehäuse mit einem oder mehreren weiteren Bauelementen angeord net und die Verriegelungseinrichtung wiederum aus mehreren Bauelementen aufgebaut sein kann, ist einfach und kostengünstig herstellbar und erfordert keine aufwändige Logik.
Der digitale Signalspeicher kann beispielsweise über einen Takteingang mit dem Schaltmittel verbunden und/oder als ein D-Flip-Flop mit einem Takteingang und einem Dateneingang ausgebildet sein. Bei einem digitalen Signalspeicher mit Takteingang werden ein Setzvorgang und ein Rücksetzvorgang nur dann wirksam, wenn an dem Takteingang ein Schaltsignal anliegt.
Insbesondere kann das D-Flip-Flop einen invertierten Ausgang umfassen, welcher auf den Dateneingang des D-Flip-Flops rückgekoppelt ist. Hierdurch kann sichergestellt werden, dass das D-Flip-Flop, wenn es sich in seinem nicht gesetzten Zustand befindet, bei Vorliegen eines Taktsignals, insbesondere des Schaltsignals, gesetzt wird.
Insbesondere kann das D-Flip-Flop zusätzlich einen Setzeingang und einen Rücksetzeingang aufweisen. Die zusätzlichen Eingänge können dazu verwendet werden, das D-Flip-Flop auch taktunabhängig zu steuern. Insbesondere kann der Rücksetzeingang dazu verwendet werden, das D-Flip-Flop, wenn es sich in seinem gesetzten Zustand befindet, rückzusetzen.
In einer baulich einfachen und kostengünstigen Ausgestaltung der Erfindung ist die Verriegelungseinrichtung als eine Logik-Schaltung, insbesondere ein AND-Gatter, mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang ausgebildet, wobei der erste Eingang mit dem Schaltmittel und der zweite Ausgang mit dem digitalen Signalspeicher verbunden ist, und wobei der zweite Eingang mit dem Prozessor verbindbar ist. Besonders bevorzugt ist es, wenn das AND-Gatter als wired-AND ausge bildet ist und/oder zwei Inverter vorzugsweise mit Open-Collector-Ausgang und/oder insbesondere invertierende Komparatoren vorzugsweise mit Hysterese und/oder Open-Collector-Ausgang umfasst.
Nach einer Ausgestaltung der Erfindung ist zum Rücksetzen des digitalen Signalspeichers ein mit dem digitalen Signalspeicher verbundener Knotenpunkt vorgesehen, wobei Mittel vorgesehen sind, durch die der Knotenpunkt auf ein das Rücksetzen des digitalen Signalspeichers auslösendes Potential ziehbar ist. Insbesondere wird der digitale Signalspeicher nicht zurückgesetzt, solange der bevorzugt über einen Rücksetzeingang mit dem digitalen Signalspeicher verbundene Knotenpunkt das das Rücksetzen des digitalen Signalspeichers auslösende Potential nicht erreicht hat. Die Mittel umfassen bevorzugt einen aufladbaren Kondensator.
Bevorzugt umfassen die Mittel mit dem Prozessor verbindbare Rücksetzmittel, um das Rücksetzen des digitalen Signalspeichers und damit das Ausschalten des Netzgeräts durch den Prozessor zu ermöglichen.
Zusätzlich oder alternativ können die Mittel mit dem Schaltmittel verbundene Rücksetzmittel umfassen, um das Rücksetzen des digitalen Signalspeichers und damit das Ausschalten des Netzgeräts unmittelbar durch das Schaltmittel, d. h. ohne Eingreifen des Prozessors, zu ermöglichen. Dies ist insbesondere dann von Vorteil, wenn der Prozessor nicht mehr reagiert und er deshalb das Netzteil nicht mehr ausschalten kann. Handelt es sich bei dem Schaltmittel um einen Taster, ist es bevorzugt, wenn der Taster für eine längere Zeit gedrückt sein muss, beispielsweise fünf Sekunden, bevor der Knotenpunkt das das Rücksetzen des digitalen Signalspeichers auslösende Potential erreicht. Die verschiedenen Rücksetzmittel können dabei einen gemeinsamen Kondensator aufweisen.
Besonders bevorzugt ist es, wenn die mit dem Schaltmittel verbundenen Rücksetzmittel eine größere Zeitkonstante aufweisen, um den Knotenpunkt auf das auslösende Potential zu ziehen und/oder um einen mit dem Knotenpunkt verbundenen Kondensator zu laden, als die mit dem Prozessor verbindbaren Rücksetzmittel. Dies ermöglicht, dass der Prozessor Daten sichern und das Netzgerät selbst ausschalten kann, noch bevor das Netzgerät durch das Schaltmittel, insbesondere den länger gedrückten Taster, ausgeschaltet wird.
Nach einer anderen Ausgestaltung der Erfindung ist zur Speicherung des zu einem bestimmten Zeitpunkt vorliegenden Schaltzustands des Schaltmittels ein mit dem Schaltmittel verbundener zweiter digitaler Signalspeicher, insbesondere ein zweites Flip-Flop, vorgesehen, der einen Ausgang aufweist, durch welchen der Schaltzustand an den Prozessor übermittelbar ist, wobei der Zeitpunkt, zu welchem der Schaltzustand des Schaltmittels gespeichert wird, durch den Prozessor steuerbar ist. Bei dem Zeitpunkt handelt es sich insbesondere um einen Zeitpunkt beim Initialisieren des Prozessors. Hierdurch wird ermöglicht, ein Rückkehren der Versorgungsspannung nach einem Netzausfall von einem "normalen" Einschalten zu unterscheiden. Wird festgestellt, dass ein Netzausfall vorlag, kann der Prozessor die Vorrichtung wahlweise entweder einschalten, ausschalten oder in den Zustand überführen, den die Vorrichtung vor dem Netzausfall einnahm.
Bevorzugt ist der zweite digitale Signalspeicher über einen Dateneingang mit dem Schaltmittel verbunden und/oder als ein D-Flip-Flop ausgebildet. Ferner ist es bevorzugt, wenn der zweite digitale Signalspeicher über einen Takteingang von dem Prozessor steuerbar ist.
Ein besonders kompakter Aufbau der Schaltung ergibt sich, wenn der digitale Signalspeicher und der zweite digitale Signalspeicher in einem gemeinsamen Gehäuse untergebracht sind.
Nach einer anderen Ausgestaltung der Erfindung ist zumindest einem der Eingänge des digitalen Signalspeichers und/oder eines zweiten digitalen Signalspeichers ein Inverter und/oder insbesondere invertierender Komparator vorzugsweise mit Hysterese vorgeschaltet. Bei einem Komparator mit Hysterese fallen die Ein- und Ausschaltschwellen nicht zusammen, sondern sind um eine Schalthysterese gegeneinander versetzt. Hierdurch können aus einem analogen Eingangssignalverlauf eindeutige digitale Zustände für die Eingänge von digitalen Signalspeichern gewonnen werden.
Mehrere Inverter und/oder Komparatoren können in einem gemeinsamen Gehäuse untergebracht sein, um einen besonders kompakten Aufbau der Schaltung zu ermöglichen.
Nach einer anderen Ausgestaltung der Erfindung ist eine Starterschaltung zum Setzen des digitalen Signalspeichers nach dem Anlegen der Hilfsspannung vorgesehen. Bevorzugt ist die Starterschaltung, insbesondere ein über die Hilfsspannung aufladbarer Kondensator der Starterschaltung, mit einem Setzeingang des digitalen Signalspeichers verbunden.
Um ein Prellen des Schaltmittels, insbesondere des Tasters, zu verhindern, kann eine Entprellschaltung für das Schaltmittel vorgesehen sein.
Die Erfindung betrifft weiterhin eine elektrisch betreibbare Vorrichtung, insbesondere eine Vorrichtung zum Abwickeln eines Verkaufsvorgangs, beispielsweise eine Ladenwaage, eine Selbstbedienungswaage oder ein Kassenterminal, mit einem Netzgerät, einem Prozessor und einer wie vorstehend beschriebenen Schaltung.
Nach einer Ausgestaltung der Erfindung umfasst das Netzgerät einen mit der Schaltung verbundenen Ausgang für die Hilfsspannung, einen mit dem Prozessor verbundenen Ausgang für eine Hauptspannung und einen mit dem Ausgang des digitalen Signalspeichers verbundenen Eingang zur Aktivierung des Ausgangs für die Hauptspannung.
Nach einer anderen Ausgestaltung der Erfindung umfasst der Prozessor einen mit einem Ausgang des Netzgeräts für die Hauptspannung verbundenen Eingang, einen mit einer Verriegelungseinrichtung verbundenen Ausgang, einen mit dem Schaltmittel verbundenen Eingang, einen mit einem Ausgang eines zweiten digitalen Signalspeichers verbundenen Eingang, einen mit einem Takteingang des zweiten digitalen Signalspeichers verbundenen Ausgang, und/oder einen mit einem Rücksetzeingang des digitalen Signalspeichers verbundenen Ausgang.
Nicht beschränkende Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden nachfolgend beschrieben.
Die Figur zeigt eine Blockdarstellung einer erfindungsgemäßen Schaltung, sowie ein Netzgerät und einen Prozessor, insbesondere Hauptprozessor.
Die gezeigte Schaltung zur Steuerung des Ein- und Ausschaltens einer das Netzgerät N und den Prozessor CPU aufweisenden elektrisch betreibbaren Vorrichtung, insbesondere einer Vorrichtung zum Abwickeln eines Verkaufsvorgangs, beispielsweise einer Ladenwaage, einer Selbstbedienungswaage oder eines Kassenterminals, ist über einen Ausgang VCC_S des Netzgeräts N für eine Hilfsspannung mit der Hilfsspannung betreibbar und umfasst eine Vielzahl diskreter Bauelemente, wie Flip-Flops, Inverter bzw. Komparatoren, Kondensatoren, Dioden, Widerstände und einen Taster, welche nachfolgend beschrieben sind. Der Prozessor CPU ist durch eine Hauptspannung des Netzgeräts N betreibbar. Ein Ausgang VCC des Netzgeräts N für die Hauptspannung ist mit einem Eingang VCC des Prozessors CPU für die Hauptspannung verbunden.
Die Schaltung umfasst zunächst ein vorderflankengesteuertes D-Flip-Flop bzw. D-Latch IC1 mit einem Takteingang Clk, einem Dateneingang D, einem Ausgang Q, welcher mit einem Eingang PS_ON des Netzgeräts N zur Aktivierung des Ausgangs VCC des Netzgeräts N für die Hauptspannung verbunden ist, und einem invertierten Ausgang Q_n, der auf den Dateneingang D rückgekoppelt ist. Zusätzlich weist das D-Flip-Flop IC1 einen asynchronen Setzeingang SET_n (aktiv Low) und einen asynchronen Rücksetzeingang CLR_n (aktiv Low) auf, um das D-Flip-Flop IC1 auch taktunabhängig steuern zu können.
Darüber hinaus ist ein bedienbares Schaltmittel, insbesondere ein Taster TA1 vorgesehen, der zur Übermittlung eines Tastersignals über einen invertierenden Komparator mit Hysterese IC3, welcher auch als invertierender Schmitt-Trigger bezeichnet wird, mit dem Takteingang Clk des D-Flip-Flops IC1 verbunden ist. Bei geöffnetem Taster TA1 zieht ein Pull-up Widerstand R1 die Spannung am Eingang des invertierenden Schmitt-Triggers IC3 auf die Hilfsspannung. Der Widerstand R1 und ein parallel zu dem Widerstand R1 geschalteter Kondensator C2 bilden eine Entprellschaltung für den Taster TA1.
Der invertierende Schmitt-Trigger IC3 und ein invertierender Schmitt-Trigger IC4, welche jeweils einen Open-Collector-Ausgang aufweisen, ver wenden einen gemeinsamen Kollektorwiderstand R2 und bilden zusammen eine wired-AND-Schaltung, welche als Verriegelungsschaltung wirkt, um die Übermittlung des Tastersignals von dem Taster TA1 an das D-Flip-Flop IC1 wahlweise zu erlauben oder zu unterbinden, wie nachstehend noch näher erläutert wird. Der Eingang des invertierenden Schmitt-Triggers IC4 ist mit einem LOCK-Ausgang des Prozessors CPU verbunden.
Ferner ist ein mit einem Anschluss mit Masse und mit einem anderen Anschluss mit einem Knotenpunkt K verbundener ladbarer Kondensator C3 vorgesehen. Der Knotenpunkt K ist über einen invertierenden Schmitt-Trigger IC6 (mit Open-Collector-Ausgang) mit dem Rücksetzeingang CLR_n des D-Flip-Flops IC1 verbunden. Weiterhin ist Kollektor-Widerstand R5 für den invertierenden Schmitt-Trigger IC6 und ein Widerstand R7, welcher parallel zu dem Kondensator C3 geschaltet ist, vorgesehen.
Der Knotenpunkt K ist über eine Diode D4 mit einem PWR_OFF-Ausgang des Prozessors CPU und zusätzlich über einen invertierenden Schmitt-Trigger IC5 (mit Open-Collector-Ausgang), einen Widerstand R6 und eine Diode D3 mit dem Taster TA1 verbunden. Der invertierende Schmitt-Trigger IC5, der Widerstand R6 und die Diode D3 sind dabei in Reihe geschaltet. Für den invertierenden Schmitt-Trigger IC5 ist ein Kollektor-Widerstand R4 vorgesehen.
Darüber hinaus ist ein zweites vorderflankengesteuertes D-Flip-Flop bzw. D-Latch IC2 mit einem Takteingang Clk, einem Dateneingang D, einem Ausgang Q, welcher mit einem Eingang PRESSED_L des Prozessors CPU verbunden ist, und einem nicht verwendeten invertierten Ausgang Q_n. Zusätzlich weist das zweite D-Flip-Flop IC2 einen nicht verwendeten asynchronen Setzeingang SET_n (aktiv Low) und einen nicht verwendeten asynchronen Rücksetzeingang CLR_n (aktiv Low) auf, welche jeweils mit der Hilfsspannung verbunden sind.
Der Dateneingang D des zweiten D-Flip-Flops IC2 sowie ein PRESSED-Eingang des Prozessors CPU sind jeweils über eine Leitung, welche zwischen dem invertierenden Schmitt-Trigger IC5 und dem Widerstand R6 abzweigt, mit dem Taster TA1 verbunden. Der Takteingang Clk des zweiten D-Flip-Flops IC2 ist mit einem RESET_n-Ausgang des Prozessors CPU verbunden.
Schließlich ist eine Starterschaltung vorgesehen, welche einen mit einem Anschluss mit Masse und mit einem anderen Anschluss über eine Diode D1 mit der Hilfsspannung verbundenen Kondensator C1, die Diode D1 und einen parallel zu der Diode D1 geschalteten Widerstand R3 aufweist. Der Knotenpunkt zwischen der Diode D1 und dem Kondensator C1 bzw. zwischen dem Widerstand R3 und dem Kondensator C1 ist mit dem Setzeingang SET_n des D-Flip-Flops IC1 verbunden.
Das D-Flip-Flop IC1 und das zweite D-Flip-Flop IC2 sind in einem gemeinsamen Gehäuse untergebracht und als ein 2-fach D-Flip-Flop ausgebildet. Die invertierenden Schmitt-Trigger IC3, IC4, IC5 und IC6 sind ebenfalls in einem gemeinsamen Gehäuse untergebracht und als ein 4-fach Operationsverstärker ausgebildet.
Nachfolgend wird die Funktionsweise der erfindungsgemäßen Schaltung beschrieben.
Das Netzgerät N liefert über den Ausgang VCC_S eine Hilfsspannung an die erfindungsgemäße Schaltung, wobei die Hilfsspannung auch dann anliegt, wenn der Ausgang VCC des Netzgeräts N für die Hauptspannung abgeschaltet ist.
Einschalten:
Die Vorrichtung, beispielsweise die Ladenwaage, die Selbstbedienungswaage oder das Kassenterminals, ist am Netz, jedoch ausgeschaltet, d. h. das D-Flip-Flop IC1 ist gelöscht.
Der Bediener der Vorrichtung drückt den Taster TA1. Das Signal des Tasters TA1 geht auf die Schaltung und wird über den Widerstand R1 und den Kondensator C2 entprellt. Über den invertierenden Schmitt-Trigger IC3 bekommt das noch gelöschte D-Flip-Flop IC1 ein Taktsignal, das D-Flip-Flop IC1 wird gesetzt (PS_ON wird aktiv) und das Netzgerät N schaltet ein.
Sind alle Versorgungsspannungen stabil, wird das Reset-Signal RESET_n des Prozessors CPU weggenommen und der Zustand des Tasters TA1 ("gedrückt", Signal PRESSSD ist aktiv) wird in dem D-Flip-Flop IC2 gespeichert.
Der Prozessor CPU läuft jetzt los und beginnt mit der Ausführung der Initialisierungssoftware. Die Software stellt durch Auslesen des D-Flip-Flops IC2 über das Signal PRESSED_L fest, dass bei Wegnahme des Reset-Signals RESET_n der Taster TA1 gedrückt war und die Vorrichtung wird normal gestartet.
Im Normalbetrieb, d. h. wenn die Software im Gerät geladen und die Konsistenz der nicht-flüchtigen Daten erforderlich ist, setzt die Software den Ausgang LOCK des Prozessors CPU auf "1". Damit wird über den invertie renden Schmitt-Trigger IC4 das Signal des invertierenden Schmitt-Triggers IC3 verriegelt (wired-AND). Das Tastersignal des Tasters TA1 kann über den invertierenden Schmitt-Trigger IC3 somit keinen Takt mehr an dem D-Flip-Flop IC1 auslösen, d. h. der Taster TA1 ist jetzt verriegelt.
Wird der Ausgang LOCK von der Software nicht auf "1" gesetzt, dann kann der Bediener die Vorrichtung über den Taster TA1 sofort "hart" ausschalten. Damit ist es möglich, die Vorrichtung mit dem Taster TA1 abzuschalten, wenn keine Software, noch keine Software oder eine nicht lauffähige Software geladen wurde.
Ausschalten (Normalbetrieb):
Der Bediener der Vorrichtung drückt den Taster TA1. Da zuvor der Ausgang LOCK von der Software auf "1" gesetzt wurde, wird über den invertierenden Schmitt-Trigger IC4 der Takt zu dem D-Flip-Flop IC1 verriegelt, d. h. das Flip-Flop IC1 toggelt nicht und PS_ON bleibt aktiv.
Die Schaltung signalisiert dem Prozessor CPU auf der Leitung PRESSSD der Tastendruck. Der Prozessor CPU liest den Eingang PRESSSD (Interrupt oder Polling) und sichert die Daten. Anschließend setzt der Prozessor CPU den Ausgang PWR_OFF, so dass der Kondensator C3 über die Diode D4 "schnell" geladen wird. Dadurch wird das D-Flip-Flop IC1 über den invertierenden Schmitt-Trigger IC6 asynchron gelöscht. PS_ON wird passiv und das Netzgerät schaltet ab.
Ausschalten (Prozessor reagiert nicht mehr):
Der Bediener der Vorrichtung drückt den Taster TA1. Die Schaltung signalisiert dem Prozessor CPU über das Signal PRESSSD den Tastendruck. Falls der Prozessor CPU nicht mehr reagiert, z. B. bei einem Absturz der Software, wird das Netzgerät N nicht abgeschaltet.
Solange der Taster TA1 gedrückt gehalten wird, wird der Kondensator C3 über den Widerstand R6 "langsam" aufgeladen (RC-Glied), beispielsweise mit einer Zeitkonstanten von 5 Sekunden. Erreicht die Spannung an dem Kondensator C3 den Wert der Schwellspannung des Eingangs des invertierenden Schmitt-Triggers IC6, dann wird das D-Flip-Flop IC1 asynchron gelöscht und das Netzgerät N schaltet ab.
Anlegen/Rückkehr der Netzspannung:
Nach dem Anlegen der Netzspannung bzw. nach einer Rückkehr der Hilfsspannung nach einem Netzausfall wird das D-Flip-Flop IC1 über die Starterschaltung aus der Diode D1, dem Widerstand R3 und dem Kondensator C1 über das Signal INIT_n asynchron gesetzt. Die Schaltung schaltet das Netzgerät N ein.
Sind alle Versorgungsspannungen stabil, wird das Reset-Signal RESET_n des Prozessors CPU weggenommen und der Zustand des Tasters TA1 ("nicht gedrückt", da der Kondensator C2 noch entladen ist, d. h. PRESSSD = 0) wird in dem D-Flip-Flop IC2 der Schaltung gespeichert. Der Prozessor CPU läuft los und beginnt mit der Ausführung der Initialisierungssoftware.
Die Software stellt durch Auslesen des Flip-Flops IC2 über den Eingang PRESSED_L fest, dass bei Wegnahme des Reset-Signals RESET_n der Taster TA1 nicht gedrückt war. Abhängig davon, wie die Vorrichtung nach einem Netzausfall reagieren soll, startet die Software die Vorrichtung oder schaltet die Vorrichtung über den Ausgang PWR_OFF sofort wieder aus.

C1: Kondensator
C2: Kondensator für Entprellschaltung
C3: Kondensator für Knotenpunkt K
CPU: Prozessor
D1: Diode
D3: Diode
D4: Diode
IC1: D-Flip-Flop
IC2: D-Flip-Flop
IC3: invertierender Schmitt-Trigger
IC4: invertierender Schmitt-Trigger
IC5: invertierender Schmitt-Trigger
IC6: invertierender Schmitt-Trigger
K: Knotenpunkt
N: Netzgerät
R1: Pull-up Widerstand
R2: Kollektor-Widerstand
R3: Widerstand
R4: Kollektor-Widerstand
R5: Kollektor-Widerstand
R6: Widerstand
R7: Widerstand
TA1: Taster

Claims

Schaltung zur Steuerung des Ein- und Ausschaltens einer ein Netzgerät (N) und einen Prozessor (CPU) aufweisenden elektrisch betreibbaren Vorrichtung, insbesondere einer Vorrichtung zum Abwickeln eines Verkaufsvorgangs, wobei die Schaltung mit einer Hilfsspannung des Netzgeräts (N) betreibbar ist und aus einer Vielzahl diskreter Bauelemente aufgebaut ist, mit einem setz- und rücksetzbaren digitalen Signalspeicher (IC1), insbesondere einem Flip-Flop, welcher einen Ausgang (Q) zur Steuerung des Netzgeräts (N) aufweist, mit einem mit dem digitalen Signalspeicher (IC1) verbundenen Schaltmittel, insbesondere einem Taster (TA1), und mit einer von dem Prozessor (CPU) steuerbaren Verriegelungseinrichtung (IC3, IC4, R2), welche dazu ausgelegt ist, die Übermittlung eines Schaltsignals von dem Schaltmittel (TA1) an den digitalen Signalspeicher (IC1) wahlweise zu erlauben oder zu unterbinden.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass der digitale Signalspeicher (IC1) über einen Takteingang (Clk) mit dem Schaltmittel (TA1) verbunden und/oder als ein D-Flip-Flop mit einem Takteingang (Clk) und einem Dateneingang (D) ausgebildet ist.
Schaltung nach Anspruch 2, dadurch gekennzeichnet, dass das D-Flip-Flop (IC1) einen invertierten Ausgang (Q_n) um fasst, welcher auf den Dateneingang (D) des D-Flip-Flop (IC1) rückgekoppelt ist.
Schaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass das D-Flip-Flop (IC1) zusätzlich einen Setzeingang (SET_n) und einen Rücksetzeingang (CLR_n) aufweist.
Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Verriegelungseinrichtung (IC3, IC4, R2) als eine Logik-Schaltung, insbesondere ein AND-Gatter, mit einem ersten Eingang, einem zweiten Eingang und einem Ausgang ausgebildet ist, wobei der erste Eingang mit dem Schaltmittel (TA1) und der zweite Ausgang mit dem digitalen Signalspeicher (IC1) verbunden ist, und wobei der zweite Eingang mit dem Prozessor (CPU) verbindbar ist.
Schaltung nach Anspruch 5, dadurch gekennzeichnet, dass das AND-Gatter als wired-AND ausgebildet ist und/oder zwei Inverter (IC3, IC4) vorzugsweise mit Open-Collector-Ausgang und/oder insbesondere invertierende Komparatoren (IC3, IC4) vorzugsweise mit Hysterese und/oder Open-Collector-Ausgang umfasst.
Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zum Rücksetzen des digitalen Signalspeichers (IC1) ein mit dem digitalen Signalspeicher (IC1) verbundener Knotenpunkt (K) vorgesehen ist, wobei Mittel (C3, D4, R7; C3, D3, R6, R7) vorgesehen sind, durch die der Knotenpunkt (K) auf ein das Rücksetzen des digitalen Signalspeichers (IC1) auslösendes Potential ziehbar ist.
Schaltung nach Anspruch 7, dadurch gekennzeichnet, dass der Knotenpunkt (K) über einen Rücksetzeingang (CLR_n) mit dem digitalen Signalspeicher (IC1) verbunden ist.
Schaltung nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Mittel (C3, D4, R7; C3, D3, R6, R7) einen aufladbaren Kondensator (C3) umfassen.
Schaltung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die Mittel mit dem Prozessor (CPU) verbindbare Rücksetzmittel (C3, D4, R7) und/oder mit dem Schaltmittel (TA1) verbundene Rücksetzmittel (C3, D3, R6, R7) umfassen.
Schaltung nach den Anspruch 10, dadurch gekennzeichnet, dass die mit dem Schaltmittel (TA1) verbundenen Rücksetzmittel (C3, D3, R6, R7) eine größere Zeitkonstante aufweisen, um den Knotenpunkt (K) auf das auslösende Potential zu ziehen und/oder um einen mit dem Knotenpunkt (K) verbundenen Kondensator (C3) zu laden, als die mit dem Prozessor (CPU) verbindbaren Rücksetzmittel (C3, D4, R7).
Schaltung nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die verschiedenen Rücksetzmittel (C3, D4, R7; C3, D3, R6, R7) einen gemeinsamen Kondensator (C3) aufweisen.
Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zur Speicherung des zu einem bestimmten Zeitpunkt vorliegenden Schaltzustands des Schaltmittels (TA1) ein mit dem Schaltmittel (TA1) verbundener zweiter digitaler Signalspeicher (IC2), insbesondere ein zweites Flip-Flop, vorgesehen ist, der einen Ausgang (Q) aufweist, durch welchen der Schaltzustand an den Prozessor (CPU) übermittelbar ist, wobei der Zeitpunkt, zu welchem der Schaltzustand des Schaltmittels (TA1) gespeichert wird, durch den Prozessor (CPU) steuerbar ist.
Schaltung nach Anspruch 13, dadurch gekennzeichnet, dass der zweite digitale Signalspeicher (IC2) über einen Dateneingang (D) mit dem Schaltmittel (TA1) verbunden und/oder als ein D-Flip-Flop ausgebildet ist.
Schaltung nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass der digitale Signalspeicher (IC1) und der zweite digitale Signalspeicher (IC2) in einem gemeinsamen Gehäuse untergebracht sind.
Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zumindest einem der Eingänge des digitalen Signalspeichers (IC1) und/oder eines zweiten digitalen Signalspeichers (IC2) ein Inverter (IC3, IC4, IC5, IC6) und/oder insbesondere invertierender Komparator (IC3, IC4, IC5, IC6) vorzugsweise mit Hysterese vorgeschaltet ist.
Schaltung nach Anspruch 16, dadurch gekennzeichnet, dass mehrere Inverter (IC3, IC4, IC5, IC6) und/oder Komparatoren (IC3, IC4, IC5, IC6) in einem gemeinsamen Gehäuse untergebracht sind.
Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Starterschaltung (C1, D1, R3) zum Setzen des digitalen Signalspeichers (IC1) nach dem Anlegen der Hilfsspannung vorgesehen ist.
Schaltung nach Anspruch 18, dadurch gekennzeichnet, dass die Starterschaltung (C1, D1, R3), insbesondere ein über die Hilfsspannung aufladbarer Kondensator (C1) der Starterschaltung, mit einem Setzeingang (SET_n) des digitalen Signalspeichers (IC1) verbunden ist.
Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Entprellschaltung (R1, C2) für das Schaltmittel (TA1) vorgesehen ist.
Elektrisch betreibbare Vorrichtung, insbesondere Vorrichtung zum Abwickeln eines Verkaufsvorgangs, beispielsweise Ladenwaage, Selbstbedienungswaage oder Kassenterminal, mit einem Netzgerät (N), einem Prozessor (CPU) und einer Schaltung nach einem der vorstehenden Ansprüche.
Vorrichtung nach Anspruch 21, dadurch gekennzeichnet, dass das Netzgerät (N) einen mit der Schaltung verbundenen Ausgang (VCC_S) für die Hilfsspannung, einen mit dem Prozessor (CPU) verbundenen Ausgang (VCC) für eine Hauptspannung und einen mit dem Ausgang (Q) des digitalen Signalspeichers (IC1) verbundenen Eingang (PS_ON) zur Aktivierung des Ausgangs (VCC) für die Hauptspannung umfasst.
Vorrichtung nach Anspruch 21 oder 22, dadurch gekennzeichnet, dass der Prozessor (CPU) einen mit einem Ausgang (VCC) des Netzgeräts (N) für die Hauptspannung verbundenen Eingang (VCC), einen mit einer Verriegelungseinrichtung (IC3, IC4, R2) verbundenen Ausgang (LOCK), einen mit dem Schaltmittel (TA1) verbundenen Eingang (PRESSSD), einen mit einem Ausgang (Q) eines zweiten digitalen Signalspeichers (IC2) verbundenen Eingang (PRESSED_L), einen mit einem Takteingang (Clk) des zweiten digitalen Signalspeichers (IC2) verbundenen Ausgang (RESET_n), und/oder einen mit einem Rücksetzeingang (CLR_n) des digitalen Signalspeichers (IC1) verbundenen Ausgangs (PWR_OFF) umfasst.