-
Die
Erfindung betrifft ein Verfahren zum Entwerfen des Layouts eines
integrierten Schaltkreises. Ferner betrifft die Erfindung Computerprogrammprodukte,
Datenträger
und Computersysteme, die es ermöglichen,
das Verfahren zum Entwerfen des Layouts eines integrierten Schaltkreises
auszuführen.
-
Beim
Erstellen des Layouts eines integrierten Schaltkreises wird üblicherweise
eine Abfolge wohldefinierter Arbeitsschritte durchlaufen mit dem Ziel,
eine grafische Repräsentation
einer elektronischen Schaltung, die der späteren tatsächlichen Anordnung der Schaltung
auf dem Halbleitersubstrat entspricht, zu entwerfen. Dies kann beispielsweise das
Erstellen eines logischen Schaltungskonzepts, das Definieren der
Bauteile und deren Verknüpfung sowie
das Bestimmen von Positionierung und Verdrahtung der Bauelemente
beinhalten. Da in integrierten Schaltungen regelmäßig vielfach
wiederkehrende Elemente auftreten, wird beim Entwerfen des Layouts
oftmals auf vordefinierte Bausteine zurückgegriffen. Diese Bausteine
werden beim Entwerfen des Schaltkreises grafisch durch Zellen repräsentiert. Die
Zellen werden in der Fachliteratur auch häufig als Standardzellen bezeichnet
und können
in maschinenlesbaren Zellbibliotheken abgelegt werden.
-
Vor
diesem Hintergrund werden Verfahren gemäß den unabhängigen Ansprüchen 1,
12 und 23 sowie Vorrichtungen gemäß den unabhängigen Ansprüchen 30
bis 33 angegeben. Vorteilhafte Weiterbildungen und Ausgestaltungen
sind in den Unteransprüchen
angegeben.
-
Gemäß einer
Ausgestaltung werden bei einem Verfahren zum Entwerfen des Layouts
eines integrierten Schaltkreises Zellen bereitgestellt, deren maximale
Ausdehnungen in einer ersten Richtung gleich sind. Eine äußere Begrenzungslinie
mindestens einer ersten Zelle der bereitgestellten Zellen weist
die Form eines Polygons mit mindestens fünf Eckpunkten auf. Die bereitgestellten
Zellen werden zum Erstellen des Layouts platziert.
-
Gemäß einer
weiteren Ausgestaltung werden bei einem Verfahren zum Entwerfen
des Layouts eines integrierten Schaltkreises Zellen bereitgestellt, deren
maximale Ausdehnungen in einer ersten Richtung gleich sind. Mindestens
eine erste Zelle der bereitgestellten Zellen weist in einer zur
ersten Richtung senkrechten zweiten Richtung mindestens zwei unterschiedliche
Ausdehnungen auf. Die bereitgestellten Zellen werden zum Erstellen
des Layouts platziert.
-
Gemäß einer
weiteren Ausgestaltung werden bei einem Verfahren zum Entwerfen
des Layouts eines integrierten Schaltkreises Zellen bereitgestellt. Die äußere Begrenzungslinie
mindestens einer ersten Zelle der bereitgestellten Zellen hat die
Form eines Polygons und weist an mindestens einem ersten Eckpunkt
des Polygons einen ersten Winkel auf, der ungleich 90° ist. Die
bereitgestellten Zellen werden zum Erstellen des Layouts platziert.
-
Gemäß einer
weiteren Ausgestaltung werden die Verfahren zum Entwerfen des Layouts
eines integrierten Schaltkreises in Computerprogrammprodukte integriert
und beispielsweise auf einem Datenträger gespeichert. Die Verfahren
können
z. B. von einem Computersystem ausgeführt werden.
-
Die
Erfindung wird nachfolgend in beispielhafter Weise unter Bezugnahme
auf die Zeichnungen näher
erläutert.
In diesen zeigen:
-
1A eine
schematische Darstellung von Zellen mit unterschiedlich geformten äußeren Begrenzungslinien;
-
1B eine
schematische Darstellung einer Anordnung der in 1A gezeigten
Zellen in einer Reihe;
-
2 eine
schematische Darstellung mehrerer Zellreihen;
-
3A eine
schematische Darstellung zweier, in CMOS-Technologie ausgeführter L-förmiger Zellen;
-
3B eine
schematische Darstellung einer Gruppierung der in 3A gezeigten
Zellen;
-
4A eine
schematische Darstellung von weiteren Zellen mit unterschiedlich
geformten äußeren Begrenzungslinien;
-
4B eine
schematische Darstellung einer Anordnung der in 4A gezeigten
Zellen in einer Reihe;
-
4C eine
schematische Darstellung einer weiteren Anordnung der in 4A gezeigten
Zellen in einer Reihe;
-
5 eine
schematische Darstellung mehrerer Zellreihen; und
-
6 eine
schematische Darstellung von weiteren Zellen mit unterschiedlich
geformten äußeren Begrenzungslinien.
-
Im
Folgenden werden Verfahren zum Entwerfen des Layouts eines integrierten
Schaltkreises beispielhaft dargestellt.
-
In 1A sind
als Ausführungsbeispiel
der Erfindung die äußeren Begrenzungslinien
mehrerer Zellen 1 bis 5 schematisch dargestellt.
Die Zellen 1 bis 5 repräsentieren vordefinierte Logik-Bausteine, aus
denen ein integrierter Schaltkreis aufgebaut werden kann. Die Zellen 1 bis 5 weisen
in einer Richtung 10 eine gleiche maximale Ausdehnung auf.
Die maximale Ausdehnung der Zellen 1 bis 5 in
einer zur Richtung 10 senkrechten Richtung 11 unterliegt
keinerlei Beschränkungen
und kann von Zelle zu Zelle und auch innerhalb einer Zelle variieren.
-
Die
Zellen 1 und 2 sind rechteckförmige Zellen, die sich durch
ihre Ausdehnungen in der Richtung 11 unterscheiden. Die
Ausdehnung der Zellen 1 und 2 in Richtung 11 ist
dabei für
jede der beiden Zellen 1 und 2 konstant. Die äußeren Begrenzungslinien der
Zellen 1 und 2 sind Polygone mit vier Eckpunkten und
jeweils rechten Winkeln zwischen den die Eckpunkte verbindenden
Geraden.
-
Die äußeren Begrenzungslinien
der Zellen 3 bis 5 stellen Polygone mit mehr als
vier Eckpunkten dar. Die Zellen 3 und 5 haben
jeweils sechs Eckpunkte, die Zelle 4 hat acht Eckpunkte.
Jede der Zellen 3 bis 5 hat mindestens zwei verschiedene
Ausdehnungen in Richtung 11 und damit auch verschiedene Ausdehnungen
in Richtung 10. Die maximale Ausdehnung in Richtung 10 ist
jedoch für
alle Zellen 3 bis 5 gleich. Beispielsweise können die
Zellen wie die Zellen 3 und 5 L-förmig oder
wie die Zelle 4 T-förmig ausgestaltet
sein.
-
Die
in 1A dargestellten äußeren Begrenzungslinien der
Zellen 1 bis 5 stellen nur eine beispielhafte
Auswahl der möglichen äußeren Zellformen
dar. Die Zellen müssen
insbesondere nicht notwendigerweise symmetrisch sein oder rechtwinklige
Ecken aufweisen oder auf lediglich zwei unterschiedliche Ausdehnungen
in Richtung 11 beschränkt
sein.
-
Die
Zellen 1 bis 5 können beispielsweise zum Entwerfen
des Layouts von integrierten Schaltkreisen verwendet werden. Gemäß einem
Ausführungsbeispiel
werden die Zellen 1 bis 5 zunächst bereitgestellt (vgl. 1A)
und anschließend
zum Erstellen des Layouts platziert. Beispielhaft ist eine solche
Platzierung der Zellen 1 bis 5 in 1B dargestellt,
wobei die Zellen 1 bis 5 entlang der Richtung 11 in
einer Reihe angeordnet werden.
-
Aufgrund
der nicht rechteckförmigen
Begrenzungslinien der Zellen 3 bis 5 kann vorgesehen sein,
dass diese Zellen, wie dies in 1B am
Beispiel der Zellen 3 und 5 dargestellt ist, ineinander
eingreifen, d. h. zusammen geschoben sind und dadurch verzahnen.
Durch das Zusammenschieben benachbarter Zellen der Form 3 bis 5 kann
die für
die Realisierung des integrierten Schaltkreises benötigte Fläche reduziert
werden.
-
Des
Weiteren ist in 1B am Beispiel der benachbarten
Zellen 1 und 3 gezeigt, dass durch eine Aneinanderreihung
zweier Zellen, von denen mindestens eine Zelle nicht rechteckförmig ist,
ein Freiraum 12 entstehen kann. Der Freiraum 12 ist
in 1B schraffiert dargestellt. Der Freiraum 12 kann beispielsweise
für weitere
Bauelemente 13 oder andere physikalische Strukturen genutzt
werden. Derartige Bauelemente 13 können z. B. Wannenkontakte,
Dioden zur Vermeidung von Prozess- Antennen-Effekten oder kapazitive Füllstrukturen
sein. Wannenkontakte und Dioden zur Vermeidung von Prozess-Antennen-Effekten sind Strukturen,
die regelmäßig in integrierten
Schaltkreisen verwendet werden, und die beispielsweise auch die
Schaltungsgröße beeinflussen.
Die Verwendung von nicht-rechteckförmigen Zellen
trägt dazu
bei, dass zwischen den Zellen vermehrt Freiräume 12 entstehen,
wodurch sich die Zahl der Platzierungsmöglichkeiten für die Bauelemente 13,
insbesondere für
die angesprochenen Dioden, erhöht.
Die in 1B dargestellte Anordnung weist
weitere Freiräume
zwischen den nebeneinander angeordneten Zellen 5, 4 und 1 auf.
-
Gemäß einem
weiteren Ausführungsbeispiel der
Erfindung beinhaltet ein Verfahren neben den in den 1A und 1B dargestellten
Schritten weitere Schritte zum Entwerfen des Layouts eines integrierten
Schaltkreises. Zu diesen Schritten zählen beispielsweise die Beschreibung
eines gedanklichen Schaltungskonzepts in einer geeigneten Hardware-Beschreibungssprache,
wie beispielsweise VHDL (Very High Speed Hardware Description Language);
die Synthese eines logischen Schaltungs-Designs, beispielsweise
durch das Erstellen einer synthetisierten Netzliste, die eine Beschreibung der
für die
Schaltung notwendigen Bausteine sowie deren logische Verknüpfung enthält; und
das Ermitteln der Positionierung sowie der Verdrahtung der Bausteine
auf dem Halbleitersubstrat. In mehreren Zwischenschritten kann das
entwickelte Layout darüber
hinaus auf die an die Schaltung gestellten Anforderungen hin geprüft und gegebenenfalls
modifiziert werden.
-
Die
Verfahren lassen sich in automatisierte Verfahren und Verfahren
mit manuellen Eingriffen unterteilen. Im Full Custom Chip Layout
werden die Bauelemente beispielsweise manuell platziert und dimensioniert,
im Semi Custom Chip Layout hingegen werden die Bauelemente automatisch
platziert und dimensioniert.
-
Sich
in einem integrierten Schaltkreis mehrfach wiederholende Bauteile,
wie beispielsweise AND-, NAND-, OR- oder NOR-Gatter, Invertierer oder Flip-Flops,
können
in Form vordefinierter, optimierter Zellen, wie beispielsweise den
in 1A dargestellten Zellen 1 bis 5,
realisiert werden. Die Zellen können
in verschiedenen Ausgestaltungen und Dimensionierungen, z. B. in
verschiedenen Leistungsstufen, vorliegen und müssen zum Erstellen des Layouts
des integrierten Schaltkreises platziert werden. Eine Standardisierung
der Form dieser Zellen, beispielsweise definiert durch deren äußere Begrenzungslinien,
kann die Platzierung sowie die Verdrahtung der Zellen erleichtern.
So können
die Zellen beispielsweise aufgrund ihrer in Richtung 10 gleichen maximalen
Ausdehnung in Reihen angeordnet werden und an ihren oberen und/oder
unteren Randbereichen an gemeinsame, entlang den Reihen verlaufende
Versorgungsspannungsleitungen angeschlossen werden. Da die Ausdehnung
der Zellen in der zur Richtung 10 senkrechten Richtung 11 nicht
beschränkt
ist, können
die Zellen in Richtung 11 verschiedene maximale Ausdehnungen
annehmen, sodass beispielsweise unterschiedlich dimensionierte und
damit in Richtung 11 unterschiedlich ausgedehnte Zellen
verwendet werden können.
Vorhandene Zellen können
in Bibliotheken zusammengefasst werden, aus denen beispielsweise
bei der Synthetisierung der Netzliste manuell oder automatisch passende
Zellen ausgewählt
werden.
-
In 2 ist
als weiteres Ausführungsbeispiel der
Erfindung gezeigt, dass die aus 1A bekannten
Zellen 1 bis 5 in mehreren Reihen 20, 21, 22 angeordnet
werden können,
wobei die Reihen 20 bis 22 entlang der Richtung 11 ausgerichtet
sind. Zur Spannungs- und Stromversorgung der durch die Zellen repräsentierten
Schaltungen wird eine Versorgungsspannung bereitgestellt, die der
Potentialdifferenz zwischen einem Versorgungspotential VDD und einem
Massepotential VSS ent spricht. Zwischen den Reihen 20 bis 22 sind
Leitungen angeordnet, die jeweils abwechselnd mit dem Versorgungspotential VDD
und dem Massepotential VSS beaufschlagt sind. Somit werden durch
jeweils eine Leitung die Zellen der beiden an die jeweilige Leitung
angrenzenden Reihen mit dem Versorgungspotential VDD bzw. dem Massepotential
VSS versorgt.
-
Aufgrund
der nicht notwendigerweise rechteckförmigen Ausgestaltung der äußeren Begrenzungslinie
einer Zelle können
die Eigenschaften der in der Zelle enthaltenen Bauelemente bzw.
Schaltungen besser berücksichtigt
werden als bei ausschließlich
rechteckförmigen
Zellen. Beispielsweise kann es aufgrund der Anzahl der in einer
Zelle enthaltenen P- und N-Kanal-Transistoren
vorteilhaft sein, für
die äußere Form
der Zelle kein Rechteck zu verwenden, sondern ein Polygon mit fünf oder
mehr Eckpunkten. Insbesondere kann die Zellform von dem Verhältnis der
Anzahl der P-Kanal-Transistoren zu der Anzahl der N-Kanal-Transistoren
abhängen
und kann je nach Zellfunktion und Zelltyp variieren, beispielsweise
aufgrund einer zellfunktionsbedingten Reihen- oder Parallelschaltung
von Transistoren oder aufgrund der gewünschten Zeitcharakteristik
bei Signalübergängen. Elektrisch
und/oder logisch funktionsgleiche Zellen können in mehreren geometrischen Ausgestaltungen
vorkommen, insbesondere kann eine Zelle sowohl in L-förmiger Ausgestaltung
als auch in T-förmiger
Ausgestaltung vorkommen.
-
In 3A ist
als Ausführungsbeispiel
der Erfindung das Layout von L-förmigen
Zellen 30 und 31 dargestellt. In der Richtung 10 ist
die Ausdehnung der Zellen 30 und 31 durch die
Leitungen für
das Versorgungspotential VDD und das Massepotential VSS begrenzt.
In Richtung 11 weisen die Zellen 30 und 31 jeweils
zwei unterschiedliche Breiten auf. Die Zellen 30 und 31 enthalten
in CMOS (Complementary Metal Oxide Semiconductor)-Technologie ausgeführte Schaltungen,
wobei die Zelle 30 eine NAND-Schaltung mit zwei Eingängen und
die Zelle 31 eine NOR-Schaltung mit zwei Eingängen beinhalten.
-
Da
die Leitfähigkeit
eines P-Kanal-Transistors um etwa die Hälfte schlechter ist als diejenige
eines N-Kanal-Transistors mit gleicher Geometrie, wird die Fläche von
P-Kanal-Transistoren
in der Regel doppelt so groß wie
die von N-Kanal-Transistoren ausgelegt,
um der grundsätzlich
schlechteren Leitfähigkeit
von Lochleitern entgegenzuwirken. Bei der NAND-Schaltung der Zelle 30 sind
zwei N-Kanal-Transistoren in Reihe geschaltet und mit zwei parallel
geschalteten P-Kanal-Transistoren
verbunden, wohingegen bei der NOR-Schaltung der Zelle 31 zwei
N-Kanal-Transistoren parallel geschaltet und zwei P-Kanal-Transistoren
in Reihe geschaltet sind. Damit bei der NOR-Schaltung durch die
P-Kanal-Transistoren im Wesentlichen der gleiche Strom wie durch
die N-Kanal-Transistoren fließen
kann, ist die Fläche
der P-Transistoren etwa vier mal so groß ausgestaltet wie die Fläche der
N-Kanal-Transistoren. Bei der NAND-Schaltung kann für P- und
N-Kanal-Transistoren in etwa die gleiche Fläche gewählt werden. Die unterschiedlichen
Flächenverhältnisse sind
aus 3A ersichtlich. Dort sind die Diffusionsgebiete
für die
P-Kanal-Transistoren mit den Bezugszeichen 32 und 34 gekennzeichnet
und die Diffusionsgebiete für
die N-Kanal-Transistoren mit den Bezugszeichen 33 und 35.
-
Würden für die in 3A gezeigten
NAND- und NOR-Schaltungen rechteckförmige Zellen verwendet, so
würden
aufgrund der Größe und Ausgestaltung
der Diffusionsgebiete 32 bis 35 ungenutzte Freiräume in den
Zellen entstehen. Demgegenüber ermöglicht es
die L-förmige
Ausgestaltung der Zellen 30 und 31, die Zellen 30 und 31 ineinander
zu schieben, wie dies beispielhaft in 3B gezeigt
ist, und dadurch Chipfläche
einzusparen. Des Weiteren können
durch die L-förmige
Ausgestaltung der Zellen 30 und 31 Freiräume außerhalb
der Zellen 30 oder 31 geschaffen werden, die für weitere
Bauelemente, wie z. B. das in 1B gezeigte
Bauelement 13, genutzt werden können.
-
Ein
weiterer mit der frei wählbaren
Zellgeometrie verbundener Vorteil ist, dass sich durch eine Änderung
der Geometrie der Zellen Parameter der von den Zellen umfassten
Schaltungen variieren lassen. Beispielsweise können die Signalübergänge von
0 nach 1 und von 1 nach 0 durch die Größe der Diffusionsgebiete beeinflusst
werden. Würde
beispielsweise bei der Zelle 30 das Diffusionsgebiet 32 derart
vergrößert, dass
seine Ausdehnung in der Richtung 11 der Ausdehnung des
Diffusionsgebiets 33 entsprechen würde, so würde dadurch der Schaltvorgang
von 0 nach 1 im Vergleich zu dem Schaltvorgang von l nach 0 schneller
ausgeführt
werden. In entsprechender Weise würde bei einer Vergrößerung des
Diffusionsgebiets 35 auf die Ausdehnung des Diffusionsgebiets 34 in
Richtung 11 die Geschwindigkeit des Schaltvorgangs der
NOR-Schaltung von 1 nach 0 gegenüber
dem Schaltvorgang von 0 nach 1 erhöht werden. Derartig unterschiedliche
Signalübergänge müssten durch
schaltungstechnische Maßnahmen
wieder ausgeglichen werden.
-
Des
Weiteren ist die nicht-rechteckförmige Ausgestaltung
der Zellen 30 und 31 in dem Sinne vorteilhaft,
dass sich für
jeweils einen der beiden Transistortypen tendenziell kleinere Transistorweiten ergeben,
wodurch Leckströme
verringert werden.
-
In 4A sind
als weiteres Ausführungsbeispiel
der Erfindung die äußeren Begrenzungslinien von
Zellen 40 bis 45 dargestellt. Die Zellen 40 bis 45 repräsentieren
Logik-Bausteine,
aus denen ein integrierter Schaltkreis aufgebaut sein kann. Die äußeren Begrenzungslinien
der Zellen 41 bis 45 sind Polygone. Die Polygone
der Zellen 41 bis 45 weisen jeweils mindestens
einen Eckpunkt auf, an welchem die äußeren Begrenzungslinien einen
Winkel 46 bzw. 47 bilden, der ungleich 90° ist.
-
In
dem vorliegenden Ausführungsbeispiel liegt
der Winkel 46 im Bereich von 90° bis 180°, insbesondere im Bereich von
120° bis
180° und
ist insbesondere 135° groß.
-
Der
Winkel 47 kann beispielsweise der Differenz des Winkels 46 zu
360° entsprechen.
Sofern darüber
hinaus die Winkel 46 und 47 auf gleicher Höhe entlang
der Richtung 10 angeordnet sind, „knicken" die Zellen auf gleicher Höhe ab, wie
dies bei den Zellen 41 bis 43 der Fall ist. In
diesem Fall lassen sich ferner die äußeren Begrenzungslinien der
Zellen 41 bis 43 in jeweils sechs Abschnitte untergliedern, wobei
jeweils zwei der sechs Abschnitte zueinander parallel verlaufen.
-
Die
Zellen 40 bis 45 können, wie in 4A dargestellt
ist, in der Richtung 10 alle die gleiche Höhe aufweisen,
müssen
dies aber nicht notwendigerweise.
-
In 4B und 4C ist
gezeigt, dass die Zellen 40 bis 45 in Reihen angeordnet
werden können.
Aufgrund der Ausgestaltung der Zellen 41 bis 45 können diese
so angeordnet werden, dass sie ineinander eingreifen, ohne dass
zwischen den Zellen 41 bis 45 Freiräume entstehen.
Die Zellen 40 bis 45 können aber auch so aneinander
gereiht werden, dass Freiräume 48 entstehen,
welche für
die Platzierung weiterer Bauelemente oder anderer physikalischer Strukturen
genutzt werden können.
-
Ferner
ist aus den 4B und 4C ersichtlich,
dass die Zellen 44 und 45, deren rechte Seite
jeweils keinen Knick aufweist, zum Abschluss einer Reihe verwendet
werden können.
Es ist auch denkbar, die Zellen 44 und 45 als
Bindeglied zwischen einem rechteckförmigen Teil einer Zellreihe und
einem nicht-rechteckförmigen
Teil der Zellreihe einzusetzen.
-
Zu
beachten ist des Weiteren, dass die Zellen 40 bis 45 auch
gespiegelt werden können.
Beispielhaft ist dies in 4C anhand
der Zelle 41 gezeigt, die an der Richtung 10 gespiegelt
worden ist.
-
Es
ist auch denkbar, die in 1 gezeigten Zellen 1 bis 5 mit
den Zellen 40 bis 45 in einer Reihe zu kombinieren.
-
In 5 ist
als weiteres Ausführungsbeispiel der
Erfindung gezeigt, dass die aus 4A bekannten
Zellen 40 bis 45 in mehreren Reihen 50, 51 und 52 angeordnet
werden können,
wobei die Reihen 50 bis 52 entlang der Richtung 11 ausgerichtet
sind. Zwischen den Reihen 50 bis 52 sind Leitungen
angeordnet, die jeweils abwechselnd mit dem Versorgungspotential
VDD und dem Massepotential VSS beaufschlagt sind. Somit werden durch
jeweils eine Leitung die Zellen der beiden an die jeweilige Leitung
angrenzenden Reihen mit dem Versorgungspotential VDD bzw. dem Massepotential
VSS versorgt.
-
In 6 sind
beispielhaft weitere Zellformen 60 bis 62 dargestellt.
Jede der Zellen 60 bis 62 zeigt im Vergleich zu
den Zellen 40 bis 45 eine Besonderheit. Bei der
Zelle 60 verläuft
kein Abschnitt ihrer äußeren Begrenzungslinie
parallel zu der Richtung 10. Bei der Zelle 61 ist
der „Knick" auf einer anderen Höhe als bei
den Zellen 41 bis 45 angeordnet. Bei der Zelle 62 ist
der obere Teil parallel zur Richtung 10 ausgerichtet, während der
untere Teil einen Winkel mit der Richtung 10 bildet.
-
Die
vorstehenden, anhand der 1 bis 6 beschriebenen
Verfahren zum Erstellen des Layouts eines integrierten Schaltkreises
können
beispielsweise in Computerprogrammprodukte integriert werden und
beispielsweise auf einem Datenträger ge speichert
werden. Zur Ausführung
der Verfahren kann beispielsweise ein Computersystem verwendet werden.