DE102006046371A1 - System und Verfahren zum Drosseln von Speicherleistungsverbrauch - Google Patents

System und Verfahren zum Drosseln von Speicherleistungsverbrauch Download PDF

Info

Publication number
DE102006046371A1
DE102006046371A1 DE102006046371A DE102006046371A DE102006046371A1 DE 102006046371 A1 DE102006046371 A1 DE 102006046371A1 DE 102006046371 A DE102006046371 A DE 102006046371A DE 102006046371 A DE102006046371 A DE 102006046371A DE 102006046371 A1 DE102006046371 A1 DE 102006046371A1
Authority
DE
Germany
Prior art keywords
memory
memory controller
power
throttle
throttle control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006046371A
Other languages
English (en)
Inventor
Breadley Dean Ft. Collins Winick
Shaun Lee Richardson Harris
Russ W. Ft. Collins Herrell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of DE102006046371A1 publication Critical patent/DE102006046371A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • G06F1/206Cooling means comprising thermal management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3275Power saving in memory, e.g. RAM, cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1016Performance improvement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1028Power efficiency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/50Control mechanisms for virtual memory, cache or TLB
    • G06F2212/502Control mechanisms for virtual memory, cache or TLB using adaptive policy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)

Abstract

Ein Leistungsdrosselverfahren und -system für eine Speichersteuerung in einem Computersystem, das ein Leistungsversorgungsmodul aufweist, das eine Mehrzahl von Massenleistungsversorgungen ("BPSs") umfasst, sind beschrieben. Bei einem Ausführungsbeispiel liefert jede der BPSs ein Statussignal an eine Leistungsausgabe-Überwachungseinrichtung, das einen Status derselben anzeigt. Ansprechend auf den Empfang der Statussignale bestimmt die Leistungsausgabe-Überwachungseinrichtung, ob eine Massenleistungsversorgungskapazität unter Systemleistungsanforderungen liegt. Ansprechend auf eine positive Bestimmung treibt die Leistungsausgabe-Überwachungseinrichtung ein Drosselsteuersignal an die Speichersteuerung auf einen Pegel, der einen Über-Schwellenwertzustand anzeigt.

Description

  • Querverweis zu verwandten Anmeldungen
  • Diese Anmeldung ist verwandt mit der U.S.-Patentanmeldung Nr. 11/115,675, eingereicht am 27. April 2005 mit dem Titel „POWER THROTTLING SYSTEM AND METHOD FOR A MEMORY CONTROLLER (Aktenzeichen Nr. 200313956-1); und der U.S.-Patentanmeldung Nr. ..., eingereicht am ..., mit dem Titel SYSTEM AND METHOD FOR THROTTLING MEMORY ACCESSES (Aktenzeichen Nr. 200503236-1), die hierin durch Bezugnahme in ihrer Gesamtheit aufgenommen sind.
  • Beschreibung
  • Einer der Hauptgründe für die schnelle Änderung und das schnelle Wachstum bei Computerleistungsanforderungen ist der Anstieg der Menge an Daten, die verarbeitet, gespeichert, gesendet und angezeigt werden. Als Folge sind die Leistungsanforderungen in den letzten Jahren sehr schnell gewachsen. Um den Anstieg bei der Leistungsdissipation aufgrund von erhöhter Frequenz und erhöhtem Gatterzählwert zu steuern, wurden Betriebsspannungen reduziert, da Leistung als Quadrat der Spannung skaliert, aber linear bezüglich der Frequenz skaliert. Die steigende Frequenznachfrage drückt die Spannungen proportional nach unten, um einen vernünftigen Leistungsdissipationspegel beizubehalten. Heutzutage ist das Zuführen dieser großen Menge an ultrareinem Strom bei niedrigen Spannungen mit sehr großem Einschwingverhalten zu einem Schlüsseltechnologieantrieb der Leistungsverwaltung in Computersystemen geworden.
  • Solche Leistungsversorgungsbelange haben eine besondere Bedeutung bei hochentwickelten Speicherentwürfen, die derzeit implementiert werden. Außerdem erfordern steigende Bus- und Verarbeitungsgeschwindigkeiten auch neuere Speicherarchitekturen, die verbesserte Leistung liefern durch steigende Taktfrequenzen und verfügbare Bandbreite. Aufgrund solcher ständig steigenden Leistungsanforderungen sind die Probleme des Leistungsverbrauchs und der Leistungsdissipation auf dem Gebiet des Computersystementwurfs jedoch noch kritischer geworden.
  • Es ist gut bekannt, dass ein Computersystemspeicher einen wesentlichen Teil des Gesamtleistungsverbrauchs des Computersystems ausmachen kann. Da die Leistungsmenge, die durch den Speicher verbraucht wird, ziemlich schwanken kann und unvorhersagbar sein kann, abhängig von dem Transaktionsdurchsatz, sind aktuelle Entwürfe typischerweise überversorgt bezüglich Leistungsversorgung, Kühlung, Leitungsleistung und dergleichen, um die potentielle Leistungsdissipation zu maximieren. Eine solche Überversorgung ist nicht nur ineffizient bezüglich Kosten, sondern wirkt auch als wesentliche Entwurfsbeschränkung für die Systemspeicherdichte.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Leistungsdrosselverfahren für eine Speichersteuerung, ein Leistungsdrosselsystem für eine Speichersteuerung sowie ein Computersystem mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch Verfahren gemäß Anspruch 1 oder 23, durch ein System gemäß Anspruch 10, 30 oder 37 sowie durch ein Computersystem gemäß Anspruch 19 gelöst.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend mit Bezugnahme auf beiliegende Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Blockdiagramm eines Ausführungsbeispiels eines beispielhaften Computersystems, bei dem ein Leistungsdrosselschema gemäß den Lehren der vorliegenden Offenbarung praktiziert werden kann;
  • 2 ein Blockdiagramm eines Leistungsverteilungssystems für ein Speichermodul gemäß einem Ausführungsbeispiel;
  • 3 ein Blockdiagramm einer beispielhaften Speichersteuerung und Speicherbankanordnung gemäß einem Ausführungsbeispiel;
  • 4 ein Blockdiagramm eines beispielhaften Leistungsdrosselsystems gemäß einem Ausführungsbeispiel;
  • 5 ein Flussdiagramm eines beispielhaften Leistungsdrosselverfahrens gemäß einem Ausführungsbeispiel; und
  • 6 ein Blockdiagramm eines alternativen Ausführungsbeispiels eines beispielhaften Computersystems, bei dem ein Leistungsdrosselschema gemäß den Lehren der vorliegenden Offenbarung praktiziert werden kann.
  • In den Zeichnungen sind gleiche oder ähnliche Elemente in den mehreren Ansichten derselben mit identischen Bezugszeichen bezeichnet, und die verschiedenen dargestellten Elemente sind nicht notwendigerweise maßstabsgerecht gezeichnet. Mit besonderer Bezugnahme auf 1 ist ein Blockdiagramm eines Ausführungsbeispiels eines beispielhaften Computersystems 100 dargestellt, bei dem ein Leistungsdrosselschema für eine oder mehrere Speichersteuerungen gemäß den Lehren der vorliegenden Offenbarung praktiziert werden kann. Wie es in 1 dargestellt ist, umfasst eine Speicher- und CPU-Anordnung 101 einen oder mehrere Prozessoren, z. B. CPU 102-1 bis CPU 102-4, die mit einem oder mehreren Eingabe-/Ausgabe-Adaptern („IOAs") 104-1, 104-2 gekoppelt sind, zum Ausführen von Eingabe- und Ausgabe-Operationen.
  • Jeder der Prozessoren ist auch mit Speichersteuerungen 106-1 bis 106-4 gekoppelt, die gut bekannte Speicherbetriebszyklen (wie z. B. Lesezyklen, Schreibzyklen, Bursttransaktionszyklen, usw.) an eine Anzahl von Speicherbänken 110 ausgeben. Es sollte klar sein, dass die Speicherbänke 110 aus Speichervorrichtungen bestehen können, die aus zumindest einem der Folgenden ausgewählt sind: dynamische Direktzugriffsspeicher- („DRAM") Vorrichtungen, statische Direktzugriffsspeicher- („SRAM") Vorrichtungen, Nur-Lese-Speicher- („ROM") Vorrichtungen, usw. Beispielsweise kann bei einer Konfiguration jede der Speicherbänke 110 als Doppel-Inline-Speichermodule („DIMMs") implementiert sein, die eine Mehrzahl von Doppeldatenraten- („DDR") DRAM-Vorrichtungen mit einer bestimmten Dichte, z. B. 256 Mb, 512 Mb, 1 Gb oder 2 Gb, usw. aufweisen. Außerdem können die Speichervorrichtungen von jedem bekannten oder bisher unbekannten DDR-Typ sein, z. B. DDR 2 (betreibbar mit 1,8 V), DDR 3 (betreibbar mit 1,35 V bis 1,5 V) und dergleichen. Ferner kann die DIMM-Konfiguration eines beispielhaften Speichermoduls ungepufferte DIMMs, registrierte DIMMs („RDIMMs") oder vollständig gepufferte DIMMs („FBDs") umfassen, und kann konfiguriert sein, um einen oder mehrere Ränge zu haben (z. B. 2, 4, 8 oder mehr).
  • Eine oder mehrere Instanzen eines Betriebssystems („OS") 103 sind in dem Computersystem 100 vorgesehen, zum Steuern der darin vorgesehenen Operationen. Fachleute auf dem Gebiet erkennen, dass das OS 103 jedes UNIX-basierte Betriebssystem umfassen kann wie z. B., HP-UX®, AIX®, Linux®, Solaris®, usw., oder andere Betriebssysteme, wie z. B. Microsoft® Windows®, Windows® Server, Windows® XP®/NT®, sowie das Macintosh® MacOS®-Betriebssystem. Außerdem sind eine oder mehrere Systemverwaltungssoftware- („SMS") Anwendungen 105 als Teil der Softwareumgebung des Computersystems 100 vorgesehen.
  • Bei einem in 1 dargestellten Ausführungsbeispiel umfasst ein Leistungsmodul 118 2N Wechselsignal/Gleichsig nal-Leistungsversorgungen, die hierin als Massenleistungsversorgungen („BPSs"; BPS = bulk power supply) bezeichnet werden, wobei N die minimale Anzahl von BPSs darstellt, die erforderlich sind, um das System 100 zu betreiben. Eine Hälfte der 2N BPSs, die in 1 durch eine BPS 120-0 dargestellt sind, ist mit einer ersten Wechselsignalleistungsquelle verbunden, die mit „AC0" bezeichnet ist, während die verbleibende Hälfte der BPSs, die in 1 durch BPS 120-1 dargestellt ist, mit einer zweiten Wechselsignalleistungsquelle verbunden ist, die als „AC1" bezeichnet ist. Die BPSs 120-0 und 120-1 liefern Gleichspannung über einen Gleichspannungsbus 122. Obwohl das Ausführungsbeispiel mit Bezugnahme auf eine 2N-Massenleistungsversorgungskonfiguration beschrieben ist, ist klar, dass dieselbe gleichermaßen anwendbar ist für andere Konfigurationen, einschließlich -1-, N-, und N+1-Konfigurationen sowie Doppelgitterkonfigurationen.
  • Wie es nachfolgend näher beschrieben ist, gibt zusätzlich jede der BPSs 120-0, 120-1 ihren Status (d. h. „gut" oder „fehlerhaft") an eine Leistungsausgabe-Überwachungseinrichtung 124 aus, die beispielsweise als ein Mikrocontroller, ein feldprogrammierbares Gatterarray („FPGA") oder ein Digitalsignalprozessor („DSP") implementiert sein kann. Die Leistungsausgabe-Überwachungseinrichtung 124 bestimmt, ob die Systemmassenleistungsversorgungskapazität unter die Lastanforderung gefallen ist. Falls nicht, tut die Leistungsausgabe-Überwachungseinrichtung 124 nichts; andernfalls treibt die Leistungsausgabe-Überwachungseinrichtung ein Drosselsteuersignal 125, das über einen Puffer 126 an die Drosselsteuerlogik 108-1 bis 108-4 jeder Speichersteuerung 106-1 bis 106-4 ausgegeben wird, auf einen Über-Schwellenwertzustand, der der Drosselsteuerlogik der Speichersteuerungen anzeigt, dass ein niedrigerer Drosselwert („TV"; TV = throttle value), wie nachfolgend beschrieben, ausgewählt werden muss, wodurch eine reduzierte Rate von Speicherbetriebszyklen an die Speicherbank 110 ausgegeben wird. Folglich verwendet die Speicherbank 110 weniger Leistung, wenn sie mit weniger Zyklen gedrosselt wird.
  • Wenn die Fehlerbedingung entfernt wurde und die Massenleistungsversorgungskapazität zu einem ausreichenden Pegel zurückgekehrt ist, bringt die Leistungsausgabe-Überwachungseinrichtung 124 das Drosselsteuersignal 125 zurück zu einem normalen Zustand, was der Drosselsteuerlogik der Speichersteuerungen anzeigt, dass ein höherer TV ausgewählt werden kann, wodurch Speicherbetriebszyklen häufiger ausgegeben werden. Unabhängig von einer bestimmten Speicherarchitektur, Dichte, Technologie und Konfiguration werden die Speicherbänke 110 durch ein oder mehrere Leistungsmodule, wie z. B. das Leistungsmodul 118, mit Leistung versorgt. Die Leistungsausgabe der Leistungsmodule variiert abhängig von der funktionalen und betriebsmäßigen Verwendung der Speicherbänke 110. Wie es hierin nachfolgend näher beschrieben wird, ist eine geeignete Drosselsteuerlogik 108-1 bis 108-4 in Zuordnung zu den Speichersteuerungen 106-1 bis 106-4 vorgesehen, zum Drosseln des Leistungsverbrauchs der Speicherbänke 110.
  • 2 stellt ein Blockdiagramm eines Leistungsverteilungssystems für ein Speichermodul 200 gemäß einem Ausführungsbeispiel dar. Eine oder mehrere Speichervorrichtungen 210-1 bis 210-Z sind als Teil des Speichermoduls 200 vorgesehen, die jede einen ersten Spannungsweg 208 empfangen, der typischerweise als ein Vdd-Weg bezeichnet wird, der mit Energie versorgt werden kann, um geeignete Spannungspegel zu erreichen, abhängig von dem Typ, der Funktionalität und dem Entwurf der Speichervorrichtungen, z. B. von etwa 0,5 V bis 3,5 V oder mehr.
  • Bei einem Ausführungsbeispiel kann zumindest ein eingebautes Spannungsreglermodul („VRM"; VRM = voltage regulator module) 202 als Teil des Speicherplatinenanordnungsmoduls 200 vorgesehen sein, zum Umwandeln eines extern gelieferten Spannungspegels, der an einem Externquellenweg 204 von einem Leistungsmodul verfügbar ist, zu einem geeigneten lokalen Spannungspegel, der den Vdd-Spannungsweg 208 mit Leistung versorgt. Vorzugsweise kann ein Hochfrequenzschaltspannungswandler, der in der Lage ist, eng gesteuerte Spannungspegel zu erzeugen, als das eingebaute VRM 202 implementiert werden. Beispielsweise können mehrphasige synchrone pulsbreiten-modulierte („PWM") Steuerungen, Niederabfall- („LDO") Steuerungen usw., die in der Lage sind, ungeregelte Versorgungsspannung über einen breiten Bereich anzunehmen, konfiguriert werden, um als eine lokale Spannungsversorgung für das Speichermodul 200 zu arbeiten.
  • Fachleute auf diesem Gebiet sollten bei Bezugnahme hierauf erkennen, dass, obwohl das Bereitstellen eines eng gesteuerten VRM als lokale Spannungsversorgung für platineninterne Leistungsanforderungen bei dem Leistungsversorgungsentwurf einer elektronischen Komponente, wie z. B. dem Speichermodul 200, eine Anzahl von Vorteilen bewirken kann, es sein kann, dass einige Entwürfe keine eingebauten VRMs umfassen. Es sollte jedoch klar sein, dass unabhängig davon, wie die Leistungsversorgung entworfen ist, das Speichermodul 200 äußerst variable Leistungsverbrauchspegel aufweisen kann, abhängig von der Speicherbetriebsaktivität.
  • 3 zeigt ein Blockdiagramm einer beispielhaften Speichersteuerung und einer Speicherbankanordnung 300 gemäß einem Ausführungsbeispiel. Eine Speichersteuerung 302, die die in 1 gezeigten Speichersteuerungen 106-1 bis 106-4 darstellt, ist wirksam, um eine bidirektionale Speicherverbindung 304 zu treiben, mit der eine Mehrzahl von Speicherplatinen 306-1 bis 306-M gekoppelt sind. Wie es durch die Speicherplatine 306-2 beispielhaft dargestellt ist, umfasst jede Speicherplatine acht DRAM-Vorrichtungen 312-1 bis 312-8. Die Speichersteuerung 302 ist wirksam, um eine Mehrzahl von Taktsignalen über einen Taktbus 316 zu den Speicherplatinen 306-1 bis 306-M zu treiben. Ein Systemverwaltungsbus („SM-Bus") 310 ist mit jeder der Speicherplatinen 306-1 bis 306-M gekoppelt. Obwohl dies in dieser Figur nicht explizit gezeigt ist, empfängt jede Speicherplatine auch einen Leistungsversorgungsweg zum Versorgen der DRAM-Komponenten in derselben mit Leistung. Bei einer Anordnung kann die Versorgungsspannung von der Speichersteuerung 302 oder von einer getrennten Spannungsquelle ausgegeben werden.
  • Ein Drosselsteuerlogikblock 303, der der Speichersteuerung 302 zugeordnet ist, umfasst eine Mehrzahl von Speicherelementen zum Speichern eines Satzes von geeigneten Drosselwerten (TVs) in derselben. Darstellend können die Speicherelemente aus Registern 305-1, 305-2 bestehen, zum Speichern von zumindest einem ersten bzw. einem zweiten Drosselwert. Der Drosselsteuerlogikblock 303 ist ansprechend auf ein Drosselsteuersignal 307 wirksam zum Auswählen eines bestimmten Drosselwerts, der bestimmt, ob Speicherbetriebszyklen durch die Speichersteuerung 302 mit einer reduzierten Rate oder einer erhöhten Rate an die Speicherplatinen 306-1 bis 306-M ausgegeben werden.
  • Ein Fachmann auf diesem Gebiet sollte erkennen, dass durch Liefern von mehr als zwei Drosselwerten ein Bereich von Leistungsdrosselverhalten für eine bestimmte Speichersteuerung implementiert werden kann, ohne ihre Taktquelle zu beeinträchtigen. Bei einer Implementierung entspricht eine niedrigere TV-Einstellung dem Ausgeben von weniger Speicherbetriebszyklen, und eine höhere TV-Einstellung entspricht dem Ausgeben von häufigeren Speicherbetriebszyklen. Wo zwei TVs vorgesehen sind, z. B. TV-1 und TV-2, die der Speichersteuerung 302 zugeordnet sind, kann das Drosselsteuersignal 307 in einen von zwei Zuständen platziert werden, die zwischen den beiden TV-Einstellungen auswählen können. Andererseits kann eine komplexere Auswahllogik implementiert werden zum Auswählen aus einem Bereich von TV-Einstellungen basierend auf einem oder mehreren Drosselsteuersignalen und zugeordneten Logikzuständen.
  • 4 zeigt ein Blockdiagramm eines beispielhaften Leistungsdrosselsystems 400 gemäß einem Ausführungsbeispiel, das in Multiprozessorumgebungen (wie z. B. dem in 1 gezeigten Computersystem 100) sowie auch in Einzelprozessorumgebungen implementiert sein kann. Ein Leistungsmodul 402 ist wirksam, um Leistung an eine oder mehrere Speicherbänke 110 zu liefern, die durch die Speichersteuerung 302 gesteuert werden. Eine Leistungsausgabe-Überwachungseinrichtung 404, die dem Leistungsmodul 402 zum Überwachen von Ausgabeleistung zugeordnet ist, ist wirksam, um das Drosselsteuersignal 307 zu der Speichersteuerung 302 zu treiben.
  • Wie es oben beschrieben wurde, falls die Überwachungseinrichtung 404 erfasst, dass die Kapazität des Leistungsmoduls unter die Lastanforderung gefallen ist, wird das Drosselsteuersignal 307 zu einem Über-Schwellenwertzustand getrieben, der wiederum der TV-Auswahllogik der Speichersteuerung 302 anzeigt, dass ein niedrigerer TV ausgewählt werden muss, wodurch eine reduzierte Rate von Speicherbetriebszyklen an die Speicherbank 110 ausgegeben wird. Folglich verbraucht die Speicherbank 110 weniger Leistung, wenn sie mit weniger Zyklen gedrosselt wird. Wenn die Kapazität des Leistungsmoduls zu einem ausreichenden Pegel zurückgekehrt ist, treibt die Leistungsausgabe-Überwachungseinrichtung 404 das Drosselsteuersignal 307 zu seinem ursprünglichen Zustand, d. h. normalen Stromzustand, wodurch es der Speichersteuerung 302 ermöglicht wird, unter Verwendung einer höheren TV-Einstellung zu drosseln, was dazu führt, dass Zyklen häufiger ausgegeben werden. Als Konsequenz werden sowohl Leistung als auch Leistungsfähigkeit der Speicherbank 110 erhöht.
  • Obwohl das Blockdiagramm des beispielhaften Leistungsdrosselsystems 400 mit einzelnen Blöcken gezeigt ist, sollte bei Bezugnahme hierauf klar sein, dass einige der Komponenten in einer einzigen Anordnung integriert sein können. Beispielsweise kann die Funktionalität der Leistungsausgabe-Überwachungseinrichtung 404 in dem Leistungsmodul 402 integriert sein, das wiederum als Teil einer Steuerplatine vorgesehen sein kann, die die Speichersteuerung 302 umfasst. Durch die Implementierung kann ein Differenzoperationsverstärker (op amp) oder ein widerstandsbasierter Stromsensor zum Überwachen der Ausgangsleistung verwendet werden. Außerdem können die TV-Einstellungen der Speichersteuerung 302 vorgesehen sein, um auf jeden gewünschten Leistungspegel programmierbar zu sein. Bei einem Ausführungsbeispiel sind die Inhalte der TV-Speicherelemente wirksam, um durch ein Betriebssystem konfiguriert zu werden, das auf dem Computersystem läuft. Bei einem anderen Ausführungsbeispiel sind die Inhalte der TV-Speicherelemente wirksam, um durch eine Systemverwaltungssoftwareanwendung konfiguriert zu werden. Bei noch einem weiteren Ausführungsbeispiel sind die Inhalte der TV-Speicherelemente wirksam, um durch einen Benutzer dynamisch konfiguriert zu werden. Falls beispielsweise die Gesamtsystemleistung über eine Zeitperiode zu hoch ist, können die TVs auf einen konstant niedrigen Wert eingestellt werden. Auf das Zurückkehren zu einem normaleren Leistungspegel hin können die TVs auf unterschiedliche Werte eingestellt werden, zum Drosseln bei veränderlichen Pegeln.
  • 5 ist ein Flussdiagramm eines beispielhaften Leistungsdrosselverfahrens gemäß einem Ausführungsbeispiel. Bei Block 502 bestimmt jede der 2N BPSs ihren Status (gut oder fehlerhaft). Jede BPS gibt dann ihren Status an die Leistungsausgabe-Überwachungseinrichtung aus (Block 504). Die Leistungsausgabe-Überwachungseinrichtung bestimmt, ob die Massenleistungsversorgungskapazität des Systems unter Systemanforderungen gefallen ist (Block 506). Falls bei einem Ausführungsbeispiel weniger als N + 1 der BPSs ordnungsgemäß funktionieren, wird bestimmt, dass die Massenleistungsversorgungskapazität des Systems unter die Systemanforderungen gefallen ist.
  • Falls die Massenleistungsversorgungskapazität nicht unter die Systemanforderungen gefallen ist, treibt die Leistungsausgabe-Überwachungseinrichtung das Drosselsteuersignal auf einen normalen Zustand (Block 508), ansprechend darauf drosselt die Speichersteuerung 302 Speicherzugriffe unter Verwendung einer höheren TV-Einstellung, was dazu führt, dass Speicherbetriebszyklen häufiger an den Speicher ausgegeben werden (Block 510). Falls die Massenleistungsversorgungskapazität des Systems unter die Nachfrage gefallen ist, treibt die Leistungsausgabe-Überwachungseinrichtung das Drosselsteuersignal auf einen Über-Schwellenwertzustand (Block 512). Ansprechend darauf drosselt die Speichersteuerung Speicherzugriffe unter Verwendung einer niedrigeren TV-Einstellung, was dazu führt, dass Speicherbetriebszyklen mit einer reduzierten Rate an den Speicher ausgegeben werden (Block 514). Es ist klar, dass der in 5 dargestellte Prozess periodisch wiederholt wird.
  • 6 zeigt ein Blockdiagramm eines alternativen Ausführungsbeispiels 600 eines beispielhaften Computersystems, bei dem ein Leistungsdrosselschema gemäß den Lehren der vorliegenden Offenbarung praktiziert werden kann. Insbesondere stellt das nachfolgend beschriebene alternative Ausführungsbeispiel eine Überwachung von Umgebungsbedingungen des Computersystems bereit, wie z. B. Lüfterbetrieb und Abdeckungsschalterzustand, wobei das Drosseln von Speicherzugriffen ansprechend auf eine Änderung bei den überwachten Umgebungsbedingungen initiiert wird, die zu einer erhöhten Speichervorrichtungsbetriebstemperatur führen würde. Insbesondere, wie es in 6 dargestellt ist, überwacht eine erste Überwachungsschaltung 602 einen Zustand einer ersten Umgebungsbedingung, z. B. einen oder mehrere Lüfter 604, und erzeugt ein erstes Steuersignal 605 an eine Systemverwaltungseinheit („SMU") 606, die beispielsweise einen Mikrocontroller, ein feldprogrammierbares Gatterarray (FPGA") oder einen Digitalsignalprozessor („DSP") umfasst, das den Zustand der Umgebungsbedingung (z. B. Lüfterbetrieb) anzeigt. Gleichartig dazu überwacht eine zweite Überwachungsschaltung 608 einen Zustand einer zweiten Umgebungsbedingung, z. B. eines Abdeckungsschalters 610, und erzeugt ein zweites Steuersignal 611 an die SMU 606, das den Zustand der zweiten Umgebungsbedingung anzeigt (z. B. ob die Abdeckung da oder weg ist). Obwohl nur zwei Umgebungsbedingungen als überwacht gezeigt sind, ist klar, dass jede Anzahl und Vielzahl solcher Bedingungen (beispielsweise Temperatur) überwacht werden können und auf dieselben reagiert werden kann, wie es hierin beschrieben ist. Die SMU 606 erzeugt ein Drosselsteuersignal 612, um die Steuerlogik 614 einer Speichersteuerung 616 zu drosseln, zum Steuern von einem oder mehreren DIMMs 618. Wie es oben beschrieben wurde, steuert der Zustand des Drosselsteuersignals 612 (d. h. „Über-Schwellenwert" oder „normal"), ob Speicherzugriffe gedrosselt werden.
  • Bei einem Ausführungsbeispiel treibt die SMU 606 ansprechend auf eine Änderung bei einer der überwachten Umgebungsbedingungen, die dazu führen würde, dass die Speichervorrichtungen bei einer höheren Temperatur arbeiten (z. B. Ausfall von einem oder mehreren der Lüfter 604, oder Entfernung der Abdeckung, wie es durch den Zustand des Abdeckungsschalters 610 angezeigt wird), wie es entweder durch das erste Steuersignal 605 von der ersten Überwachungsschaltung 604 oder das zweite Steuersignal 611 von der zweiten Überwachungsschaltung 608 angezeigt wird, das Drosselsteuersignal 612 zu einem Über-Schwellenwertzustand, was dazu führt, dass die Speicherzugriffe der DIMMs 618, die durch die Speichersteuerung gesteuert werden, auf ähnliche Weise gedrosselt werden, wie es oben in Verbindung mit 15 näher beschrieben ist. Gleichartig dazu führt die Korrektur aller überwachten Umgebungsbedingungen dazu, dass das Drosselsteuersignal 612 zu einem normalen Zustand zurückgebracht wird, was zu der Beendigung des Drosselns der Speicherzugriffe führt.
  • Basierend auf der vorhergehenden detaillierten Beschreibung sollte klar sein, dass eine Implementierung der hierin beschriebenen Ausführungsbeispiele somit ein technologieunabhängiges Leistungsdrosselschema für Speichersteuerungen liefert, die in jeder bekannten oder bisher unbekannten Computerumgebung angeordnet sind. Die Ausführungsbeispiele sollen flexibel genug sein, um schnell auf einen plötzlichen Leistungsanstieg zu antworten, so dass Leistungsversorgungsmodule nicht über-konzipiert werden müssen. Außerdem sind die Ausführungsbeispiele ausreichend anpassbar, da ziemlich genaue Leistungsbegrenzungen über einen großen Bereich eines Leistungsversorgungsspektrums ausgewählt werden können. Durch Drosseln von Leistungsversorgungsverbrauch in Echtzeit kann ein Computersystem entworfen werden, um eine wesentliche Menge an Leistung auf dynamische Weise zu dissipieren, so dass eine drastische Überversorgung bezüglich Leistungsversorgung, Kühlsystemen, Leitungsleistungsentwurf usw. vorteilhafterweise vermieden werden kann.
  • Obwohl die Erfindung mit Bezugnahme auf bestimmte beispielhafte Ausführungsbeispiele beschrieben wurde, ist es klar, dass die gezeigten und beschriebenen Formen der Erfindung nur als darstellend anzusehen sind. Folglich können verschiedene Änderungen, Substitutionen und Modifikationen realisiert werden, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen, wie er in den folgenden Ansprüchen beschrieben ist.

Claims (43)

  1. Leistungsdrosselverfahren für eine Speichersteuerung in einem Computersystem, das ein Leistungsversorgungsmodul umfasst, das eine Mehrzahl von Massenleistungsversorgungen („BPSs") umfasst, wobei das Verfahren folgende Schritte umfasst: Liefern (502) eines Statussignals durch jede der BPSs, das einen Status derselben anzeigt, an eine Leistungsausgabe-Überwachungseinrichtung; ansprechend auf den Empfang der Statussignale, Bestimmen (504, 506) durch die Leistungsausgabe-Überwachungseinrichtung, ob eine Gesamtmassenleistungsversorgungskapazität unter Systemleistungsanforderungen liegt; und ansprechend auf eine positive Bestimmung, Treiben (512) eines Drosselsteuersignals an die Speichersteuerung auf einen Pegel, der einen Über-Schwellenwertzustand anzeigt, durch die Leistungsausgabe-Überwachungseinrichtung.
  2. Leistungsdrosselverfahren für eine Speichersteuerung gemäß Anspruch 1, das ferner folgende Schritte umfasst: Liefern von zumindest einem ersten und zweiten Drosselwert (305-1, 305-2) in der Speichersteuerung (302), wobei der zumindest erste und zweite Drosselwert zum Steuern von Speicherbetriebszyklen dienen, die durch die Speichersteuerung an eine oder mehrere Speichervorrichtungen (110) ausgegeben werden; und ansprechend darauf, dass das Drosselsteuersignal auf einen Pegel getrieben wird, der einen Über-Schwellenwertzustand anzeigt, Auswählen (514) eines niedrigeren Werts des zumindest ersten und zweiten Drosselwerts durch die Speichersteuerung, wodurch die Speicherbetriebszyklen mit einer reduzierter Rate an die eine oder die mehreren Speichervorrichtungen ausgegeben werden.
  3. Leistungsdrosselverfahren für eine Speichersteuerung gemäß Anspruch 2, das ferner folgende Schritte umfasst: ansprechend auf eine negative Bestimmung, Treiben (508) des Drosselsteuersignals auf einen Pegel, der einen normalen Stromzustand anzeigt; und ansprechend darauf, dass das Drosselsteuersignal auf einen Pegel getrieben wird, der einen normalen Stromzustand anzeigt, Auswählen (510) eines höheren Werts des zumindest ersten und zweiten Drosselwerts durch die Speichersteuerung, wodurch die Speicherbetriebszyklen mit einer erhöhten Rate an die eine oder die mehreren Speichervorrichtungen ausgegeben werden.
  4. Leistungsdrosselverfahren für eine Speichersteuerung gemäß Anspruch 2 oder 3, bei dem der zumindest erste und zweite Drosselwert (305-1, 305-2) durch zumindest entweder ein Betriebssystem (0S), eine Systemverwaltungssoftwareanwendung oder einen Benutzer konfiguriert werden.
  5. Leistungsdrosselverfahren für eine Speichersteuerung gemäß einem der Ansprüche 1 bis 4, bei dem die eine oder die mehreren Speichervorrichtungen (110) zumindest entweder dynamische Direktzugriffsspeicher- (DRAM-) Vorrichtungen, statische Direktzugriffsspeicher- (SRAM-) Vorrichtungen oder Nur-Lese-Speicher- (ROM-) Vorrichtungen umfassen.
  6. Leistungsdrosselverfahren für eine Speichersteuerung gemäß einem der Ansprüche 1 bis 5, bei dem die Leistungsausgabe-Überwachungseinrichtung (404) einen Mikrocontroller umfasst.
  7. Leistungsdrosselverfahren für eine Speichersteuerung gemäß einem der Ansprüche 1 bis 5, bei dem die Leistungsausgabe-Überwachungseinrichtung (404) ein feldprogrammierbares Gatterarray („FPGA") umfasst.
  8. Leistungsdrosselverfahren für eine Speichersteuerung gemäß einem der Ansprüche 1 bis 5, bei dem die Leistungsausgabe-Überwachungseinrichtung (404) einen Digitalsignalprozessor („DSP") umfasst.
  9. Leistungsdrosselverfahren für eine Speichersteuerung gemäß einem der Ansprüche 1 bis 8, bei dem die Mehrzahl von BPSs (120-0, 120-1) 2N BPSs umfasst und das Bestimmen ein Bestimmen umfasst, ob zumindest N + 1 der 2N BPSs vollständig betriebsfähig sind.
  10. Leistungsdrosselsystem für eine Speichersteuerung in einem Computersystem, das ein Leistungsversorgungsmodul umfasst, das eine Mehrzahl von Massenleistungsversorgungen („BPSs") umfasst, wobei das Leistungsdrosselsystem folgende Merkmale umfasst: eine Einrichtung zum Ausgeben eines Statussignals von jeder der BPSs (120-0, 120-1), das einen Status derselben anzeigt; eine Einrichtung, die auf den Empfang der Statussignale anspricht, zum Bestimmen, ob eine Massenleistungsversorgungskapazität unter Systemleistungsanforderungen liegt, und ansprechend auf eine positive Bestimmung zum Treiben eines Drosselsteuersignals an die Speichersteuerung auf einen Pegel, der einen Über-Schwellenwertzustand anzeigt.
  11. Leistungsdrosselsystem für eine Speichersteuerung gemäß Anspruch 10, das ferner folgende Merkmale umfasst: eine Drosselsteuerlogikeinrichtung (303), die zumindest einen ersten und zweiten Drosselwert (305-1, 305-2) umfasst, wobei der zumindest erste und zweite Drosselwert zum Steuern von Speicherbetriebszyklen dienen, die durch die Speichersteuerung (302) an eine oder mehrere Speichervorrichtungen (110) ausgegeben werden; und eine Einrichtung, die darauf anspricht, dass das Drosselsteuersignal auf einen Pegel getrieben wird, der einen Über-Schwellenwertzustand anzeigt, zum Bewirken, dass die Speichersteuerung einen niedrigeren Wert des zumindest ersten und zweiten Drosselwerts auswählt, wodurch die Speicherbetriebszyklen mit einer reduzierten Rate an die eine oder die mehreren Speichervorrichtungen ausgegeben werden.
  12. Leistungsdrosselsystem für eine Speichersteuerung gemäß Anspruch 10 oder 11, das ferner folgende Merkmale umfasst: eine Einrichtung (124, 404), die auf eine negative Bestimmung anspricht, zum Treiben des Drosselsteuersignals auf einen Pegel, der einen normalen Stromzustand anzeigt; und eine Einrichtung (303), die darauf anspricht, dass das Drosselsteuersignal auf einen Pegel getrieben wird, der einen normalen Stromzustand anzeigt, zum Bewirken, dass die Speichersteuerung einen höheren Wert des zumindest ersten und zweiten Drosselwerts auswählt, wodurch die Speicherbetriebszyklen mit einer erhöhten Rate an die eine oder die mehreren Speichervorrichtungen ausgegeben werden.
  13. Leistungsdrosselsystem für eine Speichersteuerung gemäß einem der Ansprüche 10 bis 12, bei dem der zumindest erste und zweite Drosselwert (305-1, 305-2) durch zumindest entweder ein Betriebssystem (OS), eine Systemverwaltungssoftwareanwendung oder einen Benutzer konfiguriert werden.
  14. Leistungsdrosselsystem für eine Speichersteuerung gemäß einem der Ansprüche 10 bis 13, bei dem die eine oder die mehreren Speichervorrichtungen (110) zumindest entweder dynamische Direktzugriffsspeicher- (DRAM-) Vorrichtungen, statische Direktzugriffsspeicher- (SRAM-) Vorrichtungen oder Nur-Lese-Speicher- (ROM-) Vorrichtungen umfassen.
  15. Leistungsdrosselsystem für eine Speichersteuerung gemäß einem der Ansprüche 10 bis 14, bei dem die Einrichtung zum Bestimmen und Treiben einen Mikrocontroller umfasst.
  16. Leistungsdrosselsystem für eine Speichersteuerung gemäß einem der Ansprüche 10 bis 14, bei dem die Einrichtung zum Bestimmen und Treiben ein feldprogrammierbares Gatterarray („FPGA") umfasst.
  17. Leistungsdrosselsystem für eine Speichersteuerung gemäß einem der Ansprüche 10 bis 14, bei der die Einrichtung zum Bestimmen und Treiben einen Digitalsignalprozessor („DSP") umfasst.
  18. Leistungsdrosselsystem für eine Speichersteuerung gemäß einem der Ansprüche 10 bis 17, bei dem die Mehrzahl von BPSs (120-0, 120-1) 2N BPSs umfasst, und die Einrichtung zum Bestimmen und Treiben eine Einrichtung zum Bestimmen umfasst, ob zumindest N + 1 der 2N BPSs vollständig betriebsfähig sind.
  19. Computersystem, das folgende Merkmale umfasst: ein Leistungsversorgungsmodul, das eine Mehrzahl von Massenleistungsversorgungen („BPSs") umfasst, zum Liefern von Leistung an eine oder mehrere Speichervorrichtungen (110); eine Leistungsausgabe-Überwachungseinrichtung (404) zum Überwachen eines Status jeder der BPSs und zum Treiben eines Drosselsteuersignals auf einen Zustand, der Ergebnisse der Überwachung anzeigt, wobei ansprechend darauf, dass eine Massenleistungsversorgungskapazität unter Computersystemanforderungen fällt, das Drosselsteuersignal auf einen Über-Schwellenwertzustand getrieben wird; zumindest einen Prozessor, der mit einer Speichersteuerung (302) gekoppelt ist, die wirksam ist, um Speicherbetriebszyklen an die eine oder die mehreren Speichervorrichtungen (110) auszugeben; und eine Drosselsteuerlogik (303), die der Speichersteuerung (302) zugeordnet ist, zum Auswählen eines Drosselwerts, der wirksam ist, um Speicherbetriebszyklen zu steuern, die durch die Speichersteuerung ausgegeben werden, wobei die Drosselsteuerlogik ansprechend auf das Drosselsteuersignal arbeitet, das durch die Leistungsausgabe-Überwachungseinrichtung erzeugt wird.
  20. Computersystem gemäß Anspruch 19, bei dem die Drosselsteuerlogik (303) einen Satz von Registern zum Speichern von zumindest einem ersten und zweiten Drosselwert umfasst, die durch zumindest entweder ein Betriebssystem (0S), eine Systemverwaltungssoftwareanwendung oder einen Benutzer konfigurierbar sind.
  21. Computersystem gemäß Anspruch 20, bei dem die Drosselsteuerlogik (303) wirksam ist, um einen niedrigeren Drosselwert ansprechend darauf auszuwählen, dass das Drosselsteuersignal auf einen Über-Schwellenwertzustand getrieben wird, wodurch die Speicherbetriebszyklen mit einer reduzierten Rate an die eine oder die mehreren Speichervorrichtungen (110) ausgegeben werden; andernfalls ist die Drosselsteuerlogik wirksam, um einen höheren Drosselwert auszuwählen, wodurch die Speicherbetriebszyklen mit einer erhöhten Rate an die eine oder die mehreren Speichervorrichtungen ausgegeben werden.
  22. Computersystem gemäß einem der Ansprüche 19 bis 21, bei dem die eine oder die mehreren Speichervorrichtungen (110) zumindest entweder dynamische Direktzugriffsspeicher- (DRAM-) Vorrichtungen, statische Direktzugriffsspeicher- (SRAM-) Vorrichtungen oder Nur-Lese-Speicher- (ROM-) Vorrichtungen umfassen.
  23. Leistungsdrosselverfahren für eine Speichersteuerung (302) zum Steuern eines Zugriffs auf zumindest eine Speichervorrichtung in einem Computersystem, wobei das Verfahren folgende Schritte umfasst: Überwachen einer Umgebungsbedingung des Computersystems; ansprechend auf das Überwachen, Bestimmen, ob eine Änderung bei der Umgebungsbedingung aufgetreten ist, die zu einem Anstieg bei einer Betriebstemperatur der zumindest einen Speichervorrichtung (110) während eines normalen Betriebs führen wird; und ansprechend auf eine positive Bestimmung, Treiben eines Drosselsteuersignals an die Speichersteuerung (302) auf einen Pegel, der einen Über-Schwellenwertzustand anzeigt.
  24. Leistungsdrosselverfahren für eine Speichersteuerung gemäß Anspruch 23, das ferner folgende Schritte umfasst: Liefern von zumindest einem ersten und zweiten Drosselwert in der Speichersteuerung (302), wobei der zumindest erste und zweite Drosselwert zum Steuern von Speicherbetriebszyklen dienen, die durch die Speichersteuerung an zumindest eine Speichervorrichtung (110) ausgegeben werden; und ansprechend darauf, dass das Drosselsteuersignal auf einen Pegel getrieben wird, der einen Über-Schwellenwertzustand anzeigt, Auswählen eines niedrigeren Werts des zumindest ersten und zweiten Drosselwerts durch die Speichersteuerung (302), wodurch die Speicherbetriebszyklen mit einer reduzierten Rate an die eine oder die mehreren Speichervorrichtungen ausgegeben werden.
  25. Leistungsdrosselverfahren für eine Speichersteuerung gemäß Anspruch 24, das ferner folgende Schritte umfasst: ansprechend auf eine negative Bestimmung, Treiben des Drosselsteuersignals auf einen Pegel, der einen normalen Stromzustand anzeigt; und ansprechend darauf, dass das Drosselsteuersignal auf einen Pegel getrieben wird, der einen normalen Stromzustand anzeigt, Auswählen eines höheren Werts des zumindest ersten und zweiten Drosselwerts durch die Speichersteuerung (302), wodurch die Speicherbetriebszyklen mit einer erhöhten Rate an die zumindest eine Speichervorrichtung (110) ausgegeben werden.
  26. Leistungsdrosselverfahren für eine Speichersteuerung gemäß einem der Ansprüche 23 bis 25, bei dem die Umgebungsbedingung den Betrieb von zumindest einem Lüfter (604) umfasst.
  27. Leistungsdrosselverfahren für eine Speichersteuerung gemäß Anspruch 26, bei dem die Änderung der Umgebungsbedingung, die zu einem Anstieg einer Betriebstemperatur der zumindest einen Speichervorrichtung während eines normalen Betriebs führen wird, den Ausfall des zumindest einen Lüfters (604) umfasst.
  28. Leistungsdrosselverfahren für eine Speichersteuerung gemäß einem der Ansprüche 23 bis 27, bei dem die Umgebungsbedingung einen Zustand eines Abdeckungsschalters (610) umfasst.
  29. Leistungsdrosselverfahren für eine Speichersteuerung gemäß Anspruch 28, bei dem die Änderung der Umgebungsbedingung, die zu einem Anstieg einer Betriebstemperatur der zumindest einen Speichervorrichtung während eines normalen Betriebs führen wird, umfasst, dass der Abdeckungsschalter (610) die Entfernung einer Abdeckung des Computersystems anzeigt.
  30. Leistungsdrosselsystem für eine Speichersteuerung zum Steuern eines Zugriffs auf zumindest eine Speichervorrichtung in einem Computer, wobei das System folgende Merkmale umfasst: eine Einrichtung zum Überwachen einer Umgebungsbedingung des Computers; eine Einrichtung, die auf das Überwachen anspricht, zum Bestimmen, ob eine Änderung der Umgebungsbedingung aufgetreten ist, die zu einem Anstieg einer Betriebs temperatur der zumindest einen Speichervorrichtung (110) während eines normalen Betriebs führen wird; und eine Einrichtung, die auf eine positive Bestimmung anspricht, zum Treiben eines Drosselsteuersignals an die Speichersteuerung (302) auf einen Pegel, der einen Über-Schwellenwertzustand anzeigt.
  31. Leistungsdrosselsystem für eine Speichersteuerung gemäß Anspruch 30, das ferner folgende Merkmale umfasst: zumindest einen ersten und einen zweiten Drosselwert, die in der Speichersteuerung (302) geliefert werden, wobei der zumindest erste und zweite Drosselwert zum Steuern von Speicherbetriebszyklen dienen, die durch die Speichersteuerung an zumindest eine Speichervorrichtung (110) ausgegeben werden; und eine Einrichtung, die darauf anspricht, dass das Drosselsteuersignal auf einen Pegel getrieben wird, der einen Über-Schwellenwertzustand anzeigt, zum Auswählen eines niedrigeren Werts des zumindest ersten und zweiten Drosselwerts durch die Speichersteuerung (302), wodurch die Speicherbetriebszyklen mit einer reduzierten Rate an die eine oder die mehreren Speichervorrichtungen ausgegeben werden.
  32. Leistungsdrosselsystem für eine Speichersteuerung gemäß Anspruch 31, das ferner folgende Merkmale umfasst: eine Einrichtung, die auf eine negative Bestimmung anspricht, zum Treiben des Drosselsteuersignals auf einen Pegel, der einen normalen Stromzustand anzeigt; und eine Einrichtung, die darauf anspricht, dass das Drosselsteuersignal auf einen Pegel getrieben wird, der einen normalen Stromzustand anzeigt, zum Auswählen eines höheren Werts des zumindest ersten und zweiten Drosselwerts durch die Speichersteuerung (302), wodurch die Speicherbetriebszyklen mit einer erhöhten Rate an die zumindest eine Speichervorrichtung (110) ausgegeben werden.
  33. Leistungsdrosselsystem für eine Speichersteuerung gemäß einem der Ansprüche 30 bis 32, bei dem die Umgebungsbedingung den Betrieb von zumindest einem Lüfter (604) umfasst.
  34. Leistungsdrosselsystem für eine Speichersteuerung gemäß Anspruch 33, bei dem die Änderung der Umgebungsbedingung, die zu einem Anstieg einer Betriebstemperatur der zumindest einen Speichervorrichtung während eines normalen Betriebs führen wird, den Ausfall des zumindest einen Lüfters (604) umfasst.
  35. Leistungsdrosselsystem für eine Speichersteuerung gemäß einem der Ansprüche 30 bis 34, bei dem die Umgebungsbedingung einen Zustand eines Abdeckungsschalters (610) umfasst.
  36. Leistungsdrosselsystem für eine Speichersteuerung gemäß Anspruch 35, bei dem die Änderung der Umgebungsbedingung, die zu einem Anstieg einer Betriebstemperatur der zumindest einen Speichervorrichtung während eines normalen Betriebs führen wird, umfasst, dass der Abdeckungsschalter (610) die Entfernung einer Abdeckung des Computersystems anzeigt.
  37. Leistungsdrosselsystem für eine Speichersteuerung zum Steuern eines Zugriffs auf zumindest eine Speichervorrichtung in einem Computer, wobei das System folgende Merkmale umfasst: eine Schaltungsanordnung zum Überwachen einer Umgebungsbedingung des Computers; und eine Systemverwaltungseinheit („SMU"), die zwischen die Überwachungsschaltungsanordnung und die Speichersteuerung geschaltet ist, zum: Bestimmen ansprechend auf die Überwachung, ob eine Änderung der Umgebungsbedingung aufgetreten ist, die zu einem Anstieg einer Betriebstemperatur der zumindest einen Speichervorrichtung (110) während eines normalen Betriebs führen wird; und ansprechend auf eine positive Bestimmung, Treiben eines Drosselsteuersignals an die Speichersteuerung (302) auf einen Pegel, der einen Über-Schwellenwertzustand anzeigt.
  38. Leistungsdrosselsystem für eine Speichersteuerung gemäß Anspruch 37, das ferner folgende Merkmale umfasst: eine Drosselsteuerlogik (303), die in der Speichersteuerung angeordnet ist, wobei die Drosselsteuerlogik zumindest einen ersten und einen zweiten Drosselwert umfasst, die in der Speichersteuerung geliefert werden, wobei der zumindest erste und zweite Drosselwert zum Steuern von Speicherbetriebszyklen dienen, die durch die Speichersteuerung (302) an zumindest eine Speichervorrichtung ausgegeben werden; und wobei ansprechend darauf, dass das Drosselsteuersignal auf einen Pegel getrieben wird, der einen Über-Schwellenwertzustand anzeigt, die Drosselsteuerlogik (303) einen niedrigeren Wert des zumindest ersten und zweiten Drosselwerts auswählt, wodurch die Speicherbetriebszyklen mit einer reduzierten Rate an die eine oder die mehreren Speichervorrichtungen (110) ausgegeben werden.
  39. Leistungsdrosselsystem für eine Speichersteuerung gemäß Anspruch 38: wobei die SMU ansprechend auf eine negative Bestimmung das Drosselsteuersignal auf einen Pegel treibt, der einen normalen Stromzustand anzeigt; und wobei die Drosselsteuerlogik (303) ansprechend darauf, dass das Drosselsteuersignal auf einen Pegel getrieben wird, der einen normalen Stromzustand anzeigt, einen höheren Wert des zumindest ersten und zweiten Drosselwerts auswählt, wodurch die Speicherbetriebszyklen mit einer erhöhten Rate an die zumindest eine Speichervorrichtung (110) ausgegeben werden.
  40. Leistungsdrosselsystem für eine Speichersteuerung gemäß einem der Ansprüche 37 bis 39, bei dem die Umgebungsbedingung den Betrieb von zumindest einem Lüfter (604) umfasst.
  41. Leistungsdrosselsystem für eine Speichersteuerung gemäß Anspruch 40, bei dem die Änderung der Umgebungsbedingung, die zu einem Anstieg einer Betriebstemperatur der zumindest einen Speichervorrichtung während eines normalen Betriebs führen wird, einen Ausfall des zumindest einen Lüfters (604) umfasst.
  42. Leistungsdrosselsystem für eine Speichersteuerung gemäß einem der Ansprüche 37 bis 41, bei dem die Umgebungsbedingung einen Zustand eines Abdeckungsschalters (610) umfasst.
  43. Leistungsdrosselsystem für eine Speichersteuerung gemäß Anspruch 42, bei dem die Änderung der Umgebungsbedingung, die zu einem Anstieg einer Betriebstempera tur der zumindest einen Speichervorrichtung während eines normalen Betriebs führen wird, umfasst, dass der Abdeckungsschalter (610) die Entfernung einer Abdeckung des Computersystems anzeigt.
DE102006046371A 2005-10-03 2006-09-29 System und Verfahren zum Drosseln von Speicherleistungsverbrauch Withdrawn DE102006046371A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/242,686 2005-10-03
US11/242,686 US7472292B2 (en) 2005-10-03 2005-10-03 System and method for throttling memory power consumption based on status of cover switch of a computer system

Publications (1)

Publication Number Publication Date
DE102006046371A1 true DE102006046371A1 (de) 2007-04-12

Family

ID=37887232

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006046371A Withdrawn DE102006046371A1 (de) 2005-10-03 2006-09-29 System und Verfahren zum Drosseln von Speicherleistungsverbrauch

Country Status (2)

Country Link
US (2) US7472292B2 (de)
DE (1) DE102006046371A1 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7644291B2 (en) * 2005-12-30 2010-01-05 International Business Machines Corporation Device throttling system from neighboring device
US7694161B2 (en) * 2006-06-30 2010-04-06 Intel Corporation Uncore thermal management
US8549329B2 (en) * 2008-12-31 2013-10-01 Intel Corporation System power management using memory throttle signal
TWI386790B (zh) * 2009-01-23 2013-02-21 Wistron Corp 電源訊號偵測系統、方法及可攜式電子裝置
EP2616897A1 (de) * 2010-09-16 2013-07-24 Hewlett-Packard Development Company, L.P. Leistungskappungssystem
WO2012050564A1 (en) * 2010-10-12 2012-04-19 Hewlett-Packard Development Company, L.P. Supplying power to an electronic device using multiple power sources
TW201327124A (zh) * 2011-12-21 2013-07-01 Hon Hai Prec Ind Co Ltd 電源管理系統及方法
US9239781B2 (en) 2012-02-07 2016-01-19 SMART Storage Systems, Inc. Storage control system with erase block mechanism and method of operation thereof
US9671962B2 (en) 2012-11-30 2017-06-06 Sandisk Technologies Llc Storage control system with data management mechanism of parity and method of operation thereof
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9183137B2 (en) 2013-02-27 2015-11-10 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
US9543025B2 (en) 2013-04-11 2017-01-10 Sandisk Technologies Llc Storage control system with power-off time estimation mechanism and method of operation thereof
US10546648B2 (en) 2013-04-12 2020-01-28 Sandisk Technologies Llc Storage control system with data management mechanism and method of operation thereof
US9244519B1 (en) 2013-06-25 2016-01-26 Smart Storage Systems. Inc. Storage system with data transfer rate adjustment for power throttling
US9367353B1 (en) * 2013-06-25 2016-06-14 Sandisk Technologies Inc. Storage control system with power throttling mechanism and method of operation thereof
US9146850B2 (en) 2013-08-01 2015-09-29 SMART Storage Systems, Inc. Data storage system with dynamic read threshold mechanism and method of operation thereof
US9431113B2 (en) 2013-08-07 2016-08-30 Sandisk Technologies Llc Data storage system with dynamic erase block grouping mechanism and method of operation thereof
US9361222B2 (en) 2013-08-07 2016-06-07 SMART Storage Systems, Inc. Electronic system with storage drive life estimation mechanism and method of operation thereof
US9448946B2 (en) 2013-08-07 2016-09-20 Sandisk Technologies Llc Data storage system with stale data mechanism and method of operation thereof
US9747157B2 (en) 2013-11-08 2017-08-29 Sandisk Technologies Llc Method and system for improving error correction in data storage
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
US10073659B2 (en) * 2015-06-26 2018-09-11 Intel Corporation Power management circuit with per activity weighting and multiple throttle down thresholds
US10936044B2 (en) 2015-12-21 2021-03-02 Hewlett Packard Enterprise Development Lp Quality of service based memory throttling
CN107871511A (zh) * 2016-09-23 2018-04-03 伊姆西Ip控股有限责任公司 管理存储设备的方法以及存储设备
US10199860B2 (en) 2017-01-28 2019-02-05 Microsoft Technology Licensing, Llc Power supply recovery current history-based limitation
CN111066007B (zh) 2017-07-07 2023-10-31 美光科技公司 对受到管理的nand的rpmb改进
US20200210106A1 (en) * 2018-12-31 2020-07-02 Micron Technology, Inc. Memory device policy enforcement using firmware
US11789512B2 (en) * 2019-01-08 2023-10-17 International Business Machines Corporation Increased data storage throttling during power failure
US11048323B2 (en) * 2019-04-29 2021-06-29 Apple Inc. Power throttling in a multicore system
US11397460B2 (en) * 2019-06-20 2022-07-26 Western Digital Technologies, Inc. Intelligent power saving mode for solid state drive (ssd) systems

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556952A (en) 1981-08-12 1985-12-03 International Business Machines Corporation Refresh circuit for dynamic memory of a data processor employing a direct memory access controller
US5537584A (en) 1989-06-13 1996-07-16 Hitachi Maxell, Ltd. Power instability control of a memory card and a data processing device therefor
JP3240821B2 (ja) 1994-04-22 2001-12-25 株式会社日立製作所 高機能画像メモリlsi及びそれを用いた表示装置
US5861684A (en) * 1995-12-27 1999-01-19 Tandem Computers Incorporated Flexible implementation of distributed DC power
US6199127B1 (en) * 1997-12-24 2001-03-06 Intel Corporation Method and apparatus for throttling high priority memory accesses
US6275499B1 (en) * 1998-03-31 2001-08-14 Alcatel Usa Sourcing, L.P. OC3 delivery unit; unit controller
JP2000040061A (ja) 1998-05-20 2000-02-08 Oki Data Corp バス使用権調停システム
US6367023B2 (en) * 1998-12-23 2002-04-02 Intel Corporation Method and apparatus of measuring current, voltage, or duty cycle of a power supply to manage power consumption in a computer system
US6681285B1 (en) 1999-07-22 2004-01-20 Index Systems, Inc. Memory controller and interface
US6564328B1 (en) * 1999-12-23 2003-05-13 Intel Corporation Microprocessor with digital power throttle
US6356470B1 (en) * 2000-04-29 2002-03-12 Hewlett-Packard Company Dual input, hot swappable dual redundant, enhanced N+1 AC to DC power system
US8090112B2 (en) * 2000-09-08 2012-01-03 Harman International Industries, Incorporated Self-diagnostic system for monitoring electrical equipment
US6662278B1 (en) * 2000-09-22 2003-12-09 Intel Corporation Adaptive throttling of memory acceses, such as throttling RDRAM accesses in a real-time system
US6564288B2 (en) * 2000-11-30 2003-05-13 Hewlett-Packard Company Memory controller with temperature sensors
US6464288B2 (en) * 2001-01-25 2002-10-15 Mack Trucks, Inc. Modular truck sleeper assembly
GB2378779B (en) 2001-08-14 2005-02-02 Advanced Risc Mach Ltd Accessing memory units in a data processing apparatus
US6851064B2 (en) * 2001-08-22 2005-02-01 Hewlett-Packard Development Company, L.P. Fine-grained thermal control in memory subsystems
US7111178B2 (en) * 2001-09-28 2006-09-19 Intel Corporation Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
US7043647B2 (en) * 2001-09-28 2006-05-09 Hewlett-Packard Development Company, L.P. Intelligent power management for a rack of servers
US6950950B2 (en) 2001-12-28 2005-09-27 Hewlett-Packard Development Company, L.P. Technique for conveying overload conditions from an AC adapter to a load powered by the adapter
US7003658B2 (en) * 2002-02-21 2006-02-21 Inventec Corporation Method for user setup of memory throttling register in north bridge via BIOS to save power
US20040054938A1 (en) * 2002-09-17 2004-03-18 Belady Christian L. Controlling a computer system based on an environmental condition
JP2004148690A (ja) * 2002-10-31 2004-05-27 Brother Ind Ltd 画像形成装置
US7210048B2 (en) * 2003-02-14 2007-04-24 Intel Corporation Enterprise power and thermal management
JP4338126B2 (ja) * 2003-08-06 2009-10-07 インターナショナル・ビジネス・マシーンズ・コーポレーション ネットワークシステム、サーバ、機器管理方法およびプログラム
US7418608B2 (en) 2004-06-17 2008-08-26 Intel Corporation Method and an apparatus for managing power consumption of a server
US7281146B2 (en) * 2004-06-30 2007-10-09 Intel Corporation Dynamic power requirement budget manager
US20060248355A1 (en) 2005-04-27 2006-11-02 Thayer Larry J Power throttling system and method for a memory controller
US7159082B1 (en) * 2005-10-03 2007-01-02 Hewlett-Packard Development Company, L.P. System and method for throttling memory accesses

Also Published As

Publication number Publication date
US20090138733A1 (en) 2009-05-28
US8327168B2 (en) 2012-12-04
US7472292B2 (en) 2008-12-30
US20070079152A1 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
DE102006046371A1 (de) System und Verfahren zum Drosseln von Speicherleistungsverbrauch
DE102006015017B4 (de) Leistungsdrosselungssystem und -verfahren für eine Speichersteuerung
DE69629123T2 (de) Apparat und verfahren zum reduzieren des stromverbrauchs durch skalierung von spannung und frequenz
DE69521426T2 (de) Temperaturmanagement für integrierte schaltungen
DE10262374B4 (de) System zur Erzeugung und Verteilung von Versorgungsspannungen in Speichersystemen
DE102007046002B4 (de) Vorrichtung und Verfahren zum Verwalten von Leistung in einem Informationsverarbeitungssystem
US7159082B1 (en) System and method for throttling memory accesses
DE102013217804B4 (de) System und Verfahren zur Berücksichtigung von Alterungswirkungen in einer Computervorrichtung
DE10297158B4 (de) Computersystem mit Regelung seiner zugeführten Spannung
DE102006045113B3 (de) Speichermodul-System, Speichermodul, Buffer-Bauelement, Speichermodul-Platine, und Verfahren zum Betreiben eines Speichermoduls
DE602004007674T3 (de) Integrierte Schaltung mit bimodalem Daten-Strobe
DE102011102152B4 (de) Schema für verteilte Leistungsabgabe zur On-Die-Spannungsskalierung
DE112005002336T5 (de) Befehl, der unterschiedliche Operationen in unterschiedlichen Chips steuert
DE102018115131A1 (de) Reaktives leistungsmanagement für nichtflüchtige speicher-controller
DE102009051387A1 (de) Power Management für Mehrprozessorkerne
DE112008002594T5 (de) Systeme und Verfahren für eine Spannungsregulatorkommunikation
DE112008000758T5 (de) Dynamische Stromreduzierung
DE102005058214A1 (de) Stapel-DRAM-Speicherchip für ein Doppelreihen-Speichermodul (DIMM)
DE69427443T2 (de) Halbleiterspeicheranordnung
DE112005003106T5 (de) Puffertyp für einen Multi-Rank Dual Inline Memory Module bzw. Mehrrang-Doppelreihenanschluss-Speichermodul (DIMM)
DE112018006436T5 (de) Adaptiver ldo-spannungsregler mit doppelschleife
DE102006021022A1 (de) Speichermodul und Speichersystem
DE102016009224A1 (de) Verbesserte Leistungssteuerung von Datenspeicherarrays
DE102007021307A1 (de) Speichermodul und Verfahren zur Herstellung und zur Verwendung
DE60032497T2 (de) Verfahren und anordnung zur leistungsversorgung von geregelter speisespannung für speicherkomponenten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140401