DE102006036728A1 - Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einem Substrat - Google Patents

Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einem Substrat Download PDF

Info

Publication number
DE102006036728A1
DE102006036728A1 DE102006036728A DE102006036728A DE102006036728A1 DE 102006036728 A1 DE102006036728 A1 DE 102006036728A1 DE 102006036728 A DE102006036728 A DE 102006036728A DE 102006036728 A DE102006036728 A DE 102006036728A DE 102006036728 A1 DE102006036728 A1 DE 102006036728A1
Authority
DE
Germany
Prior art keywords
layer
substrate
metal foil
metal layer
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006036728A
Other languages
English (en)
Other versions
DE102006036728B4 (de
Inventor
Andreas Dipl.-Phys. Ostmann
Alexander Dipl.-Ing. Neumann
Dionysios Dr. Manessis
Rainer Dipl.-Ing. Patzelt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Technische Universitaet Berlin
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Technische Universitaet Berlin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV, Technische Universitaet Berlin filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102006036728.6A priority Critical patent/DE102006036728B4/de
Priority to US11/882,824 priority patent/US8042724B2/en
Publication of DE102006036728A1 publication Critical patent/DE102006036728A1/de
Application granted granted Critical
Publication of DE102006036728B4 publication Critical patent/DE102006036728B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/131 - H01L2224/13191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur elektrischen Kontaktierung ein oder mehrerer mikroelektronischer Bauelemente, die auf einem Substrat aufgebracht oder in ein Substrat integriert und elektrische Kontaktflächen aufweisen, die an einer Oberfläche des Substrates zugänglich sind. Bei dem Verfahren wird eine Metallfolie oder Metallschicht mittels eines isolierenden Bindemittels mit der Oberfläche des Substrates verbunden und ein elektrischer Kontakt zwischen der Metallfolie oder Metallschicht und den elektrischen Kontaktflächen hergestellt. Hierzu werden auf die Kontaktflächen der mikroelektronischen Bauelemente elektrisch leitfähige Kontaktierungshöcker aufgebracht, die eine beim Verbinden der Metallfolie mit der Oberfläche des Substrates durch das Bindemittel gebildete Schicht vollständig durchdringen und durch Einwirkung von Druck und/oder Temperatur während des Verbindens den elektrischen Kontakt zwischen der Metallfolie oder Metallschicht und den elektrischen Kontaktflächen herstellen. Das vorliegende Verfahren ermöglicht eine kostengünstige elektrische Kontaktierung von mikroelektronischen Bauelementen, beispielsweise auf Leiterplattenlagen, ohne die Notwendigkeit der Erzeugung von Mikrolöchern.

Description

  • Technisches Anwendungsgebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zur elektrischen Kontaktierung ein oder mehrerer mikroelektronischer Bauelemente, die auf einem Substrat aufgebracht oder in ein Substrat integriert sind und elektrische Kontakte aufweisen, die an einer Oberfläche des Substrates zugänglich sind.
  • Ein Anwendungsgebiet des Verfahrens stellt die Integration von Halbleiterbauelementen in Leiterplatten dar, die im Zuge der Weiterentwicklung der Leiterplatten-Produktionstechniken einen immer größeren Stellenwert einnimmt. Ziel dieser Integration ist eine höhere Wertschöpfung für den Leiterplatten-Hersteller und eine höhere Integrationsdichte der Leiterplatten.
  • Zur Herstellung von hochintegrierten Leiterplatten werden mikroelektronische Bauelemente, insbesondere Halbleiterchips, SMD-Widerstände oder SMD-Kondensatoren, in einzelne Lagen von Leiterplatten integriert, um die Funktionalität der Leiterplatte zu erhöhen. So wird bei der Integration eines Halbleiterchips in eine Leiterplatte der Halbleiterchip bspw. mit seiner Rückseite mittels eines aufgedruckten Klebers oder Klebebandes auf eine Lage der Leiterplatte geklebt. Anschließend wird der Chip mit einem RCC-Laminat (RCC: Resin Coated Copper), einer Lage aus nicht vollständig vernetztem Epoxid und einer Kupferfolie, vergraben. Nach dem Laminieren ist der Chip von dem Epoxid des RCC-Laminats umgeben. Zwischen den Chipkontakten und der Kupferfolie besteht ein Abstand, der ebenfalls durch das Epoxid des RCC-Laminats ausgefüllt ist. Zur elektrischen Kontaktierung des Chips werden anschließend mit Hilfe einer Laserbohrmaschine die Kupferfolie und das Epoxid über den Chipkontakten entfernt und die dabei erzeugten Mikrolöcher mit Hilfe von stromlosen und/oder galvanischen Metallisierungsverfahren verfüllt. Nach der Herstellung der elektrischen Verbindung zwischen den elektrischen Kontakten des Chips und der Kupferfolie wird die Kupferfolie zur Erzeugung von Leiterbahnen strukturiert.
  • Die Tiefe der mit der Laserbohrmaschine erzeugten Mikrolöcher ist abhängig von den Laminierparametern, der Dicke des Halbleiterchips und der Dicke der Epoxidschicht. Diese Abhängigkeit führt dazu, dass die Durchmesser der Mikrolöcher bei einer Tiefe von 25 bis 50 μm nicht unter 50 μm sinken. Wird das Aspektverhältnis (Verhältnis des Durchmessers zur Tiefe) der Löcher ungünstig, insbesondere kleiner als 1 : 2, dann können die eingesetzten Metallisierungsbäder nicht mehr ausreichend in die Löcher ein- und ausfließen und die Metallisierung der Löcher wird fehlerhaft.
  • Bei der Metallisierung der Löcher wird die Kupferfolie in der Regel ebenfalls verstärkt. Dieser Verstärkungsprozess wirkt sich bei der dann folgenden Strukturierung der Kupferfolie zu Leiterbahnen negativ auf die Strukturbreite der Leiterbahnen aus. Je dicker die Kupferschicht ist, desto größer müssen auch die zu erzeugenden Strukturen sein, da die Unterätzung, die sich auf die Strukturbreite auswirkt, mit der Schichtdicke zunimmt.
  • Durch die ständig weitere Verkleinerung der Kontaktmittenabstände (Pitch) der Halbleiterchips stößt die bisherige Mikrolochtechnik in absehbarer Zukunft an ihre Grenzen. Wird der Abstand zwischen zwei Kontakten auf dem Chip zu gering, können die Mikrolöcher nicht mehr ohne ausreichenden Isolationsabstand voneinander hergestellt werden. Dies führt zu Kurzschlüssen zwischen den Kontakten, die das Produkt unbrauchbar machen. Bei den bisherigen Mikrolochdurchmessern kommt es bereits bei einem Pitch von unter 120 μm zu Problemen.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur elektrischen Kontaktierung ein oder mehrerer mikroelektronischer Bauelemente auf einem Substrat anzugeben, das die mit den Mikrolöchern verbundenen Nachteile vermeidet und sich kostengünstig ausführen lässt.
  • Darstellung der Erfindung
  • Die Aufgabe wird mit dem Verfahren gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen des Verfahrens sind Gegenstand der Unteransprüche oder lassen sich der nachfolgenden Beschreibung sowie den Ausführungsbeispielen entnehmen.
  • Bei dem vorliegenden Verfahren sind oder werden die ein oder mehreren mikroelektronischen Bauelemente auf ein Substrat aufgebracht oder in ein Substrat integriert und weisen elektrische Kontakte auf, die an der Oberfläche des Substrates zugänglich sind, d.h. die auf einer von der Oberfläche des Substrates weggerichteten Seite der mikroelektronischen Bauelemente angeordnet sind. Bei dem Substrat handelt es sich vorzugsweise um zumindest eine Lage einer Leiterplatte, auf der die ein oder mehreren mikroelektronischen Bauelemente aufgebracht oder in die sie eingebettet sind. Selbstverständlich kann es sich bei dem Substrat auch um einen anderen Grundkörper handeln, beispielsweise einen Wafer, in den die mikroelektronischen Bauelemente, in diesem Falle insbesondere Halbleiterchips, integriert sind.
  • Bei dem vorgeschlagenen Verfahren wird eine Metallfolie oder Metallschicht mittels eines elektrisch isolierenden Bindemittels mit der Oberfläche des Substrates verbunden und ein elektrischer Kontakt zwischen der Metallfolie oder Metallschicht und den elektrischen Kontakten der ein oder mehreren mikroelektronischen Bauelemente hergestellt. Die elektrische Kontaktierung wird dadurch erreicht, dass auf die elektrischen Kontakte der ein oder mehreren mikroelektronischen Bauelemente vor dem Verbinden mit der Metallfolie oder Metallschicht elektrisch leitfähige Kontaktierungshöcker aufgebracht werden, die eine beim Verbinden der Metallfolie oder Metallschicht mit der Oberfläche des Substrates durch das Bindemittel gebildete Schicht vollständig durchdringen und durch Einwirkung von Druck und gegebenenfalls Temperatur beim Verbinden den elektrischen Kontakt zwischen der Metallfolie oder Metallschicht und den elektrischen Kontakten herstellen. Das Aufbringen der elektrisch leitfähigen Kontaktierungshöcker kann dabei, je nach Ausgestaltung des Verfahrens, vor dem Aufbringen der mikroelektronischen Bauelemente auf das Substrat oder nach dem Aufbringen oder der Integration dieser Bauelemente auf bzw. in das Substrat erfolgen.
  • Die elektrische Verbindung zwischen den Kontakten der mikroelektronischen Bauelemente, beispielsweise von Halbleiterchips oder SMD-Bauelementen, und der Metallfolie oder Metallschicht wird bei dem vorliegenden Verfahren entweder durch eine rein mechanische Verbindung oder durch eine Lotverbindung realisiert. Bei einer rein mechanischen Verbindung sind die Kontakthöcker so ausgebildet, dass sie eine sich nach oben verjüngende oder mehrere Spitzen aufweisende Form bilden, so dass sie beim Aufdrücken der Metallfolie oder Metallschicht in diese eindringen. Bei der Herstellung einer Lotverbindung werden die Kontaktierungshöcker aus einem Lot gewählt, dass sich bei einer Temperaturerhöhung, wie sie häufig für die Erzeugung der Bindewirkung des Bindemittels erforderlich ist, erweicht und dadurch mit der Unterseite der Metallfolie oder Metallschicht verbindet. Als Bindemittel kommt in diesem Falle beispielsweise ein Thermoplast, vorzugsweise jedoch ein Duromer zum Einsatz. Der Schmelzpunkt des Lotes des Kontakthöckers wird dabei etwas höher gewählt als die Aushärtungstemperatur des Duromers. Bei dieser Ausgestaltung wird somit alleine durch den Laminierprozess bereits eine Lotverbindung zwischen der Metallfolie und den Kontakten der mikroelektronischen Bauelemente erreicht.
  • Mit dem vorliegenden Verfahren sind das Bohren von Mikrolöchern und deren Auffüllen mit einem elektrisch leitfähigen Material nicht mehr erforderlich. Die Verbindung zwischen der Metallschicht oder Metallfolie und den elektrischen Kontakten der mikroelektronischen Bauelemente wird durch eine Lotverbindung oder einen Druckkontakt ersetzt. Das Verfahren lässt sich durch Wegfall des Laserbohrens und der anschließenden Metallisierung der Mikrolöcher kostengünstiger durchführen, da die kostenintensive Anschaffung einer Laserbohrmaschine entfällt. Die bei der Metallisierung der Mikrolöcher häufig auftretende Verstärkung der Metallschicht oder Metallfolie tritt hier nicht auf, so dass bei der anschließenden Strukturierung kleinere Strukturen aus der Schicht geätzt werden können. Das vorliegende Verfahren ermöglicht somit auch eine weitere Verkleinerung der Kontaktmittenabstände der Halbleiterchips, da die durch die Erzeugung der Mikrolöcher bedingten Begrenzungen entfallen.
  • Die elektrisch leitfähigen Kontakthöcker können beim vorliegenden Verfahren aus unterschiedlichen Materialien gebildet sein. So kommen beispielsweise Kontakthöcker aus Lot (auch bei einer rein mechanischen Verbindung), aus Gold (z.B. Au-Stud-Bumps), aus Kupfer, aus Nickel oder einer Mischung aus Nickel und Diamant in Frage. Die Metallfolie bzw. Metallschicht wird vorzugsweise aus Kupfer gewählt. Die Verbindung dieser Metallfolie bzw. Metallschicht mit der Oberfläche des Substrates kann in unterschiedlicher Weise erfolgen. So kann das Bindemittel sowohl getrennt von der Metallfolie oder Metallschicht als auch bereits mit dieser verbunden auf das Substrat aufgebracht werden. In letzterem Fall kann beispielsweise das bekannte RCC-Laminat eingesetzt werden.
  • In einer weiteren Ausgestaltung wird eine Metallfolie mit einem aufgedrucktem Polymer eingesetzt, das auf der Metallfolie strukturiert ist. Durch die Strukturierung werden die Stellen der Metallfolie, die mit den Kontakthöckern in Kontakt treten sollen, offen gelegt. Lediglich die verbleibenden Stellen sind mit dem Polymer bzw. Bindemittel bedeckt. Dies vereinfacht den Kontaktierungsprozess, da die Kontakthöcker das Polymermaterial nicht erst durchdringen müssen. Als Alternative hierzu ist es auch möglich, eine strukturierte Bindemittelschicht getrennt von der Metallfolie auf das Substrat aufzubringen, wobei auch hier die Stellen freigelassen sind, an denen sich Kontakthöcker befinden. Anschließend wird beim Verbindungsprozess, insbesondere unter Einwirkung von Druck und Temperatur, die Metallfolie über das bereits aufgebrachte Bindemittel mit dem Substrat verbunden.
  • Kurze Beschreibung der Zeichnungen
  • Das vorliegende Verfahren wird nachfolgend anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen ohne Beschränkung des durch die Patentansprüche vorgegebenen Schutzbereichs nochmals kurz erläutert. Hierbei zeigen:
  • 1 ein erstes Beispiel einer Ausgestaltung des vorliegenden Verfahrens;
  • 2 ein zweites Beispiel einer Ausgestaltung des vorliegenden Verfahrens;
  • 3 ein drittes Beispiel einer Ausgestaltung des vorliegenden Verfahrens;
  • 4 ein viertes Beispiel einer Ausgestaltung des vorliegenden Verfahrens;
  • 5 ein fünftes Beispiel einer Ausgestaltung des vorliegenden Verfahrens;
  • 6 ein sechstes Beispiel einer Ausgestaltung des vorliegenden Verfahrens;
  • 7 ein siebtes Beispiel einer Ausgestaltung des vorliegenden Verfahrens;
  • 8 das Ergebnis der Verfahrensausgestaltung aus 7;
  • 9 ein Beispiel für einen mittels Lot kontaktierten vergrabenen Halbleiterchip;
  • 10 zwei lichtmikroskopische Aufnahmen der Verbindung gemäß 9;
  • 11 ein Beispiel für einen mittels spitzen Kontakthöckern kontaktierten vergrabenen Halbleiterchip; und
  • 12 zwei lichtmikroskopische Aufnahmen der Verbindung gemäß 11.
  • Wege zur Ausführung der Erfindung
  • 1 zeigt stark schematisiert ein erstes Beispiel für eine Ausgestaltung des vorliegenden Verfahrens, bei dem ein auf einer Leiterplattenlage 1 aufgebrachter Halbleiterchip 2 kontaktiert werden soll. Der Halbleiterchip 2 ist hierzu mit seiner Rückseite über eine in der Figur nicht erkennbare Klebeschicht mit der Oberfläche der Leiterplattenlage 1 verbunden. Die Kontaktflächen des Halbleiterchips 2 zeigen nach oben, d.h. sie sind auf der der Oberfläche der Leiterplattenlage 1 abgewandten Oberfläche des Halbleiterchips 2 angeordnet.
  • Vor dem Aufkleben des Halbleiterchips 2 auf die Leiterplattenlage 1 wird auf die elektrischen Kontaktflächen des Halbleiterchips mit einem bekannten Verfahren, beispielsweise mittels Schablonendruck oder durch Tauchbelotung, jeweils ein Lothöcker 3 aufgebracht. Hierzu wird im vorliegenden Beispiel ein Lotmaterial mit einer Schmelztemperatur von 220° gewählt. 1 zeigt den Aufbau nach dem Verbinden des Halbleiterchips 2 mit der Leiterplattenlage 1, wobei die nach oben ragenden Lothöcker 3 zu erkennen sind. Anschließend wird im vorliegenden Beispiel eine Lage RCC-Laminat 7, die sich aus einer Kupferfolie 5 mit einer Polymerschicht 4 zusammensetzt, auf die Oberfläche der Leiterplattenlage 1 mit dem Halbleiterchip 2 auflaminiert. In diesem Laminierprozess, der hier bei einer Temperatur von 200°C durchgeführt wird, erweicht das Polymer 4 des Laminats 7 und umfließt den Halbleiterchip 2. Gleichzeitig drückt sich das Lot der Lothöcker 3 durch das weicher werdende Polymer 4 und wird dann bei ansteigender Temperatur ebenfalls weich oder flüssig, wobei es sich mit der Unterseite der Kupferfolie 5 verbindet. Kühlt sich der Aufbau anschließend wieder ab, so erstarrt das Lot und eine elektrische Verbindung zwischen den Kontakten des Halbleiterchips 2 und der Kupferfolie 5 des Laminats 7 ist entstanden.
  • 2 zeigt ein weiteres Beispiel, bei dem im Unterschied zur Ausgestaltung der 1 die Polymerschicht 8 auf der Kupferfolie 5 strukturiert ist. Die zunächst ganzflächig aufgebrachte Polymerschicht wird hierbei vor dem Laminierungsprozess derart strukturiert, dass die Stellen 6, an denen der Kontakt der Kupferfolie 5 mit den Lothöckern 3 erfolgen soll, nicht oder nur mit einer geringeren Dicke als in den anderen Bereichen von der Polymerschicht bedeckt sind. Auf diese Weise müssen die Lothöcker 3 bei dem anschließenden Verbindungsprozess keine oder nur eine sehr dünne Materialschicht durchdringen.
  • In einer weiteren beispielhaften Ausgestaltung des vorliegenden Verfahrens werden die Polymerschicht 4 und die Kupferfolie 5 getrennt voneinander aufgebracht. Dies ist in 3 angedeutet. Die Verbindung zwischen der Kupferfolie 5 und den Lothöckern 3 erfolgt auch hier, wie bei den vorangegangenen Ausführungsbeispielen, durch die Anwendung von Druck und Temperatur während des Laminierprozesses.
  • 4 zeigt ein weiteres Beispiel, bei dem das Substrat ein Halbleiterwafer 9 ist, in den die Halbleiterchips in bekannter Weise integriert sind.
  • Auch hier werden zunächst auf die oben liegenden Kontaktflächen der Halbleiterchips Lothöcker 3 aufgebracht, wie dies bereits bei den vorangegangenen Ausführungsbeispielen erläutert wurde. Anschließend erfolgt der Verbindungsprozess mit einer Kupferfolie 5 durch das Auflaminieren eines RCC-Laminats 7.
  • Ein weiteres Ausführungsbeispiel des vorliegenden Verfahrens ist in 5 schematisch angedeutet. Bei diesem Ausführungsbeispiel, bei dem die Halbleiterchips 2 im Vergleich zu den Ausgestaltungen der 1 bis 3 eine größere Dicke aufweisen, sind Vertiefungen in der Leiterplattenlage 1 vorgesehen, in die die Halbleiterchips 2 eingesetzt sind. Vor dem Einkleben der Halbleiterchips 2 in die Leiterplatte werden diese wie bei den vorangehenden Beispielen an ihren elektrischen Kontaktflächen mit Lothöckern 3 versehen. Die Verbindung mit der Kupferfolie 5 eines RCC-Laminats 7 erfolgt wiederum in der bereits beschriebenen Weise.
  • Während bei den vorangegangenen Ausführungsbeispielen die elektrische Verbindung zwischen den Kontakten der Halbleiterchips 2 und der Kupferfolie 5 durch Einwirkung von Druck und Temperatur erfolgt, um eine Lotverbindung herzustellen, zeigen die folgenden drei Ausführungsbeispiele Ausgestaltungen, bei denen die elektrische Kontaktierung auf rein mechanischem Wege, d.h. ohne Temperatureinwirkung, erfolgen kann. Hierzu werden elektrisch leitfähige Kontakthöcker 10 auf die elektrischen Kontaktflächen der Halbleiterchips 2 aufgebracht, die sich nach oben hin derart verjüngen, dass sie sich in die Kupferfolie 5 eindrücken lassen.
  • 6 zeigt hierzu schematisiert den Einsatz spitzer Kontakthöcker 10, die sich beim Laminieren durch das Epoxid des RCC-Laminats 7 in die Kupferfolie 5 bohren und auf diese Weise eine elektrische Verbindung zwischen den Kontakten des Halbleiterchips 2 und der Kupferfolie 5 herstellen. Bei diesem und den folgenden beiden Ausführungsbeispielen muss das Material der elektrisch leitfähigen Kontakthöcker 10 ausreichend hart sein, damit es sich in die Kupferfolie 5 eindrücken lässt. Der Einsatz eines Lotmaterials ist hierbei nicht erforderlich.
  • 7 zeigt zwei Beispiele für weitere mögliche Ausgestaltungen der Kontakthöcker 10 für die Herstellung einer mechanischen elektrischen Verbindung mit der Kupferfolie 5. Der linke Kontakthöcker weist hierbei die Form eines sogenannten Stud-Bumps auf, während der rechte Kontakthöcker eine Vielzahl kleiner Spitzen zum Eindringen in die Kupferfolie 5 besitzt. Eine derartige in der Figur nur stark schematisiert angedeutete Oberflächenstruktur lässt sich beispielsweise durch Einbringen von Diamantpartikeln in ein metallisches Material zur Herstellung des Kontakthöckers realisieren. 7 zeigt hierzu den Zustand während des Laminierens, 8 den Zustand nach dem Laminieren. Das Eindringen der Kontakthöcker 10 in die Kupferfolie 5 ist hierbei deutlich zu erkennen.
  • Die Kupferfolie 5 wird nach dem Laminierungs- bzw. Verbindungsprozess an der Oberfläche strukturiert, um die entsprechenden Leiterbahnen zu erzeugen. 9 zeigt ein Beispiel für einen mittels Lothöckern kontaktierten, vergrabenen Halbleiterchip auf einer Leiterplattenlage 1. In dieser Figur sind auch die Klebeschicht 11 zwischen dem Halbleiterchip 2 und der Leiterplattenlage 1, die elektrischen Kontaktflächen 12 des Halbleiterchips 2 sowie die Strukturierung der Kupferfolie 5 zu erkennen. 10 zeigt zwei lichtmikroskopische Aufnahmen des Querschnitts einer Verbindung der Lotmasse der Lothöcker 3 des Halbleiterchips 2 und der Kupferfolie 5 bei einem Aufbau wie dem der 9. Die rechte Abbildung zeigt hierbei eine stärkere Vergrößerung als die linke Aufnahme. Die Lotverbindung zwischen den Kontakten 12 und der Kupferfolie 5 ist deutlich zu erkennen.
  • 11 zeigt schematisch ein Beispiel für die elektrische Verbindung eines vergrabenen Halbleiterchips über spitze Kontakthöcker 10, die eine Druckknopfverbindung zwischen den Kontaktflächen 12 des Halbleiterchips 2 und der Kupferfolie 5 des RCC-Laminats 7 herstellen. Auch hier sind sowohl die Klebeschicht 11 zwischen dem Chip 2 und der Leiterplattenlage 1 als auch die elektrischen Kontaktflächen 12 des Halbleiterchips 2 zu erkennen.
  • 12 zeigt wiederum zwei lichtmikroskopische Aufnahmen des Querschnitts eines derart vergrabenen kontaktierten Halbleiterchips 2, wobei die untere Abbildung eine höhere Vergrößerung aufweist als die obere Abbildung. Auch in diesen beiden Aufnahmen ist die elektrische Verbindung zwischen den Kontaktflächen 12 des Halbleiterchips 2 und der Kupferfolie 5 gut zu erkennen.
    • 1
    Leiterplattenlage
    2
    Halbleiterchip
    3
    Lothöcker
    4
    Polymer
    5
    Kupferfolie
    6
    Frei gelassene Stellen
    7
    RCC-Laminat
    8
    strukturierte Polymerschicht
    9
    Halbleiterwafer
    10
    Kontakthöcker
    11
    Klebeschicht
    12
    elektrische Kontaktflächen

Claims (13)

  1. Verfahren zur elektrischen Kontaktierung ein oder mehrerer mikroelektronischer Bauelemente (2), die auf einem Substrat (1) aufgebracht oder in ein Substrat (1) integriert sind und elektrische Kontaktflächen (12) aufweisen, die an einer Oberfläche des Substrates (1) zugänglich sind, bei dem – eine Metallfolie oder Metallschicht (5) mittels eines isolierenden Bindemittels (4) mit der Oberfläche des Substrates (1) verbunden und – ein elektrischer Kontakt zwischen der Metallfolie oder Metallschicht (5) und den elektrischen Kontaktflächen (12) hergestellt wird, – wobei auf die Kontaktflächen (12) der ein oder mehreren mikroelektronischen Bauelemente (2) elektrisch leitfähige Kontaktierungshöcker (3, 10) aufgebracht werden, die eine beim Verbinden der Metallfolie oder Metallschicht (5) mit der Oberfläche des Substrates (1) durch das Bindemittel (4) gebildete Schicht vollständig durchdringen und durch Einwirkung von Druck und/oder Temperatur während des Verbindens den elektrischen Kontakt zwischen der Metallfolie oder Metallschicht (5) und den elektrischen Kontaktflächen (12) herstellen.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass für die Verbindung der Metallfolie oder Metallschicht (5) mit der Oberfläche des Substrates (1) das Bindemittel (4) erhitzt wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Kontaktierungshöcker (3) aus einem Lot gewählt werden, das sich bei der Erhitzung des Bindemittels (4) erweicht und dadurch mit einer Unterseite der Metallfolie oder Metallschicht (5) eine Lotverbindung verbindet.
  4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Kontaktierungshöcker (10) mit einer sich nach oben verjüngenden oder mehrere Spitzen aufweisenden Form erzeugt werden, so dass sie beim Verbinden der Metallfolie oder Metallschicht (5) mit der Oberfläche des Substrates (1) in die Metallfolie oder Metallschicht (5) eindringen.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass als Kontaktierungshöcker (10) Lot-, Gold-, Kupfer-, Nickel- oder Nickel-Diamant-Bumps erzeugt werden.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Metallfolie (5) eine Kupferfolie ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Verbindung der Metallfolie oder Metallschicht (5) mit der Oberfläche des Substrates (1) durch Bereitstellen und Aufbringen einer RCC-Laminatschicht (7) auf das Substrat (1) erfolgt.
  8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Verbindung der Metallfolie oder Metallschicht (5) mit der Oberfläche des Substrates (1) durch Bereitstellen und Aufbringen einer Metallfolie mit ganzflächig aufgedrucktem Bindemittel (4) auf das Substrat (1) erfolgt.
  9. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Verbindung der Metallfolie oder Metallschicht (5) mit der Oberfläche des Substrates (1) durch Bereitstellen und Aufbringen einer Metallfolie mit strukturiert aufgedrucktem Bindemittel (4) auf das Substrat (1) erfolgt, wobei durch die Strukturierung Bereiche der Metallfolie freigelegt sind, an denen der elektrische Kontakt zu den ein oder mehreren mikroelektronischen Bauelementen (2) hergestellt werden soll.
  10. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass für die Verbindung der Metallfolie (5) mit der Oberfläche des Substrates (1) zunächst eine strukturierte oder unstrukturierte Schicht des Bindemittels (4) auf das Substrat (1) aufgebracht und anschließend die Metallfolie (5) mittels der Schicht des Bindemittels (4) mit dem Substrat (1) verbunden wird.
  11. Verfahren nach einem der Ansprüche 1 bis 10 zur elektrischen Kontaktierung ein oder mehrerer mikroelektronischer Bauelemente (2), die auf der Oberfläche einer Leiterplattenlage aufgebracht oder in die Oberfläche der Leiterplattenlage eingebettet sind.
  12. Verfahren nach einem der Ansprüche 1 bis 10 zur elektrischen Kontaktierung ein oder mehrerer mikroelektronischer Bauelemente (2) eines Haibleiterwafers, der das Substrat (1) darstellt.
  13. Verfahren nach einem der Ansprüche 1 bis 12, bei dem die mikroelektronischen Bauelemente (2) Halbleiterchips und/oder SMD-Bauteile sind.
DE102006036728.6A 2006-08-05 2006-08-05 Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte Expired - Fee Related DE102006036728B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006036728.6A DE102006036728B4 (de) 2006-08-05 2006-08-05 Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte
US11/882,824 US8042724B2 (en) 2006-08-05 2007-08-06 Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006036728.6A DE102006036728B4 (de) 2006-08-05 2006-08-05 Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte

Publications (2)

Publication Number Publication Date
DE102006036728A1 true DE102006036728A1 (de) 2008-02-07
DE102006036728B4 DE102006036728B4 (de) 2017-01-19

Family

ID=38885005

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006036728.6A Expired - Fee Related DE102006036728B4 (de) 2006-08-05 2006-08-05 Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte

Country Status (2)

Country Link
US (1) US8042724B2 (de)
DE (1) DE102006036728B4 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009058764A1 (de) * 2009-12-15 2011-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
DE102010017768B4 (de) * 2009-08-06 2012-12-06 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102012200258A1 (de) * 2012-01-10 2013-07-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung eines chips
DE102011000751B4 (de) * 2010-02-16 2016-07-14 Infineon Technologies Ag Halbleiter-Bauelement mit einem einen Hohlraum aufweisenden Träger und Herstellungsverfahren
DE102018114409A1 (de) * 2018-06-15 2019-12-19 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Schalteinrichtung und Schalteinrichtung
US10720405B2 (en) 2016-04-11 2020-07-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Semifinished product and component carrier
DE102020125813A1 (de) 2020-10-02 2022-04-07 Infineon Technologies Ag Verfahren zum herstellen eines chipgehäuses und chipgehäuse

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007024189A1 (de) * 2007-05-24 2008-11-27 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
EP2761651B1 (de) * 2011-09-30 2019-05-29 Intel Corporation Verfahren zur handhabung eines sehr dünnen bauelementwafers mit einem lothöcker mittels eines stützsubstrats mit einer planaren benetzbaren oberfläche und einer schicht aus duroplastischem material

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172021A (ja) * 1995-12-19 1997-06-30 Sony Corp 半導体装置、半導体装置の製造方法及び実装方法
EP1104017A2 (de) * 1999-11-24 2001-05-30 Omron Corporation Flip-Chip-Montage eines IC auf eine Leiterplatte
US20020048847A1 (en) * 1997-01-09 2002-04-25 Kazuhisa Tsunoi Method of mounting semiconductor chip part on substrate
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
EP1448034A1 (de) * 1996-12-27 2004-08-18 Matsushita Electric Industrial Co., Ltd. Verfahren und Vorrichtung zum Befestigen eines elektronischen Bauteils auf einer Leiterplatte.
US6780668B1 (en) * 1999-07-16 2004-08-24 Matsushita Electric Industrial Co., Ltd. Package of semiconductor device and method of manufacture thereof
US6975036B2 (en) * 2002-04-01 2005-12-13 Nec Electronics Corporation Flip-chip semiconductor device utilizing an elongated tip bump

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204651A (ja) * 1992-12-28 1994-07-22 Canon Inc 回路基板と電気回路部品との接続方法
US5736681A (en) * 1993-09-03 1998-04-07 Kabushiki Kaisha Toshiba Printed wiring board having an interconnection penetrating an insulating layer
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JP3450238B2 (ja) * 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172021A (ja) * 1995-12-19 1997-06-30 Sony Corp 半導体装置、半導体装置の製造方法及び実装方法
EP1448034A1 (de) * 1996-12-27 2004-08-18 Matsushita Electric Industrial Co., Ltd. Verfahren und Vorrichtung zum Befestigen eines elektronischen Bauteils auf einer Leiterplatte.
US20020048847A1 (en) * 1997-01-09 2002-04-25 Kazuhisa Tsunoi Method of mounting semiconductor chip part on substrate
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
US6780668B1 (en) * 1999-07-16 2004-08-24 Matsushita Electric Industrial Co., Ltd. Package of semiconductor device and method of manufacture thereof
EP1104017A2 (de) * 1999-11-24 2001-05-30 Omron Corporation Flip-Chip-Montage eines IC auf eine Leiterplatte
US6975036B2 (en) * 2002-04-01 2005-12-13 Nec Electronics Corporation Flip-chip semiconductor device utilizing an elongated tip bump

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010017768B4 (de) * 2009-08-06 2012-12-06 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiter-Bauelements
US8642389B2 (en) 2009-08-06 2014-02-04 Infineon Technologies Ag Method of manufacturing a semiconductor device
DE102010064495B3 (de) * 2009-08-06 2015-07-30 Infineon Technologies Ag Halbleiter-Bauelement
DE102009058764A1 (de) * 2009-12-15 2011-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
US8975116B2 (en) 2009-12-15 2015-03-10 Technische Universität Berlin Electronic assembly including an embedded electronic component
DE102011000751B4 (de) * 2010-02-16 2016-07-14 Infineon Technologies Ag Halbleiter-Bauelement mit einem einen Hohlraum aufweisenden Träger und Herstellungsverfahren
DE102012200258A1 (de) * 2012-01-10 2013-07-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung eines chips
US10720405B2 (en) 2016-04-11 2020-07-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Semifinished product and component carrier
US11380650B2 (en) 2016-04-11 2022-07-05 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Batch manufacture of component carriers
DE102018114409A1 (de) * 2018-06-15 2019-12-19 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Schalteinrichtung und Schalteinrichtung
DE102020125813A1 (de) 2020-10-02 2022-04-07 Infineon Technologies Ag Verfahren zum herstellen eines chipgehäuses und chipgehäuse
US11862600B2 (en) 2020-10-02 2024-01-02 Infineon Technologies Ag Method of forming a chip package and chip package

Also Published As

Publication number Publication date
US8042724B2 (en) 2011-10-25
US20080061115A1 (en) 2008-03-13
DE102006036728B4 (de) 2017-01-19

Similar Documents

Publication Publication Date Title
DE102006036728B4 (de) Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte
EP2259311B1 (de) Verfahren zum Einbetten zumindest eines Bauelements in einem Leiterplattenelement
DE69725689T2 (de) Gedruckte Leiterplatte und elektronische Bauteile
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE112008003532T5 (de) Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
DE19954941A1 (de) Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
EP0610360B1 (de) Verfahren zur herstellung einer gedruckten schaltung sowie gedruckte schaltung
DE102007024189A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe
DE102014105957B3 (de) Verfahren zur Herstellung einer Lötverbindung
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
DE19955538B4 (de) Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Verfahren zur Herstellung einer Leiterbahnträgerschicht Spritzgusswerkzeug zur Durchführung des Verfahrens zur Herstellung einer Leiterbahnträgerschicht
EP2513957A2 (de) Verfahren zur herstellung einer elektronischen baugruppe und elektronische baugruppe
DE4327560A1 (de) Verfahren zum Kontaktieren von Leiterbahnanordnungen und Kontaktanordnung
DE60130108T2 (de) Verfahren zur herstellung elektrischer verbindungselemente und verbindungselement
DE102005027276B3 (de) Verfahren zur Herstellung einer Stapelanordnung
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
DE10206440A1 (de) Verfahren und Vorrichtung zum Herstellen elektrisch leitender Verbindungen
DE102004030588A1 (de) Verbindungsmaterialschablone und Verfahren zur Verwendung
DE19515159A1 (de) Verbindungsanordnung und Verfahren zur Herstellung einer Verbindungsanordnung für Multilayer-Schaltungen
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
DE102006045836B4 (de) Verfahren zum Herstellen einer Durchkontaktierung zwischen zwei Oberflächen eines Halbleitersubstrats
DE102012203318A1 (de) Verfahren zum Freilegen einer Schicht einer Leiterplatte und entsprechend freigelegte Leiterplatte
EP4342267A1 (de) Verfahren zur herstellung einer leiterplatte und leiterplatte mit mindestens einem eingebetteten elektronischen bauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee