DE102006024121A1 - Nichtflüchtige Speicherzelle einer in einem Halbleiterplättchen integrierten Schaltung, Verfahren zu deren Herstellung und Verwendung einer nichtflüchtigen Speicherzelle - Google Patents

Nichtflüchtige Speicherzelle einer in einem Halbleiterplättchen integrierten Schaltung, Verfahren zu deren Herstellung und Verwendung einer nichtflüchtigen Speicherzelle Download PDF

Info

Publication number
DE102006024121A1
DE102006024121A1 DE102006024121A DE102006024121A DE102006024121A1 DE 102006024121 A1 DE102006024121 A1 DE 102006024121A1 DE 102006024121 A DE102006024121 A DE 102006024121A DE 102006024121 A DE102006024121 A DE 102006024121A DE 102006024121 A1 DE102006024121 A1 DE 102006024121A1
Authority
DE
Germany
Prior art keywords
area
programming
gate electrode
programming area
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006024121A
Other languages
English (en)
Other versions
DE102006024121B4 (de
Inventor
Franz Dietz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Semiconductors GmbH and Co KG
Original Assignee
Atmel Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Germany GmbH filed Critical Atmel Germany GmbH
Priority to DE102006024121A priority Critical patent/DE102006024121B4/de
Priority to EP07725207A priority patent/EP1979936A1/de
Priority to PCT/EP2007/004288 priority patent/WO2007134751A1/de
Priority to US11/802,405 priority patent/US20070267683A1/en
Publication of DE102006024121A1 publication Critical patent/DE102006024121A1/de
Application granted granted Critical
Publication of DE102006024121B4 publication Critical patent/DE102006024121B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zur Herstellung einer nichtflüchtigen Speicherzelle in einem Halbleiterplättchen, bei dem - eine Gate-Elektrode (40) ausgebildet wird, - ein Lesebereich (30) ausgebildet wird, der mit der Gate-Elektrode (40) eine Transistoranordnung bildet, - ein erster Programmierbereich (10) ausgebildet wird, der mit der Gate-Elektrode (40) einen ersten Kondensator bildet, - ein zweiter Programmierbereich (20) ausgebildet wird, der mit der Gate-Elektrode (40) einen zweiten Kondensator bildet, und - ein dielektrischer Isolator (50) ausgebildet wird, der die Gate-Elektrode (40) von dem Lesebereich (30) und von dem ersten Programmierbereich (10) und von dem zweiten Programmierbereich (20) isoliert, dadurch gekennzeichnet, dass - die Gate-Elektrode (40) auf den dielektrischen Isolator (50, 531, 532, 533) sowohl oberhalb des Lesebereichs (30) als auch oberhalb des ersten Programmierbereichs (10) als auch oberhalb des zweiten Programmierbereichs (20) als leitende Schicht (41, 42, 43) aufgebracht wird.

Description

  • Die vorliegende Erfindung betrifft eine nichtflüchtige Speicherzelle einer in einem Halbleiterplättchen integrierten Schaltung ein Verfahren zur Herstellung einer nichtflüchtigen Speicherzelle in einer integrierten Schaltung und eine Verwendung einer nichtflüchtigen Speicherzelle in einem smart-power-Schaltkreis.
  • Zur Herstellung von integrierten Schaltkreisen werden Wafer verwendet, die aus einem monokristallinen Halbleitermaterial, wie Silizium oder Germanium oder aus Mischkristallen wie Siliziumcarbid bestehen. Je nach Verwendung werden in den Schaltkreisen unterschiedliche Bauelemente, wie CMOS-Feldeffekttransistoren, Bipolartransistoren, DMOS-Feldeffekttransistoren oder Speicherzellen verwendet, die unterschiedliche Anforderungen an eine Herstellungstechnologie stellen.
  • Vorteilhafterweise wird in ein und demselben integrierten Schaltkreis mit einer Herstellungstechnologie eine große Vielzahl von Bauelementen hergestellt. Zugleich soll die Anzahl der Prozessschritte der Technologie so gering wie möglich gehalten werden.
  • Ein häufig benötigtes Bauelement ist eine nichtflüchtige Speicherzelle einer EPROM- oder E2PROM-Speichermatrix. Aufbau und Funktionsweise derartiger Speicherzellen sind der Standardliteratur entnehmbar. Solche Speicherzellen, wie z. B. dynamische Speicherzellen oder nichtflüchtige Speicherzellen, sind üblicherweise derart aufgebaut, dass in einem Programmierschritt eine Ladung in ein Speichermedium der Speicherzelle eingebracht wird und diese Ladung die gespeicherte Information repräsentiert. Die Information kann dann in einem Leseschritt abgefragt werden und gegebenenfalls in einem Löschvorgang wieder gelöscht werden.
  • Für diese Vorgänge besitzt die Speicherzelle einen Programmier- und Löschbereich als Zugriffsbereich, über den die entsprechenden Vorgänge ausgeführt werden können. So wird beispielsweise für den Fall eines EPROM als Speichertransistor zur Programmierung eine Spannung an Drain und Gate des EPROM angelegt, die Ladung fließt dabei als Tunnelstrom durch ein Tunneloxid zwischen Drain und Gate. Beim Lesevorgang wird der Speichertransistor durch Anlegen entsprechender Spannungen oder Ströme an Source, Gate und Drain leitend geschaltet.
  • Entsprechend der US 5,886,376 kann der Programmier- und Lesebereich von Speicherzellen als bauliche Einheit ausgebildet werden, die für beide Zwecke genutzt werden kann, wobei teilweise zusätzliche Anpassungen für die Funktion als Programmier- oder Lesebereich vorzusehen sind wie zusätzliche Kontaktierungsmöglichkeiten, Tunnelbereiche für Ladungsträger oder ähnliches. Bei einer solchen Zusammenfassung dieser beiden Bereiche in einer baulichen Einheit sind stets Kompromisslösungen bei der Optimierung nötig und eine Ungenauigkeit z. B. bei der Herstellung eines Tunnelfensters in einem EPROM kann die Funktionsfähigkeit des EPROMS als Transistor für Lesevorgänge beeinträchtigen.
  • Eine baulich getrennte Anordnung von Programmierbereich und Lesebereich der Speicherzelle wird in der US 5,565,371 offenbart. Damit kann eine getrennte Optimierung der Eigenschaften dieser beiden Bereiche im Hinblick auf die von ihnen zu erfüllenden Funktionen erfolgen und so die Effektivität der Speicherzelle gesteigert werden.
  • Aus der DE 198 46 211 A1 ist ebenfalls eine Speicherzelle mit einem getrennten Programmierbereich und Lesebereich bekannt. Durch die Einfügung einer Region, die unter dem Tunnelfenster angeordnet ist und eine Dotierung vom gleichen Leitfähigkeitstyp wie die Source- und die Drainregion eines MOS-Feldeffekttransistors des Lesebereichs aufweist, sowie eine separate Kontaktierung jeder der drei Regionen wird über eine bauliche Trennung hinaus auch eine elektrische Trennung dieser Bereiche erzielt.
  • Eine Leseoperation nimmt praktisch keinen Einfluss auf eine Programmieroperation und umgekehrt. Über dem Floating Gate ist ein durchgehendes Control-Gate angeordnet, das sich gleichzeitig über den Lesebereich und den Programmierbereich erstreckt. Üblicherweise werden Speicherzellen mit einem separaten Auswahltransistor versehen, der zur Ansteuerung der Speicherzellen verwendet wird. In bestimmten Betriebsbereichen kann jedoch auf einen Auswahltransistor verzichtet werden.
  • Der Erfindung liegt die Aufgabe zu Grunde, eine nichtflüchtige Speicherzelle anzugeben, die eine möglichst hohe Zyklenfestigkeit bei einem möglichst einfachen, in einen Schaltkreis mit Leistungstransistoren zu integrierenden Aufbau aufweist.
  • Diese Aufgabe wird erfindungsgemäß durch eine nichtflüchtige Speicherzelle mit den Merkmalen des Anspruchs 1 gelöst. Bevorzugte Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Demzufolge ist eine nichtflüchtige Speicherzelle einer in einem Halbleiterplättchen integrierten Schaltung vorgesehen. Diese nichtflüchtige Speicherzelle weist einen Lesebereich zum Auslesen einer Speicherinformation auf. Weiterhin weist die Speicherzelle einen ersten Programmierbereich und einen zweiten Programmierbereich auf, wobei vorzugsweise eine Spannung an den ersten Programmierbereich und an den zweiten Programmierbereich zum Schreiben und vorteilhafterweise auch zum Löschen der Speicherzelle anlegbar ist.
  • Weiterhin weist die nichtflüchtige Speicherzelle eine Gate-Elektrode auf, die schwebend (floating gate) ausgebildet ist. Die Gate-Elektrode ist hierzu vorzugsweise durch ein Dielektrikum vollständig umgeben und durch dieses im Lesemodus isoliert. Die Gate-Elektrode weist daher keinen Anschluss auf. Die Gate-Elektrode ist von dem Lesebereich und von dem ersten Programmierbereich und von dem zweiten Programmierbereich dabei durch einen dielektrischen Isolator isoliert.
  • Die Gate-Elektrode bildet mit dem dielektrischen Isolator und mit dem Lesebereich eine Transistoranordnung zum Auslesen der Speicherinformation. Hierzu kann beispielsweise mittels einer Stromquelle ein Strom in die Transistoranordnung getrieben werden. Je nach Ladung in der Gate-Elektrode als Speicherinformation fällt über der mehr oder minder aufgesteuerten oder sperrenden Transistoranordnung eine Drain-Source-Spannung ab, wobei die Drain-Source-Spannung der Speicherinformation zugeordnet ist.
  • Die Gate-Elektrode bildet mit dem dielektrischen Isolator und mit dem ersten Programmierbereich einen ersten Kondensator. Weiterhin bildet die Gate-Elektrode mit dem dielektrischen Isolator und mit dem zweiten Programmierbereich einen zweiten Kondensator. Wird eine Schreibspannung oder eine Löschspannung an den ersten und zweiten Programmierbereich angelegt, bilden der erste Kondensator und der zweite Kondensator einen kapazitiven Spannungsteiler.
  • Die Gate-Elektrode ist bezogen auf die Oberfläche des Halbleiterplättchens oberhalb des Lesebereichs und oberhalb des ersten Programmierbereichs und oberhalb des zweiten Programmierbereichs angeordnet. Hierzu überdeckt die Gate-Elektrode zumindest einen Teil des Lesebereichs, einen Teil des ersten Programmierbereichs und einen Teil des zweiten Programmierbereichs. Zwischen der Gate-Elektrode und dem ersten Programmierbereich, zwischen der Gate-Elektrode und dem zweiten Programmierbereich und zwischen der Gate-Elektrode und dem Lesebereich ist dabei der dielektrische Isolator angeordnet. Vorzugsweise ist dieser Teil des dielektrischen Isolators zwischen der Gate-Elektrode und dem ersten Programmierbereich, zwischen der Gate-Elektrode und dem zweiten Programmierbereich und zwischen der Gate-Elektrode und dem Lesebereich durch ein trocken-thermisches Oxid aus Siliziumdioxid gebildet.
  • Gemäß einer vorteilhaften Weiterbildung ist vorgesehen, dass der erste Programmierbereich von dem zweiten Programmierbereich durch den dielektrischen Isolator isoliert ist. Zu dieser Isolierung ist vorzugsweise zwischen dem ersten Programmierbereich und dem zweiten Programmierbereich eine Grabenstruktur vorgesehen, die mit einem Dielektrikum des Isolators verfüllt ist. Vorteilhafterweise weisen weder der erste Programmierbereich noch der zweite Programmierbereich einen PN-Übergang zur Isolation auf.
  • Gemäß einer Ausgestaltung der Erfindung weist der dielektrische Isolator zudem eine vergrabene Schicht (SOI-Struktur (silicon on insulator) oder SOS-Struktur (silicon on saphir)) auf, die sowohl unterhalb des ersten Programmierbereichs als auch unterhalb des zweiten Programmierbereichs ausgebildet ist und vorteilhafterweise den ersten Programmierbereich und den zweiten Programmierbereich von einem Substrat elektrisch isoliert. Vorzugsweise ist vorgesehen, dass die Grabenstruktur an die vergrabene Schicht grenzt.
  • Weiterhin ist bevorzugt vorgesehen, dass der erste Programmierbereich und der zweite Programmierbereich von dem Lesebereich durch den dielektrischen Isolator isoliert sind. Auch diese Isolation ist vorteilhafterweise durch eine Grabenstruktur gebildet die mit Dielektrikum verfüllt ist. Auch diese Grabenstruktur grenzt vorteilhafterweise an die vergrabene Schicht. Vorteilhafterweise sind also der erste Programmierbereich und/oder der zweite Programmierbereich und/oder der Lesebereich von dem Substrat des Halbleiterplättchens durch eine vergrabene Schicht (S01) des dielektrischen Isolators isoliert.
  • Gemäß einer bevorzugten Weiterbildung der Erfindung ist vorgesehen, dass der erste Programmierbereich und der zweite Programmierbereich und der Lesebereich aus einer einzigen Halbleiterschicht gebildet und durch eine mit dem dielektrischen Isolator gefüllte Grabenstruktur voneinander isoliert sind. Vorzugsweise weist diese Halbleiterschicht Silizium oder Siliziumcarbid auf. Diese einzige Halbleiterschicht ist im ersten Programmierbereich, im zweiten Programmierbereich und im Lesebereich vorzugsweise monokristallin ausgebildet.
  • Vorteilhafterweise ist der erste Programmierbereich durch den dielektrischen Isolator gekapselt, so dass der erste Programmierbereich allseitig an den dielektrischen Isolator grenzt, mit Ausnahme einer Öffnung für einen elektrischen Anschluss. Die Öffnung ist hierzu beispielsweise mit einem metallischen Leiter versehen. Vorteilhafterweise ist der zweite Programmierbereich durch den dielektrischen Isolator gekapselt, so dass der zweite Programmierbereich allseitig an den dielektrischen Isolator grenzt, mit Ausnahme einer Öffnung für einen elektrischen Anschluss. Die Öffnung ist hierzu beispielsweise mit einem metallischen Leiter versehen. Vorteilhafterweise ist der Lesebereich durch den dielektrischen Isolator gekapselt, so dass der Lesebereich allseitig an den dielektrischen Isolator grenzt, mit Ausnahme einer Öffnung für einen elektrischen Anschluss. Die Öffnung ist hierzu beispielsweise mit einem metallischen Leiter versehen.
  • Bevorzugt sind eine erste Kapazität des ersten Kondensators und eine zweite Kapazität des zweiten Kondensators unterschiedlich. Das Verhältnis der Kapazitäten ist dabei derart ausgebildet, dass über dem ersten Kondensator eine (Speicher- oder Lösch-) Spannung abfällt, die ein Tunneln von Ladungsträgern durch den dielektrischen Isolator ermöglichen, um die Speicherinformation zu verändern. Wenn der erste Kondensator und der zweite Kondensator als Plattenkondensator ausgebildet sind, sind die Kapazitäten durch eine Kondensatorfläche als Überlappungsfläche der Platten eines jeden Kondensators, durch die Dicke des dielektrischen Isolators zwischen den Platten eines jeden Kondensators und durch das Material des Dielektrikums bestimmt.
  • Vorteilhafterweise ist vorgesehen, dass eine erste Kondensatorfläche des ersten Kondensators und eine zweite Kondensatorfläche des zweiten Kondensators unterschiedliche sind. Vorteilhafterweise weist alternativ oder in Kombination der dielektrische Isolator eine erste Dicke zwischen der Gate-Elektrode und dem ersten Programmierbereich und eine zweite Dicke zwischen der Gate-Elektrode und dem zweiten Programmierbereich auf, die unterschiedlich sind. Die erste Dicke ist dabei vorteilhafterweise hinsichtlich einem Tunneln der Ladungsträger durch diese Dicke des dielektrischen Isolators angepasst.
  • Um einen Herstellungsprozess weitestgehend zu vereinfachen weist der dielektrische Isolator zwischen der Gate-Elektrode und dem ersten Programmierbereich und zwischen der Gate-Elektrode und dem zweiten Programmierbereich eine (im Rahmen der Fertigungstoleranzen) gleiche Dicke auf. Dies kann dadurch erzielt werden indem der dielektrische Isolator zeitgleich in einem Prozessschritt auf dem ersten Programmierbereich und auf dem zweiten Programmierbereich ausgebildet wird.
  • Weiterhin liegt der Erfindung die Aufgabe zu Grund ein Verfahren zur Herstellung einer nichtflüchtigen Speicherzelle anzugeben. Diese Aufgabe wird durch die Merkmale des Anspruchs 12 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand von Unteransprüchen.
  • Demzufolge ist ein Verfahren zur Herstellung einer nichtflüchtigen Speicherzelle in einem Halbleiterplättchen vorgesehen. Bei diesem Verfahren werden eine Gate-Elektrode, ein Lesebereich, ein erster Programmierbereich, ein zweiter Programmierbereich und ein dielektrischer Isolator ausgebildet. Der Lesebereich bildet mit der Gate-Elektrode und mit dem dielektrischen Isolator eine Transistoranordnung. Der erste Programmierbereich bildet mit der Gate-Elektrode und mit dem dielektrischen Isolator einen ersten Kondensator. Der zweite Programmierbereich bildet mit der Gate-Elektrode und mit dem dielektrischen Isolator einen zweiten Kondensator. Der dielektrische Isolator wird dabei derart ausgebildet, dass er die Gate-Elektrode von dem Lesebereich und von dem ersten Programmierbereich und von dem zweiten Programmierbereich isoliert.
  • Die Gate-Elektrode wird auf den dielektrischen Isolator sowohl oberhalb des Lesebereichs als auch oberhalb des ersten Programmierbereichs als auch oberhalb des zweiten Programmierbereichs als leitende Schicht aufgebracht. Vorzugsweise wird hierzu ein polykristallines und dotiertes Halbleitermaterial in einem einzigen Prozessschritt aufgebracht und in einem späteren Prozessschritt beispielsweise durch Maskierung und Ätzung strukturiert.
  • Gemäß einer bevorzugten Weiterbildung des Verfahrens wird vor dem Aufbringen der Gate-Elektrode der dielektrische Isolator durch zeitgleiche thermische Oxidation von Halbleitermaterial des Lesebereichs, des ersten Programmierbereichs und des zweiten Programmierbereichs gebildet. Zur Erzielung unterschiedlicher Oxiddicken auf dem ersten Programmierbereich und auf dem zweiten Programmierbereich wird beispielsweise nach der (zeitgleichen) thermischen Oxidation der erste Programmierbereich durch eine Si3N4-Maskierschicht abgedeckt und die Oxidation fortgesetzt. Alternativ kann nach der (zeitgleichen) thermischen Oxidation die thermisch gebildete Oxidschicht von dem ersten Programmierbereich entfernt werden. In einer nachfolgenden thermischen Oxidation wird die Oxiddicke oberhalb des zweiten Programmierbereichs größer als die Oxiddicke oberhalb des ersten Programmierbereichs ausgebildet.
  • In einer anderen auch kombinierbaren Weiterbildung des Verfahrens wird der erste Programmierbereich mit der Gate-Elektrode und dem dielektrischen Isolator als Tunnelfenster ausgebildet. Hierzu wird zumindest ein Dotierstoff mit einer ersten Dotierstoffkonzentration eines Leitungstyps im ersten Programmierbereich unabhängig von einer Dotierstoffkonzentration desselben Leitungstyps im Lesebereich eingebracht. Zum unabhängigen Einbringen kann beispielsweise eine Maskierung verwendet werden oder ein dotierter Bereich wird durch Ätzung wieder entfernt.
  • Ein weiterer Aspekt der Erfindung ist eine Verwendung einer zuvor beschriebenen nicht-flüchtigen Speicherzelle in einem integrierten Schaltkreis mit einer Anzahl von integrierten Leistungstransistoren als intelligenter Leistungsschaltkreis (smart-power). Vorzugsweise wird eine Anzahl von nicht-flüchtigen Speicherzellen zusammen mit einer Anzahl von Leistungstransistoren und anderen Bauelementen hergestellt, wobei in Synergie Einzel-Prozessschritte sowohl zur Ausbildung der nichtflüchtigen Speicherzelle als auch zur Ausbildung des Leistungstransistors einstellt sind.
  • Im Folgenden wird die Erfindung in einem Ausführungsbeispiel anhand von Zeichnungen mit den 1 und 2 näher erläutert.
  • Dabei zeigen
  • 1 eine schematische dreidimensionale Layout-Ansicht einer nichtflüchtigen Speicherzelle; und
  • 2 ein schematisches Schaltsymbol der nichtflüchtigen Speicherzelle.
  • 1 zeigt ein Ausführungsbeispiel der Erfindung in einer schematischen dreidimensionalen Ansicht einer nichtflüchtigen Speicherzelle. Ein Lesebereich 30 wird mit einem Body 32, einem Bodyanschlussgebiet 31, einem Sourcegebiet 33 und einem Draingebiet 34 mit einem Anschluss BL für eine Bit-Leitung zum Auslesen einer Speicherinformation gebildet. Eine NMOS-Transistoranordnung aus dem Source- 33, Drain- 34 und Bodygebiet 32 weist weiterhin eine schwebende Gate-Elektrode 40 oberhalb eines Gate-Oxids 533 auf. Die Gate-Elektrode ist allseitig dielektrisch isoliert und durch Tunneln von Elektronen durch die Isolation programmier- oder löschbar.
  • Zusätzlich zu dem Teil 43 der Gate-Elektrode 40, der Bestandteil der Transistoranordnung ist, weist die Gate-Elektrode noch zwei andere Teile 41 und 42 auf, die oberhalb eines ersten Programmierbereichs 10 und oberhalb eines zweiten Programmierbereichs 20 angeordnet sind. Da sämtliche Programmierbereiche 10, 20 unterhalb der Gate-Elektrode angeordnet sind, ist ein weiterer Programmierbereich oberhalb der Gate-Elektrode 40 nicht erforderlich, so dass keine zweite Polysiliziumschicht oberhalb benötigt wird (kein Doppelpoly). Lediglich der erste Programmierbereich 10, der zweite Programmierbereich 20 und der Body- 31, Source- 33 und Drainbereich 34 weisen metallische Anschlüsse PRG, CG, B, S, BL respektive auf. Der erste Programmierbereich 10, der zweite Programmierbereich 20 und der Lesebereich 30 sind dabei in einer monokristallinen Halbleiterschicht 100 ausgebildet.
  • Zu Isolierung des ersten Programmierbereichs 10, des zweiten Programmierbereichs 20 und des Lesebereichs 30 voneinander und von der Gate-Elektrode 40 ist ein dielektrischer Isolator 50 vorgesehen, der mehrere Teile 52, 511, 512, 513, 514, 531, 532 und 533 aufweist. Diese Teile können dabei in unterschiedlichen Prozessschritten erzeugt werden und auch verschiedene dielektrische Materialien aufweisen. Durch diese Isolierung 50 der Programmierbereiche 10 und 20 kann sowohl eine positive als auch negative Programmier-/Löschspannung angelegt werden, unabhängig von einer an ein Substrat angelegten Spannung (in 1 nicht dargestellt). Die geometrische Fläche der zweiten Programmierbereichs 20 ist dabei signifikant größer als die geometrische Fläche des ersten Programmierbereichs 10, so dass auch der zwischen Gate-Elektrode 40 und ersten Programmierbereich 10 ausgebildete erste Plattenkondensator eine kleinere Kapazität aufweist als der zwischen Gate-Elektrode 40 und zweiten Programmierbereich 20 ausgebildete zweite Plattenkondensator.
  • Das thermische Oxid des dielektrischen Isolators 532 korrespondierend zu dem größeren zweiten Programmierbereich 20 weist den Vorteil auf, dass durch die Herstellung eine höhere Qualität des Oxids 532 erzielt wird. Dies resultiert in einer verbesserten Ladungshaltung. Gemäß einer Untersuchung der Anmelderin sind die möglichen Feldstärken bei dem Oxid 532, das auf monokristallinem Silizium gebildet ist, etwa doppelt so hoch wie auf polykristallinem Silizium, d.h. man müsste die Oxiddicke bei polykristallinem Material verdoppeln, um gleiche die Ladung erhaltende elektrische Eigenschaften des Oxids 532 zu erhalten. Dadurch halbiert sich die gegenüber polykristallinem Material benötigte Kapazität, beziehungsweise für gleiche elektrische Eigenschaften müsste für polykristallines Silizium die Kapazität durch eine größere Fläche verdoppelt werden.
  • Das Ausführungsbeispiel der 1 hat weiterhin mehrere Vorteile. Das Tunneln der Elektronen kann über das Gateoxid erfolgen, das in einem Standard-Gateoxid-Prozessschritt hergestellt wird. Wobei das Gateoxid zugleich für eine Vielzahl verschiedener Transistoranordnung, wie CMOS-Transistoren oder DMOS-Transistoren mit hergestellt werden kann. Der Lesetransistor ist im Schreib- oder Löschvorgang keinem Stress durch das Tunneln der Ladungsträger ausgesetzt. Beim Schreibvorgang fließen auch bei Temperaturen von 200°C keine signifikanten Leckströme innerhalb der Zelle, so dass der benötigte Programmierstrom gering ist. Daher ist die Zelle insbesondere für einen Hochtemperatureinsatz geeignet.
  • Zudem kann eine vereinfachte Ansteuerung der Zelle der 1 realisiert werden, wobei ein Ansteuerschaltkreis (nicht dargestellt) eine geringere Chipfläche benötigt. Die Zelle und deren elektrische Eigenschaften sind von Toleranzen der Lithographie unabhängig. Es wird lediglich eine niedrige und symmetrische Schreib-/Löschspannung benötigt. Die nichtflüchtige Speicherzelle degradiert durch Schreib-/Löschvorgänge symmetrisch und weist eine ausreichend hohe Zyklenfestigkeit auf.
  • 2 zeigt ein Schaltsymbol für die Speicherzelle der 1. Dabei sind die Programmieranschlüsse CG und PRG ebenso von der schwebenden Gate-Elektrode 40 isoliert, wie die Anschlüsse S, B und BL der NMOS-Transistoranordnung des Lesebereichs 30. Eine Programmierspannung wird zwischen den Anschlüssen CG und PRG angelegt, um die Information in die nichtflüchtige Speicherzelle zu schreiben. Mittels einer Löschspannung zwischen den Anschlüssen CG und PRG wird die Information in der nichtflüchtigen Speicherzelle gelöscht. Für das Löschen oder Schreiben wird die Transistoranordnung hingegen nicht belastet, indem an die Drain und/oder Source eine mittlere Spannung (bezüglich der Spannungen an den Anschlüssen CG und PRG) angelegt wird.
  • Anhand der 1 wird im Folgenden das Herstellungsverfahren erläutert, wobei zur leichteren Verständlichkeit nicht alle notwendigen Prozessschritte, wie Lithographieschritte, Reinigungsschritte und dergleichen beschrieben werden.
  • Zunächst wird ein so genanntes SOI-Substrat gebildet, indem ein Aufbau aus einem Substrat (in 1 nicht dargestellt), der monokristallinen Halbleiterschicht 100 und einer zwischen dem Substrat und der monokristallinen Halbleiterschicht 100 vergrabenen dielektrischen Schicht 52 erzeugt wird. Der Dotierstoff des N-leitenden Typs wird für eine Ausbildung der N-Wanne 12 des ersten Programmierbereichs 10 und zur Ausbildung der N-Wanne 22 des zweiten Programmierbereichs 20 beispielsweise durch Diffusion eingebracht. Ebenfalls wird im Lesebereich 30 der Dotierstoff des P-leitenden Typs eingebracht, der hier den Body 32 der Transistoranordnung bildet.
  • Der Body 32 und die beiden Wannen 12 und 22 werden durch das Ätzen der Grabenstruktur mit mehreren Gräben (deep trench) getrennt. Die Gräben werden anschließend mit einem Grabendielektrikum 511, 512, 513 und 514 verfüllt. Das Grabendielektrikum 511, 512, 513 und 514 reicht dabei bis an die vergrabene dielektrische Schicht 52. Die Grabenstruktur kapselt dabei den ersten Programmierbereich 10, den zweiten Programmierbereich 20 und den Lesebereich 30 in lateraler Richtung (box). Diese Halbleiterbereiche 10, 20, 30 sind daher in lateraler Richtung von den Grabendielektrika 511, 512, 513 und 514 des dielektrischen Isolators 50 umgeben.
  • Nach der Bildung dieser lateralen Isolierung wird im oberen Teil 11, 21 des ersten und zweiten Programmierbereichs 10 und 20 ein weiterer Dotierstoff (beispielsweise durch Implantation) eingebracht, so dass die dortige Dotierstoffkonzentration NEXT sowohl den spezifischen Widerstand verringert als auch eine Zyklenfestigkeit erhöht wird. Weiterhin kann der P-Bodyanschluss 31 vom P-Leitungstyp implantiert werden.
  • Danach wird die Oberfläche der Halbleiterschicht 100 aus Silizium trocken-thermisch oxidiert, so dass auf dem ersten Programmierbereich 10 und auf dem zweiten Programmierbereich 20 und auf dem Lesebereich 30 eine dünne Siliziumdioxidschicht 531, 532, 533 gebildet wird. Der erste Programmierbereich 10, der zweite Programmierbereich 20 und der Lesebereich 30 sind hiernach allseitig von einem Dielektrikum umgeben. Die dünne Siliziumdioxidschicht weist drei Bereiche 531, 532, 533 respektive oberhalb des ersten Programmierbereichs 10, oberhalb des zweiten Programmierbereichs 20 und oberhalb des Lesebereichs 30 auf. Diese Bereiche 531, 532, 533 können eine unterschiedliche Dicke aufweisen. In Ausführungsbeispiel der 1 jedoch sind die Bereiche 531, 532, 533 durch dieselbe thermische Oxidation erzeugt und weisen eine gleiche Dicke auf.
  • Nachfolgend wird auf der Siliziumdioxidschicht 531, 532, 533 dotiertes Polysilizium abgeschieden und strukturiert, das die durchgehende Gate-Elektrode 43 mit einem ersten Teil 41 oberhalb des ersten Programmierbereichs 10, mit einem zweiten Teil 42 oberhalb des zweiten Programmierbereichs 20 und mit einem dritten Teil 43 oberhalb des Lesebereichs 30 bildet. Die Gate-Elektrode 40 wird nachfolgend allseitig durch ein Dielektrikum isoliert und nicht kontaktiert, so dass eine schwebende Gate-Elektrode (floating gate) erzeugt wird.
  • Weiterhin werden durch Implantation von einem Dotierstoff des N-Leitungstyps das Draingebiet 34 und das Sourcegebiet 33 der Transistoranordnung des Lesebereichs 30 gebildet. Nachfolgend werden der erste Programmierbereich durch einen metallischen Anschluss PRG in einer im Dielektrikum geätzten Öffnung angeschlossen. Zugleich werden der zweite Programmierbereich 20 durch einen metallischen Anschluss CG, der Body durch einen metallischen Anschluss B, die Source durch einen metallischen Anschluss S und die Drain durch einen metallischen Anschluss BL in dafür geätzten Öffnungen anschlossen.
  • Die Erfindung ist dabei nicht auf das Ausführungsbeispiel der 1 beschränkt. So kann beispielsweise auch in den nicht von Poly abgedeckten Aktivgebieten des zweiten Programmierbereichs 20 eine N+ Implantation eingebracht werden, um die Kontaktwiderstände zu minimieren. Zusätzlich oder alternativ wird diese Fläche silizidiert. In dem ersten Programmierbereich kann in einem anderen Ausführungsbeispiel beidseitig vom Tunnelbereich zwei Dotierstoffe unterschiedlichem Leitungstyps eingebracht werden. Zum Beispiel kann ein N+ Gebiet und eine P+ Gebiet durch Implantation ausgebildet werden. Diese Gebiet ermöglichen, dass sowohl eine Accumulationsschicht als auch ein Inversionskanal immer "gleich gut" angeschlossen sind. Diesem wäre ein signifikanter Vorteil bei niedrigen Temperaturen bzw. schnellen Schreibvorgängen immanent.
    • 10
    erster Programmierbereich
    11
    oberer Teil des ersten Programmierbereichs mit einer N-Dotierstoffkonzentration (NEXT)
    12
    unterer Teil des ersten Programmierbereichs mit einer N-Dotierstoffkonzentration (NWELL)
    20
    erster Programmierbereich
    21
    oberer Teil des zweiten Programmierbereichs mit einer N-Dotierstoffkonzentration (NEXT)
    22
    unterer Teil des zweiten Programmierbereichs mit einer N-Dotierstoffkonzentration (NWELL)
    30
    Lesebereich
    31
    Body-Anschlussschicht
    32
    Body mit einer P-Dotierstoffkonzentration (PWELL)
    33
    Sourcegebiet
    34
    Draingebiet
    40
    schwebende Gate-Elektrode, floating Gate
    41
    Teil der Gate-Elektrode über dem ersten Programmierbereich
    42
    Teil der Gate-Elektrode über dem zweiten Progammierbereich
    43
    Teil der Gate-Elektrode über dem Lesebereich
    50
    dielektrischer Isolator
    511, 512, 513, 514
    mit Dielektrikum gefüllte Grabenstruktur des Isolators
    52
    vergrabene Schicht des dielektrischen Isolators (SOI, SOS)
    531, 532, 533
    thermisches Oxid des dielektrischen Isolators
    100
    Halbleiterschicht, monokristalline Siliziumschicht, monokristalline Siliziumcarbidschicht
    PRG
    Anschluss des ersten Programmierbereichs
    CG
    Anschluss des zweiten Programmierbereichs
    BL
    Drainanschluss des Lesebereichs
    S
    Sourceanschluss des Lesebereichs
    B
    Bodyanschluss des Lesebereichs

Claims (15)

  1. Nichtflüchtige Speicherzelle einer in einem Halbleiterplättchen integrierten Schaltung – mit einem Lesebereich (30), – mit einem ersten Programmierbereich (10), – mit einem zweiten Programmierbereich (20), – mit einer Gate-Elektrode (40) und – mit einem dielektrischen Isolator (50) bei der – die Gate-Elektrode (40) von dem Lesebereich (30) und von dem ersten Programmierbereich (10) und von dem zweiten Programmierbereich (20) durch den dielektrischen Isolator (50) isoliert ist, – die Gate-Elektrode (40) mit dem dielektrischen Isolator (50) und mit dem Lesebereich (30) eine Transistoranordnung bildet, – die Gate-Elektrode (40) mit dem dielektrischem Isolator (50) und mit dem ersten Programmierbereich (10) einen ersten Kondensator bildet, und – die Gate-Elektrode (40) mit dem dielektrischen Isolator (50) und mit dem zweiten Programmierbereich (20) einen zweiten Kondensator bildet, dadurch gekennzeichnet, dass – die Gate-Elektrode (40) bezogen auf die Oberfläche des Halbleiterplättchens oberhalb des Lesebereichs (30) und oberhalb des ersten Programmierbereichs (10) und oberhalb des zweiten Programmierbereichs (20) angeordnet ist.
  2. Nichtflüchtige Speicherzelle nach Anspruch 1, bei der der erste Programmierbereich (10) von dem zweiten Programmierbereich (20) durch den dielektrischen Isolator (50, 512) isoliert ist.
  3. Nichtflüchtige Speicherzelle nach einem der vorhergehenden Ansprüche, bei der der erste Programmierbereich (10) und der zweite Programmierbereich (20) von dem Lesebereich (30) durch den dielektrischen Isolator (50, 513) isoliert sind.
  4. Nichtflüchtige Speicherzelle nach einem der vorhergehenden Ansprüche, bei der der erste Programmierbereich (10) und/oder der zweite Programmierbereich (20) und/oder der Lesebereich (30) auf einer vergrabenen Schicht (52, SOI) des dielektrischen Isolators (50) angeordnet und insbesondere von einem Substrat des Halbleiterplättchens durch die vergrabene Schicht (52, SOI) des dielektrischen Isolators (50) isoliert ist.
  5. Nichtflüchtige Speicherzelle nach einem der vorhergehenden Ansprüche, bei der der erste Programmierbereich (10) und der zweite Programmierbereich (20) und der Lesebereich (30) aus einer einzigen Halbleiterschicht (100) gebildet und durch eine mit dem dielektrischen Isolator (50) gefüllte Grabenstruktur (511, 512, 513, 514) voneinander isoliert sind.
  6. Nichtflüchtige Speicherzelle nach einem der vorhergehenden Ansprüche, bei der der erste Programmierbereich (10) und/oder der zweite Programmierbereich (20) und/oder der Lesebereich (30) elektrisch angeschlossen und durch den dielektrischen Isolator (50) gekapselt sind.
  7. Nichtflüchtige Speicherzelle nach einem der vorhergehenden Ansprüche, bei der der erste Programmierbereich (10) und der zweite Programmierbereich (20) aus monokristallinem Halbleitermaterial (100) gebildet sind.
  8. Nichtflüchtige Speicherzelle nach einem der vorhergehenden Ansprüche, bei der der erste Kondensator eine erste Kapazität und der zweite Kondensator eine zweite Kapazität aufweisen, wobei die erste Kapazität und die zweite Kapazität unterschiedlich sind.
  9. Nichtflüchtige Speicherzelle nach Anspruch 8, bei der der erste Kondensator eine erste Kondensatorfläche und der zweite Kondensator eine zweite Kondensatorfläche aufweisen, wobei die erste Kondensatorfläche und die zweite Kondensatorfläche unterschiedlich sind.
  10. Nichtflüchtige Speicherzelle nach einem der Ansprüche 8 oder 9, bei der der dielektrische Isolator (50, 531, 532) zwischen der Gate-Elektrode (40) und dem ersten Programmierbereich (10) eine erste Dicke und zwischen der Gate-Elektrode (40) und dem zweiten Programmierbereich (20) eine zweite Dicke aufweist, wobei die erste Dicke und die zweite Dicke unterschiedlich sind.
  11. Nichtflüchtige Speicherzelle nach einem der Ansprüche 1 bis 9, bei der der dielektrische Isolator (50) zwischen der Gate-Elektrode (40) und dem ersten Programmierbereich (10) und zwischen der Gate-Elektrode (40) und dem zweiten Programmierbereich (20) eine (im Rahmen der Fertigungstoleranzen) gleiche Dicke aufweist.
  12. Verfahren zur Herstellung einer nichtflüchtigen Speicherzelle in einem Halbleiterplättchen bei dem – eine Gate-Elektrode (40) ausgebildet wird, – ein Lesebereich (30) ausgebildet wird, der mit der Gate-Elektrode (40) eine Transistoranordnung bildet, – ein erster Programmierbereich (10) ausgebildet wird, der mit der Gate-Elektrode (40) einen erste Kondensator bildet, – ein zweiter Programmierbereich (20) ausgebildet wird, der mit der Gate-Elektrode (40) einen zweiten Kondensator bildet, und – ein dielektrischer Isolator (50) aufgebildet wird, der die Gate-Elektrode (40) von dem Lesebereich (30) und von dem ersten Programmierbereich (10) und von dem zweiten Programmierbereich (20) isoliert, dadurch gekennzeichnet, dass – die Gate-Elektrode (40) auf den dielektrischen Isolator (50, 531, 532, 533) sowohl oberhalb des Lesebereichs (30) als auch oberhalb des ersten Programmierbereichs (10) als auch oberhalb des zweiten Programmierbereichs (40) als leitende Schicht (41, 42, 43) aufgebracht wird.
  13. Verfahren nach Anspruch 12, bei dem vor dem Aufbringen der Gate-Elektrode (40) der dielektrische Isolator (50) durch zeitgleiche thermische Oxidation von Halbleitermaterial (100) des Lesebereichs (30), des ersten Programmierbereichs (10) und des zweiten Programmierbereichs (20) gebildet wird.
  14. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der erste Programmierbereich (10) mit der Gate-Elektrode (40) und dem dielektrischen Isolator (50, 531) als Tunnelfenster ausgebildet wird, wobei Dotierstoffe mit einer ersten Dotierstoffkonzentration eines Leitungstyps im ersten Programmierbereich (10) unabhängig von einer Dotierstoffkonzentration desselben Leitungstyps im Lesebereich (30) eingebracht werden.
  15. Verwendung einer nicht-flüchtigen Speicherzelle nach einem der Ansprüche 1 bis 11 in einem integrierten Schaltkreis mit einer Anzahl von integrierten Leistungstransistoren als intelligenter Leistungsschaltkreis (smart-power).
DE102006024121A 2006-05-22 2006-05-22 Nichtflüchtige Speicherzelle einer in einem Halbleiterplättchen integrierten Schaltung, Verfahren zu deren Herstellung und Verwendung einer nichtflüchtigen Speicherzelle Expired - Fee Related DE102006024121B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102006024121A DE102006024121B4 (de) 2006-05-22 2006-05-22 Nichtflüchtige Speicherzelle einer in einem Halbleiterplättchen integrierten Schaltung, Verfahren zu deren Herstellung und Verwendung einer nichtflüchtigen Speicherzelle
EP07725207A EP1979936A1 (de) 2006-05-22 2007-05-15 Nichtflüchtige speicherzelle einer in einem halbleiterplättchen integrierten schaltung, verfahren zu deren herstellung und verwendung einer nichtflüchtigen speicherzelle
PCT/EP2007/004288 WO2007134751A1 (de) 2006-05-22 2007-05-15 Nichtflüchtige speicherzelle einer in einem halbleiterplättchen integrierten schaltung, verfahren zu deren herstellung und verwendung einer nichtflüchtigen speicherzelle
US11/802,405 US20070267683A1 (en) 2006-05-22 2007-05-22 Nonvolatile memory cell of a circuit integrated in a semiconductor chip, method for producing the same, and application of a nonvolatile memory cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006024121A DE102006024121B4 (de) 2006-05-22 2006-05-22 Nichtflüchtige Speicherzelle einer in einem Halbleiterplättchen integrierten Schaltung, Verfahren zu deren Herstellung und Verwendung einer nichtflüchtigen Speicherzelle

Publications (2)

Publication Number Publication Date
DE102006024121A1 true DE102006024121A1 (de) 2007-11-29
DE102006024121B4 DE102006024121B4 (de) 2011-02-24

Family

ID=38289989

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006024121A Expired - Fee Related DE102006024121B4 (de) 2006-05-22 2006-05-22 Nichtflüchtige Speicherzelle einer in einem Halbleiterplättchen integrierten Schaltung, Verfahren zu deren Herstellung und Verwendung einer nichtflüchtigen Speicherzelle

Country Status (4)

Country Link
US (1) US20070267683A1 (de)
EP (1) EP1979936A1 (de)
DE (1) DE102006024121B4 (de)
WO (1) WO2007134751A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5282161A (en) * 1990-12-31 1994-01-25 Sgs-Thomson Microelectronics S.R.L. Eeprom cell having a read interface isolated from the write/erase interface
US5565371A (en) * 1990-04-12 1996-10-15 Texas Instruments Incorporated Method of making EPROM with separate erasing and programming regions
US5886376A (en) * 1996-07-01 1999-03-23 International Business Machines Corporation EEPROM having coplanar on-insulator FET and control gate
DE19846211A1 (de) * 1998-10-07 2000-04-20 Siemens Ag Nichtflüchtige EPROM-Speicherzelle mit baulich getrenntem Programmierbereich und Lesebereich
US6846714B1 (en) * 2002-10-03 2005-01-25 Lattice Semiconductor Corporation Voltage limited EEPROM device and process for fabricating the device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4683554A (en) * 1985-09-13 1987-07-28 Ncr Corporation Direct write nonvolatile memory cells
IT1198109B (it) * 1986-11-18 1988-12-21 Sgs Microelettronica Spa Cella di memoria eeprom a singolo livello di polisilicio con zona di ossido di tunnel
DE69018832T2 (de) * 1990-12-31 1995-11-23 Sgs Thomson Microelectronics EEPROM-Zelle mit einschichtigem Metallgate und mit einem Lese-Interface des externen Schaltkreises, welches isoliert ist vom Schreib/Lösch-Interface des Programmierungsschaltkreises.
US5440159A (en) * 1993-09-20 1995-08-08 Atmel Corporation Single layer polysilicon EEPROM having uniform thickness gate oxide/capacitor dielectric layer
EP0746033A3 (de) * 1995-06-02 1999-06-02 Texas Instruments Incorporated Verbesserungen in der oder in Bezug auf die Halbleiterherstellung
FR2767219B1 (fr) * 1997-08-08 1999-09-17 Commissariat Energie Atomique Dispositif memoire non volatile programmable et effacable electriquement compatible avec un procede de fabrication cmos/soi
EP1091408A1 (de) * 1999-10-07 2001-04-11 STMicroelectronics S.r.l. Festwertspeicherzelle mit einer Polysiliziumebene
US6788574B1 (en) * 2001-12-06 2004-09-07 Virage Logic Corporation Electrically-alterable non-volatile memory cell
US6747308B2 (en) * 2001-12-28 2004-06-08 Texas Instruments Incorporated Single poly EEPROM with reduced area
US6596587B1 (en) * 2002-06-03 2003-07-22 Lattice Semiconductor Corporation Shallow junction EEPROM device and process for fabricating the device
US7115938B2 (en) * 2004-04-21 2006-10-03 Vanguard International Semiconductor Corporation Non-volatile memory cell and method of forming the same
US7378705B2 (en) * 2005-09-01 2008-05-27 Honeywell International, Inc. Single-poly EEPROM cell with lightly doped MOS capacitors
US7326994B2 (en) * 2005-10-12 2008-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Logic compatible non-volatile memory cell

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565371A (en) * 1990-04-12 1996-10-15 Texas Instruments Incorporated Method of making EPROM with separate erasing and programming regions
US5282161A (en) * 1990-12-31 1994-01-25 Sgs-Thomson Microelectronics S.R.L. Eeprom cell having a read interface isolated from the write/erase interface
US5886376A (en) * 1996-07-01 1999-03-23 International Business Machines Corporation EEPROM having coplanar on-insulator FET and control gate
DE19846211A1 (de) * 1998-10-07 2000-04-20 Siemens Ag Nichtflüchtige EPROM-Speicherzelle mit baulich getrenntem Programmierbereich und Lesebereich
US6846714B1 (en) * 2002-10-03 2005-01-25 Lattice Semiconductor Corporation Voltage limited EEPROM device and process for fabricating the device

Also Published As

Publication number Publication date
DE102006024121B4 (de) 2011-02-24
EP1979936A1 (de) 2008-10-15
US20070267683A1 (en) 2007-11-22
WO2007134751A1 (de) 2007-11-29

Similar Documents

Publication Publication Date Title
DE10129958B4 (de) Speicherzellenanordnung und Herstellungsverfahren
EP1550154B1 (de) Feldeffekttransistor mit lokaler source-/drainisolation sowie zugehöriges herstellungsverfahren
DE69733630T2 (de) EEPROM-und NVRAM-Niederspannungstransistoren und Verfahren zur Herstellung
DE102006021070B4 (de) Halbleitervorrichtungen mit tiefen Grabenisolationsstrukturen und Verfahren zu deren Anfertigung
DE102008063429B4 (de) Einstellen der Konfiguration eines Mehr-Gatetransistors durch Steuern einzelner Stege
DE102006062403B4 (de) Integriertes Schaltkreisbauelement sowie Herstellungs- und Betriebsverfahren
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
EP1187215A2 (de) Vertikale nichtflüchtige Halbleiter-Speicherzelle sowie Verfahren zu deren Herstellung
DE102016100562A1 (de) Eine halbleitersubstratanordnung, eine halbleitervorrichtung und ein verfahren zum bearbeiten eines halbleitersubstrats
DE4442067A1 (de) Programmierbare Permanentspeicherzelle
EP1060519B1 (de) Verfahren zur herstellung einer speicherzelle mit mos-transistor
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
EP1532689B1 (de) Nichtflüchtiges halbleiterspeicherelement sowie zugehöriges herstellungs- und ansteuerverfahren
DE10252318A1 (de) STI-Leckstromverminderung
DE19949805C2 (de) In Silizium-auf-Isolator gebildetes, nichtflüchtiges Direktzugriffs-Speicherelement
DE10212932B4 (de) Trenchzelle für ein DRAM-Zellenfeld
EP0989603A2 (de) Grabenkondesator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE10022696A1 (de) Herstellungsverfahren einer Halbleitereinrichtung und Halbleitereinrichtung
EP1518277B1 (de) Verfahren zur herstellung eines nrom-speicherzellenfeldes
EP1590832B1 (de) Speicherzelle, speicherzellen-anordnung und verfahren zum herstellen einer speicherzelle
DE102006024121B4 (de) Nichtflüchtige Speicherzelle einer in einem Halbleiterplättchen integrierten Schaltung, Verfahren zu deren Herstellung und Verwendung einer nichtflüchtigen Speicherzelle
DE10054172C2 (de) Halbleiter-Speicherzelle mit einer in einem Graben angeordneten Floating-Gate-Elektrode und Verfahren zu deren Herstellung
EP1723669A1 (de) Eeprom-speicherzelle für hohe temperaturen
DE19811080C2 (de) Elektrisch schreib- und löschbare Speicherzellenanordnung und Verfahren zu deren Herstellung
EP1466370B1 (de) Verfahren zur herstellung einer nichtflüchtigen dualbit halbleiter-speicherzelle

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

8127 New person/name/address of the applicant

Owner name: DIETZ, FRANZ, 74257 UNTEREISESHEIM, DE

8127 New person/name/address of the applicant

Owner name: TELEFUNKEN SEMICONDUCTORS GMBH & CO. KG, 74072, DE

R084 Declaration of willingness to licence
R020 Patent grant now final

Effective date: 20110619

R084 Declaration of willingness to licence
R082 Change of representative
R081 Change of applicant/patentee

Owner name: TELEFUNKEN SEMICONDUCTORS GMBH, DE

Free format text: FORMER OWNER: TELEFUNKEN SEMICONDUCTORS GMBH & CO. KG, 74072 HEILBRONN, DE

Effective date: 20140825

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141202