DE102006018077A1

DE102006018077A1 - Display, Display-Panel und Herstellungsverfahren

Info

Publication number: DE102006018077A1
Application number: DE102006018077A
Authority: DE
Inventors: Jeong-hwan Suwon Yang
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-04-15
Filing date: 2006-04-11
Publication date: 2006-11-23
Also published as: JP2006302892A; TW200640280A; CN1877778A; KR20060109318A; CN1877778B; KR100791327B1; US20060232191A1

Abstract

Die Erfindung bezieht sich auf ein Display-Panel des Typs mit Oberflächenleitungs-Elektronenemitter (SED), das zwei voneinander beabstandete und einen Elektronenemissionsbereich definierende Elektroden (26, 28) umfasst, auf ein Display, das ein solches Display-Panel beinhaltet, und auf ein Verfahren zur Herstellung des Panels. DOLLAR A Gemäß der Erfindung wird eine weitere Elektrode (24) bereitgestellt, die von den beiden beabstandeten Elektroden isoliert ist und mit deren Elektronenemissionsgebiet überlappt, um so ein gategesteuertes Oberflächenleitungs-Elektronenemitterbauelement (GC_SED) zu bilden. DOLLAR A Verwendung z. B. für großformatige Flachbildschirmanzeigen für hochaufgelöste Fernseh- und Breitbandnetzwerk-Anwendungen.

Description

Die Erfindung bezieht sich auf Display-Panel, ein dieses enthaltendes Display und ein Verfahren zur Herstellung des Panels.
Mit dem Aufkommen von hochauflösenden Fernsehern und Breitbandnetzwerken gibt es einen gestiegenen Bedarf an großflächigen Flachbildschirmanzeigen mit hoher Auflösung und Bildqualität.

SED steht für Oberflächenleitungs-Elektronenemitter-Display. Es handelt sich um ein revolutionäres Flachbildschirmdesign, das die besten Aspekte von LCD (leichte Handhabung aufgrund von Größe und Gewicht sowie niedriger Energieverbrauch) mit den Bildqualitätsvorteilen eines erstklassigen Röhren(CRT)-Fernsehers (exzellente Antwortzeit, natürliche Farbe und Tiefe, reiche Schwarzwerte) kombiniert. Eine Flachbildschirmanzeigetechnologie wie SED benutzt durch einen Elektronenemitter aktiviertes Phosphor genau wie standardmäßige Fernseher mit Kathodenstrahlröhre (CRT). Wie herkömmliche CRTs nutzen SEDs die Kollision von Elektronen mit einem phosphorbeschichteten Schirm zur Lichtemission. Elektronenemitter, die einer Elektronenkanone in einer CRT entsprechen, sind in gleicher (oder größerer) Anzahl wie die Anzahl von (R-, G-, B-Farb)-Pixeln auf dem Display verteilt.

Der Oberflächenleitungs-Elektronenemitter besteht aus einem dünnen Schlitz (zwischen zwei Elektroden), über den Elektronen tunneln, wenn sie durch moderate Spannungen (z.B. einige 10V) angeregt werden. Wenn die Elektronen den dünnen Schlitz kreuzen, werden einige am Empfangspol gestreut und in Richtung der Displayoberfläche durch einen hohen Spannungsgradienten (z.B. einige 10kV) zwischen dem Display-Panel und der Oberflächenleitungs-Elektronenemittervorrichtung beschleunigt. Elektronen werden emittiert, wenn an die Elektroden zwischen dem Emitter (Schlitz) eine Spannung von etwa 16V bis 18V angelegt wird. Da Tunneln ein diskreter Prozess ist, fließt die elektrische Ladung, die durch das Tunneln fließt, in Vielfachen von e, der Ladung eines einzelnen Elektrons. Die emittierten Elektronen werden dann durch die höhere Spannung in einen Elektronenstrahl beschleunigt, vergleichbar wie bei einem CRT-Display.

Das Oberflächenleitungs-Elektronenemitter-Display (SED), das wie eine Kathodenstrahlröhre (CRT) selbstemittierend ist, stellt eine schlanke Flachbildschirmanzeige dar, die eine hohe Effizienz, eine große Helligkeit und einen weiten Helligkeitsbereich, natürliche Farbe und hohe Farbreinheit sowie einen weiten Betrachtungswinkel bereitstellt. Da SEDs Licht nur von den „an"-Pixeln erzeugen, hängt der Energieverbrauch vom Anzeigeinhalt ab. Dies ist eine Verbesserung gegenüber LCDs, bei denen das ganze Licht von einer Hintergrundbeleuchtung erzeugt wird, die stets „an" ist, unabhängig vom tatsächlichen Bild auf dem Bildschirm. Das Hintergrundlicht des LCD ist selbst ein Problem (Energiesenke). Das SED weist dieses Problem hingegen nicht auf. SEDs haben keine Beschränkung dahingehend, zum jeweiligen Zeitpunkt nur Pixel einer Farbe anzuzeigen (bildsequentielle Farbe), und können Pixel aller Farben gleichzeitig anzeigen.

Es ist zu erwarten, dass das Oberflächenleitungs-Elektronenemitter-Display (SED) eine breite Akzeptanz zur Verwendung in Fernsehempfängern findet. Einige SEDs haben eine Bilddiagonale von mehr als ein Meter (ungefähr 40 Inch), sie verbrauchen aber trotzdem nur etwa 50% der Energie von Kathodenstrahlröhren(CRT)-Anzeigen und 33% der Energie von Plasma-Displays mit vergleichbarer Bilddiagonale.

Da ein SED eine kurze Antwortzeit von 1 Millisekunde hat, kann es für Monitore von Personalcomputern und Laptops eingesetzt werden. Ein SED kann bei Sport, Spielen und anderen Videobildern mit rascher Bewegung mithalten und ein gleichmäßigeres, natürlicheres Aussehen erzeugen. Wenn Buchstabenketten schnell über SED-Bildschirme hinwegwandern, bleiben einzelne Buchstaben auf dem SED klar und unterscheidbar, während sowohl auf dem Plasma- wie auch auf dem LCD-Display typischerweise eine gewisse Verwaschung sichtbar ist. Die SED-Technologie kann nutzbringend für Bildschirme im Bereich von 2 Inch bis 100 Inch eingesetzt werden. Das SED benötigt keine Elektronenstrahlfokussierung und arbeitet bei einer viel niedrigeren Spannung als eine CRT. Helligkeit und Kontrast konkurrieren vergleichbar mit denen von CRTs hoher Güte.

1 veranschaulicht einen Elektronenemitterteil eines herkömmlichen SED, der aus einem Feld von Oberflächenleitungs-Elektronenemittern 26, 27, 28 und einer durch ein Vakuum (Zwischenraum, aus dem jegliche Luft evakuiert worden ist) separierten Phosphorschicht 14 besteht. Jede Elektronenemitter-Phosphor-Paarung repräsentiert ein Farbpixel (z.B. ein G- bzw. Grün-Pixel). Jeder Elektronenemitter beinhaltet in diesem herkömmlichen SED ein Paar von Elektroden 26 und 28, die voneinander beabstandet sind und dadurch ein Elektronenemissionsgebiet 27 (innerhalb eines extrem engen Schlitzes von z.B. weniger als 10nm) definieren. Das Paar von Elektroden 26 und 28 erlaubt es Elektronen, in das Elektronenemissionsgebiet 27 in einem Vakuumzustand zu tunneln.

Gemäß 1 beinhaltet das herkömmliche SED außerdem ein erstes Panel und ein zweites Panel, die vakuumdicht miteinander verbunden sind. Das erste Panel ist ein Phosphorfeld-Panel mit einem transparenten Substrat 12 (z.B. Glas), der auf dem transparenten Substrat 12 gebildeten Phosphorschicht 14 und einer auf der Phosphorschicht 14 gebildeten Metallrückseite 16. Die Phosphorschicht 14 wird durch Abscheiden von Farb-Phosphor (z.B. rot, grün und blau) (in einer Streifen- oder Deltaform) in einer Matrix(Feld)-Anordnung erzeugt. Eine Schwarzmatrix 15 ist zwischen die Farb-Phosphorbereiche (rot, grün und blau) zwischengefügt und umgibt jeden von diesen und verhindert eine Verschiebung von Anzeigefarben aufgrund einer Schwankung in der Elektronenstrahleinstrahlposition sowie eine Kontrastverringerung und ein Aufladen des Phosphors aufgrund eines Elektronenstrahls. Die Schwarzmatrix 15 kann z.B. Graphit als ihre Hauptkomponente enthalten.

Die Metallrückseite 16 verbessert die Effizienz der Lichtausnutzung durch Reflektieren eines Teils des von der Phosphorschicht 14 emittierten Lichts, schützt die Phosphorschicht gegen eine Kollision mit Elektronen, dient als eine Elektrode zum Anlegen einer Elektronenstrahlbeschleunigungsspannung und wird als ein leitfähiger Pfad für Elektronen genutzt, welche die Phosphorschicht 14 angeregt haben.

Eine transparente Elektrode (nicht gezeigt), die aus einem Material wie Indiumzinnoxid (ITO) gebildet ist, kann zwischen dem transparenten Substrat 12 und der Phosphorschicht 14 angeordnet sein, wenn erforderlich.

Der Oberflächenleitungs-Elektronenemitter besteht aus den zwei Elektroden 26 und 28 und einer ultrafeinen Partikelschicht, weiche die Elektroden überlappt. Die ultrafeine Partikelschicht weist eine Mehrzahl von Schlitzen auf Nanometerskala darin auf. In herkömmlichen SEDs wird der entscheidende Punkt für die Elektronenemitter im Kern des SED in einem extrem schmalen Schlitz, (z.B. nur einige Nanometer breit) zwischen den zwei Elektroden 26 und 28 gesehen. Elektronen werden von einer Seite des schmalen Schlitzes emittiert, wenn eine elektrische Spannung von etwa 10V angelegt wird. Einige dieser Elektronen werden auf der anderen Seite des Schlitzes gestreut und dann durch die Spannung (ungefähr 10 kV) beschleunigt, die (über das Vakuum) zwischen den Substraten anliegt, was bewirkt, dass Licht emittiert wird, wenn sie mit der phosphorbeschichteten Glasplatte kollidieren.

Da es schwierig ist, eine Mehrzahl von gleichmäßigen Schlitzen auf Nanometerskala herzustellen (z.B. Schlitze, die nur wenige Nanometer voneinander beabstandet sind), ist es nicht einfach, über die gesamte Displayoberfläche hinweg einheitliche Elektronenemissionseigenschaften zu erhalten. Elektronenemitter wurden mit Breiten von wenigen Nanometern (milliardstel Meter) entwickelt. Dies lässt einige Ingenieure glauben, dass die SED-Technologie eine bislang unerreichte Bildauflösung bieten kann. Wenn die Oberflächenleitungs-Elektronenemitter jedoch in einem Matrixfeld angeordnet sind, wird nur eine passive Matrixansteuerung unterstützt, was eine effektive Adressierung des herkömmlichen SED-Displays verhindert.

Der Erfindung liegt als technisches Problem die Bereitstellung eines Display-Panels, eines damit ausgerüsteten Displays und eines Verfahrens zur Herstellung eines solchen Display-Panels zugrunde, die in der Lage sind, die oben erwähnten Unzulänglichkeiten des Standes der Technik zu verringern oder zu vermeiden, und die insbesondere eine effektive und aktive Matrixansteuerung eines Displays vom SED-Typ ermöglichen.

Die Erfindung löst dieses Problem durch die Bereitstellung eines Display-Panels mit den Merkmalen des Anspruchs 1, eines Displays mit den Merkmalen des Anspruchs 10 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 14. Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Erfindungsgemäß kann die Potentialbarriere im Elektronenemissionsgebiet (Schlitz) zwischen der zweiten und dritten Elektrode durch Anlegen einer Spannung (Vorspannung, Gate-Spannung) an die erste Elektrode moduliert (gesteuert, umgeschaltet) werden, die als ein Gate dient, welches das Tunneln der Elektronen zwischen der zweiten und dritten Elektrode effektiv steuert. Effektives Elektronentunneln wird durch Modulation der Potentialbarriere dadurch ermöglicht, dass die erste Elektrode als ein Gate fungiert, wenngleich der Abstand (Breite des Elektronenemissionsgebietes bzw. Schützes) zwischen der zweiten und dritten Elektrode deutlich mehr als 10 Nanometer betragen kann. Die Gateelektroden der gategesteuerten Oberflächenleitungs-Elektronenemitterbauelemente (GC_SEDs) gemäß der Erfindung sind individuell adressierbar und dies ermöglicht eine aktive Matrixansteuerung des Displays.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung und das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
1 eine Querschnittansicht eines Oberflächenleitungs-Elektronenemitterteils eines herkömmlichen Oberflächenleitungs-Elektronenemitter-Displays (SED),
2A eine perspektivische Explosionsansicht eines gategesteuerten Elektronenemitter-Displays gemäß der Erfindung,
2B eine Querschnittansicht eines gategesteuerten Oberflächenleitungs-Elektronenemitterbauelements (GC_SED) im Display von 2A,
2C eine Querschnittansicht eines Teils des gategesteuerten Elektronenemitter-Displays von 2A,
3A und 3B Draufsichten auf Feldbereiche des gategesteuerten Elektronenemitter-Displays von 2A,
4 ein Blockdiagramm einer Treiberschaltung des Displays von 2A,
5 eine kombinierte Spannungspotential- und Querschnittsdarstellung zur Erläuterung der Betriebsweise des Displays von 2A,
6 eine grafische Darstellung der Beziehung einer Gate-Emitter-Spannung V (V = Vg – Ve) (Vorspannung) in Abhängigkeit von einem Abstand zwischen einem Emitter (Source) und einem Kollektor (Drain) eines GC_SEDs,
7A bis 7C Querschnittansichten zur Veranschaulichung eines ersten Prozesses zur Herstellung des Feldes für ein gategesteuertes Elektronenemitter-Display gemäß 2A,
8A bis 8C Querschnittansichten zur Veranschaulichung eines zweiten Prozesses zur Herstellung des Feldes für das gategesteuerte Elektronenemitter-Displays gemäß 2A und
9 ein Blockdiagramm eines Bildverarbeitungssystems, welches das Display 200 von 2A verwendet.
Unter Bezugnahme auf die 2A, 2B, 2C, 3A und 3B beinhaltet ein gategesteuertes Elektronenemitter-Display 200 gemäß einer Ausführungsform der Erfindung ein erstes Panel 10 und ein zweites Panel 20, die miteinander vakuumdicht verbunden sind. Das erste Panel 10 ist ein Phosphorfeld-Panel mit einem transparenten Substrat 12, einer auf dem transparenten Substrat gebildeten Phosphorschicht 14 und einer auf der Phosphorschicht 14 gebildeten Metallrückseite 16.
Die Phosphorschicht 14 ist durch Aufbringen von Rot-, Grün- und Blau-Phosphor (in einer Streifen- oder Deltaform) in einer Matrix (Feld) angeordnet. Eine Schwarzmatrix 15 befindet sich zwischen den und um die (roten, grünen und blauen) Farb-Phosphorbereiche herum und verhindert eine Verschiebung von Anzeigefarben aufgrund einer Schwankung der Eiektronenstrahleinstrahlposition, einer Kontrastverringerung und einer Phosphoraufladung durch einen Elektronenstrahl. Die Schwarzmatrix 15 kann Graphit als ihre Hauptkomponente enthalten, ist aber nicht hierauf beschränkt.
Die Metallrückseite 16 verbessert die Effizienz der Lichtnutzung durch Reflektieren eines Teils des von der Phosphorschicht 14 emittierten Lichts, schützt die Phosphorschicht gegen Kollision mit Elektronen, dient als eine Elektrode zum Anlegen einer Elektronenstrahlbeschleunigungsspannung und wird als leitfähiger Pfad für Elektronen verwendet, welche die Phosphorschicht 14 angeregt haben.
Eine transparente Elektrode (nicht gezeigt), die aus einem Material wie Indiumzinnoxid (ITO) besteht, kann zwischen dem transparenten Substrat 12 und der Phosphorschicht 14 angeordnet sein, wenn nötig.
Das zweite Panel 20 ist ein gategesteuertes Elektronenemitterfeld-Panel mit einer Mehrzahl von gategesteuerten Oberflächenleitungs-Elektronenemitterbauelementen (GC_SED) 23. Ein GC_SED ist in jedem Pixel enthalten, und sie sind auf einem Substrat 22 in einer Matrix (Feld) entsprechend dem Feld von (roten, grünen und blauen) Farb-Phosphorbereichen angeordnet. Erste, zweite und dritte Leiterbahnen 124, 126 und 128 sind für jedes in der Matrix angeordnete Pixel vorgesehen und mit je einer von drei Elektroden des GC_SED 23 jedes Pixels auf dem Substrat 22 verbunden, um dadurch eine aktive Matrixansteuerung zu ermöglichen.
Ein X-Achsen-Treiber-IC 220 und ein Y-Achsen-Treiber-IC 230 sind auf dem Substrat 22 (auf einem peripheren Bereich desselben) montiert (z.B. unter Verwendung eines Chip-auf-Film (COF) oder einer Folienbandträgerpackung (TCP), der/die mittels automatisiertem Folienbonden (TAB) auf einer flexiblen gedruckten Leiterplatte angebracht sind). Alternativ können die X- und Y-Achsen-Treiber-ICs 220 und 230 direkt mit ihrer Oberseite nach unten auf das Substrat 22 montiert werden (z.B. unter Verwendung von Chip-auf-Glas (COG)) oder zusammen mit den GC_SEDs 23 in das Substrat 22 integriert werden.
Das erste Panel 10 liegt dem zweiten Panel 20 gegenüber, welches um einen vorgegebenen Abstand vom ersten Panel 10 unter Verwendung eines Säulenabstandshalters 30 entfernt ist. Da zwischen dem ersten und dem zweiten Panel 10 und 20 ein Vakuum aufrechterhalten werden sollte (um eine Elektronenbeschleunigung innerhalb des Displays 200 zu induzieren), sind periphere Bereiche des ersten und zweiten Panels 10 und 20 mittels eines Abdichtelements 40 dicht miteinander verbunden. Wenngleich in 2A nicht gezeigt, kann in einem Teil des zweiten Panels 20 eine Luftauslassöffnung gebildet sein, um das Vakuum zwischen dem ersten und dem zweiten Panel 10 und 20 zu erzeugen.
Unter Bezugnahme auf die 2A, 2B und 2C beinhaltet jedes GC_SED 23 eine erste Elektrode 24 und ein Paar einer zweiten und dritten Elektrode 26 und 28, die von der ersten Elektrode 24 isoliert und voneinander beabstandet sind, um einen Elektronenemissionsbereich 27 zu definieren, der mit der ersten Elektrode 24 überlappt. Das Paar aus zweiter und dritter Elektrode 26 und 28 fungiert als „Emitter" bzw. „Kollektor" (oder „Source" und „Drain") eines Transistors und ermöglicht es Elektronen, in den Elektronenemissionsbereich 27 in einem Vakuumzustand zu tunneln. Die erste Elektrode 24 dient als ein Gate, das effektiv das Tunneln der Elektronen zwischen dem Emitter (Source) 26 und dem Kollektor (Drain) 28 des Transistors steuert, um eine Potentialbarriere in dem Elektronenemissionsgebiet (Schlitz) 27 zu modulieren.
Unter Bezugnahme auf 2A ist die erste Elektrode 24 weiter als die zweite und die dritte Elektrode 26 und 28 vom ersten Panel 20 entfernt. Ein effizientes Elektronentunneln wird mittels Modulation der Potentialbarriere durch die als Gate fungierende erste Elektrode 24 ermöglicht, wenngleich die Distanz d (des Elektronenemissionsbereichs (Schlitz) 27) zwischen der zweiten und dritten Elektrode 26 und 28 merklich groß ist (z.B. mehr als einige Nanometer und weniger als 1 μm).
Während ein herkömmliches SED (1) eine ultrafeine Partikelschicht mit einer Schlitzbreite d aufweist, die auf weniger als einige Nanometer begrenzt ist, kann daher das GC_SED 23 der vorliegenden Erfindung eine vergrößerte Schlitzbreite (Distanz d) von 10 nm bis 1 μm haben (durch Einstellen der Größe einer an die erste Elektrode 24 angelegten Spannung). Es versteht sich, dass das GC_SED 23 auch die Distanz d (Schlitzbreite) von wenigen Nanometern, z.B. etwa 1 nm, wie das herkömmliche SED haben kann.
Die erste Elektrode 24 ist von der zweiten und dritten Elektrode 26 und 28 durch einen Abstand separiert, der groß genug ist, um eine Modulation der Potentialbarriere (im Elektronenemissionsbereich (Schlitz) 27) zu ermöglichen. Die Dicke einer Isolationsschicht 25 sollte im Bereich von 10 nm (oder weniger) bis 1 μm liegen, um eine geeignete Modulation einer Potentialbarriere zu bewirken.
Wie in einer vergrößerten Querschnittansicht A eines Pixels von 2A gezeigt, wird eine schaltbare (z.B. eine gestufte, diskrete „Wechselstrom"(AC)-)Vorspannung (Gatespannung Vg) 50 an die erste Elektrode 24, die als ein Gate (des GC_SED 23) in einem Pixel fungiert, und die zweite Elektrode 26 angelegt, die als „Emitter" eines Transistors (GC_SED 23) (oder eine „Source" eines Transistors) fungiert. Daher wird eine Kombination von Spannungen benutzt, um ein effizientes Adressieren für jedes Pixel zu erleichtern. Eine Massespannung oder eine vorbestimmte (gemeinsame) Spannung wird an die dritte Elektrode 28 angelegt, um einen Potentialunterschied zur Spannung Ve (Emitterspannung), die an die zweite Elektrode 26 angelegt wird, zu erzeugen und dadurch eine Elektronenemission vom Elektronenemissionsbereich (Schlitz) 27 zu erlauben. Die dritten Leiterbahnen 128 können folglich gemeinsam über das gesamte zweite Panel 20 hinweg verbunden sein.
Eine Beschleunigungsspannung Va 60 wird an die Metallrückseite 16 des ersten Panels 10 angelegt, um emittierte Elektronen in Richtung der Phosphorschicht 14 zu beschleunigen.
Unter Bezugnahme auf die 3A und 3B sind die ersten bis dritten Leiterbahnen 124, 126 und 128, die matrixförmig angeordnet sind, mit je einer der drei Elektroden 24, 26 und 28 in dem GC_SED 23 verbunden, um eine (aktive) Matrixansteuerung zu bewirken. Spezieller sind die ersten Leiterbahnen 124, die mit den ersten Elektroden 24 verbunden sind, und die dritten Leiterbahnen 128, die mit den dritten Elektroden 28 ver bunden sind, senkrecht zu den zweiten Leiterbahnen 126 angeordnet, die mit den zweiten Elektroden 26 verbunden sind, wodurch eine aktive Matrixansteuerung ermöglicht wird.
3A veranschaulicht einen Fall, bei dem jede der zweiten und dritten Elektroden 26 und 28 von zwei benachbarten Pixeln gemeinsam genutzt wird, um eine hohe Integration zu erzielen, und 3B veranschaulicht einen Fall, bei dem sie zum Definieren eines einzelnen Pixels angeordnet sind, wenn die Steigerung der Integrationsdichte keine kritische Zielsetzung ist.
4 veranschaulicht eine Treiberschaltung des Displays von 2A mit einer Zeitablaufsteuereinheit 210, einem X-Achsen-Treiber 220, einem Y-Achsen-Treiber 230 und einem Treiberspannungsgenerator 240. Die Zeitablaufsteuereinheit 210 empfängt Rot-, Grün- und Blau-Bildsignale R, G und B sowie Eingangssteuersignale (zur Steuerung der Anzeige der Bildsignale R, G und B), wie ein Vertikalsynchronisationssignal Vsync, ein Horizontalsynchronisationssignal Hsync, einen Haupttakt MCLK und ein Datenfreigabesignal DE, von einer externen Graphiksteuereinheit (nicht gezeigt). Die Zeitablaufsteuereinheit 210 verarbeitet die Bildsignale R, G und B in einer für Betriebsbedingungen des Displays 200 geeigneten Weise und erzeugt ein erstes und ein zweites Steuersignal CONT1 und CONT2 basierend auf den Eingangssteuersignalen und führt das erste Steuersignal CONT1 dem X-Achsen-Treiber 220 zu und führt das zweite Steuersignal CONT2 und verarbeitete Bildsignale R', G' und B' dem Y-Achsen-Treiber 230 zu.
Der X-Achsen-Treiber 220 legt eine An-Modus-Vorspannung an eine Zeile des Displays 200 an, die in Abhängigkeit vom ersten Steuersignal CONT1 ausgewählt wird, während er an eine nicht ausgewählte Zeile eine Aus-Modus-Vorspannung anlegt. Die Leiterbahnen Dx1 bis Dxm entsprechen den Leiterbahnen 126 (z.B. 126-1 bis 126-m) in dem Feld (Array).
Der Y-Achsen-Treiber (230) empfängt sequentiell die Bilddaten R', G' und B', die zu einem Pixel in einer ausgewählten Zeile gehören, in Abhängigkeit vom zweiten Steuersignal CONT2, wählt Gray-Skalenspannungen entsprechend den jeweiligen Bilddaten R', G' und B' aus und wandelt die Bilddaten R', G' und B' in zugehörige Datenspannungen.
Während an die GC_SEDs 23 in einer Zeile („1-Horizontalperiode") die An-Modus-Vorspannung angelegt wird, führt der Y-Achsen-Treiber 230 Datenspannungen zugehörigen Leiterbahnen Dy1 (124-1) bis Dyn (124-n) zu. Daher werden zum Elektronenemissionsbereich 27 (siehe 2) emittierte Elektronen während einer Zeitspanne, die der Größe und Breite einer an die GC_SEDs 23 in der ausgewählten Zeile angelegten Datenspannung entspricht, beschleunigt (durch eine an die Metallrückseite 16 angelegte Beschleunigungsspannung) und kollidieren mit der Phosphorschicht 14. Bei dieser Kollision werden Elektronen spezifischer Pixel innerhalb der Phosphorschicht 14 angeregt und dann fallen Elektronen auf ihren ursprünglichen Energiepegel zurück und emittieren dadurch sichtbares Licht, um ein anzuzeigendes Bild zu generieren.
Der Lichtemissionsmechanismus des Displays 200 von 2A wird nun im Detail unter Bezugnahme auf 5 erläutert, die ein kombiniertes schematisches Spannungspotentialdiagramm und Querschnittsdiagramm zur Veranschaulichung der Betriebsweise des Displays von 2A zeigt. Unter Bezugnahme auf 5 ist eine Potentialbarriere im Elektronenemissionsbereich 27 anfänglich durch Austrittsarbeiten ϕM der zweiten und der dritten Elektrode 26 und 28 bestimmt.
Wenn eine „positive" Spannung und eine niedrigere (z.B. „negative", Masse) Spannung an die zweite bzw. dritte Elektrode 26 und 28 angelegt werden, wächst die Potentialbarriere (die Elektronen spüren, welche an einer (distalen) Kante (der Seitenkante der Elektrode benachbart zum Elektronenemissionsbereich 27) der zweiten Elektrode 26 in enger Nachbarschaft zum Elektronenemissionsbereich 27 in einem Vakuumzustand vorhanden sind).
Wenn eine negative Spannung an die erste Elektrode 24 angelegt wird, kann die Potentialbarriere weiter ansteigen, wodurch ein Tunneln von Elektronen im Wesentlichen verhindert wird. Somit wird durch Anlegen negativer und positiver Spannungen an die erste bzw. die zweite Elektrode 24 und 26 das Display 200 in den Aus-Modus versetzt.
Wenn umgekehrt eine negative Spannung und eine Massespannung an die zweite bzw. die dritte Elektrode 26 und 28 angelegt werden, sinkt die Potentialbarriere (die Elektronen erfahren, welche an der (distalen) Kante der zweiten Elektrode 26 in enger Nachbarschaft zum Elektronenemissionsbereich 27 in einem Vakuumzustand vorhanden sind). In diesem Fall nimmt die Potentialbarriere, wenn eine positive Spannung an die erste Elektrode 24 angelegt wird, weiter ab, wodurch ein merkliches Elektronentunneln erlaubt wird. Somit wird das Display 200 durch Anlegen einer positiven Spannung und einer negativen Spannung an die erste bzw. an die zweite Elektrode 24 und 26 in den An-Modus versetzt.
Vom Elektronenemissionsbereich 25 emittierte Elektronen werden durch die an die Metallrückseite 16 angelegte Beschleunigungsspannung beschleunigt und treffen auf die Phosphorschicht 14. Bei der Kollision werden Elektronen spezifischer Elemente innerhalb der Phosphorschicht 14 angeregt, und dann fallen Elektronen auf ihren ursprünglichen Energiepegel zurück, wodurch sie sichtbares Licht emittieren, um ein anzuzeigendes Bild zu erzeugen.
6 veranschaulicht graphisch die Beziehung zwischen einer Gatespannung Vg der ersten Elektrode 24 des GC_SED 23 in Abhängigkeit vom Abstand zwischen der zweiten und der dritten Elektrode 26 und 28. Dieses Ausführungsbeispiel der Erfindung, bei dem die Austrittsarbeiten der zwei Elektroden 26 und 28, die den Schlitz begrenzen, 4,1V betragen, der Abstand d zwischen den beiden Elektroden 26 und 28 gleich 10 nm ist und die Potentialdifferenz zwischen den beiden Elektroden 26 und 28 gleich 18V ist, kann die gleiche Tunnelwahrscheinlichkeit bereitstellen wie ein herkömmliches SED mit einem Abstand d zwischen den beiden Elektroden 26 und 28 von weniger als 10 nm. Die Gatespannung Vg der ersten (Gate-)Elektrode und der Abstand zwischen der zweiten und der dritten Elektrode 26 und 28 können unter Verwendung der Wentzel-Kramers-Brillouin(WKB)-Approximation berechnet werden.
Bezugnehmend auf 6 kann das GC_SED 23, bei dem der Abstand d gleich 100 nm ist und die Gatespannung Vg gleich 4V ist, eine Tunnelwahrscheinlichkeit vergleichbar mit dem herkömmlichen SED mit einem Abstand d zwischen den zwei Elektroden 26 und 28 von weniger als 10 nm haben. Obwohl daher der Abstand zwischen der zweiten und der dritten Elektrode 26 und 28 auf 100 nm ansteigt (etwa um den Faktor 10 größer als der Abstand d beim herkömmlichen SED), kann das GC_SED 23 die gleiche Tunnelwahrscheinlichkeit wie das herkömmliche SED haben (z.B. bei Anlegen einer vorgegebenen Gatespannung Vg von beispielsweise 4V).
Wie weiter in 6 gezeigt, kann das GC_SED 23 selbst bei Ansteigen des Abstands d auf etwa 1 μm, d.h. 1000 nm, im Wesentlichen die gleiche Tunnelwahrscheinlichkeit bieten wie das herkömmliche SED (mit z.B. weniger als 10 nm) (durch leichtes Anheben der Höhe der Gatespannung Vg).
Unter Berücksichtigung von Halbleiterbauelementen, die sich bereits in der Serienproduktion befinden, der Anwendbarkeit von LCD-Herstellungsprozessen und des anwendbaren Gatespannungsbereichs kann daher der Abstand zwischen der zweiten und der dritten Elektrode 26 und 28 im GC_SED 23 bequem zwischen 10 nm und 1000 nm liegen.
Da die Potentialbarriere zum Tunneln von Elektronen eingestellt werden kann, indem die Höhe der Gatespannung (Vorspannung) Vg geändert wird, kann das GC_SED 23 der vorliegenden Erfindung einen Abstand d (Schlitzbreite zwischen den zwei einen Elektronenemissionsbereich begrenzenden Elektroden) von mehr als die wenigen Nanometer des herkömmlichen SED haben. Daher sind das GC_SED 23 und das Display, welches das GC_SED 23 verwendet, leicht herzustellen und weisen reduzierte Herstellungskosten auf, während sie eine Fertigung mit hohen Stückzahlen erlauben. Die Erfindung ermöglicht die Einstellung von Elektronenemissionseigenschaften eines Elektronenemitterbauelements in einem Pixel durch ein Gate, wodurch ein effizientes Adressieren für jedes Pixel erleichtert wird (z.B. eine aktive Matrixansteuerung des Pixelfeldes).
Einige Ausführungsbeispiele eines Herstellungsverfahrens für das GC_SED-Array-Panel gemäß der Erfindung werden nun unter Bezugnahme auf die 7A bis 7C und 8A und 8C beschrieben.
Wenn ein schwer zu ätzendes Metall, wie Cu, für die leitfähige Schicht zur Bildung der ersten Elektrode 24 mit einer Oberseite, die im Wesentlichen auf dem gleichen Niveau ist wie die Oberseite des Substrats 22, benutzt wird, ist es zweckmäßig, die erste Elektrode 24 unter Verwendung des in den 7A bis 7C gezeigten Verfahrens zu bilden. Unter Bezugnahme auf 7A wird nach Bildung einer ersten Maske 710 auf einem Substrat 22 die erste Maske 710 als Ätzmaske zum Ätzen des Substrats 22 verwendet, wodurch ein Graben T erzeugt wird, in wel chem eine Gateelektrode gebildet werden soll. Das Substrat 22 kann ein Glassubstrat aus Quarzglas oder Silikatglas, ein Keramiksubstrat aus Aluminiumoxid oder ein Halbleitersubstrat sein. Das Substrat 22 kann jegliche Art von Substrat sein, mit dem ein etablierter oder verifizierter Halbleiterbauelement-Fertigungsprozess oder LCD-Fertigungsprozess anwendbar ist. Die Benutzung des Halbleiterbauelement- oder LCD-Herstellungsprozesses kann in einer einfachen Herstellung der GC_SEDs 23 resultieren.
Unter Bezugnahme auf 7B wird nach Entfernen der ersten Maske 710, die zur Erzeugung des Grabens T benutzt wurde, eine leitfähige Schicht (nicht gezeigt) innerhalb des Grabens G im Substrat vergraben (z.B. unter die Oberseite des Substrats eingebracht) und einer Planarisierung unterworfen, wodurch eine erste Elektrode 24 mit einer Oberseite vervollständigt wird, die sich im Wesentlichen auf dem gleichen Niveau wie die Oberseite des Substrats 22 befindet. Die Planarisierung kann durch Verwenden von chemisch-mechanischem Polieren (CMP) oder Rückätzen ausgeführt werden. Die erste Elektrode 24 kann mit der ersten Leiterbahn (124 in 2A) verbunden werden (die z.B. in einem späteren Metallisierungsschritt vorgesehen wird). Die erste Elektrode 24 kann aus Kupfer (Cu), Aluminium (Al), Titan (Ti), Wolfram (W) oder störstellendotiertes Polysilizium (z.B. „Gate-Poly") gebildet werden. Das Polysilizium („Gate-Poly") kann unter Verwendung einer In-situ- oder Ex-situ-Technik störstellendotiert werden.
Bezugnehmend auf 7C wird eine Isolationsschicht 25 über dem Substrat 22 (und über einer ersten Elektrode 24, die z.B. eine Oberseite auf im Wesentlichen dem gleichen Niveau wie die Oberseite des Substrats 22 aufweist) in einer Dicke von 10 mm bis 1 μm gebildet. Die Isolationsschicht kann aus einer Oxidschicht (z.B. aus Metalloxidschicht), einer Nitridschicht oder einer dielektrischen Schicht mit hoher Dielektrizitätskonstante bestehen oder eine solche enthalten.
Eine zweite leitfähige Schicht (zur Bildung zweiter und dritter Elektroden 26 und 28) und eine zweite Maske (nicht gezeigt) werden sequentiell auf der Isolationsschicht 25 gebildet, und die zweite Maske wird als Ätzmaske zum Ätzen der zweiten leitfähigen Schicht benutzt, wodurch die zweite und die dritte Elektrode 26 und 28 gebildet werden.
Die zweite und die dritte Elektrode 26 und 28 können in gleicher Weise durch Cu, Al, Ti, W oder „Gate-Poly" (unter Verwendung eines In-situ- oder Ex-situ-Prozesses störstellendotiertes Polysilizium) gebildet werden. Der Abstand d (d.h. die Breite des Schlitzes) zwischen der zweiten und der dritten Elektrode 26 und 28 kann 1 nm bis 1 μm betragen (z.B. 10 nm bis 1000 nm).
Für einen nachfolgenden Prozess wird die zweite Maske entfernt und zweite und dritte Leiterbahnen (126 und 128 in 2A) werden gebildet, um das Eingeben bzw. Ausgeben eines elektrischen Signals zu ermöglichen. Die dritte Leiterbahn 128 kann vor oder nach Bildung der zweiten Leiterbahn 126 gebildet werden. Dann wird eine Passivierungsschicht auf dem Substrat 22 gebildet, was das GC_SED-Array-Panel 20 vervollständigt. Detaillierte Beschreibungen dieser anschließenden herkömmlichen Schritte werden hier nicht gegeben, um eine unklare Interpretation der Erfindung zu vermeiden.
Wenn eine leicht zu ätzende leitfähige Schicht gebildet wird, ist es wünschenswert, die erste Elektrode 24 durch das in 8A veranschaulichte Verfahren zu erzeugen. Die 8A bis 8C veranschaulichen einen zweiten Herstellungsprozess für das GC_SED-Panel 20.
Unter Bezugnahme auf 8A werden eine erste leitfähige Schicht (nicht gezeigt) (um die Elektrode 24 aufzuweisen) und eine erste Maske (z.B. 710 in 7A) sequentiell auf einem Substrat 22 gebildet, und die Maske (z.B. 710 in 7A) wird als Ätzmaske zum Ätzen der ersten leitfähigen Schicht benutzt, wodurch eine erste Elektrode 24 erzeugt wird. Die erste Elektrode 24 kann mit der ersten Leiterbahn 124 (z.B. später in einem Metallisierungschritt gebildet) verbunden werden. Die erste leitfähige Schicht (mit der ersten Elektrode 24) kann aus dem gleichen Material wie für das erste Ausführungsbeispiel beschrieben gebildet werden.
Unter Bezugnahme auf 8B wird eine Isolationsschicht 25 in einer Dicke von 10 nm bis 1 μm über dem Substrat 22 (und auf der ersten Elektrode 24) gebildet, auf dem die erste Elektrode 24 gebildet wurde. Die Isolationsschicht 25 kann eine Oxidschicht (z.B. eine Metalloxidschicht), eine Nitridschicht oder eine dielektrische Schicht mit hoher Dielektrizitätskonstante enthalten oder aus einer solchen bestehen. Die zweite und die dritte Elektrode 26 und 28 können wiederum aus Cu, Al, Ti, W oder „Gate-Poly" (störstellendotiertes Polysilizium) unter Verwendung eines In-situ- oder Ex-situ-Prozesses gebildet werden. Der Abstand d (Breite des Schlitzes) zwischen der zweiten und der dritten Elektrode 26 und 28 kann 1 nm bis 1 μm betragen (z.B. 10 nm bis 1 μm).
Unter Bezugnahme auf 8C werden eine zweite leitfähige Schicht (nicht gezeigt) und eine zweite Maske 820 sequentiell auf der Isolationsschicht 25 gebildet, und die zweite Maske 820 wird als Ätzmaske zum Ätzen der zweiten leitfähigen Schicht benutzt (um die Elektroden 26 und 28 aufzuweisen), wodurch die zweiten und dritten Elektroden 26 und 28 erzeugt werden. Die zweite und die dritte Elektrode 26 und 28 können ebenfalls aus Cu, Al, Ti, W oder störstellendotiertem Polysilizium unter Verwendung eines In-situ- oder Ex-situ-Prozesses gebildet werden. Der Abstand d (die Breite des Schlitzes) zwischen der zweiten und der dritten Elektrode 26 und 28 kann 1 nm bis 1 μm betragen (z.B. 10 nm bis 1 μm).
Für einen anschließenden Prozess wird die Maske 820 entfernt, und zweite und dritte Leiterbahnen (126 und 128 von 2A) werden gebildet (z.B. in einem herkömmlichen Metallisierungsschritt), um das Eingeben bzw. Ausgeben eines elektrischen Signals zu erlauben. Die dritte Leiterbahn 128 kann vor oder nach der Bildung der zweiten Leiterbahn 126 gebildet werden. Dann wird auf dem Substrat 22 eine Passivierungsschicht gebildet, was das GC_SED-Array-Panel 20 vervollständigt. Detaillierte Beschreibungen dieser herkömmlichen anschließenden Schritte werden hier nicht gegeben, um eine unklare Interpretation der Erfindung zu vermeiden.
Da die Herstellung des ersten Panels 10, die Bildung des Abstandshalters 30 und das Zusammenfügen des ersten und zweiten Panels 10 und 20 unter Verwendung des Abdichtelements 40 (siehe 2) während Aufrechterhaltung einer Vakuumatmosphäre dazwischen aus herkömmlichen Prozessschritten besteht, die dem Fachmann allgemein geläufig sind, wird auf deren Beschreibung verzichtet, um missverständliche Interpretationen der Erfindung zu vermeiden.
Wie in den 7A bis 8C gezeigt, ist das GC_SED-Array-Panel 20 gemäß der vorliegenden Erfindung leicht unter Verwendung eines für eine Produktion in hohen Stückzahlen verifizierten Halbleiterbauelement-Fertigungsprozesses herzustellen, da es einen großen Abstand d (Schlitzbreite) größer als 10 nm (und weniger als 1 μm) zwischen der zweiten Elektrode 26 und der dritten Elektrode 28 haben kann. Ein das GC_SED 23 verwendendes Display weist daher verringerte Herstellungskosten auf, während es eine Produktion mit hohen Stückzahlen ermöglicht.
9 veranschaulicht ein Bildverarbeitungssystem unter Verwendung eines Displays 200 gemäß einem Ausführungsbeispiel der Erfindung. Bezugnehmend auf 9 ist das Display 200 mit einer CPU 910 und mit einem Bildverarbeitungssystem verbunden, das eine Mehrzahl verschiedener Einheiten (z.B. einen RAM 914 und einen ROM 916) umfasst, die über einen Systembus 912 miteinander verbunden sind. Das Bildverarbeitungssystem umfasst daher einen Eingabe/Ausgabe(E/A)-Adapter 918 zum Verbinden peripherer Einheiten (wie einer Disketteneinheit 920 und eines Bandlaufwerks 940) mit dem Systembus 912, einen Benutzerschnittstellenadapter 922 zum Verbinden peripherer Einheiten (wie einer Tastatur 924, einer Maus 926, eines Lautsprechers (nicht gezeigt), eines Mikrofons (nicht gezeigt) und/oder einer Berührbildschirmeinheit (nicht gezeigt)) mit dem Systembus 912, einen Kommunikationsadapter 934 zum Verbinden des Bildverarbeitungssysterns mit einem Datennetzwerk sowie einen Displayadapter 936 zum Verbinden des Systembusses 912 mit dem Display 200.

Claims

Display-Panel mit – einer ersten Elektrode (24) und – einer zweiten Elektrode (26) und einer dritten Elektrode (28), die von der ersten Elektrode isoliert und voneinander beabstandet sind und einen mit der ersten Elektrode überlappenden Elektronenemissionsbereich definieren.
Display-Panel nach Anspruch 1, wobei ein Abstand zwischen der zweiten und der dritten Elektrode geringer als 1 μm ist.
Display-Panel nach Anspruch 2, wobei der Abstand zwischen der zweiten und der dritten Elektrode größer als 10 nm ist.
Display-Panel nach einem der Ansprüche 1 bis 3, wobei die zweite und die dritte Elektrode von der ersten Elektrode durch einen Isolator mit einer Dicke von 10 nm bis 1 μm isoliert sind.
Display-Panel nach einem der Ansprüche 1 bis 4, wobei eine erste Leiterbahn, die mit der ersten Elektrode verbunden ist, senkrecht zu einer zweiten Leiterbahn angeordnet ist, die mit der zweiten Elektrode verbunden ist.
Display-Panel nach Anspruch 5, wobei eine schaltbare oder reversible Vorspannung zwischen die erste und die zweite Leiterbahn anlegbar ist.
Display-Panel nach Anspruch 5 oder 6, wobei eine dritte Leiterbahn, die mit der dritten Elektrode verbunden ist, senkrecht zu der zweiten Leiterbahn angeordnet ist.
Display-Panel nach Anspruch 7, wobei die dritte Leiterbahn gemeinsam über das gesamte Substrat hinweg verbunden ist.
Display-Panel nach einem der Ansprüche 1 bis 8, wobei die ersten bis dritten Elektroden aus Kupfer (Cu), Aluminium (Al), Titan (Ti), Wolfram (W) oder störstellendotiertem Polysilizium gebildet sind.
Display mit – einem Phosphorarray-Panel (10) und – einem zweiten Panel (20) mit einem Array von Elektronenemitterbauelementen, das dem Phophorarray-Panel gegenüberliegt, dadurch gekennzeichnet, dass – das zweite Panel (20) ein Display-Panel nach einem der Ansprüche 1 bis 9 mit einem Array von gategesteuerten Elektronenemitterbauelementen (23) ist, welche jeweils die erste, zweite und dritte Elektrode beinhalten.
Display nach Anspruch 10, wobei das Phosphorarray-Panel und das gategesteuerte Elektronenemitterbauelementarray-Panel vakuumdicht verbunden sind.
Display nach Anspruch 10 oder 12, wobei eine Metallrückseite auf dem Phosphorarray-Panel gebildet ist.
Display nach einem der Ansprüche 10 bis 12, wobei die erste Elektrode weiter vom Phosphorarray-Panel entfernt ist als die zweite und die dritte Elektrode.
Verfahren zur Herstellung eines Display-Panels nach einem der Ansprüche 1 bis 9, mit folgenden Schritten: – Bilden der ersten Elektrode (24) auf einem Substrat (22), – Bilden einer Isolationsschicht (25) auf der ersten Elektrode und – Bilden der zweiten Elektrode (26) und der dritten Elektrode (28), die zum Definieren eines zwischenliegenden Elektronenemissionsbereichs, der die erste Elektrode überlappt, voneinander beabstandet sind, auf der Isolationsschicht.
Verfahren nach Anspruch 14, das des Weiteren nach der Bildung der zweiten und der dritten Elektrode die Bildung einer zweiten Leiterbahn beinhaltet, die mit der zweiten Elektrode verbunden ist und senkrecht zu einer mit der ersten Elektrode verbundenen ersten Leiterbahn verläuft.
Verfahren nach Anspruch 15, das des Weiteren die Bildung einer dritten Leiterbahn beinhaltet, die mit der dritten Elektrode verbunden ist und senkrecht zur zweiten Leiterbahn verläuft.
Verfahren nach Anspruch 16, wobei die dritte Leiterbahn gemeinsam über das ganze Substrat hinweg verbunden ist.
Verfahren nach einem der Ansprüche 14 bis 17, wobei wenigstens eine von der ersten bis dritten Elektrode von einer Auswahl aus Kupfer (Cu), Aluminium (Al), Titan (Ti), Wolfram (W) und dotiertem Polysilizium gebildet ist.