DE102006004031B3 - Leistungshalbleitermodul mit Halbbrückenkonfiguration - Google Patents

Leistungshalbleitermodul mit Halbbrückenkonfiguration Download PDF

Info

Publication number
DE102006004031B3
DE102006004031B3 DE102006004031A DE102006004031A DE102006004031B3 DE 102006004031 B3 DE102006004031 B3 DE 102006004031B3 DE 102006004031 A DE102006004031 A DE 102006004031A DE 102006004031 A DE102006004031 A DE 102006004031A DE 102006004031 B3 DE102006004031 B3 DE 102006004031B3
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor module
busbar
substrates
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006004031A
Other languages
English (en)
Inventor
Oliver Dr. Schilling
Martin Wölz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006004031A priority Critical patent/DE102006004031B3/de
Priority to US11/555,764 priority patent/US7352587B2/en
Application granted granted Critical
Publication of DE102006004031B3 publication Critical patent/DE102006004031B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Abstract

Die Erfindung betrifft ein Leistungshalbleitermodul mit einer Trägerplatte (40), auf der mindestens vier Substrate (41 - 44) angeordnet sind, und mit einer ersten und zweiten Busschiene (1, 2) aus zwei voneinander beabstandet und isoliert angeordneten leitenden Platten (1, 2) jeweils zum Tragen eines unteren und oberen elektrischen Potenzials, die jeweils von den Substraten abführende äußere (10, 20) und substratseitige innere Anschlusslaschen (11, 12, 13, 14 und 21, 22, 23, 24) tragen. Durch die richtige Wahl der Reihenfolge der äußeren Anschlusslaschen (10, 20) jeweils der ersten Busschiene (1) für unteres Potenzial und der zweiten Busschiene (2) für oberes Potenzial entsprechend der Reihenfolge der inneren Anschlusspunkte der parallel geschalteten Halbbrückensubstrate (41 - 44) und auch der inneren Anschlusslaschen (11, 21 und 12, 22 und 13, 23 und 14, 24) der ersten Busschiene (1) und der zweiten Busschiene (2) wird eine Symmetrierung des Stroms bei dynamischen Kommutierungsvorgängen erreicht.

Description

  • Die Erfindung bezieht sich auf ein Leistungshalbleitermodul und betrifft insbesondere ein Leistungshalbleitermodul mit einer Trägerplatte, auf der mindestens vier Substrate angeordnet sind und mit einer ersten und zweiten Busschiene aus zwei voneinander beabstandet und isoliert angeordneten leitenden Platten jeweils zum Tragen eines unteren und oberen elektrischen Potenzials, die jeweils von den Substraten abgewendete äußere und substratseitige innere Anschlusslaschen tragen. Ein derartiges Leistungshalbleitermodul ist aus EP 0 427 143 B1 bekannt.
  • Leistungshalbleitermodule mit Halbbrücken werden beispielsweise zum Aufbau von Drehstrom-Umrichtern für elektrische Antriebe verwendet. Derartige Umrichter enthalten einen Gleichrichterteil, einen Gleichstromzwischenkreis mit einem Kondensator und einem Wechselrichterteil. Der Leistungsteil des Wechselrichters kann aus Halbbrückenschaltungen aufgebaut werden. Geeignet dafür sind Halbbrückenschaltungen, die z.B. als Halbleiterschalter schnell schaltende IGBT-Transistoren und sehr schnelle Freilaufdioden enthalten.
  • In den jeweiligen Halbbrückenschaltungen ist es besonders wichtig, die Kommutierungsvorgänge:
    • – IGBT-Transistor schaltet ab und der Strom kommutiert in die Diode und
    • – IGBT-Transistor schaltet ein und der Strom kommutiert in den IGBT-Transistor
    zu symmetrieren.
  • Aus DE 199 27 285 A1 ist ein Leistungshalbleitermodul bekannt, bei dem eine Anzahl von Leistungshalbleiterschaltelementen auf einem Keramiksubstrat so angeordnet sind, dass die Anschlusspunkte für das untere und obere Potenzial der Leistungshalbleiterschaltelemente auf dem Substrat in einer Richtung auf beiden Seiten des Moduls alternierend hintereinander in einer Reihe so angeordnet sind, dass sich die Induktivität der Leistungshalbleiterschaltelemente deutlich verringern lässt.
  • Demnach ist es Aufgabe der Erfindung, bei dem eingangs genannten gattungsgemäßen Leistungshalbleitermodul, eine verbesserte, einfache und kostengünstige Symmetrierung der Kommutiervorgänge zwischen den Halbleiterschaltern und den Freilaufdioden der Halbbrücken anzugeben.
  • Die obige Aufgabe wird anspruchsgemäß gelöst.
  • Gemäß einem wesentlichen Aspekt der Erfindung ist ein gattungsgemäßes Leistungshalbleitermodul dadurch gekennzeichnet, dass
    • – die Substrate auf der Trägerplatte in einer Reihe liegen,
    • – auf jedem einzelnen Substrat Bauelemente zu einer elektrischen Halbbrücke verschaltet sind und
    • – die Anschlusspunkte jeweils für das untere und obere Potenzial aller Substrate durch die inneren Anschlusslaschen jeweils der das untere Potenzial tragenden ersten Busschiene und der das obere Potenzial tragenden zweiten Busschiene parallel geschaltet sind, wobei
    • – die Fußpunkte der inneren Anschlusslaschen jeweils der das untere und das obere Potenzial tragenden ersten und zweiten Busschiene auf den ihnen zugeordneten Anschlusspunkten der Substrate in der Richtung der Reihe derselben hintereinander in einer Reihe angeordnet sind, und
    • – für jedes einzelne Substrat die Reihenfolge der Anschlusspunkte für das untere und das obere Potenzial genau der Reihenfolge der äußeren Anschlusslaschen an den beiden Busschienen in Richtung der Reihe der Substrate entspricht.
  • Dem erfindungsgemäßen Lösungsvorschlag liegt die Erkenntnis zugrunde, dass sich die Symmetrierung der Kommutierungsvorgänge durch die richtige Wahl der Reihenfolge der äußeren Anschlusslaschen der Busschienen relativ zur Reihenfolge der inneren Anschlusspunkte der parallel geschalteten Halbbrücken auf der Substratebene verbessern lässt. Dabei muss für jedes Einzelsubstrat auf dem Leistungshalbleitermodul gelten, dass sich die geometrischen Verbindungslinien zwischen den äußeren Anschlusslaschen der Busschienen und dem jeweiligen Anschlusspunkt für das untere und obere Potenzial der jeweiligen Halbbrücke auf Substratebene nicht kreuzen dürfen. Dadurch entstehen "Hauptstromrichtungen", die eine Symmetrierung des Stroms bei dynamischen Vorgängen begünstigen. Dabei gilt, dass entlang der Modulachse die Reihenfolge der äußeren Anschlusslaschen dieselbe sein muss wie bei jedem Einzelsubstrat auf der Höhe der inneren Anschlusslaschen, die zwischen den Busschienen und der Halbbrücke auf dem Substrat liegen.
  • Weiterhin bevorzugt sind die äußeren Anschlusslaschen jeweils für das untere und obere Potenzial an einem Ende der Busschienen, d.h. z.B. auch an einem Ende der Modullängsachse angeordnet.
  • Bei einer besonders bevorzugten Ausführungsform liegt die Reihe der Substrate in Richtung der Modullängsachse und die leitenden Platten der Busschienen stehen planparallel zueinander und entlang der Längsachse des Moduls. Die planparallelen Platten der Busschienen sind bei der zuletzt genannten Ausführungsform bevorzugt im rechten Winkel zur Ebene der Trägerplatten angeordnet.
  • Dabei können die inneren Anschlusslaschen der jeweiligen Busschiene in ihrer jeweiligen Plattenebene liegen, oder sie können auch eine Zugentlastung in Form eines horizontalen Teilabschnitts aufweisen.
  • Bei einem weiteren vorteilhaften Ausführungsbeispiel des Leistungshalbleitermoduls gemäß der Erfindung können die inneren Anschlusslaschen wirksam durch in die Platten der Bus schienen eingebrachte Schlitze derart verlängert werden, dass die bei Kommutierungsvorgängen wirksamen Teilinduktivitäten so verändert werden, dass sie die Symmetrierung des Schaltverhaltens noch weiter verbessern.
  • Weiterhin können bei dem erfindungsgemäßen Leistungshalbleitermodul vorteilhafterweise in den planparallelen Platten der Busschienen Aussparungen zur Beeinflussung von Wirbelstromeffekten vorgesehen sein.
  • Gemäß einer vorteilhaften Ausführungsform wird ein erfindungsgemäßes Halbleitermodul durch eine zusätzliche dritte Busschiene mit inneren Anschlusslaschen komplettiert, die die Wechselstromanschlüsse der Halbbrückensubstrate miteinander verbinden.
  • Vorteilhaft ist bei dem erfindungsgemäßen Leistungshalbleitermodul, dass die durch die richtige Wahl der Reihenfolge der inneren Anschlusspunkte der parallel geschalteten Halbbrücken auf Substratebene und der ihnen zugeordneten inneren Anschlusslaschen der Busschienen relativ zur Reihenfolge der äußeren Anschlusslaschen der Busschienen entstehenden Hauptstromrichtungen eine Symmetrierung des Stroms bei dynamischen Vorgängen, d.h. in den Zeitpunkten der Kommutierung begünstigen, wodurch Umverteilungseffekte des Laststroms bei den Kommutierungsvorgängen minimiert werden.
  • Die obigen und weitere vorteilhafte Merkmale der Erfindung werden in der nachstehenden Beschreibung Bezug nehmend auf die beiliegenden Zeichnungsfiguren mehr im Einzelnen beschrieben. Die Zeichnungsfiguren zeigen im Einzelnen:
  • 1A die Struktur der bei dem erfindungsgemäßen Leistungshalbleitermodul eingesetzten Bus schienen jeweils für das untere (Minuspotenzial) und das obere elektrische Potenzial (Pluspotenzial);
  • 1B Hauptrichtungen der Stromänderung di/dt pro Substrat für die Anteile der Stromänderung, die durch ein erstes Substrat des erfindungsgemäßen Leistungshalbleitermoduls mit den in 1A gezeigten Busschienen verursacht werden;
  • 2 eine Vergleichsdarstellung, bei der nicht die erfindungsgemäße Struktur der Busschienen eingesetzt wurde und bei der sich die Projektionen der Hauptrichtungen der Stromänderungen, die pro Substrat vorkommen, im Gegensatz zu den Hauptrichtungen der Stromänderungen gemäß 1A, in der Ebene der Busschienen kreuzen;
  • 3A eine ebene perspektivische Darstellung einer schematischen Schaltungsanordnung aus einreihig angeordneten Substraten die Schaltungselemente in Halbbrückenkonfiguration enthalten, wobei die Substrate im erfindungsgemäßen Leistungshalbleitermodul mit der in 1A gezeigten Busschienenstruktur parallel geschaltet werden können;
  • 3B schematisch und perspektivisch den Aufbau eines kompletten Leistungshalbleitermoduls mit einer Busschienenstruktur gemäß 1A und einer zusätzlichen Stromschiene für den Wech selstromanschluss zur Parallelschaltung der Halbbrücken auf den Einzelsubstraten;
  • 4A grafisch Stromverläufe bei Kommutierungsvorgängen in einer Halbbrücke des in 3B gezeigten erfindungsgemäßen Leistungshalbleitermoduls;
  • 4B grafisch Stromverläufe bei Kommutierungsvorgängen in einer Halbbrücke mit einer Busschienenstruktur gemäß 2 (nicht erfindungsgemäß);
  • 5A eine vorteilhafte Ausbildungsform einer Busschienenstruktur gemäß 1A, bei der die Fläche, die von den beiden Hauptrichtungen der Stromänderung pro Substrat eingeschlossen wird durch in den Busschienen angebrachte Schlitze vergröbert ist;
  • 5B eine weitere vorteilhafte Ausbildungsform der erfindungsgemäßen Busschienenstruktur gemäß 1A, bei der zur lokalen Unterdrückung von Wirbelstromeffekten Aussparungen in den Busschienen angebracht sind und
  • 6 ein Ersatzschaltbild eines aus vier Halbbrücken bestehenden Leistungshalbleitermoduls mit schematisch angedeuteten Busschienen, die nicht die erfindungsgemäße Struktur haben.
  • Zunächst wird unter Bezug auf das in 6 gezeigte Ersatzschaltbild ein prinzipieller Aufbau eines Leistungshalblei termoduls erläutert, das z.B. als Wechselrichterteil eines Drehstromumrichters eingesetzt werden kann.
  • Das in 6 gezeigte Leistungshalbleitermodul besteht in diesem Beispiel aus vier parallel geschalteten Halbbrückenschaltungseinheiten I, II, III und IV. In jeder Halbbrückenschaltungseinheit sind zwischen einem Plusanschluss 4 und einem Minusanschluss 3 zwei Leistungsschaltelemente IGBTo und IGBTu in Serie geschaltet. Bei den Leistungsschaltelementen handelt es sich jeweils um einen Bipolartransistor mit isoliertem Gate (IGBT: Insulated Gate Bipolar Transistor). Jedem oberen Leistungsschaltelement IGBTo ist eine obere Freilaufdiode Do und jedem unteren Leistungsschaltelement IGBTu eine untere Freilaufdiode Du parallel geschaltet. Der gemeinsame Knotenpunkt jeweils zwischen dem oberen und dem unteren Leistungsschaltelement IGBTo und IGBTu und der oberen und unteren Freilaufdiode Do und Du entspricht dem gemeinsamen Lastanschluss. Die beiden Leistungsschaltelemente IGBTo und IGBTu werden von je einem Steueranschluss So und Su angesteuert. Gemäß 6 sind sämtliche Plusanschlüsse 4 der Halbbrückeneinheiten I–IV durch eine erste Busschiene 200 mit inneren Anschlusslaschen 211214 und einer äußeren Anschlusslasche 220 parallel geschaltet. Gleichermaßen sind sämtliche Minusanschlüsse 3 der Halbbrückeneinheiten I–IV durch eine zweite Busschiene 100 mit inneren Anschlusslaschen 111114 und einer äußeren Anschlusslasche 110 parallel geschaltet. Auch die gemeinsamen Lastanschlüsse sind durch eine weitere Busschiene 500 parallel geschaltet, die eine äußere Anschlusslasche 550 trägt.
  • Im Betrieb des in 6 gezeigten Leistungshalbleitermoduls werden die oberen und unteren Leistungsschaltelemente IGBTo und IGBTu abwechselnd geöffnet und geschlossen. Bei dem dabei stattfindenden Kommutierungsvorgang fließen Freilaufströme durch die jeweils zugeordneten Freilaufdioden Do und Du. Zum Beispiel schaltet, wenn man eine der Halbbrückeneinheiten betrachtet, bei einem Kommutierungsvorgang das obere Leistungsschaltelement IGBTo ab, und der Strom kommutiert in die parallel geschalteten Dioden Do, Du; beim nächsten Kommutierungsvorgang schaltet das obere Leistungsschaltelement IGBTo ein und der Strom kommutiert in den IGBTo. Bei diesen Kommutierungsvorgängen können, wenn die Reihenfolge der inneren Anschlusslaschen der Busschienen 100 und 200 relativ zu den äußeren Anschlusslaschen 220 und 110 der Busschienen nicht beachtet wird, störende und ungünstige Unsymmetrien durch Umverteilungseffekte des Laststroms auftreten.
  • Die Erfindung schlägt eine Lösung für dieses Problem vor, bei der durch die richtige Wahl der Reihenfolge der äußeren Anschlusslaschen der ersten und zweiten Busschiene relativ zur Reihenfolge der inneren Anschlusslaschen derselben und damit der inneren Anschlusspunkte der parallel geschalteten Halbbrückeneinheiten, eine Symmetrierung der Lastströme erreicht wird.
  • Beschreibung der bevorzugten Ausführungsbeispiele
  • 1A zeigt schematisch in gestrichelten Linien eine erste Busschiene 1 in Form einer leitenden Platte und in ausgezogenen Linien eine zweite Busschiene 2 in Form einer zweiten leitenden Platte für ein erfindungsgemäßes Leistungshalbleitermodul. Wie weiter unten anhand der 3B näher beschrieben wird, entspricht die Reihenfolge der äußeren Anschlusslasche 10 der ersten Busschiene 1 und der äußeren Anschlusslasche 20 der zweiten Busschiene 2 genau der Reihenfolge der inneren Anschlusslaschen 11 und 21, 12 und 22, 13 und 23 sowie 14 und 24 der beiden Busschienen bezogen auf jedes einzelne Substrat (vgl. die weiter unten beschriebene 3B).
  • Die Bezeichnung äußere Anschlusslasche bezieht sich auf die von den Substraten wegweisende äußere Seite der beiden Busschienen 1 und 2 und die Bezeichnung innere Anschlusslaschen auf die zum Substrat weisende Seite der beiden Busschienen und 2.
  • Zu der eben erläuterten erfindungsgemäßen Struktur der ersten und zweiten Busschiene 1 und 2 zeigt 1B Hauptrichtungen der Stromänderung di/dt pro Substrat (hier z.B. für ein einzelnes rechts liegendes Substrat 41 gemäß 3B) für die Anteile der Stromänderung, die durch dieses Substrat verursacht werden. Der Pfeil 312 zeigt den Stromänderungsanteil für das Ausschalten des Leistungsschaltelements im unteren Halbbrückenzweig dieses Substrats 41 (gemäß 3B) und der Pfeil 322 für dasselbe Substrat den Stromänderungsanteil für das Einschalten der Freilaufdiode im oberen Halbbrückenzweig. 1B macht deutlich, dass die Reihenfolge der Anschlusslaschen so gestaltet sein muss, dass pro Substrat die Projektionen der Hauptrichtung der Stromänderungen in die Ebene der beiden Busschienen 1 und 2 keine Kreuzungen aufweisen. Das heißt, dass die in 1B gezeigte Struktur der beiden Busschienen 1 und 2 sowie die Reihenfolge ihrer inneren Anschlusslaschen 11 und 21, 12 und 22, 13 und 23 sowie 14 und 24 bezogen auf ihre äußeren Anschlusslaschen 10 und 20 Kreuzungsfreiheit der genannten Projektionen der Hauptrichtungen der Stromänderungen in der Ebene der beiden Busschienen 1 und 2 gewährleisten.
  • Es ist zu bemerken, dass die erste Busschiene 1 für unteres Potenzial planparallel zur zweiten Busschiene 2 für oberes Potenzial angeordnet ist, dass die inneren Anschlusslaschen 11, 12, 13 und 14 der ersten Busschiene 1 in deren Plattenebene liegen und dass die inneren Anschlusslaschen 21, 22, 23 und 24 der zweiten Busschiene 2 für oberes Potenzial in deren Plattenebene liegen. Weiterhin können an jeder Busschiene 1, 2 auch mehrere äußere Anschlusslaschen 10, 20 angeordnet sein.
  • 2 zeigt schematisch eine Gegendarstellung zu der in den 1A und 1B gezeigten erfindungsgemäßen Struktur der ersten und zweiten Busschiene 1 und 2. Dabei ist deutlich erkennbar, dass die Reihenfolge der inneren Anschlusslaschen 11 und 21, 12 und 22, 13 und 23 sowie 14 und 24 jeweils der ersten Busschiene 1 für unteres Potenzial und der zweiten Busschiene 2 für oberes Potenzial umgekehrt ist zur Reihenfolge ihrer äußeren Anschlusslaschen 10 und 20. Der Pfeil 313 zeigt den Stromänderungsanteil für das Ausschalten des Leistungsschaltelements im unteren Halbbrückenzweig des ersten Substrats (41 gemäß 3B) und der Pfeil 323 den Stromänderungsanteil für das Einschalten der Freilaufdiode im oberen Halbbrückenzweig desselben Substrats. Bei der in 2 gezeigten Struktur der Busschienen 1 und 2 kreuzen sich die Projektionen der Hauptrichtungen der Stromänderungen, die pro Substrat vorkommen, in der Ebene der Busschienen.
  • 3A zeigt schematisch und perspektivisch eine Anordnung aus beispielsweise vier Substraten, die jeweils Leistungsschaltelemente und Freilaufdioden in Halbbrückenkonfiguration aufweisen, die erfindungsgemäß mit den in den 1A und 1B dargestellten beiden Busschienen 1 und 2 parallel geschaltet werden. Die vier Substrate 41, 42, 43 und 44 sind in einer Reihe auf einer Trägerplatte 40 befestigt. Für das erste Substrat 41 auf der rechten Seite bezeichnen 411 einen Anschlussbereich für eine erste innere Anschlusslasche der ersten Busschiene 1 für unteres (minus) Potenzial (siehe Ziffer 11 in 1A und 1B), 412 einen Anschlussbereich für eine erste innere Anschlusslasche der zweiten Busschiene für oberes (plus) Potenzial (siehe 1A und 1B), 413 einen An schlussbereich für eine erste innere Anschlusslasche einer in 3B gezeigten Wechselstrombusschiene 5, 414 ein Leistungsschaltelement im unteren Halbbrückenzweig des ersten Substrats 41 (im oberen Halbbrückenzweig entsprechend) und 415 eine Freilaufdiode im unteren Halbbrückenzweig des ersten Substrats 41 (im oberen Halbbrückenzweig entsprechend).
  • 3B zeigt schematisch und perspektivisch den Aufbau eines kompletten aus vier Halbbrückeneinheiten 41, 42, 43 und 44, einer ersten Busschiene 1 für unteres (minus) Potenzial, einer zweiten Busschiene für oberes (plus) Potenzial und einer Wechselstrombusschiene 5 bestehenden Leistungshalbleitermoduls, mit der bezogen auf die 1A und 1B erläuterten Struktur der beiden Busschienen 1 und 2 für unteres und oberes Potenzial. Es ist aus 3B deutlich ersichtlich, dass alle Minusanschlussbereiche 411 sämtlicher Substrate 4144 durch die inneren Anschlusslaschen 11, 12, 13, 14 der ersten Busschiene 1 für unteres elektrisches Potenzial miteinander parallel geschaltet sind und dass ferner alle Anschlussbereiche 412 sämtlicher Substrate 4144 auf der Trägerplatte 40 durch die inneren Anschlusslaschen 21, 22, 23 und 24 der zweiten Busschiene 2 für oberes elektrisches Potenzial (plus) miteinander parallel geschaltet sind. Ferner ist die planparallele Anordnung der Plattenbereiche der beiden Busschienen 1 und 2 senkrecht zur Ebene der Trägerplatte 40 deutlich sichtbar. Des Weiteren ist in 3B deutlich zu erkennen, dass die äußeren Anschlusslaschen 10 und 20 jeweils an der ersten Busschiene 1 für unteres (minus) Potenzial und an der zweiten Busschiene 2 für oberes (plus) Potenzial zu einem Ende der Trägerplatte 40 des Moduls hin angeordnet sind. Obwohl 3B beispielhaft nur eine äußere Anschlusslasche 10, 20 pro Busschiene 1, 2 zeigt, kann jede Busschiene 1, 2 oder auch eine von ihnen mehrere äußere Anschlusslaschen haben.
  • Ferner zeigt 3B eine Wechselstrombusschiene 5, die substratseitige innere Anschlusslaschen 5154 und im Beispiel eine äußere Anschlusslasche 50 aufweist, die von den Substraten 4144 bzw. der Trägerplatte 40 abgewendet ist. Gemäß den 3A, 3B liegen die Minusanschlussbereiche 411 einerseits und die Plusanschlussbereiche 412 andererseits der Substrate 4144 jeweils in einer Reihe. Es muss jedoch bemerkt werden, dass diese nicht streng auf einer geraden (gedachten) Linie liegen müssen, so dass die inneren Anschlusslaschen 11, 12, 13, 14 der ersten Busschiene 1 einerseits und die inneren Anschlusslaschen 21, 22, 23, 24 der zweiten Busschiene 2 einen gewissen Versatz in ihren Reihen haben können.
  • Für ein derartiges erfindungsgemäßes Leistungshalbleitermodul, wie es in 3B dargestellt ist, zeigt 4A grafisch Strom und Spannungsverläufe bei Kommutierungsvorgängen. Darin bezeichnen 601 ein Zeitintervall der Kommutierung beim synchronen Ausschalten aller vier Leistungsschaltelemente, die auf den unteren Halbbrückenzweigen der Substrate 4144 platziert sind und 602 ein Zeitintervall der Kommutierung beim synchronen Einschalten der vier Leistungsschaltelemente, die auf den unteren Halbbrückenzweigen der Substrate 4144 platziert sind. Die Linie 61 zeigt den Laststromverlauf als Teilstrom bei Messung an der inneren Wechselstromanschlusslasche des ersten Substrats 41 und die Linie 62 den Laststromverlauf als Teilstrom bei Messung an der inneren Wechselstromanschlusslasche des vierten Substrats 44. Schließlich zeigen die Graphen 6a den Gesamtstromverlauf bei Messung am Leistungsschaltelement des unteren Halbbrückenzweigs und 6b den Spannungsverlauf bei Messung am Leistungsschaltelement des unteren Halbbrückenzweigs. Bemerkenswert ist in 4A, dass die Stromverläufe in allen vier parallel geschalteten Halbbrückeneinheiten der Substrate 4144 gut symmetriert sind.
  • 4B zeigt zum Vergleich mit 4A deutliche Umverteilungseffekte des Laststroms insbesondere in den mit 701 und 702 bezeichneten Zeitintervallen der Kommutierung jeweils beim synchronen Abschalten der vier Leistungsschaltelemente, die auf den unteren Halbbrückenzweigen der vier Substrate platziert sind und beim synchronen Einschalten der vier Leistungsschaltelemente, die auf den unteren Halbbrückenzweige der vier Substrate platziert sind. 7a verdeutlicht graphisch den Gesamtstromverlauf bei Messung am Leistungsschaltelement des unteren Halbbrückenzweigs und 7B graphisch den Spannungsverlauf bei Messung am Leistungsschaltelement des unteren Halbbrückenzweigs. 71 zeigt den Laststromverlauf als Teilstrom bei Messung an der inneren Anschlusslasche der Wechselstrombusschiene des ersten Substrats und 74 den Laststromverlauf als Teilstrom bei Messung an der inneren Anschlusslasche der Wechselstrombusschiene des vierten Substrats. Im Moment des synchronen Abschaltens 701 nimmt der Laststrom in der inneren Wechselstomanschlusslasche des ersten Substrats zu, wogegen er in der inneren Wechselstromanschlusslasche des vierten Substrats abnimmt. Beim synchronen Einschalten 702 nimmt dagegen der Laststrom in der inneren Wechselstromanschlusslasche des ersten Substrats ab und in der inneren Wechselstromanschlusslasche des vierten Substrats zu.
  • Zu 4B muss bemerkt werden, dass die Struktur der ersten Busschiene für unteres elektrisches Potenzial und der zweiten Busschiene für oberes elektrisches Potenzial nicht der in den 1A und 1B gezeigten erfindungsgemäßen Struktur derselben entspricht. Falls die anhand der 1A und 1B erläuterte Strukturregel der einander entsprechenden Reihenfolge der inneren und äußeren Anschlusslaschen der beiden Busschienen 1 und 2 nicht beachtet wird, treten bei den Kommutierungsvorgängen, wie die Intervalle 701 und 702 gemäß 4B zeigen, deutliche Umverteilungseffekte des Laststroms auf, die zu Asymmetrien führen.
  • 5A zeigt schematisch eine vorteilhafte Weiterbildung der bezogen auf die 1A und 1B erläuterten erfindungsgemäß strukturierten beiden Busschienen jeweils für unteres und oberes elektrisches Potenzial eines erfindungsgemäßen Leistungshalbleitermoduls. Dabei ist die Fläche, die von den beiden Hauptrichtungen der Stromänderung di/dt pro Substrat (z.B. ausgehend vom ersten Substrat 41) eingeschlossen wird durch das Einbringen von Schlitzen 111 und 211 in den Plattenabschnitt der Busschienen 1 und 2 vergrößert. Der Schlitz 111 dient in der ersten Busschiene 1 für unteres (minus) Potenzial zur wirksamen Verlängerung der inneren Anschlusslasche 11 in den Plattenbereich der Busschiene 1 hinein. 211 bezeichnet einen Schlitz in der zweiten Busschiene 2 für oberes (plus) Potenzial zur wirksamen Verlängerung der inneren Anschlusslasche 21 in den Plattenbereich der Busschiene 2 hinein. Der Pfeil 312 veranschaulicht den Stromänderungsanteil für das Ausschalten des Leistungsschaltelements im unteren Halbbrückenzweig des ersten Substrats (41 gemäß 3B), und der Pfeil 322 verdeutlicht den Stromänderungsanteil für das Einschalten der Freilaufdiode im oberen Halbbrückenzweig desselben Substrats (41 in 3B). Durch die Bildung der Schlitze entsprechend 5A kann eine weitere Symmetrierung des Schaltverhaltens erreicht werden. Die optimale Schlitzgeometrie kann experimentell bestimmt oder durch Modellierung in der Simulation errechnet werden. Allgemein kann dieses Verfahren auch für die weiteren inneren Anschlusslaschen 12, 13, 14 bzw. 22, 23, 24 zur Kontaktierung der anderen Substrate 4244 angewendet werden. Hier in 5A ist es allerdings nur für die Anschlusslaschen 11 und 21, d.h. für die Kontaktierung des ersten Substrats 41 gezeigt.
  • 5B zeigt noch eine vorteilhafte Weiterbildung eines erfindungsgemäßen Leistungshalbleitermoduls durch das Anbringen einer oder mehrerer Aussparungen in der einen oder anderen Busschiene, und zwar zunächst eine Aussparung 25 in der zweiten Busschiene 2 für oberes (plus) Potenzial, die in der Projektion der Hauptrichtung der Stromänderung (Pfeil 312) für das erste Substrat 41 angeordnet ist. Wie in 1B zeigt der Pfeil 312 den Stromänderungsanteil für das Ausschalten des Leistungsschaltelements im unteren Halbbrückenzweig des ersten Substrats 41, während der Pfeil 322 den Stromänderungsanteil für das Einschalten der Freilaufdiode im oberen Halbbrückenzweig des ersten Substrats 41 andeutet.
  • Zu 5B ist zu bemerken, dass Wirbelströme generell die Teilinduktivität in dem Bereich der Leiter, in dem sie auftreten, reduzieren. Durch geeignete Anordnung von Aussparungen im jeweils gegenüberliegenden Plattenbereich der Busschiene kann die Teilinduktivität in der Busschiene, in der eine Stromänderung stattfindet, manipuliert werden. Die geschickte Anordnung der Aussparungen kann zur weiteren Symmetrierung des Schaltverhaltens führen. Die durch die ausgezogene Linie dargestellte Aussparung 25 in der zweiten Busschiene 2 für oberes (plus) Potenzial ist nur beispielhaft. Wie die gestrichelt eingezeichnete Aussparung 15 in der Busschiene 1 für unteres (minus) Potenzial zeigt, kann das Verfahren auch auf die erste Busschiene für unteres Potenzial übertragen werden. Die optimale Lage der Aussparungen findet man durch gezielte Experimente oder Modellierung in einer Simulation.
  • 5B veranschaulicht mit den Bezugsziffern 141 und 241 an den inneren Anschlusslaschen 11, 12, 13, 14 sowie 21, 22, 23, 24 jeweils der ersten Busschiene 1 für unteres Potenzial und der zweiten Busschiene 2 für oberes Potenzial angebrachte ho rizontale Teilabschnitte, die eine Zugentlastung für die jeweilige Busschiene 1 und 2 bilden.
  • Zusammengefasst gibt die vorliegende Erfindung ein Leistungshalbleitermodul mit einer Trägerplatte 40, auf der mindestens vier Substrate 4144 angeordnet sind und mit einer ersten und zweiten Busschiene 1, 2 aus zwei voneinander beabstandet und isoliert angeordneten leiten Platten jeweils zum Tragen eines unteren und oberen elektrischen Potenzials an, die jeweils von den Substraten abgewendete äußere und substratseitige innere Anschlusslaschen tragen.
  • Dieses Leistungshalbleitermodul zeichnet sich dadurch aus, dass
    • – die Substrate 4144 auf der Trägerplatte 40 in einer Reihe liegen,
    • – auf jedem einzelnen Substrat 4144 Bauelemente 414, 415 zu einer elektrischen Halbbrücke verschaltet sind, und
    • – die Anschlusspunkte 411, 412 jeweils für das untere und obere Potenzial aller Substrate 4144 durch die inneren Anschlusslaschen 11, 12, 13, 14 und 21, 22, 23, 24 jeweils der das untere Potenzial tragenden ersten Busschiene 1 und der das obere Potenzial tragenden zweiten Busschiene 2 parallel geschaltet sind, wobei
    • – die Fußpunkte der inneren Anschlusslaschen 11, 12, 13, 14 und 21, 22, 23, 24 jeweils der das untere und das obere Potenzial tragenden ersten und zweiten Busschiene 1, 2 auf den ihnen zugeordneten Anschlusspunkten der Substrate 4144 in der Richtung der Reihe derselben hintereinander aufgereiht sind, und
    • – für jedes einzelne Substrat 4144 die Reihenfolge der Anschlusspunkte für das untere und das obere Potenzial genau der Reihenfolge der äußeren Anschlusslaschen 10, 20 an den beiden Busschienen 1, 2 in Richtung der Reihe der Substrate 4144 entspricht.

Claims (9)

  1. Leistungshalbleitermodul mit einer Trägerplatte (40), auf der mindestens vier Substrate (4144) angeordnet sind und mit einer ersten und zweiten Busschiene (1, 2) aus zwei voneinander beabstandet und isoliert angeordneten leitenden Platten jeweils zum Tragen eines unteren und oberen elektrischen Potenzials, die jeweils von den Substraten abgewendete äußere (10, 20) und substratseitige innere Anschlusslaschen (11, 12, 13, 14 und 21, 22, 23, 24) tragen, dadurch gekennzeichnet, dass – die Substrate (4144) auf der Trägerplatte (40) in einer Reihe liegen, – auf jedem einzelnen Substrat (4144) Bauelemente (414, 415) zu einer elektrischen Halbbrücke verschaltet sind, und – die Anschlusspunkte (411, 412) jeweils für das untere und obere Potenzial aller Substrate (4144) durch die inneren Anschlusslaschen (11, 12, 13, 14 und 21, 22, 23, 24) jeweils der das untere Potenzial tragenden ersten Busschiene (1) und der das obere Potenzial tragenden zweiten Busschiene (2) parallel geschaltet sind, wobei – die Fußpunkte der inneren Anschlusslaschen (11, 12, 13, 14 und 21, 22, 23, 24) jeweils der das untere und das obere Potenzial tragenden ersten und zweiten Busschiene (1, 2) auf den ihnen zugeordneten Anschlusspunkten der Substrate (4144) in der Richtung der Reihe derselben hintereinander in einer Reihe angeordnet sind, und – für jedes einzelne Substrat (4144) die Reihenfolge der Anschlusspunkte für das untere und das obere Potenzial genau der Reihenfolge der äußeren Anschlusslaschen (10, 20) an den beiden Busschienen (1, 2) in Richtung der Reihe der Substrate (4144) entspricht.
  2. Leistungshalbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass die äußeren Anschlusslaschen (10, 20) für das untere und obere Potenzial an einem Ende der Busschienen (1, 2) angeordnet sind.
  3. Leistungshalbleitermodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Reihe der Substrate in Richtung einer Längsachse des Moduls liegt und die beiden Busschienen (1, 2) planparallel zueinander und entlang der Längsachse des Moduls stehen.
  4. Leistungshalbleitermodul nach Anspruch 3, dadurch gekennzeichnet, dass die planparallelen Busschienen (1, 2) im rechten Winkel zur Ebene der Trägerplatte (40) angeordnet sind.
  5. Leistungshalbleitermodul nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die inneren Anschlusslaschen (11, 12, 13, 14 und 21, 22, 23, 24) in der jeweiligen Plattenebene jeder Busschiene (1, 2) liegen.
  6. Leistungshalbleitermodul nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass an den inneren Anschlusslaschen (11, 12, 13, 14 und 21, 22, 23, 24) zusätzlich eine Zugentlastung in Form jeweils eines im rechten Winkel zur Ebene der Busschiene (1, 2) abgewinkelten Teilabschnitts vorgesehen ist.
  7. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die inneren Anschlusslaschen (11, 12, 13, 14 und 21, 22, 23, 24) durch in die Platten der Busschienen (1, 2) eingebrachte Schlitze (111, 211) derart wirksam verlängert werden, dass die bei Kommutierungsvorgängen des Leistungshalbleitermoduls wirksamen Teilinduktivitäten so verändert werden, dass sie die Symmetrierung des Schaltverhaltens weiter steigern.
  8. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass in den Platten der Busschienen (1, 2) Aussparungen (15, 25) zur Beeinflussung von Wirbelstromeffekten vorgesehen sind.
  9. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Substrate (4144) außerdem Wechselstromanschlüsse (413) aufweisen, und dass eine zusätzliche Wechselstrombusschiene (5) mit inneren Anschlusslaschen (51, 52, 53, 54) vorgesehen ist, die die Wechselstromanschlüsse (413) miteinander verbinden.
DE102006004031A 2006-01-27 2006-01-27 Leistungshalbleitermodul mit Halbbrückenkonfiguration Active DE102006004031B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006004031A DE102006004031B3 (de) 2006-01-27 2006-01-27 Leistungshalbleitermodul mit Halbbrückenkonfiguration
US11/555,764 US7352587B2 (en) 2006-01-27 2006-11-02 Power semiconductor module having a half-bridge configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006004031A DE102006004031B3 (de) 2006-01-27 2006-01-27 Leistungshalbleitermodul mit Halbbrückenkonfiguration

Publications (1)

Publication Number Publication Date
DE102006004031B3 true DE102006004031B3 (de) 2007-03-08

Family

ID=37735771

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006004031A Active DE102006004031B3 (de) 2006-01-27 2006-01-27 Leistungshalbleitermodul mit Halbbrückenkonfiguration

Country Status (2)

Country Link
US (1) US7352587B2 (de)
DE (1) DE102006004031B3 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2071626A1 (de) * 2007-12-11 2009-06-17 ABB Research Ltd. Halbleitermodul und Anschlußeinheit
DE102014104716B3 (de) * 2014-04-03 2015-02-26 Danfoss Silicon Power Gmbh Leistungshalbleitermodul
EP2881988A1 (de) * 2013-11-29 2015-06-10 Kabushiki Kaisha Toshiba Halbleiterbauelement
CN106486468A (zh) * 2015-08-24 2017-03-08 西门子公司 低电感运行直流电压回路上的功率半导体模块的模块装置
EP3244715A1 (de) * 2016-05-10 2017-11-15 Siemens Aktiengesellschaft Phasenmodul für einen stromrichter
DE112009001638B4 (de) 2008-07-10 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitermodul
DE102019202728A1 (de) * 2019-02-28 2020-09-03 Robert Bosch Gmbh Schaltungsanordnung zur Ansteuerung einer elektrischen Maschine
CN113380738A (zh) * 2021-05-07 2021-09-10 西安交通大学 一种直接集成相变散热的碳化硅功率模块封装结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5338803B2 (ja) * 2010-01-22 2013-11-13 株式会社デンソー 電力変換装置
US8760258B2 (en) 2011-05-16 2014-06-24 Robert Bosch Gmbh Energy monitoring and management security system
US8897014B2 (en) 2012-09-04 2014-11-25 General Electric Company Mechanical layout for half-bridge power module that is optimized for low inductance
JP6166701B2 (ja) * 2014-08-22 2017-07-19 株式会社東芝 半導体装置
CN107369666B (zh) * 2017-08-08 2019-07-05 华北电力大学 一种半桥模块和封装方法
DE102017217352A1 (de) * 2017-09-28 2019-03-28 Danfoss Silicon Power Gmbh Stromschiene und leistungsmodul
CN111245230B (zh) * 2018-11-29 2021-06-04 致茂电子(苏州)有限公司 半桥电路组件及切换式电源供应器
TWI676342B (zh) * 2018-11-29 2019-11-01 致茂電子股份有限公司 半橋電路組件及切換式電源供應器
EP3796539B1 (de) * 2019-09-17 2022-11-23 Maschinenfabrik Reinhausen GmbH Modulare schaltzelle

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0427143B1 (de) * 1989-11-07 1995-02-15 IXYS Semiconductor GmbH Leistungshalbleitermodul
DE19927285A1 (de) * 1999-06-15 2000-12-28 Eupec Gmbh & Co Kg Niederinduktives Halbleiterbauelement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0427143B1 (de) * 1989-11-07 1995-02-15 IXYS Semiconductor GmbH Leistungshalbleitermodul
DE19927285A1 (de) * 1999-06-15 2000-12-28 Eupec Gmbh & Co Kg Niederinduktives Halbleiterbauelement

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2071626A1 (de) * 2007-12-11 2009-06-17 ABB Research Ltd. Halbleitermodul und Anschlußeinheit
DE112009001638B4 (de) 2008-07-10 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitermodul
EP2881988A1 (de) * 2013-11-29 2015-06-10 Kabushiki Kaisha Toshiba Halbleiterbauelement
US9214459B2 (en) 2013-11-29 2015-12-15 Kabushiki Kaisha Toshiba Semiconductor device
DE102014104716B3 (de) * 2014-04-03 2015-02-26 Danfoss Silicon Power Gmbh Leistungshalbleitermodul
CN106486468B (zh) * 2015-08-24 2019-03-15 西门子公司 低电感运行直流电压回路上的功率半导体模块的模块装置
CN106486468A (zh) * 2015-08-24 2017-03-08 西门子公司 低电感运行直流电压回路上的功率半导体模块的模块装置
WO2017194243A1 (de) * 2016-05-10 2017-11-16 Siemens Aktiengesellschaft Phasenmodul für einen stromrichter
EP3244715A1 (de) * 2016-05-10 2017-11-15 Siemens Aktiengesellschaft Phasenmodul für einen stromrichter
US10985669B2 (en) 2016-05-10 2021-04-20 Siemens Aktiengesellschaft Phase module for a power converter
DE102019202728A1 (de) * 2019-02-28 2020-09-03 Robert Bosch Gmbh Schaltungsanordnung zur Ansteuerung einer elektrischen Maschine
CN113380738A (zh) * 2021-05-07 2021-09-10 西安交通大学 一种直接集成相变散热的碳化硅功率模块封装结构
CN113380738B (zh) * 2021-05-07 2024-05-07 西安交通大学 一种直接集成相变散热的碳化硅功率模块封装结构

Also Published As

Publication number Publication date
US20070177358A1 (en) 2007-08-02
US7352587B2 (en) 2008-04-01

Similar Documents

Publication Publication Date Title
DE102006004031B3 (de) Leistungshalbleitermodul mit Halbbrückenkonfiguration
DE102010002627B4 (de) Niederinduktive Leistungshalbleiterbaugruppen
EP1101277B1 (de) Niederinduktive verschienung für einen dreipunkt-phasenbaustein
DE60025865T2 (de) Halbleitervorrichtung und elektrische Stromwandlungsvorrichtung
EP3351071B1 (de) Stromschienenanordnung
DE102008036811B4 (de) Redundanzsteuerverfahren eines mehrphasigen Stromrichters mit verteilten Energiespeichern
DE4110339A1 (de) Wechselrichtereinheit mit verbesserter stromleiterplattenkonfiguration
DE10037533C1 (de) Induktivitätsarme Schaltungsanordnung
EP1670131A2 (de) Leistungshalbleitermodul mit verringerten parasitären Induktivitäten
EP3404818B1 (de) Halbleiterschaltanordnung
DE102015105347A1 (de) Anordnung mit einem leitstungselektronischen Bauteil und mit einer Gleichspannungsverschienung
CH674434A5 (de)
EP0877472B1 (de) Stromrichter-Module mit einem Verschienungssystem für Leistungshalbleiterschalter
EP1178593A1 (de) Halbleiter-Spannstapelsatz
EP3180850B1 (de) Niederinduktive schaltungsanordnung eines umrichters
DE19838160A1 (de) Umschaltanordnung
EP2989660B1 (de) Halbleiterstapel für umrichter mit snubber-kondensatoren
DE102013104522B3 (de) Leistungshalbleitermodul mit Subeinheiten und Anordnung hiermit
DE102004027185B4 (de) Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration
WO2019042524A1 (de) Stromrichter mit stromrichterzweig
EP0783199B1 (de) Verschienungssystem für den Zwischenkreis eines Stromrichters
EP2986092B1 (de) Schaltschrank
DE102014111438B4 (de) Leistungsbaustein und Verfahren zu dessen Herstellung
EP1364449A1 (de) Schaltungsaufbau für eine schaltung zum schalten von strömen
DE102020203994A1 (de) Verfahren zum Ansteuern von Schaltelementen eines modularen Multilevelstromrichters

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition