DE102005054846A1 - Verfahren und Vorrichtung zur Phasenbestimmung - Google Patents

Verfahren und Vorrichtung zur Phasenbestimmung Download PDF

Info

Publication number
DE102005054846A1
DE102005054846A1 DE200510054846 DE102005054846A DE102005054846A1 DE 102005054846 A1 DE102005054846 A1 DE 102005054846A1 DE 200510054846 DE200510054846 DE 200510054846 DE 102005054846 A DE102005054846 A DE 102005054846A DE 102005054846 A1 DE102005054846 A1 DE 102005054846A1
Authority
DE
Germany
Prior art keywords
phase
frequency
oscillator
time interval
vco
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200510054846
Other languages
English (en)
Inventor
Stefan Prof. Heinen
Soeren Dipl.-Ing. Sappok
Ralf Dipl.-Ing. Wunderlich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rheinisch Westlische Technische Hochschuke RWTH
Original Assignee
Rheinisch Westlische Technische Hochschuke RWTH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rheinisch Westlische Technische Hochschuke RWTH filed Critical Rheinisch Westlische Technische Hochschuke RWTH
Priority to DE200510054846 priority Critical patent/DE102005054846A1/de
Publication of DE102005054846A1 publication Critical patent/DE102005054846A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/001Circuits for comparing the phase or frequency of two mutually-independent oscillations in which a pulse counter is used followed by a conversion into an analog signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Bestimmen einer Phase oder Frequenz eines spannungsgesteuerten Oszillators, wobei das Ausgangssignal des Oszillators mit dem Eingang eines asynchronen Dualzählers gekoppelt wird, wobei mehrere Ausgänge des asynchronen Dualzählers in vorgegebenen Lesezeitintervallen synchron ausgelesen werden und wobei die ausgelesenen Werte über ein vorgegebenes Integrationszeitintervall, dessen Dauer mindestens der Dauer des Lesezeitintervalls entspricht, aufsummiert werden, so dass ein Phaseninformationswert und/oder ein Frequenzinformationswert ableitbar ist.

Description

  • Die Erfindung betrifft ein Verfahren zum Bestimmen einer Phase oder Frequenz eines spannungsgesteuerten Oszillators.
  • Ferner betrifft die Erfindung eine Vorrichtung zum Bestimmen einer Phase oder Frequenz eines spannungsgesteuerten Oszillators.
  • Aus der DE 10 2004 023 220 A1 ist ein Verfahren und eine Vorrichtung zum Erzeugen einer Schwingung mit einer veränderlichen Frequenz eines Oszillators bekannt, der über eine Phasenregelschleife (PLL) angesteuert wird. Die Phasenregelschleife (PLL) enthält bekanntlich einen Phasendetektor, mittels dessen die Phasen einer Referenzschwingung und einer Oszillatorschwingung verglichen und ausgewertet werden. Der Phasendetektor gibt ein das Vergleichsergebnis repräsentierendes Signal aus, welches nach einer Weiterverarbeitung zur Ansteuerung des Oszillators verwendet und eine sehr genaue Einstellung der Schwingfrequenz des Os zillators auf einen Sollwert ermöglicht. Eine Phaseninformation wird dem Phasendetektor jedoch in polarer Signaldarstellung bereitgestellt.
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren und eine Vorrichtung zum Bestimmen einer Phase oder Frequenz eines spannungsgesteuerten Oszillators anzugeben, so dass auf einfache Weise eine digitalwertige Repräsentierung einer hochfrequenten Phase des Oszillators ermöglicht wird.
  • Zur Lösung dieser Aufgabe ist das erfindungsgemäße Verfahren in Verbindung mit dem Oberbegriff des Patentanspruchs 1 dadurch gekennzeichnet, dass das Ausgangssignal des Oszillators mit dem Eingang eines asynchronen Dualzählers gekoppelt wird, dass mehrere Ausgänge des asynchronen Dualzählers in vorgegebenen Lesezeitintervallen synchron ausgelesen werden und dass die ausgelesenen Werte über ein vorgegebenes Integrationszeitintervall, dessen Dauer mindestens der Dauer des Lesezeitintervalls entspricht, aufsummiert werden, so dass ein Phaseninformationswert und/oder ein Frequenzinformationswert ableitbar ist.
  • Zur Lösung der Aufgabe ist die erfindungsgemäße Vorrichtung in Verbindung mit dem Oberbegriff des Patentanspruchs 4 gekennzeichnet durch einen asynchronen Dualzähler zum Herunterteilen eines Ausgangssignals des Oszillators, eine Leseeinheit, die in vorgegebenen Lesezeitintervallen eine Anzahl von Stufen des Dualzählers ausliest, einen Akkumulator zum Aufsummieren der durch die Leseeinheit ausgelesenen Werte über ein Integrationszeitintervall, dessen Dauer mindestens der Dauer des Lesezeitintervalls entspricht, und einen Taktgeber zur Erzeugung eines Lesezeitintervalls, dem ein Takteingang der Leseeinheit nachgeordnet ist.
  • Vorteilhaft ermöglicht die Erfindung eine digitalwertige Repräsentierung der Phaseninformation eines Oszillators mit einem minimalen Hardware-Aufwand. Das Zählen und Aufaddieren von Phaseninformationen kann mit einer minimalen Struktur in einer integrierten Schaltung erfolgen, in der vorzugsweise der spannungsgesteuerte Oszillator integriert ist.
  • Grundgedanke der Erfindung ist es, dass Phaseninformations- oder Frequenzinformationsdaten synchron aus einer asynchronen Teilerkette (asynchroner Dualzähler) herausgelesen werden. Dabei wird der Ausgang des spannungsgesteuerten Oszillators bis auf den Referenztakt heruntergeteilt. Der interne Zustand der Teilerkette ergibt eine binärgewichtete Phaseninformation. Durch Akkumulieren über ein festgelegtes Integrationszeitintervall, das vorzugsweise ein Vielfaches der Dauer des Lesezeitintervalls ist, lässt sich die Auflösung wesentlich verbessern.
  • Das der Erfindung zugrunde liegende Prinzip der asynchronen Detektion verbessert beispielsweise die Kalibrierung von Vorverzerrungs-Modulationsschleifen für Funkanwendungen, Schätzalgorithmen zur Grobeinstellung spannungsgesteuerten Oszillatoren durch Kapazitätsbänke und den Abgleich von 2-Punkt Modulationsregelschleifen.
  • Zur Lösung der Aufgabe kann die erfindungsgemäße Vorrichtung zum Einstellen einer Schwingung eines Oszillators mit einer vorgegebenen Frequenz Verwendung finden. Die Vorrichtung zum Einstellen der Oszillatorschwingung weist eine Phasenregelschleife (PLL) mit einem Phasendetektor auf, durch den die Phasen einer Referenzschwingung und der Oszillatorschwingung verglichen und ausgewertet werden.
  • Weitere Vorteile ergeben sich aus den Unteransprüchen.
  • Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand der Zeichnungen näher erläutert.
  • Es zeigen:
  • 1 ein Blockschaltbild einer Vorrichtung zum Bestimmen einer Phase oder Frequenz eines spannungsgesteuerten Oszillators,
  • 2a ein Ablaufdiagramm eines asynchronen Dualzählers, wobei ein synchrones Auslesen der Stufen des Dualzählers in Lesezeitintervallen TREF erfolgt,
  • 2b Kennlinie des Phasenwinkels φ über die Zeit,
  • 3 ein Blockschaltbild einer Vorrichtung zum Erzeugen einer Oszillatorschwingung mit einer vorgegebenen Frequenz,
  • 4 die Darstellung einer Kennlinie der Phase über die Regelschleifenverstärkung und
  • 5 eine Kennlinie der Phasenverstärkungsabweichung über die Anzahl der Teilerstufen.
  • Eine Vorrichtung zum Erzeugen einer Schwingung mit einer vorgegebenen Frequenz besteht im wesentlichen aus einer Phasenregelschleife PLL, die in einem Vorwärtszweig einen Phasendetektor PFD (Phasenkomparator), eine Ladungspumpe 3, einen Schleifenfilter 4 sowie einen nachgelagerten spannungsgesteuerten Oszillator VCO aufweist. In einem Rückführungszweig der Phasenregelschleife PLL ist ein Fre quenzteiler 5 angeordnet, dessen Ausgangssignal an dem Eingang des Phasendetektors PFD anliegt. Ausgangsseitig des Oszillators VCO ist ein Verstärker 6 angeordnet, dessen Ausgangsgröße eine Spannung vorgegebener Frequenz und Amplitude darstellt.
  • Ein Ausgangssignal 7 des Oszillators VCO bildet ein Eingangssignal einer Vorrichtung 8 zum Bestimmen einer Phase oder Frequenz des spannungsgesteuerten Oszillators VCO. Das Ausgangssignal der Phasenbestimmungsvorrichtung 8 ist an den Eingang eines Kalibrators 9 geführt, der aus dem ermittelten Phasenfehler der Phasenbestimmungsvorrichtung 8 ein Ausgleichsschwingungssignal 10 generiert, das an den Eingang des Phasendetektors PFD gelegt wird. An dem Eingang des Phasendetektors PFD liegt ferner das Rückführungssignal des heruntergeteilten Oszillatorschwingungssignals 11 sowie einer Referenzschwingung 12. Der Phasendetektor PFD vergleicht die Eingangsgrößen 10, 11 und 12 und gibt ein das Vergleichsergebnis repräsentierendes Signal aus, das mittels einer oder mehrerer Ladungspumpen 3 erzeugt und über den Schleifenfilter 4 zur Ansteuerung des Oszillators VCO verwendet wird.
  • Wie aus 1 zu ersehen ist, weist die Vorrichtung zum Bestimmen einer Phase φ des spannungsgesteuerten Oszillators VCO im Wesentlichen einen asynchronen Dualzähler 13, eine Leseeinheit (Lesespeicher) 14 und einen Akkumulator 15 auf.
  • Der asynchrone Dualzähler 13 enthält eine Anzahl N hintereinander geschalteter T-Flipflops 16 (Stufen), deren T-Eingänge mit einer 1 beschaltet sind. Wie aus 2 ersichtlich ist, enthält der Dualzähler 13 acht Flipflops 16, deren Ausgänge in einem zeitlichen Abstand TREF synchron gelesen und in der Leseeinheit 14 abgespeichert wer den. An dem Eingang des Dualzählers 13 liegt das Ausgangssignal 7 des Oszillators VCO an, das über eine Resetstufe 17 dem Dualzähler 13 beaufschlagt. Die Resetstufe 17 dient zum Heruntersetzen des Dualzählers 13.
  • Der Leseeinheit 14 ist eine Synchronisationsstufe 18 zugeordnet, an dessen Eingang das Ausgangssignal 7 des Oszillators VCO und das Ausgangssignal eines Taktgenerators 19 anliegt. Hierdurch wird das Auslesen des Dualzählers 13 mittels der Leseeinheit 14 synchronisiert zu der Frequenz des Ausgangssignals 7 des Oszillators VCO. Die Auslesefrequenz bzw. das Lesezeitintervall TREF stimmt mit der Referenzfrequenz bzw. der Referenzschwingungsdauer TREF des Taktgenerators 19 überein.
  • Wie aus 2a zu ersehen ist, wird das Ausgangssignal 7 des Oszillators VCO bis auf die Referenzschwingungsdauer TREF des Taktgenerators 19 heruntergeteilt. Wie aus 2b zu erkennen ist, ergibt sich ein Verlauf der Phase φ mit einer konstanten Steigung. Hierdurch kann die Phase des VCO-Ausgangssignals 7 bis auf 2π identifiziert werden. Zur Erhöhung der Auflösung erfolgt ein Aufaddieren der mittels der Lesestufe 14 ausgelesene und gespeicherten φ-Werte, wobei die somit innerhalb eines Integrationszeitintervalls TINT ermittelten φ-Werte die Auflösung um den Faktor TINT/TREF erhöhen. Das Integrationszeitintervall TINT kann beispielsweise 60·TREF oder 100·TREF betragen. Bei einem Integrationszeitintervall von 100·TREF können Phasendifferenzen bis zu π/100 verifiziert werden. Alternativ kann die Dauer des Integrationszeitintervalls auch der Dauer des Lesezeitintervalls entsprechen.
  • Das Ausgangssignal der Bestimmungsvorrichtung 8 liegt am Eingang des Kalibrators 9 an, der das Ausgleichssignal 10 erzeugt zum Ausgleichen der festgestellten Phasendifferenz. Hierbei wird die Ladungspumpe 3 derart beaufschlagt, dass am Ausgang der Ladungspumpe 3 ein Stromsignal ICP bereitgestellt wird, das durch Multiplikation mit dem Verstärkungsfaktor KVCO des Oszillators VCO die Gesamtsteigung der Regelschleife PLL vorgibt. In 4 ist der Zusammenhang zwischen dem Phasenverlauf φ und der Schleifenverstärkung KVCO dargestellt. Durch Beaufschlagung der Ladungspumpe 3 kann die Stromstärke ICP als Stellgröße eingestellt werden.
  • Wie aus 5 zu entnehmen ist, kann durch Reduzierung der Anzahl N der Flipflops 16 auf vier die prozentuale Auflösung des Phasenwinkels φ auf unter 1% begrenzt werden. Vorteilhaft kann hierdurch der Bitbereich des Dualzählers verringert werden und gleichzeitig verringert sich die Samplegeschwindigkeit zum Auslesen des Zählers.
  • Vorteilhaft ermöglicht die Erfindung eine direkte Information über die Frequenz bzw. Phasenlage des Oszillators VCO. Sie kann überall dort eingesetzt werden, wo eine Frequenzmodulation oder Phasenmodulation vorgesehen ist. Die erfindungsgemäße Vorrichtung kann beispielsweise in einem nach dem DECT-Standard arbeitenden Funksystem oder einem Bluetooth-Funksystem Einsatz finden.

Claims (8)

  1. Verfahren zum Bestimmen einer Phase oder Frequenz eines spannungsgesteuerten Oszillators, dadurch gekennzeichnet, – dass das Ausgangssignal (7) des Oszillators (VCO) mit dem Eingang eines asynchronen Dualzählers (13) gekoppelt wird, – dass mehrere Ausgänge des asynchronen Dualzählers (13) in vorgegebenen Lesezeitintervallen (TREF) synchron ausgelesen werden und – dass die ausgelesenen Werte über ein vorgegebenes Integrationszeitintervall (TINT), dessen Dauer mindestens der Dauer des Lesezeitintervalls (TREF) entspricht, aufsummiert werden, so dass ein Phaseninformationswert und/oder ein Frequenzinformationswert ableitbar ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Dualzähler (13) und eine die den Dualzähler auslesende Leseeinheit (14) mit einer Ausgangsfrequenz des Oszillators (VCO) synchronisiert werden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Phaseninformationswert und/oder der Frequenzinformationswert zur Kalibrierung einer Regelschleife eingesetzt wird.
  4. Vorrichtung zum Bestimmen einer Phase oder Frequenz eines spannungsgesteuerten Oszillators, gekennzeichnet durch – einen asynchronen Dualzähler (13) zum Herunterteilen eines Ausgangssignals (7) des Oszillators (VCO), – eine Leseeinheit (14), die in vorgegebenen Lesezeitintervallen (TREF) eine Anzahl (N) von Stufen (16) des Dualzählers (13) ausliest, – einen Akkumulator (15) zum Aufsummieren der durch die Leseeinheit (14) ausgelesenen Werte über ein Integrationszeitintervall (TINT), dessen Dauer mindestens der Dauer des Lesezeitintervalls (TREF) entspricht, und – einen Taktgeber (19) zur Erzeugung eines Lesezeitintervalls (TREF) dem ein Takteingang der Leseeinheit (14) nachgeordnet ist.
  5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass der Leseeinheit (14) eine Synchronstufe (18) zugeordnet ist, an dessen Eingang ein Ausgangssignal (7) des Oszillators (VCO) und ein Taktsignal des Taktgenerators (19) anliegt, zum synchronen Auslesen der Phaseninformationswerte.
  6. Vorrichtung nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, dass der Akkumulator (15) von dem Taktgeber (19) ein Taktsignal erhält und dessen Ausgang den Eingang eines Kalibrators (9) eine Phasenregelschleife beaufschlagt.
  7. Vorrichtung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass dem Dualzähler (13) eine Resetstufe (17) vorgelagert ist zur Festlegung des Phasendetektionsanfangs und dass an dem Eingang der Resetstufe (17) das Ausgangssignal (7) des Oszillators (VCO) anliegt.
  8. Verwendung einer Vorrichtung zum Bestimmen einer Phase oder Frequenz eines spannungsgesteuerten Oszillators nach einem der Ansprüche 4 bis 7 in einer Vorrichtung zum Einstellen der Schwingfrequenz eines Oszillators mit einer Phasenregelschleife, die in einem Vorwärtszweig einen Phasendetektor (PFD), einen Tiefpassfilter (4) und den Oszillator (VCO) einerseits und in einem Rückführungszweig einen Frequenzteiler (5) andererseits aufweist.
DE200510054846 2005-11-15 2005-11-15 Verfahren und Vorrichtung zur Phasenbestimmung Withdrawn DE102005054846A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200510054846 DE102005054846A1 (de) 2005-11-15 2005-11-15 Verfahren und Vorrichtung zur Phasenbestimmung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510054846 DE102005054846A1 (de) 2005-11-15 2005-11-15 Verfahren und Vorrichtung zur Phasenbestimmung

Publications (1)

Publication Number Publication Date
DE102005054846A1 true DE102005054846A1 (de) 2007-05-24

Family

ID=37989376

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510054846 Withdrawn DE102005054846A1 (de) 2005-11-15 2005-11-15 Verfahren und Vorrichtung zur Phasenbestimmung

Country Status (1)

Country Link
DE (1) DE102005054846A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3801906A (en) * 1973-01-23 1974-04-02 Gen Motors Corp Digital frequency meter
US5315270A (en) * 1992-08-28 1994-05-24 At&T Bell Laboratories Phase-locked loop system with compensation for data-transition-dependent variations in loop gain
US5786733A (en) * 1995-12-04 1998-07-28 Nec Corporation Phase-locked oscillating circuit with a frequency fluctuation detecting circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3801906A (en) * 1973-01-23 1974-04-02 Gen Motors Corp Digital frequency meter
US5315270A (en) * 1992-08-28 1994-05-24 At&T Bell Laboratories Phase-locked loop system with compensation for data-transition-dependent variations in loop gain
US5786733A (en) * 1995-12-04 1998-07-28 Nec Corporation Phase-locked oscillating circuit with a frequency fluctuation detecting circuit

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SAPPOK,S.R.,et.al.:Automated calibration technique for predistortion mudulation loops using asynchronous phase detechtion. Proc.of Circuits. Signals and Systems CSS 2005,10/24/2005-10/26/2005,Marina des Rey/USA, ACTA-Press.ISBN 0-88986-507-8,S.244-249 *
SAPPOK,S.R.,et.al.:Automated calibration technique for predistortion mudulation loops using asynchronous phase detechtion. Proc.of Circuits. Signals and Systems CSS 2005,10/24/2005-10/26/2005,Marina des Rey/USA, ACTA-Press.ISBN 0-88986-507-8,S.244-249;

Similar Documents

Publication Publication Date Title
DE60008203T2 (de) Phasenregelschleife mit digital gesteuertem frequenzvervielfachendem Oszillator
DE19922805C2 (de) Taktsignalsynthetisierer
DE102012018538B4 (de) Phasenregelkreis, der einen interpolativen Teiler als digital gesteuerten Oszillator verwendet
DE19807026C2 (de) Frequenzsynthese-Vorrichtung und -Verfahren
DE60122970T2 (de) Frequenzsynthesizer mit gebrochenem Teilverhältnis und Verfahren zur Phasenfehlerunterdrückung dafür
DE60310373T2 (de) Taktgenerator mit spektraler Dispersion
DE60007679T2 (de) PLL Schaltkreis
EP0410029B1 (de) Schaltungsanordnung zur Nachlaufsynchronisation
DE60225426T2 (de) Fraktional-n-frequenzsynthesizer mit fraktional-kompensationsverfahren
DE102004021224B4 (de) Frequenzmultiplikatorvorstufe für gebrochen-N-phasenarretierte Schleifen
CN101483430A (zh) 具有用于dco同步的自适应滤波器的锁相环
DE102005049219A1 (de) Phasendifferenz-Erfassungsvorrichtung
EP0974196B1 (de) Digitale afc-einstellung durch reziproke dds
DE102008045042B4 (de) Regelschleifensystem
DE10048590B4 (de) Phasenregelkreis
DE102013005055A1 (de) Erzeugen einer abgestimmten Frequenzausgabe aus einem Signalgenerator
DE102004050411B4 (de) Modulator mit geregelter Übertragungsbandbreite und entsprechendes Verfahren zum Regeln der Übertragungsbandbreite
DE60023833T2 (de) Phasenregelkreisschaltung mit einer ladungspumpe
DE69121777T2 (de) Digital gesteuerter Oszillator
EP1525662B1 (de) Digital gesteuerter oszillator
EP1847020B1 (de) Pll- synthesizer mit verbesserter vco vorabstimmung
DE1959162B2 (de) Stufenweise nach einem Frequenzraster einstellbarer Frequenzgenerator
EP1543621B1 (de) Phasenregelkreis
EP0630129A2 (de) Verfahren zur Erzeugung eines synchronisierten Taktes mit einer Schaltungsanordnung für einen regelbaren Oszillator
US5945881A (en) PLL frequency synthesizer with K multiplication in addition to division for subtraction of phase noise

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee