DE102005043550B4 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents
Verfahren zur Herstellung einer Halbleitervorrichtung Download PDFInfo
- Publication number
- DE102005043550B4 DE102005043550B4 DE102005043550.5A DE102005043550A DE102005043550B4 DE 102005043550 B4 DE102005043550 B4 DE 102005043550B4 DE 102005043550 A DE102005043550 A DE 102005043550A DE 102005043550 B4 DE102005043550 B4 DE 102005043550B4
- Authority
- DE
- Germany
- Prior art keywords
- adhesive material
- semiconductor substrate
- groove portion
- cavity
- pulling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000853 adhesive Substances 0.000 claims abstract description 82
- 230000001070 adhesive effect Effects 0.000 claims abstract description 82
- 239000000463 material Substances 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000000926 separation method Methods 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims 2
- 238000005530 etching Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
- Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/976—Temporary protective layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1062—Prior to assembly
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1062—Prior to assembly
- Y10T156/1064—Partial cutting [e.g., grooving or incising]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1082—Partial cutting bonded sandwich [e.g., grooving or incising]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
Abstract
Verfahren zur Herstellung einer Halbleitervorrichtung, das die folgenden Schritte aufweist: Ausbilden eines Nutabschnitts (1a), der aus einer ersten Oberfläche des Halbleitersubstrats (1), das mehrere integrierte Schaltkreise aufweist, entlang einer Anzeichenlinie vertieft wird; Verbinden eines Bands (2), das ein Klebmaterial (2a) aufweist, mit der ersten Oberfläche des Halbleitersubstrats (1), um einen Hohlraum (3) zwischen dem Nutabschnitt (1a) und dem Klebmaterial (2a) des Bands (2) auszubilden; Teilen des Halbleitersubstrats (1) in eine Mehrzahl von Chips durch Dicen, um einen Trennzwischenraum im Halbleitersubstrat (1) auszubilden, wobei das Dicen entlang der Anzeichenlinie durchgeführt wird; Ziehen des Klebmaterials (2a) von einer zweiten Oberfläche des Halbleitersubstrats (1), die der ersten Oberfläche gegenüber liegt, durch den Trennzwischenraum, so dass das Klebmaterial (2a) in den Hohlraum (3) eindringt und Trennreste (5) in dem Hohlraum (3) an dem Klebmaterial (2a) anhaften; und Entfernen des Bands (2) vom Halbleitersubstrat (1) nach dem Schritt des Ziehens, um abgeteilte Chips zu erhalten.
Description
- Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, bei dem ein Halbleitersubstrat, das mehrere integrierte Schaltkreise aufweist, durch ein Trennverfahren (Dicen) in mehrere Chips geteilt wird.
- Ein Verfahren zur Herstellung einer Halbleitervorrichtung durch einen Trennprozess (Dicen) ist beispielsweise in der
JP 2003-197561 A JP 2003-318205 A - Trotzdem könnte mit diesem Trennverfahren Schmutz wie z. B. Siliziumreste, Klebstoffreste oder Bandreste, der beim Dicen entstanden ist, an den Chips haften bleiben. In diesem Fall verschlechtert sich die Qualität der Halbleitervorrichtung.
- Die
US 2002/0016047 A1 - Die
US 2002/0076848 A1 - Die
JP 2004-031844 A1 - Die
US 2002/0197770 A1 - Mit Blick auf die oben beschriebenen Probleme ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitzustellen, das die Qualität der Halbleitervorrichtung durch Entfernen der Trennreste (Schmutz), die während des Dicens entstanden sind, verbessert.
- Die Aufgabe wird mit den Merkmalen der unabhängigen Ansprüche 1 und 5 gelöst. Die abhängigen Ansprüche sind auf bevorzugte Ausführungsformen der Erfindung gerichtet.
- Gemäß dem Verfahren nach Anspruch 1 kann, da das Klebmaterial, nachdem das Dicen ausgeführt wurde, in den Hohlraum zwischen dem Nutabschnitt und dem Klebmaterial des Bands gezogen wird, Schmutz, wie etwa Trennreste, an dem Klebmaterial des Bands anhaften und so gemeinsam mit dem Klebmaterial des Bands entfernt werden. Dadurch wird die Qualität der Halbleitervorrichtung vor einer Verschlechterung geschützt.
- Der Trennvorgang bzw. das Dicen wird z. B. durch die Verwendung einer Trennklinge ausgeführt. Weiterhin kann während des Dicens die Schnitttiefe der Trennklinge festgelegt werden, so dass die Trennklinge das Klebmaterial und einen Abschnitt des Bands berührt.
- Das Ziehen kann unter Verwendung einer Ziehvorrichtung, die einen Ziehwandabschnitt zur Definition einer Ziehöffnung hat, ausgeführt werden. Weiterhin kann der Ziehwandabschnitt so eingestellt werden, dass nur ein nicht nutzbarer Bereich außerhalb der nutzbaren Chips des Halbleitersubstrats berührt wird. Zusätzlich kann während des Ziehvorgangs ein Teil des Hohlraums oder der ganze Hohlraum mit dem Klebmaterial gefüllt werden.
- Gemäß dem Verfahren nach Anspruch 5 können Trennreste, die während des Dicens entstanden sind, am Klebmaterial anhaften und so gemeinsam mit dem Band entfernt werden.
- Beispielsweise kann während der Ausbildung des Nutabschnitts ein Querschnitt des Nutabschnitts als Trapez mit konischen Seitenwänden relativ zur Bodenfläche des Nutabschnitts, als Dreieck, als Rechteck mit runden Ecken, als Kreisbogen oder als Rechteck ausgebildet werden. Des Weiteren kann eine Erhitzung des Klebmaterials vor oder während des Ziehens durchgeführt werden.
- Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden genauen Beschreibung der bevorzugten Ausführungsformen mit Bezug auf die zugehörigen Zeichnungen verdeutlicht. Es zeigen:
-
1A bis1E Querschnitte der Schritte zur Herstellung einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung; -
2 einen Graph der die Beziehung zwischen der Heiztemperatur und der Härte des Klebmaterials zeigt; -
3A eine schematische Schnittansicht, die die Schnitttiefe einer Trennklinge gemäß der ersten Ausführungsform zeigt, und3B eine schematische Schnittansicht, die die Schnitttiefe einer Trennklinge gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt, -
4A einen Querschnitt eines Nutabschnitts eines Halbleitersubstrats gemäß der ersten Ausführungsform, und4B einen Querschnitt eines Nutabschnitts gemäß einer dritten Ausführungsform der vorliegenden Erfindung, -
5A bis5C Querschnitte, die jeweils einen Nutabschnitt eines Halbleitersubstrats gemäß Modifikationen der dritten Ausführungsform zeigen; -
6A eine schematische Schnittansicht, die den Zustand eines Klebmaterials vor dem Ziehvorgang zeigt, und6B bis6H schematische Schnittansichten, die jeweils den Zustand des Klebmaterials nach dem Ziehvorgang gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigen; -
7A und7B schematische Schnittansichten, die jeweils den Zustand zeigen, in dem ein Band und ein Klebmaterial in einen Hohlraum eines Nutabschnitts eingefügt sind, gemäß einer anderen Ausführungsform der vorliegenden Erfindung; -
8 ein schematisches Diagramm, das einen Berührungsbereich zwischen einem Halbleitersubstrat und einem Ziehwandabschnitt einer Ziehvorrichtung in einem Ziehschritt zeigt, gemäß den Ausführungsformen der vorliegenden Erfindung; -
9A bis9E Querschnitte, die Schritte der Herstellung einer Halbleitervorrichtung in einem Fall, in dem kein Nutabschnitt im Halbleitersubstrat vorgesehen ist, zeigen, gemäß einer anderen Ausführungsform der vorliegenden Erfindung; -
10A bis10D Querschnitte, die jeweils den Zustand eines Klebmaterial in einem Ziehschritt zeigen, gemäß einer anderen Ausführungsform der vorliegenden Erfindung; und -
11 einen Querschnitt, der einen Ziehschritt für den Ziehvorgang eines Klebmaterials vor einem Dice-Schritt zeigt, gemäß einer anderen Ausführungsform der vorliegenden Erfindung. - (Erste Ausführungsform)
- Die
1A bis1E zeigen Schritte der Herstellung einer Halbleitervorrichtung, bei der mehrere integrierte Schaltkreise in einem Halbleitersubstrat1 ausgebildet sind. - Nachdem die integrierten Schaltkreise im Halbleitersubstrat
1 ausgebildet sind, wird ein Nutabschnitt1a auf einer Rückseite des Halbleitersubstrats1 durch Ätzen entlang einer Anzeichenlinie in einem Dice-Bereich ausgebildet. Dann wird, wie in1A gezeigt, ein Band2 , das ein Klebmaterial2a aufweist, mit der Rückseite des Halbleitersubstrats1 , wo der Nutabschnitt1a ausgebildet ist, verbunden. Beispielsweise kann ein UV-Band typischerweise als Band2 verwendet werden. Da das Klebmaterial2a mit der Rückseite des Halbleitersubstrats1 wie in1A gezeigt verbunden wird, entsteht ein Hohlraum3 zwischen der Oberfläche des Halbleitersubstrats1 und dem Klebmaterial2a des Bands2 , auf Grund des Nutabschnitts1a . - Dann wird, wie in
1B gezeigt, das Halbleitersubstrat1 mit der Trennklinge4 in mehrere Chips (Chipeinheiten) entlang der Anzeichenlinie geteilt. Ein Spitzenende der Trennklinge4 wird in den Hohlraum3 , der auf Grund des Nutabschnitts1a ausgebildet ist, eingeführt. Deshalb bleiben, wie in3C gezeigt, Trennreste5 (Schmutz) im Hohlraum3 übrig, die durch das Dicen mit der Trennklinge4 entstanden sind. -
1D zeigt einen Ziehschritt (z. B. Ansaugschritt), um die Trennreste5 zu entfernen. Wie in1D gezeigt, wird der Ziehvorgang speziell von der Oberfläche der Vorderseite des Halbleitersubstrats1 ausgeführt. Die Vorderseite liegt gegenüber der Oberfläche der Rückseite an der das Band2 angebracht ist. Dadurch wird das Klebmaterial2a des Bands2 in den Hohlraum3 durch einen abgeteilten Abschnitt des Halbleitersubstrats1 gezogen, das durch die Trennklinge4 geteilt wurde. Entsprechend ist das gezogene Klebmaterial2a in den Hohlraum3 des Nutabschnitts1a eingefüllt bzw. eingeführt, und die Trennreste5 , die im Hohlraum3 des Nutabschnitts1a verblieben sind, haften am Klebmaterial an. Im Ziehschritt der1D kann das Band2 erhitzt werden, um das Klebmaterial2a des Bands2 weicher zu machen. In diesem Fall kann das Klebmaterial2a einfach in den Hohlraum3 eingeführt werden. -
2 zeigt eine Beziehung zwischen der Heiztemperatur und der Härte des Klebmaterials2a . Wie in2 gezeigt beginnt das Klebmaterial2a weich zu werden, wenn die Heiztemperatur mehr als etwa 40°C beträgt, und wird sehr schnell weich, wenn die Heiztemperatur auf mehr als etwa 50°C steigt. Weiterhin, wenn die Heiztemperatur zum Heizen des Klebmaterials2a höher als 60°C wird, erreicht das Klebmaterial2a angenähert den weichsten Zustand. Demzufolge wird das Klebmaterial2a , wie das Beispiel in2 zeigt, leicht in den Hohlraum3 , der auf Grund des Nutabschnitts1a ausgebildet ist, eingeführt, wenn die Heiztemperatur des Klebmaterials2a im Bereich zwischen 40°C und 60°C liegt. - Als nächstes wird, wie in
1E gezeigt, das Halbleitersubstrat1 vom Band2 entfernt. Das heißt, dass die Chips, die durch das Dicen ausgebildet werden, vom Band2 entfernt werden, so dass eine Halbleitervorrichtung vollständig in die Chips unterteilt wird. Hier können die Chips in dieselben Einheiten ausgebildet werden, und können aber auch in unterschiedliche Einheiten ausgebildet werden. - In dieser Ausführungsform werden die Trennreste
5 nach dem Dicen veranlasst, am Klebmaterial2a des Bands2 anzuhaften. Deshalb können die Trennreste5 , die an den Chips hafteten, gemeinsam mit den Band2 entfernt werden, während das Band2 vom Halbleitersubstrat1 entfernt wird. - Weiterhin wird in dieser Ausführungsform das Ziehen des Klebmaterials
2a von der Vorderseite, die der Rückseite an der das Band2 befestigt ist gegenüberliegt, ausgeführt. Deshalb kann das Klebmaterial2a des Bands2 durch Ziehen in den Hohlraum3 eindringen. Als Ergebnis können die im Hohlraum3 des Nutabschnitts1a verbliebenen Trennreste5 ebenfalls effektiv entfernt werden, während die Chips vom Band2 getrennt werden. Demgemäß kann die Qualität der Halbleitervorrichtung, die die getrennten Chips aufweist, davor geschützt werden, sich auf Grund von Schmutz wie den Trennresten zu verschlechtern. - (Zweite Ausführungsform)
- In der zweiten Ausführungsform wird die Schnitttiefe (Einführungstiefe) der Trennklinge
4 im Vergleich zur ersten Ausführungsform verändert.3A zeigt einen schematischen Schnitt, der die Schnitttiefe der Trennklinge4 zeigt, der mit dem Zustand in1B korrespondiert. Wie es entsprechend in der3A gezeigt ist, wird in der oben beschriebenen ersten Ausführungsform die Trennklinge4 nur soweit eingeführt, dass sie das Klebmaterial2a nicht oder nur ganz leicht zu berührt. Die Einführungstiefe der Trennklinge4 wird so gewählt, dass das Klebmaterial2a nicht durch die Trennklinge4 verformt wird. - In der zweiten Ausführungsform wird, wie in
3B gezeigt, die Einführungstiefe der Trennklinge4 so gewählt, dass das Klebmaterial2a und ein Bandabschnitt des Bands2 berührt wird. Das heißt, das Band2 inklusive des Klebmaterials2a wird durch die Trennklinge4 , die von der Vorderseite des Halbleitersubstrats1 eingeführt wird, verformt. - In der zweiten Ausführungsform dehnt sich das Band
2 durch die von der Trennklinge4 ausgehende Kraft in Richtung A der3B aus. Das gedehnte Band2 biegt sich und tritt in den Hohlraum3 an der Position8 der3B ein. Weil das Band2 einschließlich des Klebmaterials2a in den Hohlraum3 des Nutabschnitts1a eintritt, können die im Hohlraum3 verbliebenen Trennreste5 entfernt werden. - In der zweiten Ausführungsform können die anderen Herstellungsschritte und Strukturen ähnlich zu der oben beschriebenen ersten Ausführungsform ausgebildet sein.
- (Dritte Ausführungsform)
- In der dritten Ausführungsform wird die Form des Nutabschnitts
1a , welcher auf der Rückseite des Halbleitersubstrat1 ausgebildet ist, im Vergleich zu den oben beschriebenen Ausführungsformen geändert. -
4A zeigt ein Nutabschnitt1a des Halbleitersubstrats, der mit dem der1A korrespondiert. Wie in4A gezeigt hat der Nutabschnitt1a im Querschnitt eine rechteckige Form. Das heißt, die Seitenwände des Nutabschnitts1a sind rechtwinklig zur Bodenfläche des Nutabschnitts1a . - In der dritten Ausführungsform wird, wie in
4B gezeigt, der Nutabschnitt1a in einer Trapezform ausgebildet. Das heißt, die Seitenwände des Nutabschnitts1a sind nicht rechtwinklig zur Bodenfläche des Nutabschnitts1a , sondern laufen konisch zu. Deshalb ist der Hohlraum3 infolge des Nutabschnitts1a in Richtung dem Klebmaterial2a des Bands2 vergrößert. - Weil die Seitenwand des Nutabschnitts
1a konisch zuläuft, kann das Klebmaterial2a des Bands2 leicht in den Hohlraum3 des Nutabschnitts1a eintreten. Deshalb können die Trennreste5 leicht entfernt werden. - In dem in
4B gezeigten Beispiel ist der Nutabschnitt1a in einer Trapezform ausgebildet, so dass der Hohlraum3 in Richtung des Klebmaterials2a vergrößert ist. Die Form des Nutabschnitts1a kann jedoch auch wie in den5A bis5C gezeigt, verändert werden, so dass die Dimension des Hohlraums3 parallel zur Oberfläche des Bands2 in Richtung des Klebmaterials2a vergrößert wird. So kann der Nutabschnitt1a beispielsweise in einer Dreiecksform, wie im Querschnitt in5A gezeigt, in einer Rechteckform mit runden Ecken, wie im Querschnitt in5B gezeigt, oder in einer Kreisbogenform, wie in5C gezeigt, ausgebildet werden. - Die Form des Nutabschnitts
1a kann durch Variieren einer Ätzbedingung wie etwa Ätzmaterial, Ätzzeit, etc. verändert werden. In der dritten Ausführungsform können die anderen Teile ähnlich zu der oben beschriebenen ersten Ausführungsform gestaltet werden. - (Andere Ausführungsformen)
- Obgleich die vorliegende Erfindung in Verbindung mit einigen bevorzugten Ausführungsformen mit Bezug auf die zugehörigen Zeichnungen beschrieben wurde, soll angemerkt werden, dass verschiedene Änderungen und Modifikationen für den Fachmann offensichtlich sind.
- So wird zum Beispiel in der oben beschriebenen ersten Ausführungsform der gesamte Hohlraum
3 des Nutabschnitts1a mit dem Klebmaterial2a des Bands2 im Ziehvorgang gefüllt, so dass die Trennreste5 am Klebmaterial2a kleben. Das Klebmaterial2a kann jedoch auch teilweise in den Hohlraum3 des Nutabschnitts1a gefüllt werden. -
6A zeigt einen Zustand, bevor ein Ziehvorgang (Saugvorgang) ausgeführt wird. Die6B bis6H zeigen Zustände, nachdem der Ziehvorgang ausgeführt wurde. Wie in den6B bis6G gezeigt kann das Klebmaterial2a in einen Teil des Hohlraums3 gefüllt werden. Alternativ kann das Klebmaterial2a in den ganzen Hohlraum3 gefüllt werden und könnte, wie in6H gezeigt, weiter in den Trennzwischenraum zwischen den Chips gefüllt werden. - Weiterhin könnte im Ziehvorgang das Band
2 , wie in den7A und7B gezeigt, zusammen mit dem Klebmaterial2a in den Hohlraum3 eingefügt werden. Beispielsweise könnte der gesamte Hohlraum3 , wie in7A gezeigt, mit dem Band2 inklusive dem Klebmaterial2a gefüllt werden, oder ein Teil des Hohlraums3 könnte mit dem Band2 inklusive dem Klebmaterial2a gefüllt werden. -
8 zeigt einen Ziehwandabschnitt10 , der eine Ziehöffnung einer Ziehvorrichtung definiert. Der Ziehwandabschnitt10 , durch welchen der Ziehvorgang des Klebmaterials2a ausführt wird, kann in einem nicht nutzbaren Bereich angesetzt werden, in dem mindestens ein nicht nutzbarer Chip1b positioniert ist. Das heißt, dass der Ziehwandabschnitt10 außerhalb eines Bereichs, in dem nutzbare Chips1c (effektive Chips) angeordnet sind, angesetzt werden kann. In diesem Fall kann eine Beschädigung der nutzbaren Chips während des Ziehvorgangs verhindert werden. - In den oben beschriebenen Ausführungsformen wird zum Beispiel das UV-Band als Band
2 eingesetzt. Dennoch können andere Arten von Bändern als Band2 eingesetzt werden. Falls das UV-Band als Band2 eingesetzt wird, kann das Band2 inklusive des Klebmaterials2a nur dann einfach vom Halbleitersubstrat1 entfernt werden, wenn es mit UV-Licht beleuchtet wird. Weiterhin, wenn das UV-Band als Band2 eingesetzt wird, kann das Klebmaterial2a des Bands2 sogar dann einfach entfernt werden, wenn das Klebmaterial2a durch das Ziehen verformt wurde. - In den oben beschriebenen Ausführungsformen wird das Dicen als Beispiel zum Teilen des Halbleitersubstrats
1 in Chips durch die Trennklinge4 ausgeführt. Das Dicen des Halbleitersubstrats1 kann jedoch auch beispielsweise durch den Einsatz eines Laser-Dicens ausgeführt werden. - Weiterhin kann das Halbleitersubstrat
1 während des Ziehvorgangs nach dem Dicen durch Ultraschall in Schwingungen versetzt werden. Wenn das Halbleitersubstrat1 schwingt, fallen die Trennreste5 auf das Klebmaterial2a , wodurch die Trennreste5 einfach mit dem Klebmaterial2a verbunden werden können. Der Ziehvorgang kann in einem kontinuierlichen Schritt oder in mehreren Schritten mit Unterbrechungen ausgeführt werden. - In den oben beschriebenen Ausführungsformen wird der Ziehschritt nach dem Trennvorgang (Dicen) ausgeführt. Dennoch kann der Ziehschritt vor dem Trennvorgang ausgeführt werden, wie es in
11 gezeigt ist. Wenn beispielsweise der Nutabschnitt1a in dem gesamten Anzeichenbereich ausgebildet ist, kommuniziert der Hohlraum3 zwischen dem Nutabschnitt1a des Halbleitersubstrats1 und dem Band2 mit einem externen Teil an der äußeren Peripherie des Halbleitersubstrat1 . Daher kann das Klebmaterial in den Hohlraum3 von der äußeren Peripherie des Halbleitersubstrat1 durch den Hohlraum3 gezogen werden, wie es in11 gezeigt ist. Demgemäß kann das Klebmaterial2a vor dem Dicen in zumindest einen Teil des Hohlraums3 gefüllt werden. Danach können die Trennreste5 , die während des Trennvorgangs erzeugt werden, dann wenn der Trennvorgang ausgeführt wird, sich an das Klebmaterial2a im Hohlraum3 anheften. Somit können, wenn das Band2 vom Halbleitersubstrat1 entfernt wird, die Trennreste5 zusammen mit dem Klebmaterial2a entfernt werden. Sogar in diesem Fall kann die Form des Nutabschnitts1a ähnlich wie in den oben beschriebenen Ausführungsformen passend geändert werden. - In den oben beschriebenen Ausführungsformen wird der Nutabschnitt
1a auf der Anzeichenlinie vorgesehen. Wenn der Nutabschnitt1a nicht in dem Bereich vorgesehen ist wo das Dicen stattfindet, können die Trennreste5 dennoch zusammen mit dem Klebmaterial2a entfernt werden. -
9A zeigt einen Zustand bevor das Halbleitersubstrat1 in Chips geteilt wird, und9B zeigt einen Zustand nachdem das Halbleitersubstrat1 durch die Trennklinge4 in Chips geteilt wurde. Nach dem Trennvorgang in9B bleiben die Trennreste5 in dem Trennzwischenraum zwischen den abgeteilten Chips, wie es in9C gezeigt ist. Danach wird, wie in9D gezeigt, das Klebmaterial2a in den Trennzwischenraum des Halbleitersubstrats1 gezogen. Demgemäß tritt das Klebmaterial2a , wie in9D gezeigt, in den Trennzwischenraum des Halbleitersubstrats1 ein. Dadurch können die Trennreste5 zusammen mit dem Band2 , wie in9E gezeigt, entfernt werden. - Sogar in diesem Fall, wenn kein Nutabschnitt
1a des Halbleitersubstrats1 vorhanden ist, kann der gesamte Hohlraum des Trennzwischenraums mit dem Klebmaterial2a , wie in10A gezeigt, gefüllt werden. Auch Teile des Trennzwischenraums können mit dem Klebmaterial2a , wie die10B bis10D zeigen, gefüllt werden. - Während die Erfindung mit Bezug auf die bevorzugten Ausführungsformen beschrieben wurde, ist es wichtig zu verstehen, dass die Erfindung nicht auf die bevorzugten Ausführungsformen und Konstruktionen limitiert ist. Die Erfindung soll verschiedene Modifikationen und ähnliche Anordnungen abdecken.
Claims (12)
- Verfahren zur Herstellung einer Halbleitervorrichtung, das die folgenden Schritte aufweist: Ausbilden eines Nutabschnitts (
1a ), der aus einer ersten Oberfläche des Halbleitersubstrats (1 ), das mehrere integrierte Schaltkreise aufweist, entlang einer Anzeichenlinie vertieft wird; Verbinden eines Bands (2 ), das ein Klebmaterial (2a ) aufweist, mit der ersten Oberfläche des Halbleitersubstrats (1 ), um einen Hohlraum (3 ) zwischen dem Nutabschnitt (1a ) und dem Klebmaterial (2a ) des Bands (2 ) auszubilden; Teilen des Halbleitersubstrats (1 ) in eine Mehrzahl von Chips durch Dicen, um einen Trennzwischenraum im Halbleitersubstrat (1 ) auszubilden, wobei das Dicen entlang der Anzeichenlinie durchgeführt wird; Ziehen des Klebmaterials (2a ) von einer zweiten Oberfläche des Halbleitersubstrats (1 ), die der ersten Oberfläche gegenüber liegt, durch den Trennzwischenraum, so dass das Klebmaterial (2a ) in den Hohlraum (3 ) eindringt und Trennreste (5 ) in dem Hohlraum (3 ) an dem Klebmaterial (2a ) anhaften; und Entfernen des Bands (2 ) vom Halbleitersubstrat (1 ) nach dem Schritt des Ziehens, um abgeteilte Chips zu erhalten. - Verfahren nach Anspruch 1, wobei das Dicen durch Verwendung einer Trennklinge (
4 ) ausgeführt wird; und beim Dicen die Schnitttiefe der Trennklinge (4 ) so ausgewählt wird, dass die Trennklinge (4 ) das Klebmaterial (2a ) und einen Bandabschnitt des Bands (2 ) berührt. - Verfahren nach Anspruch 1 oder 2, wobei das Ziehen unter Verwendung einer Ziehvorrichtung, die einen Ziehwandabschnitt zur Bestimmung einer Ziehöffnung aufweist, durchgeführt wird; und beim Ziehen der Ziehwandabschnitt nur den nicht nutzbaren Bereich (
10 ) außerhalb der nutzbaren Chips (1c ) des Halbleitersubstrats (1 ) berührt. - Verfahren nach einem der Ansprüche 1 bis 3, wobei während des Ziehens der gesamte Hohlraum (
3 ) mit dem Klebmaterial (2a ) gefüllt wird. - Verfahren zur Herstellung einer Halbleitervorrichtung, das aufweist: Ausbilden eines Nutabschnitts (
1a ), der von einer Oberfläche eines Halbleitersubstrats (1 ), das mehrere integrierte Schaltkreise aufweist, entlang einer Anzeichenlinie vertieft wird; Verbinden eines Bands (2 ), das ein Klebmaterial (2a ) aufweist, mit der Oberfläche des Halbleitersubstrats (1 ), die den Nutabschnitt (1a ) aufweist, um einen Hohlraum (3 ) zwischen dem Nutabschnitt (1a ) und dem Klebmaterial (2a ) des Bands (2 ) auszubilden, wobei der Hohlraum (3 ) mit einem peripheren Ende der äußeren Peripherie des Halbleitersubstrats (1 ) kommuniziert; Ziehen des Klebmaterials (2a ) von dem peripheren Ende der äußeren Peripherie des Halbleitersubstrats (1 ) durch den Hohlraum (3 ), so dass das Klebmaterial (2a ) in den Hohlraum (3 ) eindringt; Teilen des Halbleitersubstrats (1 ) in eine Mehrzahl von Chips durch Dicen nach dem Schritt des Ziehens, wobei das Dicen von der Oberfläche des Halbleitersubstrats (1 ) entlang einer Anzeichenlinie durchgeführt wird; und Entfernen des Bands (2 ) vom Halbleitersubstrat (1 ) nach dem Schritt des Teilens, um abgeteilte Chips zu erhalten. - Verfahren nach einem der Ansprüche 1 bis 5, wobei beim Ausbilden des Nutabschnitts (
1a ) der Nutabschnitt (1a ) in einer Trapezform im Querschnitt mit konischen Seitenwänden in Bezug auf eine Bodenfläche des Nutabschnitts (1a ) ausgebildet wird. - Verfahren nach einem der Ansprüche 1 bis 5, wobei beim Ausbilden des Nutabschnitts (
1a ) der Nutabschnitt (1a ) in einer Dreieckform im Querschnitt ausgebildet wird. - Verfahren nach einem der Ansprüche 1 bis 5, wobei beim Ausbilden des Nutabschnitts (
1a ) der Nutabschnitt (1a ) in einer Rechteckform mit abgerundeten Ecken im Querschnitt ausgebildet wird. - Verfahren nach einem der Ansprüche 1 bis 5, wobei beim Ausbilden des Nutabschnitts (
1a ) der Nutabschnitt (1a ) in einer kreisförmigen Bogenform im Querschnitt ausgebildet wird. - Verfahren nach einem der Ansprüche 1 bis 5, wobei beim Ausbilden des Nutabschnitts (
1a ) der Nutabschnitt (1a ) in einer Rechteckform im Querschnitt ausgebildet wird. - Verfahren nach einem der Ansprüche 1 bis 10, wobei beim Ziehen das Band (
2 ) inklusive des Klebmaterials (2a ) in den Hohlraum (3 ) eindringt. - Verfahren nach einem der Ansprüche 1 bis 11, das außerdem den Schritt des Erhitzens des Nutabschnitts (
1a ) vordem Ziehen oder während des Ziehens aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004268104A JP4385901B2 (ja) | 2004-09-15 | 2004-09-15 | 半導体装置の製造方法 |
JP2004-268104 | 2004-09-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005043550A1 DE102005043550A1 (de) | 2006-03-30 |
DE102005043550B4 true DE102005043550B4 (de) | 2017-01-12 |
Family
ID=36011839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005043550.5A Expired - Fee Related DE102005043550B4 (de) | 2004-09-15 | 2005-09-13 | Verfahren zur Herstellung einer Halbleitervorrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US7497920B2 (de) |
JP (1) | JP4385901B2 (de) |
DE (1) | DE102005043550B4 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4843390B2 (ja) * | 2006-06-29 | 2011-12-21 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP5904720B2 (ja) * | 2011-05-12 | 2016-04-20 | 株式会社ディスコ | ウエーハの分割方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020016047A1 (en) * | 2000-04-04 | 2002-02-07 | Toshiyuki Tateishi | Process for producing a large number of semiconductor chips from a semiconductor wafer |
US20020076848A1 (en) * | 2000-12-05 | 2002-06-20 | Spooner Timothy R. | Method and device for protecting micro electromechanical systems structures during dicing of a wafer |
US20020197770A1 (en) * | 2001-06-26 | 2002-12-26 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor chips |
JP2004031844A (ja) * | 2002-06-28 | 2004-01-29 | Sony Corp | 半導体素子の製造方法及び半導体素子の製造装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3496347B2 (ja) * | 1995-07-13 | 2004-02-09 | 株式会社デンソー | 半導体装置及びその製造方法 |
KR100267155B1 (ko) * | 1996-09-13 | 2000-10-16 | 아끼구사 나오유끼 | 반도체 장치의 제조 방법 및 제조 장치 |
JP2003197561A (ja) | 2001-12-25 | 2003-07-11 | Disco Abrasive Syst Ltd | 半導体ウェーハのダイシング方法 |
JP2003318205A (ja) | 2002-04-23 | 2003-11-07 | Nec Electronics Corp | ダイシング済みウェハのフィルム状ダイボンディング材貼付け方法 |
US6828217B2 (en) * | 2002-10-31 | 2004-12-07 | Northrop Grumman Corporation | Dicing process for GAAS/INP and other semiconductor materials |
US7005317B2 (en) * | 2003-10-27 | 2006-02-28 | Intel Corporation | Controlled fracture substrate singulation |
-
2004
- 2004-09-15 JP JP2004268104A patent/JP4385901B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-06 US US11/218,524 patent/US7497920B2/en active Active
- 2005-09-13 DE DE102005043550.5A patent/DE102005043550B4/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020016047A1 (en) * | 2000-04-04 | 2002-02-07 | Toshiyuki Tateishi | Process for producing a large number of semiconductor chips from a semiconductor wafer |
US20020076848A1 (en) * | 2000-12-05 | 2002-06-20 | Spooner Timothy R. | Method and device for protecting micro electromechanical systems structures during dicing of a wafer |
US20020197770A1 (en) * | 2001-06-26 | 2002-12-26 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor chips |
JP2004031844A (ja) * | 2002-06-28 | 2004-01-29 | Sony Corp | 半導体素子の製造方法及び半導体素子の製造装置 |
Also Published As
Publication number | Publication date |
---|---|
DE102005043550A1 (de) | 2006-03-30 |
JP4385901B2 (ja) | 2009-12-16 |
US7497920B2 (en) | 2009-03-03 |
US20060054273A1 (en) | 2006-03-16 |
JP2006086264A (ja) | 2006-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013114218B4 (de) | Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück | |
DE102008045747B4 (de) | Verfahren zum Herstellen einer integrierten Schaltung einschliesslich dem Vereinzeln eines Halbleiter-Wafers und vereinzelter Halbleiter-Wafer | |
EP0535436A2 (de) | Chipkarte und Verfahren zur Herstellung derselben | |
DE102005041058A1 (de) | Verfahren zur Herstellung einer mehrschichtigen Karte | |
DE102005038670A1 (de) | Verfahren zum Trennen eines Halbleitersubstrats | |
DE102017220047A1 (de) | Schneidespanntisch für ein packungssubstrat | |
DE19531691A1 (de) | Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür | |
DE102006014852A1 (de) | Halbleiter-Wafer mit mehrfachen Halbleiterelementen und Verfahren zu ihrem Dicen | |
DE19729596A1 (de) | Streustrahlenraster | |
DE19735041A1 (de) | Verfahren zum Trennen von Mikrobauelementen integrierter Schaltkreise | |
DE102006053958B4 (de) | Verbindungsverfahren für ein Halbleitersubstrat und eine Schicht, sowie Herstellungsverfahren von Halbleiterchips unter Verwendung hiervon | |
DE4405285A1 (de) | Verfahren und Vorrichtung zur Herstellung eines Laminatteils | |
DE112006003839T5 (de) | Verfahren zur Herstellung eines dünnen Halbleiter-Chips | |
EP0865081B1 (de) | Verfahren zum Herstellen von elektronischen Elementen | |
DE102005043550B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE60216182T2 (de) | Verfahren zur Herstellung einer gedruckten Leiterplatte | |
DE102021209439A1 (de) | Waferbearbeitungsverfahren | |
EP3192135B1 (de) | Verfahren zum herstellen eines laserchips | |
DE3721661A1 (de) | Verbindungsband | |
EP1794787B1 (de) | Leiterrahmen für ein elektronisches bauelement und verfahren zu dessen herstellung | |
DE202014102749U1 (de) | Klebstofffilm zum Haften auf einem Substrat | |
DE10339022A1 (de) | Halbleitervorrichtung | |
DE102014216777B4 (de) | Verfahren zum herstellen einer mems-vorrichtung und mems-vorrichtung | |
EP2321858B1 (de) | Optoelektronisches bauelement und verfahren zu dessen herstellung | |
DE102008060275B4 (de) | Verfahren zum Strukturieren eines gebondeten Wafers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed |
Effective date: 20110718 |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R084 | Declaration of willingness to licence | ||
R020 | Patent grant now final | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |