DE102005043550B4 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102005043550B4
DE102005043550B4 DE102005043550.5A DE102005043550A DE102005043550B4 DE 102005043550 B4 DE102005043550 B4 DE 102005043550B4 DE 102005043550 A DE102005043550 A DE 102005043550A DE 102005043550 B4 DE102005043550 B4 DE 102005043550B4
Authority
DE
Germany
Prior art keywords
adhesive material
semiconductor substrate
groove portion
cavity
pulling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005043550.5A
Other languages
English (en)
Other versions
DE102005043550A1 (de
Inventor
Takeshi Nagasaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102005043550A1 publication Critical patent/DE102005043550A1/de
Application granted granted Critical
Publication of DE102005043550B4 publication Critical patent/DE102005043550B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/976Temporary protective layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062Prior to assembly
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062Prior to assembly
    • Y10T156/1064Partial cutting [e.g., grooving or incising]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082Partial cutting bonded sandwich [e.g., grooving or incising]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11Methods of delaminating, per se; i.e., separating at bonding face

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung, das die folgenden Schritte aufweist: Ausbilden eines Nutabschnitts (1a), der aus einer ersten Oberfläche des Halbleitersubstrats (1), das mehrere integrierte Schaltkreise aufweist, entlang einer Anzeichenlinie vertieft wird; Verbinden eines Bands (2), das ein Klebmaterial (2a) aufweist, mit der ersten Oberfläche des Halbleitersubstrats (1), um einen Hohlraum (3) zwischen dem Nutabschnitt (1a) und dem Klebmaterial (2a) des Bands (2) auszubilden; Teilen des Halbleitersubstrats (1) in eine Mehrzahl von Chips durch Dicen, um einen Trennzwischenraum im Halbleitersubstrat (1) auszubilden, wobei das Dicen entlang der Anzeichenlinie durchgeführt wird; Ziehen des Klebmaterials (2a) von einer zweiten Oberfläche des Halbleitersubstrats (1), die der ersten Oberfläche gegenüber liegt, durch den Trennzwischenraum, so dass das Klebmaterial (2a) in den Hohlraum (3) eindringt und Trennreste (5) in dem Hohlraum (3) an dem Klebmaterial (2a) anhaften; und Entfernen des Bands (2) vom Halbleitersubstrat (1) nach dem Schritt des Ziehens, um abgeteilte Chips zu erhalten.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, bei dem ein Halbleitersubstrat, das mehrere integrierte Schaltkreise aufweist, durch ein Trennverfahren (Dicen) in mehrere Chips geteilt wird.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung durch einen Trennprozess (Dicen) ist beispielsweise in der JP 2003-197561 A und der JP 2003-318205 A beschrieben. Mit diesem Verfahren wird, nachdem mehrere integrierte Schaltkreise in einem Halbleitersubstrat ausgebildet wurden, das Halbleitersubstrat in mehrere Chips aufgeteilt. Das Halbleitersubstrat wird auf einem Band fixiert, und dann wird das Halbleitersubstrat durch Dicen in Chips geteilt. Das Band verhindert, dass die geteilten Chips verstreut werden. Anschließend wird das Band von jedem Chip entfernt.
  • Trotzdem könnte mit diesem Trennverfahren Schmutz wie z. B. Siliziumreste, Klebstoffreste oder Bandreste, der beim Dicen entstanden ist, an den Chips haften bleiben. In diesem Fall verschlechtert sich die Qualität der Halbleitervorrichtung.
  • Die US 2002/0016047 A1 beschreibt ein Verfahren zur Herstellung einer großen Anzahl von Halbleiterchips aus einem Halbleiterwafer, der eine große Anzahl von rechteckigen Bereichen aufweist, die durch in einem Gitter auf der Vorderseite des Wafers angeordnete Straßen definiert werden. Weiterhin werden Nuten mit einer vorbestimmten Tiefe auf der Rückseite des Wafers den Straßen gegenüberliegend ausgebildet, und es wird ein Montageband auf der Rückseite, die die Nuten enthält, aufgebracht. Der Wafer wird dann entlang der Straßen von der Vorderseite geschnitten, um die rechteckigen Bereiche an den Nuten voneinander zu trennen, so dass die einzelnen Halbleiterchips erhalten werden.
  • Die US 2002/0076848 A1 beschreibt ein Verfahren zum Herstellen von MEMS-Vorrichtungen aus einem Wafer, wobei eine Kappe auf dem Wafer montiert wird. Die Kappe weist Hohlräume an Stellen auf, die Stellen des Wafers entsprechen, an denen die MEMS-Vorrichtungen angeordnet sind. Die MEMS-Vorrichtungen werden durch Dicen von der Kappe aus getrennt.
  • Die JP 2004-031844 A1 beschreibt ein Verfahren zum Herstellen eine Halbleiterchips, bei dem Schneidnuten auf einer Oberfläche des Substrats entlang Anzeichenlinien ausgebildet und mit einem Klebmaterial durch Kleben eines Schutzbands auf die Nuten gefüllt werden.
  • Die US 2002/0197770 A1 beschreibt ein Verfahren zum Herstellen von Halbleiterchips, bei dem ein Dichtharz in Nuten zwischen vorher getrennten Halbleiterchips und auf die Halbleiterchips aufgebracht wird und anschließend die Chips von der Anzeichenplatte, auf der sie kleben, abgezogen werden.
  • Mit Blick auf die oben beschriebenen Probleme ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitzustellen, das die Qualität der Halbleitervorrichtung durch Entfernen der Trennreste (Schmutz), die während des Dicens entstanden sind, verbessert.
  • Die Aufgabe wird mit den Merkmalen der unabhängigen Ansprüche 1 und 5 gelöst. Die abhängigen Ansprüche sind auf bevorzugte Ausführungsformen der Erfindung gerichtet.
  • Gemäß dem Verfahren nach Anspruch 1 kann, da das Klebmaterial, nachdem das Dicen ausgeführt wurde, in den Hohlraum zwischen dem Nutabschnitt und dem Klebmaterial des Bands gezogen wird, Schmutz, wie etwa Trennreste, an dem Klebmaterial des Bands anhaften und so gemeinsam mit dem Klebmaterial des Bands entfernt werden. Dadurch wird die Qualität der Halbleitervorrichtung vor einer Verschlechterung geschützt.
  • Der Trennvorgang bzw. das Dicen wird z. B. durch die Verwendung einer Trennklinge ausgeführt. Weiterhin kann während des Dicens die Schnitttiefe der Trennklinge festgelegt werden, so dass die Trennklinge das Klebmaterial und einen Abschnitt des Bands berührt.
  • Das Ziehen kann unter Verwendung einer Ziehvorrichtung, die einen Ziehwandabschnitt zur Definition einer Ziehöffnung hat, ausgeführt werden. Weiterhin kann der Ziehwandabschnitt so eingestellt werden, dass nur ein nicht nutzbarer Bereich außerhalb der nutzbaren Chips des Halbleitersubstrats berührt wird. Zusätzlich kann während des Ziehvorgangs ein Teil des Hohlraums oder der ganze Hohlraum mit dem Klebmaterial gefüllt werden.
  • Gemäß dem Verfahren nach Anspruch 5 können Trennreste, die während des Dicens entstanden sind, am Klebmaterial anhaften und so gemeinsam mit dem Band entfernt werden.
  • Beispielsweise kann während der Ausbildung des Nutabschnitts ein Querschnitt des Nutabschnitts als Trapez mit konischen Seitenwänden relativ zur Bodenfläche des Nutabschnitts, als Dreieck, als Rechteck mit runden Ecken, als Kreisbogen oder als Rechteck ausgebildet werden. Des Weiteren kann eine Erhitzung des Klebmaterials vor oder während des Ziehens durchgeführt werden.
  • Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden genauen Beschreibung der bevorzugten Ausführungsformen mit Bezug auf die zugehörigen Zeichnungen verdeutlicht. Es zeigen:
  • 1A bis 1E Querschnitte der Schritte zur Herstellung einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2 einen Graph der die Beziehung zwischen der Heiztemperatur und der Härte des Klebmaterials zeigt;
  • 3A eine schematische Schnittansicht, die die Schnitttiefe einer Trennklinge gemäß der ersten Ausführungsform zeigt, und 3B eine schematische Schnittansicht, die die Schnitttiefe einer Trennklinge gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt,
  • 4A einen Querschnitt eines Nutabschnitts eines Halbleitersubstrats gemäß der ersten Ausführungsform, und 4B einen Querschnitt eines Nutabschnitts gemäß einer dritten Ausführungsform der vorliegenden Erfindung,
  • 5A bis 5C Querschnitte, die jeweils einen Nutabschnitt eines Halbleitersubstrats gemäß Modifikationen der dritten Ausführungsform zeigen;
  • 6A eine schematische Schnittansicht, die den Zustand eines Klebmaterials vor dem Ziehvorgang zeigt, und 6B bis 6H schematische Schnittansichten, die jeweils den Zustand des Klebmaterials nach dem Ziehvorgang gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigen;
  • 7A und 7B schematische Schnittansichten, die jeweils den Zustand zeigen, in dem ein Band und ein Klebmaterial in einen Hohlraum eines Nutabschnitts eingefügt sind, gemäß einer anderen Ausführungsform der vorliegenden Erfindung;
  • 8 ein schematisches Diagramm, das einen Berührungsbereich zwischen einem Halbleitersubstrat und einem Ziehwandabschnitt einer Ziehvorrichtung in einem Ziehschritt zeigt, gemäß den Ausführungsformen der vorliegenden Erfindung;
  • 9A bis 9E Querschnitte, die Schritte der Herstellung einer Halbleitervorrichtung in einem Fall, in dem kein Nutabschnitt im Halbleitersubstrat vorgesehen ist, zeigen, gemäß einer anderen Ausführungsform der vorliegenden Erfindung;
  • 10A bis 10D Querschnitte, die jeweils den Zustand eines Klebmaterial in einem Ziehschritt zeigen, gemäß einer anderen Ausführungsform der vorliegenden Erfindung; und
  • 11 einen Querschnitt, der einen Ziehschritt für den Ziehvorgang eines Klebmaterials vor einem Dice-Schritt zeigt, gemäß einer anderen Ausführungsform der vorliegenden Erfindung.
  • (Erste Ausführungsform)
  • Die 1A bis 1E zeigen Schritte der Herstellung einer Halbleitervorrichtung, bei der mehrere integrierte Schaltkreise in einem Halbleitersubstrat 1 ausgebildet sind.
  • Nachdem die integrierten Schaltkreise im Halbleitersubstrat 1 ausgebildet sind, wird ein Nutabschnitt 1a auf einer Rückseite des Halbleitersubstrats 1 durch Ätzen entlang einer Anzeichenlinie in einem Dice-Bereich ausgebildet. Dann wird, wie in 1A gezeigt, ein Band 2, das ein Klebmaterial 2a aufweist, mit der Rückseite des Halbleitersubstrats 1, wo der Nutabschnitt 1a ausgebildet ist, verbunden. Beispielsweise kann ein UV-Band typischerweise als Band 2 verwendet werden. Da das Klebmaterial 2a mit der Rückseite des Halbleitersubstrats 1 wie in 1A gezeigt verbunden wird, entsteht ein Hohlraum 3 zwischen der Oberfläche des Halbleitersubstrats 1 und dem Klebmaterial 2a des Bands 2, auf Grund des Nutabschnitts 1a.
  • Dann wird, wie in 1B gezeigt, das Halbleitersubstrat 1 mit der Trennklinge 4 in mehrere Chips (Chipeinheiten) entlang der Anzeichenlinie geteilt. Ein Spitzenende der Trennklinge 4 wird in den Hohlraum 3, der auf Grund des Nutabschnitts 1a ausgebildet ist, eingeführt. Deshalb bleiben, wie in 3C gezeigt, Trennreste 5 (Schmutz) im Hohlraum 3 übrig, die durch das Dicen mit der Trennklinge 4 entstanden sind.
  • 1D zeigt einen Ziehschritt (z. B. Ansaugschritt), um die Trennreste 5 zu entfernen. Wie in 1D gezeigt, wird der Ziehvorgang speziell von der Oberfläche der Vorderseite des Halbleitersubstrats 1 ausgeführt. Die Vorderseite liegt gegenüber der Oberfläche der Rückseite an der das Band 2 angebracht ist. Dadurch wird das Klebmaterial 2a des Bands 2 in den Hohlraum 3 durch einen abgeteilten Abschnitt des Halbleitersubstrats 1 gezogen, das durch die Trennklinge 4 geteilt wurde. Entsprechend ist das gezogene Klebmaterial 2a in den Hohlraum 3 des Nutabschnitts 1a eingefüllt bzw. eingeführt, und die Trennreste 5, die im Hohlraum 3 des Nutabschnitts 1a verblieben sind, haften am Klebmaterial an. Im Ziehschritt der 1D kann das Band 2 erhitzt werden, um das Klebmaterial 2a des Bands 2 weicher zu machen. In diesem Fall kann das Klebmaterial 2a einfach in den Hohlraum 3 eingeführt werden.
  • 2 zeigt eine Beziehung zwischen der Heiztemperatur und der Härte des Klebmaterials 2a. Wie in 2 gezeigt beginnt das Klebmaterial 2a weich zu werden, wenn die Heiztemperatur mehr als etwa 40°C beträgt, und wird sehr schnell weich, wenn die Heiztemperatur auf mehr als etwa 50°C steigt. Weiterhin, wenn die Heiztemperatur zum Heizen des Klebmaterials 2a höher als 60°C wird, erreicht das Klebmaterial 2a angenähert den weichsten Zustand. Demzufolge wird das Klebmaterial 2a, wie das Beispiel in 2 zeigt, leicht in den Hohlraum 3, der auf Grund des Nutabschnitts 1a ausgebildet ist, eingeführt, wenn die Heiztemperatur des Klebmaterials 2a im Bereich zwischen 40°C und 60°C liegt.
  • Als nächstes wird, wie in 1E gezeigt, das Halbleitersubstrat 1 vom Band 2 entfernt. Das heißt, dass die Chips, die durch das Dicen ausgebildet werden, vom Band 2 entfernt werden, so dass eine Halbleitervorrichtung vollständig in die Chips unterteilt wird. Hier können die Chips in dieselben Einheiten ausgebildet werden, und können aber auch in unterschiedliche Einheiten ausgebildet werden.
  • In dieser Ausführungsform werden die Trennreste 5 nach dem Dicen veranlasst, am Klebmaterial 2a des Bands 2 anzuhaften. Deshalb können die Trennreste 5, die an den Chips hafteten, gemeinsam mit den Band 2 entfernt werden, während das Band 2 vom Halbleitersubstrat 1 entfernt wird.
  • Weiterhin wird in dieser Ausführungsform das Ziehen des Klebmaterials 2a von der Vorderseite, die der Rückseite an der das Band 2 befestigt ist gegenüberliegt, ausgeführt. Deshalb kann das Klebmaterial 2a des Bands 2 durch Ziehen in den Hohlraum 3 eindringen. Als Ergebnis können die im Hohlraum 3 des Nutabschnitts 1a verbliebenen Trennreste 5 ebenfalls effektiv entfernt werden, während die Chips vom Band 2 getrennt werden. Demgemäß kann die Qualität der Halbleitervorrichtung, die die getrennten Chips aufweist, davor geschützt werden, sich auf Grund von Schmutz wie den Trennresten zu verschlechtern.
  • (Zweite Ausführungsform)
  • In der zweiten Ausführungsform wird die Schnitttiefe (Einführungstiefe) der Trennklinge 4 im Vergleich zur ersten Ausführungsform verändert. 3A zeigt einen schematischen Schnitt, der die Schnitttiefe der Trennklinge 4 zeigt, der mit dem Zustand in 1B korrespondiert. Wie es entsprechend in der 3A gezeigt ist, wird in der oben beschriebenen ersten Ausführungsform die Trennklinge 4 nur soweit eingeführt, dass sie das Klebmaterial 2a nicht oder nur ganz leicht zu berührt. Die Einführungstiefe der Trennklinge 4 wird so gewählt, dass das Klebmaterial 2a nicht durch die Trennklinge 4 verformt wird.
  • In der zweiten Ausführungsform wird, wie in 3B gezeigt, die Einführungstiefe der Trennklinge 4 so gewählt, dass das Klebmaterial 2a und ein Bandabschnitt des Bands 2 berührt wird. Das heißt, das Band 2 inklusive des Klebmaterials 2a wird durch die Trennklinge 4, die von der Vorderseite des Halbleitersubstrats 1 eingeführt wird, verformt.
  • In der zweiten Ausführungsform dehnt sich das Band 2 durch die von der Trennklinge 4 ausgehende Kraft in Richtung A der 3B aus. Das gedehnte Band 2 biegt sich und tritt in den Hohlraum 3 an der Position 8 der 3B ein. Weil das Band 2 einschließlich des Klebmaterials 2a in den Hohlraum 3 des Nutabschnitts 1a eintritt, können die im Hohlraum 3 verbliebenen Trennreste 5 entfernt werden.
  • In der zweiten Ausführungsform können die anderen Herstellungsschritte und Strukturen ähnlich zu der oben beschriebenen ersten Ausführungsform ausgebildet sein.
  • (Dritte Ausführungsform)
  • In der dritten Ausführungsform wird die Form des Nutabschnitts 1a, welcher auf der Rückseite des Halbleitersubstrat 1 ausgebildet ist, im Vergleich zu den oben beschriebenen Ausführungsformen geändert.
  • 4A zeigt ein Nutabschnitt 1a des Halbleitersubstrats, der mit dem der 1A korrespondiert. Wie in 4A gezeigt hat der Nutabschnitt 1a im Querschnitt eine rechteckige Form. Das heißt, die Seitenwände des Nutabschnitts 1a sind rechtwinklig zur Bodenfläche des Nutabschnitts 1a.
  • In der dritten Ausführungsform wird, wie in 4B gezeigt, der Nutabschnitt 1a in einer Trapezform ausgebildet. Das heißt, die Seitenwände des Nutabschnitts 1a sind nicht rechtwinklig zur Bodenfläche des Nutabschnitts 1a, sondern laufen konisch zu. Deshalb ist der Hohlraum 3 infolge des Nutabschnitts 1a in Richtung dem Klebmaterial 2a des Bands 2 vergrößert.
  • Weil die Seitenwand des Nutabschnitts 1a konisch zuläuft, kann das Klebmaterial 2a des Bands 2 leicht in den Hohlraum 3 des Nutabschnitts 1a eintreten. Deshalb können die Trennreste 5 leicht entfernt werden.
  • In dem in 4B gezeigten Beispiel ist der Nutabschnitt 1a in einer Trapezform ausgebildet, so dass der Hohlraum 3 in Richtung des Klebmaterials 2a vergrößert ist. Die Form des Nutabschnitts 1a kann jedoch auch wie in den 5A bis 5C gezeigt, verändert werden, so dass die Dimension des Hohlraums 3 parallel zur Oberfläche des Bands 2 in Richtung des Klebmaterials 2a vergrößert wird. So kann der Nutabschnitt 1a beispielsweise in einer Dreiecksform, wie im Querschnitt in 5A gezeigt, in einer Rechteckform mit runden Ecken, wie im Querschnitt in 5B gezeigt, oder in einer Kreisbogenform, wie in 5C gezeigt, ausgebildet werden.
  • Die Form des Nutabschnitts 1a kann durch Variieren einer Ätzbedingung wie etwa Ätzmaterial, Ätzzeit, etc. verändert werden. In der dritten Ausführungsform können die anderen Teile ähnlich zu der oben beschriebenen ersten Ausführungsform gestaltet werden.
  • (Andere Ausführungsformen)
  • Obgleich die vorliegende Erfindung in Verbindung mit einigen bevorzugten Ausführungsformen mit Bezug auf die zugehörigen Zeichnungen beschrieben wurde, soll angemerkt werden, dass verschiedene Änderungen und Modifikationen für den Fachmann offensichtlich sind.
  • So wird zum Beispiel in der oben beschriebenen ersten Ausführungsform der gesamte Hohlraum 3 des Nutabschnitts 1a mit dem Klebmaterial 2a des Bands 2 im Ziehvorgang gefüllt, so dass die Trennreste 5 am Klebmaterial 2a kleben. Das Klebmaterial 2a kann jedoch auch teilweise in den Hohlraum 3 des Nutabschnitts 1a gefüllt werden.
  • 6A zeigt einen Zustand, bevor ein Ziehvorgang (Saugvorgang) ausgeführt wird. Die 6B bis 6H zeigen Zustände, nachdem der Ziehvorgang ausgeführt wurde. Wie in den 6B bis 6G gezeigt kann das Klebmaterial 2a in einen Teil des Hohlraums 3 gefüllt werden. Alternativ kann das Klebmaterial 2a in den ganzen Hohlraum 3 gefüllt werden und könnte, wie in 6H gezeigt, weiter in den Trennzwischenraum zwischen den Chips gefüllt werden.
  • Weiterhin könnte im Ziehvorgang das Band 2, wie in den 7A und 7B gezeigt, zusammen mit dem Klebmaterial 2a in den Hohlraum 3 eingefügt werden. Beispielsweise könnte der gesamte Hohlraum 3, wie in 7A gezeigt, mit dem Band 2 inklusive dem Klebmaterial 2a gefüllt werden, oder ein Teil des Hohlraums 3 könnte mit dem Band 2 inklusive dem Klebmaterial 2a gefüllt werden.
  • 8 zeigt einen Ziehwandabschnitt 10, der eine Ziehöffnung einer Ziehvorrichtung definiert. Der Ziehwandabschnitt 10, durch welchen der Ziehvorgang des Klebmaterials 2a ausführt wird, kann in einem nicht nutzbaren Bereich angesetzt werden, in dem mindestens ein nicht nutzbarer Chip 1b positioniert ist. Das heißt, dass der Ziehwandabschnitt 10 außerhalb eines Bereichs, in dem nutzbare Chips 1c (effektive Chips) angeordnet sind, angesetzt werden kann. In diesem Fall kann eine Beschädigung der nutzbaren Chips während des Ziehvorgangs verhindert werden.
  • In den oben beschriebenen Ausführungsformen wird zum Beispiel das UV-Band als Band 2 eingesetzt. Dennoch können andere Arten von Bändern als Band 2 eingesetzt werden. Falls das UV-Band als Band 2 eingesetzt wird, kann das Band 2 inklusive des Klebmaterials 2a nur dann einfach vom Halbleitersubstrat 1 entfernt werden, wenn es mit UV-Licht beleuchtet wird. Weiterhin, wenn das UV-Band als Band 2 eingesetzt wird, kann das Klebmaterial 2a des Bands 2 sogar dann einfach entfernt werden, wenn das Klebmaterial 2a durch das Ziehen verformt wurde.
  • In den oben beschriebenen Ausführungsformen wird das Dicen als Beispiel zum Teilen des Halbleitersubstrats 1 in Chips durch die Trennklinge 4 ausgeführt. Das Dicen des Halbleitersubstrats 1 kann jedoch auch beispielsweise durch den Einsatz eines Laser-Dicens ausgeführt werden.
  • Weiterhin kann das Halbleitersubstrat 1 während des Ziehvorgangs nach dem Dicen durch Ultraschall in Schwingungen versetzt werden. Wenn das Halbleitersubstrat 1 schwingt, fallen die Trennreste 5 auf das Klebmaterial 2a, wodurch die Trennreste 5 einfach mit dem Klebmaterial 2a verbunden werden können. Der Ziehvorgang kann in einem kontinuierlichen Schritt oder in mehreren Schritten mit Unterbrechungen ausgeführt werden.
  • In den oben beschriebenen Ausführungsformen wird der Ziehschritt nach dem Trennvorgang (Dicen) ausgeführt. Dennoch kann der Ziehschritt vor dem Trennvorgang ausgeführt werden, wie es in 11 gezeigt ist. Wenn beispielsweise der Nutabschnitt 1a in dem gesamten Anzeichenbereich ausgebildet ist, kommuniziert der Hohlraum 3 zwischen dem Nutabschnitt 1a des Halbleitersubstrats 1 und dem Band 2 mit einem externen Teil an der äußeren Peripherie des Halbleitersubstrat 1. Daher kann das Klebmaterial in den Hohlraum 3 von der äußeren Peripherie des Halbleitersubstrat 1 durch den Hohlraum 3 gezogen werden, wie es in 11 gezeigt ist. Demgemäß kann das Klebmaterial 2a vor dem Dicen in zumindest einen Teil des Hohlraums 3 gefüllt werden. Danach können die Trennreste 5, die während des Trennvorgangs erzeugt werden, dann wenn der Trennvorgang ausgeführt wird, sich an das Klebmaterial 2a im Hohlraum 3 anheften. Somit können, wenn das Band 2 vom Halbleitersubstrat 1 entfernt wird, die Trennreste 5 zusammen mit dem Klebmaterial 2a entfernt werden. Sogar in diesem Fall kann die Form des Nutabschnitts 1a ähnlich wie in den oben beschriebenen Ausführungsformen passend geändert werden.
  • In den oben beschriebenen Ausführungsformen wird der Nutabschnitt 1a auf der Anzeichenlinie vorgesehen. Wenn der Nutabschnitt 1a nicht in dem Bereich vorgesehen ist wo das Dicen stattfindet, können die Trennreste 5 dennoch zusammen mit dem Klebmaterial 2a entfernt werden.
  • 9A zeigt einen Zustand bevor das Halbleitersubstrat 1 in Chips geteilt wird, und 9B zeigt einen Zustand nachdem das Halbleitersubstrat 1 durch die Trennklinge 4 in Chips geteilt wurde. Nach dem Trennvorgang in 9B bleiben die Trennreste 5 in dem Trennzwischenraum zwischen den abgeteilten Chips, wie es in 9C gezeigt ist. Danach wird, wie in 9D gezeigt, das Klebmaterial 2a in den Trennzwischenraum des Halbleitersubstrats 1 gezogen. Demgemäß tritt das Klebmaterial 2a, wie in 9D gezeigt, in den Trennzwischenraum des Halbleitersubstrats 1 ein. Dadurch können die Trennreste 5 zusammen mit dem Band 2, wie in 9E gezeigt, entfernt werden.
  • Sogar in diesem Fall, wenn kein Nutabschnitt 1a des Halbleitersubstrats 1 vorhanden ist, kann der gesamte Hohlraum des Trennzwischenraums mit dem Klebmaterial 2a, wie in 10A gezeigt, gefüllt werden. Auch Teile des Trennzwischenraums können mit dem Klebmaterial 2a, wie die 10B bis 10D zeigen, gefüllt werden.
  • Während die Erfindung mit Bezug auf die bevorzugten Ausführungsformen beschrieben wurde, ist es wichtig zu verstehen, dass die Erfindung nicht auf die bevorzugten Ausführungsformen und Konstruktionen limitiert ist. Die Erfindung soll verschiedene Modifikationen und ähnliche Anordnungen abdecken.

Claims (12)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, das die folgenden Schritte aufweist: Ausbilden eines Nutabschnitts (1a), der aus einer ersten Oberfläche des Halbleitersubstrats (1), das mehrere integrierte Schaltkreise aufweist, entlang einer Anzeichenlinie vertieft wird; Verbinden eines Bands (2), das ein Klebmaterial (2a) aufweist, mit der ersten Oberfläche des Halbleitersubstrats (1), um einen Hohlraum (3) zwischen dem Nutabschnitt (1a) und dem Klebmaterial (2a) des Bands (2) auszubilden; Teilen des Halbleitersubstrats (1) in eine Mehrzahl von Chips durch Dicen, um einen Trennzwischenraum im Halbleitersubstrat (1) auszubilden, wobei das Dicen entlang der Anzeichenlinie durchgeführt wird; Ziehen des Klebmaterials (2a) von einer zweiten Oberfläche des Halbleitersubstrats (1), die der ersten Oberfläche gegenüber liegt, durch den Trennzwischenraum, so dass das Klebmaterial (2a) in den Hohlraum (3) eindringt und Trennreste (5) in dem Hohlraum (3) an dem Klebmaterial (2a) anhaften; und Entfernen des Bands (2) vom Halbleitersubstrat (1) nach dem Schritt des Ziehens, um abgeteilte Chips zu erhalten.
  2. Verfahren nach Anspruch 1, wobei das Dicen durch Verwendung einer Trennklinge (4) ausgeführt wird; und beim Dicen die Schnitttiefe der Trennklinge (4) so ausgewählt wird, dass die Trennklinge (4) das Klebmaterial (2a) und einen Bandabschnitt des Bands (2) berührt.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Ziehen unter Verwendung einer Ziehvorrichtung, die einen Ziehwandabschnitt zur Bestimmung einer Ziehöffnung aufweist, durchgeführt wird; und beim Ziehen der Ziehwandabschnitt nur den nicht nutzbaren Bereich (10) außerhalb der nutzbaren Chips (1c) des Halbleitersubstrats (1) berührt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei während des Ziehens der gesamte Hohlraum (3) mit dem Klebmaterial (2a) gefüllt wird.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung, das aufweist: Ausbilden eines Nutabschnitts (1a), der von einer Oberfläche eines Halbleitersubstrats (1), das mehrere integrierte Schaltkreise aufweist, entlang einer Anzeichenlinie vertieft wird; Verbinden eines Bands (2), das ein Klebmaterial (2a) aufweist, mit der Oberfläche des Halbleitersubstrats (1), die den Nutabschnitt (1a) aufweist, um einen Hohlraum (3) zwischen dem Nutabschnitt (1a) und dem Klebmaterial (2a) des Bands (2) auszubilden, wobei der Hohlraum (3) mit einem peripheren Ende der äußeren Peripherie des Halbleitersubstrats (1) kommuniziert; Ziehen des Klebmaterials (2a) von dem peripheren Ende der äußeren Peripherie des Halbleitersubstrats (1) durch den Hohlraum (3), so dass das Klebmaterial (2a) in den Hohlraum (3) eindringt; Teilen des Halbleitersubstrats (1) in eine Mehrzahl von Chips durch Dicen nach dem Schritt des Ziehens, wobei das Dicen von der Oberfläche des Halbleitersubstrats (1) entlang einer Anzeichenlinie durchgeführt wird; und Entfernen des Bands (2) vom Halbleitersubstrat (1) nach dem Schritt des Teilens, um abgeteilte Chips zu erhalten.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei beim Ausbilden des Nutabschnitts (1a) der Nutabschnitt (1a) in einer Trapezform im Querschnitt mit konischen Seitenwänden in Bezug auf eine Bodenfläche des Nutabschnitts (1a) ausgebildet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 5, wobei beim Ausbilden des Nutabschnitts (1a) der Nutabschnitt (1a) in einer Dreieckform im Querschnitt ausgebildet wird.
  8. Verfahren nach einem der Ansprüche 1 bis 5, wobei beim Ausbilden des Nutabschnitts (1a) der Nutabschnitt (1a) in einer Rechteckform mit abgerundeten Ecken im Querschnitt ausgebildet wird.
  9. Verfahren nach einem der Ansprüche 1 bis 5, wobei beim Ausbilden des Nutabschnitts (1a) der Nutabschnitt (1a) in einer kreisförmigen Bogenform im Querschnitt ausgebildet wird.
  10. Verfahren nach einem der Ansprüche 1 bis 5, wobei beim Ausbilden des Nutabschnitts (1a) der Nutabschnitt (1a) in einer Rechteckform im Querschnitt ausgebildet wird.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei beim Ziehen das Band (2) inklusive des Klebmaterials (2a) in den Hohlraum (3) eindringt.
  12. Verfahren nach einem der Ansprüche 1 bis 11, das außerdem den Schritt des Erhitzens des Nutabschnitts (1a) vordem Ziehen oder während des Ziehens aufweist.
DE102005043550.5A 2004-09-15 2005-09-13 Verfahren zur Herstellung einer Halbleitervorrichtung Expired - Fee Related DE102005043550B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004268104A JP4385901B2 (ja) 2004-09-15 2004-09-15 半導体装置の製造方法
JP2004-268104 2004-09-15

Publications (2)

Publication Number Publication Date
DE102005043550A1 DE102005043550A1 (de) 2006-03-30
DE102005043550B4 true DE102005043550B4 (de) 2017-01-12

Family

ID=36011839

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005043550.5A Expired - Fee Related DE102005043550B4 (de) 2004-09-15 2005-09-13 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US7497920B2 (de)
JP (1) JP4385901B2 (de)
DE (1) DE102005043550B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843390B2 (ja) * 2006-06-29 2011-12-21 新光電気工業株式会社 半導体装置の製造方法
JP5904720B2 (ja) * 2011-05-12 2016-04-20 株式会社ディスコ ウエーハの分割方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020016047A1 (en) * 2000-04-04 2002-02-07 Toshiyuki Tateishi Process for producing a large number of semiconductor chips from a semiconductor wafer
US20020076848A1 (en) * 2000-12-05 2002-06-20 Spooner Timothy R. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
US20020197770A1 (en) * 2001-06-26 2002-12-26 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor chips
JP2004031844A (ja) * 2002-06-28 2004-01-29 Sony Corp 半導体素子の製造方法及び半導体素子の製造装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3496347B2 (ja) * 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
KR100267155B1 (ko) * 1996-09-13 2000-10-16 아끼구사 나오유끼 반도체 장치의 제조 방법 및 제조 장치
JP2003197561A (ja) 2001-12-25 2003-07-11 Disco Abrasive Syst Ltd 半導体ウェーハのダイシング方法
JP2003318205A (ja) 2002-04-23 2003-11-07 Nec Electronics Corp ダイシング済みウェハのフィルム状ダイボンディング材貼付け方法
US6828217B2 (en) * 2002-10-31 2004-12-07 Northrop Grumman Corporation Dicing process for GAAS/INP and other semiconductor materials
US7005317B2 (en) * 2003-10-27 2006-02-28 Intel Corporation Controlled fracture substrate singulation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020016047A1 (en) * 2000-04-04 2002-02-07 Toshiyuki Tateishi Process for producing a large number of semiconductor chips from a semiconductor wafer
US20020076848A1 (en) * 2000-12-05 2002-06-20 Spooner Timothy R. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
US20020197770A1 (en) * 2001-06-26 2002-12-26 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor chips
JP2004031844A (ja) * 2002-06-28 2004-01-29 Sony Corp 半導体素子の製造方法及び半導体素子の製造装置

Also Published As

Publication number Publication date
DE102005043550A1 (de) 2006-03-30
JP4385901B2 (ja) 2009-12-16
US7497920B2 (en) 2009-03-03
US20060054273A1 (en) 2006-03-16
JP2006086264A (ja) 2006-03-30

Similar Documents

Publication Publication Date Title
DE102013114218B4 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück
DE102008045747B4 (de) Verfahren zum Herstellen einer integrierten Schaltung einschliesslich dem Vereinzeln eines Halbleiter-Wafers und vereinzelter Halbleiter-Wafer
EP0535436A2 (de) Chipkarte und Verfahren zur Herstellung derselben
DE102005041058A1 (de) Verfahren zur Herstellung einer mehrschichtigen Karte
DE102005038670A1 (de) Verfahren zum Trennen eines Halbleitersubstrats
DE102017220047A1 (de) Schneidespanntisch für ein packungssubstrat
DE19531691A1 (de) Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür
DE102006014852A1 (de) Halbleiter-Wafer mit mehrfachen Halbleiterelementen und Verfahren zu ihrem Dicen
DE19729596A1 (de) Streustrahlenraster
DE19735041A1 (de) Verfahren zum Trennen von Mikrobauelementen integrierter Schaltkreise
DE102006053958B4 (de) Verbindungsverfahren für ein Halbleitersubstrat und eine Schicht, sowie Herstellungsverfahren von Halbleiterchips unter Verwendung hiervon
DE4405285A1 (de) Verfahren und Vorrichtung zur Herstellung eines Laminatteils
DE112006003839T5 (de) Verfahren zur Herstellung eines dünnen Halbleiter-Chips
EP0865081B1 (de) Verfahren zum Herstellen von elektronischen Elementen
DE102005043550B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE60216182T2 (de) Verfahren zur Herstellung einer gedruckten Leiterplatte
DE102021209439A1 (de) Waferbearbeitungsverfahren
EP3192135B1 (de) Verfahren zum herstellen eines laserchips
DE3721661A1 (de) Verbindungsband
EP1794787B1 (de) Leiterrahmen für ein elektronisches bauelement und verfahren zu dessen herstellung
DE202014102749U1 (de) Klebstofffilm zum Haften auf einem Substrat
DE10339022A1 (de) Halbleitervorrichtung
DE102014216777B4 (de) Verfahren zum herstellen einer mems-vorrichtung und mems-vorrichtung
EP2321858B1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
DE102008060275B4 (de) Verfahren zum Strukturieren eines gebondeten Wafers

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20110718

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee