DE102005022875B4

DE102005022875B4 - Schaltung und Verfahren zur Steuerung des Leistungsverbrauchs in integrierten Schaltungen

Info

Publication number: DE102005022875B4
Application number: DE200510022875
Authority: DE
Inventors: Christian Kranz
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-05-18
Filing date: 2005-05-18
Publication date: 2007-05-31
Anticipated expiration: 2025-05-19
Also published as: DE102005022875A1

Abstract

Schaltungsanordnung zur Steuerung des Leistungsverbrauchs in einem integrierten Schaltkreis (1), mit
– mindestens einem digitalen Rechenschaltkreis (2) des integrierten Schaltkreises (1),
– mindestens einem Prüfschaltkreis (3), welcher Ausgabewerte des digitalen Rechenschaltkreises (2) anhand von Redundanzinformation auf Korrekturbedürftigkeit überprüft, wobei der Prüfschaltkreis (3) ausgelegt ist, als Redundanzinformation ein oder mehrere Prüfbits eines Fehlerkorrekturcodes zu verarbeiten, und
– mindestens einer Auswerteschaltung (9, 11) zum Berechnen einer Stellgröße für eine Versorgungsspannung des integrierten Schaltkreises (1) in Abhängigkeit der Korrekturbedürftigkeit der Ausgabewerte.

Description

Die Erfindung betrifft eine Schaltungsanordnung und ein Verfahren zur Steuerung des Leistungsverbrauchs in einem integrierten Schaltkreis.
Der Leistungsverbrauch ist ein entscheidendes Performance-Kriterium von integrierten Schaltkreisen. Dies gilt sowohl für integrierte Schaltkreise, die für batteriegestützte mobile Applikationen vorgesehen sind, als auch für integrierte Schaltkreise im stationären Einsatz. Beispielsweise müssen sowohl Chips für Mobiltelefone als auch Prozessoren für hochgetaktete Computersysteme eine geforderte Rechenleistung mit möglichst geringer Leistungsaufnahme erzielen. Infolgedessen wird dem Aspekt des "power saving" bei derartigen Systemen eine große Bedeutung zugemessen.

Es sind bereits eine Vielzahl von Ansätzen zur Reduzierung der Verlustleistung in integrierten Schaltkreisen bekannt. Neben Ansätzen, welche durch eine Reduzierung der Taktrate die Verlustleistung vermindern, basieren moderne Ansätze vielfach auf einer Reduzierung der Versorgungsspannung. Die Verminderung der Versorgungsspannung ist eine effiziente Maßnahme zur Verlustleistungseinsparung, da in CMOS-Schaltkreisen der dominierende Beitrag der Leistungs-Dissipation durch die dynamische Leistung (dynamic power) gegeben ist, welche mit dem Quadrat der Versorgungsspannung skaliert.

Parallelisierung und Pipelining sind Techniken, die eine Verringerung der Versorgungsspannung während der Entwurfsphase ermöglichen. Beide Techniken reduzieren die Verzögerungszeit-Anforderungen an kritische Pfade innerhalb des integrierten Schaltkreises und ermöglichen somit eine Absenkung der Versorgungsspannung. Eine weitere Möglichkeit besteht darin, mehrere unterschiedliche Versorgungsspannungen im integrierten Schaltkreis vorzusehen und diese gemäß den Anforderungen der jeweils mit den Versorgungsspannungen betriebenen Module einzustellen. Dadurch kann gezielt eine Leistungseinsparung in bestimmten Modulen erreicht werden. Ferner wurden bereits Open-Loop-Überwachungskonzepte vorgeschlagen, bei welchen die Versorgungsspannung Betriebsmode-abhängig (z.B. gesteuert über eine Look-up Tabelle) oder in Abhängigkeit von einer auf dem Chip durchgeführten Temperaturmessung eingestellt wird.

In jüngster Zeit werden Closed-Loop-Ansätze untersucht, bei welchen die Versorgungsspannung adaptiv über eine Regelschleife eingestellt wird, sodass der integrierte Schaltkreis immer mit der minimal möglichen Versorgungsspannung betrieben wird. Dabei besteht das wesentliche Problem in der Gewinnung der Regelgröße. Da die Absenkung der Versorgungsspannung durch den oder die kritischen Pfade des integrierten Schaltkreises begrenzt wird, muss zur Gewinnung der Regelgröße eine den kritischsten Pfad der digitalen Rechenschaltung entsprechende Schaltungsstruktur entworfen werden, die sich über Prozess-Variationen sowie über Temperaturänderungen identisch mit dem tatsächlichen kritischen Pfad verhält. Eine derartige Referenzschaltung für den kritischen Pfad ist jedoch schwer zu entwerfen, da sich der kritische Pfad in digitalen Schaltkreisen häufig während des Betriebs ändert. Z.B kann der kritische Pfad einer digitalen Schaltung wechseln, wenn Taktfrequenzen umgeschaltet werden. Ferner kann der kritische Pfad im Normalbetriebsmodus (active mode) eines integrierten Schaltkreises ein anderer sein als in einem Zustand mit reduzierter Funktionalität, z.B. dem Bereitschaftszustand (sleep mode). Hinzu kommt, dass es praktisch unmöglich ist, eine Referenzschaltung anzugeben, die sich über Prozess-Variationen sowie über Temperaturänderungen identisch mit dem kritischen Pfad verhält, sodass aus diesem Grund stets ein "Sicherheitszuschlag" bei der Berechnung der Regelgröße einkalkuliert werden muss.

WO 2004/084053 A1 offenbart einen integrierten Schaltkreis mit einem verzögerten Auffangregister und mit einem nicht verzögerten Auffangregister. Die Auffangregister sind vorgesehen, um Datenverluste beim Übergang vom Standby-Modus in einen Betriebsmodus zu minimieren.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung sowie ein Verfahren zur Steuerung des Leistungsverbrauchs in einem integrierten Schaltkreis anzugeben, die bzw. das eine möglichst einfache und genaue adaptive Einstellung der Versorgungsspannung zur Verlustleistungsreduzierung in dem integrierten Schaltkreis ermöglicht. Insbesondere soll die Schaltungsanordnung bzw. das Verfahren einen möglichst geringen zusätzlichen Schaltungsaufwand erfordern und Änderungen des kritischen Pfads in dem digitalen Rechenschaltkreis berücksichtigen.

Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Nach einem ersten Aspekt der Erfindung gemäß Anspruch 1 umfasst die erfindungsgemäße Schaltungsanordnung zur Steuerung des Leistungsverbrauchs in einem integrierten Schaltkreis mindestens einen im integrierten Schaltkreis enthaltenen digitalen Rechenschaltkreis. Ferner umfasst die Schaltungsanordnung einen Prüfschaltkreis, welcher Ausgabewerte des digitalen Rechenschaltkreises anhand von Redundanzinformation auf Korrekturbedürftigkeit überprüft. In Abhängigkeit der Korrekturbedürftigkeit der Ausgabewerte berechnet eine Auswerteschaltung eine Stellgröße für eine Versorgungsspannung des integrierten Schaltkreises.

Die wesentliche Idee besteht also darin, einen Prüfschaltkreis zu nutzen, um festzustellen, ob bzw. in welchem Maß die von dem digitalen Rechenschaltkreis berechneten Ausgabewerte fehlerhaft sind und korrigiert werden müssen, um diese Information dann als Regelgröße für die Einstellung der Versorgungsspannung zu benutzen. Bei ausreichender Versorgungsspannung ist das Timing des digitalen Rechenschaltkreises unkritisch und eine Korrektur der Ausgabewerte mittels des Prüfschaltkreises ist nicht oder nur selten erforderlich. Die Versorgungsspannung kann in diesem Fall soweit reduziert werden, bis erste korrigierbare Ausfälle (d.h. fehlerhaft berechnete Ausgabewerte) auftreten. Bei einem gewissen Grad an Korrekturbedürftigkeit der Ausgabewerte ist die minimal mögliche Versorgungsspannung für den aktuellen Betriebszustand (Temperatur, eingestellte Taktfrequenz, Betriebsmodus, usw.) erreicht. Nimmt die Fehlerrate weiter zu, muss die Versorgungsspannung wieder angehoben werden, bis die Korrekturbedürftigkeit der Ausgabewerte eine akzeptable Grenze unterschritten hat.

Ein wesentlicher Vorteil der Erfindung besteht darin, dass die Regelschleife sämtliche wichtigen Parameter wie Prozess-Variationen bei der Herstellung der Schaltung, Temperatur, verschiedene Betriebsmodi, Taktfrequenzänderungen usw. berücksichtigt, d.h. auch dann, wenn der kritische Pfad der digitalen Rechenschaltung sich ändert, eine leistungsfähige Regelung der Versorgungsspannung ermöglicht. Aus diesem Grund muss bei der Berechnung der Regelgröße kein signifikanter "Sicherheitszuschlag" einkalkuliert werden, d.h. es kann eine genaue Regelung der Versorgungsspannung erreicht werden, sodass sich diese stets am gerade noch vertretbaren Limit befindet.

Ein Vorzug der erfindungsgemäßen Schaltungsanordnung gemäß dem ersten Aspekt der Erfindung besteht darin, dass der erforderliche Hardware-Aufwand für die Regelung vergleichsweise gering gehalten werden kann. Der Grund hierfür besteht darin, dass in Zukunft bei der fortwährenden Verkleinerung der Strukturweiten der Fertigungstechnologien sich die Logik in digitalen Rechenschaltkreisen nicht mehr streng deterministisch verhält, d.h. es treten wegen z.B. Übersprechen und anderer Effekte stets eine gewisse Fehlerrate und damit eine gewisse Korrekturbedürftigkeit berechneter Ausgabewerte auf. Deswegen werden teilweise jetzt schon und vermehrt in integrierten Schaltkreisen zukünftiger Technologien Prüfschaltkreise benötigt, die die Ausgabewerte digitaler Rechenschalt kreise anhand von Redundanzinformation überprüfen und im Fall des Auftretens von Fehlern – soweit möglich – korrigieren. Diese sowieso vorhandene Redundanzinformation wird gemäß dem ersten Aspekt der Erfindung ausgenutzt, um die Feedback-Information für die Steuerung der Versorgungsspannung zur Verfügung zu stellen.

Vorzugsweise umfasst die Schaltungsanordnung eine Gruppe von mehreren digitalen Rechenschaltkreisen, wobei jedem digitalen Rechenschaltkreis ein Prüfschaltkreis zugeordnet ist. In diesem Fall weist die Schaltungsanordnung vorzugsweise eine gemeinsame Auswerteschaltung für diese Gruppe von digitalen Rechenschaltkreisen auf, welche ausgelegt ist, eine Stellgröße für eine gemeinsame Versorgungsspannung für die Gruppe von digitalen Rechenschaltkreisen in Abhängigkeit von den in den zugeordneten Prüfschaltkreisen ermittelten Korrekturbedürftigkeiten der Ausgabewerte der digitalen Rechenschaltkreise zu berechnen. Dies ermöglicht die Überwachung der Versorgungsspannung für mehrere Rechenschaltkreise auf der Basis einer einzigen Regelschleife.

Es wird darauf hingewiesen, dass das erfindungsgemäße Verfahren mit anderen bekannten Verfahren zur adaptiven Skalierung der Versorgungsspannung kombiniert werden kann. Insbesondere kann vorgesehen sein, mehrere auf einem Chip verwendete Versorgungsspannungen gemäß der erfindungsgemäßen Vorgehensweise im Regelschleifenbetrieb zu überwachen und einzustellen. In diesem Fall weist der integrierte Schaltkreis eine Mehrzahl von Versorgungsspannungs-Bereichen auf, die gemäß den vorstehenden Ausführungen vorzugsweise jeweils mehrere digitale Rechenschaltkreise umfassen.

Vorzugsweise ist der digitale Rechenschaltkreis ausgelegt, zusammen mit dem Ausgabewert auch die Redundanzinformation zu erzeugen. Prinzipiell sind jedoch auch Ausgestaltungen denkbar, bei welchen die Redundanzinformation außerhalb des digi tale Rechenschaltkreises (z.B. durch eine Replika-Schaltung des digitalen Rechenschaltkreises) erzeugt wird.

Vorzugsweise ist der Prüfschaltkreis ausgelegt, als Redundanzinformation ein oder mehrere Prüfbits eines Fehlerkorrektur-Codes, insbesondere eines Hamming-Codes, zu verarbeiten. Die von dem digitalen Rechenschaltkreis zusammen mit dem Ausgabewert ausgegebenen Prüfbits ermöglichen die Überprüfung der Integrität (Richtigkeit) des Ausgabewertes und gestatten – je nach Leistungsfähigkeit des eingesetzten Fehlerkorrektur-Codes – eine Korrektur einer oder mehrerer fehlerhafter Bits im Ausgabewert.

Vorzugsweise umfasst die Auswerteschaltung ein Statistikmodul, welches eine statistische Größe ermittelt, welche für die Häufigkeit des Auftretens korrekturbedürftiger Ausgabewerte und/oder den Grad der Korrekturbedürftigkeit der Ausgabewerte des digitalen Rechenschaltkreises charakteristisch ist. Diese statistische Größe kann also sowohl die Häufigkeit fehlerhafter Ausgabewerte wie auch die Fehlerausprägung (z.B. die mittlere Anzahl der fehlerhaften Bits in einem fehlerhaften Ausgabewert) berücksichtigen. Eine solche statistische Größe ermöglicht eine geeignete Überwachung des digitalen Rechenschaltkreises in Bezug auf die Korrekturbedürftigkeit seiner Ausgabewerte unter den gegebenen Bedingungen.

Eine einfache Möglichkeit zur Realisierung der Auswerteschaltung besteht darin, dass diese ein Vergleichsmodul enthält, welches die Stellgröße für die Versorgungsspannung anhand eines Schwellwertvergleichs der statistischen Größe mit einem Schwellwert bestimmt. Neben einer solchen Realisierung der Auswerteschaltung auf der Basis eines Schwellwertvergleichs sind jedoch auch andere Realisierungen von der Erfindung umfasst, bei welchen die Skalierung der Versorgungsspannung in Abhängigkeit von der Korrekturbedürftigkeit der Ausgabewerte (z.B. dargestellt in Form der statistischen Größe) über andere funktionale Zusammenhänge erfolgt.

Im Fall eines Schwellwertvergleichs besteht eine einfache Möglichkeit zur Auswertung der statistischen Größe darin, die Versorgungsspannung zu erhöhen, wenn die mittlere Anzahl von Bitfehlern eines Ausgabewertes einen vorgegebenen ersten Schwellwert übersteigt. Eine Erniedrigung der Versorgungsspannung kann zweckmäßigerweise vorgesehen sein, wenn die mittlere Anzahl von Bitfehlern eines Ausgabewertes unter einen vorgegebenen zweiten Schwellwert, der signifikant niedriger als der erste Schwellwert ist, fällt.

Eine gemäß dem zweiten Aspekt der Erfindung nach Anspruch 16 realisierte Schaltungsanordnung unterscheidet sich von der Schaltungsanordnung nach dem ersten Aspekt der Erfindung im Wesentlichen dadurch, dass die Schaltungsanordnung zusätzlich einen Schaltkreis zur Erzeugung von vorgegebenen Eingabewerten für den digitalen Rechenschaltkreis aufweist, und dass der Prüfschaltkreis die Korrekturbedürftigkeit der Ausgabewerte (nicht auf der Basis von Redundanzinformation, sondern) anhand eines Vergleichs der aus den vorgegebenen Eingabewerten berechneten Ausgabewerte mit den vorbekannten richtigen Ausgabewerten überprüft. Auch diese Schaltungsanordnung nach dem zweiten Aspekt der Erfindung beruht auf der der Erfindung nach dem ersten Aspekt zugrunde liegenden Idee, einen Prüfschaltkreis zu nutzen, um festzustellen, ob bzw. in welchem Maß die von dem digitalen Rechenschaltkreis berechneten Ausgabewerte fehlerhaft sind, um diese Information dann als Regelgröße für die Einstellung der Versorgungsspannung zu benutzen. Die diesbezüglichen obigen Ausführungen zu der Schaltungsanordnung nach dem ersten Aspekt der Erfindung gelten analog. Ein gewisser Nachteil der Schaltungsanordnung nach dem zweiten Aspekt der Erfindung gegenüber der Schaltungsanordnung nach dem ersten Aspekt der Erfindung kann darin gesehen werden, dass der Schaltungsaufwand höher ist und in der Praxis der Vergleich der berechneten Ausgabewerte mit den vorbekannten Ausgabewerten im Rahmen eines zusätzlichen Pro zesses (z.B. Initialisierungsprozess) durchgeführt werden muss.

Hinsichtlich der in den Unteransprüchen angegebenen vorteilhaften Ausgestaltungen der Schaltungsanordnung nach dem zweiten Aspekt der Erfindung wird auf die diesbezüglichen Ausführungen zur Schaltungsanordnung nach dem ersten Aspekt der Erfindung Bezug genommen.

Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen erläutert. In diesen zeigen:
1 eine schematische Darstellung einer erfindungsgemäßen Schaltungsanordnung zur Steuerung der Leistungsaufnahme in einem integrierten Schaltkreis nach dem ersten Aspekt der Erfindung;
2 eine schematische Darstellung einer erfindungsgemäßen Schaltungsanordnung, mit welcher die Versorgungsspannung mehrerer digitaler Rechenschaltkreise über eine gemeinsame Regelschleife geregelt wird; und
3 eine schematische Darstellung einer erfindungsgemäßen Schaltungsanordnung zur Steuerung der Leistungsaufnahme in einem integrierten Schaltkreis nach dem zweiten Aspekt der Erfindung.
Nach 1 umfasst der integrierte Schaltkreis 1 in dem hier dargestellten Beispiel eine digitale Rechenschaltung 2, einen Prüf- und Korrekturschaltkreis 3 und ein Ausgaberegister 4, welches in Form einer Zeile aus Flip-Flops realisiert ist. Die Flip-Flops werden über ein Taktsignal T angesteuert und können in bekannter Weise durch eine sie charakterisierende Rückkoppelschaltung jeden der beiden möglichen binären Ausgangszustände beliebig lang speichern.
Abweichend zur Darstellung in 1 kann der Prüf- und Korrekturschaltkreis 3 auch interner Bestandteil der digitalen Rechenschaltung 2 sein. In diesem Fall wird die digitale Rechenschaltung durch das Bezugszeichen 2' bezeichnet. Die digitale Rechenschaltung 2 ist z.B. in Form einer asynchronen Logikschaltung realisiert.
Die digitale Rechenschaltung 2 berechnet zum Zeitpunkt t = n aus Eingangssignalen, die über einen Eingang 5 der digitalen Rechenschaltung 2 zugeleitet werden, und aus dem Zustand der digitalen Rechenschaltung 2 (welcher durch die Belegung interner Speicher der digitalen Rechenschaltung 2 bestimmt ist) einen Ausgabewert für den Zeitpunkt t = n + 1. Der Ausgabewert weist eine Wortbreite N_W auf. Darüber hinaus erzeugt die digitale Rechenschaltung 2 eine Redundanzinformation, die durch N_R Prüfbits codiert ist.
Die Redundanz-Erzeugung (d.h. die Erzeugung der N_R Prüfbits) findet in dem hier dargestellten Beispiel innerhalb der digitalen Rechenschaltung 2 statt. Sie beruht auf dem bekannten Konzept, die Anzahl der möglichen Bit-Muster, die von der Rechenschaltung 2 erzeugbar sind, von
(Anzahl der Bit-Muster des Ausgabewertes) auf
(Anzahl der Bit-Muster des Ausgabewertes mit hinzugefügter Redundanz) zu erweitern. Der Vektor V deutet die durch (schraffiert dargestellte) Redundanz-Bits erweiterten Bit-Muster an. Von diesen
möglichen Bit-Mustern sind jedoch nur
Bit-Muster zulässige Bit-Muster. Tritt am Ausgang der digitalen Rechenschaltung 2 ein unzulässiges Bit-Muster auf, kann dieses anhand der Redundanzinformation (N_R Prüfbits) festgestellt werden und es kann – anhand der Prüfbits – eine Korrektur der im Ausgabewert aufgetretenen Fehler vorgenommen werden.
Es können in der digitalen Rechenschaltung 2 unterschiedliche Arten von Fehlerkorrektur-Codes eingesetzt werden. Zweckmäßi gerweise umfasst der Fehlerkorrektur-Code so viele Prüfbits, dass neben der Fehlererkennung auch eine leistungsfähige Fehlerkorrektur von mehreren Bits des Ausgabewerts ermöglicht wird. Beispielsweise kann ein Fehlerkorrektur-Code vorgesehen sein, der in den N_W Bits des Ausgabewerts bis zu 5 Bit-Fehler lokalisieren und eine Korrektur derselben ermöglichen kann. Z.B. kann zu diesem Zweck ein Hamming-Code vorgesehen sein.
Der N_W Bits umfassende Ausgabewert und die N_R Prüfbits werden über Datenverbindung 6 und 7 dem Prüf- und Korrekturschaltkreis 3 zugeleitet.
Der Prüf- und Korrekturschaltkreis 3 untersucht in bekannter Weise anhand der Prüfbits, ob in dem Ausgabewert ein Fehler vorliegt. Dies ist genau dann der Fall, wenn es sich bei dem Vektor V um einen nicht zulässigen Vektor handelt. Sofern anhand der Prüfbits gefunden wird, dass der Ausgabewert fehlerhaft ist, wird dieser korrigiert. In an sich bekannter Weise wird zu dem unzulässigen Vektor V in dem Prüf- und Korrekturschaltkreis 3 derjenige Vektor gesucht, der den geringsten Abstand zu dem unzulässigen Vektor V aufweist. Dies ist derjenige Vektor V', dessen N_W Bits des Ausgabewerts (Informations-Bits) den korrigierten (d.h. richtigen) Ausgabewert repräsentieren. Der zulässige Vektor V' wird nun im nächsten Arbeitstakt t = n + 1 in dem Ausgaberegister 4 abgespeichert. Da die N_R Prüfbits dieses korrigierten Ausgabevektors V' nicht mehr benötigt werden, ist es ausreichend, dass das Register 4 (anders als in 1 dargestellt) lediglich N_W Speicherplätze (Flip-Flops) für die Speicherung des Ausgabewerts aufweist.
Das Auffinden eines fehlerhaften Ausgabewerts in dem Prüf- und Korrekturschaltkreis 3 wird über eine Datenverbindung 8 einer Auswerteschaltung 9 mitgeteilt. Die Fehlermitteilung kann neben dem Auftreten eines Fehlerereignisses zusätzlich auch die Fehlerausprägung (z.B. die Anzahl der fehlerhaften Bits des Ausgabewerts) umfassen.
Die Auswerteschaltung 9 führt eine Auswertung der über die Datenverbindung 8 erhaltenen Fehlermitteilungen durch. Sie registriert, wie häufig ein Fehlerereignis stattfindet und vorzugsweise auch, welche Ausprägung die jeweiligen Fehler aufweisen. Beispielsweise kann die Auswerteschaltung 9 über eine bestimmte Integrationszeitdauer die mittlere Anzahl von Bit-Fehlern pro Ausgabewert berechnen. Es sind jedoch auch andere statistische Auswertungen denkbar, welche eine für die Korrekturbedürftigkeit des Ausgabewerts charakteristische Größe erzeugen.
Diese von der Auswerteschaltung 9 ermittelte statistische Größe wird über eine Datenverbindung 10 einer Schaltung 11 zugeleitet, die über eine Steuerdatenverbindung 12 mit einer Schaltung 13 in Verbindung steht, welche die Versorgungsspannung V_DD für die digitale Rechenschaltung 2 erzeugt. Die Schaltung 11 führt eine Bewertung der über die Datenverbindung 10 erhaltenen statistischen Größe durch. Im einfachsten Fall kann die Bewertung der statistischen Größe durch Vergleich mit Schwellwerten erfolgen. Sofern die statistische Größe (im vorliegenden Beispiel die mittlere Anzahl von Bit-Fehlern pro Ausgabewert) unter einem Schwellwert SW1 liegt, steuert die Schaltung 11 die Schaltung 13 zur Erzeugung der Versorgungsspannung V_DD in der Weise an, dass die Versorgungsspannung erniedrigt wird. Durch die Erniedrigung der Versorgungsspannung wird der durch die digitale Rechenschaltung 2 realisierte Pfad zur Berechnung des Ausgabewertes kritischer. Sobald das Timing-Verhalten der digitalen Rechenschaltung 2 kritisch wird, erhöht sich die Fehlerhäufigkeit in den von der Rechenschaltung 2 errechneten Ausgabewerten. Diese Zunahme der Fehlerhäufigkeit bewirkt eine zunehmende Erhöhung der über die Datenverbindung 10 mitgeteilten mittleren Anzahl von Bit-Fehlern im Ausgabewert. Sobald diese mittlere Anzahl von Bit-Fehlern einen zweiten Schwellwert SW2 übersteigt, muss die Versorgungsspannung V_DD wieder erhöht werden, um eine zu hohe Fehlerrate zu vermeiden. Es versteht sich, dass die genannte Regelung mit einer Hysterese durchzuführen ist, sodass ein stabiler Betrieb im Bereich einer gewünschten Korrekturbedürftigkeit des Ausgabewerts erreicht wird. Beispielsweise kann bei einem Fehlerschutz-Code, welcher die Korrektur von bis zu fünf Bit-Fehlern ermöglicht, vorgesehen sein, dass die digitale Rechenschaltung 2 mit einer Versorgungsspannung V_DD versorgt wird, bei welcher im Mittel 2 (korrigierbare) Bit-Fehler im Ausgabewert enthalten sind.
Die Schaltung 13 kann beispielsweise als DC-DC-Wandler realisiert sein. Ein DC-DC-Wandler ermöglicht die Bereitstellung einer Versorgungsspannung steuerbarer Höhe.
Wie bereits erwähnt, wird bei der in 1 dargestellten Schaltung die Redundanz in der digitalen Rechenschaltung 2 miterzeugt. Damit liefert die digitale Rechenschaltung 2 selbst die notwendige Information zur Fehlererkennung und Fehlerkorrektur. Es ist jedoch auch möglich, in der digitalen Rechenschaltung 2 keine Redundanzerzeugung vorzusehen (in diesem Fall umfasst der Ausgabevektor V lediglich die N_W Bits des Ausgabewerts) und zur Redundanzerzeugung eine andere Schaltung, z.B. eine Replika-Schaltung dieser digitalen Rechenschaltung 2, vorzusehen. In diesem in 1 nicht dargestellten Fall würde die Fehlererkennung auf einem Vergleich der von den beiden identischen, digitalen Rechenschaltungen 2 gelieferten Ausgabewerte basieren.
Die in 1 dargestellte schematische Schaltungsanordnung kann in vielerlei Hinsicht modifiziert werden. Beispielsweise ist es möglich, dass eine Mehrzahl von auf dem integrierten Schaltkreis 1 implementierten digitalen Rechenschaltungen 2 (in 2 mit 2.1, 2.2, 2.3 bezeichnet) mit zugeordneten Redundanz-Rechenschaltkreisen 3 (in 2 mit 3.1, 3.2, 3.3 bezeichnet) über einen gemeinsamen Rückkopplungsschaltkreis 9, 11, 13 geregelt werden. In diesem Fall weist die Auswerteschaltung 9 eine Mehrzahl von Eingängen für jeweilige Daten verbindungen 8 auf und berechnet aus den erhaltenen Informationen hinsichtlich der Korrekturbedürftigkeit der Ausgabewerte der einzelnen digitalen Rechenschaltungen 2, 2.1, 2.2, 2.3 eine für die mehreren Rechenschaltungen 2, 2.1, 2.2, 2.3 geltende statistische Größe. Die jeweiligen Ausgaberegister 4 sind in 2 mit den Bezugszeichen 4.1, 4.2, 4.3 gekennzeichnet.
Ferner kann vorgesehen sein, dass in dem integrierten Schaltkreis 1 mehrere Rückkoppelschaltungen 9, 11, 13 implementiert sind, wobei jede Rückkoppelschaltung 9, 11, 13 für ein (1) oder mehrere (2) digitale Rechenschaltungen 2 bzw. 2.1., 2.2, 2.3 vorgesehen sind. In diesem Fall wird das erfindungsgemäße Konzept der Verwendung der Korrekturrate als Regelgröße für die Versorgungsspannung mit dem Konzept der Verwendung mehrerer Bereiche unterschiedlicher Versorgungsspannungen in einem integrierten Schaltkreis 1 kombiniert.
Wie in den 1, 2 dargestellt, können sämtliche Schaltungskomponenten 9, 11, 13 in demselben integrierten Schaltkreis 1 realisiert sein, in welchem die digitalen Rechenschaltungen 2, 2.1, 2.2, 2.3 und die Ausgaberegister 4, 4.1, 4.2, 4.3 ausgebildet sind. Die Auswerteschaltung 9 und/oder die Bewertungsschaltung 11 und/oder die Schaltung 13 zur Erzeugung der geregelten Versorgungsspannung V_DD können prinzipiell jedoch auch Chip-externe Schaltkreise sein.
Ferner muss die digitale Rechenschaltung 2 nicht als festverdrahtete sequentielle Logikschaltung (sogenanntes Schaltwerk) realisiert sein, sondern kann auch als festverdrahtete kombinatorische Logikschaltung (sogenanntes Schaltnetz) realisiert sein. Sequentielle Logikschaltungen verfügen über interne Speicher, sodass die Ausgangswerte der sequentiellen Logikschaltung sowohl von den momentanen Eingangswerten als auch von den vergangenen Eingangswerten abhängen können. Eine kombinatorische Logikschaltung ist demgegenüber eine logische Schaltung, deren Ausgangswerte nur von den am Eingang anlie genden Signalwerten abhängen. Die digitale Rechenschaltung 2 kann ferner in Software, d.h. als eine einen Maschinencode abarbeitende Schaltung, realisiert sein. Der vorzugsweise in Form eines festverdrahteten Logikschaltkreises implementierte Prüf- und Korrekturschaltkreis 3 kann ebenfalls in Software ausgebildet sein.
3 zeigt ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung gemäß dem zweiten Aspekt der vorliegenden Erfindung. Dieselben oder funktionsähnliche Bauelemente werden mit denselben Bezugszeichen wie in 1 bezeichnet. Die in 3 dargestellte Schaltungsanordnung unterscheidet sich von der in 1 dargestellten Schaltungsanordnung im Wesentlichen nur dadurch, dass anstelle einer in der digitalen Rechenschaltung 2 erzeugten Redundanzinformation eine bekannte Information verwendet wird, um die Korrekturbedürftigkeit von Ausgabewerten der digitalen Rechenschaltung 20 zu ermitteln. Zu diesem Zweck weist der integrierte Schaltkreis 1' zusätzlich ein Register 14 auf, in welchem eine Mehrzahl von Test-Eingabewerten gespeichert sind. Die digitale Rechenschaltung 20, vorzugsweise ebenfalls als asynchrone Logikschaltung realisiert, weist im Unterschied zu der digitalen Rechenschaltung 2 keine interne Redundanzerzeugung auf. Infolgedessen bestehen die in 3 durch den Vektor V veranschaulichten Ausgabewerte der digitalen Rechenschaltung 20 allein aus den N_W Bits des Ausgabewerts. Die Ausgabewerte sind bei gegebenen Eingangswerten durch die logische Funktionalität der digitalen Rechenschaltung 20 bestimmt. Diese Ausgabewerte werden direkt dem Ausgaberegister 4 zugeleitet, welches N_W Bit-Speicherplätze (Flip-Flops) umfasst. Gleichzeitig wird der Ausgabewert einem Prüfschaltkreis 3' zugeführt, welcher über einen weiteren Eingang mit einem Register 15 der Wortbreite N_W verbunden ist, in welchem die richtigen Ergebniswerte für die in dem Register 14 abgelegten Test-Eingabewerte abgespeichert sind. Die ausgangsseitig des Prüfschaltkreises 3' angeordneten Schaltungen 9, 11, 13 entspre chen den bereits anhand 1 erläuterten Schaltkreisen mit denselben Bezugszeichen.
Die Schaltkreise 3', 9, 11, 13 bilden eine Rückkoppelschleife zur Einstellung der Versorgungsspannung V_DD, die lediglich in einem bestimmten Fehlerprüfmodus aktiviert wird. In diesem Fehlerprüfmodus werden die in dem Register 14 abgelegten Test-Eingabewerte der Reihe nach der digitalen Rechenschaltung 20 eingegeben. Die von der digitalen Rechenschaltung 20 berechneten Ausgabewerte der Wortbreite N_W werden in dem Prüfschaltkreis 3' mit den bekannten, richtigen Ausgabewerten verglichen, die aus dem Register 15 ausgelesen werden. Bei dem Vergleich kann wie beim ersten Ausführungsbeispiel (1) festgestellt werden, ob ein Fehlerereignis auftritt und, wenn dies der Fall ist, die Fehlerausprägung (Anzahl der fehlerhaften Bits im Ausgabewert) festgestellt werden. Diese Informationen werden über die Datenverbindung 8 ausgegeben. Bezüglich der Funktionsweise der Schaltkreise 9, 11, 13 wird auf die Ausführungen zum ersten Ausführungsbeispiel (1) verwiesen.
Bei diesem Testbetrieb (Fehlerprüfmodus) wird eine Versorgungsspannung V_DD eingestellt, bei welcher die Fehlerhaftigkeit der berechneten Ausgabewerte unter einer gewünschten Grenze liegt. Nach der Beendigung des Testbetriebs wird der digitale Rechenschaltkreis 20 mit der im Testbetrieb ermittelten Versorgungsspannung V_DD weiterbetrieben. Der Testbetrieb kann in geeigneten Zeitabständen, z.B. bei jeder Initialisierung, wiederholt werden.
Die in 2 dargestellte Schaltungsanordnung bestehend aus mehreren digitalen Rechenschaltkreisen 2.1, 2.2, 2.3 mit nachgeschalteten Ausgaberegistern 4.1, 4.2, 4.3 ist in analoger Weise für das zweite Ausführungsbeispiel (3) realisierbar. Zu diesem Zweck muss jeder digitale Rechenschaltkreis 2.1, 2.2, 2.3 (welcher nunmehr in Art des digitalen Rechenschaltkreises 20 realisiert ist) mit einem zusätzlichen Register 14 für die Test-Eingabewerte und einem zusätzlichen Register 15 für die bekannten Ergebniswerte ergänzt werden.
Ferner wird darauf hingewiesen, dass genauso wie beim ersten Ausführungsbeispiel der integrierte Schaltkreis 1' mehrere Bereiche unterschiedlicher Versorgungsspannung aufweisen kann, die jeweils gemäß der in 2 dargestellten Regelschleife separat geregelt werden können. Die Ausführungen zum ersten Ausführungsbeispiel hinsichtlich der unterschiedlichen Implementierungsmöglichkeiten der digitalen Rechenschaltung gelten für das zweite Ausführungsbeispiel (3) analog.

Claims

Schaltungsanordnung zur Steuerung des Leistungsverbrauchs in einem integrierten Schaltkreis (1), mit – mindestens einem digitalen Rechenschaltkreis (2) des integrierten Schaltkreises (1), – mindestens einem Prüfschaltkreis (3), welcher Ausgabewerte des digitalen Rechenschaltkreises (2) anhand von Redundanzinformation auf Korrekturbedürftigkeit überprüft, wobei der Prüfschaltkreis (3) ausgelegt ist, als Redundanzinformation ein oder mehrere Prüfbits eines Fehlerkorrekturcodes zu verarbeiten, und – mindestens einer Auswerteschaltung (9, 11) zum Berechnen einer Stellgröße für eine Versorgungsspannung des integrierten Schaltkreises (1) in Abhängigkeit der Korrekturbedürftigkeit der Ausgabewerte.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass – die Schaltungsanordnung eine Gruppe von mehreren digitalen Rechenschaltkreisen (2, 2.1, 2.2, 2.3) umfasst, wobei jedem digitalen Rechenschaltkreis (2, 2.1, 2.2, 2.3) ein Prüfschaltkreis (3, 3.1, 3.2, 3.3) zugeordnet ist, und – die Schaltungsanordnung eine gemeinsame Auswerteschaltung (9, 11) für diese Gruppe von digitalen Rechenschaltkreisen (2, 2.1, 2.2, 2.3) aufweist, welche ausgelegt ist, eine Stellgröße für eine gemeinsame Versorgungsspannung für die Gruppe von digitalen Rechenschaltkreisen (2, 2.1, 2.2, 2.3) in Abhängigkeit von den in den zugeordneten Prüfschaltkreisen (3, 3.1, 3.2, 3.3) ermittelten Korrekturbedürftigkeiten der Ausgabewerte der digitalen Rechenschaltkreise (2, 2.1, 2.2, 2.3) zu berechnen.
Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass – es sich bei dem digitalen Rechenschaltkreis (2) um eine festverdrahtete, dedizierte Hardware-Schaltung, insbesondere eine sequentielle Logikschaltung, handelt.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass – der Fehlerkorrekturcode ein Hamming-Code ist.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass – der Prüfschaltkreis ausgelegt ist, eine Korrektur von fehlerhaften Ausgabewerten mit Hilfe der Redundanzinformation durchzuführen.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der digitale Rechenschaltkreis (2) ausgelegt, zusammen mit dem Ausgabewert auch die Redundanzinformation zu erzeugen.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass – die Auswerteschaltung (9, 11) ein Statistikmodul (9) enthält, welches eine statistische Größe ermittelt, welche für die Häufigkeit des Auftretens korrekturbedürftiger Ausgabewerte und/oder den Grad der Korrekturbedürftigkeit der Ausgabewerte des digitalen Rechenschaltkreises charakteristisch ist.
Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, dass – die Auswerteschaltung (9, 11) ein Vergleichsmodul (11) enthält, welches die Stellgröße anhand eines Schwellwertver gleiches der statistischen Größe mit einem Schwellwert bestimmt.
Verfahren zur Steuerung des Leistungsverbrauchs in einem mindestens einen digitalen Rechenschaltkreis (2) umfassenden integrierten Schaltkreis (1), mit den Schritten: – Überprüfen der Ausgabewerte des digitalen Rechenschaltkreises (2) in Bezug auf ihre Korrekturbedürftigkeit anhand von Redundanzinformation, wobei die Korrekturbedürftigkeit von Ausgabewerten des digitalen Rechenschaltkreises (2) anhand von einem oder mehreren Prüfbits eines Fehlerkorrekturcodes festgestellt wird; und – Ermitteln einer Stellgröße für eine Versorgungsspannung des integrierten Schaltkreises (1) in Abhängigkeit einer Auswertung der Überprüfungsergebnisse.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass – anhand von jeweiliger Redundanzinformation die Korrekturbedürftigkeiten der Ausgabewerte einer Gruppe aus mehreren digitalen Rechenschaltkreisen (2, 2.1, 2.2, 2.2) überprüft werden, und – eine Stellgröße für eine gemeinsame Versorgungsspannung für die Gruppe aus mehreren digitalen Rechenschaltkreisen (2, 2.1, 2.2, 2.2) in Abhängigkeit von den ermittelten Korrekturbedürftigkeiten der Ausgabewerte der digitalen Rechenschaltkreise (2, 2.1, 2.2, 2.2) dieser Gruppe berechnet wird.
Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass – die Korrekturbedürftigkeit von Ausgabewerten des digitalen Rechenschaltkreises (2) anhand eines Hamming-Codes festgestellt wird.
Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass – zum Ermitteln der Stellgröße für die Versorgungsspannung des integrierten Schaltkreises (1) eine statistische Größe ermittelt wird, welche für die Häufigkeit des Auftretens korrekturbedürftiger Ausgabewerte und/oder den Grad der Korrekturbedürftigkeit der Ausgabewerte des digitalen Rechenschaltkreises (2) charakteristisch ist.
Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass – die Stellgröße anhand eines Vergleichs der statistischen Größe mit einem Schwellwert bestimmt wird.
Verfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass – die Versorgungsspannung erhöht wird, wenn die mittlere Anzahl von Bitfehlern eines Ausgabewertes einen vorgegebenen ersten Schwellwert übersteigt.
Verfahren nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, dass – die Versorgungsspannung erniedrigt wird, wenn die mittlere Anzahl von Bitfehlern eines Ausgabewertes unter einen vorgegebenen zweiten Schwellwert fällt.
Schaltungsanordnung zur Steuerung des Leistungsverbrauchs in einem integrierten Schaltkreis (1'), mit – mindestens einem digitalen Rechenschaltkreis (20) des integrierten Schaltkreises (1'), – einem Schaltkreis (14) zur Erzeugung von vorgegebenen Eingabewerten für den digitalen Rechenschaltkreis (20), – mindestens einem Prüfschaltkreis (3'), welcher aus den vorgegebenen Eingabewerten berechnete Ausgabewerte des digitalen Rechenschaltkreises (20) anhand eines Vergleichs mit vorbekannten richtigen Ausgabewerten auf Korrekturbedürftigkeit überprüft, und – mindestens einer Auswerteschaltung (9, 11) zum Berechnen einer Stellgröße für eine Versorgungsspannung des inte grierten Schaltkreises (1) in Abhängigkeit der Korrekturbedürftigkeit der Ausgabewerte.
Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, dass – die Schaltungsanordnung eine Gruppe von mehreren digitalen Rechenschaltkreisen (20, 2.1, 2.2, 2.2) umfasst, wobei jedem digitalen Rechenschaltkreis (20, 2.1, 2.2, 2.2) ein Prüfschaltkreis (3', 3.1, 3.2, 3.3) zugeordnet ist, und – die Schaltungsanordnung eine gemeinsame Auswerteschaltung (9, 11) für diese Gruppe von digitalen Rechenschaltkreisen (20, 2.1, 2.2, 2.2) aufweist, welche ausgelegt ist, eine Stellgröße für eine gemeinsame Versorgungsspannung für die Gruppe von digitalen Rechenschaltkreisen (20, 2.1, 2.2, 2.2) in Abhängigkeit von den in den zugeordneten Prüfschaltkreisen (3', 3.1, 3.2, 3.3) ermittelten Korrekturbedürftigkeiten der Ausgabewerte der digitalen Rechenschaltkreise (20, 2.1, 2.2, 2.2) zu berechnen.
Schaltungsanordnung nach Anspruch 16 oder 17, dadurch gekennzeichnet, dass – es sich bei dem digitalen Rechenschaltkreis (20) um eine festverdrahtete, dedizierte Hardware-Schaltung, insbesondere eine sequentielle Logikschaltung, handelt.
Schaltungsanordnung nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, dass – die Auswerteschaltung (9, 11) ein Statistikmodul (9) enthält, welches eine statistische Größe ermittelt, welche für die Häufigkeit des Auftretens korrekturbedürftiger Ausgabewerte und/oder den Grad der Korrekturbedürftigkeit der Ausgabewerte des digitalen Rechenschaltkreises charakteristisch ist.
Schaltungsanordnung nach Anspruch 19, dadurch gekennzeichnet, dass – die Auswerteschaltung (9, 11) ein Vergleichsmodul (11) enthält, welches die Stellgröße anhand eines Schwellwertvergleiches der statistischen Größe mit einem Schwellwert bestimmt.
Verfahren zur Steuerung des Leistungsverbrauchs in einem mindestens einen digitalen Rechenschaltkreis (20) umfassenden integrierten Schaltkreis (1'), mit den Schritten: – Erzeugen von vorgegebenen Eingabewerten für den digitalen Rechenschaltkreis (1'); – Überprüfen der aus den vorgegebenen Eingabewerten berechneten Ausgabewerte des digitalen Rechenschaltkreises (20) in Bezug auf ihre Korrekturbedürftigkeit anhand eines Vergleichs mit vorbekannten richtigen Ausgabewerten; und – Ermitteln einer Stellgröße für eine Versorgungsspannung des integrierten Schaltkreises (1') in Abhängigkeit einer Auswertung der Überprüfungsergebnisse.
Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass – anhand von jeweiligen vorbekannten richtigen Ausgabewerten die Korrekturbedürftigkeiten der Ausgabewerte einer Gruppe bestehend aus mehreren digitalen Rechenschaltkreisen (20, 2.1, 2.2, 2.2) überprüft werden, und – eine Stellgröße für eine gemeinsame Versorgungsspannung für die Gruppe aus mehreren digitalen Rechenschaltkreisen (20, 2.1, 2.2, 2.2) in Abhängigkeit von den ermittelten Korrekturbedürftigkeiten der Ausgabewerte der digitalen Rechenschaltkreise (20, 2.1, 2.2, 2.2) dieser Gruppe berechnet wird.
Verfahren nach einem der Ansprüche 20 oder 22, dadurch gekennzeichnet, dass – zum Ermitteln der Stellgröße für die Versorgungsspannung des integrierten Schaltkreises (1') eine statistische Größe ermittelt wird, welche für die Häufigkeit des Auftretens korrekturbedürftiger Ausgabewerte und/oder den Grad der Korrekturbedürftigkeit der Ausgabewerte des digitalen Rechenschaltkreises (20) charakteristisch ist.
Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass – die Stellgröße anhand eines Vergleichs der statistischen Größe mit einem Schwellwert bestimmt wird.
Verfahren nach einem der Ansprüche 21 bis 24, dadurch gekennzeichnet, dass – die Versorgungsspannung erhöht wird, wenn die mittlere Anzahl von Bitfehlern eines Ausgabewertes einen vorgegebenen ersten Schwellwert übersteigt.
Verfahren nach einem der Ansprüche 21 bis 25, dadurch gekennzeichnet, dass – die Versorgungsspannung erniedrigt wird, wenn die mittlere Anzahl von Bitfehlern eines Ausgabewertes unter einen vorgegebenen zweiten Schwellwert fällt.