DE102005005024A1

DE102005005024A1 - Resolver-Anordnung

Info

Publication number: DE102005005024A1
Application number: DE102005005024A
Authority: DE
Inventors: Frank Ohnhäuser; Michael Reinhold; Mikael Badenius
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 2005-02-03
Filing date: 2005-02-03
Publication date: 2006-08-10
Anticipated expiration: 2025-02-04
Also published as: US7196643B2; CN101194424A; WO2006082244A1; CN101194424B; DE102005005024B4; EP1847021A1; DE602006021542D1; US20060170579A1; EP1847021B1

Abstract

Eine Resolver-Anordnung, die preisgünstig ist und trotzdem eine hohe Auflösung und eine hohe Rauschunterdrückung bietet, umfasst einen Trägersignalgenerator und zwei Verarbeitungskanäle, von denen jeder einen analogen Eingang, der mit einer jeweils anderen der Statorspulen verbunden ist, und einen Kanalausgang aufweist. Jeder der Verarbeitungskanäle umfasst einen Sigma-Delta-Modulator mit einem Ausgang, der einen Bitstrom liefert, der ein von einer entsprechenden Statorspule empfangenes analoges Eingangssignal darstellt. Jeder Kanal umfasst auch ein erstes Digitalfilter, das den Bitstrom vom Sigma-Delta-Modulator empfängt und den Bitstrom in digitale Zwischendatenwörter umwandelt. Außerdem hat jeder Kanal einen digitalen Synchrondemodulator, der die digitalen Zwischendatenwörter synchron mit dem Trägersignal demoduliert und demodulierte Datenwörter liefert. Schließlich hat jeder Kanal ein zweites Digitalfilter, das die demodulierten Datenwörter mittelt und Digitalausgabedatenwörter am Kanalausgang liefert, wobei das Trägersignal in den Ausgabedatenwörtern unterdrückt wird.

Description

Die vorliegende Erfindung bezieht sich auf eine Resolver-Anordnung zur Erkennung der Drehposition eines Rotors in Bezug auf einen Stator.

Resolver werden typischerweise in Motorsteuerungen verwendet. Ein Resolver hat drei induktiv gekoppelte Spulen, von denen eine vom Rotor getragen wird und die zwei anderen auf dem Stator gemeinsam um 90° verschoben angeordnet sind. Die Rotorspule bildet mit jeder der Statorspulen einen Transformator mit einem Übertragungskoeffizienten, der von der relativen Drehposition abhängt. Ein sinusförmiges Trägersignal wird an der Rotorspule angelegt, und somit liefern die Statorspulen amplitudenmodulierte Wellensignale mit einer gegenseitigen Phasenverschiebung von 90°, von denen eines Sinuswelle und das andere Kosinuswelle genannt wird. Die Winkelstellung des Rotors erhält man durch Auswertung der Sinus- und Kosinuswellensignale.

Zur Auswertung können die analogen Sinus- und Kosinuswellensignale mit einem A/D-Wandler abgetastet und durch Anwendung einer Arkustangensfunktion digital verarbeitet werden. Verfügbare Lösungen sind jedoch teuer.

Die vorliegende Erfindung stellt eine Resolver-Anordnung bereit, die preiswert ist und trotzdem eine hohe Auflösung und eine hohe Rauschunterdrückung bietet. Konkret umfasst die Resolver-Anordnung der Erfindung einen Trägersignalgenerator und zwei Verarbeitungskanäle, von denen jeder einen analogen Eingang, der mit einer jeweils anderen der Statorspulen verbunden ist, und einen Kanalausgang aufweist, und wobei jeder der Verarbeitungskanäle einen Sigma-Delta-Modulator mit einem Ausgang umfasst, der einen Bitstrom liefert, der ein von einer entsprechenden Statorspule empfangenes analoges Eingangssignal darstellt. Jeder Kanal umfasst auch ein erstes Digitalfilter, das den Bitstrom vom Sigma-Delta-Modulator empfängt und den Bitstrom in digitale Zwischendatenwörter umwandelt. Außerdem hat jeder Kanal einen digitalen Synchrondemodulator, der die digitalen Zwischendatenwörter synchron mit dem Trägersignal demoduliert und demodulierte Datenwörter liefert. Schließlich hat jeder Kanal ein zweites Digitalfilter, das die demodulierten Datenwörter mittelt und Digitalausgabedatenwörter am Kanalausgang liefert, wobei das Trägersignal in den Ausgabedatenwörtern unterdrückt wird. Der Sigma-Delta-Modulator stellt eine hohe Rauschunterdrückung sicher. Die Signalverarbeitung zur Auswertung der Sinus- und Kosinussignale, einschließlich der Demodulation, wird in die digitale Domäne verschoben. Preiswerte Digitalschaltungen können zur Durchführung der erforderlichen Verfahren verwendet werden.

Im bevorzugten Ausführungsbeispiel wird ein im Sigma-Delta-Modulator verwendetes Taktsignal einem Takteingang des Digitalfilters im selben Verarbeitungskanal zugeführt, und jeder Verarbeitungskanal hat eine periodische Gesamtkerbfilterkennlinie. Die Frequenz des Trägersignals wird so gewählt, dass sie in eine Kerbe der Filterkennlinie fällt. Durch Verwendung der inhärenten periodischen Kerbkennlinie und einfaches Einstellen der Frequenz des Trägersignals auf die Frequenz einer Kerbe wird eine hohe Trägersignalunterdrückungsrate ohne weitere selektive Filterung erreicht.

Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die beigefügten Zeichnungen. In den Zeichnungen:
ist 1 ein schematisches Blockdiagramm einer Resolver-Anordnung;
2 ist ein schematisches Blockdiagramm eines Signalverarbeitungskanals in 1;
3 ist ein schematisches Blockdiagramm eines Sigma-Delta-Modulators 2ter Ordnung im Blockdiagramm von 2;
4 ist ein Diagramm, das die Funktion eines Sigma-Delta-Modulators veranschaulicht;
5 ist ein schematisches Blockdiagramm eines digitalen Sinc³-Filters;
6a ist ein Diagramm, das ein sinusförmiges Trägersignal darstellt;
6b ist ein Diagramm, das ein moduliertes Trägersignal, das dem Sinussignal entspricht, darstellt;
6c ist ein Diagramm, das ein Rechteckwellensignal mit der Frequenz eines Trägersignals darstellt;
6d ist ein Diagramm eines demodulierten Sinussignals;
7 ist ein Diagramm, das ein Hüllkurvensignal, das dem demodulierten Sinussignal in 6d entspricht, darstellt; und
8 ist ein Diagramm, das die Gesamtfilterkennlinie eines wie in 2 gezeigten Signalverarbeitungskanals darstellt.
Unter Bezugnahme auf 1 ist die Resolver-Anordnung der vorliegenden Erfindung typischerweise einer Motorsteuerung für einen Elektromotor zugeordnet. Der Elektromotor 10 hat einen Stator mit einer ersten Statorspule 12 und einer zweiten Statorspule 14 und einen Rotor mit einer Rotorspule 16. Die Statorspulen sind gegeneinander um einen Winkel von 90° verschoben. Jede der Statorspulen 12, 14 ist induktiv mit der Rotorspule 16 gekoppelt. Ein sinusförmiges Trägersignal der Frequenz f_C wird an der Rotorspule angelegt. Ein amplitudenmoduliertes Sinussignal Sin wird in der ersten Statorspule 12 induziert, und ein amplitudenmoduliertes Kosinussignal Cin wird in der zweiten Statorspule 14 induziert.
Eine Signalverarbeitungsschaltung 20 umfasst einen ersten Signalverarbeitungskanal, Sinuskanal 22, einen zweiten Signalverarbeitungskanal, Kosinuskanal 24, und einen Trägersignalgenerator 26, der ein Trägersignal der Trägerfrequenz f_C generiert. In einem bevorzugten Ausführungsbeispiel liefert der Trägersignalgenerator 26 ein pulsweitenmoduliertes Rechtecksignal, das ein Sinussignal mit der Trägerfrequenz f_C darstellt. Trägersignalgenerator 26 hat einen Ausgang mit Rotorspule 16 durch ein Tiefpassfilter 28 verbunden. Sinuskanal 22 hat einen analogen Signaleingang mit Statorspule 12 verbunden, um Sinussignal Sin zu empfangen, und Kosinuskanal 24 hat einen analogen Signaleingang mit Statorspule 14 verbunden, um Kosinussignal Cin zu empfangen. Jeder der Sinus- und Kosinuskanäle 22, 24 empfängt auch das Trägersignal vom Signalgenerator 26. Sinuskanal 22 gibt ein digitales Datenwort Sout aus, das das demodulierte Sinuseingangssignal Sin von Statorspule 12 darstellt, und Kosinuskanal 24 gibt ein digitales Datenwort Cout aus, das das demodulierte Sinuseingangssignal Cin von Statorspule 14 darstellt.
2 veranschaulicht die Konfiguration des Sinuskanals 22 in 1, wobei verstanden werden muss, dass die Konfiguration des Kosinuskanals 24 identisch wäre.
Eine erste Stufe im Sinuskanal 22 ist ein Sigma-Delta-Modulator 30 mit einem internen Taktgenerator, einem Eingang, an dem das Sinussignal Sin angelegt wird, einem Datenausgang und einem Taktausgang. Alternativ kann der Sigma-Delta-Modulator 30 ein externes Taktsignal verwenden. Die Datenausgabe vom Sigma-Delta-Modulator stellt einen digitalen Einzel-Nit-Strom dar, der an einem Eingang eines ersten Digitalfilters 32 angelegt wird, der mit einer ersten Überabtastrate OSR1 arbeitet. Im gezeigten Ausführungsbeispiel ist Filter 32 ein Dezimierungsfilter und konkreter ein digitales Sincⁿ-Filter. Ein digitales Sincⁿ-Filter hat eine Übertragungsfunktion, äquivalent zu einer Funktion (x–1·Sin x)n wobei n gleich 1, 2, 3, ...
in der Frequenzdomäne ist. Es ist ein periodisches Kerbfilter, dessen Kerbfrequenzen durch die Überabtastrate des Filters bestimmt werden. Die Ausgabe des Digitalfilters 32 besteht aus digitalen Zwischendatenwörtern bei einer mittleren Datenrate von z.B. 78 bis 300 kSPS (Kiloabtastwerte pro Sekunde) und einer mittleren Auflösung von z.B. 12 bis 14 Bit.
Auf Digitalfilter 32 folgt eine optionale Versatzkorrektionsschaltung 34, die einen möglichen Spannungsversatz erkennt und einen entsprechenden Korrektionsfaktor anwendet.
Die somit versatzkorrigierten Datenwörter werden an einen Eingang eines digitalen Synchrondemodulators 36 angelegt, der auch ein Synchronisierungssignal der Trägerfrequenz f_C empfängt. Nach der Demodulation werden die digitalen Datenwörter an einem Eingang eines weiteren digitalen Dezimierungsfilters 38 angelegt, der mit einer zweiten Überabtastrate OSR 2 arbeitet, die typischerweise niedriger als die erste Überabtastrate OSR 1 ist. Die Ausgabe Sout des Digitalfilters 38 besteht aus digitalen Datenwörtern, die das Sinussignal darstellen, d.h. die Hüllkurve des demodulierten Signals Sin. Auf Grund der Gesamtfilterkennlinie des Sinuskanals 22 wird die Trägerfrequenz f_C in der digitalen Ausgabe Sout unterdrückt. Natürlich wird die Trägerfrequenz f_C in der digitalen Ausgabe Cout des Kosinuskanals 24 ebenso unterdrückt.
Unter Bezugnahme auf 3 besteht ein Sigma-Delta-Modulator zweiter Ordnung aus einem ersten Addierer mit einem positiven Analogeingang x(t), einem ersten Integrator 42, der mit einem Ausgang x2 des Addierers 40 verbunden ist, einem zweiten Addierer 44 mit einem positiven Eingang, der mit dem Ausgang des Integrators 42 verbunden ist, und einem Ausgang x3, der mit einem Eingang eines zweiten Integrators 46 verbunden ist, einem Komparator 48 mit einem ersten Eingang, der mit Ausgang x4 des Integrators 46 verbunden ist, und einem D/A-Wandler 50, der einen Eingang mit dem Ausgang DATAout des Komparators 48 verbunden hat, und der einen Ausgang mit den negativen Eingängen der Addierer 40 und 44 verbunden hat. Ein zweiter Eingang des Komparators 48 ist mit einer Referenzspannungsquelle verbunden, und ein Taktsignal mit einer Taktfrequenz f_CLK wird an einem Takteingang des Komparators 48 angelegt. Somit führt der Komparator 48 eine A/D-Umwandlung durch. Wie wohl bekannt ist, wandelt der Sigma-Delta-Modulator ein analoges Eingangssignal, wie z.B. x(t) in einen digitalen Einzelbit-Datenstrom um, wie in 4 veranschaulicht.
Das in 5 gezeigte Digitalfilter ist ein Dezimierungsfilter 3ter Ordnung mit drei kaskadierten Akkumulatoren z1, z2, z3, die mit einer Frequenz F_S getaktet sind, und drei kaskadierten Differentiatoren z4, z5, z6, die mit einer niedrigeren Frequenz F_D getaktet sind, und einem dazwischen liegenden Schalter, der mit Frequenz F_D betrieben wird. Wie wohl bekannt ist, wandelt ein solches Filter einen 1-Bit-Datenstrom x mit hoher Abtastrate in einen Mehrbit-Datenstrom y mit höherer Auflösung und einer niedrigeren Abtastrate um.
Im Betrieb wird ein wie in 6a dargestelltes sinusförmiges Trägersignal an der Rotorspule 16 angelegt. In einem spezifischen Ausführungsbeispiel hat das Trägersignal eine Frequenz von 10 kHz. Auf Grund der Bewegung des Rotors werden wie in 6b gezeigte modulierte Signale in Statorspulen 12, 14 induziert. In jedem der Sinus- und Kosinuskanäle wird das modulierte Signal vom Sigma-Delta-Modulator 30 in einen 1-Bit-Datenstrom umgewandelt. Der 1-Bit-Datenstrom wird durch Digitalfilter 32 gefiltert und dadurch in einen Mehrbit-Datenstrom mit niedrigerer Abtastrate und höherer Auflösung umgewandelt. In einem spezifischen Ausführungsbeispiel beträgt die Taktfrequenz des Sigma-Delta-Modulators 10,24 MHz, und die Überabtastrate des Digitalfilters 32 beträgt 128. Der Mehrbit-Datenstrom wird optional um erkannte Versatzfehler berichtigt und dann an Synchrondemodulator 36 angelegt. Ein wie in 6c gezeigtes Synchronisierungssignal wird ebenfalls am Demodulator 36 angelegt. 6d veranschaulicht das resultierende demodulierte Signal in der Frequenzdomäne. Es sollte jedoch klar sein, dass Demodulator 36 eigentlich mit digitalen Abtastwerten betrieben wird, d.h. Multi-Bit-Datenwörter, die sich nach der Sigma-Delta-Modulation und der nachfolgenden Dezimierung im Digitalfilter 32 ergeben. In einem Ausführungsbeispiel mit einer Datenrate von 10,24 MHz am Ausgang des Sigma-Delta-Modulators wird die Datenrate in einen Zwischendatenstrom mit einem Pegel von 80 kSPS und einer Auflösung von 12 bis 14 Bit dezimiert. Im zweiten Digitalfilter 38 werden die Abtastwerte des Zwischendatenstroms in einen weiteren dezimierten Datenstrom und höhere Auflösung gemittelt. Im spezifischen Ausführungsbeispiel beträgt die Überabtastrate des Digitalfilters 38 32, woraus sich eine Datenrate von 2,5 kSPS mit einer Auflösung von mehr als 14 Bit ergibt. Der resultierende Datenstrom stellt ein wie in 7 gezeigtes Hüllkurvensignal dar.
Mit den Parametern des spezifischen Ausführungsbeispiels hat die Gesamtübertragungsfunktion jedes Signalverarbeitungskanals 22 bzw. 24 eine periodische Kerbkennlinie, wie aus 8 ersichtlich ist. Man kann sehen, dass die Frequenz des Trägersignals in eine Kerbe des Filters fällt, so dass die Trägerfrequenz im resultierenden Datenstrom effektiv unterdrückt wird.
Obwohl Digitalfilter 32 als Sinc-Filter dritter Ordnung offenbart wurde, sollte verstanden werden, dass andere Filterarten auch geeignet wären. In einem Ausführungsbeispiel, bei dem eine Dualfilteranordnung in einem CMOS-Bauteil integriert ist, sind die Filteranordnungen vorzugsweise sowohl im Hinblick auf die Ordnung der Filterfunktion als auch im Hinblick auf die Überabtastrate konfigurierbar. Die Überabtastrate des ersten Digitalfilters 32 kann zwischen 4 und 256 liegen, und die des zweiten Digitalfilters 38 zwischen 4 und 256. Ein Integrator stellt ein Beispiel einer geeigneten Filterfunktion für Filter 38 dar. Ein geeigneter Bereich für das Taktsignal f_CLK ist 10 bis 16 MHz. Mit diesen Parametern würde die Trägerfrequenz f_C in einem Bereich von 10 bis 20 kHz verlaufen, was typische Werte für eine Resolver-Anwendung darstellt.
Es sollte klar sein, dass die resultierenden Datenströme jeder der Sinus- und Kosinuskanäle digitalen Signalprozessoren für die Kalkulation des Drehwinkels aus den digitalen Abtastwerten unter Anwendung der Arkustangensfunktion, wie wohl bekannt ist, zugeführt werden.

Claims

Resolver-Anordnung zur Erkennung der Drehposition eines Rotors in Bezug auf einen Stator, bei dem der Rotor eine Rotorspule trägt und der Stator ein Paar gegeneinander um 90° verschobener Statorspulen aufweist, und bei dem ein Trägersignal an der Rotorspule angelegt wird, wobei die Anordnung einen Trägersignalgenerator und zwei Verarbeitungskanäle umfasst, von denen jeder einen analogen Eingang, der mit einer jeweils anderen der Statorspulen verbunden ist, und einen Kanalausgang aufweist; wobei jeder der Verarbeitungskanäle Folgendes umfasst: – einen Sigma-Delta-Modulator mit einem Ausgang, der einen Bitstrom liefert, der ein von einer entsprechenden Statorspule empfangenes analoges Eingangssignal darstellt; – ein erstes Digitalfilter, das den Bitstrom vom Sigma-Delta-Modulator empfängt und den Bitstrom in digitale Zwischendatenwörter umwandelt; – einen digitalen Synchrondemodulator, der die digitalen Zwischendatenwörter synchron mit dem Trägersignal demoduliert und demodulierte Datenwörter liefert: – und ein zweites Digitalfilter, das die demodulierten Datenwörter mittelt und Digitalausgabedatenwörter am Kanalausgang liefert, wobei das Trägersignal in den Ausgabedatenwörtern unterdrückt wird.
Resolver-Anordnung gemäß Anspruch 1, bei der ein im Sigma-Delta-Modulator verwendetes Taktsignal an einen Takteingang des Digitalfilters in demselben Verarbeitungskanal angelegt wird.
Resolver-Anordnung gemäß Anspruch 1 oder Anspruch 2, bei der jeder Verarbeitungskanal eine periodische Gesamtkerbfilterkennlinie hat und die Frequenz des Trägersignals so gewählt wird, dass sie in eine Kerbe fällt.
Resolver-Anordnung gemäß einem der Ansprüche 1 bis 3, bei der das Digitalfilter ein Sincⁿ-Filter und der Sigma-Delta-Modulator der Ordnung (n – 1) ist.
Resolver-Anordnung gemäß Anspruch 4, bei dem n = 3.
Resolver-Anordnung gemäß einem der Ansprüche 1 bis 5, bei der der Trägersignalgenerator ein pulsdauermoduliertes Signal liefert, das ein Sinussignal darstellt, und dafür geeignet ist, an der Rotorspule durch ein Tiefpassfilter angelegt zu werden.
Resolver-Anordnung gemäß einem der Ansprüche 1 bis 6, bei der jeder Verarbeitungskanal Mittel zum Erkennen eines Versatzes im entsprechenden analogen Eingangssignal und Korrektionsmittel zur Korrektion der digitalen Zwischendatenwörter zur Kompensation eines erkannten Versatzes hat.
Resolver-Anordnung gemäß einem der Ansprüche 2 bis 7, bei der das erste Digitalfilter mit einer ersten Überabtastrate arbeitet, das zweite Digitalfilter mit einer zweiten Überabtastrate arbeitet und die digitalen Ausgabedatenwörter mit einer Datenrate geliefert werden, die gleich der Frequenz des Taktsignals geteilt durch das Produkt aus erster und zweiter Überabtastrate ist.
Resolver-Anordnung gemäß Anspruch 8, bei der die erste Überabtastrate zwischen 4 und 256 gewählt wird, vorzugsweise 128, die Frequenz des Taktsignals zwischen 10 und 16 MHz gewählt wird, und die zweite Überabtastrate zwischen 4 und 256 gewählt wird, vorzugsweise 32.
Resolver-Anordnung gemäß einem der Ansprüche 1 bis 9, bei der das zweite Digitalfilter ein digitaler Integrator ist.
Resolver-Anordnung gemäß einem der Ansprüche 1 bis 10, bei der das erste und das zweite Digitalfilter beider Verarbeitungskanäle alle in einem CMOS-Bauteil integriert sind.
Resolver-Anordnung gemäß einem der Ansprüche 1 bis 11, bei der die Digitalfilter sowohl im Hinblick auf die Ordnung der Filterfunktion als auch im Hinblick auf die Überabtastrate konfigurierbar sind.