DE102004059643A1

DE102004059643A1 - Gateansteuerschaltung für einen Leistungstransistor mit isoliertem Gate

Info

Publication number: DE102004059643A1
Application number: DE102004059643A
Authority: DE
Inventors: Rainald Sander
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2004-12-10
Filing date: 2004-12-10
Publication date: 2006-06-22
Anticipated expiration: 2024-12-11
Also published as: DE102004059643B4; US7339393B2; US20060164117A1

Abstract

Die Erfindung betrifft eine Gateansteuerschaltung für einen und in Kombination mit einem Leistungstransistor (M) mit isoliertem Gate, die mit dessen Gateanschluss (G) zur Zufuhr eines Gateansteuersignals verbunden und mit dem Leistungs-Transistor (M) im selben Chipgehäuse (10) vereinigt ist, wobei die Ansteuerschaltung (1; 1a; 11) zur Durchführung eines zur Prüfung der Qualität des Gateoxids (GOX) des Leistungstransistors (M) angepassten Testmodus eingerichtet ist.

Description

Die Erfindung betrifft eine Gateansteuerschaltung für einen und in Kombination mit einem Leistungstransistor mit isoliertem Gate gemäß dem Oberbegriff des Patentanspruchs 1.

Bei Leistungstransistoren, z.B. MOS-Transistoren oder IGBTs, die eine große Flächenausdehnung haben, ist es wichtig, die Qualität des Gateoxids explizit im Produkt zu testen. Dazu gibt es im Frontend- und Backend-Prozess der Halbleiterfabrikation entsprechende Gate-Stresstests, um dieses Oxid qualitativ abzusichern. Bei integrierten Schaltungen, die einen Leistungstransistor, z.B. einen Leistungs-MOS-Transistor beinhalten, ist die Testbarkeit schwieriger. Zur Durchführung des Qualitätstests des Gateoxids ist bei monolithischen Chips ein entsprechendes Kontaktpad nach außen geführt, um den Gate-Stresstest im Frontendprozess durchzuführen. Im Backendprozess ist kein Test mehr nötig, da bei der Montage das Gateoxid nicht mehr geschädigt werden kann, da kein direkter elektrischer Zugriff zum Gateoxid mehr möglich ist.

Falls jedoch die Ansteuerlogik und der Leistungstransistor in voneinander getrennten Chips (dies) in einem gemeinsamen Gehäuse verbaut sind, ist die Situation anders. Im Frontendprozess können die separaten Chips auf bekannte Weise getestet werden, speziell der Leistungstransistor und die Qualität seines Gateoxids. Im Backendprozess werden diese Chips getrennt verarbeitet und mit elektrischen Verbindungen untereinander und zum Leadframe versehen. Bei der Verarbeitung kann es nun aber zu Schädigungen des Gateoxids des Leistungstransistors kommen, z.B. durch elektrische Entladungen oder bei schlecht geerdeten Maschinen, welche während der Verarbeitung direkten elektrischen Kontakt zum Gateoxid haben. Das gesamte Gebilde wird nun mit Pressmasse umgeben, und dann ist das Gateoxid des Leistungstransistors nicht mehr direkt von außen zugänglich. Ist dieses Gateoxid des großen Leistungstransistors nun bei der Verarbeitung im Backendprozess geschädigt worden, ist kein direkter Qualitätstest des Gateoxids mehr möglich, da das Gate selbst nicht mehr elektrisch zugänglich ist. Hier sind dann nur noch indirekte Tests möglich. Ist das Gateoxid geschädigt worden, so ist das Gate zur Sourceelektrode und Drainelektrode bzw. zur Kollektor- und Emitterelektrode nicht mehr isoliert, sondern es besteht eine elektrische Verbindung über dem Oxid.

Im Backendprozess stehen prinzipiell mehrere Testmodi zur Verfügung, die in der Lage sind, die Schädigung des Oxids zu erfassen. Dazu zählt die Messung der Auf- und Entladezeiten des Leistungstransistors, die durch die Schädigung des Oxids beeinflusst werden. Diese Tests haben aber den Nachteil, dass sie nur grobe Gateoxidfehler mit hohem Fehlerstrom detektieren können, da sie nicht empfindlich genug sind, um kleine Vorschädigungen des Gateoxids mit kleinem Fehlerstrom zu erkennen. Im Langzeitbetrieb können derartige kleine Schädigungen des Gateoxids zu unkontrollierbaren Ausfällen des Leistungstransistors führen.

Es ist somit Aufgabe der Erfindung, eine gattungsgemäße Gateansteuerschaltung anzugeben, die es ermöglicht, solche Vorschädigungen des Gateoxids frühzeitig zu erkennen.

Die Aufgabe wird anspruchsgemäß gelöst.

Dazu ist erfindungsgemäß die Ansteuerschaltung zur Durchführung eines zur Prüfung der Qualität des Gateoxids des Leistungstransistors angepassten Testmodus eingerichtet.

Gemäß einem ersten Ausführungsbeispiel der Erfindung weist die Gateansteuerschaltung einen ersten Schalter zur Aufschal tung eines Testspannungsimpulses während einer bestimmten Zeitdauer auf den Gateanschluss des Leistungstransistors auf, wobei die Spannungsamplitude des Testspannungsimpulses gegenüber der Amplitude eines im Normalbetrieb des Leistungstransistors angelegten Gatespannungsimpulses erhöht ist. Mit dieser Maßnahme ist die Gateansteuerschaltung zur Durchführung eines Gate-Stresstests am Gate des Leistungstransistors eingerichtet, indem sie für eine bestimmte Zeitdauer einen erhöhten Spannungsimpuls an das Gate anlegt. Bevorzugt weist diese dem ersten Ausführungsbeispiel entsprechende Gateansteuerschaltung einen internen Impulsgenerator zur Erzeugung des Testspannungsimpulses und Mittel zur Aktivierung des ersten Schalters sowie des Impulsgenerators im Testmodus auf ein von außen angelegtes Testmodussignal auf.

Gemäß einem zweiten Ausführungsbeispiel kann die Gateansteuerschaltung einen nach außerhalb des Chipgehäuses führenden Testimpulsanschluss für die Zufuhr des Testspannungsimpulses von einem außerhalb des gemeinsamen Chipgehäuses vorgesehenen Impulsgenerator aufweisen. Gemäß diesem zweiten Ausführungsbeispiel weist die Gateansteuerschaltung auch Mittel zur Aktivierung des ersten Schalters im Testmodus auf ein von außen angelegtes Testmodussignal hin auf. Im Vergleich mit dem ersten Ausführungsbeispiel wird somit der Spannungsimpuls im Testmodus über ein externes Beinchen von außen zugeführt und durch die Aktivierung des ersten Schalters auf das Gate aufgeschaltet. Damit ist die Flexibilität des zweiten Ausführungsbeispiels im Vergleich mit dem ersten Ausführungsbeispiel erhöht.

Sowohl bei dem ersten als auch bei dem zweiten Ausführungsbeispiel kann vorgesehen sein, dass der Testspannungsimpuls in einer Impulsfolge mit jeweils veränderbar Impulsspannungsamplitude zugeführt wird. Da im Falle eines geschädigten Gateoxids, z.B. bei einem Leistungs-MOS-Transistor die Gate-Drain-Kapazität C_GD und/oder die Gate-Source-Kapazität C_GS des Leistungstransistors verändert sind, lässt sich diese Veränderung im Testmodus z.B. durch eine Messung des Drain-Source-Stroms I_DS des Leistungstransistors erkennen.

Ein drittes Ausführungsbeispiel nutzt die Möglichkeit, die Ausgangsimpedanz der Gateansteuerschaltung so zu verändern, dass die Sensitivität zur Erfassung einer Vorschädigung des Gateoxids wesentlich erhöht ist. Dieses Prinzip beruht auf der Tatsache, dass ein vorgeschädigtes Gateoxid des Leistungstransistors einen Leckstrom besitzt. Wählt man in der Gateansteuerschaltung einen möglichst kleinen Strom zum Auf- und/oder Entladen des Gates, so ist ein kleinerer Oxidfehlerstrom vom Gate zum Source oder Gate zum Drain (Gate zum Kollektor oder Gate zum Emitter) feststellbar. Dazu ist in der Gateansteuerschaltung ein Testbetrieb implementiert, der die Auf- und/oder Entladeströme am Gate reduziert.

Entsprechend diesem Prinzip weist bei dem dritten Ausführungsbeispiel die Gateansteuerschaltung einen ersten Schalter und einen zweiten Schalter, eine mit dem ersten Schalter einschaltbare erste veränderbare Stromquelle, die mit dem Gateanschluss zur Lieferung eines Einschaltstroms mit einstellbar kleiner Stromstärke verbunden ist und eine mit dem zweiten Schalter einschaltbare zweite veränderbare Stromquelle, die ebenfalls mit dem Gateanschluss zur Lieferung eines Ausschaltstroms mit einstellbar kleiner Stromstärke verbunden ist, Mittel zur Aktivierung jeweils des ersten und zweiten Schalters sowie Mittel auf, die jeweils zur Einstellung der Stromstärken des von der ersten veränderbaren Stromquelle gelieferten Einschaltstroms und des von der zweiten veränderbaren Stromquelle gelieferten Ausschaltstroms vorgesehen sind. Dabei stellen die die Stromstärke einstellenden Mittel der dem dritten Ausführungsbeispiel entsprechenden Gateansteuerschaltung die Stromstärke des von der ersten veränderbaren Stromstärke gelieferten Einschaltstroms und die Stromstärke des von der zweiten veränderbaren Stromquelle gelieferten Ausschaltstroms im Testmodus viel kleiner ein als die Stromstärken jeweils eines Ein- und Ausschaltstroms im Normalbetrieb des Leistungstransistors. Somit dient zum Einschalten des Leistungstransistors die erste veränderbare Stromquelle, die über den ersten Schalter zugeschaltet wird. Zu Testzwecken ist der Einschaltstrom, der von der ersten veränderbaren Stromquelle geliefert wird, drastisch reduziert. Ist die intrinsische Kapazität von Gate zu Source (Emitter) des Leistungstransistors vorgeschädigt, so wird die Einschaltzeit deutlich erhöht oder bei Vorschädigung der Gate-Drain-Kapazität deutlich erniedrigt.

In ähnlicher Weise ist die Stromstärke der zum Ausschalten des Leistungstransistors dienenden zweiten veränderbaren Stromquelle stark reduziert, wodurch sich die Ausschaltzeit des Leistungstransistors, wenn dessen Gate-Source-Kapazität vorgeschädigt ist, deutlich verringert bzw., wenn dessen Gate-Drain-Kapazität vorgeschädigt ist, deutlich erhöht.

Somit lässt sich mit einem derart reduzierten Einschalt- bzw. Ausschaltstroms eine Vorschädigung des Gateoxids über die Veränderung der Schaltzeiten des Leistungstransistors frühzeitig erkennen.

Bei dem dritten Ausführungsbeispiel aktivieren bevorzugt die Schalteraktivierungsmittel im Testmodus den ersten Schalter und/oder den zweiten Schalter auf ein von außen angelegtes Testmodussignal.

Weiterhin können im Testmodus die Schalteraktivierungsmittel den ersten Schalter und nach einer bestimmten Zeit den zweiten Schalter auf ein der Gateansteuerschaltung von außen angelegtes Testmodussignal aktivieren.

Wie schon erwähnt, können die Gateansteuerschaltung und der Leistungstransistor jeweils in voneinander getrennten Halb leiterchips integriert und im gemeinsamen Chipgehäuse miteinander verbunden sein. Alternativ können die Gateansteuerschaltung und der Leistungstransistor auch in einem gemeinsamen Halbleiterchip (die) integriert sein.

Es ist zu bemerken, dass die erfindungsgemäße Gateansteuerschaltung gemäß den drei Ausführungsbeispielen sowohl in so genannten "Low-Side"-Anwendungen als auch in so genannten "High-Side"-Anwendungen realisierbar ist und auch in Kombination mit NMOS-Leistungstransistoren als auch mit PMOS-Leistungstransistoren sowie auch in Kombination mit IGBTs verwendet werden kann.

Durch die Integration eines speziellen Testmodus in eine erfindungsgemäße Gateansteuerschaltung, die für einen und in Kombination mit einem Leistungstransistor mit isoliertem Gate eingerichtet ist, kann somit die Qualität des Gateoxids separat getestet werden. Dieser Testmodus kann im Backendprozess aktiviert werden, so dass es möglich ist, Vorschädigungen des Gateoxids frühzeitig zu erkennen.

Die obigen und weitere vorteilhafte Merkmale der Erfindung werden in Einzelheiten in der nachstehenden Beschreibung bezogen auf die Zeichnung näher erläutert. Die Zeichnungsfiguren zeigen im Einzelnen:
1 schematisch ein erstes Ausführungsbeispiel einer erfindungsgemäßen Gateansteuerschaltung, die zur Durchführung eines zur Prüfung der Qualität des Gateoxids des verbundenen Leistungstransistors angepassten Testmodus eingerichtet ist;
1A schematisch ein zweites Ausführungsbeispiel einer erfindungsgemäßen Gateansteuerschaltung, die eine Variante des in 1 gezeigten ersten Ausführungsbeispiels darstellt, und
2 schematisch ein drittes Ausführungsbeispiel einer erfindungsgemäßen Gateansteuerschaltung.
Vorab ist zu bemerken, dass, obwohl sich die Zeichnungsfiguren und die nachstehende Beschreibung der Ausführungsbeispiele auf die Verwendung einer erfindungsgemäßen Gateansteuerschaltung in Verbindung mit einem Leistungs-MOS-Transistor richtet, dieselben oder äquivalente Ausführungsbeispiele auch für einen Leistungs-IGBT verwendbar sind.
Gemäß 1, die schematisch ein erstes Ausführungsbeispiel einer erfindungsgemäßen Gateansteuerschaltung 1 in Kombination mit einem und für einen Leistungs-MOS-Transistor M zeigt, ist die erfindungsgemäß eingerichtete Gateansteuerschaltung in einem ersten Chip 1 (die) und der damit verbundene Leistungs-MOS-Transistor M in einem davon separaten zweiten Chip 2 (die) integriert. Beide Chips 1 und 2 sind in einem gemeinsamen Chipgehäuse 10 untergebracht.
Erfindungsgemäß ist die Gateansteuerschaltung 1 zur Durchführung eines zur Prüfung der Qualität des Gateoxids GOX des Leistungs-MOS-Transistors M angepassten Testmodus eingerichtet und weist dazu eine von außerhalb des Chips 1 aktivierbare Treiberschaltung 4 und eine interne Impulsgeneratorschaltung 5 sowie einen von der Treiberschaltung 4 aktivierbaren Schalter S1 zur Aufschaltung eines von der Impulsgeneratorschaltung 5 erzeugten Testimpulses auf das Gate G des Leistungs-MOS-Transistors M auf. Ferner erhält die Gateansteuerschaltung 1 an einem Anschluss von außerhalb des Chips 1 ein Testmodussignal TEST zur Aktivierung des internen Testmodus und des Schalters S1 und außerdem an einem weiteren Eingangsanschluss ein übliches Eingangssignal E. Auf ein der Treiberschaltung 4 angelegtes Testmodussignal TEST aktiviert diese den Impulsgenerator 5 zur Erzeugung eines Testimpulses P_TEST, dessen Amplitude gegenüber einem "normalen" Ansteuerimpuls erhöht ist, und dieser Testimpuls P_TEST wird durch den geschlossenen Schalter S1 dem Gateanschluss des Leistungs-MOS-Transistors M zugeführt.
Ein geschädigtes Gateoxid GOX des Leistungs-MOS-Transistors M wirkt sich in einer Veränderung der Gate-Drain-Kapazität C_GD zwischen der Gateelektrode G und der Drainelektrode D und/oder in einer Veränderung der Gate-Source-Kapazität C_GS zwischen der Gateelektrode G und der Sourceelektrode S des Leistungs-MOS-Transistors M aus. Das heißt, dass bei einer Schädigung des Gateoxids GOX das Gate nicht mehr zur Sourceelektrode und Drainelektrode isoliert ist sondern eine elektrische Verbindung über dem Oxid besteht. Somit kann ein geschädigtes Gateoxid GOX des Leistungs-MOS-Transistors z.B. durch eine Messung des Drain-Source-Stroms I_DS mittels einer über eine Anschlussklemme O mit dem Drain D (oder, nicht gezeigt mit der Source S) verbundenen Messeinrichtung 3 während des von der erfindungsgemäßen Gateansteuerschaltung 1 ausgeführten Testmodus erfasst werden.
1A zeigt schematisch ein mehr Flexibilität aufweisendes zweites Ausführungsbeispiel einer erfindungsgemäßen Gateansteuerschaltung 1a, bei der der für den Gate-Stresstest dienende in seiner Amplitude erhöhte Spannungsimpuls P_TEST über einen externen Anschluss IMP von außerhalb zugeführt wird. Über die aktivierbare Treiberschaltung 4a erfolgt dann die Zuschaltung des Testimpulses P_TEST über den Schalter S1.
Die sonstigen Details und die Funktionsweise des in 1A gezeigten zweiten Ausführungsbeispiels sind identisch mit denen des ersten Ausführungsbeispiels von 1 und werden deshalb nicht gesondert erläutert.
Bei dem in 2 schematisch dargestellten dritten Ausführungsbeispiel einer erfindungsgemäßen Gateansteuerschaltung 11 wird deren Ausgangsimpedanz so verändert, dass die Sensitivität zur Erfassung einer Vorschädigung des Gateoxids GOX am Gate G des Leistungs-MOS-Transistors M wesentlich erhöht ist. Die in 2 gezeigte Gateansteuerschaltung 11 enthält dazu einen von einer Treiberschaltung 14 aktivierbaren ersten Schalter S2 und einen von der Treiberschaltung 14 aktivierbaren zweiten Schalter S3, eine mit dem ersten Schalter S2 einschaltbare erste veränderbare Stromquelle 15, die mit dem Gateanschluss G zur Lieferung eines Einschaltstroms I_on verbunden ist, und eine mit dem zweiten Schalter S3 einschaltbare zweite veränderbare Stromquelle 16, die ebenfalls mit dem Gateanschluss G zur Lieferung eines Ausschaltstroms I_off mit einstellbarer Stromstärke verbunden ist.
Ferner weist die Gateansteuerschaltung 11 (nicht gezeigte) Mittel jeweils zur Einstellung der Stromstärken des von der ersten veränderbaren Stromquelle 15 gelieferten Einschaltstroms I_on und des von der zweiten veränderbaren Stromquelle 16 gelieferten Ausschaltstroms I_off auf. Wird von der ersten veränderbaren Stromquelle 15 und/oder von der zweiten veränderbaren Stromquelle 16 während des durch das Testmodussignal TEST in der Gateansteuerschaltung 11 aktivierten Testmodus ein möglichst kleiner Strom zum Auf- und Entladen des Gates G des Leistungs-MOS-Transistors M erzeugt, so ist ein kleinerer Oxidfehlerstrom vom Gate G zur Sourceelektrode S oder vom Gate G zur Drainelektrode D feststellbar. Somit werden während des Testmodus die Stromstärke 11 des von der ersten veränderbaren Stromquelle 15 erzeugten Einschaltstroms I_on und des von der zweiten veränderbaren Stromquelle 16 erzeugten Ausschaltstroms I_off drastisch reduziert. Ist die intrinsische Gate-Source-Kapazität C_GS von der Gateelektrode G zur Sourceelektrode S vorgeschädigt, so wird die am Leistungs-MOS-Transistor M messbare Einschaltzeit T_on deutlich erhöht. Umgekehrt ist diese Einschaltzeit T_on bei einer Vorschädigung der Gate-Drain-Kapazität C_GD deutlich reduziert. Wenn stattdessen oder zusätzlich während des Testmodus beim Ausschalten des Leistungs-MOS-Transistors M der von der zweiten veränderbaren Stromquelle 16 erzeugte Ausschaltstrom I_off stark ver ringert ist, reduziert sich die Ausschaltzeit T_off bei einer Vorschädigung der Gate-Source-Kapazität C_GS wesentlich oder die Ausschaltzeit T_off erhöht sich drastisch, wenn die Gate-Drain-Kapazität C_GD erhöht ist.
Auf diese Weise kann bei dem in 2 dargestellten und oben erläuterten dritten Ausführungsbeispiel der Gateansteuerschaltung durch eine Reduzierung des Einschaltstroms I_on und/oder des Ausschaltstroms I_off eine Vorschädigung des Gateoxids über die Veränderung der Schaltzeiten, d.h. der Einschaltzeit T_on bzw. der Ausschaltzeit T_off des Leistungs-MOS-Transistors M frühzeitig erkannt werden.
Auch bei dem soeben erläuterten dritten Ausführungsbeispiel kann die erfindungsgemäße Gateansteuerschaltung 11 in einem eigenen separaten Chip (die) separat von dem Chip 12 mit dem Leistungs-MOS-Transistor M integriert und in einem gemeinsamen Chipgehäuse 10 untergebracht sein. Alternativ können auch hier wie schon bei dem ersten und zweiten Ausführungsbeispiel die Gateansteuerschaltung und der Leistungs-MOS-Transistor M in einem gemeinsamen Chip (die) integriert sein. Diese Ausführungsform ist jedoch nicht in den Figuren dargestellt und wird hier auch nicht näher erläutert.

1, 1a, 11: Gateansteuerschaltung und Chip derselben
2, 12: Leistungs-MOS-Transistor und Chip desselben
3, 13: Messeinrichtung
4, 4a, 14: Treiberschaltung
5: Impulsgenerator
15, 16: veränderbare Stromquelle
C_GD: Gate-Drain-Kapazität
C_GS: Gate-Source-Kapazität
D: Drain
E: Eingangssignal
G: Gate
GOX: Gateoxid
I_DS: Drain-Source-Strom
I_on: Einschaltstrom
I_off: Ausschaltstrom
IMP: Impulseingang
M: Leistungstransistor
O: Ausgangsanschluss
P_TEST: Testimpuls
S: Source
S1, S2, S3: Schalter
T_on: Einschaltzeit
T_off: Ausschaltzeit
TEST: Testmodussignal

Claims

Gateansteuerschaltung für einen und in Kombination mit einem Leistungstransistor (M) mit isoliertem Gate, die mit dessen Gateanschluss (G) zur Zufuhr eines Gateansteuersignals verbunden und mit dem Leistungs-Transistor (M) im selben Chipgehäuse (10) vereinigt ist, dadurch gekennzeichnet, dass die Ansteuerschaltung (1; 1a; 11) zur Durchführung eines zur Prüfung der Qualität des Gateoxids (GOX) des Leistungstransistors (M) angepassten Testmodus eingerichtet ist.
Gateansteuerschaltung für einen und in Kombination mit einem Leistungs-Transistor (M) mit isoliertem Gate nach Anspruch 1, dadurch gekennzeichnet, dass die Gateansteuerschaltung (1; 1a) einen ersten Schalter (S1) zur Aufschaltung eines Testspannungsimpulses (P_TEST) während einer bestimmten Zeitdauer auf den Gateanschluss (G) des Leistungstransistors (M) aufweist, wobei die Spannungsamplitude des Testspannungsimpulses gegenüber der Amplitude eines im Normalbetrieb des Leistungstransistors angelegten Gatespannungsimpulses erhöht ist.
Gateansteuerschaltung für einen und in Kombination mit einem Leistungs-Transistor (M) nach Anspruch 2, dadurch gekennzeichnet, dass die Gateansteuerschaltung (1) einen internen Impulsgenerator (5) zur Erzeugung des Testspannungsimpulses (P_TEST) und Mittel zur Aktivierung des ersten Schalters (S1) und des Impulsgenerators (5) im Testmodus auf ein von außen an die Gateansteuerschaltung (1) angelegtes Testmodussignal (TEST) aufweist.
Gateansteuerschaltung für einen und in Kombination mit einem Leistungs-Transistor (M) mit isoliertem Gate nach Anspruch 2, dadurch gekennzeichnet, dass die Gateansteuerschaltung (1a) einen nach außerhalb des Chipgehäuses (10) führenden Testimpulsanschluss (IMP) für die Zufuhr des Testspannungsimpulses von einem außerhalb des gemeinsamen Chipgehäuses (10) vorgesehenen Impulsgenerator aufweist.
Gateansteuerschaltung für einen und in Kombination mit einem Leistungs-Transistor (M) mit isoliertem Gate nach Anspruch 4, dadurch gekennzeichnet, dass die Gateansteuerschaltung (1a) Mittel zur Aktivierung des ersten Schalters (S1) im Testmodus auf ein der Gateansteuerschaltung (1a) von außen angelegtes Testmodussignal (TEST) aufweist.
Gateansteuerschaltung für einen und in Kombination mit einem Leistungs-Transistor (M) mit isoliertem Gate nach Anspruch 1, dadurch gekennzeichnet, dass die Gateansteuerschaltung (11) aufweist: – einen ersten Schalter (S2) und einen zweiten Schalter (S3), – eine mit dem ersten Schalter (S2) einschaltbare erste veränderbare Stromquelle (15), die mit dem Gateanschluss (G) zur Lieferung eines Einschaltstroms (I_on) mit einstellbar kleiner Stromstärke verbunden ist, und – eine mit dem zweiten Schalter (S3) einschaltbare zweite veränderbare Stromquelle (16), die ebenfalls mit dem Gateanschluss (G) zur Lieferung eines Ausschaltstroms (I_off) mit einstellbar kleiner Stromstärke verbunden ist, – Mittel zur Aktivierung jeweils des ersten und zweiten Schalters (15, 16) und – Mittel jeweils zur Einstellung der Stärken des von der ersten veränderbaren Stromquelle (15) gelieferten Einschaltstroms (I_on) und des von der zweiten veränderbaren Stromquelle (16) gelieferten Ausschaltstroms (I_off).
Gateansteuerschaltung für einen und in Kombination mit einem Leistungs-Transistor (M) mit isoliertem Gate nach Anspruch 6, dadurch gekennzeichnet, dass die Schalteraktivierungsmittel im Testmodus den ersten Schalter (S2) oder den zweiten Schalter (S3) auf ein von außen angelegtes Testmodussignal (TEST) aktivieren.
Gateansteuerschaltung für einen und in Kombination mit einem Leistungs-Transistor (M) mit isoliertem Gate nach Anspruch 6, dadurch gekennzeichnet, dass die Schalteraktivierungsmittel im Testmodus den ersten Schalter (S2) und nach einer bestimmten Zeit den zweiten Schalter (S3) auf ein der Gateansteuerschaltung (11) von außen angelegtes Testmodussignal (TEST) aktivieren.
Gateansteuerschaltung für einen und in Kombination mit einem Leistungs-Transistor (M) mit isoliertem Gate nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die die Stromstärke einstellenden Mittel die Stärke jeweils des von der ersten veränderbaren Stromquelle (15) gelieferten Einschaltstroms (I_on) und des von der zweiten veränderbaren Stromquelle (16) gelieferten Ausschaltstroms (I_off) im Testmodus viel kleiner als die Stromstärken eines jeweiligen Ein- und Ausschaltstroms im Normalbetrieb des Leistungstransistors (M) einstellen.
Gateansteuerschaltung für einen und in Kombination mit einem Leistungs-Transistor (M) mit isoliertem Gate nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Gateansteuerschaltung (1, 1a, 11) und der Leistungstransistor (M) jeweils in voneinander getrennten Halbleiterchips (1, 1a, 11 und 2, 12) integriert und im gemeinsamen Chipgehäuse (10) miteinander verbunden sind.
Gateansteuerschaltung für einen und in Kombination mit einem Leistungs-Transistor (M) mit isoliertem Gate nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der Leistungstransistor (M) ein NMOS-Transistor ist.
Gateansteuerschaltung für einen und in Kombination mit einem Leistungs-Transistor (M) mit isoliertem Gate nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der Leistungstransistor (M) ein PMOS-Transistor ist.
Gateansteuerschaltung für einen und in Kombination mit einem Leistungs-Transistor (M) mit isoliertem Gate nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der Leistungstransistor (M) ein IGBT-Transistor ist.